TW201812874A - 金屬氧化物膜及形成金屬氧化物膜的方法 - Google Patents

金屬氧化物膜及形成金屬氧化物膜的方法 Download PDF

Info

Publication number
TW201812874A
TW201812874A TW106129020A TW106129020A TW201812874A TW 201812874 A TW201812874 A TW 201812874A TW 106129020 A TW106129020 A TW 106129020A TW 106129020 A TW106129020 A TW 106129020A TW 201812874 A TW201812874 A TW 201812874A
Authority
TW
Taiwan
Prior art keywords
oxide semiconductor
semiconductor layer
layer
insulating layer
electron diffraction
Prior art date
Application number
TW106129020A
Other languages
English (en)
Other versions
TWI649794B (zh
Inventor
高橋正弘
廣橋拓也
津吹将志
石原典
太田将志
Original Assignee
日商半導體能源研究所股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商半導體能源研究所股份有限公司 filed Critical 日商半導體能源研究所股份有限公司
Publication of TW201812874A publication Critical patent/TW201812874A/zh
Application granted granted Critical
Publication of TWI649794B publication Critical patent/TWI649794B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/08—Oxides
    • C23C14/086—Oxides of zinc, germanium, cadmium, indium, tin, thallium or bismuth
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N23/00—Investigating or analysing materials by the use of wave or particle radiation, e.g. X-rays or neutrons, not covered by groups G01N3/00 – G01N17/00, G01N21/00 or G01N22/00
    • G01N23/20—Investigating or analysing materials by the use of wave or particle radiation, e.g. X-rays or neutrons, not covered by groups G01N3/00 – G01N17/00, G01N21/00 or G01N22/00 by using diffraction of the radiation by the materials, e.g. for investigating crystal structure; by using scattering of the radiation by the materials, e.g. for investigating non-crystalline materials; by using reflection of the radiation by the materials
    • G01N23/207—Diffractometry using detectors, e.g. using a probe in a central position and one or more displaceable detectors in circumferential positions
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H01L29/78693—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate the semiconducting oxide being amorphous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02422—Non-crystalline insulating materials, e.g. glass, polymers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02551—Group 12/16 materials
    • H01L21/02554—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Abstract

提供包含晶體部件及具有高度穩定物理性質的金屬氧化物膜。晶體部件的尺寸係小於或等於10奈米(nm)，其允許當測量區域係大於或等於5奈米(nm)
Figure TW201812874A_A0001
且小於或等於10奈米(nm)

Description

金屬氧化物膜及形成金屬氧化物膜的方法
本發明之一實施例有關例如，半導體裝置、顯示裝置、發光裝置、其驅動方法、或其製造方法。特別地，本發明之一實施例有關金屬氧化物膜及用以形成金屬氧化物膜的方法。進一步地，本發明之一實施例有關包含金屬氧化物膜的半導體裝置。
請注意的是，在此說明書中之半導體裝置及其類似物意指可藉由利用半導體特徵而作用的任何裝置，且例如，電光裝置、半導體電路、及電子裝置均係半導體裝置。
其中電晶體係使用形成在具有絕緣表面之基板上的半導體薄膜而予以形成之技術已引起注意。該電晶體係施加至諸如積體電路(IC)及影像顯示裝置(亦簡稱作顯示裝置)之寬廣範圍的電子裝置。做為可應用至電晶體的半導體膜，以矽為基之半導體材料係廣泛地已知；此外，顯現半導體特徵而做為另一材料的金屬氧化物(氧化物半導體)亦引起注意。
例如專利文獻1揭示其中電晶體係使用包含In、Zn、Ga、Sn、及其類似物之非晶氧化物做為氧化物半導體，而予以製造的技術。
〔參考文件〕 〔專利文獻〕
[專利文獻1]日本公開專利申請案第2006-165529號
本發明之一實施例的一目的在於提供包含晶體部件的金屬氧化物膜。
本發明之一實施例的另一目的在於提供具有高度穩定之物理性質的金屬氧化物膜。
本發明之一實施例的又一目的在於提供包含上述金屬氧化物膜之高度可靠的半導體裝置。
本發明之一實施例的再一目的在於提供新穎的半導體裝置。請注意的是，該等目的之說明不會干擾到其他目的的存在。請注意的是，在本發明之一實施例中，無需一定要達成所有的目的。請注意的是，其他目的將從說明書之說明、圖式、申請專利範圍、及其類似者而呈明顯，且其他目的可從說明書之說明、圖式、申請專利範圍、及其類似者而予以衍生。
本發明之一實施例係金屬氧化物膜，包含微小的晶體部件，其中週期性的原子配置並不會被巨視地觀察到，或在原子配置中之長距離的有序不會被巨視地觀察到。本發 明之一實施例的金屬氧化物膜包含其中指示非晶狀態的暈圈圖案係在平面之所選擇區域的電子繞射圖案中被觀察出的區域。另一方面，在橫剖面的奈米射束電子繞射圖案中，並不會觀察到暈圈圖案，以及可觀察到不具方向性的光點，其係與具有規律性之光點不同，而該規律性顯示以特定平面配向之晶體部件。特別地，本發明之一實施例係例如，具有以下結構之任一者的金屬氧化物膜。
本發明之一實施例係金屬氧化物膜，包含其中複數個周圍分佈的光點係在橫剖面之奈米射束電子繞射圖案中被觀察出的區域。
本發明之另一實施例係金屬氧化物膜，包含其中複數個周圍分佈的光點係在橫剖面之奈米射束電子繞射圖案中被觀察出，具暈圈圖案係在平面之所選擇區域的電子繞射圖案中被觀察出的區域。
在上文中，所選擇區域的電子繞射之測量區域係較佳地大於或等於300奈米(nm)(直徑)。
在上文中，奈米射束電子繞射之測量區域係較佳地大於或等於5奈米(nm)且小於或等於10奈米(nm)。請注意的是，透過其中射束直徑係收歛至1奈米之電子射束的輻照，可給定具有大於或等於5奈米(nm)且小於或等於10奈米(nm)之測量區域的奈米射束電子繞射圖案。
在上文中，較佳的是，奈米射束電子繞射圖案係變薄至大於10奈米(nm)且小於或等於50奈米(nm)的取 樣之橫剖面的該者。
在上文中，金屬氧化物膜較佳地包含晶體部件，且晶體部件的尺寸係較佳地小於或等於10奈米(nm)。選擇性地，晶體部件的尺寸係較佳地大於或等於1奈米(nm)且小於或等於10奈米(nm)。
本發明之一實施例係包含晶體部件的金屬氧化物膜，其包含具有以下特性的區域：具有大於或等於5奈米(nm)且小於或等於10奈米(nm)之測量區域的奈米射束電子繞射允許自變薄至大於10奈米(nm)且小於或等於50奈米(nm)之金屬氧化物膜的橫剖面之複數個周圍分佈光點的觀察，而具有顯示以特定平面配向之晶體部件的規律性之光點係自變薄至小於或等於10奈米(nm)之金屬氧化物膜的橫剖面予以觀察。
上述金屬氧化物膜的任一者較佳地至少包含銦、鎵、或鋅。
本發明之另一實施例係金屬氧化物膜的形成方法，該金屬氧化物膜包含其中複數個周圍分佈的光點係在橫剖面的奈米射束電子繞射圖案中被觀察出的區域。該金屬氧化物膜係在室溫，藉由使用氧化物靶極的濺鍍法，而被形成於包含氧的氛圍中。
在上述之金屬氧化物膜的形成方法中，於氛圍中之氧的分壓係較佳地大於或等於33%。
本發明之一實施例可提供包含晶體部件的金屬氧化物膜。
進一步地，本發明之一實施例可提供具有高度穩定之物理性質的金屬氧化物膜。而且，透過半導體裝置中之金屬氧化物膜的使用，該半導體裝置可具有高的可靠度。
100、110、120、150、160、161、516、517‧‧‧電晶體
101、500‧‧‧基板
102‧‧‧閘極電極
103、106、107、151、152‧‧‧絕緣層
104、114、114a、114b、124、124a-124c、164、164a-164c‧‧‧氧化物半導體層
105a、105b‧‧‧電極
200‧‧‧石英玻璃基板
202‧‧‧虛擬基板
204‧‧‧金屬氧化物膜
210a、210b‧‧‧區域
501‧‧‧像素部
502、503‧‧‧掃描線驅動器電路
504‧‧‧信號線驅動器電路
510‧‧‧電容器佈線
512、513‧‧‧閘極佈線
514‧‧‧汲極電極
518、519‧‧‧液晶元件
520‧‧‧像素
521‧‧‧開關電晶體
522‧‧‧驅動器電晶體
523‧‧‧電容器
524‧‧‧發光元件
525‧‧‧信號線
526‧‧‧掃描線
527‧‧‧電源供應線
528‧‧‧共同電極
901‧‧‧RF電路
902‧‧‧類比基帶電路
903‧‧‧數位基帶電路
904‧‧‧電池
905‧‧‧電源供應器電路
906‧‧‧應用處理器
907‧‧‧CPU
908‧‧‧DSP
910‧‧‧快閃記憶體
911‧‧‧顯示控制器
912‧‧‧記憶體電路
913‧‧‧顯示器
914、1003a、1003b、1023、1053‧‧‧顯示部
915‧‧‧源極驅動器
916‧‧‧閘極驅動器
917‧‧‧音頻電路
918‧‧‧鍵盤
919‧‧‧觸控感測器
1001、1021‧‧‧主體
1002、1030、1031、1051‧‧‧外殼
1004‧‧‧鍵盤鈕
1022‧‧‧固定部
1024‧‧‧操作鈕
1025、1041‧‧‧外部記憶體槽
1032‧‧‧顯示面板
1033‧‧‧揚聲器
1034‧‧‧微音器
1035‧‧‧操作鍵
1036‧‧‧指向裝置
1037‧‧‧相機鏡頭
1038、1054‧‧‧外部連接端子
1040‧‧‧太陽能電池
1050‧‧‧電視機
1052‧‧‧儲存媒體記錄及再生部
1055‧‧‧座台
1056‧‧‧外部記憶體
164d‧‧‧側壁保護層
第1A圖係本發明一實施例之金屬氧化物膜的橫剖面TEM影像，及第1B至1D圖係其奈米射束電子繞射圖案；第2A圖係本發明一實施例之金屬氧化物膜的平面TEM影像，及第2B圖係其所選擇區域的電子繞射圖案；第3A至3C圖係電子繞射強度分佈的概念圖式；第4圖係石英玻璃基板的奈米射束電子繞射圖案；第5A及5B圖係本發明一實施例之金屬氧化物膜的橫剖面TEM影像；第6圖顯示本發明一實施例之金屬氧化物膜的X射線繞射分析之結果；第7圖係本發明一實施例之金屬氧化物膜的奈米射束電子繞射圖案；第8圖係本發明一實施例之金屬氧化物膜的奈米射束電子繞射圖案；第9A至9C圖各描繪一實施例中之電晶體的結構實例；第10A至10D圖描繪一實施例中之用以形成電晶體之方法的實例； 第11A至11C圖各描繪一實施例中之電晶體的結構實例；第12A至12C圖各描繪一實施例中之顯示面板的結構；第13圖係一實施例中之電子裝置的方塊圖；第14A至14D圖各係一實施例中之電子裝置的外視圖；第15A圖係本發明一實施例之金屬氧化物膜的橫剖面TEM影像，及第15B至15E圖係其奈米射束電子繞射圖案；第16圖係概念圖式，用以描繪藉由離子研磨法而使取樣變薄的方法；第17A至17D圖各係本發明一實施例之金屬氧化物膜的奈米射束電子繞射圖案；第18A及18B圖顯示比較實例及一實施例中之金屬氧化物膜的SIMS分析結果；第19A至19D圖各顯示藉由液相法所製備之取樣的X射線繞射分析之結果；第20A至20C圖係比較實例中之取樣的橫剖面TEM影像；第21A至21C圖係比較實例中之取樣的奈米射束電子繞射圖案，及第21D圖係本發明一實施例之金屬氧化物膜的奈米射束電子繞射圖案；第22圖描繪使用於計算之氧化物半導體層的晶體結 構；第23A至23D圖顯示晶體狀態上的氫添加之影響的計算結果；以及第24A至24D圖顯示藉由XPS之本發明一實施例的金屬氧化物膜及比較實例中的取樣中之鍵合能的測量結果。
在下文中，將參照附圖而詳細敘述本發明之實施例。請注意的是，本發明並未受限於下文之說明，且熟習本項技藝之該等人士將易於瞭解的是，模式及觀點可以以各種方式予以改變。因此，本發明不應被解讀為受限於以下之實施例中的說明。
(實施例1)
在此實施例中，本發明之一實施例的金屬氧化物膜將參照第1A至1D圖、第2A及2B圖、第3A至3C圖、第4圖、第5A及5B圖、第6圖、第7圖、第15A至15E圖、第16圖、第17A至17D圖、第18A及18B圖、第19A至19D圖、第20A至20C圖、及第21A至21D圖，而予以敘述。
<在金屬氧化物膜中的晶體部件>
此實施例之金屬氧化物膜包含微小的晶體部件，其中 周期性的原子配置並不會被巨視地觀察到，或在原子配置中之長距離的有序不會被巨視地觀察到。因為，當測量區域係此包含於其中的晶體部件更大(更寬)時，在某些情況中，具有顯示晶體狀態之規律性的光點並不會由電子繞射所觀察出。
<<橫剖面之TEM影像及奈米射束電子繞射圖案>>
第1A圖係此實施例之金屬氧化物膜的橫剖面之透射電子顯微術(TEM)影像。第1B，1C，及1D圖係藉由奈米射束電子繞射而在第1A圖中之點1，2，及3處所分別觀察到的電子繞射圖案。
做為金屬氧化物膜的實例，50奈米(nm)厚之以In-Ga-Zn為基的氧化物膜係形成於石英玻璃基板上。該金屬氧化物膜係在以下情形下予以形成；使用氧化物靶極，該氧化物靶極包含1：1：1之原子比的In，Ga，及Zn；使用氧氛圍(45sccm之流動速率)；壓力係0.4帕(Pa)；直流(DC)電源供應器係0.5千瓦(kW)；以及基板溫度係室溫。然後，使所形成之金屬氧化物膜變薄至大約50奈米(nm)(例如，40奈米±10奈米)，且觀察橫剖面之TEM影像及奈米射束電子繞射圖案。
金屬氧化物膜之橫剖面的TEM影像係以在300千伏(kV)的加速電壓及2000000倍的放大率之透射電子顯微鏡(Hitacti High-Technologies Corporation所製造之“H-9000 NAR”)，予以觀察。奈米射束電子繞射係以在200 千伏(kV)的加速電壓及大約1奈米(nm)的射束直徑之透射電子顯微鏡(Hitachi High-Technologies Corporation所製造之“HF-2000”)，予以執行。請注意的是，奈米射束電子繞射的測量區域係大於或等於5奈米(nm)且小於或等於10奈米(nm)。
如第1B圖中所示，在此實施例之金屬氧化物膜的奈米射束電子繞射中，周圍排列的點(光點)被觀察到。此意指的是，在此實施例之金屬氧化物膜的情況中，複數個周圍分佈的光點被觀察出。而且，可說的是，複數個同心圓係由複數個周圍分佈的光點所形成。
進一步地，亦在以厚度方向顯示金屬氧化物膜的中央部分之第1C圖中及在顯示與石英玻璃基板之介面的附近處之第1D圖中，複數個周圍分佈的光點係與第1B圖中相似地觀察到。在第1C圖中，第一圓的半徑(自主光點至周邊之距離)係在3.88/奈米至4.93/奈米，或當被轉換成為平面間之間距時，在0.203奈米至0.257奈米的範圍中。
除了指示非晶狀態的暈圈圖案之外，複數個光點係在第1B至1D圖中所示的奈米射束電子繞射圖案中觀察出。此確定的是，此實施例之金屬氧化物膜包含晶體部件。然而，不具有顯示出以特定平面配向的晶體部件之規律性，亦即，不具有方向性的光點係在第1B至1D圖中所示的奈米射束電子繞射圖案中被觀察出。因而，可臆測的是，此實施例之金屬氧化物膜包含其表面取向係隨機 的，且其尺寸係彼此互相不同的複數個晶體部件。
第5A及5B圖係第1A圖之橫剖面TEM影像的部分放大視圖。第5A圖係第1A圖中之點1附近處(金屬氧化物之表面)的橫剖面TEM影像，其係以8000000倍之觀察放大率予以觀察。第5B圖係第1A圖中之點2附近處(在厚度方向中之金屬氧化物膜的中央部分)，其係以8000000倍之觀察放大率予以觀察。
在第5A及5B圖中所示之此實施例的金屬氧化物膜之橫剖面TEM影像中，晶體結構無法被清楚地觀察出。
<<平面TEM影像及選擇之區域的電子繞射圖案>>
第2A圖係此實施例之金屬氧化物膜的平面TEM影像。第2B圖顯示由第2A圖中之圓所包圍的區域之電子繞射圖案，其係藉由選擇之區域的電子繞射而予以觀察。
做為金屬氧化物膜之實例，50奈米(nm)厚之以In-Ga-Zn為基的氧化物膜係形成於石英玻璃基板上。該金屬氧化物膜係在以下情形下予以形成：使用氧化物靶極，該氧化物靶極包含1：1：1之原子比的In，Ga，及Zn；使用氧氛圍(45sccm之流動速率)；壓力係0.4帕(Pa)；直流(DC)電源供應器係0.5千瓦(kW)；以及基板溫度係室溫。然後，使所形成之金屬氧化物膜變薄至大約50奈米(nm)(例如，40奈米±10奈米)，且觀察平面TEM影像及選擇之區域的電子繞射圖案。
在第2A及2B圖中之影像係以在300千伏(kV)的 加速電壓之透射電子顯微鏡(Hitachi High-Technologies Corporation所製造之“H-9000NAR”)，予以獲得。為了要獲得第2A圖中之影像，金屬氧化物膜的平面係以在500000倍的觀察放大率予以觀察。第2B圖顯示藉由選擇之區域的電子繞射所獲得之第2A圖中的圓中之區域的繞射結果。第2B圖中之圖案係以300奈米(nm)之選擇區域，藉由電子繞射而予以獲得。顧及電子射束擴展(約數奈米)，測量區域係大於或等於300奈米(nm)。
如第2B圖中所示，在此實施例之金屬氧化物膜的情況中，藉由奈米射束電子繞射而加以觀察之複數個光點並未被觀察到，以及暈圈圖案係在藉由其測量區域寬於奈米射束電子繞射之該者的選擇區域電子繞射而予以觀察的電子繞射圖案中觀察到。因此，可將此實施例之金屬氧化物膜視為包含微小晶體部件之金屬氧化物膜，其中周期性的原子配置並不會被巨視地觀察到(例如，在其中測量區域係大於或等於300奈米(nm)的情況中)，或在原子配置中之長距離的有序不會被巨視地觀察到。
<<電子繞射強度分佈的概念圖>>
第3A至3C圖概念地描繪第1B至1D圖以及第2A及2B圖中之電子繞射圖案中的繞射強度分佈。第3A圖係第1B至1D圖中之奈米射束電子繞射圖案中的繞射強度分佈之概念圖。第3B圖係第2B圖中之選擇區域電子繞射圖案中的繞射強度分佈之概念圖。第3C圖係理想多 晶結構之電子繞射圖案中的繞射強度分佈之概念圖。
在第3A至3C圖的各者中，垂直軸表示電子繞射強度(任意單位)以及水平軸表示距離主光點之距離。
在用於理想多晶結構的第3C圖中，峰值係根據晶體部件所配向之平面的平面間之間距(d值)，而在距離主光點的特定距離處被觀察出。在該情況中，於電子繞射圖案中，具有小的線寬之環形係在距離主光點的特定距離處被觀察到。
另一方面，如第1B至1D圖中所示，其係以在此實施例之金屬氧化物膜的奈米射束電子繞射圖案中所觀察到之複數個光點予以形成的周圍區域，具有相對大的線寬。因而，其電子射束繞射強度係離散地分佈，且包含其中峰值被分佈之複數個區(峰值區)，如第3A圖中所示。請注意的是，少數光點係在奈米射束電子繞射圖案中之複數個周圍配置的區域間被觀察到。此意指的是，如第3A圖中所示，繞射峰值存在於兩個峰值區之間。
再一方面，在此實施例的金屬氧化物膜之選擇區域的電子繞射圖案中之電子射束繞射強度分佈係如第3B圖中所示地連續的。因為第3B圖可近似於在寬域中藉由觀察第3A圖中所示之電子射束繞射強度分佈所獲得的結果，所以可認為第3A圖中之峰值區係集積的，且連續的強度分佈可被獲得。
第3A至3C圖指出此實施例之金屬氧化物膜包含複數個晶體部件，其表面取向係隨機的，且其尺寸係彼此互 相不同，以及該等晶體部件係微小的，以致使光點不在選擇區域的電子繞射圖案中被觀察出。
在如第1B至1D圖中所示的奈米射束電子繞射圖案中給定複數個光點的金屬氧化物膜係變薄至大約50奈米(nm)。進一步地，因為電子射束的射束直徑係收歛至1奈米(nm)，所以測量區域係大於或等於5奈米(nm)且小於或等於10奈米(nm)。從而，可假定的是，包含於此實施例的金屬氧化物膜中之晶體部件的尺寸係至少小於或等於50奈米(nm)，例如，小於或等於10奈米(nm)或小於或等於5奈米(nm)。
<<極薄取樣的奈米射束電子繞射圖案>>
在其中包含於此實施例的金屬氧化物膜中之晶體部件的尺寸係小於或等於10奈米(nm)或小於或等於5奈米(nm)的情況中，以深度方向之測量區域係大於其中使金屬氧化物膜變薄至大約50奈米(nm)的取樣中之晶體部件的尺寸；因而在某些情況中，複數個晶體部件係在測量區域中被觀察。所以，形成變薄至小於或等於10奈米(nm)的金屬氧化物膜，且藉由奈米射束電子繞射而觀察其橫剖面。
用以形成該取樣的方法係如下。50奈米(nm)厚之以In-Ga-Zn為基的氧化物膜係形成於石英玻璃基板上。該膜係在以下情形下予以形成：使用氧化物靶極，該氧化物靶極包含1：1：1之原子比的In，Ga，及Zn；使用氧 氛圍(45sccm之流動速率)；壓力係0.4帕(Pa)；直流(DC)電源供應器係0.5千瓦(kW)；以及基板溫度係室溫。在形成金屬氧化物膜之後，第一熱處理係在氮氛圍中執行於450℃，1小時，以及第二熱處理係在包含氮及氧的氛圍中執行於450℃，1小時。
其中第二熱處理被執行於其上之金屬氧化物膜係藉由使用Ar離子的離子研磨法，而予以使進一步變薄。首先，其中金屬氧化物膜係形成於其上之石英玻璃基板被附著至用於強化的虛擬基板。然後，藉由切除及研磨而使該膜變薄至大約50微米(μm)。之後，如第16圖中所描繪地，設置至石英玻璃基板200及虛擬基板202的金屬氧化物膜204係透過氬離子而以斜角(約3度)予以輻照，以致使離子研磨被執行，而形成變薄至大約50奈米(nm)(40奈米(nm)±10奈米(nm))的區域210a，及變薄至小於或等於10奈米(nm)，例如，5奈米(nm)至10奈米(nm)的區域210b。然後，觀察各區域的橫剖面。
第15A圖係變薄至大約50奈米(nm)之取樣的橫剖面TEM影像，其對應區域210a。第15B至15E圖顯示藉由第15A圖中所示之橫剖面的奈米射束電子繞射而被觀察到的電子繞射圖案。第15B圖顯示使用其中射束直徑係收歛至1奈米(nm)之電子射束而被觀察到的電子繞射圖案。第15C圖案示使用其中射束直徑係收歛至10奈米(nm)之電子射束而被觀察到的電子繞射圖案。第 15D圖顯示使用其中射束直徑係收歛至20奈米(nm)之電子射束而被觀察到的電子繞射圖案。第15E圖顯示使用其中射束直徑係收劍至30奈米(nm)之電子射束而被觀察到的電子繞射圖案。
如第15B圖中所示，與第1B至1D圖中之該等者相似的複數個周圍分佈的點(光點)亦係在其中執行熱處理於其上的金屬氧化物膜中被觀察出。進一步地，如第15C至15E圖中所示，當電子射束的射束直徑係增大以觀察更寬廣的測量區域時，則該等光點係逐漸地模糊。
第17A至17D圖顯示變薄至小於或等於10奈米(nm)的取樣中之四個給定點處的奈米射束電子繞射圖案，其對應區域210b。該等奈米射束電子繞射圖案係使用其中射束直徑被收歛至1奈米(nm)的電子射束，而予以觀察出。
在第17A及17B圖中，係觀察到具有規律性的光點，該規律性顯示出以特定平面配向之晶體部件。此指出此實施例的金屬氧化物膜的確包含晶體部件。另一方面，在第17C及17D圖中，係觀察到複數個周圍分佈的點(光點)。
如上述，包含於此實施例的金屬氧化物膜中之晶體部件的尺寸係微小的，且係至少小於或等於50奈米(nm)，例如，小於或等於10奈米(nm)或小於或等於5奈米(nm)。因此，在其中取樣係變薄至小於或等於10奈米且電子射束的直徑係收歛至1奈米(nm)，以 做成小於例如，一晶體部件尺寸之測量區域的情況中，可根據測量區域而觀察到具有顯示出以特定平面配向的晶體部件之規律性的光點。在其中複數個晶體部件係包含於所觀察的區域之中的情況中，透射過晶體部件的電子射束進一步輻照位於深度方向中之另一晶體部件，其將導致複數個奈米射束電子繞射圖案之觀察。
<<石英基板的奈米射束電子繞射圖案>>
第4圖顯示石英玻璃基板的奈米射束電子繞射圖案。測量情形係與用於第1B至1D圖中所示之氧化物半導體膜的該等者相同。
如第4圖中所示，其中特定光點並非由繞射所給定且其光亮度係自主光點而逐漸改變的暈圈圖案係在具有非晶結構之石英玻璃基板的情況中，被觀察到。因此，即使當電子繞射係執行於微小區域之上時，與在此實施例之金屬氧化物膜中所觀察到的該等者相似之周圍配置的光點並未在具有非晶結構的膜中被觀察出。此確定的是，在第1B至1D圖中所觀察到之周圍配置的光點係此實施例之金屬氧化物膜特有的。
<<在以奈米射束之輻照後的電子繞射圖案>>
第8圖顯示在第1A圖中的點2係以其中射束直徑被收歛至大約1奈米(nm)之電子射束予以輻照一分鐘後所觀察的電子繞射圖案。
與第1C圖中所示之電子繞射圖案相似地，複數個周圍分佈的光點係在第8圖中所示的電子繞射圖案中被觀察到，且在第1C圖及第8圖中的電子繞射圖案之間並無重大的差異。此意指的是，由第1C圖所辨識出之晶體部件係當形成此實施例之金屬氧化物膜時被形成，且並非由收歛之電子射束的輻照所造成。
<<藉由X射線繞射之分析>>
其係使用於第1A至1D圖以及第2A及2B圖之形成於石英玻璃基板上的此實施例之金屬氧化物膜的取樣係藉由X射線繞射(XRD)，而予以分析。第6圖顯示由離面法所測量出的XRD光譜。
在第6圖中，垂直軸顯示X射線繞射強度(任意單位)以及水平軸顯示繞射角度2 θ(度)。請注意的是，該XRD光譜係以Bruker AXS所製造之X射線繞射計D8 ADVANCE予以測量出。
如第6圖中所示，對應石英的峰值出現在大約2 θ=20度至23度處；然而，對應金屬氧化物膜中所包含之晶體部件的峰值無法被發現。
在第6圖中的結果指出此實施例的金屬氧化物膜中所包含之晶體部件係微小的。
依據上述結果，可臆測的是，此實施例的金屬氧化物膜係其中結合晶體部件的膜，而該等晶體部件的表面取向係隨機的。
此外，可臆測的是，包含於此實施例的金屬氧化物膜中之晶體部件的尺寸係例如，小於或等於10奈米(nm)或小於或等於5奈米(nm)。此實施例的金屬氧化物膜包含晶體部件(奈米晶體(nc))，例如，其尺寸係大於或等於1奈米(nm)且小於或等於10奈米(nm)。
<用以形成金屬氧化物膜的方法>
用以形成此實施例之金屬氧化物膜的方法係敘述於下文。如上述，此實施例之金屬氧化物膜係在室溫，藉由濺鍍法而被形成於包含氧的氛圍中。透過包含氧之氛圍的使用，可降低金屬氧化物膜中的氧空缺，以及可形成包含晶體部件的膜。
<<氧空缺的降低>>
在此實施例的金屬氧化物膜中之氧空缺的降低允許具有穩定物理性質之膜的形成。特別地，在其中半導體裝置係使用氧化物半導體膜做為此實施例之金屬氧化物膜而予以形成的情況中，氧化物半導體膜中的氧空缺致使載子被產生；結果，半導體裝置的電性特徵變化。因而，使用其中氧空缺被降低之氧化物半導體膜所形成的半導體裝置可係高度可靠的。
請注意的是，在沉積氛圍中增加氧分壓係較佳的，因為可進一步降低此實施例之金屬氧化物膜中的氧空缺。例如，在沉積氛圍中之氧分壓係較佳地大於或等於33%。
第7圖顯示形成於33%之氧分壓的此實施例之金屬氧化物膜的奈米射束電子繞射圖案。除了使用氬及氧的混合物(Ar及O2之流動速率分別係30sccm及15sccm)做為沉積氛圍之外，第7圖中所示之此實施例的金屬氧化物膜係在與第1A至1D圖中所示的金屬氧化物膜之該等者相似的情形下被形成。奈米射束電子繞射係以與用於第1B至1D圖所解說之該者相似的方式予以執行。
在其係以33%之氧分壓形成的此實施例之金屬氧化物膜中，周圍配置的光點亦在第7圖中所示的奈米射束電子繞射圖案中被觀察出。此確定的是，包含晶體部件的金屬氧化物膜被形成。
<<藉由濺鍍法的沉積>>
可使用以形成此實施例之金屬氧化物膜的氧化物靶極並未受限於以In-Ga-Zn為基的氧化物；例如，可使用以In-M-Zn為基的氧化物(M係Al、Ti、Ga、Y、Zr、La、Ce、Nd、或Hf)。
其包含晶體部件之此實施例的金屬氧化物膜係較佳地使用包含多晶氧化物的濺鍍靶極而予以形成，該多晶氧化物包含複數個晶粒。理由如下。在其中濺鍍靶極包含複數個晶粒且因為複數個晶粒間之薄弱的接合而具有可能致使晶粒裂開之介面的情況中，當離子與濺鍍靶極碰撞時，晶粒係沿著該等介面裂開，而在某些情況中，可藉以獲得似平板狀之濺鍍粒子。所獲得的似平板狀之濺鍍粒子係沉積 在基板上；從而，在某些情況中形成包含奈米晶體區的金屬氧化物膜。請注意的是，用以形成此實施例之金屬氧化物膜的上述機制係一考慮因素。
此實施例之上述金屬氧化物膜包含複數個晶體部件，其表面取向係隨機的，且其尺寸係彼此互相不同，以及該等晶體部件係微小的，以致使光點不在選擇區域的電子繞射圖案中被觀察出。
進一步地，此實施例之金屬氧化物膜包含具有晶體部件的區域，且具有穩定的物理性質。因而，透過半導體裝置中的此實施例之金屬氧化物膜的使用，該半導體裝置可具有高的可靠度。
(比較實例)
在此比較實例中，將參照附圖而敘述由液相法所形成之金屬氧化物膜的晶體度。
將敘述用以形成此比較實例之金屬氧化物膜的方法於下文。
首先，將In2O3(5wt%)、Ga2O3(3wt%)、ZnO(5wt%)、及塗佈劑混合，使得混合物包含1：1：1之組成比的In、Ga、及Zn，且藉由旋塗法而將該混合物施加至玻璃基板。用於該旋塗法的情形係如下：使用旋轉器；以及自900rpm至2000rpm逐步地改變旋轉速率。
隨後，在大氣氛圍中使用熱板而執行150℃之第一加熱處理兩分鐘。
接著，在大氣氛圍中執行450℃之第二加熱處理一小時。接受第二加熱處理的此比較實例之金屬氧化物膜(由液相法所形成)的接合狀態，及在與第7圖中所示的金屬氧化物膜之該等者相同的情形下所形成之此實施例之金屬氧化物膜(由濺鍍法所形成)的接合狀態，係藉由X射線光電子光譜儀(XPS)而予以分析。第24A至24D圖顯示該等分析之結果。
該XPS分析係以Physical Electronics,Inc.所製造的Quantera SXM做為分析設備，而予以執行。第24A至24D圖顯示該等金屬氧化物膜的各者之對應In之3d(5/2)軌函數(第24A圖)，Ga之3d軌函數(第24B圖)，Zn之3p軌函數(第24C圖)，及O之1s軌函數(第24D圖)的區域中之光譜。在第24A至24D圖中之實心線對應由液相法所形成的此比較實例之In-Ga-Zn氧化物膜的分析結果。在第24A至24D圖中之點虛線對應由濺鍍法(濺鍍)所形成的此實施例之In-Ga-Zn氧化物膜的分析結果。
在第24A至24D圖中，雖然在接合能之間具有細微的差異，但由液相法所形成之此比較實例的金屬氧化物膜以及由濺鍍法所形成之此實施例的金屬氧化物膜具有實質相同的光譜形狀。因此，其係由液相法所形成之此比較實例的金屬氧化物膜被辨識為In-Ga-Zn氧化物膜。
其次，藉由XRD而分析該比較實例之所形成的取樣。第19A至19D圖顯示藉由離面法之分析的結果。
在XRD分析中係使用In-Ga-Zn氧化物膜的取樣，其係在第一加熱處理之後，於大氣氛圍中接受350℃、450℃、或550℃之第二加熱處理一小時。
在第19A至19D圖中，垂直軸顯示X射線繞射強度(任意單位)以及水平軸顯示繞射角2 θ(度)。XRD測量係以Bruker AXS所製造之X射線繞射計D8 ADVANCE予以執行。
第19A圖顯示由液相法所形成的此比較實例之取樣的測量結果。並未接受加熱處理之取樣的XRD圖案係藉由〝as-depo〞而予以表示之圖案。請注意的是，第19B至19D圖顯示其係由液相法所形成且在大氣氛圍中接受350℃、450℃、或550℃之熱處理一小時之氧化銦膜、氧化鎵膜、及氧化鋅膜的測量結果。
如第19A至19D圖中所示，對應In2O3晶體峰值的峰值係在加熱處理後之氧化銦膜的XRD圖案中發現。此外，對應ZnO晶體峰值的峰值係在加熱處理後之氧化鋅的XRD圖案中發現。另一方面，在接受任一溫度之加熱處理的此比較實例之取樣中，與氧化銦膜及氧化鋅膜不一樣地，晶體峰值並未被發現。
然後，其係在大氣氛圍中接受450℃之第二加熱處理一小時的該等取樣之各者的膜密度係藉由X射線反射計(XRR)而予以測量。
請注意的是，XRR係用以測量沉積的薄膜之密度的測量方法，其中X射線係入射在測量取樣上，以測量入射之 X射線的臨界角及振輻波形中的改變，且理論上的分析係使用該等臨界角及該等振幅波形而予以執行。
第1表顯示所測量之膜密度。
如第1表中所示，當與根據它們的單一晶體結構所計算之理論上的值相較時，則由液相法所形成之膜具有極低的密度。請注意的是，因為由液相法所形成之膜具有大的粗糙度，所以不容易高準確度地測量出膜密度。
接著，在此比較實例的金屬氧化物膜及此實施例的金屬氧化物膜中所包含之雜質的濃度係藉由SIMS而予以測量。
第18A圖顯示比較實例的金屬氧化物膜及此實施例的金屬氧化物膜中之氫(1H)的濃度輪廓。第18B圖顯示比較實例的金屬氧化物膜及此實施例的金屬氧化物膜中之碳(12C)的濃度輪廓。在第18A及18B圖中，水平軸顯示深度(奈米)以及垂直軸顯示氫或氧的濃度(原子/cm3)。
在與上述該等者相似的情形下，由液相法所形成的取樣係使用做為用於第18A及18B圖之比較實例的金屬氧化物膜。請注意的是，在旋塗之前，使用膜片濾器(0.2微米)的過濾係執行於材料上。此外，第二加熱處理係在大氣氛圍中執行於450℃、500℃、或550℃，一小時。其他的情形係與由液相法所形成之上述金屬氧化物膜的該等者相同。在與第7圖中所示之金屬氧化物膜的該等者相同的情形下，由濺鍍法所形成的取樣係使用於此實施例的金屬氧化物膜。
如第18A及18B圖中所示，當與此實施例之金屬氧化物膜相較時，大量的氫及碳均勻地存在於比較實例的金屬氧化物膜之中。
在第18B圖中所示的此實施例之金屬氧化物膜的碳濃度係自其表面至膜內部而逐漸地減少。此暗示的是，在此實施例之金屬氧化物膜中的碳主要係由於表面污染之故。
對照地，在比較實例之任何情形下所形成的金屬氧化物膜均勻地包含如1×1022(原子/cm3)一樣高或更高之密度的氫，以及如4×1021(原子/cm3)一樣高或更高之密度的碳。可臆測的是，在比較實例之金屬氧化物膜中的碳係由於有機酸鹽之故，其係旋塗材料的原料。
接著，其係在大氣氛圍中接受450℃之第二加熱處理一小時的此比較實例之取樣的橫剖面TEM影像係顯示於第20A至20C圖中。該橫剖面係以在300千伏(kV)之加速電壓的透射電子顯微鏡(由Hitachi High- Technologies Corporation所製造之〝H-9000NAR〞)，予以觀察。第20A圖係500000之放大率的橫剖面影像。第20B圖係2000000之放大率的橫剖面影像。第20C圖係8000000之放大率的橫剖面影像。
如第20A及20B圖中所示，由液相法所形成的此比較實例之實例的大部分係由非晶區所占有。此外，可看到由於膜密度中的差異所導致之灰色陰影(亮度中的變化)。
在第20C圖中之橫剖面TEM影像中的區域a中，亮度高，其意指區域a具有低的膜密度。在第20C圖中之橫剖面TEM影像中的區域b中，亮度低，其意指區域b具有高的密度。
在第20C圖中之區域a及b係藉由奈米射束電子繞射而予以觀察。第21A至21C圖顯示奈米射束電子繞射圖案。
該奈米射束電子繞射係以在200千伏(kV)之加速電壓的透射電子顯微鏡(由Hitachi High-Technologies Corporation所製造之“HF-2000”)及大約1奈米(nm)的射束直徑，予以執行。第21A圖顯示第20C圖中之區域a的奈米射束電子繞射圖案。第21B及21C圖顯示第20C圖中之區域b中的兩個不同的部分(由b1及b2所表示)之奈米射束電子繞射圖案。
第21D圖顯示本發明一實施例之金屬氧化物膜的奈米射束電子繞射圖案，其係在與第7圖中所示的金屬氧化物 膜之該等者相同的情形下，予以形成及觀察。
如第21A至21C圖中所示，其係與第21D圖中所示的本發明一實施例之金屬氧化物膜中所觀察的周圍配置之點(光點)不同的圖案，係在由液相法所形成的此比較實例之金屬氧化物膜中的各區域中，被觀察到。
在第21A圖中所示之區域a的奈米射束電子繞射圖案係與指示非晶狀態之暈圈圖案相似。具有該低晶體度之區域的存在可係由於膜之低的密度及高的雜質濃度。
如第21B及21C圖中所示，具有顯示以特定平面配向的晶體部件之規律性的光點(由第21B及21C圖中之1至3所表示)係在區域b的奈米射束電子繞射圖案之中被觀察到。該等光點之繞射圖案的分析結果係顯示於下文的第2表中。
依據第2表，由第21B圖或第21C圖中的光點所估計之所觀察的d值係與InGaZnO4中的複數個平面取向之理論上的d值幾乎相同，其意指的是，由液相法所形成之此比較實例的In-Ga-Zn氧化物膜包含由於InZnGaO4的晶 體區。
因此，儘管雜質的存在，但包含由於InZnGaO4之週期性原子配置的區域以及其具有極低晶體度且係接近非晶狀態的區域共存於由液相法所形成的InZnGaO4膜之中。
其次，於比較實例的金屬氧化物膜中之諸如氫及碳的雜質在該金屬氧化物膜之晶體度上的影響係藉由計算而予以評估。
在下文之計算中，於該金屬氧化物膜的結晶上之氫的功效係藉由第一原理計算而予以檢驗。特別地，在非晶狀態與晶體狀態之間的能量差異係在其中InGaZnO4不包含氫的情況及其中InGaZnO4包含6.67原子百分比之氫的情況二者之中被測量。8.54×1022原子/cm3的In-Ga-Zn-O晶體之原子密度及第18A及18B圖中所示之SIMS分析結果指出此氫濃度係與此比較實例之金屬氧化物膜的氫濃度相同。請注意的是，包含1：1：1的原子比之In、Ga、及Zn的In-Ga-Zn氧化物膜係使用做為用於該計算之金屬氧化物膜。
第22圖描繪所使用於該計算之包含112原子之In-Ga-Zn-O晶體的晶格結構。
用於計算，係做成第22圖中所描繪之其中未添加氫原子至該結構的結構，及第22圖中所描繪之其中添加八個氫原子至該結構的結構，且使該等結構最佳化。然後，計算能量。此外，非晶結構係透過以下步驟而根據最佳化的結構予以形成。
(1)以在3000K之NVT系綜的分子動力學計算。
(2)用於2psec之以在1000K之NVT系綜的分子動力學計算。
(3)該等結構的最佳化。
請注意的是，三個結構係藉由用於5psec、5.5psec、或6psec之上述計算(1)而予以獲得，且接著，使接受計算(2)及最佳化(3)以形成用於該三個結構之各者的三個非晶結構。然後，獲得平均值。在該計算中，係使用第一原理計算軟體〝Vienna Ab initio〞模擬封包(VASP)。計算情形係顯示於第3表中。
第23A至23D圖描繪由計算所獲得之各結構的一部分。第4表顯示能量差異的計算結果。第23A圖描繪其中並未添加H原子(0原子百分比)至單晶In-Ga-Zn氧化物膜的結構。第23B圖顯示其中添加八個H原子(6.67原子百分比)至單晶In-Ga-Zn氧化物膜的結構。第23C圖描繪其中並未添加H原子(0原子百分比)至非晶In-Ga-Zn氧化物膜的結構。第23D圖描繪其中添加八個H原子(6.67原子百分比)至非晶In-Ga-Zn氧化物膜的結構。
依據第4表，當膜係結晶時，In-Ga-Zn氧化物膜的能量大幅度減少。進一步地，當H原子被添加至該膜時，則由於結晶之穩定能量減少。因而，可臆測的是，除了指示由液相法所形成的此比較實例之金屬氧化物膜中的周期性原子配置之包含光點的圖案之外，與暈圈圖案相似之奈米射束電子繞射圖案的觀察係由於氫所導致之晶體結構的去穩定之緣故。
如上述，當金屬氧化物膜包含氫做為雜質時，則將減少晶體的穩定。該等計算結果符合比較實例的金屬氧化物膜中之諸如氫及碳的雜質之高濃度，而當與此實施例之金屬氧化物膜相較時，顯示出與暈圈圖案相似之奈米射束電子繞射圖案。
此實施例可與此說明書中所敘述之實施例適當地結合而予以實施。
(實施例2)
在此實施例，將參照圖式而敘述包含金屬氧化物膜之電晶體的結構實例，該金屬氧化物膜係敘述為實施例1中之實例且顯現半導體特徵(氧化物半導體膜)。
<電晶體的結構實例>
第9A圖係在下文被敘述為實例之電晶體100的示意橫剖面視圖。該電晶體100係底部閘極電晶體。
電晶體100包含設置在基板101上之閘極電極102、設置在基板101及閘極電極102上之絕緣層103、設置在絕緣層103上而與閘極電極102重疊之氧化物半導體層104、以及與氧化物半導體層104的頂部表面接觸一對電極105a及105b。進一步地，絕緣層106係設置以覆蓋絕緣層103、氧化物半導體層104、及該對電極105a及105b，以及絕緣層107係設置於絕緣層106上。
本發明之一實施例的氧化物半導體膜可被施加至電晶體100中的氧化物半導體層104。
<<基板101>>
在基板101之材料及其類似物的性質上並無特殊的限制，只要該材料具有至少足以耐受稍後將被執行之加熱處理的熱阻。例如，可使用玻璃基板、陶質基板、石英基板、藍寶石基板、或氧化釔穩定氧化鋯(YSZ)基板做為基板101。選擇性地，可使用由矽、碳化矽、或其類似物所製成之單晶半導體基板或多晶半導體基板，由鍺化矽或其類似物所製成之化合物半導體基板，SOI基板，或其類似物做為基板101。仍選擇性地，可使用設置有半導體元件之該等基板的任一者做為基板101。
仍選擇性地，可使用諸如塑膠基板之撓性基板做為基 板101，且可將電晶體100直接設置在撓性基板上。進一步選擇性地，可在基板101與電晶體100之間設置分離層。該分離層可被使用於當所形成在該分離層上之電晶體的一部分或全部被形成，且自基板101而予以分離，並轉移至另一基板時。因此，可將電晶體100轉移至具有低的熱阻之基板或撓性基板。
<<閘極電極102>>
閘極電極102可使用選自鋁，鉻，銅，鉭，鈦，鉬，及鎢之金屬；包含該等金屬的任何者做為成分之合金；組合地包含任何該等金屬之合金；或其類似者，而予以形成。進一步地，可使用選自錳及鋯之一或多個金屬。再者，閘極電極102可具有單層結構，或二或多層的堆疊層結構。例如，可給定包含矽之鋁膜的單層結構，其中鈦膜係堆疊在鋁膜之上的雙層結構，其中鈦膜係堆疊在氮化鈦膜之上的雙層結構，其中鎢膜係堆疊在氮化鈦膜之上的雙層結構，其中鎢膜係堆疊在氮化鉭膜或氮化鎢膜之上的雙層結構，其中鈦膜、鋁膜、及鈦膜係以此順序予以堆疊的三層結構。選擇性地，可使用包含鋁以及選自鈦、鉭、鎢、鉬、鉻、釹、及鈧之一或多個金屬的合金膜；或該合金膜的氮化物膜。
閘極電極102亦可使用諸如銦錫氧化物，包含氧化鎢的氧化銦，包含氧化鎢的銦鋅氧化物，包含氧化鈦的氧化銦，包含氧化鈦的銦錫氧化物，銦鋅氧化物，或添加氧化 矽的銦錫氧化物之透光導電材料，而予以形成。且，可具有使用上述透光導電材料及上述金屬所形成之堆疊層結構。
進一步地，可將In-Ga-Zn為基的氮氧化物半導體膜、In-Sn為基的氮氧化物半導體膜、In-Ga為基的氮氧化物半導體膜、In-Zn為基的氮氧化物半導體膜、Sn為基的氮氧化物半導體膜、In為基的氮氧化物半導體膜、金屬氮化物(諸如InN或ZnN)的膜、或其類似者設置在閘極電極102與絕緣層103之間。該等膜各具有高於或等於5eV，或高於或等於5.5eV之高於氧化物半導體的電子親合力的功函數。因此，包含氧化物半導體之電晶體的臨限電壓可被以正的方向偏移，且可獲得所謂常態截止開關元件。例如，可使用至少具有比氧化物半導體層104更高的氮濃度之In-Ga-Zn為基的氮氧化物半導體膜，特定地，具有7原子百分比或更高的氮濃度之In-Ga-Zn為基的氮氧化物半導體膜。
<<絕緣層103>>
絕緣層103作用為閘極絕緣膜。與氧化物半導體層104的底部表面接觸的絕緣層103較佳地係非晶膜。
絕緣層103可使用例如，一或多個氧化矽、氮氧化矽、氧化氮化矽、氮化矽、氧化鋁、氧化鉿、氧化鎵、Ga-Zn為基金屬氧化物、氮化矽、及其類似者，而被形成為具有單層結構或堆疊層結構。
絕緣層103可使用諸如鉿矽酸鹽(HfSiOx)、添加氮之鉿矽酸鹽(HfSixOyNz)、添加氮之鉿鋁酸鹽(HfAlxOyNz)、氧化鉿、或氧化釔的高k材料而予以形成，以致使電晶體的閘極漏電流可被降低。
<<電極105a及105b之對>>
電極105a及105b之對作用為電晶體的源極電極及汲極電極。
電極105a及105b之對可使用諸如鋁、鈦、鉻、鎳、銅、釔、鋯、鉬、銀、鉭、及鎢之金屬的任一者，或包含該等金屬之任一者的合金做為導電材料，而被形成為具有單層結構或堆疊層結構。例如，可給定包含矽之鋁膜的單層結構，其中鈦膜係堆疊在鋁膜之上的雙層結構，其中鈦膜係堆疊在鎢膜之上的雙層結構，其中銅膜係堆疊在銅鎂鋁合金膜之上的雙層結構，其中鈦膜或氮化鈦膜、鋁膜或銅膜、及鈦膜或氮化鈦膜係以此順序予以堆疊的三層結構，其中鉬膜或氮化鉬膜、鋁膜或銅膜、鉬膜或氮化鉬膜係以此順序予以堆疊的三層結構，及其類似者。請注意的是，可使用包含氧化銦、氧化錫、或氧化鋅之透明導電材料。
<<絕緣層106，107>>
較佳地，絕緣層106係使用包含比化學計量組成中之氧更高比例的氧之氧化物絕緣膜，而予以形成。該氧化物 絕緣膜係在加熱時釋放出氧。例如，當該氧化物絕緣膜係在相等於或高於電晶體的製造處理中之加熱處理溫度的溫度處被加熱時，則在熱解吸光譜儀(TDS)分析中，所轉換成氧原子之所釋放出的氧數量係大於或等於1.0×1018原子/cm3，較佳地大於或等於3.0×1020原子/cm3。
做為絕緣層106，可形成氧化矽膜、氮氧化矽膜、或其類似物。
請注意的是，絕緣層106亦在稍後形成絕緣層107時，作用為可對氧化物半導體層104緩和傷害的膜。
傳輸氧的氧化物膜可被設置在絕緣層106與氧化物半導體層104之間。
做為傳輸氧的氧化物膜，可形成氧化矽膜、氮氧化矽膜、或其類似物。請注意的是，在此說明書中，〝氮氧化矽膜〞意指包含氧比氮更高比例的膜，以及〝氧化氮化矽膜〞意指包含氮比氧更高比例的膜。
絕緣層107可使用對氧、氫、水、及其類似物具有阻隔功效的絕緣膜，而予以形成。藉由提供絕緣層107於絕緣層106之上，可防止來自氧化物半導體層104之氧的對外擴散及來自外部之氫、水、或其類似物進到氧化物半導體層104之內。關於該絕緣膜，例如，可給定氮化矽膜、氧化氮化矽膜、氧化鋁膜、氮氧化鋁膜、氧化鎵膜、氮氧化鎵膜、氧化釔膜、氮氧化釔膜、氧化鉿膜、及氮氧化鉿膜。
<電晶體之製造方法的實例>
其次，將敘述第9A至9C圖中所描繪的電晶體100之製造方法的實例。
首先，如第10A圖中所描繪地，閘極電極102係形成於基板101之上，以及絕緣層103係形成於閘極電極102之上。
在此，玻璃基板係使用做為基板101。
<<閘極電極的形成>>
閘極電極102的形成方法係敘述於下文。首先，導電膜係藉由濺鍍法、CVD法、蒸鍍法、或其類似方法而予以形成，且然後，阻體遮罩係使用第一光罩，藉由光微影術處理，而被形成於該導電膜之上。接著，一部分的導電膜係使用該阻體遮罩而予以蝕刻，以形成閘極電極102。之後，將阻體遮罩去除。
請注意的是，取代上述之形成方法，閘極電極102可藉由電解電鍍法、印刷法、噴墨法、或其類似方法，而予以形成。
<<閘極絕緣層的形成>>
絕緣層103係藉由濺鍍法、CVD法、蒸鍍法、或其類似方法，而予以形成。
在其中絕緣層103係使用氧化矽膜、氮氧化矽膜、或氧化氮化矽膜而予以形成的情況中，較佳地，使用包含矽 之沉積氣體以及氧化氣體做為源氣體。包含矽之沉積氣體的典型實例包含矽烷、乙矽烷、丙矽烷、及氟矽烷。做為氧化氣體，例如，可給定氧、臭氧、一氧化二氮、及二氧化氮。
在形成氮化矽膜做為絕緣層103的情況中，使用兩步驟形成法係較佳的。首先，具有少數缺陷之第一氮化矽膜係藉由電漿CVD法而予以形成，其中矽烷、氮、及氨之混合氣體係使用做為源氣體。然後，其中氫濃度係低且氫可被阻隔之第二氮化矽膜係藉由切換源氣體至矽烷及氮的混合氣體，而予以形成。透過該形成方法，可形成具有少數缺陷及對氫之阻隔性質的氮化矽膜做為絕緣層103。
此外，在形成氧化鎵膜做為絕緣層103的情況中，可使用金屬有機化學氣相沉積(MOCVD)法。
<<氧化物半導體層的形成>>
接著，如第10B圖中所描繪，氧化物半導體層104係形成於絕緣層103之上。
氧化物半導體層104的形成方法係敘述於下文。首先，氧化物半導體膜係使用實施例1中所述的方法而被形成。然後，阻體遮罩係使用第二光罩，藉由光微影術處理，而被形成於該氧化物半導體膜之上。接著，一部分的氧化物半導體膜係使用該阻體遮罩而予以蝕刻，以形成氧化物半導體層104。之後，將阻體遮罩去除。
隨後，可執行加熱處理。在該情況下，較佳地，該加 熱處理係在包含氧的氛圍下，予以執行。
<<電極之對的形成>>
其次，如第10C圖中所描繪地，形成電極105a及電極105b之對。
該對電極105a及105b的形成方法係敘述於下文。首先，導電膜係藉由濺鍍法、CVD法、蒸鍍法、或其類似方法，而予以形成。然後，阻體遮罩係使用第三光罩，藉由光微影術處理，而被形成於該導電膜之上。接著，一部分的導電膜係使用該阻體遮罩而予以蝕刻，以形成該對電極105a及105b。之後，將阻體遮罩去除。
請注意的是，如第10B圖中所描繪地，氧化物半導體層104的上方部分係在某些情況中，藉由該導電膜的蝕刻而被部分地蝕刻及變薄。為此理由，較佳地，使該氧化物半導體層104形成變厚。
<<絕緣層的形成>>
接著，如第10D圖中所描繪地，絕緣層106係形成於氧化物半導體層104和該對電極105a及105b之上，以及絕緣層107係相繼地形成於該絕緣層106之上。
在其中絕緣層106係使用氧化矽膜或氮氧化矽膜而被形成的情況中，較佳地，使用包含矽之沉積氣體以及氧化氣體做為源氣體。包含矽之沉積氣體的典型實例包含矽烷、乙矽烷、丙矽烷、及氟矽烷。做為氧化氣體，例如， 可給定氧、臭氧、一氧化二氮、及二氧化氮。
例如，氧化矽膜或氮氧化矽膜係在如下的情形下，被形成：設置在電漿CVD設備的真空排氣處理室中的基板係保持在高於或等於180℃且低於或等於260℃，較佳地高於或等於200℃且低於或等於240℃的溫度處；源氣體係以大於或等於100Pa且小於或等於250Pa，較佳地大於或等於100Pa且小於或等於200Pa的壓力被充氣至該處理室；以及高於或等於0.17W/cm2且低於或等於0.5W/cm2，較佳地高於或等於0.25W/cm2且低於或等於0.35W/cm2的高頻功率係供應至設置在該處理室中之電極。
透過高頻功率的施加，在電漿中之源氣體的分解效率增加，氧游離基增加，以及源氣體的氧化被助長；因此，氧係以高於化學計量組成中之氧的比例被包含於氧化物絕緣膜中。然而，在上述基板溫度所製備的膜會在稍後處理中之所執行的加熱時，釋放出其中一部分的氧。因此，可形成氧化物絕緣膜，而其包含高於化學計量組成中之氧的比例之氧，且一部分的氧會由於加熱而自其釋放出。
進一步地，在提供氧化物絕緣膜於氧化物半導體層104與絕緣層106之間的情況中，該氧化物絕緣膜可在形成絕緣層106的步驟中用作氧化物半導體層104的保護膜。因此，絕緣層106可在對氧化物半導體層104之傷害被降低的同時，使用具有高的功率密度之高頻功率而予以形成。
例如，氧化矽膜或氮氧化矽膜可在如下的情形下，被形成為氧化物絕緣膜：設置在電漿CVD設備的真空排氣處理室中的基板係保持在高於或等於180℃且低於或等於400℃，較佳地高於或等於200℃且低於或等於370℃的溫度處；源氣體係以大於或等於20Pa且小於或等於250Pa，較佳地大於或等於100Pa且小於或等於250Pa的壓力被充氣至該處理室；以及高頻功率係供應至設置在該處理室中之電極。進一步地，當處理室中之壓力係大於或等於100Pa且小於或等於250Pa時，可降低對氧化物半導體層104之傷害。
包含矽之沉積氣體以及氧化氣體係較佳地使用做為氧化物絕緣膜的源氣體。包含矽之沉積氣體的典型實例包含矽烷、乙矽烷、丙矽烷、及氟矽烷。做為氧化氣體，例如，可給定氧、臭氧、一氧化二氮、及二氧化氮。
絕緣層107可藉由濺鍍法、CVD法、或其類似方法，而予以形成。
在其中絕緣層107係使用氮化矽膜或氧化氮化矽膜而予以形成的情況中，較佳地，使用包含矽之沉積氣體、氧化氣體、及包含氮之氣體做為源氣體。包含矽之沉積氣體的典型實例包含矽烷、乙矽烷、丙矽烷、及氟矽烷。做為氧化氣體，例如，可給定氧、臭氧、一氧化二氮、及二氧化氮。做為包含氮之氣體，可給定氮及氨為實例。
透過上述處理，可形成電晶體100。
<電晶體100的修正實例>
將在下文敘述與電晶體100部分地相異之電晶體的結構實例。
<<修正實例1>>
第9B圖係在下文被敘述為實例之電晶體110的示意橫剖面視圖。電晶體110係在氧化物半導體層的結構中，與電晶體100不同。請注意的是，由相同的參考符號所表示之具有與其他結構實例的結構或功能相似之該等者的組件之說明係省略於下文。
在電晶體110中所包含的氧化物半導體層114中，氧化物半導體層114a及氧化物半導體層114b係堆疊著。
因為在某些情況中之氧化物半導體層114a與氧化物半導體層114b間的界限並不清楚，所以該界限係藉由點虛線而予以顯示於第9B圖及其類似圖中。
本發明之一實施例的氧化物半導體膜可被施加至該等氧化物半導體層114a及114b的其中一者或二者。
可予以使用於氧化物半導體層114a之材料的典型實例係In-Ga氧化物、In-Zn氧化物、及In-M-Zn氧化物(M係Al、Ti、Ga、Y、Zr、La、Ce、Nd、或Hf)。在使用In-M-Zn氧化物以供氧化物半導體層114a之用的情況中，當假定In及M的合計為100原子百分比，且Zn及氧係自考慮剔除時，則In及M的比例係較佳地分別大於或等於25原子百分比且小於75原子百分比，以及進一 步較佳地分別大於或等於34原子百分比且小於66原子百分比。此外，例如，具有2eV或更大，較佳地，2.5eV或更大，進一步較佳地，3eV或更大之能隙的材料係使用於氧化物半導體層114a。
例如：氧化物半導體層114b包含In或Ga，且典型地包含In-Ga氧化物、In-Zn氧化物、或In-M-Zn氧化物(M係Al、Ti、Ga、Y、Zr、La、Ce、Nd、或Hf)。此外，氧化物半導體層114b之導電帶最小值的能量位準係比氧化物半導體層114a之該者更接近真空位準。在氧化物半導體層114b之導電帶最小值的能量位準與氧化物半導體層114a之導電帶最小值的能量位準之間的差異，較佳地，係0.05eV或更大，0.07eV或更大，0.1eV或更大、或0.15eV或更大，且2eV或更小，1eV或更小，0.5eV或更小，或0.4eV或更小。
當使用例如，In-M-Zn氧化物做為氧化物半導體層114b時，則在In與M之間的原子比係較佳地如下：In的原子百分比係小於50原子百分比，以及M的原子百分比係大於或等於50原子百分比；進一步較佳地，In的原子百分比係小於25原子百分比，以及M的原子百分比係大於或等於75原子百分比，其中In及M的合計係假定為100原子百分比，且Zn及氧係自考慮剔除。
用於氧化物半導體層114a，例如，可使用包含1：1：1或3：1：2原子比之In、Ga、及Zn的In-Ga-Zn氧化物。進一步地，用於氧化物半導體層114b，可使用包 含1：3：2、1：6：4、或1：9：6原子比之In、Ga、及Zn的In-Ga-Zn氧化物。請注意的是，在某些情況中，該等氧化物半導體層114a及114b的原子比可與所使用之靶極的該等者相異，且可具有±20%的差異於其間。
當包含大量用作穩定劑之Ga的氧化物係使用以供設置在氧化物半導體層114a上的氧化物半導體層114b之用時，可防止氧自該等氧化物半導體層114a及114b而被釋放出。
請注意的是，無需設定上述之組成及材料，而具有適當組成之材料可根據電晶體之所需的半導特徵及電性特徵(例如，場效應遷移率及臨限電壓)而被使用。進一步地，為了要獲得電晶體之所需的半導體特徵，較佳地，應將氧化物半導體層114a及114b之載子密度、雜質濃度、缺陷密度、金屬元素對氧的原子比，原子間之距離，密度、及其類似者設定適宜。
雖然做為氧化物半導體層114的實例之其中堆疊兩個氧化物半導體層的結構係敘述於上文，但其中堆疊三個或更多個氧化物半導體層的結構亦可予以使用。
<<修正實例2>>
第9C圖係在下文被敘述為實例之電晶體120的示意橫剖面視圖。電晶體120係在氧化物半導體層的結構中，與電晶體100及電晶體110不同。
在電晶體120中所包含的氧化物半導體層124中，氧 化物半導體層124a、氧化物半導體層124b、及氧化物半導體層124c係以此順序予以堆疊。
氧化物半導體層124a及124b係堆疊於絕緣層103之上。氧化物半導體層124c係設置以與氧化物半導體層124b的頂部表面以及該對電極105a及105b的頂部表面及側表面接觸。
本發明之一實施例的氧化物半導體膜可被施加至該等氧化物半導體層124a，124b，及124c的至少一者。
例如，氧化物半導體層124b可具有與敘述於修正實例1中做為實例之氧化物半導體層114a的結構相似的結構。進一步地，例如，氧化物半導體層124a及124c可各自具有與敘述於修正實例1中做為實例之氧化物半導體層114b的結構相似的結構。
當包含例如，大量用作穩定劑之Ga的氧化物係使用以供氧化物半導體層124a及氧化物半導體層124c之用時，可防止氧自氧化物半導體層124a、氧化物半導體層124b、及氧化物半導體層124c而被釋放出。
在其中通道係主要地形成於氧化物半導體層124b之中的情況中，例如，可將包含大量In的氧化物使用於氧化物半導體層124b，且將該對電極105a及105b設置以與氧化物半導體層124b接觸；因此，可增加電晶體120的導通狀態電流。
<電晶體之另外的結構實例>
下文將敘述其中可施加本發明一實施例的氧化物半導體膜之頂部閘極電晶體的結構實例。
<<結構實例>
第11A圖係頂部閘極電晶體150的示意橫剖面視圖，其將在下文被敘述為實例。
電晶體150包含：氧化物半導體層104，係設置在基板101上，其中在該基板101上，係設置絕緣層151；電極105a及105b之對，係與氧化物半導體層104的頂部表面接觸；絕緣層103，係設置在氧化物半導體層104和該對電極105a及105b上；以及閘極電極102，係設置在絕緣層103上，而與氧化物半導體層104重疊。進一步地，絕緣層152係設置以覆蓋絕緣層103及閘極電極102。
本發明之一實施例的氧化物半導體膜可被施加至電晶體150中之氧化物半導體層104。
絕緣層151具有抑制來自基板101的雜質被擴散至氧化物半導體層104之功能。例如，可使用與絕緣層107之結構相似的結構。請注意的是，絕緣層151無需一定要被設置。
絕緣層152可使用具有對氧、氫、水、及其類似物之阻隔功效的絕緣膜，而以與絕緣層107之方式相似的方式予以形成。請注意的是，絕緣層107無需一定要被設置。
<<修正實例>>
其係與電晶體150部分地相異之電晶體的結構實例將被敘述於下文。
第11B圖係敘述於下文做為實例之電晶體160的示意橫剖面視圖。在電晶體160中之氧化物半導體層的結構係與電晶體150中之該者不同。
在電晶體160中所包含的氧化物半導體層164中，氧化物半導體層164a、氧化物半導體層164b、及氧化物半導體層164c係以此順序予以堆疊。
本發明之一實施例的氧化物半導體膜可被施加至氧化物半導體層164a、氧化物半導體層164b、及氧化物半導體層164c的至少一者。
例如，氧化物半導體層164b可具有與敘述於修正實例1中做為實例之氧化物半導體層114a的結構相似的結構。進一步地，例如，氧化物半導體層164a及164c可各自具有與敘述於修正實例1中做為實例之氧化物半導體層114b的結構相似的結構。
包含大量用作穩定劑之Ga的氧化物係使用以供氧化物半導體層164a及氧化物半導體層164c之用；因此，可防止氧自氧化物半導體層164a、氧化物半導體層164b、及氧化物半導體層164c而被釋放出。
氧化物半導體層164可以以下文之方式予以形成：氧化物半導體層164c及氧化物半導體層164b係藉由蝕刻而予以獲得，以致使將成為氧化物半導體層164a的氧化物半導體膜暴露出；以及該氧化物半導體膜係藉由乾蝕刻法 而被處理成為氧化物半導體層164a。在該情況中，該氧化物半導體膜的反應產物係附著至氧化物半導體層164b及164c的側表面，而在某些情況中，形成側壁保護層(亦稱作兔耳朵)。請注意的是，該反應產物係藉由濺鍍現象，或在乾蝕刻時，被附著。
在第11C圖係電晶體161的示意橫剖面視圖，其中側壁保護層164d係以上述方式形成為氧化物半導體層164的側表面。請注意的是，電晶體161的其他組件係與電晶體160的該等者相同。
側壁保護層164d主要包含與氧化物半導體層164a相同的材料。在若干情況中，側壁保護層164d包含設置在氧化物半導體層164a的下面之層(在此，絕緣層151)的組分(例如，矽)。
具有如第11C圖中所描繪之其中氧化物半導體層164b的側表面係以側壁保護層164d予以覆蓋，以便不會與該對電極105a及105b接觸之結構，當通道係主要地形成於氧化物半導體層164b之中時，可特別地降低截止狀態中的電晶體之非故意的漏電流；因而，可製造出具有有利之截止狀態特徵的電晶體。進一步地，當使用包含大量用作穩定劑之Ga的材料以供側壁保護層164d之用時，可有效地防止氧自氧化物半導體層164b的側表面而被釋放出；因此，可製造出具有優異穩定度之電性特徵的電晶體。
此實施例可以與此說明書中所敘述之實施例適當地結 合而予以實施。
(實施例3)
在此實施例中，將參照第12A至12C圖而敘述本發明一實施例之顯示面板的結構。
第12A圖係本發明一實施例之顯示面板的頂視圖。第12B圖描繪像素電路，其可在其中液晶元件係使用於本發明一實施例的顯示面板中之像素中的情況中被使用。第12C圖描繪像素電路。其可在其中有機EL元件係使用於本發明一實施例的顯示面板中之像素中的情況中被使用。
在像素部中之電晶體可依據實施例2而予以形成。進一步地，電晶體可易於被形成為n通道電晶體，且因此，可使用n通道電晶體而予以形成之驅動器電路的一部分可被形成於與像素部之電晶體相同的基板上。透過此方式而使用實施例2中所敘述的電晶體以供像素部或驅動器電路之用，可提供高度可靠的顯示裝置。
第12A圖描繪主動矩陣顯示裝置之方塊圖的實例。像素部501、第一掃描線驅動器電路502、第二掃描線驅動器電路503、及信號線驅動器電路504係設置在顯示裝置中之基板500上。在像素部501中，係配置來自信號線驅動器電路504所延伸之複數個信號線，且配置來自第一掃描線驅動器電路502及第二掃描線驅動器電路503所延伸之複數個掃描線。請注意的是，包含顯示元件之像素係以矩陣予以設置在其中掃描線及信號線彼此互相交叉之個別 區域中。顯示裝置之基板500係透過諸如撓性印刷電路(FPC)之連接部，而被連接至時序控制電路(亦稱作控制器或控制器IC)。
在第12A圖中，第一掃描線驅動器電路502、第二掃描線驅動器電路503、及信號線驅動器電路504係形成於與像素部501相同的基板500上。因而，可減少諸如驅動器電路之被設置在外面之組件的數目，以致使成本中的降低可予以獲得。進一步地，在其中驅動器電路係設置在基板500外面的情況中，佈線將必須被延伸且佈線之連接的數目將增加；惟，當驅動器電路係設置在基板500之上時，可減少佈線之連接的數目。因此，可達成可靠度或產能中之增進。
<液晶面板>
第12B圖描繪像素之電路組態的實例。在此，係描繪像素電路，其係可應用至VA液晶顯示面板的像素。
此像素電路可被施加至其中一像素包含複數個像素電極層之結構。該等像素電極層係連接至不同的電晶體，且該等電晶體可以以不同的閘極信號予以驅動。因而，所施加至多域像素中之個別像素電極層的信號可被獨立地控制。
電晶體516的閘極佈線512及電晶體517的閘極佈線513係分離的，以致使不同的閘極信號可被供應至該處。對照地，作用成為資料線之源極或汲極電極514係由電晶 體516及517所分享。可適當地使用實施例2中所敘述之電晶體做為電晶體516及517的各者。因此，可提供高度可靠的液晶面板。
將敘述電性連接至電晶體516之第一像素電極層及電性連接至電晶體517之第二像素電極層的形狀。第一像素電極層及第二像素電極層係藉由縫隙而予以分離。第一像素電極層具有V形狀，以及第二像素電極層係設置以便包圍第一像素電極層。
電晶體516的閘極電極係連接至閘極佈線512，以及電晶體517的閘極電極係連接至閘極佈線513。當不同的閘極信號係供應至閘極佈線512及閘極佈線513時，可使電晶體516及電晶體517的操作時序變化。因而，可控制液晶的配向。
進一步地，儲存電容器可使用電容器佈線510、作用成為電介質之閘極絕緣膜、及電性連接至第一像素電極層或第二像素電極層的電容器電極，而予以形成。
該多域像素包含第一液晶元件518及第二液晶元件519。第一液晶元件518包含第一像素電極層、相對電極層、及在其間之液晶層。第二液晶元件519包含第二像素電極層、相對電極層、及在其間之液晶層。
請注意的是，本發明之像素電路並未受限於第12B圖中所顯示的該者。例如，可將開關、電阻器、電容器、電晶體、感測器、邏輯電路、或其類似者添加至第12B圖中所描繪之像素。
<有機EL面板>
第12C圖描繪像素部之電路組態的另一實例。在此，係顯示使用有機EL元件之顯示面板的像素結構。
在有機EL元件中，藉由對發光元件之電壓的施加，可將來自電極之對的其中一者之電子及將來自該電極之對的另一者之電洞注入至包含發光有機化合物之層；因而，使電流流動。該等電子及電洞復合，且因此，使發光有機化合物被激發。該發光有機化合物自受激狀態返回至接地狀態，而藉以發射出光。由於該機制，此發光元件被稱作電流激發之發光元件。
第12C圖描繪像素電路之可應用的實例。在此，一像素包含兩個n通道電晶體。請注意的是，可使用本發明之一實施例的金屬氧化物膜以供該等n通道電晶體的通道形成區之用。進一步地，數位式時間灰度驅動可被使用於該像素電路。
將敘述可應用之像素電路的組態及使用數位式時間灰度驅動之像素的操作。
像素520包含開關電晶體521、驅動器電晶體522、發光元件524、及電容器523。開關電晶體521的閘極電極層係連接至掃描線526，開關電晶體521之第一電極(源極電極層及汲極電極層的其中一者)係連接至信號線525，以及開關電晶體521之第二電極(源極電極層及汲極電極層的另一者)係連接至驅動器電晶體522的閘極電 極層。驅動器電晶體522的閘極電極層係透過電容器523而被連接至電源供應線527，驅動器電晶體522之第一電極係連接至電源供應線527，以及驅動器電晶體522之第二電極係連接至發光元件524的第一電極(像素電極)。發光元件524的第二電極對應共同電極528。共同電極528係電性連接至設置在相同基板上之共同電位線。
做為開關電晶體521及驅動器電晶體522，可適當地使用實施例2中所敘述的電晶體。以此方式，可提供高度可靠的有機EL顯示面板。
發光元件524之第二電極(共同電極528)的電位係設定成為低電源供應電位。請注意的是，低電源供應電位係低於所供應至電源供應線527之高電源供應電位。例如，該低電源供應電位可係GND、0V、或其類似者。高電源供應電位及低電源供應電位係設定為高於或等於發光元件524的順向臨限電壓，且在該等電位之間的差異係施加至發光元件524，藉以使電流被供應至發光元件524，而引起光發射。發光元件524的順向電壓意指其中可獲得所欲的光亮度於該處之電壓，且係至少高於順向臨限電壓。
請注意的是，可將驅動器電晶體522的閘極電容使用做為用於電容器523之替代物，以致使電容器523可被省略。驅動器電晶體522的閘極電容可形成於通道形成區與閘極電極層之間。
接著，將敘述所輸入至驅動器電晶體522之信號。在 電壓輸入之電壓驅動法的情況中，用以使驅動器電晶體522必定導通或關閉之視頻信號被輸入至驅動器電晶體522。為了要使驅動器電晶體522操作於線性區之中，高於電源供應線527之電壓的電壓係施加至驅動器電晶體522的閘極電極層。請注意的是，高於或等於電源供應線電壓與驅動器電晶體522的臨限電壓Vth之總和的電壓之電壓係施加至信號線525。
在執行類比式灰度驅動的情況中，大於或等於發光元件524的順向電壓與驅動器電晶體522的臨限電壓Vth之總和的電壓之電壓係施加至驅動器電晶體522的閘極電極層。輸入將使驅動器電晶體522操作於飽和區之中的視頻信號，以致使電流被供應至發光元件524。為了要使驅動器電晶體522操作於飽和區之中，電源供應線527的電位係設定為高於驅動器電晶體522的閘極電位。當使用類比式視頻信號時，可依據該視頻信號而供應電流至發光元件524，並執行類比式灰度驅動。
請注意的是，本發明之像素電路的組態並未受限於第12C圖中所顯示的該者。例如，可將開關、電阻器、電容器、感測器、電晶體、邏輯電路、或其類似者添加至第12C圖中所描繪之像素電路。
(實施例4)
在此實施例中，將參照第13圖及第14A至14D圖而敘述包含本發明一實施例的金屬氧化物膜之半導體裝置及 電子裝置的結構。
第13圖係電子裝置的方塊圖，其包含其中施加本發明一實施例之金屬氧化物膜的半導體裝置。
第14A至14D圖係電子裝置的外部視圖，其各包含其中施加本發明一實施例之金屬氧化物膜的半導體裝置。
在第13圖中所描繪的電子裝置包含RF電路901、類比基帶電路902、數位基帶電路903、電池904、電源供應電路905、應用處理器906、快閃記憶體910、顯視控制器911、記憶體電路912、顯示器913、觸控感測器919、音頻電路917、鍵盤918、及其類似物。
應用處理器906包含CPU907、DSP908、及介面(IF)909。此外，記憶體電路912可包含SRAM或DRAM。
在實施例2中所敘述的電晶體係施加至記憶體電路912，而可藉以提供可寫入及讀取資料之高度可靠的電子裝置。
在實施例2中所敘述的電晶體係施加至CPU907或DSP908中所包含的暫存器或其類似物，而可藉以提供可寫入及讀取資料之高度可靠的電子裝置。
請注意的是，在其中實施例2中所敘述之電晶體的截止狀態漏電流係極低的狀況中，記憶體電路912可儲存資料長的時間且可具有充分降低的功率消耗。此外，在其中執行功率閘控的週期期間，CPU907或DSP908可儲存功率閘控前之狀態於暫存器或其類似物中。
進一步地，顯示器913包含顯示部914、源極驅動器915、及閘極驅動器916。
顯示部914包含以矩陣予以配置之複數個像素。該像素包含像素電路，且像素電路係電性連接至閘極驅動器916。
可將實施例2中所敘述之電晶體適當地使用於像素電路或閘極驅動器916中。因而，可提供高度可靠的顯示器。
電子裝置的實例係電視機(亦稱作電視或電視接收機)、電腦或其類似物之監視器、如數位相機或數位攝錄影機之相機、數位相框、行動電話手機(亦稱作行動電話或行動電話裝置)、可攜帶式遊戲機、可攜帶式資訊終端機、音頻再生裝置、諸如柏青哥機之大型遊戲機、及其類似物。
第14A圖描繪可攜帶式資訊終端機，其包含主體1001、外殼1002、顯示部1003a、顯示部1003b、及其類似物。顯示部1003b包含觸控面板。藉由觸控顯示部1003b上所顯示之鍵盤鈕1004，可執行螢幕操作，且可輸入正文。不用多說地，可使顯示部1003a作用成為觸控面板。液晶面板或有機發光面板係藉由使用實施例2中所敘述之電晶體做為開關元件而予以製造出，且被施加至顯示部1003a或1003b，而可藉以提供高度可靠的可攜帶式資訊終端機。
在第14A圖中所描繪的可攜帶式資訊終端機可具有顯 示各種種類之資料(例如，靜止影像、移動影像、及正文影像)的功能，顯示日曆、日期、時間、或其類似物於顯示部上的功能，操作或編輯所顯示在顯示部上之資料的功能，藉由各種種類之軟體(程式)而控制處理的功能，及其類似功能。進一步地，可將外部連接端子(耳機端子、USB端子、或其類似物)、記錄媒體插入部、或其類似物設置在外殼的背面表面或側表面之上。
在第14A圖中所描繪的可攜帶式資訊終端機可無線地傳送及接收資料。透過無線式通訊，可自電子書伺服器採購及下載所欲之書籍資料或其類似者。
第14B圖描繪可攜帶式音樂播放器，包含顯示部1023、其中可透過其而將可攜帶式音樂播放器穿戴在耳朵上之固定部1022、揚聲器、操作鈕1024、外部記憶體槽1025、及類似物於主體1021中、液晶面板或有機發光面板係藉由使用實施例2中所敘述之電晶體做為開關元件而予以製造出，且被施加至顯示部1023，而可藉以提供高度可靠的可攜帶式音樂播放器。
再者，當第14B圖中所描繪之可攜帶式音樂播放器具有天線、微音器功能、或無線式通訊功能且係伴隨行動電話而予以使用時，則使用者可以以免持方式在電話上無線地交談，且同時，可駕駛汽車或其類似物。
第14C圖描繪行動電話，其包含兩個外殼，外殼1030及外殼1031。外殼1031包含顯示面板1032、揚聲器1033、微音器1034、指向裝置1036、相機鏡頭1037、 外部連接端子1038、及其類似物。外殼1030係設置有太陽能電池1040，用以充電該行動電話；外部記憶體槽1041；及其類似物。此外，天線係結合於外殼1031中。在實施例2中所敘述之電晶體係施加至顯示面板1032，而可藉以提供高度可靠的行動電話。
進一步地，顯示面板1032包含觸控面板。其係顯示為影像之複數個操作鍵1035係藉由點線而被指示於第14C圖中，請注意的是，來自太陽能電池1040所輸出的電壓係透過其而增加，以便成為足夠地高，以供各電路之用的升壓電路亦被包含著。
例如，當實施例2中所敘述之電晶體的金屬氧化物膜具有大於或等於2微米(μm)且小於或等於50微米(μm)之厚度時，則亦可形成用於諸如升壓電路之電源供應電路所使用的功率電晶體。
在顯示面板1032中，顯示的方向係根據應用模式而被適當地改變。進一步地，該行動電話係在與顯示面板1032相同的表面上，設置有相機鏡頭1037，且因此，其可被使用做為視訊電話。揚聲器1033及微音器1034可予以使用於視訊電話、錄音、和播放聲音、及其類似者、以及語音電話。此外，在其中它們係如第14C圖中所描繪地展開之狀態中的外殼1030及1031可藉由滑動而移位至其中一者係重疊在另一者之上的狀態。因此，可降低行動電話的尺寸，而使該行動電話適合被到處攜帶。
外部連接端子1038可予以連接至AC轉接器及諸如 USB電纜之各種電纜；因而，充電及與個人電腦或其類似者之資料通訊係可能的。此外，藉由插入記錄媒體至外部記憶體槽1041之內，可儲存及移動大量的資料。
進一步地，除了上述功能之外，可設置紅外線通訊功能、電視接收功能、或其類似功能。
第14D圖描繪電視機的實例。在電視機1050中，顯示部1053係結合於外殼1051中。影像可被顯示於顯示部1053上。此外，CPU係結合於用以支撐外殼1051的座台1055中。在實施例2中所敘述的電晶體係施加至顯示部1053及CPU，而可藉以使電視機1050高度地可靠。
電視機1050可以以外殼1051之操作開關或分離之遙控器予以操作。進一步地，遙控器可設置有顯示部，用以顯示來自該遙控器所輸出的資料。
請注意的是，電視機1050係設置有接收器、調變解調器、及其類似物。透過接收器的使用，電視機1050可接收一般的TV廣播。此外，當電視機1050係經由調變解調器而以佈線或無需佈線予以連接至通訊網路時，可執行單向(自傳送器至接收器)或雙向(傳送器與接收器之間或接收器之間)的資訊通訊。
進一步地，電視機1050係設置有外部連接端子1054、儲存媒體記錄及再生部1052、以及外部記憶體槽。外部連接端子1054可予以連接至諸如USB電纜之各種類型的電纜；因而，與個人電腦或其類似者之資料通訊係可能的。碟片儲存媒體係插入至儲存媒體記錄及再生部 1052之內，且讀取儲存媒體中所儲存之資料及寫入資料至儲存媒體可予以執行。此外，在所插入至外部記憶體槽內的外部記憶體1056中被儲存為資料之影像、視頻、或其類似物可在顯示部1053上予以顯示。
進一步地，在其中實施例2中所敘述之電晶體的截止狀態漏電流係極小的情況中，當施加電晶體至外部記憶體1056或CPU時，電視機1050可具有高的可靠度及充分降低的功率消耗。
此申請案係根據2012年11月8日在日本專利局所申請之日本專利申請案序號2012-245992、2013年1月30日在日本專利局所申請之日本專利申請案序號2013-016242、及2013年3月19日在日本專利局所申請之日本專利申請案序號2013-056768，該等申請案的全部內容係結合於本文以供參考。

Claims (15)

  1. 一種半導體裝置，包含：閘極電極；前述閘極電極上的第一絕緣層；前述第一絕緣層上的第一氧化物半導體層；前述第一氧化物半導體層上的第二氧化物半導體層；前述第二氧化物半導體層上的源極電極及汲極電極；前述源極電極上及前述汲極電極上的第二絕緣層；前述第一氧化物半導體層及前述第二氧化物半導體層分別具有：銦、鎵、及鋅；前述第二氧化物半導體層與前述第一氧化物半導體層的組成不同；前述第一絕緣層具有與前述第一氧化物半導體層接觸的區域；前述第二絕緣層具有氧化物絕緣膜；前述第二絕緣層具有與前述第二氧化物半導體層接觸的區域；前述第一氧化物半導體層或前述第二氧化物半導體層的至少一者，具有結晶方向相互不規則的結晶；前述第一氧化物半導體層的第一奈米射束電子繞射圖案，與對前述第一氧化物半導體層進行第一加熱處理及第二加熱處理後的第二奈米射束電子繞射圖案一樣；前述第一加熱處理的條件為在氮氛圍下，進行450℃、1小時的加熱處理；前述第二加熱處理的條件為在氮及氧氛圍下，進行 450℃、1小時的加熱處理；前述第一及前述第二奈米射束電子繞射圖案為，加速電壓為200kV，且利用使射束直徑收歛至1nm 的電子束的電子繞射圖案。
  2. 一種半導體裝置，包含：閘極電極；前述閘極電極上的第一絕緣層；前述第一絕緣層上的第一氧化物半導體層；前述第一氧化物半導體層上的第二氧化物半導體層；前述第二氧化物半導體層上的源極電極及汲極電極；前述源極電極上及前述汲極電極上的第二絕緣層；前述第一氧化物半導體層及前述第二氧化物半導體層分別具有：銦、鎵、及鋅；前述第二氧化物半導體層與前述第一氧化物半導體層的組成不同；前述第一絕緣層具有與前述第一氧化物半導體層接觸的區域；前述第二絕緣層具有氧化物絕緣膜；前述第二絕緣層具有與前述第二氧化物半導體層接觸的區域；前述第一氧化物半導體層或前述第二氧化物半導體層的至少一者具有晶體部件；前述第一氧化物半導體層的第一奈米射束電子繞射圖案，與對前述第一氧化物半導體層進行第一加熱處理及第二加熱處理後的第二奈米射束電子繞射圖案一樣； 前述第一及前述第二奈米射束電子繞射圖案可觀察到不具方向性的光點；前述第一加熱處理的條件為在氮氛圍下，進行450℃、1小時的加熱處理；前述第二加熱處理的條件為在氮及氧氛圍下，進行450℃、1小時的加熱處理；前述第一及前述第二奈米射束電子繞射圖案為，加速電壓為200kV，且利用使射束直徑收歛至1nm 的電子束的電子繞射圖案。
  3. 一種半導體裝置，包含：閘極電極；前述閘極電極上的第一絕緣層；前述第一絕緣層上的第一氧化物半導體層；前述第一氧化物半導體層上的第二氧化物半導體層；前述第二氧化物半導體層上的源極電極及汲極電極；前述源極電極上及前述汲極電極上的第二絕緣層；前述第一氧化物半導體層及前述第二氧化物半導體層分別具有：銦、鎵、及鋅；前述第二氧化物半導體層與前述第一氧化物半導體層的組成不同；前述第一絕緣層具有與前述第一氧化物半導體層接觸的區域；前述第二絕緣層具有氧化物絕緣膜；前述第二絕緣層具有與前述第二氧化物半導體層接觸的區域； 前述第一氧化物半導體層或前述第二氧化物半導體層的至少一者具有晶體部件；前述第一氧化物半導體層，在選擇區域的電子繞射圖案中具有觀察到暈圈圖案的區域；前述第一氧化物半導體層的第一奈米射束電子繞射圖案，與對前述第一氧化物半導體層進行第一加熱處理及第二加熱處理後的第二奈米射束電子繞射圖案一樣；前述第一加熱處理的條件為在氮氛圍下，進行450℃、1小時的加熱處理；前述第二加熱處理的條件為在氮及氧氛圍下，進行450℃、1小時的加熱處理；前述第一及前述第二奈米射束電子繞射圖案為，加速電壓為200kV，且利用使射束直徑收歛至1nm 的電子束的電子繞射圖案。
  4. 如請求項3的半導體裝置，其中，前述選擇區域的電子繞射圖案的測定範圍為300nm 以上。
  5. 如請求項1至4中任一項之半導體裝置，其中，前述第一及前述第二奈米射束電子繞射圖案的測定範圍為10nm 以下。
  6. 一種半導體裝置，包含：閘極電極；前述閘極電極上的第一絕緣層；前述第一絕緣層上的第一氧化物半導體層；前述第一氧化物半導體層上的第二氧化物半導體層； 前述第二氧化物半導體層上的源極電極及汲極電極；前述源極電極上及前述汲極電極上的第二絕緣層；前述第一氧化物半導體層及前述第二氧化物半導體層分別具有：銦、鎵、及鋅；前述第二氧化物半導體層與前述第一氧化物半導體層的組成不同；前述第一絕緣層具有與前述第一氧化物半導體層接觸的區域；前述第二絕緣層具有氧化物絕緣膜；前述第二絕緣層具有與前述第二氧化物半導體層接觸的區域；前述第一氧化物半導體層或前述第二氧化物半導體層的至少一者，具有結晶方向相互不規則的結晶；加速電壓200kV，照射射束直徑收歛至1nm 的電子束1分鐘後得到的前述第一氧化物半導體層的奈米射束電子繞射圖案，與照射前述電子束1分鐘前得到的前述第一氧化物半導體層的奈米射束電子繞射圖案相同；前述奈米射束電子繞射圖案為，加速電壓為200kV，且利用使射束直徑收歛至1nm 的電子束的電子繞射圖案。
  7. 一種半導體裝置，包含：閘極電極；前述閘極電極上的第一絕緣層；前述第一絕緣層上的第一氧化物半導體層；前述第一氧化物半導體層上的第二氧化物半導體層； 前述第二氧化物半導體層上的源極電極及汲極電極；前述源極電極上及前述汲極電極上的第二絕緣層；前述第一氧化物半導體層及前述第二氧化物半導體層分別具有：銦、鎵、及鋅；前述第二氧化物半導體層與前述第一氧化物半導體層的組成不同；前述第一絕緣層具有與前述第一氧化物半導體層接觸的區域；前述第二絕緣層具有氧化物絕緣膜；前述第二絕緣層具有與前述第二氧化物半導體層接觸的區域；前述第一氧化物半導體層或前述第二氧化物半導體層的至少一者具有晶體部件；加速電壓200kV，照射射束直徑收歛至1nm 的電子束1分鐘後得到的前述第一氧化物半導體層的奈米射束電子繞射圖案，與照射前述電子束1分鐘前得到的前述第一氧化物半導體層的奈米射束電子繞射圖案相同；前述奈米射束電子繞射圖案可觀察到不具方向性的光點；前述奈米射束電子繞射圖案為，加速電壓為200kV，且利用使射束直徑收歛至1nm 的電子束的電子繞射圖案。
  8. 一種半導體裝置，包含：閘極電極；前述閘極電極上的第一絕緣層； 前述第一絕緣層上的第一氧化物半導體層；前述第一氧化物半導體層上的第二氧化物半導體層；前述第二氧化物半導體層上的源極電極及汲極電極；前述源極電極上及前述汲極電極上的第二絕緣層；前述第一氧化物半導體層及前述第二氧化物半導體層分別具有：銦、鎵、及鋅；前述第二氧化物半導體層與前述第一氧化物半導體層的組成不同；前述第一絕緣層具有與前述第一氧化物半導體層接觸的區域；前述第二絕緣層具有氧化物絕緣膜；前述第二絕緣層具有與前述第二氧化物半導體層接觸的區域；前述第一氧化物半導體層或前述第二氧化物半導體層的至少一者具有晶體部件；前述第一氧化物半導體層，在選擇區域的電子繞射圖案中具有觀察到暈圈圖案的區域；加速電壓200kV，照射射束直徑收歛至1nm 的電子束1分鐘後得到的前述第一氧化物半導體層的奈米射束電子繞射圖案，與照射前述電子束1分鐘前得到的前述第一氧化物半導體層的奈米射束電子繞射圖案相同；前述奈米射束電子繞射圖案為，加速電壓為200kV，且利用使射束直徑收歛至1nm 的電子束的電子繞射圖案。
  9. 如請求項8的半導體裝置，其中，前述選擇區域的電子繞射圖案的測定範圍為300nm 以上。
  10. 如請求項6至9中之任一項之半導體裝置，其中，前述奈米射束電子繞射圖案的測定範圍為10nm 以下。
  11. 一種半導體裝置的製造方法，係形成閘極電極；在前述閘極電極上形成第一絕緣層；在前述第一絕緣層上形成第一氧化物半導體層；在前述第一氧化物半導體層上形成第二氧化物半導體層；在前述第二氧化物半導體層上形成源極電極及汲極電極；形成前述源極電極上及前述汲極電極上的第二絕緣層；前述第一氧化物半導體層及前述第二氧化物半導體層分別具有：銦、鎵、及鋅；前述第二氧化物半導體層與前述第一氧化物半導體層的組成不同；前述第一絕緣層具有與前述第一氧化物半導體層接觸的區域；前述第二絕緣層具有氧化物絕緣膜；前述第二絕緣層具有與前述第二氧化物半導體層接觸 的區域；前述第一氧化物半導體層或前述第二氧化物半導體層的至少一者具有晶體部件；前述晶體部件從形成前述第一氧化物半導體層或前述第二氧化物半導體層時就存在；具有前述晶體部件的前述第一氧化物半導體層或前述第二氧化物半導體層的至少一者，具有結晶方向相互不規則的結晶。
  12. 一種半導體裝置的製造方法，係形成閘極電極；在前述閘極電極上形成第一絕緣層；在前述第一絕緣層上形成第一氧化物半導體層；在前述第一氧化物半導體層上形成第二氧化物半導體層；在前述第二氧化物半導體層上形成源極電極及汲極電極；形成前述源極電極上及前述汲極電極上的第二絕緣層；前述第一氧化物半導體層及前述第二氧化物半導體層分別具有：銦、鎵、及鋅；前述第二氧化物半導體層與前述第一氧化物半導體層的組成不同；前述第一絕緣層具有與前述第一氧化物半導體層接觸的區域；前述第二絕緣層具有氧化物絕緣膜； 前述第二絕緣層具有與前述第二氧化物半導體層接觸的區域；前述第一氧化物半導體層或前述第二氧化物半導體層的至少一者具有晶體部件；前述晶體部件從形成前述第一氧化物半導體層或前述第二氧化物半導體層時就存在；具有晶體部件的前述第一氧化物半導體層或前述第二氧化物半導體層的至少一者，在奈米射束電子繞射圖案中，具有觀察到不具方向性的光點的區域；前述奈米射束電子繞射圖案為，加速電壓為200kV，且利用使射束直徑收歛至1nm 的電子束的電子繞射圖案。
  13. 如請求項12的半導體裝置的製造方法，其中，前述奈米射束電子繞射圖案的測定範圍為10nm 以下。
  14. 一種半導體裝置的製造方法，係形成閘極電極；在前述閘極電極上形成第一絕緣層；在前述第一絕緣層上形成第一氧化物半導體層；在前述第一氧化物半導體層上形成第二氧化物半導體層；在前述第二氧化物半導體層上形成源極電極及汲極電極；形成前述源極電極上及前述汲極電極上的第二絕緣層； 前述第一氧化物半導體層及前述第二氧化物半導體層分別具有：銦、鎵、及鋅；前述第二氧化物半導體層與前述第一氧化物半導體層的組成不同；前述第一絕緣層具有與前述第一氧化物半導體層接觸的區域；前述第二絕緣層具有氧化物絕緣膜；前述第二絕緣層具有與前述第二氧化物半導體層接觸的區域；前述第一氧化物半導體層或前述第二氧化物半導體層的至少一者具有晶體部件；前述晶體部件從形成前述第一氧化物半導體層或前述第二氧化物半導體層時就存在；具有前述晶體部件的前述第一氧化物半導體層或前述第二氧化物半導體層的至少一者，在選擇區域的電子繞射圖案中具有觀察到暈圈圖案的區域。
  15. 如請求項14的半導裝置的製造方法，其中，前述選擇區域的電子繞射圖案的測定範圍為300nm 以上。
TW106129020A 2012-11-08 2013-10-30 金屬氧化物膜及形成金屬氧化物膜的方法 TWI649794B (zh)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
JP2012-245992 2012-11-08
JP2012245992 2012-11-08
JP2013016242 2013-01-30
JP2013-016242 2013-01-30
JP2013056768 2013-03-19
JP2013-056768 2013-03-19

Publications (2)

Publication Number Publication Date
TW201812874A true TW201812874A (zh) 2018-04-01
TWI649794B TWI649794B (zh) 2019-02-01

Family

ID=50621533

Family Applications (5)

Application Number Title Priority Date Filing Date
TW105113978A TWI553716B (zh) 2012-11-08 2013-10-30 金屬氧化物膜及形成金屬氧化物膜的方法
TW102139303A TWI605500B (zh) 2012-11-08 2013-10-30 金屬氧化物膜及形成金屬氧化物膜的方法
TW105113979A TWI555068B (zh) 2012-11-08 2013-10-30 金屬氧化物膜及形成金屬氧化物膜的方法
TW106129020A TWI649794B (zh) 2012-11-08 2013-10-30 金屬氧化物膜及形成金屬氧化物膜的方法
TW105113977A TWI579907B (zh) 2012-11-08 2013-10-30 金屬氧化物膜

Family Applications Before (3)

Application Number Title Priority Date Filing Date
TW105113978A TWI553716B (zh) 2012-11-08 2013-10-30 金屬氧化物膜及形成金屬氧化物膜的方法
TW102139303A TWI605500B (zh) 2012-11-08 2013-10-30 金屬氧化物膜及形成金屬氧化物膜的方法
TW105113979A TWI555068B (zh) 2012-11-08 2013-10-30 金屬氧化物膜及形成金屬氧化物膜的方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
TW105113977A TWI579907B (zh) 2012-11-08 2013-10-30 金屬氧化物膜

Country Status (8)

Country Link
US (7) US9881939B2 (zh)
JP (14) JP2014205902A (zh)
KR (11) KR101728289B1 (zh)
CN (5) CN109065553A (zh)
DE (2) DE112013007567B3 (zh)
IN (1) IN2015DN03772A (zh)
TW (5) TWI553716B (zh)
WO (1) WO2014073585A1 (zh)

Families Citing this family (42)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI553716B (zh) 2012-11-08 2016-10-11 半導體能源研究所股份有限公司 金屬氧化物膜及形成金屬氧化物膜的方法
WO2014104267A1 (en) 2012-12-28 2014-07-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9153650B2 (en) 2013-03-19 2015-10-06 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor
US10304859B2 (en) 2013-04-12 2019-05-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having an oxide film on an oxide semiconductor film
TWI652822B (zh) 2013-06-19 2019-03-01 日商半導體能源研究所股份有限公司 氧化物半導體膜及其形成方法
US9244025B2 (en) * 2013-07-05 2016-01-26 Semiconductor Energy Laboratory Co., Ltd. Transmission electron diffraction measurement apparatus and method for measuring transmission electron diffraction pattern
TWI608523B (zh) 2013-07-19 2017-12-11 半導體能源研究所股份有限公司 Oxide semiconductor film, method of manufacturing oxide semiconductor film, and semiconductor device
US9496330B2 (en) 2013-08-02 2016-11-15 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor film and semiconductor device
JP6131781B2 (ja) * 2013-08-28 2017-05-24 三菱電機株式会社 薄膜トランジスタおよびその製造方法ならびに液晶表示装置
KR102317297B1 (ko) 2014-02-19 2021-10-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 산화물, 반도체 장치, 모듈, 및 전자 장치
WO2015132697A1 (en) 2014-03-07 2015-09-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US10043913B2 (en) 2014-04-30 2018-08-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor film, semiconductor device, display device, module, and electronic device
TWI663726B (zh) * 2014-05-30 2019-06-21 Semiconductor Energy Laboratory Co., Ltd. 半導體裝置、模組及電子裝置
US9633710B2 (en) 2015-01-23 2017-04-25 Semiconductor Energy Laboratory Co., Ltd. Method for operating semiconductor device
US9837547B2 (en) 2015-05-22 2017-12-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising oxide conductor and display device including the semiconductor device
CN107925038B (zh) * 2015-08-24 2021-07-06 日本瑞翁株式会社 非水系二次电池功能层用组合物、非水系二次电池用功能层以及非水系二次电池
WO2017125797A1 (ja) * 2016-01-18 2017-07-27 株式会社半導体エネルギー研究所 金属酸化物膜及びその形成方法、ならびに半導体装置
KR20230168285A (ko) 2016-02-12 2023-12-13 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 상기 반도체 장치를 포함하는 표시 장치
CN115241045A (zh) 2016-03-22 2022-10-25 株式会社半导体能源研究所 半导体装置以及包括该半导体装置的显示装置
KR20180129769A (ko) * 2016-03-28 2018-12-05 미쓰이금속광업주식회사 스퍼터링 타깃재 및 그의 제조 방법, 및 스퍼터링 타깃
US10388738B2 (en) * 2016-04-01 2019-08-20 Semiconductor Energy Laboratory Co., Ltd. Composite oxide semiconductor and method for manufacturing the same
US11302717B2 (en) * 2016-04-08 2022-04-12 Semiconductor Energy Laboratory Co., Ltd. Transistor and method for manufacturing the same
CN107481914B (zh) 2016-06-08 2023-06-06 清华大学 一种透射型低能量电子显微系统
CN107473179B (zh) 2016-06-08 2019-04-23 清华大学 一种表征二维纳米材料的方法
CN107479330B (zh) 2016-06-08 2019-02-05 清华大学 一种采用电子束的光刻方法
CN107481913B (zh) * 2016-06-08 2019-04-02 清华大学 一种电子束加工系统
TWI771281B (zh) * 2016-07-11 2022-07-21 日商半導體能源硏究所股份有限公司 金屬氧化物及包括該金屬氧化物的半導體裝置
JP6618628B2 (ja) * 2016-09-27 2019-12-11 シャープ株式会社 半導体装置およびその製造方法
WO2018221294A1 (ja) * 2017-05-31 2018-12-06 シャープ株式会社 アクティブマトリクス基板およびその製造方法
KR102470206B1 (ko) * 2017-10-13 2022-11-23 삼성디스플레이 주식회사 금속 산화막의 제조 방법 및 금속 산화막을 포함하는 표시 소자
JPWO2019111105A1 (ja) 2017-12-06 2020-12-03 株式会社半導体エネルギー研究所 半導体装置、および半導体装置の作製方法
CN111742414B (zh) * 2018-02-23 2024-04-09 株式会社半导体能源研究所 半导体装置以及半导体装置的制造方法
EP3533536B1 (en) 2018-02-28 2023-05-24 Heraeus Electro-Nite International N.V. Method and apparatus for monitoring a continuous steel casting process
CN109655476A (zh) * 2019-01-15 2019-04-19 中国大唐集团科学技术研究院有限公司华中电力试验研究院 一种氧化膜截面完整形貌制备方法
US20220131010A1 (en) * 2019-02-22 2022-04-28 Semiconductor Energy Laboratory Co., Ltd. Metal oxide and transistor including the metal oxide
CN113614276B (zh) * 2019-03-28 2022-10-11 出光兴产株式会社 晶体氧化物薄膜、层叠体以及薄膜晶体管
US11379231B2 (en) 2019-10-25 2022-07-05 Semiconductor Energy Laboratory Co., Ltd. Data processing system and operation method of data processing system
KR20220097377A (ko) * 2019-11-05 2022-07-07 미쓰비시 마테리알 가부시키가이샤 고저항 투명막
CN113073305A (zh) * 2020-01-06 2021-07-06 重庆康佳光电技术研究院有限公司 一种沉积设备及其沉积方法
KR102255421B1 (ko) * 2020-08-11 2021-05-24 충남대학교산학협력단 단결정 산화갈륨의 결함 평가방법
EP4016062B1 (en) * 2020-12-18 2023-08-23 Bruker Nano GmbH Method of processing an edx/xrf map and a corresponding image processing device
CN112782203B (zh) * 2021-02-22 2024-02-20 长江存储科技有限责任公司 一种晶相结构的判断方法及晶相标定模板

Family Cites Families (189)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH029A (ja) * 1987-06-08 1990-01-05 Seiko Epson Corp 液晶ライトバルブの駆動方法
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
WO1997006554A2 (en) 1995-08-03 1997-02-20 Philips Electronics N.V. Semiconductor device provided with transparent switching element
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JP4301592B2 (ja) * 1998-01-16 2009-07-22 三菱マテリアル株式会社 窒化物半導体層付き基板の製造方法
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP3786566B2 (ja) * 2000-06-27 2006-06-14 株式会社東芝 半導体装置及びその製造方法
AU2001286432A1 (en) * 2000-08-14 2002-02-25 Matrix Semiconductor, Inc. Dense arrays and charge storage devices, and methods for making same
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP3867524B2 (ja) * 2001-07-05 2007-01-10 株式会社日立製作所 電子線を用いた観察装置及び観察方法
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
US7061014B2 (en) 2001-11-05 2006-06-13 Japan Science And Technology Agency Natural-superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
US7049190B2 (en) 2002-03-15 2006-05-23 Sanyo Electric Co., Ltd. Method for forming ZnO film, method for forming ZnO semiconductor layer, method for fabricating semiconductor device, and semiconductor device
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US6737364B2 (en) * 2002-10-07 2004-05-18 International Business Machines Corporation Method for fabricating crystalline-dielectric thin films and devices formed using same
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
EP1716077A2 (en) * 2004-02-18 2006-11-02 Nippon Shokubai Co.,Ltd. Metal oxide particle and its uses
CN102867855B (zh) * 2004-03-12 2015-07-15 独立行政法人科学技术振兴机构 薄膜晶体管及其制造方法
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
DE602005025834D1 (de) 2004-08-13 2011-02-24 St Microelectronics Sa Bildsensor
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
CN102945857B (zh) 2004-11-10 2015-06-03 佳能株式会社 无定形氧化物和场效应晶体管
CA2585071A1 (en) 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Field effect transistor employing an amorphous oxide
WO2006051994A2 (en) 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Light-emitting device
JP5138163B2 (ja) 2004-11-10 2013-02-06 キヤノン株式会社 電界効果型トランジスタ
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
WO2006054469A1 (ja) * 2004-11-22 2006-05-26 Nec Corporation 強磁性膜、磁気抵抗素子、及び磁気ランダムアクセスメモリ
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI412138B (zh) 2005-01-28 2013-10-11 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
TWI390735B (zh) 2005-01-28 2013-03-21 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
JP2006261483A (ja) * 2005-03-18 2006-09-28 Fujitsu Ltd 強誘電体キャパシタ及びその製造方法
US7544967B2 (en) 2005-03-28 2009-06-09 Massachusetts Institute Of Technology Low voltage flexible organic/transparent transistor for selective gas sensing, photodetecting and CMOS device applications
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
EP3614442A3 (en) 2005-09-29 2020-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having oxide semiconductor layer and manufactoring method thereof
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
WO2007058329A1 (en) 2005-11-15 2007-05-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP5376750B2 (ja) 2005-11-18 2013-12-25 出光興産株式会社 半導体薄膜、及びその製造方法、並びに薄膜トランジスタ、アクティブマトリックス駆動表示パネル
US7998372B2 (en) 2005-11-18 2011-08-16 Idemitsu Kosan Co., Ltd. Semiconductor thin film, method for manufacturing the same, thin film transistor, and active-matrix-driven display panel
US20100015164A1 (en) * 2005-12-09 2010-01-21 The Uab Research Foundation Compositions and Methods for Modulating Osteoblast Cell Differentiation and Bone Generation Through HIF-1a
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP5328083B2 (ja) 2006-08-01 2013-10-30 キヤノン株式会社 酸化物のエッチング方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US7825958B2 (en) * 2007-01-25 2010-11-02 Research In Motion Limited Method and apparatus for controlling a camera module to compensate for the light level of a white LED
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
WO2008133345A1 (en) 2007-04-25 2008-11-06 Canon Kabushiki Kaisha Oxynitride semiconductor
KR101345376B1 (ko) * 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
JP5361249B2 (ja) * 2007-05-31 2013-12-04 キヤノン株式会社 酸化物半導体を用いた薄膜トランジスタの製造方法
US7935964B2 (en) 2007-06-19 2011-05-03 Samsung Electronics Co., Ltd. Oxide semiconductors and thin film transistors comprising the same
WO2008156312A2 (en) * 2007-06-19 2008-12-24 Samsung Electronics Co., Ltd. Oxide semiconductors and thin film transistors comprising the same
KR20090002841A (ko) 2007-07-04 2009-01-09 삼성전자주식회사 산화물 반도체, 이를 포함하는 박막 트랜지스터 및 그 제조방법
JP5395384B2 (ja) 2007-09-07 2014-01-22 株式会社半導体エネルギー研究所 薄膜トランジスタの作製方法
JP2010103451A (ja) 2007-11-26 2010-05-06 Fujifilm Corp 薄膜電界効果型トランジスタおよびそれを用いた電界発光装置
JP5215158B2 (ja) * 2007-12-17 2013-06-19 富士フイルム株式会社 無機結晶性配向膜及びその製造方法、半導体デバイス
WO2009084537A1 (ja) * 2007-12-27 2009-07-09 Nippon Mining & Metals Co., Ltd. ａ－ＩＧＺＯ酸化物薄膜の製造方法
KR100943948B1 (ko) * 2008-01-08 2010-02-26 삼성모바일디스플레이주식회사 표시 장치
KR100941850B1 (ko) * 2008-04-03 2010-02-11 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
KR101461127B1 (ko) 2008-05-13 2014-11-14 삼성디스플레이 주식회사 반도체 장치 및 이의 제조 방법
TWI491048B (zh) 2008-07-31 2015-07-01 Semiconductor Energy Lab 半導體裝置
TWI622175B (zh) 2008-07-31 2018-04-21 半導體能源研究所股份有限公司 半導體裝置
US9666719B2 (en) 2008-07-31 2017-05-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US8021916B2 (en) 2008-09-01 2011-09-20 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US9082857B2 (en) * 2008-09-01 2015-07-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising an oxide semiconductor layer
JP5435326B2 (ja) * 2008-09-02 2014-03-05 日立金属株式会社 ダイカスト用被覆金型およびその製造方法
KR101829673B1 (ko) 2008-09-12 2018-02-19 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
KR101657957B1 (ko) 2008-09-12 2016-09-20 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
KR101563527B1 (ko) 2008-09-19 2015-10-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치
KR102113024B1 (ko) 2008-09-19 2020-06-02 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
KR20200085934A (ko) 2008-10-03 2020-07-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시장치
EP2172977A1 (en) 2008-10-03 2010-04-07 Semiconductor Energy Laboratory Co., Ltd. Display device
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
JP5361651B2 (ja) 2008-10-22 2013-12-04 株式会社半導体エネルギー研究所 半導体装置の作製方法
JPWO2010047063A1 (ja) * 2008-10-23 2012-03-22 出光興産株式会社 高純度結晶質酸化インジウム半導体膜を有する薄膜トランジスタ、及びその製造方法
EP2180518B1 (en) 2008-10-24 2018-04-25 Semiconductor Energy Laboratory Co, Ltd. Method for manufacturing semiconductor device
US8741702B2 (en) 2008-10-24 2014-06-03 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
KR101667909B1 (ko) 2008-10-24 2016-10-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치의 제조방법
WO2010047288A1 (en) 2008-10-24 2010-04-29 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductordevice
JP5616012B2 (ja) 2008-10-24 2014-10-29 株式会社半導体エネルギー研究所 半導体装置の作製方法
CN103730509B (zh) 2008-11-07 2018-03-30 株式会社半导体能源研究所 半导体器件
JP2010153802A (ja) 2008-11-20 2010-07-08 Semiconductor Energy Lab Co Ltd 半導体装置及び半導体装置の作製方法
KR101648927B1 (ko) * 2009-01-16 2016-08-17 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
JP2010182819A (ja) * 2009-02-04 2010-08-19 Sony Corp 薄膜トランジスタおよび表示装置
US8367486B2 (en) * 2009-02-05 2013-02-05 Semiconductor Energy Laboratory Co., Ltd. Transistor and method for manufacturing the transistor
US8704216B2 (en) 2009-02-27 2014-04-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP5564331B2 (ja) 2009-05-29 2014-07-30 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4415062B1 (ja) 2009-06-22 2010-02-17 富士フイルム株式会社 薄膜トランジスタ及び薄膜トランジスタの製造方法
CN102460713B (zh) 2009-06-30 2016-12-07 株式会社半导体能源研究所 用于制造半导体器件的方法
WO2011027467A1 (ja) * 2009-09-04 2011-03-10 株式会社 東芝 薄膜トランジスタ及びその製造方法
EP2544237B1 (en) 2009-09-16 2017-05-03 Semiconductor Energy Laboratory Co., Ltd. Transistor and display device
WO2011033915A1 (en) 2009-09-16 2011-03-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
KR102180761B1 (ko) 2009-09-24 2020-11-19 가부시키가이샤 한도오따이 에네루기 켄큐쇼 산화물 반도체막 및 반도체 장치
CN105161543A (zh) 2009-09-24 2015-12-16 株式会社半导体能源研究所 半导体器件及其制造方法
KR102399469B1 (ko) 2009-10-08 2022-05-19 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR101877149B1 (ko) 2009-10-08 2018-07-10 가부시키가이샤 한도오따이 에네루기 켄큐쇼 산화물 반도체층, 반도체 장치 및 그 제조 방법
KR101770981B1 (ko) 2009-10-30 2017-08-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 논리 회로 및 반도체 장치
JP5596963B2 (ja) * 2009-11-19 2014-09-24 出光興産株式会社 スパッタリングターゲット及びそれを用いた薄膜トランジスタ
KR101800852B1 (ko) 2009-11-20 2017-12-20 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR101800854B1 (ko) 2009-11-20 2017-11-23 가부시키가이샤 한도오따이 에네루기 켄큐쇼 트랜지스터
KR101963300B1 (ko) 2009-12-04 2019-03-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
JP5727204B2 (ja) 2009-12-11 2015-06-03 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2011138934A (ja) * 2009-12-28 2011-07-14 Sony Corp 薄膜トランジスタ、表示装置および電子機器
JP5532305B2 (ja) * 2010-01-08 2014-06-25 独立行政法人産業技術総合研究所 金属酸化物ナノ結晶の製造方法、金属酸化物ナノ結晶配列膜の作製方法、金属酸化物ナノ結晶配列膜被覆基板及びその製造方法
US20120286265A1 (en) 2010-02-01 2012-11-15 Kazushige Takechi Amorphous oxide thin film, thin film transistor using the same, and method for manufacturing the same
JP5666567B2 (ja) 2010-04-23 2015-02-12 株式会社日立製作所 半導体装置およびそれを用いたｒｆｉｄタグならびに表示装置
JP2012023880A (ja) * 2010-07-15 2012-02-02 Hitachi Car Eng Co Ltd ブラシレスモータの制御装置
KR101809105B1 (ko) 2010-08-06 2017-12-14 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 집적 회로
KR20130106398A (ko) 2010-09-15 2013-09-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 표시 장치 및 그 제작 방법
JP5780902B2 (ja) 2010-10-12 2015-09-16 出光興産株式会社 半導体薄膜、薄膜トランジスタ及びその製造方法
US8809852B2 (en) * 2010-11-30 2014-08-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor film, semiconductor element, semiconductor device, and method for manufacturing the same
KR102637010B1 (ko) 2010-12-03 2024-02-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 산화물 반도체막 및 반도체 장치
JP5864054B2 (ja) * 2010-12-28 2016-02-17 株式会社半導体エネルギー研究所 半導体装置
US8536571B2 (en) 2011-01-12 2013-09-17 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
US9494829B2 (en) 2011-01-28 2016-11-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and liquid crystal display device containing the same
JP2012186383A (ja) 2011-03-07 2012-09-27 Dainippon Printing Co Ltd 薄膜トランジスタの製造方法
JP5429718B2 (ja) 2011-03-08 2014-02-26 合同会社先端配線材料研究所 酸化物半導体用電極、その形成方法
US8686416B2 (en) 2011-03-25 2014-04-01 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor film and semiconductor device
US9006803B2 (en) 2011-04-22 2015-04-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing thereof
CN102760697B (zh) * 2011-04-27 2016-08-03 株式会社半导体能源研究所 半导体装置的制造方法
JP6110075B2 (ja) * 2011-05-13 2017-04-05 株式会社半導体エネルギー研究所 表示装置
US8693626B2 (en) 2011-06-17 2014-04-08 Uop Llc Solid material characterization with X-ray spectra in both transmission and fluoresence modes
JP5517268B2 (ja) * 2012-03-26 2014-06-11 株式会社日本触媒 微粒子状金属酸化物とその用途
TWI553716B (zh) 2012-11-08 2016-10-11 半導體能源研究所股份有限公司 金屬氧化物膜及形成金屬氧化物膜的方法

Also Published As

Publication number Publication date
KR20220150439A (ko) 2022-11-10
JP2021166299A (ja) 2021-10-14
JP6246404B2 (ja) 2017-12-13
CN104769150A (zh) 2015-07-08
JP6905042B2 (ja) 2021-07-21
US20150270405A1 (en) 2015-09-24
KR102072260B1 (ko) 2020-01-31
JP2015149506A (ja) 2015-08-20
US20180151596A1 (en) 2018-05-31
US20140124776A1 (en) 2014-05-08
TWI649794B (zh) 2019-02-01
US10892282B2 (en) 2021-01-12
CN109065553A (zh) 2018-12-21
US11652110B2 (en) 2023-05-16
KR101728289B1 (ko) 2017-04-18
JP7475422B2 (ja) 2024-04-26
JP6634539B2 (ja) 2020-01-22
JP6556395B2 (ja) 2019-08-07
CN104769150B (zh) 2018-09-21
JP2019176187A (ja) 2019-10-10
US20230369341A1 (en) 2023-11-16
JP5919428B2 (ja) 2016-05-18
JP6502605B2 (ja) 2019-04-17
KR102072340B1 (ko) 2020-01-31
US9881939B2 (en) 2018-01-30
JP2015149505A (ja) 2015-08-20
US9871058B2 (en) 2018-01-16
JP2020061564A (ja) 2020-04-16
KR20160042465A (ko) 2016-04-19
WO2014073585A1 (en) 2014-05-15
TWI605500B (zh) 2017-11-11
KR102072099B1 (ko) 2020-01-31
JP6556396B1 (ja) 2019-08-07
CN105870196A (zh) 2016-08-17
KR20160042463A (ko) 2016-04-19
KR20200011610A (ko) 2020-02-03
KR20190090082A (ko) 2019-07-31
JP2016065317A (ja) 2016-04-28
JP2018164099A (ja) 2018-10-18
TW201430920A (zh) 2014-08-01
TWI579907B (zh) 2017-04-21
DE112013005331T5 (de) 2015-11-19
TW201630059A (zh) 2016-08-16
JP2014205902A (ja) 2014-10-30
KR102462520B1 (ko) 2022-11-03
US20150294994A1 (en) 2015-10-15
CN105734493B (zh) 2018-11-16
US11978742B2 (en) 2024-05-07
KR101710316B1 (ko) 2017-02-24
JP2015172247A (ja) 2015-10-01
IN2015DN03772A (zh) 2015-10-02
JP2019114808A (ja) 2019-07-11
CN105870196B (zh) 2018-05-15
KR102006585B1 (ko) 2019-08-01
JP2017123485A (ja) 2017-07-13
TWI553716B (zh) 2016-10-11
KR20190090083A (ko) 2019-07-31
KR20230152795A (ko) 2023-11-03
US9831274B2 (en) 2017-11-28
JP2023036656A (ja) 2023-03-14
CN105779940A (zh) 2016-07-20
KR20150082299A (ko) 2015-07-15
JP2016027209A (ja) 2016-02-18
TW201630058A (zh) 2016-08-16
KR20180091960A (ko) 2018-08-16
JP2019145805A (ja) 2019-08-29
US20210225887A1 (en) 2021-07-22
KR20160042464A (ko) 2016-04-19
JP5894693B2 (ja) 2016-03-30
TW201631641A (zh) 2016-09-01
TWI555068B (zh) 2016-10-21
CN105734493A (zh) 2016-07-06
US20180323220A1 (en) 2018-11-08
US10461099B2 (en) 2019-10-29
JP5894702B1 (ja) 2016-03-30
KR20210008942A (ko) 2021-01-25
DE112013007567B3 (de) 2018-11-15
JP5894694B2 (ja) 2016-03-30
JP7193584B2 (ja) 2022-12-20

Similar Documents

Publication Publication Date Title
TWI649794B (zh) 金屬氧化物膜及形成金屬氧化物膜的方法