JP2014205902A - 金属酸化物膜及び金属酸化物膜の成膜方法 - Google Patents

金属酸化物膜及び金属酸化物膜の成膜方法 Download PDF

Info

Publication number
JP2014205902A
JP2014205902A JP2013230075A JP2013230075A JP2014205902A JP 2014205902 A JP2014205902 A JP 2014205902A JP 2013230075 A JP2013230075 A JP 2013230075A JP 2013230075 A JP2013230075 A JP 2013230075A JP 2014205902 A JP2014205902 A JP 2014205902A
Authority
JP
Japan
Prior art keywords
oxide film
metal oxide
film
diffraction pattern
observed
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2013230075A
Other languages
English (en)
Other versions
JP2014205902A5 (ja
Inventor
高橋 正弘
Masahiro Takahashi
正弘 高橋
拓也 廣橋
Takuya Hirohashi
拓也 廣橋
将志 津吹
Masashi Tsubuki
将志 津吹
典隆 石原
Noritaka Ishihara
典隆 石原
将志 太田
Masashi Ota
将志 太田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2013230075A priority Critical patent/JP2014205902A/ja
Publication of JP2014205902A publication Critical patent/JP2014205902A/ja
Publication of JP2014205902A5 publication Critical patent/JP2014205902A5/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/08Oxides
    • C23C14/086Oxides of zinc, germanium, cadmium, indium, tin, thallium or bismuth
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01NINVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N23/00Investigating or analysing materials by the use of wave or particle radiation, e.g. X-rays or neutrons, not covered by groups G01N3/00 – G01N17/00, G01N21/00 or G01N22/00
    • G01N23/20Investigating or analysing materials by the use of wave or particle radiation, e.g. X-rays or neutrons, not covered by groups G01N3/00 – G01N17/00, G01N21/00 or G01N22/00 by using diffraction of the radiation by the materials, e.g. for investigating crystal structure; by using scattering of the radiation by the materials, e.g. for investigating non-crystalline materials; by using reflection of the radiation by the materials
    • G01N23/207Diffractometry using detectors, e.g. using a probe in a central position and one or more displaceable detectors in circumferential positions
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/1368Active matrix addressed cells in which the switching element is a three-electrode device
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02367Substrates
    • H01L21/0237Materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02367Substrates
    • H01L21/0237Materials
    • H01L21/02422Non-crystalline insulating materials, e.g. glass, polymers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02612Formation types
    • H01L21/02617Deposition types
    • H01L21/02631Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10Measuring as part of the manufacturing process
    • H01L22/12Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66969Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H01L29/78693Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate the semiconducting oxide being amorphous
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays
    • H10K59/121Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/02521Materials
    • H01L21/02551Group 12/16 materials
    • H01L21/02554Oxides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/02521Materials
    • H01L21/02565Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Nonlinear Science (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Mechanical Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Pathology (AREA)
  • Immunology (AREA)
  • General Health & Medical Sciences (AREA)
  • Biochemistry (AREA)
  • Analytical Chemistry (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Health & Medical Sciences (AREA)
  • Geometry (AREA)
  • Thin Film Transistor (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
  • Physical Vapour Deposition (AREA)
  • Electroluminescent Light Sources (AREA)
  • Chemical Vapour Deposition (AREA)
  • Analysing Materials By The Use Of Radiation (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Liquid Deposition Of Substances Of Which Semiconductor Devices Are Composed (AREA)
  • Vehicle Body Suspensions (AREA)
  • Diaphragms For Electromechanical Transducers (AREA)
  • Measuring Pulse, Heart Rate, Blood Pressure Or Blood Flow (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

【課題】結晶部を含む金属酸化物膜を提供する。また、物性の安定性が高い金属酸化物膜を提供する。
【解決手段】ナノビーム電子線回折を用いた電子線回折パターンにおいて、非晶質状態を示すハローパターンとも、特定の面に配向した結晶状態を示す規則性を有するスポットとも異なり、方向性を持たないスポットであって円周状に配置された複数のスポットが観察される新規な構造を有する金属酸化物膜を提供する。また、当該複数のスポットは、制限視野電子線回折パターンにおいては、観察されない金属酸化物膜である。
【選択図】図1

Description

本発明の一態様は、例えば、半導体装置、表示装置、発光装置、それらの駆動方法、または、それらの製造方法に関する。特に、本発明の一態様は、金属酸化物膜及び金属酸化物膜の成膜方法に関する。また、当該金属酸化物膜を用いた半導体装置に関する。
なお、本明細書等において、半導体装置とは、半導体特性を利用することで機能しうる装置全般を指し、電気光学装置、半導体回路及び電子機器は全て半導体装置である。
絶縁表面を有する基板上に形成された半導体膜を用いてトランジスタを構成する技術が注目されている。該トランジスタは集積回路(IC)や画像表示装置(単に表示装置とも表記する)のような電子デバイスに広く応用されている。トランジスタに適用可能な半導体膜としてシリコン系半導体材料が広く知られているが、その他の材料として半導体特性を示す金属酸化物(酸化物半導体)が注目されている。
例えば、酸化物半導体として、In、Zn、Ga、Snなどを含む非晶質酸化物を用いてトランジスタを作製する技術が特許文献1で開示されている。
特開2006−165529号公報
本発明の一態様は、結晶部を含む金属酸化物膜を提供することを課題の一とする。
または、本発明の一態様は、物性の安定性が高い金属酸化物膜を提供することを課題の一とする。
また、本発明の一態様は、上述の金属酸化物膜等を適用した信頼性の高い半導体装置を提供することを課題とする。
または、本発明の一態様は、新規な半導体装置を提供することを課題とする。なお、これらの課題の記載は、他の課題の存在を妨げるものではない。なお、本発明の一態様は、これらの課題の全てを解決する必要はないものとする。なお、これら以外の課題は、明細書、図面、請求項などの記載から、自ずと明らかとなるものであり、明細書、図面、請求項などの記載から、これら以外の課題を抽出することが可能である。
開示する発明の一態様は、巨視的には原子配列に周期性が見られない程度、又は巨視的には長距離秩序が見られない程度に極微細な結晶部を含む金属酸化物膜である。本発明の一態様の金属酸化物膜は、膜平面の制限視野電子線回折パターンでは、非晶質状態を示すハローパターンが観察され、断面のナノビーム電子線回折パターンでは、ハローパターンは観測されず、特定の面に配向した結晶を示す規則性を有するスポットと異なる、方向性を持たないスポットが観察される領域を含む。より具体的には、例えば以下の構成を有する金属酸化物膜である。
本発明の一態様は、断面のナノビーム電子線回折パターンにおいて、円周状に分布した複数のスポットが観察される領域を含むことを特徴とする金属酸化物膜である。
また、本発明の一態様は、断面のナノビーム電子線回折パターンにおいて、円周状に分布した複数のスポットが観察され、且つ、平面の制限視野電子線回折パターンにおいて、ハローパターンが観察される領域を含むことを特徴とする金属酸化物膜である。
上記において、制限視野電子線回折パターンにおける測定範囲を300nmφ以上とすることが好ましい。
また、上記において、ナノビーム電子線回折の測定範囲を5nmφ以上10nmφ以下とすることが好ましい。なお、ビーム径を1nmφに収束させた電子線を照射させることで、測定範囲を5nmφ以上10nmφ以下としたナノビーム電子線回折パターンを得ることができる。
また、上記のナノビーム電子線回折パターンは、10nmより大きく50nm以下の厚さに薄片化した試料の断面のナノビーム電子線回折パターンであることが好ましい。
また、上記において、金属酸化物膜は結晶部を含み、結晶部の大きさは10nm以下であることが好ましい。あるいは、1nm以上、かつ10nm以下であることが好ましい。
また、本発明の一態様は、結晶部を含む金属酸化物膜であって、結晶部は、測定範囲を5nmφ以上10nmφ以下としたナノビーム電子線回折において、金属酸化物膜を10nmより大きく50nm以下の厚さに薄片化した断面の回折パターンでは、円周状に分布した複数のスポットが観察され、金属酸化物膜を10nm以下の厚さに薄片化した断面の回折パターンでは、特定の面に配向した結晶を示す規則性を有するスポットが観察される領域を含むことを特徴とする金属酸化物膜である。
また、上記の金属酸化物膜のいずれか一において、金属酸化物膜は、少なくともインジウム、ガリウム又は亜鉛を含んで構成されることが好ましい。
また、本発明の他の一態様は、室温下且つ酸素を含む雰囲気下にて、酸化物ターゲットを用いてスパッタリング法を行うことで、断面方向のナノビーム電子線回折パターンにおいて、円周状に分布した複数のスポットが観察される領域を含む金属酸化物膜を成膜することを特徴とする金属酸化物膜の成膜方法である。
また、上記の金属酸化物膜の成膜方法において、酸素の分圧を33%以上の雰囲気下にて成膜することが好ましい。
本発明の一態様によって、結晶部を含む金属酸化物膜を提供することができる。
また、本発明の一態様によって、物性の安定性が高い金属酸化物膜を提供することができる。また、該金属酸化物膜を半導体装置に適用することで、信頼性の高い半導体装置を提供することができる。
本発明の一態様の金属酸化物膜の断面TEM像及びナノビーム電子線回折パターン。 本発明の一態様の金属酸化物膜の平面TEM像及び制限視野電子線回折パターン。 電子線回折強度分布の概念図。 石英ガラス基板のナノビーム電子線回折パターン。 本発明の一態様の金属酸化物膜の断面TEM像。 本発明の一態様の金属酸化物膜のX線回折分析結果。 本発明の一態様の金属酸化物膜のナノビーム電子線回折パターン。 本発明の一態様の金属酸化物膜のナノビーム電子線回折パターン。 実施の形態に係る、トランジスタの構成例を説明する図。 実施の形態に係る、トランジスタの作製方法例を説明する図。 実施の形態に係る、トランジスタの構成例を説明する図。 実施の形態に係る表示パネルの構成を説明する図。 実施の形態に係る電子機器のブロック図を説明する図。 実施の形態に係る電子機器の外観図を説明する図。 本発明の一態様の金属酸化物膜の断面TEM像及びナノビーム電子線回折パターン。 イオンミリング法による試料の薄片化方法を示す概念図。 本発明の一態様の金属酸化物膜のナノビーム電子線回折パターン。 比較例及び実施の形態に係る金属酸化物膜のSIMS分析結果。 液相法で作製した試料のX線回折分析結果。 比較例の試料の断面TEM像。 本発明の一態様の金属酸化物膜及び比較例の試料のナノビーム電子線回折パターン。 計算に用いた酸化物半導体層の結晶構造を示す図。 水素添加による結晶状態への影響を示す計算結果。 本発明の一態様の金属酸化物膜及び比較例の試料のXPSによる結合エネルギー測定結果。
以下では、本発明の実施の形態について図面を用いて詳細に説明する。但し、本発明は以下の説明に限定されず、その形態及び態様を様々に変更し得ることは、当業者であれば容易に理解される。従って、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。
(実施の形態1)
本実施の形態では、本発明の一態様の金属酸化物膜について、図1乃至図7、図15乃至21を参照して説明する。
<金属酸化物膜の結晶部>
本実施の形態の金属酸化物膜は、巨視的には原子配列に周期性が見られない程度、又は巨視的には長距離秩序が見られない程度に極微細な結晶部を含む金属酸化物膜である。したがって、本実施の形態の金属酸化物膜に含まれる結晶部よりも大きい(広い)測定範囲での電子線回折によっては、結晶状態を示す規則性を有するスポットが得られないことがある。
≪断面TEM像及び極微電子線回折パターン≫
図1(A)に本実施の形態の金属酸化物膜の断面TEM(Transmission Electron Microscopy(透過型電子顕微鏡))像を示す。また、図1(B)に図1(A)のポイント1においてナノビーム電子線回折を用いて測定した電子線回折パターンを、図1(C)に図1(A)のポイント2においてナノビーム電子線回折を用いて測定した電子線回折パターンを、図1(D)に図1(A)のポイント3においてナノビーム電子線回折を用いて測定した電子線回折パターンをそれぞれ示す。
金属酸化物膜の一例として、In−Ga−Zn系酸化物膜を石英ガラス基板上に膜厚50nmで成膜した試料を用いた。金属酸化物膜の成膜条件は、In:Ga:Zn=1:1:1(原子数比)である酸化物ターゲットを用いて、酸素雰囲気下(流量45sccm)、圧力0.4Pa、直流(DC)電源0.5kW、基板温度を室温とした。そして、成膜した金属酸化物膜を、50nm程度(例えば、40nm±10nm)の厚さに薄片化し、断面TEM像及びナノビーム電子線回折パターンを得た。
金属酸化物膜の断面観察は、透過型電子顕微鏡(日立ハイテクノロジーズ製「H−9000NAR」)を用い、加速電圧を300kV、倍率200万倍として行った。ナノビーム電子線回折は、透過型電子顕微鏡(日立ハイテクノロジーズ製「HF−2000」)を用い、加速電圧を200kV、ビーム径約1nmφとして行った。なお、ナノビーム電子線回折での測定範囲は、5nmφ以上10nmφ以下である。
図1(B)に示すように、本実施の形態の金属酸化物膜は、ナノビーム電子線回折パターンにおいて、円周状に配置された複数のスポット(輝点)が観察される。換言すると、本実施の形態の金属酸化物膜では、円周状に分布した複数のスポットが観察される。又は、円周状に分布した複数のスポットが複数の同心円を形成するともいえる。
また、石英ガラス基板との界面近傍である図1(D)及び、金属酸化物膜の膜厚方向中央部の図1(C)においても図1(B)と同様に円周状に分布した複数のスポットが観察される。図1(C)において、第1の円周の半径(メインスポットからの距離)は、3.88/nmから4.93/nmであった。面間隔に換算すると、0.203nmから0.257nmである。
図1のナノビーム電子線回折パターンでは、非晶質状態を示すハローパターンとは異なり、複数のスポットが観察される。従って、本実施の形態の金属酸化物膜は、結晶部を有することが確認される。しかしながら、図1のナノビーム電子線回折パターンでは、特定の面に配向した結晶を示す規則性を有するスポットではなく、方向性を持たないスポットが観察されることから、本実施の形態の金属酸化物膜は、面方位が不規則であって且つ大きさの異なる結晶部が複数混在する膜であることが推測される。
また、図5に、図1(A)に示す断面TEM像の部分拡大図を示す。図5(A)は、図1(A)のポイント1近傍(金属酸化物膜表面)を、倍率800万倍で観察した断面TEM像である。また、図5(B)は、図1(A)のポイント2近傍(金属酸化物膜の膜厚方向中央部)を、倍率800万倍で観察した断面TEM像である。
また、本実施の形態の金属酸化物膜は、図5に示す断面TEM像からは結晶構造が明確には確認できない。
≪平面TEM像及び制限視野電子線回折パターン≫
次いで、図2(A)に本実施の形態の金属酸化物膜の平面TEM像を示す。また、図2(B)に図2(A)において円で囲んだ領域を制限視野電子線回折を用いて測定した電子線回折パターンを示す。
金属酸化物膜の一例として、In−Ga−Zn系酸化物膜を石英ガラス基板上に膜厚30nmで成膜した試料を用いた。金属酸化物膜の成膜条件は、In:Ga:Zn=1:1:1(原子数比)である酸化物ターゲットを用いて、酸素雰囲気下(流量45sccm)、圧力0.4Pa、直流(DC)電源0.5kW、基板温度を室温とした。そして、成膜した試料を、金属酸化物膜を残すように薄片化し、平面TEM像及び制限視野電子線回折パターンを得た。
図2のイメージは、透過型電子顕微鏡(日立ハイテクノロジーズ製「H−9000NAR」)を用い、加速電圧を300kVで得た。図2(A)は、倍率50万倍として金属酸化物膜の平面観察により得た。また、図2(B)は、図2(A)に示す円内を制限視野電子線回折で測定した結果である。図2(B)のパターンは、制限視野領域を300nmφとして電子線回折を行うことにより得た。電子線の広がり(およそ数nm程度)を考慮すると、測定範囲は、300nmφ以上である。
図2(B)に示すように、本実施の形態の金属酸化物膜では、極微電子線回折よりも測定範囲の広い制限視野電子線回折を用いた電子線回折パターンでは、極微電子線回折によって観察された複数のスポットがみられず、ハローパターンが観察される。よって、本実施の形態の金属酸化物膜は、巨視的(例えば、測定範囲を300nmφ以上とした場合)には原子配列に周期性が見られない程度、又は、巨視的には長距離秩序が見られない程度に、極微細な結晶部を含む金属酸化物膜であるといえる。
≪電子線回折強度分布概念図≫
図3に、図1及び図2の電子線回折パターンにおける回折強度の分布を概念的に示す。図3(A)は、図1(B)乃至図1(D)に示す極微電子線回折パターンにおける回折強度の分布の概念図である。また、図3(B)は、図2(B)に示す制限視野電子線回折パターンにおける回折強度の分布の概念図である。また、図3(C)は理想的な多結晶構造の電子線回折パターンにおける回折強度の分布の概念図である。
図3において、縦軸は電子線回折強度(任意単位)、横軸はメインスポットからの距離を示す。
図3(C)に示す理想的な多結晶構造においては、結晶部が配向する面の面間隔(d値)に応じた、メインスポットからの特定の距離にピークがみられる。この場合、電子線回折パターンにおいては、メインスポットからの特定の距離に線幅の小さいリングが明確に観察される。
一方、図1に示すように本実施の形態の金属酸化物膜のナノビーム電子線回折パターンで観察される複数のスポットによって形成された円周状領域は、比較的大きい幅を有する。よって、図3(A)に示すように、その電子線回折強度は、帯状に分布したピーク(ピーク帯)を複数有する、離散的な強度分布を示す。また、ナノビーム電子線回折パターンにおいて、同心円状の領域間に、少数のスポットが存在するため、図3(A)に示すように、二つのピーク帯の間に、回折ピークを有していることが分かる。
一方、図3(B)に示すように、本実施の形態の金属酸化物膜の制限視野電子線回折パターンにおける電子線回折強度分布は、連続的な強度分布を示す。図3(B)は、図3(A)に示す電子線回折強度分布を広範囲で観察した結果と近似可能であるため、図3(A)に示すピーク帯が積分され、連続的な強度分布が得られたものと考察できる。
図3(A)乃至図3(C)に示すように、本実施の形態の金属酸化物膜は、面方位が不規則であって且つ大きさの異なる結晶部が複数混在する膜であり、且つ、その結晶部は、制限視野電子線回折パターンにおいてはスポットが観察されない程度に、極微細であることが示唆される。
ナノビーム電子線回折パターンで複数のスポットが図1に示したように観察される金属酸化物膜は、50nm程度の厚さに薄片化されている。また電子線のビーム径は1nmφに収束されているため、その測定範囲は5nm以上10nm以下である。よって、本実施の形態の金属酸化物膜に含まれる結晶部の大きさは、少なくとも50nm以下であり、例えば、10nm以下、または5nm以下であることが推測される。
≪極薄片化した試料のナノビーム電子線回折パターン≫
本実施の形態の金属酸化物膜に含まれる結晶部の大きさが10nm以下、又は5nm以下である場合、金属酸化物膜を50nm程度の厚さに薄片化した試料では、奥行き方向の測定範囲が該結晶部の大きさよりも大きくなるため、測定範囲内に複数の結晶部が含まれることがある。そこで、金属酸化物膜を10nm以下の厚さに薄片化し、その断面をナノビーム電子線回折によって観察した。
試料の作製方法を以下に示す。In−Ga−Zn系酸化物膜を石英ガラス基板上に膜厚50nmで成膜した。その成膜条件は、In:Ga:Zn=1:1:1(原子数比)である酸化物ターゲットを用いて、酸素雰囲気下(流量45sccm)、圧力0.4Pa、直流(DC)電源0.5kW、基板温度を室温とした。そして、金属酸化物膜を成膜後、450℃で窒素雰囲気下にて1時間の第1の加熱処理、及び、450℃で窒素及び酸素雰囲気下にて1時間の第2の加熱処理を行った。
第2の加熱処理後の金属酸化物膜を、Arイオンを用いたイオンミリング法によって薄片化した。はじめに、薄片化の補強のために金属酸化物膜が成膜された石英ガラス基板をダミー基板と貼り合わせた後、切断及び研磨によって、厚さ約50μmまで薄片化した。その後、図16に示すように、金属酸化物膜204が設けられた石英ガラス基板200及びダミー基板202に対して、低角度(およそ3°)からアルゴンイオンを照射して、イオンミリングを行い、50nm程度(40nm±10nm)の厚さに薄片化された領域210a、及び10nm以下、例えば、5〜10nmの厚さに薄片化された領域210bを形成し、それぞれその断面を観察した。
図15(A)に、領域210aに相当する50nm程度の厚さに薄片化された試料の断面TEM像を示す。また、図15(A)に示す断面を、ナノビーム電子線回折によって測定した電子線回折パターンを図15(B)〜図15(E)に示す。図15(B)は、ビーム径を1nmφに収束させた電子線を用いた電子線回折パターンである。図15(C)は、ビーム径を10nmφに収束させた電子線を用いた電子線回折パターンである。図15(D)は、ビーム径を20nmφに収束させた電子線を用いた電子線回折パターンである。そして、図15(E)は、ビーム径を30nmφに収束させた電子線を用いた電子線回折パターンである。
図15(B)より、加熱処理後の金属酸化物膜においても、図1と同様に、円周状に分布した複数のスポット(輝点)が観察される。また、図15(C)〜図15(E)より、電子線のビーム径を大きくして測定範囲を広げると、当該複数のスポットは徐々にブロードとなっていくことが確認される。
また、図17(A)〜図17(D)に、領域210bに相当する10nm以下の厚さに薄片化した試料の任意の4点を、ビーム径を1nmφに収束させた電子線を用いて測定したナノビーム電子線回折パターンを示す。
図17(A)及び図17(B)では、特定の面に配向した結晶を示す規則性を有するスポットが観察される。ここから、本実施の形態に係る金属酸化物膜は、確かに結晶部を有していることがわかる。一方で、図17(C)及び図17(D)では、円周状に分布した複数のスポット(輝点)が観察される。
上述したように、本実施の形態の金属酸化物膜に含まれる結晶部の大きさは、少なくとも50nm以下であり、例えば、10nm以下、または5nm以下と極微細である。よって、例えば、試料を10nm以下の厚さに薄片化し、且つ電子線を1nmφに収束して、測定範囲を例えば、一つの結晶部の大きさよりも小さい領域まで縮小した場合、測定する領域によっては、特定の面に配向した結晶を示す規則性を有するスポットを観察することができる。また、測定する領域に複数の結晶部が含まれると、結晶部を透過した電子線が、奥行き方向に存在する別の結晶部に照射されることがある。この場合、複数のナノビーム電子線回折パターンが観測されると考えることができる。
≪石英基板の極微電子線回折パターン≫
図4に、石英ガラス基板のナノビーム電子線回折パターンを示す。測定条件は、図1に示した金属酸化物膜のそれと同一とした。
図4より、非晶質構造を有する石英ガラス基板では、特定のスポットに回折されずメインスポットから輝度が連続的に変化するハローパターンが観測される。このように、非晶質構造を有する膜においては、極微小な領域の電子線回折を行ったとしても、本実施の形態の金属酸化物膜で観察されるような円周状に配置された複数のスポットが観察されない。従って、図1(B)乃至図1(D)で観察される円周状に配置された複数のスポットは、本実施の形態の金属酸化物膜に特有のものであることが確認される。
≪極微電子線を連続照射した後の電子線回折パターン≫
図8に、図1(A)に示すポイント2にビーム径を約1nmφに収束した電子線を1分間照射した後に、測定を行った電子線回折パターンを示す。
図8に示す電子線回折パターンは、図1(C)に示す電子線回折パターンと同様に、円周状に分布した複数のスポットが観察され、両者の測定結果に特段の相違点は確認されない。このことは、図1(C)で確認された結晶部は本実施の形態の金属酸化物膜の成膜時から存在していることを意味しており、収束させた電子線を照射したことで結晶部が形成されたものではないことを意味する。
≪X線回折による分析≫
図1及び図2に用いた、石英ガラス基板上に本実施の形態の金属酸化物膜が成膜された試料をX線回折(XRD:X−Ray Diffraction)を用いて分析した。図6にout−of−plane法を用いてXRDスペクトルを測定した結果を示す。
図6において、縦軸はX線回折強度(任意単位)であり、横軸は回折角2θ(deg.)である。なお、XRDスペクトルの測定は、Bruker AXS社製X線回折装置D−8 ADVANCEを用いた。
図6に示すように、2θ=20〜23°近傍に石英に起因するピークが観察されるものの、金属酸化物膜に含まれる結晶部に起因するピークは確認できない。
図6の結果からも、本実施の形態の金属酸化物膜に含まれる結晶部は、極微細な結晶部であることが示唆される。
以上示したように、本実施の形態の金属酸化物膜は、面方位の不規則な結晶部が凝集して形成された膜と推測できる。
また、本実施の形態の金属酸化物膜に含まれる結晶部の大きさは、例えば、10nm以下、または5nm以下であることが推測される。本実施の形態の金属酸化物膜は、例えば、1nm以上10nm以下の結晶部(ナノ結晶(nc:nanocrystal))を含む金属酸化物膜である。
<金属酸化物膜の成膜方法>
本実施の形態の金属酸化物膜の成膜方法について以下に説明する。上述したように、本実施の形態の金属酸化物膜は、室温下であって酸素を含む雰囲気下にて、スパッタリング法によって成膜される。成膜雰囲気を酸素を含む雰囲気とすることで、金属酸化物膜中における酸素欠損を低減し、結晶部を含む膜とすることができる。
≪酸素欠損の低減≫
本実施の形態の金属酸化物膜において、酸素欠損を低減することで、物性の安定した膜とすることができる。特に、本実施の形態の金属酸化物膜として酸化物半導体膜を適用して半導体装置を作製する場合、酸化物半導体膜における酸素欠損は、キャリアの生成要因となり、結果として半導体装置の電気的特性を変動させる要因となる。よって、酸素欠損を低減された酸化物半導体膜を用いて半導体装置を作製することで、信頼性の高い半導体装置とすることができる。
なお、本実施の形態の金属酸化物膜は、成膜雰囲気の酸素分圧を高めると、酸素欠損がより低減されうるため好ましい。例えば、成膜雰囲気における酸素分圧を33%以上とすることが好ましい。
図7に、酸素分圧33%にて成膜を行った本実施の形態の金属酸化物膜のナノビーム電子線回折パターンを示す。図7に示す本実施の形態の金属酸化物膜は、成膜雰囲気をアルゴンと酸素の混合雰囲気(Ar:O=30sccm:15sccm)とした以外は、図1に示した金属酸化物膜と同様の条件で作製した。また、ナノビーム電子線回折測定は、図1(B)乃至図1(D)で説明した測定と同様に行った。
図7より、酸素分圧を33%として成膜した本実施の形態の金属酸化物膜においても、ナノビーム電子線回折パターンにおいて円周状に配置された複数のスポットが観察され、結晶部を含む金属酸化物膜が形成されたことが確認される。
≪スパッタリング法による成膜≫
本実施の形態の金属酸化物膜の成膜に用いることの可能な酸化物ターゲットとしては、In−Ga−Zn系酸化物に限られず、例えば、In−M−Zn系酸化物(Mは、Al、Ti、Ga、Y、Zr、La、Ce、NdまたはHf)を適用することができる。
また、複数の結晶粒を有する多結晶酸化物を含むスパッタリングターゲットを用いて、本実施の形態の金属酸化物膜である結晶部を含む金属酸化物膜を成膜することが好ましい。スパッタリング用ターゲットが複数の結晶粒を有し、且つ、複数の結晶粒間の結合が弱く劈開しやすい界面が存在する場合、当該スパッタリング用ターゲットにイオンを衝突させることで、結晶粒が劈開して、平板状のスパッタリング粒子が得られることがある。該得られた平板状のスパッタリング粒子が、基板上に堆積することでナノ結晶を含む金属酸化物膜が成膜される場合があるためである。但し、上記の本実施の形態に係る金属酸化物膜の成膜メカニズムは、あくまでも一考察であることを付記する。
以上示した本実施の形態の金属酸化物膜は、面方位が不規則であって且つ大きさの異なる結晶部が複数混在する膜であり、且つ、その結晶部は、制限視野電子線回折パターンにおいてはスポットが観察されない程度に、極微細であることが示唆される。
また、本実施の形態の金属酸化物膜は、結晶部を含有する領域を有し、物性の安定した膜である。よって、本実施の形態の金属酸化物膜を半導体装置に適用することで、信頼性の高い半導体装置を提供することが可能となる。
(比較例)
本比較例では、液相法を用いて作製した金属酸化物膜の結晶性について、図面を参照して説明する。
本比較例で成膜した金属酸化物膜の成膜方法を以下に示す。
はじめに、In(5wt%)、Ga(3wt%)、ZnO(5wt%)及びコート剤を、In:Ga:Zn=1:1:1となるように混合し、ガラス基板上にスピンコートによって塗布した。スピンコートの条件は、スピナーを用いて900rpmから2000rpmへと段階的に変化させた。
塗布後、ホットプレートを用いて大気雰囲気下にて150℃2分間の第1の加熱処理を行った。
次いで、大気雰囲気下にて450℃1時間の第2の加熱処理を行った。第2の加熱処理後の本比較例の金属酸化物膜(液相法成膜)と、図7に示した金属酸化物膜と同じ条件にて作製した本実施の形態の金属酸化物膜(スパッタリング法成膜)のそれぞれについて、X線光電子分光法(XPS:X−ray Photoelectron Spectroscopy)を用いて結合状態の評価を行った。図24にその評価結果を示す。
XPS分析では、測定装置にPHI社製QuanteraSXMを用いた。図24では、それぞれの金属酸化物膜について、Inの3d(5/2)軌道(図24(A)参照)、Gaの3d軌道(図24(B)参照)、Znの3p軌道(図24(C)参照)、及びOの1s軌道(図24(D)参照)に相当する領域のスペクトルを示した。図24の実線は、本比較例に係る液相法による成膜のIn−Ga−Zn酸化物膜の評価結果であり、図24の破線は本実施の形態に係るスパッタリング法(スパッタ)による成膜のIn−Ga−Zn酸化物膜の評価結果である。
図24(A)〜(D)より、結合エネルギーには僅かなシフトが見られるものの、本比較例で示す液相法によって成膜した金属酸化物膜と、本実施の形態に係るスパッタリング法で成膜した金属酸化物膜は、概略同様のスペクトル形状が得られた。よって、本比較例で示す液相法を用いて作製した金属酸化物膜は、確かにIn−Ga−Zn酸化物膜であることが同定された。
次いで、作製した本比較例の試料をXRDによって分析した。図19に、out−of−plane法を用いて分析した結果を示す。
XRDによる分析には、第1の加熱処理後、大気雰囲気下にて350℃、450℃、または550℃で1時間の第2の加熱処理を行ったIn−Ga−Zn酸化物膜試料を用いた。
図19において、縦軸はX線回折強度(任意単位)であり、横軸は回折角2θ(deg.)である。XRD測定は、Bruker AXS社製X線回折装置D−8 ADVANCEを用いた。
図19(A)に、本比較例で液相法によって作製した試料の測定結果を示す。また、第1の加熱処理をしていない試料のXRDパターンが、as−depoと示したパターンである。なお、図19(B)、(C)、(D)には、液相法によって成膜し、その後大気雰囲気下にて350℃、450℃、または550℃で1時間の加熱処理を行った酸化インジウム膜、酸化ガリウム膜、又は酸化亜鉛膜の測定結果を示す。
図19より、加熱処理後の酸化インジウム膜のXRDパターンでは、Inの結晶ピークに一致したピークが確認された。また、加熱処理後の酸化亜鉛膜のXRDパターンでは、ZnOの結晶ピークに一致したピークが確認された。一方、本比較例の試料では、酸化インジウム膜及び酸化亜鉛膜とは異なり、いずれの温度条件下での加熱処理後の試料においても結晶性のピークが確認されなかった。
また、大気雰囲気下にて450℃1時間の第2の加熱処理を行った試料について、X線反射率測定法(XRR:X−Ray Reflection)によって膜密度を測定した。
なお、XRR測定とは、測定試料に対してX線を入射し、入射したX線の臨界角、振幅波形の変化等を測定し、測定した臨界角、振幅波形などを用いて理論式解析を行うことで、形成された薄膜の密度を測定する測定方法である。
測定した膜密度を表1に示す。
表1より、液相法によって得られた膜は、単結晶構造から計算される理論値と比較して非常に低密度であることが確認された。ただし、液相法によって成膜された膜はラフネスが大きいため、高い精度で膜密度を測定することは困難であることを付記する。
次いで、比較例の金属酸化物膜と、本実施の形態の金属酸化物膜について、膜中に含まれる不純物濃度をSIMS(Secondary Ion Mass Spectrometry)分析によって測定した。
図18(A)に比較例の金属酸化物膜及び本実施の形態の金属酸化物膜の膜中の水素(H)濃度のプロファイルを示す。また、図18(B)に比較例の金属酸化物膜及び本実施の形態の金属酸化物膜の炭素(12C)濃度のプロファイルを示す。図18において、横軸は深さ(nm)を表し、縦軸は水素、あるいは酸素の濃度(atoms/cm)を表している。
なお、図18において比較例の金属酸化物膜については、上述の条件と同様に液相法で作製した試料を適用した。但し、スピンコートを行う前にメンブレンフィルタ(0.2μm)で濾過を行った。また、第2の加熱処理の条件は大気雰囲気下にて450℃、500℃または550℃で1時間とした。その他の条件は、上述の液相法での金属酸化物膜と同じ条件とした。また、本実施の形態の金属酸化物膜は、図7に示した金属酸化膜と同じ条件にてスパッタリング法で作製した。
図18(A)及び図18(B)より、比較例の金属酸化物膜からは本実施の形態の金属酸化物膜よりも多量の水素及び炭素が膜中に均一に存在することが確認された。
図18(B)に示す本実施の形態の金属酸化物膜の炭素濃度は、表面から膜中にかけて徐々に減少しているため、本実施の形態の金属酸化物膜に含まれる炭素は、表面汚染由来の側面が強いことが示唆される。
一方、比較例の金属酸化物膜においては、いずれの条件下においても水素は1×1022(atoms/cm)以上、炭素は4×1021(atoms/cm)以上と高い値で膜中に均一に存在することがわかる。比較例の金属酸化物膜に含まれる炭素は、スピンコート材の原料である有機酸塩由来であると推測される。
次いで、大気雰囲気下にて450℃1時間の第2の加熱処理を行った本比較例の試料の断面TEM像を図20に示す。断面観察は、透過型電子顕微鏡(日立ハイテクノロジーズ製「H−9000NAR」)で加速電圧を300kVとして行った。図20(A)は倍率50万倍の断面観察像であり、図20(B)は倍率200万倍の断面観察像であり、図20(C)は倍率800万倍の断面観察像である。
図20(A)及び図20(B)より、本比較例にて液相法で作製した試料は非晶質状の領域が大部分を占めていることが観察される。また、膜密度の違いによる濃淡(明度の高低)が存在していることがわかる。
また、図20(C)の領域aにおいては、断面TEM像の明度が高く、膜密度が低密度な領域であるといえる。図20(C)の領域bにおいては、断面TEM像の明度が低く、膜密度が高密度な領域であるといえる。
図20(C)の領域a及び領域bについて、ナノビーム電子線回折を用いて観察を行った。図21(A)〜(C)に、ナノビーム電子線回折パターンを示す。
電子線回折は、透過型電子顕微鏡(日立ハイテクノロジーズ製「HF−2000」)を用い、加速電圧を200kV、ビーム径約1nmφとして行った。図21(A)は、図20(C)の領域aのナノビーム電子線回折パターンであり、図21(B)及び図21(C)は、ともに図20(C)の領域bのナノビーム電子線回折パターンであり、異なる2カ所(b1、b2と表記する)の観察結果である。
また、図21(D)は、本発明の一態様に係る金属酸化物膜のナノビーム電子線回折パターンであり、図7に示した条件と同じ条件にて、作製及び観察した電子線回折パターンである。
図21より、本比較例にて液相法を用いて作製した金属酸化物膜では、いずれの領域においても、図21(D)で示す本発明の一態様の金属酸化物膜で観察される円周状に配置された複数のスポット(輝点)とは異なるパターンが確認された。
図21(A)より、領域aのナノビーム電子線回折パターンは、アモルファスを示すハローに近いパターンが確認された。このような結晶性の低い領域の存在は、膜の低密度、又は不純物濃度の高さに由来すると推測することができる。
また、図21(B)及び(C)より、領域bのナノビーム電子線回折パターンでは、特定の面に配向した結晶を示す規則性を有するスポット(図21(B)及び(C)において1〜3で示す。)が観察された。このスポットに関して回折パターンの解析を行った結果を、以下の表2に示す。
表2より、図21(B)又は図21(C)で観察されたスポットから導かれるd値の実測値は、InGaZnOの複数の面方位における理論値とほぼ同値であり、液相法で成膜した本比較例のIn−Ga−Zn酸化物膜には部分的にInZnGaOに起因する結晶領域が存在することが確認された。
以上より、液相法で作製したIn−Ga−Zn酸化物膜は、不純物が含まれているものの、InZnGaOの結晶に起因する周期的な原子配列を有する領域と、結晶性が非常に低くアモルファスに近い領域とが混在するといえる。
次いで、比較例の金属酸化物膜の膜中に存在する水素及び炭素等の不純物が、金属酸化物膜の結晶性に与える影響を計算によって評価した。
以下に示す計算では、金属酸化物膜の結晶化に対する水素の効果について、第一原理計算から調べた。具体的には、InGaZnOが水素を含まない場合と、水素を6.67atom%含む場合それぞれのアモルファス状態と結晶状態のエネルギー差を調べた。In−Ga−Zn−O結晶の原子数密度が8.54×1022atoms/cmであることと、図18に示すSIMS分析結果から、この水素濃度は本比較例の金属酸化物膜に含まれる水素濃度と同等である。なお、計算では、金属酸化物膜の一例として、In:Ga:Zn=1:1:1[原子数比]のIn−Ga−Zn酸化物膜を適用した。
図22に計算に用いた112個の原子を有するIn−Ga−Zn−O結晶の格子構造を示す。
計算では、図22に示す構造に対して、Hを添加しない構造と、Hを8個添加した構造を作成し、それぞれを最適化し、エネルギーを計算した。さらに、得られた最適化構造に基づき、以下の過程でアモルファス構造を作成した。
(1)温度3000KでのNVTアンサンブルでの分子動力学計算。
(2)温度1000K、時間2psecのNVTアンサンブルでの分子動力学計算。
(3)構造の最適化。
ただし、上記の(1)の計算で5psec後、5.5psec後及び6psec後の構造を取りだし、(2)以降の計算を行い、アモルファスの構造をそれぞれ3個作成し、エネルギーの平均値をとった。尚、計算には第一原理計算ソフト”VASP(Vienna Ab−initio Simulation Package)”を用いた。計算条件を表3に示す。
図23に計算によって得られた構造の一部を、表4にエネルギー差の計算結果を示す。図23(A)は、H添加なし(0atom%)の単結晶In−Ga−Zn酸化物膜の構造を示す。図23(B)は、Hを8個添加した(6.67atom%)単結晶In−Ga−Zn酸化物膜の構造を示す。図23(C)は、H添加なし(0atom%)のアモルファスIn−Ga−Zn酸化物膜の構造を示す。図23(D)は、Hを8個添加した(6.67atom%)アモルファスIn−Ga−Zn酸化物膜の構造を示す。
表4から、In−Ga−Zn酸化物膜は、結晶化することによりエネルギーが大きく低下することがわかる。他方、Hが添加されることにより、結晶化による安定化エネルギーが小さくなる。以上より、本比較例の液相法で作製した金属酸化物膜で、周期的な原子配列を示すスポットを含むパターンと共に、ハローパターンに近いナノビーム電子線回折パターンが得られた要因として、水素による結晶構造の不安定化が推測される。
以上示したように、金属酸化物膜中に不純物である水素を含むことにより、結晶の安定性が低下する。この計算結果は、ハローパターンに近いナノビーム電子線回折パターンが確認された比較例の金属酸化物膜では、不純物である水素及び炭素の含有量が、本実施の形態の金属酸化物膜よりも高いこととも一致している。
以上、本実施の形態は、本明細書中に記載する他の実施の形態と適宜組み合わせて実施することができる。
(実施の形態2)
本実施の形態では、実施の形態1で例示した金属酸化物膜であって半導体特性を示す金属酸化物膜(酸化物半導体膜)を適用したトランジスタの構成例について、図面を参照して説明する。
<トランジスタの構成例>
図9(A)に、以下で例示するトランジスタ100の断面概略図を示す。トランジスタ100はボトムゲート型のトランジスタである。
トランジスタ100は、基板101上に設けられるゲート電極102と、基板101及びゲート電極102上に設けられる絶縁層103と、絶縁層103上にゲート電極102と重なるように設けられる酸化物半導体層104と、酸化物半導体層104の上面に接する一対の電極105a、105bとを有する。また、絶縁層103、酸化物半導体層104、一対の電極105a、105bを覆う絶縁層106と、絶縁層106上に絶縁層107が設けられている。
トランジスタ100の酸化物半導体層104に、本発明の一態様の酸化物半導体膜を適用することができる。
《基板101》
基板101の材質などに大きな制限はないが、少なくとも、後の熱処理に耐えうる程度の耐熱性を有する材料を用いる。例えば、ガラス基板、セラミック基板、石英基板、サファイヤ基板、YSZ(イットリア安定化ジルコニア)基板等を、基板101として用いてもよい。また、シリコンや炭化シリコンなどの単結晶半導体基板、多結晶半導体基板、シリコンゲルマニウムなどの化合物半導体基板、SOI基板等を適用することも可能である。また、これらの基板上に半導体素子が設けられたものを、基板101として用いてもよい。
また、基板101として、プラスチックなどの可撓性基板を用い、該可撓性基板上に直接、トランジスタ100を形成してもよい。または、基板101とトランジスタ100の間に剥離層を設けてもよい。剥離層は、その上層にトランジスタの一部あるいは全部を形成した後、基板101より分離し、他の基板に転載するのに用いることができる。その結果、トランジスタ100は耐熱性の劣る基板や可撓性の基板にも転載できる。
《ゲート電極102》
ゲート電極102は、アルミニウム、クロム、銅、タンタル、チタン、モリブデン、タングステンから選ばれた金属、または上述した金属を成分とする合金か、上述した金属を組み合わせた合金等を用いて形成することができる。また、マンガン、ジルコニウムのいずれか一または複数から選択された金属を用いてもよい。また、ゲート電極102は、単層構造でも、二層以上の積層構造としてもよい。例えば、シリコンを含むアルミニウム膜の単層構造、アルミニウム膜上にチタン膜を積層する二層構造、窒化チタン膜上にチタン膜を積層する二層構造、窒化チタン膜上にタングステン膜を積層する二層構造、窒化タンタル膜または窒化タングステン膜上にタングステン膜を積層する二層構造、チタン膜と、そのチタン膜上にアルミニウム膜を積層し、さらにその上にチタン膜を形成する三層構造等がある。また、アルミニウムに、チタン、タンタル、タングステン、モリブデン、クロム、ネオジム、スカンジウムから選ばれた一または複数の金属を組み合わせた合金膜、もしくはこれらの窒化膜を用いてもよい。
また、ゲート電極102は、インジウム錫酸化物、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム亜鉛酸化物、酸化シリコンを添加したインジウム錫酸化物等の透光性を有する導電性材料を適用することもできる。また、上記透光性を有する導電性材料と、上記金属の積層構造とすることもできる。
また、ゲート電極102と絶縁層103との間に、In−Ga−Zn系酸窒化物半導体膜、In−Sn系酸窒化物半導体膜、In−Ga系酸窒化物半導体膜、In−Zn系酸窒化物半導体膜、Sn系酸窒化物半導体膜、In系酸窒化物半導体膜、金属窒化膜(InN、ZnN等)等を設けてもよい。これらの膜は5eV以上、あるいは5.5eV以上の仕事関数を有し、酸化物半導体の電子親和力よりも大きい値であるため、酸化物半導体を用いたトランジスタのしきい値電圧をプラスにシフトすることができ、所謂ノーマリーオフ特性のスイッチング素子を実現できる。例えば、少なくとも酸化物半導体層104より高い窒素濃度、具体的には7原子%以上の窒素濃度を有するIn−Ga−Zn系酸窒化物半導体膜を用いる。
《絶縁層103》
絶縁層103は、ゲート絶縁膜として機能する。酸化物半導体層104の下面と接する絶縁層103は、非晶質膜であることが好ましい。
絶縁層103は、例えば酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、酸化アルミニウム、酸化ハフニウム、酸化ガリウムまたはGa−Zn系金属酸化物、窒化シリコンなどを用いればよく、積層または単層で設ける。
また、絶縁層103として、ハフニウムシリケート(HfSiO)、窒素が添加されたハフニウムシリケート(HfSi)、窒素が添加されたハフニウムアルミネート(HfAl)、酸化ハフニウム、酸化イットリウムなどのhigh−k材料を用いることでトランジスタのゲートリークを低減できる。
《一対の電極105a、105b》
一対の電極105a及び105bは、トランジスタのソース電極またはドレイン電極として機能する。
一対の電極105a、105bは、導電材料として、アルミニウム、チタン、クロム、ニッケル、銅、イットリウム、ジルコニウム、モリブデン、銀、タンタル、またはタングステンからなる金属、またはこれを含む合金を単層構造または積層構造として用いることができる。例えば、シリコンを含むアルミニウム膜の単層構造、アルミニウム膜上にチタン膜を積層する二層構造、タングステン膜上にチタン膜を積層する二層構造、銅−マグネシウム−アルミニウム合金膜上に銅膜を積層する二層構造、チタン膜または窒化チタン膜と、そのチタン膜または窒化チタン膜上に重ねてアルミニウム膜または銅膜を積層し、さらにその上にチタン膜または窒化チタン膜を形成する三層構造、モリブデン膜または窒化モリブデン膜と、そのモリブデン膜または窒化モリブデン膜上に重ねてアルミニウム膜または銅膜を積層し、さらにその上にモリブデン膜または窒化モリブデン膜を形成する三層構造等がある。なお、酸化インジウム、酸化錫または酸化亜鉛を含む透明導電材料を用いてもよい。
《絶縁層106、107》
絶縁層106は、化学量論的組成を満たす酸素よりも多くの酸素を含む酸化物絶縁膜を用いることが好ましい。このような酸化物絶縁膜は、加熱により一部の酸素が脱離する。例えば、このような酸化物絶縁膜を、トランジスタの作製工程における熱処理温度以上で加熱した場合、昇温脱離ガス分光法(TDS:Thermal Desorption Spectroscopy)分析にて、酸素原子に換算しての酸素の脱離量が1.0×1018atoms/cm以上、好ましくは3.0×1020atoms/cm以上となる。
絶縁層106としては、酸化シリコン、酸化窒化シリコン等を用いることができる。
なお、絶縁層106は、後に形成する絶縁層107を形成する際の、酸化物半導体層104へのダメージ緩和膜としても機能する。
また、絶縁層106と酸化物半導体層104の間に、酸素を透過する酸化物膜を設けてもよい。
酸素を透過する酸化物膜としては、酸化シリコン、酸化窒化シリコン等を用いることができる。なお、本明細書中において、酸化窒化シリコン膜とは、その組成として、窒素よりも酸素の含有量が多い膜を指し、窒化酸化シリコン膜とは、その組成として、酸素よりも窒素の含有量が多い膜を指す。
絶縁層107は、酸素、水素、水等のブロッキング効果を有する絶縁膜を用いることができる。絶縁層106上に絶縁層107を設けることで、酸化物半導体層104からの酸素の外部への拡散と、外部から酸化物半導体層104への水素、水等の侵入を防ぐことができる。このような絶縁膜としては、窒化シリコン、窒化酸化シリコン、酸化アルミニウム、酸化窒化アルミニウム、酸化ガリウム、酸化窒化ガリウム、酸化イットリウム、酸化窒化イットリウム、酸化ハフニウム、酸化窒化ハフニウム等がある。
<トランジスタの作製方法例>
続いて、図9に例示するトランジスタ100の作製方法の一例について説明する。
まず、図10(A)に示すように、基板101上にゲート電極102を形成し、ゲート電極102上に絶縁層103を形成する。
ここでは、基板101としてガラス基板を用いる。
《ゲート電極の形成》
ゲート電極102の形成方法を以下に示す。はじめに、スパッタリング法、CVD法、蒸着法等により導電膜を形成し、導電膜上に第1のフォトマスクを用いてフォトリソグラフィ工程によりレジストマスクを形成する。次に、該レジストマスクを用いて導電膜の一部をエッチングして、ゲート電極102を形成する。その後、レジストマスクを除去する。
なお、ゲート電極102は、上記形成方法の代わりに、電解メッキ法、印刷法、インクジェット法等で形成してもよい。
《ゲート絶縁層の形成》
絶縁層103は、スパッタリング法、CVD法、蒸着法等で形成する。
絶縁層103として酸化シリコン膜、酸化窒化シリコン膜、または窒化酸化シリコン膜を形成する場合、原料ガスとしては、シリコンを含む堆積性気体及び酸化性気体を用いることが好ましい。シリコンを含む堆積性気体の代表例としては、シラン、ジシラン、トリシラン、フッ化シラン等がある。酸化性気体としては、酸素、オゾン、一酸化二窒素、二酸化窒素等がある。
また、絶縁層103として窒化シリコン膜を形成する場合、2段階の形成方法を用いることが好ましい。はじめに、シラン、窒素、及びアンモニアの混合ガスを原料ガスとして用いたプラズマCVD法により、欠陥の少ない第1の窒化シリコン膜を形成する。次に、原料ガスを、シラン及び窒素の混合ガスに切り替えて、水素濃度が少なく、且つ水素をブロッキングすることが可能な第2の窒化シリコン膜を成膜する。このような形成方法により、絶縁層103として、欠陥が少なく、且つ水素ブロッキング性を有する窒化シリコン膜を形成することができる。
また、絶縁層103として酸化ガリウム膜を形成する場合、MOCVD(Metal Organic Chemical Vapor Deposition)法を用いて形成することができる。
《酸化物半導体層の形成》
次に、図10(B)に示すように、絶縁層103上に酸化物半導体層104を形成する。
酸化物半導体層104の形成方法を以下に示す。はじめに、実施の形態1で例示した方法により、酸化物半導体膜を形成する。続いて、酸化物半導体膜上に第2のフォトマスクを用いてフォトリソグラフィ工程によりレジストマスクを形成する。次に、該レジストマスクを用いて酸化物半導体膜の一部をエッチングして、酸化物半導体層104を形成する。その後、レジストマスクを除去する。
この後、加熱処理を行ってもよい。加熱処理を行う場合には、酸素を含む雰囲気下で行うことが好ましい。
《一対の電極の形成》
次に、図10(C)に示すように、一対の電極105a、105bを形成する。
一対の電極105a、105bの形成方法を以下に示す。はじめに、スパッタリング法、CVD法、蒸着法等で導電膜を形成する。次に、該導電膜上に第3のフォトマスクを用いてフォトリソグラフィ工程によりレジストマスクを形成する。次に、該レジストマスクを用いて導電膜の一部をエッチングして、一対の電極105a、105bを形成する。その後、レジストマスクを除去する。
なお、図10(B)に示すように、導電膜のエッチングの際に酸化物半導体層104の上部の一部がエッチングされ、薄膜化することがある。そのため、酸化物半導体層104の形成時、酸化物半導体膜の厚さを予め厚く設定しておくことが好ましい。
《絶縁層の形成》
次に、図10(D)に示すように、酸化物半導体層104及び一対の電極105a、105b上に、絶縁層106を形成し、続いて絶縁層106上に絶縁層107を形成する。
絶縁層106として酸化シリコン膜または酸化窒化シリコン膜を形成する場合、原料ガスとしては、シリコンを含む堆積性気体及び酸化性気体を用いることが好ましい。シリコンを含む堆積性気体の代表例としては、シラン、ジシラン、トリシラン、フッ化シラン等がある。酸化性気体としては、酸素、オゾン、一酸化二窒素、二酸化窒素等がある。
例えば、プラズマCVD装置の真空排気された処理室内に載置された基板を180℃以上260℃以下、さらに好ましくは200℃以上240℃以下に保持し、処理室に原料ガスを導入して処理室内における圧力を100Pa以上250Pa以下、さらに好ましくは100Pa以上200Pa以下とし、処理室内に設けられる電極に0.17W/cm以上0.5W/cm以下、さらに好ましくは0.25W/cm以上0.35W/cm以下の高周波電力を供給する条件により、酸化シリコン膜または酸化窒化シリコン膜を形成する。
高周波電力を供給することで、プラズマ中で原料ガスの分解効率が高まり、酸素ラジカルが増加し、原料ガスの酸化が進むため、酸化物絶縁膜中における酸素含有量が化学量論比よりも多くなる。しかしながら、基板温度が上記温度で形成された膜では、後の工程での加熱により膜中の酸素の一部が脱離する。この結果、化学量論的組成を満たす酸素よりも多くの酸素を含み、加熱により酸素の一部が脱離する酸化物絶縁膜を形成することができる。
また、酸化物半導体層104と絶縁層106の間に酸化物絶縁膜を設ける場合には、絶縁層106の形成工程において、該酸化物絶縁膜が酸化物半導体層104の保護膜となる。この結果、酸化物半導体層104へのダメージを低減しつつ、パワー密度の高い高周波電力を用いて絶縁層106を形成することができる。
例えば、プラズマCVD装置の真空排気された処理室内に載置された基板を180℃以上400℃以下、さらに好ましくは200℃以上370℃以下に保持し、処理室に原料ガスを導入して処理室内における圧力を20Pa以上250Pa以下、さらに好ましくは100Pa以上250Pa以下とし、処理室内に設けられる電極に高周波電力を供給する条件により、酸化物絶縁膜として酸化シリコン膜または酸化窒化シリコン膜を形成することができる。また、処理室の圧力を100Pa以上250Pa以下とすることで、該酸化物絶縁層を成膜する際に、酸化物半導体層104へのダメージを低減することが可能である。
酸化物絶縁膜の原料ガスとしては、シリコンを含む堆積性気体及び酸化性気体を用いることが好ましい。シリコンを含む堆積性気体の代表例としては、シラン、ジシラン、トリシラン、フッ化シラン等がある。酸化性気体としては、酸素、オゾン、一酸化二窒素、二酸化窒素等がある。
絶縁層107は、スパッタリング法、CVD法等で形成することができる。
絶縁層107として窒化シリコン膜、または窒化酸化シリコン膜を形成する場合、原料ガスとしては、シリコンを含む堆積性気体、酸化性気体、及び窒素を含む気体を用いることが好ましい。シリコンを含む堆積性気体の代表例としては、シラン、ジシラン、トリシラン、フッ化シラン等がある。酸化性気体としては、酸素、オゾン、一酸化二窒素、二酸化窒素等がある。窒素を含む気体としては、窒素、アンモニア等がある。
以上の工程により、トランジスタ100を形成することができる。
<トランジスタ100の変形例>
以下では、トランジスタ100と一部が異なるトランジスタの構成例について説明する。
《変形例1》
図9(B)に、以下で例示するトランジスタ110の断面概略図を示す。トランジスタ110は、酸化物半導体層の構成が異なる点で、トランジスタ100と相違している。なお、以下では、他の構成例と同様の構成、または同様の機能を備える構成要素においては、同一の符号を付し、重複する説明は省略する。
トランジスタ110の備える酸化物半導体層114は、酸化物半導体層114aと酸化物半導体層114bとが積層されて構成される。
なお、酸化物半導体層114aと酸化物半導体層114bの境界は不明瞭である場合があるため、図9(B)等の図中には、これらの境界を破線で示している。
酸化物半導体層114a及び酸化物半導体層114bのうち、いずれか一方または両方に、本発明の一態様の酸化物半導体膜を適用することができる。
例えば、酸化物半導体層114aは、代表的にはIn−Ga酸化物、In−Zn酸化物、In−M−Zn酸化物(MはAl、Ti、Ga、Y、Zr、La、Ce、Nd、またはHf)を用いる。また、酸化物半導体層114aがIn−M−Zn酸化物であるとき、Zn及び酸素を除いたInとMの原子数比率は、InとMの合計を100atomic%とすると、好ましくは、Inが25atomic%以上、Mが75atomic%未満、さらに好ましくは、Inが34atomic%以上、Mが66atomic%未満とする。また例えば、酸化物半導体層114aは、エネルギーギャップが2eV以上、好ましくは2.5eV以上、より好ましくは3eV以上である材料を用いる。
例えば、酸化物半導体層114bはIn若しくはGaを含み、代表的には、In−Ga酸化物、In−Zn酸化物、あるいはIn−M−Zn酸化物(MはAl、Ti、Ga、Y、Zr、La、Ce、NdまたはHf)を含み、且つ酸化物半導体層114aよりも伝導帯の下端のエネルギー準位が真空準位に近い。代表的には、酸化物半導体層114bの伝導帯の下端のエネルギー準位と、酸化物半導体層114aの伝導帯の下端のエネルギー準位との差が、0.05eV以上、0.07eV以上、0.1eV以上、または0.15eV以上、且つ2eV以下、1eV以下、0.5eV以下、または0.4eV以下とすることが好ましい。
また例えば、酸化物半導体層114bがIn−M−Zn酸化物であるときZn及び酸素を除いた、InとMの原子数比率は、InとMの合計を100atomic%とすると、好ましくは、Inが50atomic%未満、Mが50atomic%以上、さらに好ましくは、Inが25atomic%未満、Mが75atomic%以上とする。
例えば、酸化物半導体層114aとしてIn:Ga:Zn=1:1:1または3:1:2の原子数比のターゲットを用いることができる。また、酸化物半導体層114bとしてIn:Ga:Zn=1:3:2、1:6:4、または1:9:6の原子数比のターゲットを用いることができる。なお、酸化物半導体層114a、及び酸化物半導体層114bの原子数比は、使用するターゲットの原子数比と異なることがあり、プラスマイナス20%の差が存在することもある。
上層に設けられる酸化物半導体層114bに、スタビライザとして機能するGaの含有量の多い酸化物を用いることにより、酸化物半導体層114a、及び酸化物半導体層114bからの酸素の放出を抑制することができる。
なお、これらに限られず、必要とするトランジスタの半導体特性及び電気特性(電界効果移動度、しきい値電圧等)に応じて適切な組成のものを用いればよい。また、必要とするトランジスタの半導体特性を得るために、酸化物半導体層114a、酸化物半導体層114bのキャリア密度や不純物濃度、欠陥密度、金属元素と酸素の原子数比、原子間距離、密度等を適切なものとすることが好ましい。
なお、上記では酸化物半導体層114として、2つの酸化物半導体層が積層された構成を例示したが、3つ以上の酸化物半導体層を積層する構成としてもよい。
《変形例2》
図9(C)に、以下で例示するトランジスタ120の断面概略図を示す。トランジスタ120は、酸化物半導体層の構成が異なる点で、トランジスタ100及びトランジスタ110と相違している。
トランジスタ120の備える酸化物半導体層124は、酸化物半導体層124a、酸化物半導体層124b、酸化物半導体層124cが順に積層されて構成される。
酸化物半導体層124a及び酸化物半導体層124bは、絶縁層103上に積層して設けられる。また酸化物半導体層124cは、酸化物半導体層124bの上面、並びに一対の電極105a、105bの上面及び側面に接して設けられる。
酸化物半導体層124a、酸化物半導体層124b、酸化物半導体層124cのうち、いずれか一、またはいずれか二、または全部に、本発明の一態様の酸化物半導体膜を適用することができる。
例えば、酸化物半導体層124bとして、上記変形例1で例示した酸化物半導体層114aと同様の構成を用いることができる。また例えば、酸化物半導体層124a、124cとして、上記変形例1で例示した酸化物半導体層114bと同様の構成を用いることができる。
例えば、酸化物半導体層124a及び酸化物半導体層124cに、スタビライザとして機能するGaの含有量の多い酸化物を用いることにより、酸化物半導体層124a、酸化物半導体層124b、及び酸化物半導体層124cからの酸素の放出を抑制することができる。
また、例えば酸化物半導体層124bに主としてチャネルが形成される場合に、酸化物半導体層124bにInの含有量の多い酸化物を用い、酸化物半導体層124bと接して一対の電極105a、105bを設けることにより、トランジスタ120のオン電流を増大させることができる。
<トランジスタの他の構成例>
以下では、本発明の一態様の酸化物半導体膜を適用可能な、トップゲート型のトランジスタの構成例について説明する。
《構成例》
図11(A)に、以下で例示するトップゲート型のトランジスタ150の断面概略図を示す。
トランジスタ150は、絶縁層151が設けられた基板101上に設けられる酸化物半導体層104と、酸化物半導体層104の上面に接する一対の電極105a、105bと、酸化物半導体層104、一対の電極105a、105b上に設けられる絶縁層103と、絶縁層103上に酸化物半導体層104と重なるように設けられるゲート電極102とを有する。また、絶縁層103及びゲート電極102を覆って絶縁層152が設けられている。
トランジスタ150の酸化物半導体層104に、本発明の一態様の酸化物半導体膜を適用することができる。
絶縁層151は、基板101から酸化物半導体層104への不純物の拡散を抑制する機能を有する。例えば、上記絶縁層107と同様の構成を用いることができる。なお、絶縁層151は、不要であれば設けなくてもよい。
絶縁層152には、上記絶縁層107と同様、酸素、水素、水等のブロッキング効果を有する絶縁膜を適用することができる。なお、絶縁層107は不要であれば設けなくてもよい。
《変形例》
以下では、トランジスタ150と一部が異なるトランジスタの構成例について説明する。
図11(B)に、以下で例示するトランジスタ160の断面概略図を示す。トランジスタ160は、酸化物半導体層の構成が異なる点で、トランジスタ150と相違している。
トランジスタ160の備える酸化物半導体層164は、酸化物半導体層164a、酸化物半導体層164b、及び酸化物半導体層164cが順に積層されて構成されている。
酸化物半導体層164a、酸化物半導体層164b、酸化物半導体層164cのうち、いずれか一、またはいずれか二、または全部に、本発明の一態様の酸化物半導体膜を適用することができる。
例えば、酸化物半導体層164bとして、上記変形例1で例示した酸化物半導体層114aと同様の構成を用いることができる。また例えば、酸化物半導体層164a、164cとして、上記変形例1で例示した酸化物半導体層114bと同様の構成を用いることができる。
例えば、酸化物半導体層164a及び酸化物半導体層164cに、スタビライザとして機能するGaの含有量の多い酸化物を用いることにより、酸化物半導体層164a、酸化物半導体層164b、酸化物半導体層164cからの酸素の放出を抑制することができる。
なお、酸化物半導体層164の形成時において、酸化物半導体層164cと酸化物半導体層164bをエッチングにより加工して酸化物半導体層164aとなる酸化物半導体膜を露出させ、その後にドライエッチング法によって該酸化物半導体膜を加工して酸化物半導体層164aを形成する場合に、該酸化物半導体膜の反応生成物が、酸化物半導体層164b及び酸化物半導体層164cの側面に再付着し、側壁保護層(ラビットイヤーともよばれる)が形成される場合がある。なお、該反応生成物は、スパッタリング現象によって再付着するほか、ドライエッチング時に再付着する場合もある。
図11(C)には、上述のようにして酸化物半導体層164の側面に側壁保護層164dが形成された場合の、トランジスタ161の断面概略図を示している。トランジスタ161においてその他の構成は、トランジスタ160と同様である。
側壁保護層164dは、主として酸化物半導体層164aと同一の材料を含む。また、側壁保護層164dには、酸化物半導体層164aの下層に設けられる層(ここでは絶縁層151)の成分(例えばシリコン)を含有する場合がある。
また、図11(C)に示すように、酸化物半導体層164bの側面を側壁保護層164dで覆い、一対の電極105a、105bと接しない構成とすることにより、特に酸化物半導体層164bに主としてチャネルが形成される場合に、トランジスタのオフ時の意図しないリーク電流を抑制し、優れたオフ特性を有するトランジスタを実現できる。また、側壁保護層164dとしてスタビライザとして機能するGaの含有量の多い材料を用いることで、酸化物半導体層164bの側面からの酸素の脱離を効果的に抑制し、電気的特性の安定性に優れたトランジスタを実現できる。
本実施の形態は、本明細書中に記載する他の実施の形態と適宜組み合わせて実施することができる。
(実施の形態3)
本実施の形態では、本発明の一態様の表示パネルの構成について、図12を参照しながら説明する。
図12(A)は、本発明の一態様の表示パネルの上面図であり、図12(B)は、本発明の一態様の表示パネルの画素に液晶素子を適用する場合に用いることができる画素回路を説明するための回路図である。また、図12(C)は、本発明の一態様の表示パネルの画素に有機EL素子を適用する場合に用いることができる画素回路を説明するための回路図である。
画素部に配置するトランジスタは、実施の形態2に従って形成することができる。また、当該トランジスタはnチャネル型とすることが容易なので、駆動回路のうち、nチャネル型トランジスタで構成することができる駆動回路の一部を画素部のトランジスタと同一基板上に形成する。このように、画素部や駆動回路に実施の形態2に示すトランジスタを用いることにより、信頼性の高い表示装置を提供することができる。
アクティブマトリクス型表示装置のブロック図の一例を図12(A)に示す。表示装置の基板500上には、画素部501、第1の走査線駆動回路502、第2の走査線駆動回路503、信号線駆動回路504を有する。画素部501には、複数の信号線が信号線駆動回路504から延伸して配置され、複数の走査線が第1の走査線駆動回路502、及び走査線駆動回路503から延伸して配置されている。なお走査線と信号線との交差領域には、各々、表示素子を有する画素がマトリクス状に設けられている。また、表示装置の基板500はFPC(Flexible Printed Circuit)等の接続部を介して、タイミング制御回路(コントローラ、制御ICともいう)に接続されている。
図12(A)では、第1の走査線駆動回路502、第2の走査線駆動回路503、信号線駆動回路504は、画素部501と同じ基板500上に形成される。そのため、外部に設ける駆動回路等の部品の数を削減することができ、コストの低減を図ることができる。また、基板500外部に駆動回路を設けた場合、配線を延伸させる必要が生じるため、配線間の接続数が増えるが、同じ基板500上に駆動回路を設けることで、配線間の接続数を減らすことができる。よって、半導体装置の信頼性の向上、又は歩留まりの向上を図ることができる。
<液晶パネル>
また、画素の回路構成の一例を図12(B)に示す。ここでは、VA型液晶表示パネルの画素に適用することができる画素回路を示す。
この画素回路は、一つの画素に複数の画素電極層を有する構成に適用できる。それぞれの画素電極層は異なるトランジスタに接続され、各トランジスタは異なるゲート信号で駆動できるように構成されている。これにより、マルチドメイン設計された画素の個々の画素電極層に印加する信号を、独立して制御できる。
トランジスタ516のゲート配線512と、トランジスタ517のゲート配線513には、異なるゲート信号を与えることができるように分離されている。一方、データ線として機能するソース電極層又はドレイン電極層514は、トランジスタ516とトランジスタ517で共通に用いられている。トランジスタ516とトランジスタ517は実施の形態2で説明するトランジスタを適宜用いることができる。これにより、信頼性の高い液晶表示パネルを提供することができる。
トランジスタ516と電気的に接続する第1の画素電極層と、トランジスタ517と電気的に接続する第2の画素電極層の形状について説明する。第1の画素電極層と第2の画素電極層の形状は、スリットによって分離されている。第1の画素電極層はV字型に広がる形状を有し、第2の画素電極層は第1の画素電極層の外側を囲むように形成される。
トランジスタ516のゲート電極はゲート配線512と接続され、トランジスタ517のゲート電極はゲート配線513と接続されている。ゲート配線512とゲート配線513に異なるゲート信号を与えてトランジスタ516とトランジスタ517の動作タイミングを異ならせ、液晶の配向を制御できる。
また、容量配線510と、誘電体として機能するゲート絶縁膜と、第1の画素電極層または第2の画素電極層と電気的に接続する容量電極とで保持容量を形成してもよい。
マルチドメイン構造は、一画素に第1の液晶素子518と第2の液晶素子519を備える。第1の液晶素子518は第1の画素電極層と対向電極層とその間の液晶層とで構成され、第2の液晶素子519は第2の画素電極層と対向電極層とその間の液晶層とで構成される。
なお、図12(B)に示す画素回路は、これに限定されない。例えば、図12(B)に示す画素に新たにスイッチ、抵抗素子、容量素子、トランジスタ、センサ、又は論理回路などを追加してもよい。
<有機ELパネル>
また、画素の回路構成の他の一例を図12(C)に示す。ここでは、有機EL素子を用いた表示パネルの画素構造を示す。
有機EL素子は、発光素子に電圧を印加することにより、一対の電極の一方から電子が、他方から正孔がそれぞれ発光性の有機化合物を含む層に注入され、電流が流れる。そして、電子および正孔が再結合することにより、発光性の有機化合物が励起状態を形成し、その励起状態が基底状態に戻る際に発光する。このようなメカニズムから、このような発光素子は、電流励起型の発光素子と呼ばれる。
図12(C)は、適用可能な画素回路の一例を示す図である。ここではnチャネル型のトランジスタを1つの画素に2つ用いる例を示す。なお、本発明の一態様の金属酸化物膜は、nチャネル型のトランジスタのチャネル形成領域に用いることができる。また、当該画素回路は、デジタル時間階調駆動を適用することができる。
適用可能な画素回路の構成及びデジタル時間階調駆動を適用した場合の画素の動作について説明する。
画素520は、スイッチング用トランジスタ521、駆動用トランジスタ522、発光素子524及び容量素子523を有している。スイッチング用トランジスタ521は、ゲート電極層が走査線526に接続され、第1電極(ソース電極層及びドレイン電極層の一方)が信号線525に接続され、第2電極(ソース電極層及びドレイン電極層の他方)が駆動用トランジスタ522のゲート電極層に接続されている。駆動用トランジスタ522は、ゲート電極層が容量素子523を介して電源線527に接続され、第1電極が電源線527に接続され、第2電極が発光素子524の第1電極(画素電極)に接続されている。発光素子524の第2電極は共通電極528に相当する。共通電極528は、同一基板上に形成される共通電位線と電気的に接続される。
スイッチング用トランジスタ521および駆動用トランジスタ522は実施の形態2で説明するトランジスタを適宜用いることができる。これにより、信頼性の高い有機EL表示パネルを提供することができる。
発光素子524の第2電極(共通電極528)の電位は低電源電位に設定する。なお、低電源電位とは、電源線527に設定される高電源電位より低い電位であり、例えばGND、0Vなどを低電源電位として設定することができる。発光素子524の順方向のしきい値電圧以上となるように高電源電位と低電源電位を設定し、その電位差を発光素子524に印加することにより、発光素子524に電流を流して発光させる。なお、発光素子524の順方向電圧とは、所望の輝度とする場合の電圧を指しており、少なくとも順方向しきい値電圧よりも大きい。
なお、容量素子523は駆動用トランジスタ522のゲート容量を代用することにより省略できる。駆動用トランジスタ522のゲート容量については、チャネル形成領域とゲート電極層との間で容量が形成されていてもよい。
次に、駆動用トランジスタ522に入力する信号について説明する。電圧入力電圧駆動方式の場合、駆動用トランジスタ522が確実にオンするか、オフするかの二つの状態となるようなビデオ信号を、駆動用トランジスタ522に入力する。なお、駆動用トランジスタ522を線形領域で動作させるために、電源線527の電圧よりも高い電圧を駆動用トランジスタ522のゲート電極層にかける。また、信号線525には、電源線電圧に駆動用トランジスタ522の閾値電圧Vthを加えた値以上の電圧をかける。
アナログ階調駆動を行う場合、駆動用トランジスタ522のゲート電極層に発光素子524の順方向電圧に駆動用トランジスタ522の閾値電圧Vthを加えた値以上の電圧をかける。なお、駆動用トランジスタ522が飽和領域で動作するようにビデオ信号を入力し、発光素子524に電流を流す。また、駆動用トランジスタ522を飽和領域で動作させるために、電源線527の電位を、駆動用トランジスタ522のゲート電位より高くする。ビデオ信号をアナログとすることで、発光素子524にビデオ信号に応じた電流を流し、アナログ階調駆動を行うことができる。
なお、画素回路の構成は、図12(C)に示す画素構成に限定されない。例えば、図12(C)に示す画素回路にスイッチ、抵抗素子、容量素子、センサ、トランジスタ又は論理回路などを追加してもよい。
(実施の形態4)
本実施の形態では、本発明の一態様の金属酸化物膜を用いた半導体装置および電子機器の構成について、図13および図14を参照しながら説明する。
図13は、本発明の一態様の金属酸化物膜を適用した半導体装置を含む電子機器のブロック図である。
図14は、本発明の一態様の金属酸化物膜を適用した半導体装置を含む電子機器の外観図である。
図13に示す電子機器はRF回路901、アナログベースバンド回路902、デジタルベースバンド回路903、バッテリー904、電源回路905、アプリケーションプロセッサ906、フラッシュメモリ910、ディスプレイコントローラ911、メモリ回路912、ディスプレイ913、タッチセンサ919、音声回路917、キーボード918などより構成されている。
アプリケーションプロセッサ906はCPU907、DSP908、インターフェイス(IF)909を有している。また、メモリ回路912はSRAMまたはDRAMで構成することができる。
実施の形態2で説明するトランジスタを、メモリ回路912に適用することにより、情報の書き込みおよび読み出しが可能な信頼性の高い電子機器を提供することができる。
また、実施の形態2で説明するトランジスタを、CPU907またはDSP908に含まれるレジスタ等に適用することにより、情報の書き込みおよび読み出しが可能な信頼性の高い電子機器を提供することができる。
なお、実施の形態2で説明するトランジスタのオフリーク電流が極めて小さい場合は、長期間の記憶保持が可能で、且つ消費電力が十分に低減されたメモリ回路912を提供できる。また、パワーゲーティングされている期間に、パワーゲーティング前の状態をレジスタ等に記憶することができるCPU907またはDSP908を提供することができる。
また、ディスプレイ913は表示部914、ソースドライバ915、ゲートドライバ916によって構成されている。
表示部914はマトリクス状に配置された複数の画素を有する。画素は画素回路を備え、画素回路はゲートドライバ916と電気的に接続されている。
実施の形態2で説明するトランジスタを、画素回路またはゲートドライバ916に適宜用いることができる。これにより、信頼性の高いディスプレイを提供することができる。
電子機器としては、例えば、テレビジョン装置(テレビ、またはテレビジョン受信機ともいう)、コンピュータ用などのモニタ、デジタルカメラ、デジタルビデオカメラ等のカメラ、デジタルフォトフレーム、携帯電話機(携帯電話、携帯電話装置ともいう)、携帯型ゲーム機、携帯情報端末、音響再生装置、パチンコ機などの大型ゲーム機などが挙げられる。
図14(A)は、携帯型の情報端末であり、本体1001、筐体1002、表示部1003a、1003bなどによって構成されている。表示部1003bはタッチパネルとなっており、表示部1003bに表示されるキーボードボタン1004を触れることで画面操作や、文字入力を行うことができる。勿論、表示部1003aをタッチパネルとして構成してもよい。実施の形態2で示したトランジスタをスイッチング素子として液晶パネルや有機発光パネルを作製して表示部1003a、1003bに適用することにより、信頼性の高い携帯型の情報端末とすることができる。
図14(A)に示す携帯型の情報端末は、様々な情報(静止画、動画、テキスト画像など)を表示する機能、カレンダー、日付又は時刻などを表示部に表示する機能、表示部に表示した情報を操作又は編集する機能、様々なソフトウェア(プログラム)によって処理を制御する機能、等を有することができる。また、筐体の裏面や側面に、外部接続用端子(イヤホン端子、USB端子など)、記録媒体挿入部などを備える構成としてもよい。
また、図14(A)に示す携帯型の情報端末は、無線で情報を送受信できる構成としてもよい。無線により、電子書籍サーバから、所望の書籍データなどを購入し、ダウンロードする構成とすることも可能である。
図14(B)は、携帯音楽プレイヤーであり、本体1021には表示部1023と、耳に装着するための固定部1022と、スピーカー、操作ボタン1024、外部メモリスロット1025等が設けられている。実施の形態2で示したトランジスタをスイッチング素子として液晶パネルや有機発光パネルを作製して表示部1023に適用することにより、より信頼性の高い携帯音楽プレイヤーとすることができる。
さらに、図14(B)に示す携帯音楽プレイヤーにアンテナやマイク機能や無線機能を持たせ、携帯電話と連携させれば、乗用車などを運転しながらワイヤレスによるハンズフリーでの会話も可能である。
図14(C)は、携帯電話であり、筐体1030及び筐体1031の二つの筐体で構成されている。筐体1031には、表示パネル1032、スピーカー1033、マイクロフォン1034、ポインティングデバイス1036、カメラ用レンズ1037、外部接続端子1038などを備えている。また、筐体1030には、携帯電話の充電を行う太陽電池セル1040、外部メモリスロット1041などを備えている。また、アンテナは筐体1031内部に内蔵されている。実施の形態2で説明するトランジスタを表示パネル1032に適用することにより、信頼性の高い携帯電話とすることができる。
また、表示パネル1032はタッチパネルを備えており、図14(C)には映像表示されている複数の操作キー1035を点線で示している。なお、太陽電池セル1040で出力される電圧を各回路に必要な電圧に昇圧するための昇圧回路も実装している。
例えば、昇圧回路などの電源回路に用いられるパワートランジスタも実施の形態2で説明するトランジスタの金属酸化物膜の膜厚を2μm以上50μm以下とすることで形成することができる。
表示パネル1032は、使用形態に応じて表示の方向が適宜変化する。また、表示パネル1032と同一面上にカメラ用レンズ1037を備えているため、テレビ電話が可能である。スピーカー1033及びマイクロフォン1034は音声通話に限らず、テレビ電話、録音、再生などが可能である。さらに、筐体1030と筐体1031は、スライドし、図14(C)のように展開している状態から重なり合った状態とすることができ、携帯に適した小型化が可能である。
外部接続端子1038はACアダプタ及びUSBケーブルなどの各種ケーブルと接続可能であり、充電及びパーソナルコンピュータなどとのデータ通信が可能である。また、外部メモリスロット1041に記録媒体を挿入し、より大量のデータ保存及び移動に対応できる。
また、上記機能に加えて、赤外線通信機能、テレビ受信機能などを備えたものであってもよい。
図14(D)は、テレビジョン装置の一例を示している。テレビジョン装置1050は、筐体1051に表示部1053が組み込まれている。表示部1053により、映像を表示することが可能である。また、筐体1051を支持するスタンド1055にCPUが内蔵されている。実施の形態2で説明するトランジスタを表示部1053およびCPUに適用することにより、信頼性の高いテレビジョン装置1050とすることができる。
テレビジョン装置1050の操作は、筐体1051が備える操作スイッチや、別体のリモコン操作機により行うことができる。また、リモコン操作機に、当該リモコン操作機から出力する情報を表示する表示部を設ける構成としてもよい。
なお、テレビジョン装置1050は、受信機やモデムなどを備えた構成とする。受信機により一般のテレビ放送の受信を行うことができ、さらにモデムを介して有線または無線による通信ネットワークに接続することにより、一方向(送信者から受信者)または双方向(送信者と受信者間、あるいは受信者間同士など)の情報通信を行うことも可能である。
また、テレビジョン装置1050は、外部接続端子1054や、記憶媒体再生録画部1052、外部メモリスロットを備えている。外部接続端子1054は、USBケーブルなどの各種ケーブルと接続可能であり、パーソナルコンピュータなどとのデータ通信が可能である。記憶媒体再生録画部1052では、ディスク状の記録媒体を挿入し、記録媒体に記憶されているデータの読み出し、記録媒体への書き込みが可能である。また、外部メモリスロットに差し込まれた外部メモリ1056にデータ保存されている画像や映像などを表示部1053に映し出すことも可能である。
また、実施の形態2で説明するトランジスタのオフリーク電流が極めて小さい場合は、当該トランジスタを外部メモリ1056やCPUに適用することにより、消費電力が十分に低減された信頼性の高いテレビジョン装置1050とすることができる。
100 トランジスタ
101 基板
102 ゲート電極
103 絶縁層
104 酸化物半導体層
105a 電極
105b 電極
106 絶縁層
107 絶縁層
110 トランジスタ
114 酸化物半導体層
114a 酸化物半導体層
114b 酸化物半導体層
120 トランジスタ
124 酸化物半導体層
124a 酸化物半導体層
124b 酸化物半導体層
124c 酸化物半導体層
150 トランジスタ
151 絶縁層
152 絶縁層
160 トランジスタ
161 トランジスタ
164 酸化物半導体層
164a 酸化物半導体層
164b 酸化物半導体層
164c 酸化物半導体層
164d 側壁保護層
200 石英ガラス基板
202 ダミー基板
204 金属酸化物膜
210a 領域
210b 領域
500 基板
501 画素部
502 走査線駆動回路
503 走査線駆動回路
504 信号線駆動回路
510 容量配線
512 ゲート配線
513 ゲート配線
514 ドレイン電極層
516 トランジスタ
517 トランジスタ
518 液晶素子
519 液晶素子
520 画素
521 スイッチング用トランジスタ
522 駆動用トランジスタ
523 容量素子
524 発光素子
525 信号線
526 走査線
527 電源線
528 共通電極
901 RF回路
902 アナログベースバンド回路
903 デジタルベースバンド回路
904 バッテリー
905 電源回路
906 アプリケーションプロセッサ
907 CPU
908 DSP
910 フラッシュメモリ
911 ディスプレイコントローラ
912 メモリ回路
913 ディスプレイ
914 表示部
915 ソースドライバ
916 ゲートドライバ
917 音声回路
918 キーボード
919 タッチセンサ
1001 本体
1002 筐体
1003a 表示部
1003b 表示部
1004 キーボードボタン
1021 本体
1022 固定部
1023 表示部
1024 操作ボタン
1025 外部メモリスロット
1030 筐体
1031 筐体
1032 表示パネル
1033 スピーカー
1034 マイクロフォン
1035 操作キー
1036 ポインティングデバイス
1037 カメラ用レンズ
1038 外部接続端子
1040 太陽電池セル
1041 外部メモリスロット
1050 テレビジョン装置
1051 筐体
1052 記憶媒体再生録画部
1053 表示部
1054 外部接続端子
1055 スタンド
1056 外部メモリ

Claims (10)

  1. 断面方向のナノビーム電子線回折パターンにおいて、輝度の高い領域を円周状に形成する複数のスポットが観察される領域を含むことを特徴とする金属酸化物膜。
  2. 断面方向のナノビーム電子線回折パターンにおいて、輝度の高い領域を円周状に形成する複数のスポットが観察され、且つ、平面方向の制限視野電子線回折パターンにおいて、ハローパターンが観察される領域を含むことを特徴とする金属酸化物膜。
  3. 請求項2において、測定範囲を300nmφ以上とした前記制限視野電子線回折パターンにおいて、前記ハローパターンが観察される領域を含むことを特徴とする金属酸化物膜。
  4. 請求項1乃至3のいずれか一において、
    測定範囲を5nmφ以上10nmφ以下とした前記ナノビーム電子線回折パターンにおいて、前記輝度の高い領域を円周状に形成する複数のスポットが観察される領域を含むことを特徴とする金属酸化物膜。
  5. 請求項1乃至4のいずれか一において、
    10nmより大きく50nm以下の厚さに薄片化した断面方向の前記ナノビーム電子線回折パターンにおいて、前記輝度の高い領域を円周状に形成する複数のスポットが観察される領域を含むことを特徴とする金属酸化物膜。
  6. 請求項1乃至5のいずれか一において、
    前記金属酸化物膜は結晶部を含み、
    前記結晶部の大きさは10nm以下であることを特徴とする金属酸化物膜。
  7. 結晶部を含む金属酸化物膜であって、
    前記結晶部は、測定範囲を5nmφ以上10nmφ以下としたナノビーム電子線回折パターンにおいて、前記金属酸化物膜を10nmより大きく50nm以下の厚さに薄片化した断面方向の回折パターンでは、輝度の高い領域を円周状に形成する複数のスポットが観察され、
    前記金属酸化物膜を10nm以下に薄片化した断面方向の回折パターンでは、特定の面に配向した結晶状態を示す規則性を有するスポットが観察される領域を含むことを特徴とする金属酸化物膜。
  8. 請求項1乃至7のいずれか一において、
    前記金属酸化物膜は、少なくともインジウム、ガリウム又は亜鉛を含んで構成されることを特徴とする金属酸化物膜。
  9. 室温下且つ酸素を含む雰囲気下にて、酸化物ターゲットを用いてスパッタリング法を行うことで、
    断面方向のナノビーム電子線回折パターンにおいて、輝度の高い領域を円周状に形成する複数のスポットが観察される領域を含む金属酸化物膜を成膜することを特徴とする金属酸化物膜の成膜方法。
  10. 請求項9において、前記酸素の分圧を33%以上とした雰囲気下にて成膜することを特徴とする金属酸化物膜の成膜方法。
JP2013230075A 2012-11-08 2013-11-06 金属酸化物膜及び金属酸化物膜の成膜方法 Withdrawn JP2014205902A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013230075A JP2014205902A (ja) 2012-11-08 2013-11-06 金属酸化物膜及び金属酸化物膜の成膜方法

Applications Claiming Priority (7)

Application Number Priority Date Filing Date Title
JP2012245992 2012-11-08
JP2012245992 2012-11-08
JP2013016242 2013-01-30
JP2013016242 2013-01-30
JP2013056768 2013-03-19
JP2013056768 2013-03-19
JP2013230075A JP2014205902A (ja) 2012-11-08 2013-11-06 金属酸化物膜及び金属酸化物膜の成膜方法

Related Child Applications (7)

Application Number Title Priority Date Filing Date
JP2015085640A Division JP5894694B2 (ja) 2012-11-08 2015-04-20 半導体装置
JP2015085639A Division JP2015149505A (ja) 2012-11-08 2015-04-20 金属酸化物膜
JP2015085638A Division JP5894693B2 (ja) 2012-11-08 2015-04-20 金属酸化物膜の作製方法
JP2015180550A Division JP5919428B2 (ja) 2012-11-08 2015-09-14 金属酸化物膜
JP2015230315A Division JP5894702B1 (ja) 2012-11-08 2015-11-26 金属酸化物膜
JP2017050310A Division JP6246404B2 (ja) 2012-11-08 2017-03-15 半導体装置及び半導体装置の作製方法
JP2018111313A Division JP6502605B2 (ja) 2012-11-08 2018-06-11 トランジスタ

Publications (2)

Publication Number Publication Date
JP2014205902A true JP2014205902A (ja) 2014-10-30
JP2014205902A5 JP2014205902A5 (ja) 2017-04-20

Family

ID=50621533

Family Applications (14)

Application Number Title Priority Date Filing Date
JP2013230075A Withdrawn JP2014205902A (ja) 2012-11-08 2013-11-06 金属酸化物膜及び金属酸化物膜の成膜方法
JP2015085638A Active JP5894693B2 (ja) 2012-11-08 2015-04-20 金属酸化物膜の作製方法
JP2015085640A Active JP5894694B2 (ja) 2012-11-08 2015-04-20 半導体装置
JP2015085639A Withdrawn JP2015149505A (ja) 2012-11-08 2015-04-20 金属酸化物膜
JP2015180550A Active JP5919428B2 (ja) 2012-11-08 2015-09-14 金属酸化物膜
JP2015230315A Active JP5894702B1 (ja) 2012-11-08 2015-11-26 金属酸化物膜
JP2017050310A Active JP6246404B2 (ja) 2012-11-08 2017-03-15 半導体装置及び半導体装置の作製方法
JP2018111313A Active JP6502605B2 (ja) 2012-11-08 2018-06-11 トランジスタ
JP2019053969A Active JP6556395B2 (ja) 2012-11-08 2019-03-21 トランジスタ
JP2019053970A Active JP6556396B1 (ja) 2012-11-08 2019-03-21 表示装置
JP2019127461A Active JP6634539B2 (ja) 2012-11-08 2019-07-09 トランジスタ
JP2019226526A Active JP6905042B2 (ja) 2012-11-08 2019-12-16 トランジスタ
JP2021105134A Active JP7193584B2 (ja) 2012-11-08 2021-06-24 トランジスタ、及び表示装置
JP2022196356A Active JP7475422B2 (ja) 2012-11-08 2022-12-08 表示装置

Family Applications After (13)

Application Number Title Priority Date Filing Date
JP2015085638A Active JP5894693B2 (ja) 2012-11-08 2015-04-20 金属酸化物膜の作製方法
JP2015085640A Active JP5894694B2 (ja) 2012-11-08 2015-04-20 半導体装置
JP2015085639A Withdrawn JP2015149505A (ja) 2012-11-08 2015-04-20 金属酸化物膜
JP2015180550A Active JP5919428B2 (ja) 2012-11-08 2015-09-14 金属酸化物膜
JP2015230315A Active JP5894702B1 (ja) 2012-11-08 2015-11-26 金属酸化物膜
JP2017050310A Active JP6246404B2 (ja) 2012-11-08 2017-03-15 半導体装置及び半導体装置の作製方法
JP2018111313A Active JP6502605B2 (ja) 2012-11-08 2018-06-11 トランジスタ
JP2019053969A Active JP6556395B2 (ja) 2012-11-08 2019-03-21 トランジスタ
JP2019053970A Active JP6556396B1 (ja) 2012-11-08 2019-03-21 表示装置
JP2019127461A Active JP6634539B2 (ja) 2012-11-08 2019-07-09 トランジスタ
JP2019226526A Active JP6905042B2 (ja) 2012-11-08 2019-12-16 トランジスタ
JP2021105134A Active JP7193584B2 (ja) 2012-11-08 2021-06-24 トランジスタ、及び表示装置
JP2022196356A Active JP7475422B2 (ja) 2012-11-08 2022-12-08 表示装置

Country Status (8)

Country Link
US (7) US9881939B2 (ja)
JP (14) JP2014205902A (ja)
KR (11) KR20220150439A (ja)
CN (5) CN104769150B (ja)
DE (2) DE112013005331T5 (ja)
IN (1) IN2015DN03772A (ja)
TW (5) TWI555068B (ja)
WO (1) WO2014073585A1 (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015046499A (ja) * 2013-08-28 2015-03-12 三菱電機株式会社 薄膜トランジスタおよびその製造方法ならびに液晶表示装置
JP2017123485A (ja) * 2012-11-08 2017-07-13 株式会社半導体エネルギー研究所 半導体装置及び半導体装置の作製方法
WO2017125797A1 (ja) * 2016-01-18 2017-07-27 株式会社半導体エネルギー研究所 金属酸化物膜及びその形成方法、ならびに半導体装置
JP2017188674A (ja) * 2016-04-01 2017-10-12 株式会社半導体エネルギー研究所 複合酸化物半導体、およびその作製方法
WO2018221294A1 (ja) * 2017-05-31 2018-12-06 シャープ株式会社 アクティブマトリクス基板およびその製造方法
JP2020205437A (ja) * 2016-03-22 2020-12-24 株式会社半導体エネルギー研究所 トランジスタ

Families Citing this family (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102370239B1 (ko) 2012-12-28 2022-03-04 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
US9153650B2 (en) 2013-03-19 2015-10-06 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor
US10304859B2 (en) 2013-04-12 2019-05-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having an oxide film on an oxide semiconductor film
TWI652822B (zh) 2013-06-19 2019-03-01 日商半導體能源研究所股份有限公司 氧化物半導體膜及其形成方法
US9244025B2 (en) * 2013-07-05 2016-01-26 Semiconductor Energy Laboratory Co., Ltd. Transmission electron diffraction measurement apparatus and method for measuring transmission electron diffraction pattern
TWI608523B (zh) 2013-07-19 2017-12-11 半導體能源研究所股份有限公司 Oxide semiconductor film, method of manufacturing oxide semiconductor film, and semiconductor device
US9496330B2 (en) 2013-08-02 2016-11-15 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor film and semiconductor device
KR102317297B1 (ko) 2014-02-19 2021-10-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 산화물, 반도체 장치, 모듈, 및 전자 장치
WO2015132697A1 (en) 2014-03-07 2015-09-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US10043913B2 (en) 2014-04-30 2018-08-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor film, semiconductor device, display device, module, and electronic device
TWI663726B (zh) * 2014-05-30 2019-06-21 Semiconductor Energy Laboratory Co., Ltd. 半導體裝置、模組及電子裝置
US9633710B2 (en) 2015-01-23 2017-04-25 Semiconductor Energy Laboratory Co., Ltd. Method for operating semiconductor device
US9837547B2 (en) 2015-05-22 2017-12-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising oxide conductor and display device including the semiconductor device
WO2017033431A1 (ja) * 2015-08-24 2017-03-02 日本ゼオン株式会社 非水系二次電池機能層用組成物、非水系二次電池用機能層、及び非水系二次電池
KR20230168285A (ko) 2016-02-12 2023-12-13 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 상기 반도체 장치를 포함하는 표시 장치
JP6894886B2 (ja) * 2016-03-28 2021-06-30 三井金属鉱業株式会社 スパッタリングターゲット材及びその製造方法、並びにスパッタリングターゲット
US11302717B2 (en) * 2016-04-08 2022-04-12 Semiconductor Energy Laboratory Co., Ltd. Transistor and method for manufacturing the same
CN107481914B (zh) * 2016-06-08 2023-06-06 清华大学 一种透射型低能量电子显微系统
CN107479330B (zh) 2016-06-08 2019-02-05 清华大学 一种采用电子束的光刻方法
CN107473179B (zh) 2016-06-08 2019-04-23 清华大学 一种表征二维纳米材料的方法
CN107481913B (zh) * 2016-06-08 2019-04-02 清华大学 一种电子束加工系统
TWI771281B (zh) * 2016-07-11 2022-07-21 日商半導體能源硏究所股份有限公司 金屬氧化物及包括該金屬氧化物的半導體裝置
CN109791949B (zh) * 2016-09-27 2022-02-25 夏普株式会社 半导体装置及其制造方法
KR102470206B1 (ko) * 2017-10-13 2022-11-23 삼성디스플레이 주식회사 금속 산화막의 제조 방법 및 금속 산화막을 포함하는 표시 소자
US11257959B2 (en) 2017-12-06 2022-02-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the semiconductor device
JP7132318B2 (ja) * 2018-02-23 2022-09-06 株式会社半導体エネルギー研究所 半導体装置
ES2949545T3 (es) 2018-02-28 2023-09-29 Heraeus Electro Nite Int Método y aparato para monitorizar un proceso de colada de acero continuo
CN109655476A (zh) * 2019-01-15 2019-04-19 中国大唐集团科学技术研究院有限公司华中电力试验研究院 一种氧化膜截面完整形貌制备方法
WO2020170068A1 (ja) * 2019-02-22 2020-08-27 株式会社半導体エネルギー研究所 金属酸化物、および金属酸化物を有するトランジスタ
JP6853421B2 (ja) * 2019-03-28 2021-03-31 出光興産株式会社 結晶酸化物薄膜、積層体及び薄膜トランジスタ
US11379231B2 (en) 2019-10-25 2022-07-05 Semiconductor Energy Laboratory Co., Ltd. Data processing system and operation method of data processing system
KR20220097377A (ko) * 2019-11-05 2022-07-07 미쓰비시 마테리알 가부시키가이샤 고저항 투명막
CN113073305A (zh) * 2020-01-06 2021-07-06 重庆康佳光电技术研究院有限公司 一种沉积设备及其沉积方法
KR102255421B1 (ko) * 2020-08-11 2021-05-24 충남대학교산학협력단 단결정 산화갈륨의 결함 평가방법
EP4016062B1 (en) * 2020-12-18 2023-08-23 Bruker Nano GmbH Method of processing an edx/xrf map and a corresponding image processing device
CN112782203B (zh) * 2021-02-22 2024-02-20 长江存储科技有限责任公司 一种晶相结构的判断方法及晶相标定模板

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006165529A (ja) * 2004-11-10 2006-06-22 Canon Inc 非晶質酸化物、及び電界効果型トランジスタ
JP2008042067A (ja) * 2006-08-09 2008-02-21 Canon Inc 酸化物半導体膜のドライエッチング方法
JP2010226101A (ja) * 2009-02-27 2010-10-07 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法
JP2011029630A (ja) * 2009-06-30 2011-02-10 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
WO2011027467A1 (ja) * 2009-09-04 2011-03-10 株式会社 東芝 薄膜トランジスタ及びその製造方法
JP2012186383A (ja) * 2011-03-07 2012-09-27 Dainippon Printing Co Ltd 薄膜トランジスタの製造方法

Family Cites Families (183)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater InGaZn↓4O↓7で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH029A (ja) * 1987-06-08 1990-01-05 Seiko Epson Corp 液晶ライトバルブの駆動方法
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとpn接合を形成した金属酸化物半導体装置およびそれらの製造方法
EP0820644B1 (en) 1995-08-03 2005-08-24 Koninklijke Philips Electronics N.V. Semiconductor device provided with transparent switching element
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JP4301592B2 (ja) * 1998-01-16 2009-07-22 三菱マテリアル株式会社 窒化物半導体層付き基板の製造方法
JP4170454B2 (ja) 1998-07-24 2008-10-22 Hoya株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP3786566B2 (ja) * 2000-06-27 2006-06-14 株式会社東芝 半導体装置及びその製造方法
EP2323164B1 (en) * 2000-08-14 2015-11-25 SanDisk 3D LLC Multilevel memory array and method for making same
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP3867524B2 (ja) * 2001-07-05 2007-01-10 株式会社日立製作所 電子線を用いた観察装置及び観察方法
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
EP1443130B1 (en) 2001-11-05 2011-09-28 Japan Science and Technology Agency Natural superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 LnCuO(S,Se,Te)単結晶薄膜の製造方法
US7049190B2 (en) 2002-03-15 2006-05-23 Sanyo Electric Co., Ltd. Method for forming ZnO film, method for forming ZnO semiconductor layer, method for fabricating semiconductor device, and semiconductor device
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US6737364B2 (en) * 2002-10-07 2004-05-18 International Business Machines Corporation Method for fabricating crystalline-dielectric thin films and devices formed using same
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
WO2005076752A2 (en) * 2004-02-18 2005-08-25 Nippon Shokubai Co., Ltd. Metal oxide particle and its uses
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
CN102856390B (zh) 2004-03-12 2015-11-25 独立行政法人科学技术振兴机构 包含薄膜晶体管的lcd或有机el显示器的转换组件
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
DE602005025834D1 (de) 2004-08-13 2011-02-24 St Microelectronics Sa Bildsensor
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
EP1810335B1 (en) 2004-11-10 2020-05-27 Canon Kabushiki Kaisha Light-emitting device
US7868326B2 (en) 2004-11-10 2011-01-11 Canon Kabushiki Kaisha Field effect transistor
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
EP2453480A2 (en) 2004-11-10 2012-05-16 Canon Kabushiki Kaisha Amorphous oxide and field effect transistor
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
US20080008908A1 (en) 2004-11-22 2008-01-10 Nec Corporation Ferromagnetic Film, Magneto-Resistance Element And Magnetic Random Access Memory
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
US7608531B2 (en) 2005-01-28 2009-10-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, electronic device, and method of manufacturing semiconductor device
TWI562380B (en) 2005-01-28 2016-12-11 Semiconductor Energy Lab Co Ltd Semiconductor device, electronic device, and method of manufacturing semiconductor device
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
JP2006261483A (ja) * 2005-03-18 2006-09-28 Fujitsu Ltd 強誘電体キャパシタ及びその製造方法
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
US7544967B2 (en) 2005-03-28 2009-06-09 Massachusetts Institute Of Technology Low voltage flexible organic/transparent transistor for selective gas sensing, photodetecting and CMOS device applications
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機el表示装置およびその製造方法
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
EP3614442A3 (en) 2005-09-29 2020-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having oxide semiconductor layer and manufactoring method thereof
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
CN101667544B (zh) 2005-11-15 2012-09-05 株式会社半导体能源研究所 半导体器件及其制造方法
JP5376750B2 (ja) 2005-11-18 2013-12-25 出光興産株式会社 半導体薄膜、及びその製造方法、並びに薄膜トランジスタ、アクティブマトリックス駆動表示パネル
US7998372B2 (en) 2005-11-18 2011-08-16 Idemitsu Kosan Co., Ltd. Semiconductor thin film, method for manufacturing the same, thin film transistor, and active-matrix-driven display panel
WO2007068003A2 (en) * 2005-12-09 2007-06-14 The Uab Research Foundation COMPOSITIONS AND METHODS FOR MODULATING OSTEOBLAST CELL DIFFERENTIATION AND BONE GENERATION THROUGH HIF-1a
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ZnOフィルム及びこれを用いたTFTの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ZnO TFT
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP5328083B2 (ja) 2006-08-01 2013-10-30 キヤノン株式会社 酸化物のエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Nec液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーelディスプレイおよびその製造方法
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US7825958B2 (en) * 2007-01-25 2010-11-02 Research In Motion Limited Method and apparatus for controlling a camera module to compensate for the light level of a white LED
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
CN101663762B (zh) 2007-04-25 2011-09-21 佳能株式会社 氧氮化物半导体
KR101345376B1 (ko) * 2007-05-29 2013-12-24 삼성전자주식회사 ZnO 계 박막 트랜지스터 및 그 제조방법
ATE490560T1 (de) 2007-05-31 2010-12-15 Canon Kk Verfahren zur herstellung eines dünnschichttransistors mit einem oxidhalbleiter
US7935964B2 (en) 2007-06-19 2011-05-03 Samsung Electronics Co., Ltd. Oxide semiconductors and thin film transistors comprising the same
WO2008156312A2 (en) * 2007-06-19 2008-12-24 Samsung Electronics Co., Ltd. Oxide semiconductors and thin film transistors comprising the same
KR20090002841A (ko) 2007-07-04 2009-01-09 삼성전자주식회사 산화물 반도체, 이를 포함하는 박막 트랜지스터 및 그 제조방법
JP5395384B2 (ja) 2007-09-07 2014-01-22 株式会社半導体エネルギー研究所 薄膜トランジスタの作製方法
JP2010103451A (ja) 2007-11-26 2010-05-06 Fujifilm Corp 薄膜電界効果型トランジスタおよびそれを用いた電界発光装置
US8202365B2 (en) * 2007-12-17 2012-06-19 Fujifilm Corporation Process for producing oriented inorganic crystalline film, and semiconductor device using the oriented inorganic crystalline film
KR101228160B1 (ko) * 2007-12-27 2013-01-30 제이엑스 닛코 닛세키 킨조쿠 가부시키가이샤 a-IGZO 산화물 박막의 제조 방법
KR100943948B1 (ko) * 2008-01-08 2010-02-26 삼성모바일디스플레이주식회사 표시 장치
KR100941850B1 (ko) * 2008-04-03 2010-02-11 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
KR101461127B1 (ko) 2008-05-13 2014-11-14 삼성디스플레이 주식회사 반도체 장치 및 이의 제조 방법
JP5616038B2 (ja) * 2008-07-31 2014-10-29 株式会社半導体エネルギー研究所 半導体装置の作製方法
TWI622175B (zh) * 2008-07-31 2018-04-21 半導體能源研究所股份有限公司 半導體裝置
TWI500159B (zh) 2008-07-31 2015-09-11 Semiconductor Energy Lab 半導體裝置和其製造方法
US9082857B2 (en) * 2008-09-01 2015-07-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising an oxide semiconductor layer
TWI569454B (zh) 2008-09-01 2017-02-01 半導體能源研究所股份有限公司 半導體裝置的製造方法
JP5435326B2 (ja) * 2008-09-02 2014-03-05 日立金属株式会社 ダイカスト用被覆金型およびその製造方法
KR101772377B1 (ko) 2008-09-12 2017-08-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
KR101783193B1 (ko) 2008-09-12 2017-09-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
WO2010032640A1 (en) 2008-09-19 2010-03-25 Semiconductor Energy Laboratory Co., Ltd. Display device
KR101827333B1 (ko) 2008-09-19 2018-02-09 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치
EP2172977A1 (en) 2008-10-03 2010-04-07 Semiconductor Energy Laboratory Co., Ltd. Display device
KR20230106737A (ko) 2008-10-03 2023-07-13 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시장치 및 표시장치를 구비한 전자기기
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
JP5361651B2 (ja) 2008-10-22 2013-12-04 株式会社半導体エネルギー研究所 半導体装置の作製方法
WO2010047063A1 (ja) * 2008-10-23 2010-04-29 出光興産株式会社 高純度結晶質酸化インジウム半導体膜を有する薄膜トランジスタ、及びその製造方法
US8741702B2 (en) 2008-10-24 2014-06-03 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
KR101667909B1 (ko) 2008-10-24 2016-10-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치의 제조방법
EP2180518B1 (en) 2008-10-24 2018-04-25 Semiconductor Energy Laboratory Co, Ltd. Method for manufacturing semiconductor device
JP5616012B2 (ja) 2008-10-24 2014-10-29 株式会社半導体エネルギー研究所 半導体装置の作製方法
WO2010047288A1 (en) 2008-10-24 2010-04-29 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductordevice
CN102210025A (zh) 2008-11-07 2011-10-05 株式会社半导体能源研究所 半导体器件
JP2010153802A (ja) 2008-11-20 2010-07-08 Semiconductor Energy Lab Co Ltd 半導体装置及び半導体装置の作製方法
KR101648927B1 (ko) 2009-01-16 2016-08-17 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
JP2010182819A (ja) * 2009-02-04 2010-08-19 Sony Corp 薄膜トランジスタおよび表示装置
US8367486B2 (en) * 2009-02-05 2013-02-05 Semiconductor Energy Laboratory Co., Ltd. Transistor and method for manufacturing the transistor
JP5564331B2 (ja) 2009-05-29 2014-07-30 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4415062B1 (ja) 2009-06-22 2010-02-17 富士フイルム株式会社 薄膜トランジスタ及び薄膜トランジスタの製造方法
EP3217435A1 (en) 2009-09-16 2017-09-13 Semiconductor Energy Laboratory Co., Ltd. Transistor and display device
KR102246529B1 (ko) 2009-09-16 2021-04-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
WO2011036999A1 (en) 2009-09-24 2011-03-31 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor film and semiconductor device
CN105161543A (zh) * 2009-09-24 2015-12-16 株式会社半导体能源研究所 半导体器件及其制造方法
KR101991006B1 (ko) 2009-10-08 2019-06-20 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
SG178056A1 (en) 2009-10-08 2012-03-29 Semiconductor Energy Lab Oxide semiconductor layer and semiconductor device
KR101669476B1 (ko) 2009-10-30 2016-10-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 논리 회로 및 반도체 장치
JP5596963B2 (ja) * 2009-11-19 2014-09-24 出光興産株式会社 スパッタリングターゲット及びそれを用いた薄膜トランジスタ
WO2011062057A1 (en) 2009-11-20 2011-05-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR101800854B1 (ko) * 2009-11-20 2017-11-23 가부시키가이샤 한도오따이 에네루기 켄큐쇼 트랜지스터
WO2011068032A1 (en) 2009-12-04 2011-06-09 Semiconductor Energy Laboratory Co., Ltd. Display device
JP5727204B2 (ja) 2009-12-11 2015-06-03 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2011138934A (ja) * 2009-12-28 2011-07-14 Sony Corp 薄膜トランジスタ、表示装置および電子機器
JP5532305B2 (ja) * 2010-01-08 2014-06-25 独立行政法人産業技術総合研究所 金属酸化物ナノ結晶の製造方法、金属酸化物ナノ結晶配列膜の作製方法、金属酸化物ナノ結晶配列膜被覆基板及びその製造方法
KR20120120388A (ko) 2010-02-01 2012-11-01 닛본 덴끼 가부시끼가이샤 아몰퍼스 산화물 박막, 이것을 이용한 박막 트랜지스터 및 그 제조 방법
WO2011132769A1 (ja) 2010-04-23 2011-10-27 株式会社日立製作所 半導体装置およびそれを用いたrfidタグならびに表示装置
JP2012023880A (ja) * 2010-07-15 2012-02-02 Hitachi Car Eng Co Ltd ブラシレスモータの制御装置
CN107947763B (zh) 2010-08-06 2021-12-28 株式会社半导体能源研究所 半导体集成电路
KR20180124158A (ko) 2010-09-15 2018-11-20 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 표시 장치 및 그 제작 방법
JP5780902B2 (ja) * 2010-10-12 2015-09-16 出光興産株式会社 半導体薄膜、薄膜トランジスタ及びその製造方法
US8809852B2 (en) * 2010-11-30 2014-08-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor film, semiconductor element, semiconductor device, and method for manufacturing the same
CN103339715B (zh) * 2010-12-03 2016-01-13 株式会社半导体能源研究所 氧化物半导体膜以及半导体装置
JP5864054B2 (ja) * 2010-12-28 2016-02-17 株式会社半導体エネルギー研究所 半導体装置
US8536571B2 (en) 2011-01-12 2013-09-17 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
US9494829B2 (en) * 2011-01-28 2016-11-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and liquid crystal display device containing the same
JP5429718B2 (ja) 2011-03-08 2014-02-26 合同会社先端配線材料研究所 酸化物半導体用電極、その形成方法
US8686416B2 (en) 2011-03-25 2014-04-01 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor film and semiconductor device
US9006803B2 (en) 2011-04-22 2015-04-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing thereof
CN105931967B (zh) * 2011-04-27 2019-05-03 株式会社半导体能源研究所 半导体装置的制造方法
US9397222B2 (en) * 2011-05-13 2016-07-19 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic device
US8693626B2 (en) 2011-06-17 2014-04-08 Uop Llc Solid material characterization with X-ray spectra in both transmission and fluoresence modes
JP5517268B2 (ja) * 2012-03-26 2014-06-11 株式会社日本触媒 微粒子状金属酸化物とその用途
CN104769150B (zh) 2012-11-08 2018-09-21 株式会社半导体能源研究所 金属氧化物膜及金属氧化物膜的形成方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006165529A (ja) * 2004-11-10 2006-06-22 Canon Inc 非晶質酸化物、及び電界効果型トランジスタ
JP2008042067A (ja) * 2006-08-09 2008-02-21 Canon Inc 酸化物半導体膜のドライエッチング方法
JP2010226101A (ja) * 2009-02-27 2010-10-07 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法
JP2011029630A (ja) * 2009-06-30 2011-02-10 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
WO2011027467A1 (ja) * 2009-09-04 2011-03-10 株式会社 東芝 薄膜トランジスタ及びその製造方法
JP2012186383A (ja) * 2011-03-07 2012-09-27 Dainippon Printing Co Ltd 薄膜トランジスタの製造方法

Cited By (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10461099B2 (en) 2012-11-08 2019-10-29 Semiconductor Energy Laboratory Co., Ltd. Metal oxide film and method for forming metal oxide film
JP2017123485A (ja) * 2012-11-08 2017-07-13 株式会社半導体エネルギー研究所 半導体装置及び半導体装置の作製方法
US11652110B2 (en) 2012-11-08 2023-05-16 Semiconductor Energy Laboratory Co., Ltd. Metal oxide film and method for forming metal oxide film
US9831274B2 (en) 2012-11-08 2017-11-28 Semiconductor Energy Laboratory Co., Ltd. Metal oxide film and method for forming metal oxide film
US9871058B2 (en) 2012-11-08 2018-01-16 Semiconductor Energy Laboratory Co., Ltd. Metal oxide film and method for forming metal oxide film
US9881939B2 (en) 2012-11-08 2018-01-30 Semiconductor Energy Laboratory Co., Ltd. Metal oxide film and method for forming metal oxide film
US10892282B2 (en) 2012-11-08 2021-01-12 Semiconductor Energy Laboratory Co., Ltd. Metal oxide film and method for forming metal oxide film
US11978742B2 (en) 2012-11-08 2024-05-07 Semiconductor Energy Laboratory Co., Ltd. Metal oxide film and method for forming metal oxide film
JP2015046499A (ja) * 2013-08-28 2015-03-12 三菱電機株式会社 薄膜トランジスタおよびその製造方法ならびに液晶表示装置
WO2017125797A1 (ja) * 2016-01-18 2017-07-27 株式会社半導体エネルギー研究所 金属酸化物膜及びその形成方法、ならびに半導体装置
US11489076B2 (en) 2016-03-22 2022-11-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and display device including the same
JP2020205437A (ja) * 2016-03-22 2020-12-24 株式会社半導体エネルギー研究所 トランジスタ
US11721769B2 (en) 2016-03-22 2023-08-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and display device including the same
JP2017188674A (ja) * 2016-04-01 2017-10-12 株式会社半導体エネルギー研究所 複合酸化物半導体、およびその作製方法
WO2018221294A1 (ja) * 2017-05-31 2018-12-06 シャープ株式会社 アクティブマトリクス基板およびその製造方法
US11069722B2 (en) 2017-05-31 2021-07-20 Sharp Kabushiki Kaisha Active matrix substrate and method of manufacturing same
CN110692125B (zh) * 2017-05-31 2023-10-27 夏普株式会社 有源矩阵基板及其制造方法
CN110692125A (zh) * 2017-05-31 2020-01-14 夏普株式会社 有源矩阵基板及其制造方法

Also Published As

Publication number Publication date
JP2020061564A (ja) 2020-04-16
JP2019145805A (ja) 2019-08-29
US11652110B2 (en) 2023-05-16
JP7193584B2 (ja) 2022-12-20
US9831274B2 (en) 2017-11-28
KR20230152795A (ko) 2023-11-03
KR102462520B1 (ko) 2022-11-03
JP5894693B2 (ja) 2016-03-30
JP2017123485A (ja) 2017-07-13
DE112013005331T5 (de) 2015-11-19
US9871058B2 (en) 2018-01-16
TWI553716B (zh) 2016-10-11
JP2021166299A (ja) 2021-10-14
CN105734493A (zh) 2016-07-06
TW201631641A (zh) 2016-09-01
CN105870196A (zh) 2016-08-17
KR101710316B1 (ko) 2017-02-24
JP2015149505A (ja) 2015-08-20
US20150294994A1 (en) 2015-10-15
TWI649794B (zh) 2019-02-01
JP2016065317A (ja) 2016-04-28
KR20150082299A (ko) 2015-07-15
KR102072340B1 (ko) 2020-01-31
IN2015DN03772A (ja) 2015-10-02
KR20160042465A (ko) 2016-04-19
US9881939B2 (en) 2018-01-30
US20230369341A1 (en) 2023-11-16
KR20220150439A (ko) 2022-11-10
TWI605500B (zh) 2017-11-11
CN105779940A (zh) 2016-07-20
KR102006585B1 (ko) 2019-08-01
CN104769150B (zh) 2018-09-21
JP5894702B1 (ja) 2016-03-30
US20210225887A1 (en) 2021-07-22
TWI579907B (zh) 2017-04-21
TW201430920A (zh) 2014-08-01
JP2019176187A (ja) 2019-10-10
US11978742B2 (en) 2024-05-07
KR102072099B1 (ko) 2020-01-31
KR101728289B1 (ko) 2017-04-18
CN105734493B (zh) 2018-11-16
KR20180091960A (ko) 2018-08-16
KR20210008942A (ko) 2021-01-25
JP6556395B2 (ja) 2019-08-07
US20180323220A1 (en) 2018-11-08
TWI555068B (zh) 2016-10-21
US10892282B2 (en) 2021-01-12
KR20160042464A (ko) 2016-04-19
TW201812874A (zh) 2018-04-01
TW201630059A (zh) 2016-08-16
JP2016027209A (ja) 2016-02-18
JP6246404B2 (ja) 2017-12-13
JP6502605B2 (ja) 2019-04-17
US20150270405A1 (en) 2015-09-24
JP6556396B1 (ja) 2019-08-07
JP7475422B2 (ja) 2024-04-26
WO2014073585A1 (en) 2014-05-15
US20140124776A1 (en) 2014-05-08
JP2018164099A (ja) 2018-10-18
US20180151596A1 (en) 2018-05-31
JP2015172247A (ja) 2015-10-01
JP2019114808A (ja) 2019-07-11
JP5919428B2 (ja) 2016-05-18
CN104769150A (zh) 2015-07-08
US10461099B2 (en) 2019-10-29
DE112013007567B3 (de) 2018-11-15
KR20200011610A (ko) 2020-02-03
JP2023036656A (ja) 2023-03-14
CN105870196B (zh) 2018-05-15
JP6905042B2 (ja) 2021-07-21
KR20160042463A (ko) 2016-04-19
JP5894694B2 (ja) 2016-03-30
KR20190090082A (ko) 2019-07-31
JP6634539B2 (ja) 2020-01-22
TW201630058A (zh) 2016-08-16
JP2015149506A (ja) 2015-08-20
CN109065553A (zh) 2018-12-21
KR20190090083A (ko) 2019-07-31
KR102072260B1 (ko) 2020-01-31

Similar Documents

Publication Publication Date Title
JP6556396B1 (ja) 表示装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20161021

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20161021

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170317

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170712

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170829

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20171027

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20180327

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20180621