WO2013187486A1 - 薄膜トランジスタ、薄膜トランジスタの製造方法および半導体装置 - Google Patents

薄膜トランジスタ、薄膜トランジスタの製造方法および半導体装置 Download PDF

Info

Publication number
WO2013187486A1
WO2013187486A1 PCT/JP2013/066384 JP2013066384W WO2013187486A1 WO 2013187486 A1 WO2013187486 A1 WO 2013187486A1 JP 2013066384 W JP2013066384 W JP 2013066384W WO 2013187486 A1 WO2013187486 A1 WO 2013187486A1
Authority
WO
WIPO (PCT)
Prior art keywords
film transistor
thin film
semiconductor layer
oxide
manufacturing
Prior art date
Application number
PCT/JP2013/066384
Other languages
English (en)
French (fr)
Inventor
一仁 塚越
ピーター ダルマワン
慎也 相川
生田目　俊秀
佳一 柳沢
Original Assignee
独立行政法人物質・材料研究機構
独立行政法人理化学研究所
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 独立行政法人物質・材料研究機構, 独立行政法人理化学研究所 filed Critical 独立行政法人物質・材料研究機構
Priority to JP2014521410A priority Critical patent/JP5846563B2/ja
Priority to KR1020147012459A priority patent/KR20140071491A/ko
Publication of WO2013187486A1 publication Critical patent/WO2013187486A1/ja

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/0021—Reactive sputtering or evaporation
    • C23C14/0036—Reactive sputtering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/08—Oxides
    • C23C14/086—Oxides of zinc, germanium, cadmium, indium, tin, thallium or bismuth
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34—Sputtering
    • C23C14/3407—Cathode assembly for sputtering apparatus, e.g. Target
    • C23C14/3414—Metallurgical or chemical aspects of target preparation, e.g. casting, powder metallurgy

Definitions

  • the present invention relates to a thin film transistor, a method for manufacturing the thin film transistor, and a semiconductor device.
  • This application claims priority based on Japanese Patent Application No. 2012-134940 filed in Japan on June 14, 2012, the contents of which are incorporated herein by reference.
  • Thin film transistors are widely used as switching elements for liquid crystal displays and organic electroluminescence (EL) displays that employ an active matrix drive system.
  • TFT a semiconductor layer (channel layer) using amorphous silicon or polysilicon
  • TFTs using In (indium) -Zn (zinc) -O-based metal oxides or In-Ga (gallium) -Zn-O-based metal oxides for the semiconductor layer in order to improve various characteristics.
  • a thin film transistor using a metal oxide material for forming the semiconductor layer may be referred to as "oxide film transistor”.
  • an oxide film transistor Since such an oxide film transistor has n-type conductivity and exhibits higher channel mobility than amorphous silicon or polysilicon, it can be suitably used as a switching element for a high-definition display or a large-screen display.
  • the semiconductor layer made of a metal oxide does not exhibit p-type conduction in principle and the off current is extremely small, the use of an oxide film transistor has the advantage that power consumption can be reduced.
  • Zn contained easily reacts with moisture in the air.
  • the characteristic change is likely to occur after the fabrication of the oxide film transistor.
  • it is necessary to protect the semiconductor layer of the oxide film transistor, which increases the process load.
  • the present invention has been made in view of such circumstances, and an object of the present invention is to provide a thin film transistor in which a change in characteristics is suppressed using a novel semiconductor material. It is another object of the present invention to provide a method for manufacturing a thin film transistor using a novel semiconductor material in which a change in characteristics is suppressed. It is another object to provide a semiconductor device having such a thin film transistor.
  • a thin film transistor includes a source electrode and a drain electrode, a semiconductor layer provided in contact with the source electrode and the drain electrode, and the source electrode and the drain electrode.
  • a gate electrode provided corresponding to a channel between the gate electrode and an insulator layer provided between the gate electrode and the semiconductor layer, wherein the semiconductor layer is formed of indium and an atomic number It is a complex metal oxide containing 73 or more metal atoms.
  • the surface of the semiconductor layer may have a root mean square roughness measured by an atomic force microscope of 1.0 nm or less.
  • the semiconductor layer may have a thickness of 20 nm or less.
  • the metal atom having an atomic number of 73 or more may be tungsten.
  • the thin film transistor manufacturing method includes a composite metal oxide containing indium and the metal atom having an atomic number of 73 or more by a physical vapor deposition method using a target and a process gas.
  • the oxide of the atomic number 73 or more metal atoms it is also possible tungsten oxide.
  • the content of the tungsten oxide contained in the sintered body may be 10% by mass or less.
  • the step of forming the semiconductor layer may be performed at 10 ° C. or higher 100 ° C. or less.
  • the thin film transistor according to another aspect of the present invention is manufactured by the above-described thin film transistor manufacturing method.
  • a semiconductor device includes a substrate and the above thin film transistor.
  • a thin film transistor in which a change in characteristics is suppressed using a novel semiconductor material can be provided.
  • a method for manufacturing a thin film transistor in which a change in characteristics is suppressed using a novel semiconductor material can be provided.
  • a semiconductor device including such a thin film transistor can be provided.
  • the thin film transistor of this embodiment includes a source electrode and a drain electrode, a semiconductor layer provided in contact with the source electrode and the drain electrode, and a gate provided corresponding to a channel between the source electrode and the drain electrode.
  • a material for forming the semiconductor layer is a composite metal oxide containing indium and a metal atom having an atomic number of 73 or more.
  • a semiconductor layer made of a composite metal oxide containing indium and the metal atom having the atomic number of 73 or more is formed by physical vapor deposition using a target and a process gas.
  • the target is a sintered body containing indium oxide powder and metal atom oxide powder having an atomic number of 73 or more.
  • the process gas is a mixed gas of a rare gas and oxygen and does not include a compound having a hydrogen atom.
  • the thin film transistor of this embodiment is manufactured by the above-described thin film transistor manufacturing method.
  • the semiconductor device of this embodiment includes a substrate and a thin film transistor provided on the substrate.
  • the thin film transistor is a thin film transistor manufactured by the above-described thin film transistor or the above-described thin film transistor manufacturing method. Hereinafter, it demonstrates in order.
  • FIG. 1 is a schematic cross-sectional view of a thin film transistor 1 and a semiconductor device 100 according to this embodiment.
  • the semiconductor device 100 of this embodiment includes a substrate 2 and the thin film transistor 1 of this embodiment formed on the substrate 2.
  • the semiconductor device 100 may have a wiring or an element (not shown) that is electrically connected to the thin film transistor 1.
  • a substrate formed of a known forming material can be used, and any of those having light transmission properties and those having no light transmission properties can be used.
  • Various substrates such as a resin substrate made of a polyester resin such as terephthalate) or a paper substrate can be used.
  • the substrate may be a composite material formed by combining a plurality of these materials. The thickness of the substrate 2 can be appropriately set according to the design.
  • the thin film transistor 1 is a so-called bottom gate type transistor.
  • the thin film transistor 1 includes a gate electrode 3 provided on a substrate 2, an insulator layer 4 provided to cover the gate electrode 3, a semiconductor layer 5 provided on the upper surface of the insulator layer 4, It has a source electrode 6 and a drain electrode 7 provided in contact with the semiconductor layer 5 on the upper surface.
  • the gate electrode 3 is provided corresponding to the channel region A of the semiconductor layer 5 (at a position overlapping the channel region A in a plan view).
  • the gate electrode 3, the source electrode 6, and the drain electrode 7, those formed of a generally known material can be used.
  • the material for forming these electrodes include aluminum (Al), gold (Au), silver (Ag), copper (Cu), nickel (Ni), molybdenum (Mo), tantalum (Ta), and tungsten (W).
  • the material for forming these electrodes include aluminum (Al), gold (Au), silver (Ag), copper (Cu), nickel (Ni), molybdenum (Mo), tantalum (Ta), and tungsten (W).
  • metal materials such as these and alloys thereof; conductive oxides such as indium tin oxide (ITO) and zinc oxide (ZnO).
  • ITO indium tin oxide
  • ZnO zinc oxide
  • These electrodes may have a double- or more layered structure, the layered structure, for example, the surface may be formed by plating a metal material.
  • the source electrode 6, drain electrode 7 may be those formed by the same formation material, or may be formed of different formation materials. Since manufacture becomes easy, it is preferable that the source electrode 6 and the drain electrode 7 are the same formation material.
  • the insulator layer 4 is formed using either an inorganic material or an organic material as long as it has insulating properties and can electrically insulate the gate electrode 3 from the source electrode 6 and the drain electrode 7. May be.
  • the inorganic material include generally known insulating oxides such as SiO 2 , SiN x , SiON, Al 2 O 3 , and AlN, nitrides, and oxynitrides.
  • the organic material include acrylic resin, epoxy resin, silicone resin, and fluorine resin.
  • the organic material is preferably a photocurable resin material because it is easy to manufacture and process.
  • the semiconductor layer 5 is made of a composite metal oxide containing indium and a metal atom having an atomic number of 73 or more. That is, the semiconductor layer 5 contains the composite metal oxide.
  • the metal atom having an atomic number of 73 or more contained in the semiconductor layer 5 is preferably a metal atom belonging to the sixth period in the periodic table. Specific examples of such metal atoms include tantalum (Ta), tungsten (W), rhenium (Re), osmium (Os), iridium (Ir), platinum (Pt), gold (Au), and mercury (Hg). ), Thallium (Tl), and lead (Pb). Among these, tungsten is more preferable.
  • the ratio (percentage) of the content (number of atoms) of the metal atom having an atomic number of 73 or more to the total amount (number of atoms) of the metal atom having an atomic number of 73 or more and indium is preferably 0. 5 to 10 atomic%.
  • the remainder other than the metal atom having an atomic number of 73 or more is indium, oxygen atoms, and inevitable impurities.
  • the ratio (percentage) of the tungsten content (number of atoms) to the total amount (number of atoms) of tungsten and indium in the composite metal oxide is preferably 0.00. It is 5 to 10 atomic%, and more preferably 0.5 to 2 atomic%.
  • metal atoms having an atomic number of 73 or more suppress local crystallization of indium oxide during the formation of the semiconductor layer, and indium oxide tends to be in an amorphous state. As a result, the flatness of the film surface is also increased. Therefore, the semiconductor layer 5 is in a homogeneous amorphous state.
  • In-Zn-O-based metal oxides and In-Ga-Zn-O-based metal oxides which are generally known oxide semiconductors, zinc oxide contained in large amounts are easily altered by water. Therefore, a thin film transistor in which a semiconductor layer is formed using these oxide semiconductors needs to appropriately protect the semiconductor layer and suppress deterioration.
  • the semiconductor layer 5 of the thin film transistor 1 of the present embodiment does not need protection because it does not contain zinc oxide, which is easily altered by water.
  • both dry etching and wet etching can be employed, so that the degree of freedom of the process is increased.
  • the semiconductor layer 5 of the thin film transistor 1 of the present embodiment does not contain Ga with a high raw material unit price, the cost related to the target at the time of manufacturing can be reduced, and the manufacturing cost of the thin film transistor can also be reduced.
  • the surface of the semiconductor layer 5 has a root mean square roughness (Rq) measured by an atomic force microscope of 1.0 nm or less. Since Rq is ideally 0 nm, the lower limit value of Rq is 0 nm.
  • the upper limit of Rq is preferably 0.7 nm or less, more preferably 0.5 nm or less, and still more preferably 0.3 nm or less.
  • the root mean square roughness (Rq) is an observation image obtained by measuring a measurement area of 5 ⁇ m ⁇ 5 ⁇ m using an atomic force microscope (manufactured by SII, model number SPI5000, tapping mode observation). The value calculated using.
  • the thickness of the semiconductor layer 5 is preferably 20 nm or less, and more preferably 10 nm or less.
  • the thickness of the semiconductor layer 5 is measured by using a crystal oscillation type film thickness meter disposed mainly in the sputtering chamber for forming the semiconductor layer 5 for the purpose of film thickness calibration.
  • the In-Zn-O-based metal oxide or In-Ga-Zn-O-based metal oxide tends to polycrystalline form at the time of forming the semiconductor layer. For this reason, in a conventionally known oxide film transistor, the surface of the semiconductor layer does not become so flat as to exhibit the above-mentioned root mean square roughness due to crystal grains contained in the semiconductor layer. Further, the semiconductor layer of the commonly known oxide film transistor, due to such crystal grains, the electrical conductivity in the plane direction is decreased.
  • a film is used in order to form a continuous layer in the plane direction (in order not to form a discontinuous region) and to ensure conductivity.
  • the thickness is 30 to 80 nm.
  • the surface exhibits a root mean square roughness as described above, a very flat surface. For this reason, even if the semiconductor layer 5 is formed thin, it is difficult to be discontinuous.
  • the semiconductor layer made of a generally known oxide semiconductor unlike the above-described semiconductor layer made of a generally known oxide semiconductor, a phenomenon in which crystal grains locally grow inside the formed semiconductor layer 5 hardly occurs, and the electric conductivity caused by the crystal grains is not generated. There is no decline.
  • the thickness of the semiconductor layer 5 can be reduced as described above. Thereby, the material cost which forms the semiconductor layer 5 can be suppressed. Furthermore, since the time required for forming the semiconductor layer can be shortened as compared with a conventionally known oxide film transistor, the manufacturing time can be shortened.
  • the thin film transistor 1 and the semiconductor device 100 of the present embodiment are configured as described above.
  • the semiconductor layer of the thin film transistor of this embodiment can also be formed by using physical vapor deposition (or physical vapor deposition).
  • examples of physical vapor deposition include vapor deposition and sputtering.
  • the vapor deposition method, vacuum deposition method, molecular beam deposition (MBA), ion plating method can be exemplified an ion beam deposition method.
  • examples of the sputtering method include conventional sputtering, magnetron sputtering, ion beam sputtering, ECR (electron cyclotron resonance) sputtering, and reactive sputtering.
  • reactive sputtering method DC (direct current) sputtering method, a film formation method such as a radio frequency (RF) sputtering.
  • RF radio frequency
  • a thin film transistor using the following manufacturing method.
  • the following manufacturing method is used, a higher quality thin film transistor can be manufactured.
  • the gate electrode 3 and the insulator layer 4 are formed on the substrate 2 by a generally known method, and then the semiconductor layer 5 is formed.
  • the semiconductor layer 5 is manufactured by physical vapor deposition using a target and a process gas.
  • the target is a sintered body containing indium oxide powder and metal atom oxide powder having an atomic number of 73 or more.
  • the process gas is a mixed gas of a rare gas and oxygen and does not include a compound having a hydrogen atom.
  • a sputtering method as a physical vapor deposition method.
  • the ratio (percentage) of the content (number of atoms) of metal atoms having an atomic number of 73 or more to the total amount (number of atoms) of metal atoms having an atomic number of 73 or more and indium is preferably 0.5. ⁇ 10 atomic%.
  • the remainder other than the metal atom having an atomic number of 73 or more is indium, oxygen atoms, and inevitable impurities.
  • the composition of the semiconductor layer 5 to be formed (the composition of elements other than oxygen atoms) and the composition of the target (the composition of elements other than oxygen atoms) are the same or substantially the same.
  • a target having substantially the same composition (composition of elements other than oxygen atoms) as the composition of the target semiconductor layer 5 (composition of elements other than oxygen atoms).
  • tungsten oxide includes W 2 O 3 , WO 2 , and WO 3 .
  • W 2 O 3 and WO 2 may be mixed in a trace amount, but the composition of tungsten oxide is WO 3 without changing.
  • a tungsten oxide, WO 3, or W 2 O 3 and WO 2 means a WO 3 were mixed in trace amounts.
  • the target may be mixed with impurities such as additives (metal oxide, etc.) in an amount equal to or less than the content (mass%) of tungsten oxide.
  • impurities such as additives (metal oxide, etc.) in an amount equal to or less than the content (mass%) of tungsten oxide.
  • a metal oxide (such as zinc oxide) other than indium oxide and tungsten oxide may be mixed into the target at a ratio equal to or lower than the content of tungsten oxide as an unintentional impurity.
  • the ratio (percentage) of the tungsten content (number of atoms) to the total amount (number of atoms) of tungsten and indium in the sintered body is preferably 0.5 to 10 atomic%, more preferably 0. .5 to 2 atomic%.
  • In-Zn-O-based metal oxides and In-Ga-Zn-O-based metal oxides which are commonly known oxide semiconductors
  • indium oxide is used as a “host material”
  • zinc oxide or gallium oxide is used as a “guest”.
  • a guest material zinc oxide or gallium oxide in an amount of 20 to 30% (20 to 30%) is mixed with the amount of the host material (indium oxide).
  • the semiconductor layer 5 of the thin film transistor 1 of the present embodiment is formed using the sintered body as described above as a target. Therefore, in the thin film transistor 1 manufactured by the manufacturing method according to the present embodiment, the oxide semiconductor of the semiconductor layer 5 has a guest material (indium oxide) content relative to the content of the host material (indium oxide) as compared with a conventionally known oxide semiconductor. The ratio of the content of (tungsten oxide) is extremely small.
  • a mixed gas of a rare gas and oxygen is used as a process gas.
  • the rare gas include helium, neon, argon, krypton, and xenon.
  • the amount (volume ratio) of oxygen gas in the process gas is preferably 8.5 to 12% by volume.
  • the process gas does not include a compound having a hydrogen atom.
  • “not containing a compound having a hydrogen atom” means that a compound having a hydrogen atom such as water (H 2 O) or hydrogen gas (H 2 ) is not intentionally mixed in the process gas. . In this way of thinking, it is not excluded that the gas to be used or moisture or hydrogen gas existing in a minute amount in the work environment is unintentionally mixed in the process gas.
  • a hydrogen atom (proton) is mixed into the inside of the film formed by sputtering.
  • the semiconductor layer contains such hydrogen atoms
  • the hydrogen atoms move in the semiconductor layer due to the current supplied when the transistor is driven, and the properties of the semiconductor layer are not stable. Therefore, in a thin film transistor having a semiconductor layer containing hydrogen atoms, the threshold voltage, which is the minimum gate voltage at which current begins to flow between two electrodes (source-drain), varies, and the operation is difficult to stabilize.
  • the formed semiconductor layer contains metal atoms having an atomic number of 73 or more, and the metal atoms undergo local crystal growth. Suppress. Therefore, as in the above In-Zn-O-based metal oxide or In-Ga-Zn-O-based metal oxide, there is no need to include water in the process gas. Therefore, in the method for manufacturing a thin film transistor of this embodiment, a gas that contains a rare gas and oxygen and does not contain a gas component containing hydrogen atoms such as water and hydrogen can be used as a process gas.
  • a step of forming a semiconductor layer can be formed suitably semiconductor layer by performing at 10 ° C. or higher 100 ° C. or less. Further, the step of forming the semiconductor layer is preferably performed at room temperature.
  • “implemented at room temperature” means that the semiconductor layer is not heated for the step of forming the semiconductor layer, and the temperature adjustment of the working environment is unnecessary.
  • the sputtering method employed in the method of manufacturing the thin film transistor of the present embodiment it is possible to use a known, RF sputtering, AC sputtering, DC sputtering.
  • the target may be a sintered body of a mixture of these powders as long as it uses indium oxide powder and metal oxide oxide powder having an atomic number of 73 or more. It may be a sintered body.
  • the semiconductor layer can be formed by co-sputtering using a plurality of sintered bodies. The manufacturing method of the thin film transistor of this embodiment is as described above.
  • the thin film transistor in which the characteristic change is suppressed has high reliability.
  • top contact type thin film transistor has been described.
  • present invention can also be applied to a so-called bottom contact type thin film transistor.
  • Example 1 the thin film transistor 10 shown in FIG. 2 was manufactured and the operation was confirmed.
  • the thin film transistor 10 shown in FIG. 2 has the same structure as that of the thin film transistor 1 shown in FIG. 1, and instead of the gate electrode 3 included in the thin film transistor 1 shown in FIG. 1, a Si layer 8 doped with a large amount of p-type impurities is used. It has been.
  • the thin film transistor 10 of the example was manufactured as follows.
  • the insulator layer 4 was formed by oxidizing the surface using a Si substrate doped with a p-type impurity.
  • the semiconductor layer 5 was formed on the surface of the insulator layer 4 using a method described later.
  • the source electrode 6 and the drain electrode 7 were formed by mask vapor deposition on the surface of the semiconductor layer 5.
  • the source electrode 6 and the drain electrode 7 used gold (Au) as a forming material and had a thickness of 40 nm. Further, the separation distance (gate length) between the source electrode 6 and the drain electrode 7 was 350 ⁇ m, and the length of the facing portion was 940 ⁇ m.
  • the semiconductor layer 5 is formed by a sputtering method (DC sputtering) under the following sputtering conditions using an IWO target (manufactured by Sumitomo Metal Mining Co., Ltd.) as a target material using a sputtering apparatus (manufactured by Shinko Seiki Co., Ltd., STV4321 type). did.
  • an IWO target an In 2 O 3 -based sample product to which 1% by mass of tungsten oxide (WO 3 ) was added was used.
  • the thickness of the deposited semiconductor layer 5 was 10 nm.
  • the root mean square roughness of the surface of the formed semiconductor layer was measured with an atomic force microscope (manufactured by SII, model number SPI5000, tapping mode observation). The root mean square roughness of the surface was 0.24 nm.
  • FIG. 3 is a graph showing the results of measuring the characteristics of the thin film transistor 10.
  • FIG. 3A shows the transfer characteristics
  • FIG. 3B shows the output characteristics.
  • the field-effect mobility was 1.18 cm 2 / Vs. Further, the ratio (Ion / Ioff) between the drive current (Ion) and the leak current (Ioff) was 10 7 or more, and it was found that the leak current was very small. Furthermore, the threshold voltage was 26V. The threshold voltage can be adjusted by adjusting the characteristics of the semiconductor layer by changing the film formation conditions, the film thickness, and the like of the semiconductor layer. The subthreshold coefficient (S value) was 0.44 V / decade. Therefore, the operation of the thin film transistor of this example was confirmed.
  • FIG. 4 is a graph showing the relationship between the partial pressure of oxygen in the process gas and the conductivity of the formed semiconductor layer 5.
  • the conductivity of the semiconductor layer 5 was less than 10 ⁇ 9 S / cm.
  • the conductivity of the semiconductor layer 5 was about 10 ⁇ 6 S / cm or more.
  • the conductivity of the semiconductor layer 5 was about 10 ⁇ 8 S / cm.
  • Example 2 The semiconductor layer 5 is formed in the same manner as in Example 1 except that a target composed of 3 % by mass or 5% by mass of tungsten oxide (WO 3 ) and indium oxide (In 2 O 3 ) is used as the IWO target.
  • WO 3 tungsten oxide
  • In 2 O 3 indium oxide
  • the characteristic change of the thin film transistor of this embodiment is suppressed. Further, in the method for manufacturing the thin film transistor of this embodiment, it is not necessary to protect the semiconductor layer in order to prevent characteristic changes, and the process load is small. Furthermore, since Ga is not included, the cost concerning a target can be reduced. For this reason, this embodiment is preferably applicable to the manufacturing process of the switching element of a liquid crystal display or an organic electroluminescence (Electro Luminescence (EL)) display.
  • EL Electro Luminescence
  • 1, 10 thin film transistor, 2: substrate, 3: gate electrode, 4: insulator layer, 5: semiconductor layer, 6: source electrode, 7: drain electrode, 8: Si layer, 100: semiconductor device.

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Metallurgy (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Organic Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Thin Film Transistor (AREA)
  • Physical Vapour Deposition (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)

Abstract

　この薄膜トランジスタは、ソース電極およびドレイン電極と、前記ソース電極および前記ドレイン電極に接して設けられた半導体層と、前記ソース電極および前記ドレイン電極の間のチャネルに対応させて設けられたゲート電極と、前記ゲート電極と前記半導体層との間に設けられた絶縁体層と、を備え、前記半導体層の形成材料が、インジウムと、原子番号が７３以上の金属原子と、を含む複合金属酸化物である。

Description

薄膜トランジスタ、薄膜トランジスタの製造方法および半導体装置
　本発明は、薄膜トランジスタ、薄膜トランジスタの製造方法および半導体装置に関するものである。
　本願は、２０１２年６月１４日に、日本に出願された特願２０１２－１３４９４０号に基づき優先権を主張し、その内容をここに援用する。
　薄膜トランジスタ（Thin Film Transistor（ＴＦＴ））は、アクティブマトリクス駆動方式を採用する液晶ディスプレイや有機エレクトロルミネッセンス（Electro Luminescence（ＥＬ））ディスプレイのスイッチング素子として数多く利用されている。
　ＴＦＴとしては、半導体層（チャネル層）にアモルファスシリコンやポリシリコンを用いたものが知られている。近年では、種々の特性向上を図るため、半導体層にＩｎ（インジウム）－Ｚｎ（亜鉛）－Ｏ系の金属酸化物やＩｎ－Ｇａ（ガリウム）－Ｚｎ－Ｏ系の金属酸化物を用いたＴＦＴが検討されている（例えば、特許文献１参照）。以下の説明においては、半導体層の形成材料に金属酸化物を用いた薄膜トランジスタを「酸化膜トランジスタ」と称することがある。
　このような酸化膜トランジスタはｎ型伝導であり、アモルファスシリコンやポリシリコンよりも高いチャネル移動度を示すことから、高精細なディスプレイや大画面のディスプレイのスイッチング素子として好適に用いることができる。また、金属酸化物を形成材料とする半導体層には、原理上ｐ型伝導を示さないためにｏｆｆ電流が極めて小さくなることから、酸化膜トランジスタを用いると消費電力を低減できるという利点を有する。
　しかしながら、上記特許文献に記載された金属酸化物であるＩｎ－Ｚｎ－Ｏ系金属酸化物やＩｎ－Ｇａ－Ｚｎ－Ｏ系金属酸化物は、含有するＺｎが空気中の水分と反応しやすいため、酸化膜トランジスタの作製後に特性変化が起こりやすい。このような特性変化を防止するためには、酸化膜トランジスタの半導体層を保護する必要が生じ、工程負荷が大きくなる。
　そのため、従来知られた酸化膜トランジスタの特長を有しながら、特性変化を抑制可能とする、新規な半導体材料が求められていた。
特開２０１１―４４２５号公報
　本発明はこのような事情に鑑みてなされたものであって、新規な半導体材料を用い、特性変化が抑制された薄膜トランジスタを提供することを目的とする。また、新規な半導体材料を用い、特性変化が抑制された薄膜トランジスタの製造方法を提供することをあわせて目的とする。また、このような薄膜トランジスタを有する半導体装置を提供することをあわせて目的とする。
　上記の課題を解決するため、本発明の一態様に係る薄膜トランジスタは、ソース電極およびドレイン電極と、前記ソース電極および前記ドレイン電極に接して設けられた半導体層と、前記ソース電極および前記ドレイン電極の間のチャネルに対応させて設けられたゲート電極と、前記ゲート電極と前記半導体層との間に設けられた絶縁体層と、を備え、前記半導体層の形成材料が、インジウムと、原子番号が７３以上の金属原子と、を含む複合金属酸化物である。
　本発明の一態様に係る薄膜トランジスタにおいては、前記半導体層の表面は、原子間力顕微鏡で測定した二乗平均平方根粗さが１．０ｎｍ以下であることとしてもよい。
　本発明の一態様に係る薄膜トランジスタにおいては、前記半導体層の厚さは、２０ｎｍ以下であることとしてもよい。
　本発明の一態様に係る薄膜トランジスタにおいては、前記原子番号が７３以上の金属原子が、タングステンであることとしてもよい。
　また、本発明の一態様に係る薄膜トランジスタの製造方法は、ターゲットと、プロセスガスと、を用いた物理蒸着法により、インジウムと前記原子番号が７３以上の金属原子とを含む複合金属酸化物からなる半導体層を形成する工程を有し、前記ターゲットは、酸化インジウムの粉末と、原子番号が７３以上の金属原子の酸化物の粉末と、を含む焼結体であり、前記プロセスガスは、希ガスと酸素との混合ガスであり水素原子を有する化合物を含まない。
　本発明の一態様に係る薄膜トランジスタの製造方法においては、前記原子番号が７３以上の金属原子の酸化物が、酸化タングステンであることとしてもよい。
　本発明の一態様に係る薄膜トランジスタの製造方法においては、前記焼結体に含まれる前記酸化タングステンの含有量が、１０質量％以下であることとしてもよい。
　本発明の一態様に係る薄膜トランジスタの製造方法においては、前記半導体層を形成する工程を、１０℃以上１００℃以下で行うこととしてもよい。
　本発明の他の態様に係る薄膜トランジスタは、上述の薄膜トランジスタの製造方法により製造されている。
　また、本発明の一態様に係る半導体装置は、基板と、上述の薄膜トランジスタと、を有する。
　本発明の態様によれば、新規な半導体材料を用い、特性変化が抑制された薄膜トランジスタを提供することができる。また、新規な半導体材料を用い、特性変化が抑制された薄膜トランジスタの製造方法を提供することができる。また、このような薄膜トランジスタを有する半導体装置を提供することができる。
本実施形態に係る薄膜トランジスタおよび半導体装置の概略断面図である。 実施例の薄膜トランジスタの概略断面図である。 実施例１の薄膜トランジスタの特性の評価結果を示すグラフである。 実施例１のプロセスガス中の酸素分圧と、形成された半導体層の導電率との関係を示すグラフである。
　以下、図を参照しながら、本発明の実施形態に係る薄膜トランジスタ、薄膜トランジスタの製造方法および半導体装置について説明する。なお、以下の全ての図面においては、図面を見やすくするため、各構成要素の寸法や比率などは、実際の製品とは適宜異ならせて示している。
　本実施形態の薄膜トランジスタは、ソース電極およびドレイン電極と、前記ソース電極および前記ドレイン電極に接して設けられた半導体層と、前記ソース電極および前記ドレイン電極の間のチャネルに対応させて設けられたゲート電極と、前記ゲート電極と前記半導体層との間に設けられた絶縁体層と、を備える。前記半導体層の形成材料は、インジウムと、原子番号が７３以上の金属原子と、を含む複合金属酸化物である。
　また、本実施形態の薄膜トランジスタの製造方法は、ターゲットと、プロセスガスと、を用いた物理蒸着法により、インジウムと前記原子番号が７３以上の金属原子とを含む複合金属酸化物からなる半導体層を形成する工程を有する。前記ターゲットは、酸化インジウムの粉末と、原子番号が７３以上の金属原子の酸化物の粉末と、を含む焼結体である。前記プロセスガスは、希ガスと酸素との混合ガスであり水素原子を有する化合物を含まない。
　また、本実施形態の薄膜トランジスタは、上述の薄膜トランジスタの製造方法により製造されたものである。
　また、本実施形態の半導体装置は、基板と、前記基板に設けられた薄膜トランジスタと、を有する。前記薄膜トランジスタは、上述の薄膜トランジスタまたは上述の薄膜トランジスタの製造方法で製造された薄膜トランジスタである。
　以下、順に説明する。
（薄膜トランジスタ、半導体装置）
　図１は、本実施形態に係る薄膜トランジスタ１および半導体装置１００の概略断面図である。
　図に示すように、本実施形態の半導体装置１００は、基板２と、基板２上に形成された本実施形態の薄膜トランジスタ１とを備えている。半導体装置１００は、その他に薄膜トランジスタ１と電気的に接続する不図示の配線や素子を有していてもよい。
　基板２としては、公知の形成材料で形成されたものを用いることができ、光透過性を有するもの及び光透過性を有しないもののいずれも用いることができる。例えば、ケイ酸アルカリ系ガラス、石英ガラス、窒化ケイ素などを形成材料とする無機基板；シリコン基板；表面が絶縁処理された金属基板；アクリル樹脂、ポリカーボネート樹脂、ＰＥＴ（ポリエチレンテレフタレート）やＰＢＴ（ポリブチレンテレフタレート）などのポリエステル樹脂などを形成材料とする樹脂基板；紙性の基板などの種々のものを用いることができる。また、これらの材料を複数組み合わせた複合材料を形成材料とする基板であっても構わない。
　基板２の厚さは、設計に応じて適宜設定することができる。
　薄膜トランジスタ１は、いわゆるボトムゲート型のトランジスタである。薄膜トランジスタ１は、基板２上に設けられたゲート電極３と、ゲート電極３を覆って設けられた絶縁体層４と、絶縁体層４の上面に設けられた半導体層５と、半導体層５の上面において半導体層５に接して設けられたソース電極６およびドレイン電極７を有している。ゲート電極３は、半導体層５のチャネル領域Ａに対応させて（チャネル領域Ａと平面的に重なる位置に）設けられている。
　ゲート電極３、ソース電極６、ドレイン電極７としては、通常知られた材料で形成されたものを用いることができる。これらの電極の形成材料としては、例えば、アルミニウム（Ａｌ）、金（Ａｕ）、銀（Ａｇ）、銅（Ｃｕ）、ニッケル（Ｎｉ）、モリブデン（Ｍｏ）、タンタル（Ｔａ）、タングステン（Ｗ）などの金属材料やこれらの合金；インジウムスズ酸化物（Indium Tin Oxide、ＩＴＯ）、酸化亜鉛（ＺｎＯ）などの導電性酸化物を挙げることができる。また、これらの電極は、２層以上の積層構造を有してもよく、この積層構造は、例えば表面を金属材料でめっきすることにより形成されてもよい。
　ゲート電極３、ソース電極６、ドレイン電極７は、同じ形成材料で形成されたものであってもよく、異なる形成材料で形成されたものであってもよい。製造が容易となることから、ソース電極６とドレイン電極７とは同じ形成材料であることが好ましい。
　絶縁体層４は、絶縁性を有しゲート電極３と、ソース電極６およびドレイン電極７と、を電気的に絶縁することが可能であれば、無機材料および有機材料のいずれを用いて形成してもよい。無機材料としては、例えばＳｉＯ２、ＳｉＮｘ、ＳｉＯＮ，Ａｌ２Ｏ３、ＡｌＮなどの通常知られた絶縁性の酸化物、窒化物、酸窒化物を挙げることができる。有機材料としては、例えば、アクリル樹脂、エポキシ樹脂、シリコーン樹脂、フッ素系樹脂などを挙げることができる。有機材料は、製造や加工が容易であるため光硬化型の樹脂材料であることが好ましい。
　半導体層５は、インジウムと、原子番号が７３以上の金属原子と、を含む複合金属酸化物を形成材料としている。すなわち、半導体層５は、前記複合金属酸化物を含有する。半導体層５に含まれる原子番号が７３以上の金属原子としては、周期律表で第６周期に属する金属原子が好ましい。このような金属原子として、具体的には、タンタル（Ｔａ），タングステン（Ｗ），レニウム（Ｒｅ），オスミウム（Ｏｓ），イリジウム（Ｉｒ），白金（Ｐｔ），金（Ａｕ），水銀（Ｈｇ），タリウム（Ｔｌ），鉛（Ｐｂ）が挙げられる。中でも、タングステンがより好ましい。
　複合金属酸化物において、原子番号が７３以上の金属原子とインジウムの合計量（原子数）に対する原子番号が７３以上の金属原子の含有量（原子数）の比（百分率）は、好ましくは０．５～１０原子％である。原子番号が７３以上の金属原子以外の残部は、インジウム、酸素原子、及び不可避不純物である。
　原子番号が７３以上の金属原子がタングステンである場合、複合金属酸化物において、タングステンとインジウムの合計量（原子数）に対するタングステンの含有量（原子数）の比（百分率）は、好ましくは０．５～１０原子％であり、更に好ましくは０．５～２原子％である。
　本実施形態の半導体層５においては、原子番号が７３以上の金属原子が、半導体層の形成時における酸化インジウムの局所的な結晶化を抑制し、酸化インジウムはアモルファス状態になりやすい。この結果として、膜表面の平坦度も高くなる。そのため、半導体層５は均質なアモルファス状態となる。
　また、通常知られた酸化物半導体であるＩｎ－Ｚｎ－Ｏ系の金属酸化物やＩｎ－Ｇａ－Ｚｎ－Ｏ系の金属酸化物は、大量に含まれる酸化亜鉛が水で変質しやすい。そのため、これらの酸化物半導体を用いて半導体層を形成した薄膜トランジスタは、半導体層を適切に保護し、劣化を抑制する必要がある。
　これに対して、本実施形態の薄膜トランジスタ１の半導体層５は、水で変質しやすい酸化亜鉛を主成分としないため、保護が不要となる。また、半導体層５の形成において、エッチングが必要である場合には、ドライエッチングとウェットエッチングとの両方を採用することができるため、プロセスの自由度が高くなる。
　また、本実施形態の薄膜トランジスタ１の半導体層５は、原料単価の高いＧａを含まないため、製造時のターゲットに係るコストを低減でき、薄膜トランジスタの製造コストも低減できる。
　半導体層５の表面は、原子間力顕微鏡で測定した二乗平均平方根粗さ（Ｒｑ）が１．０ｎｍ以下である。Ｒｑは、理想的には０ｎｍであるため、Ｒｑの下限値は０ｎｍである。
　Ｒｑの上限は、好ましくは０．７ｎｍ以下であり、より好ましくは０．５ｎｍ以下であり、さらに好ましくは０．３ｎｍ以下である。
　ここで、本明細書において二乗平均平方根粗さ（Ｒｑ）は、原子間力顕微鏡（ＳＩＩ社製、型番ＳＰＩ５０００、タッピングモード観察）を用い、５μｍ×５μｍの測定領域を測定して得られる観察像を用いて算出される値を指す。
　また、半導体層５の厚さは、２０ｎｍ以下であることが好ましく、１０ｎｍ以下であることがより好ましい。なお、本実施形態において、半導体層５の厚さは、半導体層５を形成するスパッタチャンバー内に、膜厚校正を主目的として配置された水晶発振式膜厚計を用いて測定される。
　Ｉｎ－Ｚｎ－Ｏ系の金属酸化物やＩｎ－Ｇａ－Ｚｎ－Ｏ系の金属酸化物では、半導体層の形成時に多結晶状になりやすい。そのため、通常知られた酸化膜トランジスタでは、半導体層に含まれる結晶粒に起因して、半導体層の表面が、上述した二乗平均平方根粗さを示すほど平坦にはならない。また、通常知られた酸化膜トランジスタの半導体層は、このような結晶粒に起因して、面方向の電気伝導度が低下してしまう。
　そのため、通常知られた酸化物半導体を用いて半導体層を形成する場合には、面方向に連続した層とするため（不連続な領域を形成しないため）、及び導電性担保のために、膜厚を３０～８０ｎｍとしている。
　これに対して、本実施形態の半導体層５においては、表面が上述のような二乗平均平方根粗さを示し、非常に平坦な表面となる。そのため、半導体層５を薄く形成しても不連続にはなりにくい。また、上述の通常知られた酸化物半導体からなる半導体層とは異なり、形成した半導体層５の内部に局所的に結晶粒が成長するという現象も生じにくく、結晶粒に起因した電気伝導度の低下も見られない。
　したがって、本実施形態の薄膜トランジスタ１においては、半導体層５の厚さを上述のように薄くすることができる。これにより、半導体層５を形成する材料コストを抑制することができる。さらに、通常知られた酸化膜トランジスタと比べ、半導体層の成膜時間が短くてすむために、製造時間を短縮することができる。
　本実施形態の薄膜トランジスタ１および半導体装置１００は、以上のような構成となっている。
（薄膜トランジスタの製造方法）
　次に、本実施形態の薄膜トランジスタ１の製造方法について説明する。本実施形態の薄膜トランジスタの半導体層は、物理蒸着法（または物理気相成長法）を用いることにより形成することも可能である。
　ここで、物理蒸着法としては、蒸着法やスパッタ法が挙げられる。蒸着法としては、真空蒸着法、分子線蒸着法（ＭＢＡ）、イオンプレーティング法、イオンビーム蒸着法などを例示することができる。また、スパッタ法としては、コンベンショナル・スパッタリング、マグネトロン・スパッタリング、イオンビーム・スパッタリング、ＥＣＲ（電子サイクロトロン共鳴）・スパッタリング、反応性スパッタリングなどを例示することができる。スパッタ法においてプラズマを用いた場合は、反応性スパッタ法、ＤＣ（直流）スパッタ法、高周波（ＲＦ）スパッタ法等の成膜法を用いることができる。
　さらには、下記の製造方法を用いて薄膜トランジスタを製造することが好ましい。下記の製造方法を用いると、より高品質な薄膜トランジスタを製造することができる。
　本実施形態の薄膜トランジスタ１の製造方法においては、基板２の上に通常知られた方法でゲート電極３および絶縁体層４を形成し、次いで半導体層５を形成する。本実施形態の製造方法では、ターゲットと、プロセスガスと、を用いた物理蒸着法により、半導体層５は製造される。前記ターゲットは、酸化インジウムの粉末と、原子番号が７３以上の金属原子の酸化物の粉末と、を含む焼結体である。前記プロセスガスは、希ガスと酸素との混合ガスであり水素原子を有する化合物を含まない。ここでは、物理蒸着法としてスパッタ法を用いることとして説明する。
　焼結体において、原子番号が７３以上の金属原子とインジウムの合計量（原子数）に対する原子番号が７３以上の金属原子の含有量（原子数）の比（百分率）は、好ましくは０．５～１０原子％である。原子番号が７３以上の金属原子以外の残部は、インジウム、酸素原子、及び不可避不純物である。
　形成される半導体層５の組成（酸素原子以外の元素の組成）と、ターゲットの組成（酸素原子以外の元素の組成）とは、同一又はほぼ同一となる。このため、目的とする半導体層５の組成（酸素原子以外の元素の組成）とほぼ同一の組成（酸素原子以外の元素の組成）を有するターゲットを用意することが好ましい。
　例えば、半導体層５としてＩｎ－Ｗ－Ｏ系の金属酸化物を採用する場合には、ターゲットとしては、酸化インジウムの粉末と、酸化タングステンの粉末との焼結体を採用するとよい。なお、酸化タングステンには、Ｗ２Ｏ３、ＷＯ２、ＷＯ３が存在する。このうち、ＷＯ３が最も安定であり、かつ安価に製造される。ＷＯ３の製造過程では、Ｗ２Ｏ３及びＷＯ２が微量に混入する場合があるが、酸化タングステンの組成は変化せずＷＯ３である。本実施形態では、酸化タングステンとは、ＷＯ３、又はＷ２Ｏ３及びＷＯ２が微量に混入したＷＯ３を意味する。
　また、ターゲットには、酸化タングステンの含有量（質量％）以下の量で添加物（金属酸化物など）等の不純物が混入していてもよい。例えば、ターゲットに、意図しない不可避不純物として、酸化インジウムおよび酸化タングステン以外の金属酸化物（酸化亜鉛など）が、ターゲット全体における酸化タングステンの含有量以下の割合で混入することがあっても構わない。
　その場合、焼結体において、タングステンとインジウムの合計量（原子数）に対するタングステンの含有量（原子数）の比（百分率）は、好ましくは０．５～１０原子％であり、更に好ましくは０．５～２原子％である。
　通常知られた酸化物半導体であるＩｎ－Ｚｎ－Ｏ系の金属酸化物やＩｎ－Ｇａ－Ｚｎ－Ｏ系の金属酸化物では、酸化インジウムを「ホスト材料」、酸化亜鉛や酸化ガリウムを「ゲスト材料」とすると、ホスト材料（酸化インジウム）の量に対して、２割～３割（２０～３０％）の量のゲスト材料（酸化亜鉛や酸化ガリウム）が混入されている。
　これに対して、本実施形態の薄膜トランジスタ１の半導体層５は、上述のような焼結体をターゲットとして用いて形成される。そのため、本実施形態の製造方法で製造された薄膜トランジスタ１においては、半導体層５の酸化物半導体は、通常知られた酸化物半導体と比べて、ホスト材料（酸化インジウム）の含有量に対するゲスト材料（酸化タングステン）の含有量の比が、極めて少ないものとなる。
　また、薄膜トランジスタ１の製造方法においては、プロセスガスとして希ガスと酸素との混合ガスを用いる。希ガスとしては、ヘリウム、ネオン、アルゴン、クリプトン、キセノンが挙げられる。
　プロセスガス中の酸素ガスの量（体積比率）は、好ましくは８．５～１２体積％である。
　また、プロセスガスは、水素原子を有する化合物を含まない。ここで、「水素原子を有する化合物を含まない」とは、水（Ｈ２Ｏ）や水素ガス（Ｈ２）など水素原子を有する化合物をプロセスガス中に意図的には混合しないことを意味する。この考え方において、用いるガスや作業環境中に微量に存在する水分や水素ガスなどが、意図せずにプロセスガス中に混入してしまうことは排除しない。
　Ｉｎ－Ｚｎ－Ｏ系の金属酸化物やＩｎ－Ｇａ－Ｚｎ－Ｏ系の金属酸化物からなる半導体層の製造工程では、上述した局所的な結晶粒の成長を抑制し、良好な成膜を実現するため、プロセスガス中に少量の水を含有させることがある。また、プロセスガス中に水素を含有させることもある。
　このような水素原子を含むガスをプロセスガスとして用いてスパッタを行うと、スパッタで形成される膜の内部に水素原子（プロトン）が混入する。半導体層がこのような水素原子を内包していると、トランジスタの駆動時に通電させた電流により、半導体層内でこの水素原子が移動し、半導体層の性質が安定しない。そのため、水素原子を内包した半導体層を有する薄膜トランジスタでは、２つの電極間（ソース－ドレイン）を電流が流れ始める最小のゲート電圧である閾値電圧が変動し、動作が安定しにくい。
　これに対して、本実施形態の薄膜トランジスタの製造方法においては、上述したように、形成される半導体層では、原子番号が７３以上の金属原子が内包され、この金属原子が局所的な結晶成長を抑制する。そのため、上記Ｉｎ－Ｚｎ－Ｏ系の金属酸化物やＩｎ－Ｇａ－Ｚｎ－Ｏ系の金属酸化物のように、プロセスガスに水を含める必要がない。したがって、本実施形態の薄膜トランジスタの製造方法においては、プロセスガスとして、希ガスと酸素とを含み、水や水素などの水素原子を含むガス成分を含まないガスを用いることができる。
　本実施形態の薄膜トランジスタの製造方法においては、発明者の検討により、酸化インジウムと酸化タングステンとを含むターゲットを用いて半導体層を形成する場合、半導体層を構成する金属酸化物をアモルファス膜とするために高温を必要としないことが分かっている。そのため、薄膜トランジスタの製造方法においては、半導体層を形成する工程を、１０℃以上１００℃以下で行うことで好適に半導体層を形成することができる。さらには、半導体層を形成する工程を、室温で実施するとよい。ここで、「室温で実施」とは、半導体層を形成する工程のために非加熱であり、作業環境の温度調整が不要であることを意味する。
　本実施形態の薄膜トランジスタの製造方法において採用されるスパッタ法としては、ＲＦスパッタ、ＡＣスパッタ、ＤＣスパッタなど公知のものを用いることができる。
　また、ターゲットは、酸化インジウムの粉末と、原子番号が７３以上の金属原子の酸化物の粉末と、を用いていれば、これら粉末の混合物の焼結体であってもよく、それぞれの粉末の焼結体であってもよい。それぞれの金属酸化物の粉末毎に焼結体を形成する場合には、複数の焼結体を用いた共スパッタにより半導体層を形成することができる。
　本実施形態の薄膜トランジスタの製造方法は、以上のようになっている。
　以上のような構成の薄膜トランジスタによれば、新規な半導体材料を用いることで、特性変化が抑制される。
　また、以上のような構成の半導体装置によれば、特性変化が抑制された薄膜トランジスタを有し、高い信頼性を有する。
　また、以上のような薄膜トランジスタの製造方法によれば、新規な半導体材料を用い、特性変化が抑制された薄膜トランジスタを容易に製造することができる。
　なお、本実施形態においては、いわゆるボトムゲート型の薄膜トランジスタについて説明したが、本発明はいわゆるトップゲート型の薄膜トランジスタに適用することもできる。
　また、本実施形態においては、いわゆるトップコンタクト型の薄膜トランジスタについて説明したが、本発明はいわゆるボトムコンタクト型の薄膜トランジスタに適用することもできる。
　以上、添付図面を参照しながら本発明に係る好適な実施の形態例について説明したが、本発明は斯かる例に限定されないことは言うまでもない。上述した例において示した各構成部材の諸形状や組み合わせ等は一例であって、本発明の要件から逸脱しない範囲において設計要求等に基づき種々変更可能である。
　以下に本実施形態を実施例により説明するが、本実施形態はこれらの実施例に限定されるものではない。
（実施例１）
　本実施例においては、図２に示す薄膜トランジスタ１０を作製し、動作確認を行った。
　図２に示す薄膜トランジスタ１０は、図１に示した薄膜トランジスタ１と同様の構造を有し、図１の薄膜トランジスタ１が有するゲート電極３の代わりに、ｐ型不純物を多量にドープしたＳｉ層８が用いられている。
　実施例の薄膜トランジスタ１０は、以下のように製造した。ｐ型不純物をドープしたＳｉ基板を用い、表面を酸化することで絶縁体層４を形成した。次いで絶縁体層４の表面に後述の方法を用いて半導体層５を形成した。ソース電極６およびドレイン電極７は、半導体層５の表面にマスク蒸着することにより形成した。
　ソース電極６とドレイン電極７は、金（Ａｕ）を形成材料として用い、厚さは４０ｎｍであった。また、ソース電極６とドレイン電極７との離間距離（ゲート長）は３５０μｍであり、対向している部分の長さが９４０μｍであった。
　半導体層５は、スパッタ装置（神港精機社製、ＳＴＶ４３２１型）を用い、ターゲット材として、ＩＷＯターゲット（住友金属鉱山社製）を用いて以下のスパッタ条件でスパッタ法（ＤＣスパッタ）により成膜した。ＩＷＯターゲットとして、１質量％の酸化タングステン（ＷＯ３）が添加されたＩｎ２Ｏ３系のサンプル品を用いた。成膜した半導体層５の厚さは、１０ｎｍであった。
　（スパッタ条件）
　ＤＣ　ｐｏｗｅｒ　　　：５０Ｗ
　真空度　　　　　　　　：０．０６Ｐａ
　プロセスガス流量　　　：Ａｒ　３ｓｃｃｍ／Ｏ２　０．５ｓｃｃｍ
　　　　　　　　　　　　（ｓｃｃｍ：Standard Cubic Centimeter per Minute）
　基板温度　　　　　　　：２３℃。加熱なし
　形成された半導体層の表面の二乗平均平方根粗さを原子間力顕微鏡（ＳＩＩ社製、型番ＳＰＩ５０００、タッピングモード観察）で測定した。表面の二乗平均平方根粗さは０．２４ｎｍであった。
　このようにして作製された薄膜トランジスタ１０の特性は、評価環境を２３℃、暗所、真空中として測定した。図３は、薄膜トランジスタ１０の特性を測定した結果を示すグラフであり、図３（ａ）は伝達特性を示し、図３（ｂ）は出力特性を示す。
　本実施例で作製された薄膜トランジスタ１０では、電界効果移動度が１．１８ｃｍ２／Ｖｓであった。
　また、駆動電流（Ｉｏｎ）とリーク電流（Ｉｏｆｆ）との比（Ｉｏｎ／Ｉｏｆｆ）が１０７以上であり、極めてリーク電流が少ないことが分かった。
　さらに、閾値電圧は２６Ｖであった。半導体層の成膜条件、膜厚などを変更することにより、半導体層の特性を調整することで、この閾値電圧の調整が可能である。
　サブスレッショルド係数（Ｓ値）は０．４４Ｖ／ｄｅｃａｄｅであった。
　従って、本実施例の薄膜トランジスタの動作確認ができた。
　また、半導体層５を形成する際にプロセスガス中の酸素分圧を種々の値に調節する以外は、上記の方法と同様にして薄膜トランジスタ１０を作製した。そして、半導体層５の導電率を測定した。
　図４は、プロセスガス中の酸素分圧と、形成された半導体層５の導電率との関係を示すグラフである。
　半導体層５の導電率（σ）と酸素分圧（Ｐ（Ｏ２））とは以下の関係式で表された。
　σ＝ｅｘｐ｛－４４９×Ｐ（Ｏ２）－２．４４｝
　プロセスガス中の酸素分圧が高くなるほど、半導体層５の導電率が低くなることがわかる。プロセスガス中の酸素分圧が０．０４Ｐａ超の場合、半導体層５の導電率が１０－９Ｓ／ｃｍ未満となった。プロセスガス中の酸素分圧が０．０２８Ｐａ未満の場合、半導体層５の導電率が約１０－６Ｓ／ｃｍ以上となった。プロセスガス中の酸素分圧が０．０３～０．０３８Ｐａの場合、半導体層５の導電率は、約１０－８Ｓ／ｃｍとなった。
　このように、プロセスガス中の酸素分圧を調整することによって、半導体層５を再現性良く形成できることが分かった。
（実施例２）
　ＩＷＯターゲットとして、３質量％又は５質量％の酸化タングステン（ＷＯ３）と、酸化インジウム（Ｉｎ２Ｏ３）とからなるターゲットを用いる以外は、実施例１と同様にして半導体層５を成膜し、薄膜トランジスタ１０を作製した。
　薄膜トランジスタ１０の電気特性を測定した結果、電界効果移動度が良好な値であり、かつ極めてリーク電流が少ないことが分かった。従って、本実施例の薄膜トランジスタの動作確認ができた。
　以上の結果から、本実施形態の薄膜トランジスタの動作確認ができ、本実施形態の有用性が確かめられた。
　本実施形態の薄膜トランジスタは、特性変化が抑制されている。また本実施形態の薄膜トランジスタの製造方法では、特性変化を防止するために半導体層を保護する必要が無く、工程負荷が小さい。さらにＧａを含まないため、ターゲットに係るコストを低減できる。このため、本実施形態は、液晶ディスプレイや有機エレクトロルミネッセンス（Electro Luminescence（ＥＬ））ディスプレイのスイッチング素子の製造工程に好ましく適用できる。
１，１０：薄膜トランジスタ、２：基板、３：ゲート電極、４：絶縁体層、５：半導体層、６：ソース電極、７：ドレイン電極、８：Ｓｉ層、１００：半導体装置。

Claims (10)

  1. 　ソース電極およびドレイン電極と、
    　前記ソース電極および前記ドレイン電極に接して設けられた半導体層と、
    　前記ソース電極および前記ドレイン電極の間のチャネルに対応させて設けられたゲート電極と、
    　前記ゲート電極と前記半導体層との間に設けられた絶縁体層と、を備え、
    　前記半導体層の形成材料が、インジウムと、原子番号が７３以上の金属原子と、を含む複合金属酸化物である薄膜トランジスタ。
  2. 　前記半導体層の表面は、原子間力顕微鏡で測定した二乗平均平方根粗さが１．０ｎｍ以下である請求項１に記載の薄膜トランジスタ。
  3. 　前記半導体層の厚さは、２０ｎｍ以下である請求項１または２に記載の薄膜トランジスタ。
  4. 　前記原子番号が７３以上の金属原子が、タングステンである請求項１から３のいずれか１項に記載の薄膜トランジスタ。
  5. 　ターゲットと、プロセスガスと、を用いた物理蒸着法により、インジウムと前記原子番号が７３以上の金属原子とを含む複合金属酸化物からなる半導体層を形成する工程を有し、
    　前記ターゲットは、酸化インジウムの粉末と、原子番号が７３以上の金属原子の酸化物の粉末と、を含む焼結体であり、
    　前記プロセスガスは、希ガスと酸素との混合ガスであり水素原子を有する化合物を含まない薄膜トランジスタの製造方法。
  6. 　前記原子番号が７３以上の金属原子の酸化物が、酸化タングステンである請求項５に記載の薄膜トランジスタの製造方法。
  7. 　前記焼結体に含まれる前記酸化タングステンの含有量が、１０質量％以下である請求項６に記載の薄膜トランジスタの製造方法。
  8. 　前記半導体層を形成する工程を、１０℃以上１００℃以下で行う請求項５から７のいずれか１項に記載の薄膜トランジスタの製造方法。
  9. 　請求項５から８のいずれか１項に記載の薄膜トランジスタの製造方法により製造された薄膜トランジスタ。
  10. 　基板と、前記基板に設けられた請求項１から４および請求項９のいずれか１項に記載の薄膜トランジスタと、を有する半導体装置。
PCT/JP2013/066384 2012-06-14 2013-06-13 薄膜トランジスタ、薄膜トランジスタの製造方法および半導体装置 WO2013187486A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2014521410A JP5846563B2 (ja) 2012-06-14 2013-06-13 薄膜トランジスタ、薄膜トランジスタの製造方法および半導体装置
KR1020147012459A KR20140071491A (ko) 2012-06-14 2013-06-13 박막 트랜지스터, 박막 트랜지스터의 제조방법 및 반도체 장치

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2012-134940 2012-06-14
JP2012134940 2012-06-14

Publications (1)

Publication Number Publication Date
WO2013187486A1 true WO2013187486A1 (ja) 2013-12-19

Family

ID=49758304

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2013/066384 WO2013187486A1 (ja) 2012-06-14 2013-06-13 薄膜トランジスタ、薄膜トランジスタの製造方法および半導体装置

Country Status (3)

Country Link
JP (1) JP5846563B2 (ja)
KR (1) KR20140071491A (ja)
WO (1) WO2013187486A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015098785A1 (en) * 2013-12-26 2015-07-02 Ricoh Company, Ltd. P-type oxide semiconductor, composition for producing p-type oxide semiconductor, method for producing p-type oxide semiconductor, semiconductor element, display element, image display device, and system

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005292768A (ja) * 2004-03-09 2005-10-20 Idemitsu Kosan Co Ltd Ｔｆｔ基板及びスパッタリングターゲット及び液晶表示装置及び画素電極及び透明電極及びｔｆｔ基板の製造方法
JP2008192721A (ja) * 2007-02-02 2008-08-21 Bridgestone Corp 薄膜トランジスタ及びその製造方法
JP2010080936A (ja) * 2008-08-28 2010-04-08 Canon Inc アモルファス酸化物半導体及び該アモルファス酸化物半導体を用いた薄膜トランジスタ
JP2011254003A (ja) * 2010-06-03 2011-12-15 Fujitsu Ltd 半導体装置及びその製造方法
JP2012068597A (ja) * 2010-09-27 2012-04-05 Toshiba Corp アクティブマトリクス型有機ｅｌ表示装置およびその駆動方法
JP2012074622A (ja) * 2010-09-29 2012-04-12 Bridgestone Corp アモルファス酸化物半導体の成膜方法および薄膜トランジスタ

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005292768A (ja) * 2004-03-09 2005-10-20 Idemitsu Kosan Co Ltd Ｔｆｔ基板及びスパッタリングターゲット及び液晶表示装置及び画素電極及び透明電極及びｔｆｔ基板の製造方法
JP2008192721A (ja) * 2007-02-02 2008-08-21 Bridgestone Corp 薄膜トランジスタ及びその製造方法
JP2010080936A (ja) * 2008-08-28 2010-04-08 Canon Inc アモルファス酸化物半導体及び該アモルファス酸化物半導体を用いた薄膜トランジスタ
JP2011254003A (ja) * 2010-06-03 2011-12-15 Fujitsu Ltd 半導体装置及びその製造方法
JP2012068597A (ja) * 2010-09-27 2012-04-05 Toshiba Corp アクティブマトリクス型有機ｅｌ表示装置およびその駆動方法
JP2012074622A (ja) * 2010-09-29 2012-04-12 Bridgestone Corp アモルファス酸化物半導体の成膜方法および薄膜トランジスタ

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015098785A1 (en) * 2013-12-26 2015-07-02 Ricoh Company, Ltd. P-type oxide semiconductor, composition for producing p-type oxide semiconductor, method for producing p-type oxide semiconductor, semiconductor element, display element, image display device, and system
CN105849914A (zh) * 2013-12-26 2016-08-10 株式会社理光 p-型氧化物半导体、用于制造p-型氧化物半导体的组合物、p-型氧化物半导体的制造方法、半导体元件、显示元件、图像显示装置和系统
RU2660407C2 (ru) * 2013-12-26 2018-07-06 Рикох Компани, Лтд. Оксидный полупроводник р-типа, композиция для получения оксидного полупроводника р-типа, способ получения оксидного полупроводника р-типа, полупроводниковый компонент, отображающий элемент, устройство отображения изображений и система

Also Published As

Publication number Publication date
KR20140071491A (ko) 2014-06-11
JPWO2013187486A1 (ja) 2016-02-08
JP5846563B2 (ja) 2016-01-20

Similar Documents

Publication Publication Date Title
KR101035357B1 (ko) 산화물 반도체 박막 트랜지스터, 그 제조방법 및 산화물 반도체 박막 트랜지스터를 구비한 유기전계 발광소자
JP5395994B2 (ja) 半導体薄膜、及びその製造方法、並びに薄膜トランジスタ
KR101097322B1 (ko) 산화물 반도체 박막 트랜지스터, 그 제조방법 및 산화물 반도체 박막 트랜지스터를 구비한 유기전계 발광소자
JP6296463B2 (ja) 薄膜トランジスタおよびその製造方法
EP2273540B1 (en) Method for fabricating field-effect transistor
US20150111340A1 (en) Method for forming wiring, semiconductor device, and method for manufacturing semiconductor device
JP2009253204A (ja) 酸化物半導体を用いた電界効果型トランジスタ及びその製造方法
JP2009231664A (ja) 電界効果トランジスタ及びその製造方法
TWI640098B (zh) 半導體裝置及半導體裝置之製造方法
JP5168599B2 (ja) 薄膜トランジスタの製造方法
JP5846563B2 (ja) 薄膜トランジスタ、薄膜トランジスタの製造方法および半導体装置
WO2015115330A1 (ja) 薄膜トランジスタ、酸化物半導体、およびその製造方法
JP6252903B2 (ja) 薄膜トランジスタおよびその製造方法
JP2011258804A (ja) 電界効果型トランジスタ及びその製造方法
JP5702447B2 (ja) 半導体薄膜、及びその製造方法、並びに薄膜トランジスタ
JP6252904B2 (ja) 酸化物半導体およびその製法
KR20130029272A (ko) 박막 트랜지스터
KR101519480B1 (ko) 산화물 반도체 및 이를 포함하는 박막 트랜지스터
JP6261125B2 (ja) 酸化物薄膜トランジスタおよびその製造方法
KR20170025248A (ko) 이중층 게이트 절연막을 포함하는 박막 트랜지스터 및 이의 제조방법
KR20150079274A (ko) 박막 트랜지스터 및 그 제조 방법

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 13804012

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2014521410

Country of ref document: JP

Kind code of ref document: A

ENP Entry into the national phase

Ref document number: 20147012459

Country of ref document: KR

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 13804012

Country of ref document: EP

Kind code of ref document: A1