JP2012074622A - アモルファス酸化物半導体の成膜方法および薄膜トランジスタ - Google Patents

アモルファス酸化物半導体の成膜方法および薄膜トランジスタ Download PDF

Info

Publication number
JP2012074622A
JP2012074622A JP2010219832A JP2010219832A JP2012074622A JP 2012074622 A JP2012074622 A JP 2012074622A JP 2010219832 A JP2010219832 A JP 2010219832A JP 2010219832 A JP2010219832 A JP 2010219832A JP 2012074622 A JP2012074622 A JP 2012074622A
Authority
JP
Japan
Prior art keywords
oxide semiconductor
amorphous oxide
substrate
film
amorphous
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2010219832A
Other languages
English (en)
Inventor
Osamu Shiino
修 椎野
Kaoru Sugie
薫 杉江
Kenji Murayama
賢治 村山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Bridgestone Corp
Original Assignee
Bridgestone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Bridgestone Corp filed Critical Bridgestone Corp
Priority to JP2010219832A priority Critical patent/JP2012074622A/ja
Publication of JP2012074622A publication Critical patent/JP2012074622A/ja
Withdrawn legal-status Critical Current

Links

Images

Landscapes

  • Electrochromic Elements, Electrophoresis, Or Variable Reflection Or Absorption Elements (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
  • Thin Film Transistor (AREA)

Abstract

【課題】スパッタ法を用いてInGaZnO、InWOなどからなるアモルファス酸化物半導体を形成する場合でも、アモルファス性や膜の平坦性を向上させることができるアモルファス酸化物半導体の成膜方法を提供する。
【解決手段】スパッタ法を用いて基板上にアモルファス酸化物半導体を形成するにあたり、基板を冷却しながら成膜を行う。また、成膜時の基板冷却温度は、−120℃〜−20℃の範囲であることが好ましい。さらに、成膜するアモルファス酸化物半導体としてはInGaZnO、InWO、InWZnOまたはInWSnOが好ましい。
【選択図】図1

Description

本発明は、スパッタ法を用いて基板上にアモルファス酸化物半導体を形成するためのアモルファス酸化物半導体の成膜方法および薄膜トランジスタに関するものである。
アモルファス酸化物半導体、例えば、InGaZnO、InWO、InWSnO、InWZnO、などからなるアモルファス酸化物半導体は、低温での成膜が可能なことから、LCD、OLED、E−Paper、といったフレキシブルディスプレイ等に用いる薄膜トランジスタ(TFT:Thin Film Transistor)用の半導体材料として、有望視されている。
これらのアモルファス酸化物半導体材料の特性(特に移動度)を向上させるには、アモルファス性を向上させて膜中の元素の配列を均一にすることが必要であるが、アモルファス性の向上には従来は材料の組成を変化させる必要があった。この点で、結晶性材料の結晶性を向上させるには、基板加熱を行いながらスパッタ成膜を行う手法が広く用いられている(例えば、特許文献1参照)。しかしながら、スパッタ法でアモルファス性を向上させる技術は今まで知られていなかった。
特開2002−296609号公報
本発明の目的は上述した問題点を解消して、スパッタ法を用いてInGaZnO、InWOなどからなるアモルファス酸化物半導体を形成する場合でも、アモルファス性や膜の平坦性を向上させることができるアモルファス酸化物半導体の成膜方法および薄膜トランジスタを提供しようとするものである。
本発明のアモルファス酸化物半導体の成膜方法は、スパッタ法を用いて基板上にアモルファス酸化物半導体を形成するにあたり、前記基板を冷却しながら成膜を行うことを特徴とするものである。
また、本発明のアモルファス酸化物半導体の成膜方法の好適例としては、前記基板の冷却温度が、−120℃〜−20℃の範囲であること、前記アモルファス酸化物半導体が、InGaZnO、InWO、InWZnO、または、InWSnOであること、がある。
さらに、本発明の薄膜トランジスタは、上述したアモルファス酸化物半導体の成膜方法により形成したアモルファス酸化物半導体を用いたことを特徴とするものである。
本発明のアモルファス酸化物半導体の成膜方法によれば、スパッタ法を用いてスパッタ法を用いて例えばInGaZnO、InWOなどからなるアモルファス酸化物半導体を形成する場合に、基板を冷却しながら成膜を行うことによって、移動度が高く、均一で、平坦性の高いアモルファス酸化物膜を形成することができ、デバイスを形成する際に有利である。
本発明のアモルファス酸化物半導体の成膜方法における成膜工程の一例を説明するためのフローチャートである。 結晶性半導体の構造の一例を説明するための模式図である。 アモルファス性半導体の構造の一例を説明するための模式図である。 基板を冷却しないで成膜したアモルファス性半導体の構造の一例を説明するための模式図である。 基板を冷却しながら成膜したアモルファス性半導体の構造の一例を説明するための模式図である。 (a)、(b)はそれぞれ本発明の成膜方法で形成したアモルファス酸化物半導体を透明電極として好適に用いることのできる情報表示用パネルの一例を説明するための図である。
<本発明のアモルファス酸化物半導体の成膜方法について>
図1は本発明のアモルファス酸化物半導体の成膜方法における成膜工程の一例を説明するためのフローチャートである。図1のフローチャートに従って本発明のアモルファス酸化物半導体の成膜方法の一例を説明すると、まず、チャンバー内に基板および成膜しようとする酸化物半導体材料のターゲットをセットする。本発明で用いる酸化物半導体材料としては、InGaZnOやInWOなどの酸化物半導体を好適に用いることができる。
次に、基板を冷却する。冷却温度は、−120℃〜−20℃の範囲であることが好ましい。ここで、冷却温度が−120℃未満であると、冷却時間や再加熱時間が長く、生産性がおとる場合があり、冷却温度が−20℃を超えると、冷却の効果が得られない場合があるためである。次に、チャンバー内の圧力を所定の圧力にするとともにチャンバー内に所定量比のアルゴンガスと酸素ガスとの混合ガスを導入し、スパッタリングを行う。これにより、基板上にターゲット材料のアモルファス酸化物半導体を形成することができる。
なお、使用する成膜装置は特に限定するものではなく、基板の冷却それも0℃以下の冷却が可能な構成であれば、従来から公知の成膜装置を用いることができる。
<結晶性半導体およびアモルファス性半導体について>
本発明の対象となるアモルファス性半導体および結晶性半導体について、図面を参照して説明する。
図2は結晶性半導体の構造の一例を説明するための模式図である。図2に示す例において、結晶性半導体の構造は微視的に見ると「結晶子(1)」の集まりから構成されている。結晶子1の中は完全に原子が配列した単結晶の状態である。結晶子1の中では電流は流れやすい。従って、この結晶子1のサイズが大きいほど、結晶全体としては電流が流れやすくなる。また、結晶子1と結晶子1との隙間が結晶粒界2となる。ここでは電流が流れにくい為、結晶粒界2の数が少ないほど、結晶全体としては電流が流れやすくなる。そのため、結晶性半導体において、移動度を向上させる為には、基板を加熱しながら成膜し、結晶子1のサイズを大きくする(言い換えると、結晶粒界2を少なくする)ことが重要である。
図3はアモルファス性半導体の構造の一例を説明するための模式図である。図3に示す例において、アモルファス性半導体の構造は微視的に見ると配列がランダムであり、明確な結晶子のような構造はない。特にInを含むアモルファス酸化物半導体では、原子が配列していなくても隣り合う原子の軌道の重なりが十分あるために、アモルファスの状態でも電子が動きやすいことが分かっている。アモルファス性半導体の場合、明確な結晶子はないが、凝集力があるためにランダム性にもばらつきが現れる。凝集力が強くなると明瞭ではないが粒界も現れる。そのため、アモルファス性半導体において、移動度を向上させる為には、出来る限り一様な「ランダム性」を与えることが重要である。つまり、成膜時の原子の凝集力を出来る限り低減させることが効果的である。
<アモルファス性半導体の成膜における基板冷却の作用について>
本発明においては、アモルファス性半導体のスパッタ成膜時に基板を冷却することにより、ターゲットからの基板に飛翔した粒子の運動エネルギーを出来る限り下げ、その結果、凝集力が低減しマイグレーションを抑制することができる。
図4に示すように、基板を冷却しないで成膜したアモルファス性半導体の構造は、原子の凝集力のためにある程度の「塊」が存在する。その結果、ランダム性にもバラツキが現れ、電流が流れにくい領域が存在する。このランダム性のばらつきは表面の平坦性として評価することが出来る。そのため、図4に示すように、基板を冷却しないで成膜したアモルファス性半導体の表面の平坦性はそれほど良くない。これに対し、図5に示すように、基板を冷却しながら成膜したアモルファス性半導体の構造は、原子の凝集力が低減した為に、一様なランダム性のある膜となる。膜表面の平坦性も向上する。
<本発明を好適に適用できる情報表示用パネルおよび薄膜トランジスタについて>
まず、本発明の成膜方法で形成したアモルファス酸化物半導体を透明電極として好適に用いることのできる情報表示用パネルの例として、帯電性粒子を含んだ粒子群を表示媒体として用いる情報表示用パネルの一例について説明する。上記情報表示用パネルでは、対向する2枚の基板間の空間に封入した表示媒体に電界が付与される。付与された電界方向に沿って、表示媒体が電界による力やクーロン力などによって引き寄せられ、表示媒体が電界方向の変化によって移動することにより、画像等の情報表示がなされる。従って、表示媒体が、均一に移動し、かつ、繰り返し表示情報を書き換える時あるいは表示情報を継続して表示する時の安定性を維持できるように、表示パネルを設計する必要がある。ここで、表示媒体を構成する粒子にかかる力は、粒子同士のクーロン力により引き付けあう力の他に、電極や基板との電気鏡像力、分子間力、液架橋力、重力などが考えられる。
図6(a)、(b)はそれぞれ本発明の成膜方法で形成したアモルファス酸化物半導体を透明電極として好適に用いることのできる情報表示用パネルの一例を説明するための図である。図6(a)、(b)に示す例では、少なくとも光学的反射率および帯電性を有する粒子を含んだ粒子群として構成した少なくとも2種類の表示媒体(ここでは負帯電性白色粒子13Waを含んだ粒子群として構成した白色表示媒体13Wと正帯電性黒色粒子13Baを含んだ粒子群として構成した黒色表示媒体13Bを示す)を、隔壁14で形成された各セル17において、背面側の透明なパネル基板11に設けた透明電極15(ストライプ電極)と観察側の透明なパネル基板12に設けた透明電極16(ストライプ電極)とが対向直交交差して形成する画素電極対の間に電圧を印加することにより発生する電界に応じて、基板11、12と垂直に移動させる。そして、図6(a)に示すように白色表示媒体13Wを観察者に視認させて白色の表示を、あるいは、図6(b)に示すように黒色表示媒体13Bを観察者に視認させて黒色の表示を、白黒のドットでマトリックス表示している。なお、図6(a)、(b)において、手前にある隔壁は省略している。また、18は接着剤である。さらに、ここではセルと画素(ドット)とが1対1に対応する例を示しているが、セルと画素とを対応させない構成にしてもよい。また、ここではセル空間を空気で満たしているが、その他の気体でも真空でもよい。また、絶縁液体で満たしてもよい。
また、本発明の成膜方法で形成したアモルファス酸化物半導体を、LCD、OLED、E−Paper、といったフレキシブルディスプレイ等に用いる薄膜トランジスタ(TFT)として好適に用いることができる。
以下、本発明のアモルファス酸化物半導体の成膜方法に従った実施例および本発明のアモルファス酸化物半導体の成膜方法に従わない比較例について、実際の例について実験例1および実験例2により説明する。
(実験例1)
<実施例1〜4>
以下の条件でアモルファス酸化物半導体InGaZnOを形成した。
・ターゲット:InGaZnOセラミックスターゲット
(75mmφ、In:Ga:Zn=1:1:1 atm%)
・成膜時の圧力:0.5Pa
・成膜時のガス流量:Ar/O=95/5 sccm
・成膜時の基板温度:−120℃、−70℃、−50℃、−20℃(それぞれを実施例1 〜4とする)
・膜厚:30nm
・基板:石英基板(ホール測定用)、
酸化膜付きシリコンウェハー(酸化膜厚み300nm、AFM評価用)
<比較例1>
実施例1〜4と同様の条件であるが、基板の冷却を行わないで試料作製を行った。
<評価>
この様にして形成した、実施例1〜4および比較例1のアモルファス酸化物半導体InGaZnO膜のそれぞれに対し、電気特性(ホール移動度)を東陽テクニカ社製ホール測定装置RealTest8300で測定した。また、SII社製AFM(原子間力顕微鏡)により、表面の平坦性Raを求めた。結果を以下の表1に示す。
Figure 2012074622
表1の結果から、スパッタ成膜時に基板を冷却してアモルファス酸化物半導体InGaZnO膜を形成した実施例1〜4は、スパッタ成膜時に基板を冷却せず室温でアモルファス酸化物半導体InGaZnO膜を形成した比較例1に比べて、ホール移動度および表面平坦性Raともに向上していることがわかる。
(実験例2)
<実施例11〜14>
実験例1と同様の条件であるが、ターゲットとして酸化物半導体InWOを使用した。
・ターゲット:InWOセラミックスターゲット
(75mmφ、In:W=95:5 atm%)
そして、成膜時の基板温度:−120℃、−70℃、−50℃、−20℃を、それぞれ、実施例11〜14とした。
<比較例2>
実施例11〜14と同様の条件であるが、基板の冷却を行わないで試料作製を行った。
<評価>
この様にして形成した、実施例11〜14および比較例2のアモルファス酸化物半導体InWO膜のそれぞれに対し、電気特性(ホール移動度)を東陽テクニカ社製ホール測定装置RealTest8300で測定した。また、SII社製AFM(原子間力顕微鏡)により、表面の平坦性Raを求めた。結果を以下の表2に示す。
Figure 2012074622
表2の結果から、スパッタ成膜時に基板を冷却してアモルファス酸化物半導体InWO膜を形成した実施例11〜14は、スパッタ成膜時に基板を冷却せず室温でアモルファス酸化物半導体InWO膜を形成した比較例2に比べて、ホール移動度および表面平坦性Raともに向上していることがわかる。
本発明のアモルファス酸化物半導体の成膜方法によれば、移動度が高く、均一で、平坦性の高いアモルファス酸化物膜を形成することができる。そのため、以下に例示する装置の透明電極として好適に使用することができる。すなわち、ノートパソコン、電子手帳、PDA(Personal Digital Assistants)と呼ばれる携帯型情報機器、携帯電話、ハンディターミナル等のモバイル機器の表示部、電子書籍、電子新聞等の電子ペーパー、看板、ポスター、黒板(ホワイトボード)等の掲示板、電子卓上計算機、家電製品、自動車用品等の表示部、ポイントカード、ICカード等のカード表示部、電子広告、情報ボード、電子POP(Point Of Presence, Point Of Purchase advertising)、電子値札、電子棚札、電子楽譜、RF−ID機器の表示部のほか、POS端末、カーナビゲーション装置、時計など様々な電子機器の表示部に好適に用いられる。他に、リライタブルペーパー(本発明に係る画素サイズの電界形成用画素電極対を有する外部電界形成手段を用いて書換えできるものや、外部の表示書換え手段に接続して情報を書き換えた後、接続を解放しても情報を表示したままにすることができるもの)としても好適に用いられる。
1 結晶子
2 結晶粒界
11、12 パネル基板
13W 白色表示媒体
13Wa 負帯電性白色粒子
13B 黒色表示媒体
13Ba 正帯電性黒色粒子
14 隔壁
15、16 電極
17 セル
18 接着剤

Claims (4)

  1. スパッタ法を用いて基板上にアモルファス酸化物半導体を形成するにあたり、前記基板を冷却しながら成膜を行うことを特徴とするアモルファス酸化物半導体の成膜方法。
  2. 前記基板の冷却温度が、−120℃〜−20℃の範囲であることを特徴とする請求項1に記載のアモルファス酸化物半導体の成膜方法。
  3. 前記アモルファス酸化物半導体が、InGaZnO、InWO、InWZnOまたはInWSnOであることを特徴とする請求項1または2に記載のアモルファス酸化物半導体の成膜方法。
  4. 請求項1〜3のいずれか1項に記載のアモルファス酸化物半導体の成膜方法により形成したアモルファス酸化物半導体を用いたことを特徴とする薄膜トランジスタ。
JP2010219832A 2010-09-29 2010-09-29 アモルファス酸化物半導体の成膜方法および薄膜トランジスタ Withdrawn JP2012074622A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010219832A JP2012074622A (ja) 2010-09-29 2010-09-29 アモルファス酸化物半導体の成膜方法および薄膜トランジスタ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010219832A JP2012074622A (ja) 2010-09-29 2010-09-29 アモルファス酸化物半導体の成膜方法および薄膜トランジスタ

Publications (1)

Publication Number Publication Date
JP2012074622A true JP2012074622A (ja) 2012-04-12

Family

ID=46170478

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010219832A Withdrawn JP2012074622A (ja) 2010-09-29 2010-09-29 アモルファス酸化物半導体の成膜方法および薄膜トランジスタ

Country Status (1)

Country Link
JP (1) JP2012074622A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013187486A1 (ja) * 2012-06-14 2013-12-19 独立行政法人物質・材料研究機構 薄膜トランジスタ、薄膜トランジスタの製造方法および半導体装置
WO2017002384A1 (ja) * 2015-07-02 2017-01-05 住友電気工業株式会社 半導体デバイスおよびその製造方法
WO2022259960A1 (ja) * 2021-06-09 2022-12-15 東京エレクトロン株式会社 成膜方法及び基板処理装置

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013187486A1 (ja) * 2012-06-14 2013-12-19 独立行政法人物質・材料研究機構 薄膜トランジスタ、薄膜トランジスタの製造方法および半導体装置
JP5846563B2 (ja) * 2012-06-14 2016-01-20 国立研究開発法人物質・材料研究機構 薄膜トランジスタ、薄膜トランジスタの製造方法および半導体装置
JPWO2013187486A1 (ja) * 2012-06-14 2016-02-08 国立研究開発法人物質・材料研究機構 薄膜トランジスタ、薄膜トランジスタの製造方法および半導体装置
WO2017002384A1 (ja) * 2015-07-02 2017-01-05 住友電気工業株式会社 半導体デバイスおよびその製造方法
JP2017017225A (ja) * 2015-07-02 2017-01-19 住友電気工業株式会社 半導体デバイスおよびその製造方法
WO2022259960A1 (ja) * 2021-06-09 2022-12-15 東京エレクトロン株式会社 成膜方法及び基板処理装置

Similar Documents

Publication Publication Date Title
US20230326928A1 (en) Shift register and display device and driving method thereof
CN103545342B (zh) 半导体装置
JP5952435B2 (ja) 液晶表示装置
US8786588B2 (en) Display device and driving method thereof
JP2020167434A (ja) 半導体装置
JP2023082709A (ja) 半導体装置
CN101740634B (zh) 半导体装置及其制造方法
CN102714023B (zh) 液晶显示设备的驱动方法
TW201227053A (en) Liquid crystal display apparatus
KR20120023548A (ko) 액정 표시 장치와 그 구동 방법
US10103274B2 (en) Semiconductor device
JP2012074622A (ja) アモルファス酸化物半導体の成膜方法および薄膜トランジスタ
CN104267551A (zh) 一种阵列基板、显示面板及显示装置
TWI815873B (zh) 在玻璃基板上形成薄膜電晶體的方法及由其形成的液晶顯示器
TWI276864B (en) Display system
JP2012037583A (ja) 情報表示用パネル製造時の粒子配置方法
CN101281328B (zh) 图像显示系统
JP2010102038A (ja) 情報表示用パネル
JP2010181783A (ja) 情報表示用パネル

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20131203