JPWO2013187486A1 - 薄膜トランジスタ、薄膜トランジスタの製造方法および半導体装置 - Google Patents

薄膜トランジスタ、薄膜トランジスタの製造方法および半導体装置 Download PDF

Info

Publication number
JPWO2013187486A1
JPWO2013187486A1 JP2014521410A JP2014521410A JPWO2013187486A1 JP WO2013187486 A1 JPWO2013187486 A1 JP WO2013187486A1 JP 2014521410 A JP2014521410 A JP 2014521410A JP 2014521410 A JP2014521410 A JP 2014521410A JP WO2013187486 A1 JPWO2013187486 A1 JP WO2013187486A1
Authority
JP
Japan
Prior art keywords
film transistor
thin film
semiconductor layer
oxide
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2014521410A
Other languages
English (en)
Other versions
JP5846563B2 (ja
Inventor
一仁 塚越
一仁 塚越
ピーター ダルマワン
ピーター ダルマワン
慎也 相川
慎也 相川
生田目 俊秀
俊秀 生田目
佳一 柳沢
佳一 柳沢
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
National Institute for Materials Science
Original Assignee
National Institute for Materials Science
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by National Institute for Materials Science filed Critical National Institute for Materials Science
Priority to JP2014521410A priority Critical patent/JP5846563B2/ja
Application granted granted Critical
Publication of JP5846563B2 publication Critical patent/JP5846563B2/ja
Publication of JPWO2013187486A1 publication Critical patent/JPWO2013187486A1/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/0021Reactive sputtering or evaporation
    • C23C14/0036Reactive sputtering
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/08Oxides
    • C23C14/086Oxides of zinc, germanium, cadmium, indium, tin, thallium or bismuth
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34Sputtering
    • C23C14/3407Cathode assembly for sputtering apparatus, e.g. Target
    • C23C14/3414Metallurgical or chemical aspects of target preparation, e.g. casting, powder metallurgy

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Metallurgy (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Organic Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Thin Film Transistor (AREA)
  • Physical Vapour Deposition (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)

Abstract

この薄膜トランジスタは、ソース電極およびドレイン電極と、前記ソース電極および前記ドレイン電極に接して設けられた半導体層と、前記ソース電極および前記ドレイン電極の間のチャネルに対応させて設けられたゲート電極と、前記ゲート電極と前記半導体層との間に設けられた絶縁体層と、を備え、前記半導体層の形成材料が、インジウムと、原子番号が73以上の金属原子と、を含む複合金属酸化物である。

Description

本発明は、薄膜トランジスタ、薄膜トランジスタの製造方法および半導体装置に関するものである。
本願は、2012年6月14日に、日本に出願された特願2012−134940号に基づき優先権を主張し、その内容をここに援用する。
薄膜トランジスタ(Thin Film Transistor(TFT))は、アクティブマトリクス駆動方式を採用する液晶ディスプレイや有機エレクトロルミネッセンス(Electro Luminescence(EL))ディスプレイのスイッチング素子として数多く利用されている。
TFTとしては、半導体層(チャネル層)にアモルファスシリコンやポリシリコンを用いたものが知られている。近年では、種々の特性向上を図るため、半導体層にIn(インジウム)−Zn(亜鉛)−O系の金属酸化物やIn−Ga(ガリウム)−Zn−O系の金属酸化物を用いたTFTが検討されている(例えば、特許文献1参照)。以下の説明においては、半導体層の形成材料に金属酸化物を用いた薄膜トランジスタを「酸化膜トランジスタ」と称することがある。
このような酸化膜トランジスタはn型伝導であり、アモルファスシリコンやポリシリコンよりも高いチャネル移動度を示すことから、高精細なディスプレイや大画面のディスプレイのスイッチング素子として好適に用いることができる。また、金属酸化物を形成材料とする半導体層には、原理上p型伝導を示さないためにoff電流が極めて小さくなることから、酸化膜トランジスタを用いると消費電力を低減できるという利点を有する。
しかしながら、上記特許文献に記載された金属酸化物であるIn−Zn−O系金属酸化物やIn−Ga−Zn−O系金属酸化物は、含有するZnが空気中の水分と反応しやすいため、酸化膜トランジスタの作製後に特性変化が起こりやすい。このような特性変化を防止するためには、酸化膜トランジスタの半導体層を保護する必要が生じ、工程負荷が大きくなる。
そのため、従来知られた酸化膜トランジスタの特長を有しながら、特性変化を抑制可能とする、新規な半導体材料が求められていた。
特開2011―4425号公報
本発明はこのような事情に鑑みてなされたものであって、新規な半導体材料を用い、特性変化が抑制された薄膜トランジスタを提供することを目的とする。また、新規な半導体材料を用い、特性変化が抑制された薄膜トランジスタの製造方法を提供することをあわせて目的とする。また、このような薄膜トランジスタを有する半導体装置を提供することをあわせて目的とする。
上記の課題を解決するため、本発明の一態様に係る薄膜トランジスタは、ソース電極およびドレイン電極と、前記ソース電極および前記ドレイン電極に接して設けられた半導体層と、前記ソース電極および前記ドレイン電極の間のチャネルに対応させて設けられたゲート電極と、前記ゲート電極と前記半導体層との間に設けられた絶縁体層と、を備え、前記半導体層の形成材料が、インジウムと、原子番号が73以上の金属原子と、を含む複合金属酸化物である。
本発明の一態様に係る薄膜トランジスタにおいては、前記半導体層の表面は、原子間力顕微鏡で測定した二乗平均平方根粗さが1.0nm以下であることとしてもよい。
本発明の一態様に係る薄膜トランジスタにおいては、前記半導体層の厚さは、20nm以下であることとしてもよい。
本発明の一態様に係る薄膜トランジスタにおいては、前記原子番号が73以上の金属原子が、タングステンであることとしてもよい。
また、本発明の一態様に係る薄膜トランジスタの製造方法は、ターゲットと、プロセスガスと、を用いた物理蒸着法により、インジウムと前記原子番号が73以上の金属原子とを含む複合金属酸化物からなる半導体層を形成する工程を有し、前記ターゲットは、酸化インジウムの粉末と、原子番号が73以上の金属原子の酸化物の粉末と、を含む焼結体であり、前記プロセスガスは、希ガスと酸素との混合ガスであり水素原子を有する化合物を含まない。
本発明の一態様に係る薄膜トランジスタの製造方法においては、前記原子番号が73以上の金属原子の酸化物が、酸化タングステンであることとしてもよい。
本発明の一態様に係る薄膜トランジスタの製造方法においては、前記焼結体に含まれる前記酸化タングステンの含有量が、10質量%以下であることとしてもよい。
本発明の一態様に係る薄膜トランジスタの製造方法においては、前記半導体層を形成する工程を、10℃以上100℃以下で行うこととしてもよい。
本発明の他の態様に係る薄膜トランジスタは、上述の薄膜トランジスタの製造方法により製造されている。
また、本発明の一態様に係る半導体装置は、基板と、上述の薄膜トランジスタと、を有する。
本発明の態様によれば、新規な半導体材料を用い、特性変化が抑制された薄膜トランジスタを提供することができる。また、新規な半導体材料を用い、特性変化が抑制された薄膜トランジスタの製造方法を提供することができる。また、このような薄膜トランジスタを有する半導体装置を提供することができる。
本実施形態に係る薄膜トランジスタおよび半導体装置の概略断面図である。 実施例の薄膜トランジスタの概略断面図である。 実施例1の薄膜トランジスタの特性の評価結果を示すグラフである。 実施例1のプロセスガス中の酸素分圧と、形成された半導体層の導電率との関係を示すグラフである。
以下、図を参照しながら、本発明の実施形態に係る薄膜トランジスタ、薄膜トランジスタの製造方法および半導体装置について説明する。なお、以下の全ての図面においては、図面を見やすくするため、各構成要素の寸法や比率などは、実際の製品とは適宜異ならせて示している。
本実施形態の薄膜トランジスタは、ソース電極およびドレイン電極と、前記ソース電極および前記ドレイン電極に接して設けられた半導体層と、前記ソース電極および前記ドレイン電極の間のチャネルに対応させて設けられたゲート電極と、前記ゲート電極と前記半導体層との間に設けられた絶縁体層と、を備える。前記半導体層の形成材料は、インジウムと、原子番号が73以上の金属原子と、を含む複合金属酸化物である。
また、本実施形態の薄膜トランジスタの製造方法は、ターゲットと、プロセスガスと、を用いた物理蒸着法により、インジウムと前記原子番号が73以上の金属原子とを含む複合金属酸化物からなる半導体層を形成する工程を有する。前記ターゲットは、酸化インジウムの粉末と、原子番号が73以上の金属原子の酸化物の粉末と、を含む焼結体である。前記プロセスガスは、希ガスと酸素との混合ガスであり水素原子を有する化合物を含まない。
また、本実施形態の薄膜トランジスタは、上述の薄膜トランジスタの製造方法により製造されたものである。
また、本実施形態の半導体装置は、基板と、前記基板に設けられた薄膜トランジスタと、を有する。前記薄膜トランジスタは、上述の薄膜トランジスタまたは上述の薄膜トランジスタの製造方法で製造された薄膜トランジスタである。
以下、順に説明する。
(薄膜トランジスタ、半導体装置)
図1は、本実施形態に係る薄膜トランジスタ1および半導体装置100の概略断面図である。
図に示すように、本実施形態の半導体装置100は、基板2と、基板2上に形成された本実施形態の薄膜トランジスタ1とを備えている。半導体装置100は、その他に薄膜トランジスタ1と電気的に接続する不図示の配線や素子を有していてもよい。
基板2としては、公知の形成材料で形成されたものを用いることができ、光透過性を有するもの及び光透過性を有しないもののいずれも用いることができる。例えば、ケイ酸アルカリ系ガラス、石英ガラス、窒化ケイ素などを形成材料とする無機基板;シリコン基板;表面が絶縁処理された金属基板;アクリル樹脂、ポリカーボネート樹脂、PET(ポリエチレンテレフタレート)やPBT(ポリブチレンテレフタレート)などのポリエステル樹脂などを形成材料とする樹脂基板;紙性の基板などの種々のものを用いることができる。また、これらの材料を複数組み合わせた複合材料を形成材料とする基板であっても構わない。
基板2の厚さは、設計に応じて適宜設定することができる。
薄膜トランジスタ1は、いわゆるボトムゲート型のトランジスタである。薄膜トランジスタ1は、基板2上に設けられたゲート電極3と、ゲート電極3を覆って設けられた絶縁体層4と、絶縁体層4の上面に設けられた半導体層5と、半導体層5の上面において半導体層5に接して設けられたソース電極6およびドレイン電極7を有している。ゲート電極3は、半導体層5のチャネル領域Aに対応させて(チャネル領域Aと平面的に重なる位置に)設けられている。
ゲート電極3、ソース電極6、ドレイン電極7としては、通常知られた材料で形成されたものを用いることができる。これらの電極の形成材料としては、例えば、アルミニウム(Al)、金(Au)、銀(Ag)、銅(Cu)、ニッケル(Ni)、モリブデン(Mo)、タンタル(Ta)、タングステン(W)などの金属材料やこれらの合金;インジウムスズ酸化物(Indium Tin Oxide、ITO)、酸化亜鉛(ZnO)などの導電性酸化物を挙げることができる。また、これらの電極は、2層以上の積層構造を有してもよく、この積層構造は、例えば表面を金属材料でめっきすることにより形成されてもよい。
ゲート電極3、ソース電極6、ドレイン電極7は、同じ形成材料で形成されたものであってもよく、異なる形成材料で形成されたものであってもよい。製造が容易となることから、ソース電極6とドレイン電極7とは同じ形成材料であることが好ましい。
絶縁体層4は、絶縁性を有しゲート電極3と、ソース電極6およびドレイン電極7と、を電気的に絶縁することが可能であれば、無機材料および有機材料のいずれを用いて形成してもよい。無機材料としては、例えばSiO、SiN、SiON,Al、AlNなどの通常知られた絶縁性の酸化物、窒化物、酸窒化物を挙げることができる。有機材料としては、例えば、アクリル樹脂、エポキシ樹脂、シリコーン樹脂、フッ素系樹脂などを挙げることができる。有機材料は、製造や加工が容易であるため光硬化型の樹脂材料であることが好ましい。
半導体層5は、インジウムと、原子番号が73以上の金属原子と、を含む複合金属酸化物を形成材料としている。すなわち、半導体層5は、前記複合金属酸化物を含有する。半導体層5に含まれる原子番号が73以上の金属原子としては、周期律表で第6周期に属する金属原子が好ましい。このような金属原子として、具体的には、タンタル(Ta),タングステン(W),レニウム(Re),オスミウム(Os),イリジウム(Ir),白金(Pt),金(Au),水銀(Hg),タリウム(Tl),鉛(Pb)が挙げられる。中でも、タングステンがより好ましい。
複合金属酸化物において、原子番号が73以上の金属原子とインジウムの合計量(原子数)に対する原子番号が73以上の金属原子の含有量(原子数)の比(百分率)は、好ましくは0.5〜10原子%である。原子番号が73以上の金属原子以外の残部は、インジウム、酸素原子、及び不可避不純物である。
原子番号が73以上の金属原子がタングステンである場合、複合金属酸化物において、タングステンとインジウムの合計量(原子数)に対するタングステンの含有量(原子数)の比(百分率)は、好ましくは0.5〜10原子%であり、更に好ましくは0.5〜2原子%である。
本実施形態の半導体層5においては、原子番号が73以上の金属原子が、半導体層の形成時における酸化インジウムの局所的な結晶化を抑制し、酸化インジウムはアモルファス状態になりやすい。この結果として、膜表面の平坦度も高くなる。そのため、半導体層5は均質なアモルファス状態となる。
また、通常知られた酸化物半導体であるIn−Zn−O系の金属酸化物やIn−Ga−Zn−O系の金属酸化物は、大量に含まれる酸化亜鉛が水で変質しやすい。そのため、これらの酸化物半導体を用いて半導体層を形成した薄膜トランジスタは、半導体層を適切に保護し、劣化を抑制する必要がある。
これに対して、本実施形態の薄膜トランジスタ1の半導体層5は、水で変質しやすい酸化亜鉛を主成分としないため、保護が不要となる。また、半導体層5の形成において、エッチングが必要である場合には、ドライエッチングとウェットエッチングとの両方を採用することができるため、プロセスの自由度が高くなる。
また、本実施形態の薄膜トランジスタ1の半導体層5は、原料単価の高いGaを含まないため、製造時のターゲットに係るコストを低減でき、薄膜トランジスタの製造コストも低減できる。
半導体層5の表面は、原子間力顕微鏡で測定した二乗平均平方根粗さ(Rq)が1.0nm以下である。Rqは、理想的には0nmであるため、Rqの下限値は0nmである。
Rqの上限は、好ましくは0.7nm以下であり、より好ましくは0.5nm以下であり、さらに好ましくは0.3nm以下である。
ここで、本明細書において二乗平均平方根粗さ(Rq)は、原子間力顕微鏡(SII社製、型番SPI5000、タッピングモード観察)を用い、5μm×5μmの測定領域を測定して得られる観察像を用いて算出される値を指す。
また、半導体層5の厚さは、20nm以下であることが好ましく、10nm以下であることがより好ましい。なお、本実施形態において、半導体層5の厚さは、半導体層5を形成するスパッタチャンバー内に、膜厚校正を主目的として配置された水晶発振式膜厚計を用いて測定される。
In−Zn−O系の金属酸化物やIn−Ga−Zn−O系の金属酸化物では、半導体層の形成時に多結晶状になりやすい。そのため、通常知られた酸化膜トランジスタでは、半導体層に含まれる結晶粒に起因して、半導体層の表面が、上述した二乗平均平方根粗さを示すほど平坦にはならない。また、通常知られた酸化膜トランジスタの半導体層は、このような結晶粒に起因して、面方向の電気伝導度が低下してしまう。
そのため、通常知られた酸化物半導体を用いて半導体層を形成する場合には、面方向に連続した層とするため(不連続な領域を形成しないため)、及び導電性担保のために、膜厚を30〜80nmとしている。
これに対して、本実施形態の半導体層5においては、表面が上述のような二乗平均平方根粗さを示し、非常に平坦な表面となる。そのため、半導体層5を薄く形成しても不連続にはなりにくい。また、上述の通常知られた酸化物半導体からなる半導体層とは異なり、形成した半導体層5の内部に局所的に結晶粒が成長するという現象も生じにくく、結晶粒に起因した電気伝導度の低下も見られない。
したがって、本実施形態の薄膜トランジスタ1においては、半導体層5の厚さを上述のように薄くすることができる。これにより、半導体層5を形成する材料コストを抑制することができる。さらに、通常知られた酸化膜トランジスタと比べ、半導体層の成膜時間が短くてすむために、製造時間を短縮することができる。
本実施形態の薄膜トランジスタ1および半導体装置100は、以上のような構成となっている。
(薄膜トランジスタの製造方法)
次に、本実施形態の薄膜トランジスタ1の製造方法について説明する。本実施形態の薄膜トランジスタの半導体層は、物理蒸着法(または物理気相成長法)を用いることにより形成することも可能である。
ここで、物理蒸着法としては、蒸着法やスパッタ法が挙げられる。蒸着法としては、真空蒸着法、分子線蒸着法(MBA)、イオンプレーティング法、イオンビーム蒸着法などを例示することができる。また、スパッタ法としては、コンベンショナル・スパッタリング、マグネトロン・スパッタリング、イオンビーム・スパッタリング、ECR(電子サイクロトロン共鳴)・スパッタリング、反応性スパッタリングなどを例示することができる。スパッタ法においてプラズマを用いた場合は、反応性スパッタ法、DC(直流)スパッタ法、高周波(RF)スパッタ法等の成膜法を用いることができる。
さらには、下記の製造方法を用いて薄膜トランジスタを製造することが好ましい。下記の製造方法を用いると、より高品質な薄膜トランジスタを製造することができる。
本実施形態の薄膜トランジスタ1の製造方法においては、基板2の上に通常知られた方法でゲート電極3および絶縁体層4を形成し、次いで半導体層5を形成する。本実施形態の製造方法では、ターゲットと、プロセスガスと、を用いた物理蒸着法により、半導体層5は製造される。前記ターゲットは、酸化インジウムの粉末と、原子番号が73以上の金属原子の酸化物の粉末と、を含む焼結体である。前記プロセスガスは、希ガスと酸素との混合ガスであり水素原子を有する化合物を含まない。ここでは、物理蒸着法としてスパッタ法を用いることとして説明する。
焼結体において、原子番号が73以上の金属原子とインジウムの合計量(原子数)に対する原子番号が73以上の金属原子の含有量(原子数)の比(百分率)は、好ましくは0.5〜10原子%である。原子番号が73以上の金属原子以外の残部は、インジウム、酸素原子、及び不可避不純物である。
形成される半導体層5の組成(酸素原子以外の元素の組成)と、ターゲットの組成(酸素原子以外の元素の組成)とは、同一又はほぼ同一となる。このため、目的とする半導体層5の組成(酸素原子以外の元素の組成)とほぼ同一の組成(酸素原子以外の元素の組成)を有するターゲットを用意することが好ましい。
例えば、半導体層5としてIn−W−O系の金属酸化物を採用する場合には、ターゲットとしては、酸化インジウムの粉末と、酸化タングステンの粉末との焼結体を採用するとよい。なお、酸化タングステンには、W、WO、WOが存在する。このうち、WOが最も安定であり、かつ安価に製造される。WOの製造過程では、W及びWOが微量に混入する場合があるが、酸化タングステンの組成は変化せずWOである。本実施形態では、酸化タングステンとは、WO、又はW及びWOが微量に混入したWOを意味する。
また、ターゲットには、酸化タングステンの含有量(質量%)以下の量で添加物(金属酸化物など)等の不純物が混入していてもよい。例えば、ターゲットに、意図しない不可避不純物として、酸化インジウムおよび酸化タングステン以外の金属酸化物(酸化亜鉛など)が、ターゲット全体における酸化タングステンの含有量以下の割合で混入することがあっても構わない。
その場合、焼結体において、タングステンとインジウムの合計量(原子数)に対するタングステンの含有量(原子数)の比(百分率)は、好ましくは0.5〜10原子%であり、更に好ましくは0.5〜2原子%である。
通常知られた酸化物半導体であるIn−Zn−O系の金属酸化物やIn−Ga−Zn−O系の金属酸化物では、酸化インジウムを「ホスト材料」、酸化亜鉛や酸化ガリウムを「ゲスト材料」とすると、ホスト材料(酸化インジウム)の量に対して、2割〜3割(20〜30%)の量のゲスト材料(酸化亜鉛や酸化ガリウム)が混入されている。
これに対して、本実施形態の薄膜トランジスタ1の半導体層5は、上述のような焼結体をターゲットとして用いて形成される。そのため、本実施形態の製造方法で製造された薄膜トランジスタ1においては、半導体層5の酸化物半導体は、通常知られた酸化物半導体と比べて、ホスト材料(酸化インジウム)の含有量に対するゲスト材料(酸化タングステン)の含有量の比が、極めて少ないものとなる。
また、薄膜トランジスタ1の製造方法においては、プロセスガスとして希ガスと酸素との混合ガスを用いる。希ガスとしては、ヘリウム、ネオン、アルゴン、クリプトン、キセノンが挙げられる。
プロセスガス中の酸素ガスの量(体積比率)は、好ましくは8.5〜12体積%である。
また、プロセスガスは、水素原子を有する化合物を含まない。ここで、「水素原子を有する化合物を含まない」とは、水(HO)や水素ガス(H)など水素原子を有する化合物をプロセスガス中に意図的には混合しないことを意味する。この考え方において、用いるガスや作業環境中に微量に存在する水分や水素ガスなどが、意図せずにプロセスガス中に混入してしまうことは排除しない。
In−Zn−O系の金属酸化物やIn−Ga−Zn−O系の金属酸化物からなる半導体層の製造工程では、上述した局所的な結晶粒の成長を抑制し、良好な成膜を実現するため、プロセスガス中に少量の水を含有させることがある。また、プロセスガス中に水素を含有させることもある。
このような水素原子を含むガスをプロセスガスとして用いてスパッタを行うと、スパッタで形成される膜の内部に水素原子(プロトン)が混入する。半導体層がこのような水素原子を内包していると、トランジスタの駆動時に通電させた電流により、半導体層内でこの水素原子が移動し、半導体層の性質が安定しない。そのため、水素原子を内包した半導体層を有する薄膜トランジスタでは、2つの電極間(ソース−ドレイン)を電流が流れ始める最小のゲート電圧である閾値電圧が変動し、動作が安定しにくい。
これに対して、本実施形態の薄膜トランジスタの製造方法においては、上述したように、形成される半導体層では、原子番号が73以上の金属原子が内包され、この金属原子が局所的な結晶成長を抑制する。そのため、上記In−Zn−O系の金属酸化物やIn−Ga−Zn−O系の金属酸化物のように、プロセスガスに水を含める必要がない。したがって、本実施形態の薄膜トランジスタの製造方法においては、プロセスガスとして、希ガスと酸素とを含み、水や水素などの水素原子を含むガス成分を含まないガスを用いることができる。
本実施形態の薄膜トランジスタの製造方法においては、発明者の検討により、酸化インジウムと酸化タングステンとを含むターゲットを用いて半導体層を形成する場合、半導体層を構成する金属酸化物をアモルファス膜とするために高温を必要としないことが分かっている。そのため、薄膜トランジスタの製造方法においては、半導体層を形成する工程を、10℃以上100℃以下で行うことで好適に半導体層を形成することができる。さらには、半導体層を形成する工程を、室温で実施するとよい。ここで、「室温で実施」とは、半導体層を形成する工程のために非加熱であり、作業環境の温度調整が不要であることを意味する。
本実施形態の薄膜トランジスタの製造方法において採用されるスパッタ法としては、RFスパッタ、ACスパッタ、DCスパッタなど公知のものを用いることができる。
また、ターゲットは、酸化インジウムの粉末と、原子番号が73以上の金属原子の酸化物の粉末と、を用いていれば、これら粉末の混合物の焼結体であってもよく、それぞれの粉末の焼結体であってもよい。それぞれの金属酸化物の粉末毎に焼結体を形成する場合には、複数の焼結体を用いた共スパッタにより半導体層を形成することができる。
本実施形態の薄膜トランジスタの製造方法は、以上のようになっている。
以上のような構成の薄膜トランジスタによれば、新規な半導体材料を用いることで、特性変化が抑制される。
また、以上のような構成の半導体装置によれば、特性変化が抑制された薄膜トランジスタを有し、高い信頼性を有する。
また、以上のような薄膜トランジスタの製造方法によれば、新規な半導体材料を用い、特性変化が抑制された薄膜トランジスタを容易に製造することができる。
なお、本実施形態においては、いわゆるボトムゲート型の薄膜トランジスタについて説明したが、本発明はいわゆるトップゲート型の薄膜トランジスタに適用することもできる。
また、本実施形態においては、いわゆるトップコンタクト型の薄膜トランジスタについて説明したが、本発明はいわゆるボトムコンタクト型の薄膜トランジスタに適用することもできる。
以上、添付図面を参照しながら本発明に係る好適な実施の形態例について説明したが、本発明は斯かる例に限定されないことは言うまでもない。上述した例において示した各構成部材の諸形状や組み合わせ等は一例であって、本発明の要件から逸脱しない範囲において設計要求等に基づき種々変更可能である。
以下に本実施形態を実施例により説明するが、本実施形態はこれらの実施例に限定されるものではない。
(実施例1)
本実施例においては、図2に示す薄膜トランジスタ10を作製し、動作確認を行った。
図2に示す薄膜トランジスタ10は、図1に示した薄膜トランジスタ1と同様の構造を有し、図1の薄膜トランジスタ1が有するゲート電極3の代わりに、p型不純物を多量にドープしたSi層8が用いられている。
実施例の薄膜トランジスタ10は、以下のように製造した。p型不純物をドープしたSi基板を用い、表面を酸化することで絶縁体層4を形成した。次いで絶縁体層4の表面に後述の方法を用いて半導体層5を形成した。ソース電極6およびドレイン電極7は、半導体層5の表面にマスク蒸着することにより形成した。
ソース電極6とドレイン電極7は、金(Au)を形成材料として用い、厚さは40nmであった。また、ソース電極6とドレイン電極7との離間距離(ゲート長)は350μmであり、対向している部分の長さが940μmであった。
半導体層5は、スパッタ装置(神港精機社製、STV4321型)を用い、ターゲット材として、IWOターゲット(住友金属鉱山社製)を用いて以下のスパッタ条件でスパッタ法(DCスパッタ)により成膜した。IWOターゲットとして、1質量%の酸化タングステン(WO)が添加されたIn系のサンプル品を用いた。成膜した半導体層5の厚さは、10nmであった。
(スパッタ条件)
DC power :50W
真空度 :0.06Pa
プロセスガス流量 :Ar 3sccm/O 0.5sccm
(sccm:Standard Cubic Centimeter per Minute)
基板温度 :23℃。加熱なし
形成された半導体層の表面の二乗平均平方根粗さを原子間力顕微鏡(SII社製、型番SPI5000、タッピングモード観察)で測定した。表面の二乗平均平方根粗さは0.24nmであった。
このようにして作製された薄膜トランジスタ10の特性は、評価環境を23℃、暗所、真空中として測定した。図3は、薄膜トランジスタ10の特性を測定した結果を示すグラフであり、図3(a)は伝達特性を示し、図3(b)は出力特性を示す。
本実施例で作製された薄膜トランジスタ10では、電界効果移動度が1.18cm/Vsであった。
また、駆動電流(Ion)とリーク電流(Ioff)との比(Ion/Ioff)が10以上であり、極めてリーク電流が少ないことが分かった。
さらに、閾値電圧は26Vであった。半導体層の成膜条件、膜厚などを変更することにより、半導体層の特性を調整することで、この閾値電圧の調整が可能である。
サブスレッショルド係数(S値)は0.44V/decadeであった。
従って、本実施例の薄膜トランジスタの動作確認ができた。
また、半導体層5を形成する際にプロセスガス中の酸素分圧を種々の値に調節する以外は、上記の方法と同様にして薄膜トランジスタ10を作製した。そして、半導体層5の導電率を測定した。
図4は、プロセスガス中の酸素分圧と、形成された半導体層5の導電率との関係を示すグラフである。
半導体層5の導電率(σ)と酸素分圧(P(O))とは以下の関係式で表された。
σ=exp{−449×P(O)−2.44}
プロセスガス中の酸素分圧が高くなるほど、半導体層5の導電率が低くなることがわかる。プロセスガス中の酸素分圧が0.04Pa超の場合、半導体層5の導電率が10−9S/cm未満となった。プロセスガス中の酸素分圧が0.028Pa未満の場合、半導体層5の導電率が約10−6S/cm以上となった。プロセスガス中の酸素分圧が0.03〜0.038Paの場合、半導体層5の導電率は、約10−8S/cmとなった。
このように、プロセスガス中の酸素分圧を調整することによって、半導体層5を再現性良く形成できることが分かった。
(実施例2)
IWOターゲットとして、3質量%又は5質量%の酸化タングステン(WO)と、酸化インジウム(In)とからなるターゲットを用いる以外は、実施例1と同様にして半導体層5を成膜し、薄膜トランジスタ10を作製した。
薄膜トランジスタ10の電気特性を測定した結果、電界効果移動度が良好な値であり、かつ極めてリーク電流が少ないことが分かった。従って、本実施例の薄膜トランジスタの動作確認ができた。
以上の結果から、本実施形態の薄膜トランジスタの動作確認ができ、本実施形態の有用性が確かめられた。
本実施形態の薄膜トランジスタは、特性変化が抑制されている。また本実施形態の薄膜トランジスタの製造方法では、特性変化を防止するために半導体層を保護する必要が無く、工程負荷が小さい。さらにGaを含まないため、ターゲットに係るコストを低減できる。このため、本実施形態は、液晶ディスプレイや有機エレクトロルミネッセンス(Electro Luminescence(EL))ディスプレイのスイッチング素子の製造工程に好ましく適用できる。
1,10:薄膜トランジスタ、2:基板、3:ゲート電極、4:絶縁体層、5:半導体層、6:ソース電極、7:ドレイン電極、8:Si層、100:半導体装置。

Claims (10)

  1. ソース電極およびドレイン電極と、
    前記ソース電極および前記ドレイン電極に接して設けられた半導体層と、
    前記ソース電極および前記ドレイン電極の間のチャネルに対応させて設けられたゲート電極と、
    前記ゲート電極と前記半導体層との間に設けられた絶縁体層と、を備え、
    前記半導体層の形成材料が、インジウムと、原子番号が73以上の金属原子と、を含む複合金属酸化物である薄膜トランジスタ。
  2. 前記半導体層の表面は、原子間力顕微鏡で測定した二乗平均平方根粗さが1.0nm以下である請求項1に記載の薄膜トランジスタ。
  3. 前記半導体層の厚さは、20nm以下である請求項1または2に記載の薄膜トランジスタ。
  4. 前記原子番号が73以上の金属原子が、タングステンである請求項1から3のいずれか1項に記載の薄膜トランジスタ。
  5. ターゲットと、プロセスガスと、を用いた物理蒸着法により、インジウムと前記原子番号が73以上の金属原子とを含む複合金属酸化物からなる半導体層を形成する工程を有し、
    前記ターゲットは、酸化インジウムの粉末と、原子番号が73以上の金属原子の酸化物の粉末と、を含む焼結体であり、
    前記プロセスガスは、希ガスと酸素との混合ガスであり水素原子を有する化合物を含まない薄膜トランジスタの製造方法。
  6. 前記原子番号が73以上の金属原子の酸化物が、酸化タングステンである請求項5に記載の薄膜トランジスタの製造方法。
  7. 前記焼結体に含まれる前記酸化タングステンの含有量が、10質量%以下である請求項6に記載の薄膜トランジスタの製造方法。
  8. 前記半導体層を形成する工程を、10℃以上100℃以下で行う請求項5から7のいずれか1項に記載の薄膜トランジスタの製造方法。
  9. 請求項5から8のいずれか1項に記載の薄膜トランジスタの製造方法により製造された薄膜トランジスタ。
  10. 基板と、前記基板に設けられた請求項1から4および請求項9のいずれか1項に記載の薄膜トランジスタと、を有する半導体装置。
JP2014521410A 2012-06-14 2013-06-13 薄膜トランジスタ、薄膜トランジスタの製造方法および半導体装置 Active JP5846563B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2014521410A JP5846563B2 (ja) 2012-06-14 2013-06-13 薄膜トランジスタ、薄膜トランジスタの製造方法および半導体装置

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2012134940 2012-06-14
JP2012134940 2012-06-14
PCT/JP2013/066384 WO2013187486A1 (ja) 2012-06-14 2013-06-13 薄膜トランジスタ、薄膜トランジスタの製造方法および半導体装置
JP2014521410A JP5846563B2 (ja) 2012-06-14 2013-06-13 薄膜トランジスタ、薄膜トランジスタの製造方法および半導体装置

Publications (2)

Publication Number Publication Date
JP5846563B2 JP5846563B2 (ja) 2016-01-20
JPWO2013187486A1 true JPWO2013187486A1 (ja) 2016-02-08

Family

ID=49758304

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014521410A Active JP5846563B2 (ja) 2012-06-14 2013-06-13 薄膜トランジスタ、薄膜トランジスタの製造方法および半導体装置

Country Status (3)

Country Link
JP (1) JP5846563B2 (ja)
KR (1) KR20140071491A (ja)
WO (1) WO2013187486A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6547273B2 (ja) * 2013-12-26 2019-07-24 株式会社リコー p型酸化物半導体、p型酸化物半導体製造用組成物、p型酸化物半導体の製造方法、半導体素子、表示素子、画像表示装置、及びシステム

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005292768A (ja) * 2004-03-09 2005-10-20 Idemitsu Kosan Co Ltd Tft基板及びスパッタリングターゲット及び液晶表示装置及び画素電極及び透明電極及びtft基板の製造方法
JP2008192721A (ja) * 2007-02-02 2008-08-21 Bridgestone Corp 薄膜トランジスタ及びその製造方法
JP2010080936A (ja) * 2008-08-28 2010-04-08 Canon Inc アモルファス酸化物半導体及び該アモルファス酸化物半導体を用いた薄膜トランジスタ
JP2011254003A (ja) * 2010-06-03 2011-12-15 Fujitsu Ltd 半導体装置及びその製造方法
JP2012068597A (ja) * 2010-09-27 2012-04-05 Toshiba Corp アクティブマトリクス型有機el表示装置およびその駆動方法
JP2012074622A (ja) * 2010-09-29 2012-04-12 Bridgestone Corp アモルファス酸化物半導体の成膜方法および薄膜トランジスタ

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005292768A (ja) * 2004-03-09 2005-10-20 Idemitsu Kosan Co Ltd Tft基板及びスパッタリングターゲット及び液晶表示装置及び画素電極及び透明電極及びtft基板の製造方法
JP2008192721A (ja) * 2007-02-02 2008-08-21 Bridgestone Corp 薄膜トランジスタ及びその製造方法
JP2010080936A (ja) * 2008-08-28 2010-04-08 Canon Inc アモルファス酸化物半導体及び該アモルファス酸化物半導体を用いた薄膜トランジスタ
JP2011254003A (ja) * 2010-06-03 2011-12-15 Fujitsu Ltd 半導体装置及びその製造方法
JP2012068597A (ja) * 2010-09-27 2012-04-05 Toshiba Corp アクティブマトリクス型有機el表示装置およびその駆動方法
JP2012074622A (ja) * 2010-09-29 2012-04-12 Bridgestone Corp アモルファス酸化物半導体の成膜方法および薄膜トランジスタ

Also Published As

Publication number Publication date
KR20140071491A (ko) 2014-06-11
WO2013187486A1 (ja) 2013-12-19
JP5846563B2 (ja) 2016-01-20

Similar Documents

Publication Publication Date Title
JP6296463B2 (ja) 薄膜トランジスタおよびその製造方法
KR101035357B1 (ko) 산화물 반도체 박막 트랜지스터, 그 제조방법 및 산화물 반도체 박막 트랜지스터를 구비한 유기전계 발광소자
KR101097322B1 (ko) 산화물 반도체 박막 트랜지스터, 그 제조방법 및 산화물 반도체 박막 트랜지스터를 구비한 유기전계 발광소자
TWI453915B (zh) Thin film transistor
EP2273540B1 (en) Method for fabricating field-effect transistor
US20090134389A1 (en) Thin film field effect transistor and electroluminescence display using the same
US20150111340A1 (en) Method for forming wiring, semiconductor device, and method for manufacturing semiconductor device
JP2009253204A (ja) 酸化物半導体を用いた電界効果型トランジスタ及びその製造方法
KR20080074889A (ko) 반도체 박막, 그의 제조 방법 및 박막 트랜지스터
JP2009231664A (ja) 電界効果トランジスタ及びその製造方法
TW201336086A (zh) 薄膜電晶體
US9601633B2 (en) Semiconductor device
TWI640098B (zh) 半導體裝置及半導體裝置之製造方法
JP5168599B2 (ja) 薄膜トランジスタの製造方法
JP5846563B2 (ja) 薄膜トランジスタ、薄膜トランジスタの製造方法および半導体装置
WO2015115330A1 (ja) 薄膜トランジスタ、酸化物半導体、およびその製造方法
JP6308583B2 (ja) 薄膜トランジスタ、薄膜トランジスタの製造方法および半導体装置
JP2013207100A (ja) 薄膜トランジスタ
JP6252903B2 (ja) 薄膜トランジスタおよびその製造方法
JP2011258804A (ja) 電界効果型トランジスタ及びその製造方法
JP6252904B2 (ja) 酸化物半導体およびその製法
KR20130029272A (ko) 박막 트랜지스터
JP6261125B2 (ja) 酸化物薄膜トランジスタおよびその製造方法

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20151027

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20151116

R150 Certificate of patent or registration of utility model

Ref document number: 5846563

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250