CN114008752A - 氧化物半导体的加工方法及薄膜晶体管的制造方法 - Google Patents

氧化物半导体的加工方法及薄膜晶体管的制造方法 Download PDF

Info

Publication number
CN114008752A
CN114008752A CN202080042357.XA CN202080042357A CN114008752A CN 114008752 A CN114008752 A CN 114008752A CN 202080042357 A CN202080042357 A CN 202080042357A CN 114008752 A CN114008752 A CN 114008752A
Authority
CN
China
Prior art keywords
semiconductor layer
oxide semiconductor
semiconductor
oxide
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202080042357.XA
Other languages
English (en)
Inventor
松尾大辅
安东靖典
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nissin Electric Co Ltd
Original Assignee
Nissin Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nissin Electric Co Ltd filed Critical Nissin Electric Co Ltd
Publication of CN114008752A publication Critical patent/CN114008752A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/08—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H01L29/78693—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate the semiconducting oxide being amorphous

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Plasma & Fusion (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Thin Film Transistor (AREA)
  • Physical Vapour Deposition (AREA)
  • Drying Of Semiconductors (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)

Abstract

本发明提供一种加工方法，在结晶性不同的两种氧化物半导体层叠而成的氧化物半导体层的加工中容易获得所需的形状。所述加工方法将包含氧化物半导体的第一半导体层、与包含较构成所述第一半导体层的氧化物半导体而言结晶性高的氧化物半导体的第二半导体层自基板侧依序层叠而成的半导体层叠体，利用离子研磨法进行加工而成形。

Description

氧化物半导体的加工方法及薄膜晶体管的制造方法
技术领域
本发明涉及一种氧化物半导体的加工方法及薄膜晶体管的制造方法。
背景技术
近年来，正在积极开发将In-Ga-Zn-O系(氧化铟镓锌(Indium Gallium ZincOxide，IGZO))等氧化物半导体层用于通道层的薄膜晶体管(Thin Film Transistor，TFT)。作为将氧化物半导体层用于通道层的薄膜晶体管的制造方法，例如专利文献1公开有如下方法：通过溅射而在栅极绝缘层上形成氧化物半导体层后，在氧化物半导体层上形成金属膜，且通过对此金属膜进行蚀刻而形成源极电极以及漏极电极。此专利文献1中记载有如下内容：由于以大的成膜速度来形成膜质优异的氧化物半导体层，故而当进行溅射时，通过仅供给氩作为溅射气体而首先形成结晶性低的第一氧化物半导体层，在其上，通过供给氩与氧的混合气体作为溅射气体而形成结晶性高的第二氧化物半导体层。
现有技术文献
专利文献
专利文献1：国际公开WO2018/225822号公报
发明内容
发明所要解决的问题
但，在对将如上所述的结晶性不同的多个氧化物半导体层层叠而成者，通过湿式蚀刻等化学蚀刻来进行加工的情况下，由于层叠方向(膜厚方向)上的膜质的不同，而难以获得所需的形状。即，在结晶性低的氧化物半导体层中，与结晶性更高的氧化物半导体层相比，对化学蚀刻的蚀刻速度大，因此若对这些氧化物半导体层进行化学蚀刻，则会由于蚀刻速度的不同而在两种氧化物半导体层的边界产生阶差。尤其如上所述，于在结晶性低的氧化物半导体层上层叠结晶性高的氧化物半导体层的情况下，若对这些氧化物半导体层进行化学蚀刻，则与上层的氧化物半导体层相比，下层的氧化物半导体层在与层叠方向垂直的方向上深深地被削，其加工剖面变深。因此，于在后步骤中例如涂布保护膜等的情况下，保护膜难以遍及至下层的氧化物半导体层的加工剖面。
本发明是鉴于所述问题而形成，主要课题为提供一种加工方法，在结晶性不同的两种氧化物半导体层叠而成的氧化物半导体层的加工中容易获得所需的形状。
解决问题的技术手段
本发明为了解决如上所述的问题而努力研究，结果发现，在使用离子研磨法来作为蚀刻的方法的情况下，即便是结晶性不同的两种氧化物半导体层叠而成者，也不论所述氧化物半导体的结晶性的不同，均能够以相同程度的蚀刻速度来进行蚀刻。即，发现，若为离子研磨法，则为未伴有化学反应的物理性蚀刻，因此不会由于结晶性的不同而使蚀刻速度产生大的差异，从而想到本发明。
即，本发明的氧化物半导体的加工方法中：将包含氧化物半导体的第一半导体层、与包含较构成所述第一半导体层的氧化物半导体而言结晶性高的氧化物半导体的第二半导体层自基板侧依序层叠而成的半导体层叠体，利用离子研磨法进行加工而成形。
若为如上所述的加工方法，则由于利用离子研磨法来进行半导体层叠体的加工，故而能够对于结晶性不同的第一半导体层及第二半导体层，以相同程度的速度来进行蚀刻。因此，能够防止在进行湿式蚀刻的情况下可产生的仅结晶性比较低的第一半导体层在与层叠方向垂直的方向上深深地被削的事态，容易获得所需的剖面形状。
另外，由于能够对于第一半导体层及第二半导体层，以相同程度的速度进行蚀刻，故而能够减小第一半导体层及第二半导体层的各自的加工剖面的边界中的阶差。因此，于在后步骤中例如涂布保护膜等的情况下，能够使保护膜也容易遍及至第一半导体层及第二半导体层中任一者的加工剖面。
作为使所述本发明的效果显著的所述半导体层叠体的形态，利用所述加工方法来加工的半导体层叠体可列举：所述第一半导体层包含非晶质的氧化物半导体、且所述第二半导体层包含结晶质的氧化物半导体的半导体层叠体。
作为使所述本发明的效果显著的所述半导体层叠体的形态，可列举：构成所述第一半导体层的氧化物半导体的组成、与构成所述第二半导体层的氧化物半导体的组成相同的半导体层叠体。
作为所述氧化物半导体的加工方法中的半导体层叠体的具体形态，可列举：构成所述第一半导体层及所述第二半导体层的氧化物半导体为IGZO的半导体层叠体。
作为所述氧化物半导体的加工方法中的半导体层叠体的具体形态，优选为：在对于所述第二半导体层的通过使用Cu-Kα射线的θ-2θ法的X射线衍射测定中的衍射角2θ＝31°附近所确认的峰值的半高全宽，小于在对于所述第一半导体层的所述X射线衍射测定中的衍射角2θ＝31°附近所确认的峰值的半高全宽。
另外，本发明的薄膜晶体管的制造方法是在基板上依序配置有栅极电极、栅极绝缘层、氧化物半导体层、源极电极以及漏极电极的薄膜晶体管的制造方法，其中包括：半导体层叠步骤，将包含氧化物半导体的第一半导体层、与包含较构成所述第一半导体层的氧化物半导体而言结晶性高的氧化物半导体的第二半导体层，自所述基板侧依序层叠；以及半导体加工步骤，将所层叠的所述第一半导体层及所述第二半导体层，利用离子研磨法进行加工而形成所述氧化物半导体层。
若为如上所述的薄膜晶体管的制造方法，则能够获得与所述氧化物半导体的加工方法相同的效果。
发明的效果
根据以所述方式构成的本发明，能够提供一种加工方法，在结晶性不同的两种氧化物半导体层叠而成的氧化物半导体层的加工中，容易获得所需的形状。
附图说明
图1是示意性表示本实施方式的薄膜晶体管的结构的纵剖面图。
图2是示意性表示所述实施方式的薄膜晶体管的制造步骤的剖面图。
图3是示意性表示所述实施方式的薄膜晶体管的制造步骤的剖面图。
图4是示意性表示所述实施方式的薄膜晶体管的半导体层形成步骤中所使用的溅射装置的结构的图。
图5是对由加工方法的不同所引起的对氧化物半导体层的加工剖面的影响进行说明的SEM相片。
具体实施方式
以下，对本发明的一实施方式的薄膜晶体管及其制造方法进行说明。
＜1.薄膜晶体管＞
本实施方式的薄膜晶体管1为所谓底栅极型。具体而言如图1所示，包括基板2、栅极电极3、栅极绝缘层4、作为通道层的氧化物半导体层5、源极电极6以及漏极电极7，其自基板2侧依此顺序来配置(形成)。以下，对各部进行详细说明。
基板2包括能够透过光的材料，例如可包括：聚对苯二甲酸乙二酯(polyethyleneterephthalate，PET)、聚萘二甲酸乙二酯(polyethylene naphthalate，PEN)、聚醚砜(polyethersulfone，PES)、丙烯酸、聚酰亚胺等塑料(合成树脂)或玻璃等。
在基板2的表面设置有栅极电极3。栅极电极3包括具有高导电性的材料，例如包含选自Si、Al、Mo、Cr、Ta、Ti、Pt、Au、Ag等中的一种以上金属。另外，也可包括：Al-Nd、Ag合金、氧化锡、氧化锌、氧化铟、氧化铟锡(ITO)、氧化锌铟(IZO)、In-Ga-Zn-O(IGZO)等金属氧化物的导电性膜。栅极电极3也可包括这些导电性膜的单层结构或两层以上的层叠结构。
在栅极电极3上配置有栅极绝缘层4。栅极绝缘层4包括具有高绝缘性的材料，例如可为包含选自SiO2、SiNx、SiON、Al2O3、Y2O3、Ta2O5、Hf2等中的一种以上氧化物的绝缘膜。栅极绝缘层4也可将这些导电性膜设为单层结构或者两层以上的层叠结构。
在栅极绝缘层4上配置有氧化物半导体层5。氧化物半导体层5形成均包含氧化物半导体的第一半导体层5a及第二半导体层5b自基板2侧依序配置的二层结构。
第一半导体层5a及第二半导体层5b包括彼此相同的组成的氧化物半导体，优选为包括包含彼此相同的构成元素以及不可避免的杂质的氧化物半导体。本实施方式中，第一半导体层5a及第二半导体层5b均包括以包含In的氧化物作为主成分的氧化物半导体。所谓包含In的氧化物，例如为In-Ga-Zn-O、In-Al-Mg-O、In-Al-Zn-O或者In-Hf-Zn-O等氧化物。
第一半导体层5a与第二半导体层5b包括结晶性的高度(程度)彼此不同的氧化物半导体。具体而言，构成第二半导体层5b的氧化物半导体的结晶性构成为高于构成第一半导体层5a的氧化物半导体的结晶性。
第一半导体a的结晶性越低，越加快后述第一成膜步骤中的成膜速度，越能够提高生产性。因此，构成第一半导体层a的氧化物半导体的结晶性越低越优选，更优选为非晶质(非晶)。
在源极电极6以及漏极电极7之间形成界面的第二半导体层5b的结晶性越高，越能够减少界面中的氧缺陷，越能够增大薄膜晶体管1的栅极阈值电压Vth(漏极电流Id＝1nA的栅极电压Vg)。因此，第二半导体层5b包含结晶性的氧化物半导体，其结晶性越高越优选。
构成第一半导体层5a及第二半导体层5b的氧化物半导体的结晶性的高度(程度)例如可根据峰值的半高全宽(Full Width at Half Maximum，FWHM)来确认，所述峰值的半高全宽能够通过根据使用Cu光源(Cu-Kα射线)的θ-2θ法的X射线衍射(X-Ray Diffraction，XRD)测定来观测。具体而言，在第一半导体层5a及第二半导体层5b包含以In-Ga-Zn-O(IGZO)等包含In的氧化物作为主成分(是指以体积分率计包含90％以上)的氧化物半导体的情况下，能够根据可在X射线衍射测定中2θ＝31°附近(例如30°～32°)确认的峰值的半高全宽的大小来评价。更具体而言，所述峰值的半高全宽越小，能够评价为结晶性越高。
构成第二半导体层5b的氧化物半导体的结晶性高于构成第一半导体层5a的氧化物半导体的结晶性，能够根据如下情况来确认：在对于第二半导体层5b的X射线衍射测定中的衍射角2θ＝31°附近所确认的峰值的半高全宽，小于在对于第一半导体层5a的X射线衍射测定中的衍射角2θ＝31°附近所确认的峰值的半高全宽。
第一半导体层5a为非晶质的氧化物半导体，能够根据如下情况来确认：在第一半导体层5a为包含In-Ga-Zn-O(IGZO)的氧化物半导体的情况下，在所述利用XRD(X射线衍射)的测定中，在2θ＝31°附近未出现峰值。
就增大薄膜晶体管1的栅极阈值电压Vth的观点而言，第二半导体层5b优选为在通过XRD(X射线衍射)的测定中，能够在2θ＝31°附近(例如30°～32°)确认的峰值的半高全宽为4.5°以下，更优选为3.0°以下，特别优选为2.5°以下。
在氧化物半导体层5上配置有源极电极6以及漏极电极7。源极电极6以及漏极电极7分别为了发挥作为电极的功能而包括具有高导电性的材料。例如可包括与栅极电极2相同的材料，也可包括不同的材料。源极电极6以及漏极电极7可包括金属或导电性氧化物的单层结构，也可包括两层以上的层叠结构。
视需要，也可在氧化物半导体5、源极电极6以及漏极电极7上配置用以保护它们的保护膜。保护膜例如可包括硅氧化膜(SiO2)、在硅氮化膜中含有氟的氟化硅氮化膜(SiN:F)等。
＜2.薄膜晶体管的制造方法＞
其次，参照图2及图3，对所述结构的薄膜晶体管1的制造方法进行说明。
本实施方式的薄膜晶体管1的制造方法包括：栅极电极形成步骤、栅极绝缘层形成步骤、半导体层形成步骤、源极/漏极电极形成步骤。以下，对各步骤进行说明。
(1)栅极电极形成步骤
首先如图2(a)所示，准备例如包括石英玻璃的基板2，在基板2的表面形成栅极电极3。栅极电极3的形成方法并无特别限制，例如可利用真空蒸镀法、直流(Direct-Current，DC)溅射法等已知的方法来形成。
(2)栅极绝缘层形成步骤
继而，如图2(b)所示，以覆盖基板2及栅极电极3的表面的方式形成栅极绝缘层4。栅极绝缘层4的形成方法并无特别限定，可利用已知的方法来形成。
(3)半导体层形成步骤
继而，如图2(c)～图3(f)所示，在栅极绝缘层4上形成作为通道层的氧化物半导体层5。半导体层形成步骤包括：半导体层叠步骤，将两种氧化物半导体膜自基板2侧依序层叠；以及半导体加工步骤，对所层叠的氧化物半导体膜进行加工。
(3-1)半导体层叠步骤
半导体层叠步骤中，在栅极绝缘层4上形成第一氧化物半导体膜S1，且在其上形成结晶性高于第一氧化物半导体膜S1的第二氧化物半导体膜S2。半导体层叠步骤包括形成第一氧化物半导体膜S1的第一成膜步骤、以及形成第二氧化物半导体膜S2的第二成膜步骤。
本实施方式中，第一成膜步骤及第二成膜步骤均通过使用等离子体来对靶进行溅射，而形成氧化物半导体膜。具体而言，使用如图4所示的溅射装置100来进行，所述溅射装置100使用感应耦合型的等离子体P来对靶T进行溅射。溅射装置100包括：真空容器20；基板保持部30，在真空容器20内保持基板2；靶保持部40，在真空容器20内与基板2相向而保持靶T；以及多个天线50，沿着保持于基板保持部30的基板2的表面而排列，且产生等离子体P。通过使用溅射装置100，能够独立地设定对天线50供给的高频电压及靶T的偏压。因此，能够将偏压设定为如下程度的低电压，即，与等离子体P的生成独立，将等离子体中的离子引入靶来进行溅射；可将在溅射时对靶T施加的负的偏压设定为-1kV以上(即绝对值为1kV以下)的负电压。第一成膜步骤及第二成膜步骤中，在靶保持部40配置靶T，且在基板保持部30配置基板2而进行。此处，作为靶T，使用成为氧化物半导体层5的原料的InGaZnO等导电性氧化物烧结体。
(3-1-1)第一成膜步骤
第一成膜步骤中，首先如图2(c)所示，在栅极绝缘层4上形成第一氧化物半导体膜S1。具体而言，将溅射装置100的真空容器20进行真空排气至3×10-6Torr以下后，在50sccm以上、200sccm以下导入溅射气体，并且将真空容器内20的压力调整为0.5Pa以上、3.1Pa以下。而且，对多个天线50供给1kW以上、10kW以下的高频电力，生成感应耦合型的等离子体，且将其维持。对靶施加直流电压脉冲来进行靶的溅射。就抑制氧脱离的溅射粒子的生成，形成膜中的氧缺陷少的氧化物半导体膜的观点而言，将对靶T施加的电压设为-1kV以上且小于0V的负电压。此外，真空容器20内的压力、溅射气体的流量、对天线供给的电力量也可适当变更。
(3-1-2)第二成膜步骤
在第一成膜步骤后，如图2(d)所示，在第一氧化物半导体膜S1上形成第二氧化物半导体膜S2。具体而言，与第一成膜步骤同样，使用溅射装置100来进行靶T的溅射，由此形成第二氧化物半导体膜S2。与第一成膜步骤同样，在第二成膜步骤中，也优选为将对靶T施加的电压设为-1kV以上且小于0V的负电压。第二成膜步骤中的真空容器20内的压力、溅射气体的流量、对天线供给的电力量等条件可与第一成膜步骤相同，也可适当变更。
(3-1-3)溅射气体中的氧气浓度
本实施方式中，使第二成膜步骤中所供给的溅射气体中所含的氧气浓度高于第一成膜步骤中所供给的溅射气体中所含的氧气浓度。由此在第二成膜步骤中，与第一成膜步骤相比，可在进一步抑制氧脱离的溅射粒子的生成，进一步维持靶的氧化状态的情况下进行成膜。因此，能够使第二氧化物半导体膜S2的结晶性高于第一氧化物半导体膜S1的结晶性。
第一成膜步骤中所供给的溅射气体中的氧气浓度只要低于第二成膜步骤中所供给的溅射气体中的氧气浓度即可。在第一成膜步骤中，就形成非晶质的第一氧化物半导体膜S1的观点而言，溅射气体中所含的氧气浓度优选为以体积分率计为2vol％以下，优选为仅供给氩气来作为溅射气体。
就提高第二氧化物半导体膜S2的结晶性的观点而言，第二成膜步骤中所供给的溅射气体中所含的氧气浓度优选为以体积分率计为20vol％以上，更优选为50vol％以上。最优选为仅供给氧气(即，体积分率为99.999vol％以上)来作为溅射气体。
(3-2)半导体加工步骤
继而，在半导体加工步骤中，对所层叠的第一氧化物半导体膜S1及第二氧化物半导体膜S2进行加工，形成氧化物半导体层5。
具体而言，首先，在第二氧化物半导体膜S2上涂布抗蚀剂R1。然后进行曝光、显影等，如图3(e)所示，然后仅在作为氧化物半导体层5的部位残留抗蚀剂R1。接着，如图3(f)所示，对第一氧化物半导体膜S1及第二氧化物半导体膜S2进行蚀刻加工，形成第一半导体层5a及第二半导体层5b自基板2侧依序层叠而成的氧化物半导体层5。
此处，实施方式的制造方法中，通过利用离子研磨法的物理性蚀刻而对第二氧化物半导体膜S2及第一氧化物半导体膜S1进行加工。具体而言，通过使用离子研磨装置，对第二氧化物半导体膜S2及第一氧化物半导体膜S1，自第二氧化物半导体膜S2侧照射离子束而进行。
离子束优选为对于第二氧化物半导体膜S2及第一氧化物半导体膜S1，向与其层叠方向(膜厚方向)平行的方向照射。由此，能够使所形成的第一半导体层5a及第二半导体层5b的加工剖面相对于层叠方向而平行。第一半导体层5a及第二半导体层5b的加工剖面的形状并不限定于此，也可形成为朝向基板2而扩展的锥状。
离子研磨法中所使用的离子材料并无特别限定，例如可列举Ne、Ar、Kr、Xe等。另外，除此以外，离子研磨法的实施条件并无特别限定，例如可例示如下。
·离子加速电压：230eV
·加速电流：100mA
·射束照射角度：0°～±30°
(4)源极/漏极电极形成步骤
然后，将氧化物半导体层5上的抗蚀剂R1去除后，在氧化物半导体层5上形成源极电极6以及漏极电极7。源极电极6以及漏极电极7的形成例如可通过使用射频(RadioFrequency，RF)磁控溅射等的已知方法来进行。
(5)其他
然后，视需要，也可以将所形成的氧化物半导体层5、源极电极6以及漏极电极7的上表面覆盖的方式，使用例如等离子体化学气相沉积(Chemical Vapor Deposition，CVD)法来形成保护膜。另外，视需要，也可在包含氧的大气压下的环境气体中进行热处理。
通过以上，能够获得本实施方式的薄膜晶体管1。
＜3.氧化物半导体层的剖面的观测＞
对由所述半导体加工步骤中的加工方法的不同所引起的对氧化物半导体层5(第一半导体层5a及第二半导体层5b)的剖面形状的影响进行评价。
(1.样品制作)
准备两块硅基板，基于所述制造方法的半导体层叠步骤，将包含In-Ga-Zn-O(IGZO1114)的氧化物半导体膜成膜在硅基板上，制作两个样品。
具体而言，使用溅射装置100，将真空容器内的压力减压至0.9Pa以下，对多个天线供给7kW的高频电力，对靶施加400V的直流脉冲电压来进行靶的溅射。然后通过使所供给的溅射气体中的氧气浓度变化，而在硅基板上形成非晶质的第一氧化物半导体膜S1(a-IGZO)，在第一氧化物半导体膜S1上形成结晶质的第二氧化物半导体膜S2(c-IGZO)。
(2.加工及成形)
继而，对于所作成的两个样品，自第二氧化物半导体膜侧朝向第一氧化物半导体膜侧而进行蚀刻加工。
具体而言，在两个样品的第二氧化物半导体膜S2的表面的规定区域施加抗蚀剂后，对其中一个样品进行湿式蚀刻(化学性蚀刻)，且对另一个样品进行离子研磨(物理性蚀刻)。所进行的湿式蚀刻及离子研磨的具体条件如下所述。
(湿式蚀刻的条件)
·蚀刻液：HCl(0.05M)
·蚀刻时间：210秒
·温度：25℃
(离子研磨的条件)
·离子加速电压：230eV
·加速电流：100mA
·基板旋转：12rpm
·蚀刻时间：360秒
·射束照射角度：0°
(3.蚀刻加工及加工剖面的观察)
利用扫描型电子显微镜(Scanning Electron Microscope，SEM)，对各样品中的通过蚀刻而形成的第一氧化物半导体膜S1及第二氧化物半导体膜S2的加工剖面进行观察。将其结果示于图5中。
如图5(a)所示，通过湿式蚀刻而进行加工的样品中，在第一氧化物半导体膜S1与第二氧化物半导体膜S2的边界产生了大的阶差。具体而言，较第二半导体膜S2而言结晶性低且蚀刻速度高的第一半导体膜S1中，在与第二半导体膜S2的边界附近，相对于层叠方向而进行朝向横方向的蚀刻。
另一方面，如图5(b)所示，通过离子研磨而进行加工的样品中，在第一氧化物半导体膜S1与第二氧化物半导体膜S2的边界未产生大的阶差，形成光滑且连续的剖面。
＜4.本实施方式的效果＞
根据如上所述的本实施方式的薄膜晶体管1的制造方法，在半导体加工步骤中，由于利用离子研磨法来对第二氧化物半导体膜S2及第一氧化物半导体膜S1进行加工，故而能够对于结晶性不同的第二氧化物半导体膜S2及第一氧化物半导体膜S1，以相同程度的速度来进行蚀刻。因此，能够防止在进行湿式蚀刻的情况下会产生的事态，即，仅非晶质的第一氧化物半导体膜S1在与层叠方向垂直的方向上深深地被削的事态，与结晶质的第二氧化物半导体膜S2一并容易获得所需的剖面形状。
另外，由于能够对于第二氧化物半导体膜S2及第一氧化物半导体膜S1，以相同程度的速度来进行蚀刻，故而能够减小所获得的第一半导体层5a及第二半导体层5b的各自的加工剖面的边界的阶差。因此，在后步骤即源极/漏极电极形成步骤中，通过溅射等，以覆盖氧化物半导体层5的方式来制成导电性膜时，在第一半导体层及第二半导体层中任一者的加工剖面，均容易形成导电性膜。
＜其他的变形实施方式＞
此外，本发明并不限定于所述实施方式。
所述实施方式中，第一半导体层5a与第二半导体层5b包括组成相同的氧化物半导体，但并不限定于此。其他实施方式中，第一半导体层5a与第二半导体层5b也可包括组成不同的氧化物半导体。
所述实施方式中，第一成膜步骤及第二成膜步骤中，通过使溅射气体中的氧浓度变化，而使第一氧化物半导体膜S1及第二氧化物半导体膜S2的结晶性变化，但并不限定于此。只要能够形成第一氧化物半导体膜S1，且在其上形成结晶性高的第二氧化物半导体膜S2，则也可利用其他方法来进行第一成膜步骤及第二成膜步骤。
第一半导体层5a并不限定于非晶质，也可包括结晶质的氧化物半导体。只要结晶性低于构成第二半导体层5b的氧化物半导体即可。
所述实施方式的氧化物半导体层5是结晶性不同的两种氧化物半导体层层叠而成，但并不限定于此。其他实施方式的氧化物半导体层5也可为结晶性不同的三种以上的氧化物半导体层层叠而成。
所述实施方式中，是包括多个靶保持部40的结构，但也可为包括一个靶保持部40的结构。即便为此情况，也理想为包括多个天线50的结构，但也可为包括一个天线50的结构。
除此以外，本发明并不限定于所述实施方式，当然可在不脱离其主旨的范围内进行各种变形。
符号的说明
1：薄膜晶体管
2：基板
3：栅极电极
4：栅极绝缘层
5：氧化物半导体层
5a：第一半导体层
5b：第二半导体层
6：源极电极
7：漏极电极。

Claims (6)

1.一种加工方法，将包含氧化物半导体的第一半导体层、与包含较构成所述第一半导体层的氧化物半导体而言结晶性高的氧化物半导体的第二半导体层自基板侧依序层叠而成的半导体层叠体，利用离子研磨法进行加工而成形。
2.根据权利要求1所述的加工方法，其中
所述第一半导体层包含非晶质的氧化物半导体，且所述第二半导体层包含结晶质的氧化物半导体。
3.根据权利要求1或2所述的加工方法，其中
构成所述第一半导体层的氧化物半导体的组成、与构成所述第二半导体层的氧化物半导体的组成相同。
4.根据权利要求1或3所述的加工方法，其中
构成所述第一半导体层及所述第二半导体层的氧化物半导体为氧化铟镓锌。
5.根据权利要求1或4所述的加工方法，其中
在对于所述第二半导体层的通过使用Cu-Kα射线的θ-2θ法的X射线衍射测定中的衍射角2θ＝31°附近所确认的峰值的半高全宽，小于在对于所述第一半导体层的所述X射线衍射测定中的衍射角2θ＝31°附近所确认的峰值的半高全宽。
6.一种薄膜晶体管的制造方法，所述薄膜晶体管在基板上依序配置有栅极电极、栅极绝缘层、氧化物半导体层、源极电极以及漏极电极，所述薄膜晶体管的制造方法包括：
半导体层叠步骤，将包含氧化物半导体的第一半导体层、与包含较构成所述第一半导体层的氧化物半导体而言结晶性高的氧化物半导体的第二半导体层，自所述基板侧依序层叠；以及
半导体加工步骤，将所层叠的所述第一半导体层及所述第二半导体层，利用离子研磨法进行加工而形成所述氧化物半导体层。
CN202080042357.XA 2019-06-25 2020-06-22 氧化物半导体的加工方法及薄膜晶体管的制造方法 Pending CN114008752A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2019-116880 2019-06-25
JP2019116880A JP2021002633A (ja) 2019-06-25 2019-06-25 酸化物半導体の加工法方法及び薄膜トランジスタの製造方法
PCT/JP2020/024450 WO2020262322A1 (ja) 2019-06-25 2020-06-22 酸化物半導体の加工方法及び薄膜トランジスタの製造方法

Publications (1)

Publication Number Publication Date
CN114008752A true CN114008752A (zh) 2022-02-01

Family

ID=73995442

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202080042357.XA Pending CN114008752A (zh) 2019-06-25 2020-06-22 氧化物半导体的加工方法及薄膜晶体管的制造方法

Country Status (5)

Country Link
JP (1) JP2021002633A (zh)
KR (1) KR20220003603A (zh)
CN (1) CN114008752A (zh)
TW (1) TWI739491B (zh)
WO (1) WO2020262322A1 (zh)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004335712A (ja) * 2003-05-07 2004-11-25 Sharp Corp 酸化物半導体発光素子およびその加工方法
JP2011187506A (ja) * 2010-03-04 2011-09-22 Sony Corp 薄膜トランジスタおよびその製造方法、並びに表示装置
JP2011254003A (ja) * 2010-06-03 2011-12-15 Fujitsu Ltd 半導体装置及びその製造方法
WO2014021334A1 (ja) * 2012-07-30 2014-02-06 東ソー株式会社 酸化物焼結体、及びスパッタリングターゲット
TWI684283B (zh) * 2017-06-07 2020-02-01 日商日新電機股份有限公司 薄膜電晶體的製造方法

Also Published As

Publication number Publication date
TWI739491B (zh) 2021-09-11
KR20220003603A (ko) 2022-01-10
JP2021002633A (ja) 2021-01-07
TW202105516A (zh) 2021-02-01
WO2020262322A1 (ja) 2020-12-30

Similar Documents

Publication Publication Date Title
JP6989656B2 (ja) 半導体装置
CN101740637B (zh) 半导体装置及其制造方法
US9331207B2 (en) Oxide semiconductor device and manufacturing method therof
JP4981282B2 (ja) 薄膜トランジスタの製造方法
WO2014058019A1 (ja) 酸化物半導体薄膜および薄膜トランジスタ
WO2018225822A1 (ja) 薄膜トランジスタの製造方法
TWI541900B (zh) 絕緣膜及其製造方法
TWI779254B (zh) 薄膜電晶體的製造方法
CN114008752A (zh) 氧化物半导体的加工方法及薄膜晶体管的制造方法
WO2016035554A1 (ja) 薄膜トランジスタの酸化物半導体薄膜、薄膜トランジスタ、およびスパッタリングターゲット
Lim et al. Improved electrical performance of SiO2-doped indium zinc oxide thin-film transistor
CN114127956B (zh) 薄膜晶体管的制造方法
TWI835033B (zh) 氧化物半導體的成膜方法及薄膜電晶體的製造方法
JP7247546B2 (ja) 薄膜トランジスタの製造方法
KR20180092436A (ko) 박막 트랜지스터의 제조방법
JP2014075465A (ja) 半導体素子製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination