WO2022130913A1 - 酸化物半導体の成膜方法及び薄膜トランジスタの製造方法 - Google Patents

酸化物半導体の成膜方法及び薄膜トランジスタの製造方法 Download PDF

Info

Publication number
WO2022130913A1
WO2022130913A1 PCT/JP2021/042789 JP2021042789W WO2022130913A1 WO 2022130913 A1 WO2022130913 A1 WO 2022130913A1 JP 2021042789 W JP2021042789 W JP 2021042789W WO 2022130913 A1 WO2022130913 A1 WO 2022130913A1
Authority
WO
WIPO (PCT)
Prior art keywords
film
oxide semiconductor
target
sputtering
film forming
Prior art date
Application number
PCT/JP2021/042789
Other languages
English (en)
French (fr)
Inventor
大輔 松尾
Original Assignee
日新電機株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日新電機株式会社 filed Critical 日新電機株式会社
Priority to KR1020237009117A priority Critical patent/KR20230051565A/ko
Priority to CN202180064311.2A priority patent/CN116250065A/zh
Publication of WO2022130913A1 publication Critical patent/WO2022130913A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02469—Group 12/16 materials
    • H01L21/02472—Oxides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/08—Oxides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34—Sputtering
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34—Sputtering
    • C23C14/3435—Applying energy to the substrate during sputtering
    • C23C14/345—Applying energy to the substrate during sputtering using substrate bias
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34—Sputtering
    • C23C14/3471—Introduction of auxiliary energy into the plasma
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/54—Controlling or regulating the coating process
    • C23C14/548—Controlling the composition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02483—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02502—Layer structure consisting of two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02551—Group 12/16 materials
    • H01L21/02554—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film

Definitions

  • the present invention relates to a film forming method for forming an oxide semiconductor film by sputtering a target using plasma, and a method for manufacturing a thin film transistor using the film forming method.
  • IGZO In-Ga-Zn-O system
  • the oxide semiconductor layer has a multilayer structure in which a first semiconductor layer made of an amorphous oxide semiconductor film and a second semiconductor layer made of a crystalline oxide semiconductor film are laminated. Things are listed.
  • Patent Document 1 by laminating a second semiconductor layer which is crystalline on the first semiconductor layer which is amorphous, oxygen defects at the interface with the insulating layer formed on the second semiconductor layer can be reduced. It is described that the gate threshold voltage of the thin film transistor can be increased.
  • Patent Document 1 describes that the crystallinity of an oxide semiconductor film is controlled by changing the partial pressure of oxygen gas in a sputtering gas. Specifically, an amorphous oxide semiconductor film is formed by lowering the partial pressure of oxygen gas, and a crystalline oxide semiconductor film is formed by increasing the partial pressure of oxygen gas. Is described. However, in such a method of controlling the crystallinity of the oxide semiconductor film by changing the partial pressure of oxygen gas, the oxygen content is lower than that of the crystalline oxide semiconductor film formed by the partial pressure of oxygen gas. There is a problem that the film density of the amorphous oxide semiconductor film formed by gas partial pressure is greatly reduced.
  • the present invention has been made in view of such a problem, and its main object is to provide a film forming method capable of producing oxide semiconductor films having different crystallinity without significantly changing the film density. be.
  • the inventor of the present application in order to solve the above problems, in a film forming method for forming an oxide semiconductor film by sputtering a target using plasma, the distance between the target and the substrate and the oxide are formed. It was found that there is a correlation with the crystallinity of the semiconductor film. As a result of further diligent studies, the inventor of the present application can form a crystalline oxide semiconductor film by shortening the distance between the target and the substrate and performing sputtering, and can reduce the distance between the target and the substrate. It has been found that an amorphous oxide semiconductor film can be formed by sputtering for a long time.
  • the film forming method according to the present invention is a method of forming an oxide semiconductor film on a substrate by sputtering a target using plasma, and changes the distance between the substrate and the target. It is characterized in that the crystallinity of the oxide semiconductor film is controlled by the above method.
  • the crystallinity of the oxide semiconductor film can be controlled by changing the distance between the substrate and the target, so that when forming a plurality of oxide semiconductor films having different crystallinity.
  • "forming an oxide semiconductor film on a substrate” means not only forming an oxide semiconductor film directly on the surface of the substrate, but also forming a film composed of other components between the oxide semiconductor film and the substrate. Is meant to include those intervening.
  • the film forming method includes a first film forming step of forming an amorphous oxide semiconductor film by sputtering with a predetermined first distance between the substrate and the target, and the substrate. It is preferable to include a second film forming step of forming a crystalline oxide semiconductor film by performing sputtering with a second distance shorter than the first distance between the target and the target. By doing so, the amorphous oxide semiconductor film and the crystalline oxide semiconductor film can be made separately by performing sputtering by changing the distance between the substrate and the target.
  • the film forming method it is preferable to perform sputtering using a mixed gas of argon gas and oxygen gas as a sputtering gas.
  • a mixed gas of argon gas and oxygen gas as a sputtering gas.
  • the oxygen partial pressure in the sputtering gas is the same in the first film forming step and the second film forming step.
  • the partial pressure of the oxygen gas in the sputtering gas is preferably 2.5% or more. By doing so, it is possible to further reduce oxygen deficiency in the oxide semiconductor layer and further enhance the crystallinity of the oxide semiconductor film formed in the second film forming step.
  • the crystallinity of the oxide semiconductor film is controlled by changing the distance between the substrate and the target while maintaining the plasma.
  • oxide semiconductor film examples include, for example, In-Ga-Zn-O (IGZO) and the like.
  • IGZO In-Ga-Zn-O
  • the target bias voltage applied to the target it is preferable to perform sputtering by setting the target bias voltage applied to the target to a negative voltage of ⁇ 1.0 kV or more.
  • the absolute value of the target bias voltage is as small as 1.0 kV or less, it is possible to suppress the generation of sputtered particles from which oxygen has been desorbed.
  • a film that maintains the same oxide state as the target material is formed on the substrate, and a high-quality oxide semiconductor layer having a higher film density can be formed.
  • the film forming method it is preferable to perform sputtering using a sputtering device capable of independently controlling the target bias voltage applied to the target and the high frequency power supplied to the antenna.
  • a sputtering device capable of independently controlling the target bias voltage applied to the target and the high frequency power supplied to the antenna.
  • the value of the bias voltage applied to the target can be set independently of the plasma generation, so the bias voltage is set to a low voltage that attracts the ions in the plasma to the target and sputters them. can do. Therefore, the negative bias voltage applied to the target during sputtering can be set to a small value of -1 kV or more.
  • the method for manufacturing a thin film transistor of the present invention is a method for manufacturing a thin film transistor in which a gate electrode, a gate insulating layer, an oxide semiconductor layer, a source electrode and a drain electrode are laminated on a substrate. It is characterized in that the oxide semiconductor layer is formed by a film method. With such a manufacturing method, the same action and effect as the above-mentioned film forming method of the present invention can be obtained.
  • the figure which shows typically the structure of the thin film transistor of this embodiment The figure which shows typically the manufacturing process of the thin film transistor of the same embodiment.
  • the graph which shows the relationship between the film formation distance and the crystallinity of an oxide semiconductor film in an experimental example The graph which shows the relationship between the film formation distance and the crystallinity and film density of an oxide semiconductor film in an experimental example.
  • the graph which shows the relationship between the partial pressure of oxygen gas and the crystallinity of an oxide semiconductor film in a comparative example The graph which shows the relationship between the partial pressure of oxygen gas and the crystallinity and film density of an oxide semiconductor film in a comparative example.
  • the thin film transistor and the manufacturing method thereof according to the embodiment of the present invention will be described below.
  • the thin film transistor 1 of the present embodiment is a so-called bottom gate type. Specifically, as shown in FIG. 1, the substrate 2, the gate electrode 3, the gate insulating layer 4, the oxide semiconductor layer 5 which is a channel layer, the source electrode 6, the drain electrode 7, and the protective layer 8 are provided. It has, and is arranged (formed) in this order from the substrate 2 side. Hereinafter, each part will be described in detail.
  • the substrate 2 is made of a material capable of transmitting light, and is made of, for example, a resin material such as polyethylene terephthalate (PET), polyethylene naphthalate (PEN), polyether sulfone (PES), acrylic, or polyimide, or glass. May be configured.
  • a resin material such as polyethylene terephthalate (PET), polyethylene naphthalate (PEN), polyether sulfone (PES), acrylic, or polyimide, or glass. May be configured.
  • a gate electrode 3 is provided on the surface of the substrate 2.
  • the gate electrode 3 is made of a material having high conductivity, and may be made of one or more metals selected from, for example, Si, Al, Mo, Cr, Ta, Ti, Pt, Au, Ag and the like. Further, the conductivity of metal oxides such as Al-Nd, Ag alloy, tin oxide, zinc oxide, indium oxide, indium tin oxide (ITO), indium zinc oxide (IZO), and In-Ga-Zn-O (IGZO). It may be composed of a membrane.
  • the gate electrode 3 may be composed of a single-layer structure of these conductive films or a laminated structure of two or more layers.
  • a gate insulating layer 4 is arranged on the gate electrode 3.
  • the gate insulating layer 4 is made of a material having high insulating properties, and is selected from, for example, SiO 2 , SiN x , SiON, Al 2 O 3 , Y 2 O 3 , Ta 2 O 5 , Hf 2 and the like 1 It may be an insulating film containing two or more oxides.
  • the gate insulating layer 4 may have a single-layer structure or a laminated structure of two or more layers of these conductive films.
  • the oxide semiconductor layer 5 is arranged on the gate insulating layer 4.
  • the oxide semiconductor layer 5 of the present embodiment has a multilayer structure in which the first semiconductor layer 5a and the second semiconductor layer 5b are arranged in order from the substrate 2 side.
  • Both the first semiconductor layer 5a and the second semiconductor layer 5b are composed of an oxide semiconductor layer containing an oxide containing In as a main component, and are, for example, In—Ga—Zn—O, In—Al—Mg—O, and so on. It is preferably composed of In—Al—Zn—O or In—Hf—Zn—O or the like.
  • the first semiconductor layer 5a is a layer made of an amorphous oxide semiconductor film
  • the second semiconductor layer 5b is a layer made of a crystalline oxide semiconductor film.
  • IGZO In—Ga—Zn—O
  • Cu— Cu light source
  • the second semiconductor layer 5b has high crystallinity.
  • a source electrode 6 and a drain electrode 7 are arranged on the oxide semiconductor layer 5.
  • the source electrode 6 and the drain electrode 7 are formed so as to be separated from each other so as to partially cover the surface of the semiconductor layer 5.
  • the source electrode 6 and the drain electrode 7 are each made of a material having high conductivity so as to function as an electrode. For example, it may be made of the same material as the gate electrode 3, or may be made of a different material.
  • the source electrode 6 and the drain electrode 7 may be composed of a single-layer structure of a metal or a conductive oxide, or may be composed of a laminated structure of two or more layers.
  • a protective layer (passivation layer) 8 for protecting these is arranged on the oxide semiconductor 5, the source electrode 6, and the drain electrode 7.
  • the protective layer 8 is made of an insulating material, for example, a fluorine-containing silicon nitride film (SiN: F), a fluorine-containing silicon oxide film (SiO: F), a silicon nitride film (SiN x ), and a silicon oxide film (SiN x). It may be composed of SiO x ) or the like.
  • the method for manufacturing the thin film transistor 1 of the present embodiment includes a gate electrode forming step, a gate insulating layer forming step, a semiconductor layer forming step, a source / drain electrode forming step, and a protective layer forming step.
  • a gate electrode forming step includes a gate electrode forming step, a gate insulating layer forming step, a semiconductor layer forming step, a source / drain electrode forming step, and a protective layer forming step.
  • each step will be described.
  • a substrate 2 made of a resin material such as PET is prepared, and the gate electrode 3 is formed on the surface of the substrate 2.
  • the method for forming the gate electrode 3 is not particularly limited, and the gate electrode 3 may be formed by a known method such as a vacuum vapor deposition method or a DC sputtering method.
  • the gate insulating layer 4 is formed so as to cover the surfaces of the substrate 2 and the gate electrode 3.
  • the method for forming the gate insulating layer 4 is not particularly limited, and the gate insulating layer 4 may be formed by a known method.
  • This semiconductor layer forming step includes a first film forming step of forming the first semiconductor layer 5a and a second film forming step of forming the second semiconductor layer 5b.
  • a sputtering device 100 that sputters a target T using an inductively coupled plasma P as shown in FIG. 3 is used.
  • the sputtering apparatus 100 includes a vacuum vessel 20, a substrate holding portion 30 that holds the substrate 2 in the vacuum vessel 20, a target holding portion 40 that holds the target T facing the substrate 2 in the vacuum vessel 20, and a substrate holding portion.
  • a plurality of antennas 50 arranged along the surface of the substrate 2 held by the portion 30 to generate plasma P, and a high frequency for generating induction-coupled plasma P in the vacuum vessel 20 are transmitted to the plurality of antennas 50.
  • a high frequency power supply 60 (frequency 13.56 MHz) to be applied and a target bias power supply 11 to apply a target bias voltage to the target T are provided.
  • the high frequency voltage supplied to the antenna 50 for generating the plasma P and the target bias voltage applied to the target T can be independently controlled. Therefore, the bias voltage can be set to a low voltage such that the ions in the plasma P are drawn into the target T and sputtered independently of the generation of the plasma P, and the negative bias voltage applied to the target T during sputtering can be set.
  • the value of the bias voltage applied to the target T can be arbitrarily changed during sputtering independently of the generation of the plasma P.
  • a target T (for example, IGZO) is arranged on the target holding portion 40 of the sputtering apparatus 100, and the substrate 2 is arranged on the substrate holding portion 30 to perform sputtering.
  • the sputtering apparatus 100 has a variable height position along the vertical direction of the substrate holding portion 30 or the target holding portion 40, whereby the distance between the target T and the substrate can be changed during plasma processing. can.
  • an amorphous first semiconductor layer 5a is first formed on the gate insulating layer 4. Specifically, after the vacuum vessel 20 of the sputtering apparatus 100 is evacuated to, for example, 3 ⁇ 10 -6 Torr or less, the pressure inside the vacuum vessel 20 is reduced to, for example, 0 while introducing the sputtering gas at a flow rate of 50 sccm or more and 200 sccm or less. Adjust so that it is 5.5 Pa or more and 3.1 Pa or less. Then, high-frequency power is supplied from the high-frequency power source 60 to the plurality of antennas 50 to generate and maintain inductively coupled plasma P.
  • a DC voltage pulse is applied from the target bias power supply 11 to the target T to perform sputtering of the target T.
  • the voltage applied to the target T is a negative voltage of -1 kV or more, and more preferably a negative voltage of ⁇ 600 V or more.
  • the first semiconductor layer 5a is formed on the gate insulating layer 4.
  • the pressure in the vacuum vessel 20, the flow rate of the sputtering gas, the high frequency power density, and the like may be appropriately changed.
  • Second film forming step After the first film forming step, the crystalline second semiconductor layer 5b is formed on the first semiconductor layer 5a by performing sputtering using the sputtering apparatus 100. Conditions such as the pressure in the vacuum vessel, the flow rate of the sputtering gas, the high frequency power density, and the negative voltage value applied to the target T in the second film forming step may be the same as those in the first film forming step, and are appropriately changed. You may.
  • the film forming distance is changed.
  • the crystallinity of the oxide semiconductor film is controlled so that the amorphous first semiconductor layer 5a and the crystalline second semiconductor layer 5b are separately formed.
  • the film forming distance is different between the first film forming step and the second film forming step, and the film forming distance (referred to as the second film forming distance) in the second film forming step is different.
  • the film formation distance in the first film formation step (referred to as the first film formation distance) is set to be shorter.
  • the first film forming step plasma P is generated in the vacuum vessel 20 and sputtering is performed at the first film forming distance to perform the first semiconductor layer 5a having a predetermined film thickness on the gate insulating layer. Is formed into a film. Then, while maintaining the plasma P generated in the vacuum vessel 20, the distance between the substrate and the target T is narrowed, and sputtering is performed at the second film formation distance to perform the second semiconductor on the first semiconductor layer 5a. A layer 5b is formed.
  • the film formation distance means the distance between the mounting surface of the substrate 2 in the substrate holding portion 30 of the sputtering apparatus 100 and the surface of the target T facing the mounting surface.
  • the sputtering gas to be supplied may be an argon gas alone or a mixed gas of an argon gas and an oxygen gas. ..
  • the sputtering gas to be supplied is preferably a mixed gas of argon gas and oxygen gas.
  • the partial pressure of oxygen gas in the mixed gas is preferably 2.5% or more, and 5% or more. It is more preferable to have. Further, the partial pressure of the oxygen gas in the mixed gas may be changed or the same in the first film forming step and the second film forming step.
  • the source electrode 6 and the drain electrode 7 are formed on the oxide semiconductor layer 5.
  • the source electrode 6 and the drain electrode 7 can be formed by a known method using, for example, RF magnetron sputtering or the like.
  • the source electrode 6 and the drain electrode 7 are formed so as to be separated from each other on the surface of the semiconductor layer 5 and to expose a part of the surface of the semiconductor layer 5.
  • the thin film transistor 1 of the present embodiment can be obtained.
  • the thin film transistor 1 of the embodiment is a bottom gate type in which a gate electrode 3, a gate insulating layer 4, and an oxide semiconductor layer 5 are laminated in order from the substrate 2 side, but the present invention is not limited to this.
  • the thin film transistor 1 may be a top gate type in which the oxide semiconductor layer 5, the gate insulating layer 4, and the gate electrode 3 are laminated in order from the substrate 2 side. good.
  • the thin film transistor 1 of the above-described embodiment has a two-layer structure in which the oxide semiconductor layer 5 is a laminate of an amorphous first semiconductor layer 5a and a crystalline second semiconductor layer 5b, but the present invention is not limited to this. ..
  • the oxide semiconductor layer 5 may have a structure of, for example, three or more layers.
  • the amorphous first semiconductor layer 5a is formed and then the crystalline second semiconductor layer 5b is formed, but the present invention is not limited to this.
  • the crystalline second semiconductor layer 5b may be formed and then the amorphous first semiconductor layer 5a may be formed.
  • the process shifts to the second film forming step by changing the film forming distance while maintaining the plasma P generated in the vacuum vessel 20 in the first film forming step, but the present invention is not limited to this.
  • the generation of plasma P may be stopped between the first film forming step and the second film forming step.
  • IGZO (1114) is used as the target T, and a DC voltage pulse (-400V, 75 kHz, Duty 95.7%) is applied to the target T for sputtering, and an oxide semiconductor film (IGZO) is applied on the glass substrate (SiO 2 ). A film) was formed.
  • three oxide semiconductor films having different film forming conditions were formed by forming a film at different film forming distances (124 mm, 153 mm, 183 mm).
  • the crystallinity of the oxide semiconductor film can be controlled by sputtering by changing the distance between the substrate and the target.
  • the number of times the sputter particles ejected from the target collide with each other before reaching the substrate increases compared to other samples, which reduces crystallinity and is amorphous.
  • the IGZO film is mainly formed.
  • the number of times that the sputter particles ejected from the target collide with each other before reaching the substrate is reduced, whereby a crystalline IGZO film is mainly formed. Conceivable.
  • FIG. 6 shows the film density for each film formation distance and the full width at half maximum of the diffraction peak (diffraction peak derived from In in the IGZO film) appearing in the spectrum obtained by the above-mentioned X-ray diffraction.
  • XRR method measuring instrument: Bruker D8 DISCOVER
  • FIG. 6 shows the film density for each film formation distance and the full width at half maximum of the diffraction peak (diffraction peak derived from In in the IGZO film) appearing in the spectrum obtained by the above-mentioned X-ray diffraction.
  • the crystallinity of the IGZO film can be controlled without significantly reducing the film density, and the crystalline IGZO film and the amorphous IGZO film can be controlled. I was able to confirm that I could make different things.
  • IGZO 1114
  • a DC voltage pulse (-400V, 75 kHz, Duty 95.7%) is applied to the target T for sputtering, and an oxide semiconductor film (IGZO) is applied on the glass substrate (SiO 2 ).
  • a film) was formed.
  • Sputtering was performed with the film formation distance fixed at 124 mm.
  • three oxide semiconductor films having different film forming conditions were formed by forming a film by changing the oxygen partial pressure in the sputtering gas (0.5%, 2.5%, 5%).
  • FIG. 8 shows the film density for each oxygen partial pressure and the full width at half maximum of the diffraction peak appearing in the spectrum obtained by the above-mentioned X-ray diffraction.
  • the crystallinity of the oxide semiconductor film can be controlled, and a crystalline IGZO film and an amorphous IGZO film can be produced separately. It was confirmed that the film density was significantly reduced when an amorphous IGZO film was formed.
  • the present invention it is possible to provide a film forming method capable of producing oxide semiconductor films having different crystallinity without significantly changing the film density.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Thin Film Transistor (AREA)
  • Physical Vapour Deposition (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)

Abstract

プラズマを用いてターゲットをスパッタリングすることにより酸化物半導体膜を基板上に成膜する方法であって、前記基板と前記ターゲットとの間の距離を変更することにより前記酸化物半導体膜の結晶性を制御する成膜方法。

Description

酸化物半導体の成膜方法及び薄膜トランジスタの製造方法
　本発明は、プラズマを用いてターゲットをスパッタリングして酸化物半導体膜を成膜する成膜方法、及び当該成膜方法を用いた薄膜トランジスタの製造方法に関するものである。
　近年、Ｉｎ－Ｇａ－Ｚｎ－Ｏ系（ＩＧＺＯ）等の酸化物半導体をチャネル層に用いた薄膜トランジスタの開発が活発に行われている。このような半導体層を有する薄膜トランジスタの製造工程においては、半導体層中に酸素欠損等の欠陥が多く存在すると、その電気伝導度が変化し、薄膜トランジスタの電気的特性を劣化する恐れがある。そのため半導体層中の酸素欠損等の欠陥を低減するべく、従来種々の試みが行われている。
　例えば特許文献１には、酸化物半導体層を、非晶質の酸化物半導体膜からなる第１半導体層と、結晶質の酸化物半導体膜からなる第２半導体層とを積層する多層構造としたものが記載されている。特許文献１には、非晶質である第１半導体層の上に結晶質である第２半導体層を積層することで、この上に成膜される絶縁層との界面における酸素欠陥を低減でき、薄膜トランジスタのゲート閾値電圧を大きくできることが記載されている。
国際公開ＷＯ２０１９／１８１０９５号公報
　ところで上記特許文献１には、スパッタリングガス中の酸素ガスの分圧を変更することにより、酸化物半導体膜の結晶性を制御することが記載されている。具体的には、酸素ガスの分圧を低くすることにより非晶質の酸化物半導体膜を成膜し、酸素ガスの分圧を高くすることにより結晶質の酸化物半導体膜を成膜することが記載されている。しかしながら、このような酸素ガスの分圧を変更することにより酸化物半導体膜の結晶性を制御する方法では、高い酸素ガス分圧で成膜した結晶質の酸化物半導体膜に比べて、低い酸素ガス分圧で成膜した非晶質の酸化物半導体膜の膜密度が大きく低下してしまうという問題がある。
　本発明はこのような問題に鑑みてなされたものであり、膜密度を大きく変化させることなく結晶性が異なる酸化物半導体膜を作り分けられる成膜方法を提供することを主たる課題とするものである。
　上記課題を解決すべく本願発明者が鋭意検討を重ねた結果、プラズマを用いてターゲットをスパッタリングして酸化物半導体膜を成膜する成膜方法において、ターゲットと基板の間の距離と、酸化物半導体膜の結晶性との間に相関性があることを見出した。本願発明者は、さらに鋭意検討した結果、ターゲットと基板との間の距離を短くしてスパッタリングを行うことで、結晶質の酸化物半導体膜を成膜でき、ターゲットと基板との間の距離を長くしてスパッタリングを行うことで、非晶質の酸化物半導体膜を成膜できることを見出した。
　すなわち本発明に係る成膜方法は、プラズマを用いてターゲットをスパッタリングすることにより酸化物半導体膜を基板上に成膜する方法であって、前記基板と前記ターゲットとの間の距離を変更することにより前記酸化物半導体膜の結晶性を制御することを特徴とする。
　このような成膜方法であれば、基板とターゲットとの間の距離を変更することにより酸化物半導体膜の結晶性を制御できるので、結晶性の異なる複数の酸化物半導体膜を成膜する際に、スパッタリング中の酸素ガスの分圧を変更する必要がない。これにより、膜密度を大きく変化させることなく結晶性が異なる酸化物半導体膜を作り分けることができる。
　なお“酸化物半導体膜を基板上に成膜する”とは、酸化物半導体膜を基板の表面に直接成膜するだけでなく、酸化物半導体膜と基板との間に他の成分からなる膜が介在しているものを含む意味である。
　前記成膜方法は、前記基板と前記ターゲットとの間を所定の第１距離にしてスパッタリングを行うことで、非晶質の前記酸化物半導体膜を成膜する第１成膜工程と、前記基板と前記ターゲットとの間を前記第１距離よりも短い第２距離にしてスパッタリングを行うことで、結晶質の酸化物半導体膜を成膜する第２成膜工程と、を含むことが好ましい。
　このようにすれば、基板とターゲットとの間の距離を変更してスパッタリングを行うことにより、非晶質の酸化物半導体膜と結晶質の酸化物半導体膜とを作り分けることができる。
　前記成膜方法は、アルゴンガスと酸素ガスとの混合ガスをスパッタリングガスとして用いてスパッタリングを行うことが好ましい。
　このようにすれば、スパッタリングガス中に酸素ガスを含むことで、酸化物半導体膜中の酸素欠損をより低減し、膜密度を向上することができる。
　前記成膜方法は、前記第１成膜工程と前記第２成膜工程において、前記スパッタリングガス中の酸素分圧が同一であることが好ましい。
　このようにすれば、第１成膜工程と第２成膜工程とでスパッタリングガス中の酸素分圧を変更する必要がないので、プラズマを安定的に維持した状態で第１成膜工程と第２成膜工程との間を移行することができる。これによりタクトタイムを短くでき、製造コストを低減できる。また各成膜工程で酸素分圧が同一であるので、膜密度が大きく変化することがない。
　前記成膜方法は、前記スパッタリングガス中の前記酸素ガスの分圧が２．５％以上であることが好ましい。
　このようにすれば、酸化物半導体層中の酸素欠損をより低減するとともに、第２成膜工程において形成する酸化物半導体膜の結晶性をより高めることができる。
　前記成膜方法の具体的態様として、前記プラズマを維持したまま前記基板と前記ターゲットとの間の距離を変更することで、前記酸化物半導体膜の結晶性を制御するものが挙げられる。
　前記酸化物半導体膜の具体的な態様としては、例えばＩｎ－Ｇａ－Ｚｎ－Ｏ（ＩＧＺＯ）等が挙げられる。
　前記第１成膜工程及び第２成膜工程では、前記ターゲットに印加するターゲットバイアス電圧を－１．０ｋＶ以上の負電圧にしてスパッタリングを行うことが好ましい。
　このようにすれば、ターゲットバイアス電圧の絶対値が１．０ｋＶ以下と小さいので、酸素が脱離したスパッタ粒子の生成を抑制できる。その結果、基板には、ターゲット材料と同じ酸化物状態を維持した膜が形成され、より膜密度が高い高品質の酸化物半導体層を形成することができる。
　前記成膜方法は、前記ターゲットに印加するターゲットバイアス電圧と、前記アンテナに供給する高周波電力とを独立に制御可能なスパッタリング装置を用いてスパッタリングを行うことが好ましい。
　このようなスパッタリング装置を用いれば、プラズマの生成とは独立してターゲットに印加するバイアス電圧の値を設定できるので、バイアス電圧をプラズマ中のイオンをターゲットに引き込んでスパッタさせる程度の低電圧に設定することができる。そのため、スパッタリング時にターゲットに印加する負のバイアス電圧を－１ｋＶ以上の小さな値に設定することが可能になる。
　また、本発明の薄膜トランジスタの製造方法は、ゲート電極と、ゲート絶縁層と、酸化物半導体層と、ソース電極及びドレイン電極とが基板上に積層された薄膜トランジスタの製造方法であって、前記した成膜方法により前記酸化物半導体層を形成することを特徴とする。
　このような製造法であれば、上記した本発明の成膜方法と同様の作用効果を奏し得る。
　このように構成した本発明によれば、膜密度を大きく変化させることなく結晶性が異なる酸化物半導体膜を作り分けられる成膜方法を提供することができる。
本実施形態の薄膜トランジスタの構成を模式的に示す図。 同実施形態の薄膜トランジスタの製造工程を模式的に示す図。 同実施形態の薄膜トランジスタの半導体層形成工程で用いられるスパッタリング装置の構成を模式的に示す図。 別の実施形態の薄膜トランジスタの構成を模式的に示す図。 実験例における、成膜距離と酸化物半導体膜の結晶性との関係を示すグラフ。 実験例における、成膜距離と、酸化物半導体膜の結晶性及び膜密度との関係を示すグラフ。 比較例における、酸素ガスの分圧と酸化物半導体膜の結晶性との関係を示すグラフ。 比較例における、酸素ガスの分圧と、酸化物半導体膜の結晶性及び膜密度との関係を示すグラフ。
　以下に、本発明の一実施形態に係る薄膜トランジスタおよびその製造方法について説明する。
＜１．薄膜トランジスタ＞
　本実施形態の薄膜トランジスタ１は所謂ボトムゲート型のものである。具体的には図１に示すように、基板２と、ゲート電極３と、ゲート絶縁層４と、チャネル層である酸化物半導体層５と、ソース電極６及びドレイン電極７と、保護層８を有しており、基板２側からこの順に配置（形成）されている。以下、各部について詳述する。
　基板２は光を透過できるような材料から構成されており、例えば、ポリエチレンテレフタレート（ＰＥＴ）、ポリエチレンナフタレート（ＰＥＮ）、ポリエーテルサルフォン（ＰＥＳ）、アクリル、ポリイミド等の樹脂材料やガラス等によって構成されてよい。
　基板２の表面にはゲート電極３が設けられている。ゲート電極３は高い導電性を有する材料から構成されており、例えばＳｉ、Ａｌ、Ｍｏ、Ｃｒ、Ｔａ、Ｔｉ、Ｐｔ、Ａｕ、Ａｇ等から選択される１種以上の金属から構成されてよい。また、Ａｌ－Ｎｄ、Ａｇ合金、酸化錫、酸化亜鉛、酸化インジウム、酸化インジウム錫（ＩＴＯ）、酸化亜鉛インジウム（ＩＺＯ）、Ｉｎ－Ｇａ－Ｚｎ－Ｏ（ＩＧＺＯ）等の金属酸化物の導電性膜から構成されてよい。ゲート電極３は、これらの導電性膜の単層構造又は２層以上の積層構造から構成されてもよい。
　ゲート電極３の上にはゲート絶縁層４が配置されている。ゲート絶縁層４は高い絶縁性を有する材料から構成されており、例えば、ＳｉＯ２、ＳｉＮｘ、ＳｉＯＮ、Ａｌ２Ｏ３、Ｙ２Ｏ３、Ｔａ２Ｏ５、Ｈｆ２等から選択される１つ以上の酸化物を含む絶縁膜であってよい。ゲート絶縁層４は、これらの導電性膜を単層構造又は２層以上の積層構造としたものであってよい。
　ゲート絶縁層４の上には酸化物半導体層５が配置されている。本実施形態の酸化物半導体層５は、第１半導体層５ａと第２半導体層５ｂが基板２側から順に配置された多層構造を成している。第１半導体層５ａと第２半導体層５ｂはいずれも、Ｉｎを含む酸化物を主成分とする酸化物半導体層からなり、例えば、Ｉｎ－Ｇａ－Ｚｎ－Ｏ、Ｉｎ－Ａｌ－Ｍｇ－Ｏ、Ｉｎ－Ａｌ－Ｚｎ－Ｏ又はＩｎ－Ｈｆ－Ｚｎ－Ｏ等から成ることが好ましい。第１半導体層５ａは非晶質（アモルファス）の酸化物半導体膜からなる層であり、第２半導体層５ｂは結晶質の酸化物半導体膜からなる層である。
　第１半導体層５ａが非晶質の酸化物半導体膜であることは、第１半導体層５ａがＩｎ－Ｇａ－Ｚｎ－Ｏ（ＩＧＺＯ）からなる酸化物半導体膜である場合、Ｃｕ光源（Ｃｕ－Ｋα線）を用いたθ‐２θ法によるＸＲＤ（Ｘ線回折）による測定において、２θ＝３１°近傍に急峻なピークが現れないことにより確認できる。
　第２半導体層５ｂの結晶性が高いほど、界面における酸素欠陥を低減でき、薄膜トランジスタ１のゲート閾値電圧Ｖｔｈ（ドレイン電流Ｉｄ＝１ｎＡにおけるゲート電圧Ｖｇ）を大きくすることができる。そのため第２半導体層５ｂの結晶性は高い方が好ましい。第２半導体層５ｂの結晶性の高さは、第２半導体層５ｂがＩｎ－Ｇａ－Ｚｎ－Ｏ（ＩＧＺＯ）からなる酸化物半導体膜である場合、前記したＸＲＤ（Ｘ線回折）による測定において２θ＝３１°近傍で確認できるピークの半値全幅の大きさにより評価することができる。具体的には、当該ピークの半値全幅が小さいほど、第２半導体層５ｂの結晶性が高いと評価できる。
　酸化物半導体層５の上には、ソース電極６およびドレイン電極７が配置されている。ソース電極６及びドレイン電極７は、半導体層５の表面を部分的に覆うように、互いに離間して形成されている。ソース電極６及びドレイン電極７はそれぞれ、電極として機能するように高い導電性を有する材料から構成されている。例えばゲート電極３と同様の材料により構成されてもよく、異なる材料により構成されてもよい。ソース電極６及びドレイン電極７は、金属や導電性酸化物の単層構造から構成されてもよく、２層以上の積層構造から構成されてもよい。
　酸化物半導体５、ソース電極６およびドレイン電極７の上には、これらを保護するための保護層（パッシベーション層）８が配置されている。保護層８は、絶縁性の材料により構成されており、例えばフッ素含有シリコン窒化膜（ＳｉＮ：Ｆ）、フッ素含有シリコン酸化膜（ＳｉＯ：Ｆ）、シリコン窒化膜（ＳｉＮｘ）、シリコン酸化膜（ＳｉＯｘ）等により構成されてよい。
＜２．薄膜トランジスタの製造方法＞
　次に、上述した構造の薄膜トランジスタ１の製造方法を、図２を参照して説明する。
　本実施形態の薄膜トランジスタ１の製造方法は、ゲート電極形成工程、ゲート絶縁層形成工程、半導体層形成工程、ソース・ドレイン電極形成工程、保護層形成工程を含む。以下、各工程について説明する。
（１）ゲート電極形成工程
　まず図２（ａ）に示すように、例えばＰＥＴ等の樹脂材料からなる基板２を準備し、基板２の表面にゲート電極３を形成する。ゲート電極３の形成方法は特に制限されず、例えば真空蒸着法、ＤＣスパッタリング法等の既知の方法により形成してよい。
（２）ゲート絶縁層形成工程
　次に、図２（ｂ）に示すように、基板２及びゲート電極３の表面を覆うようにゲート絶縁層４を形成する。ゲート絶縁層４の形成方法は特に限定されず、既知の方法により形成してよい。
（３）半導体層形成工程
　次に、図２（ｃ）に示すように、ゲート絶縁層４上にチャネル層である酸化物半導体層５を成膜する。この半導体層形成工程は、第１半導体層５ａを形成する第１成膜工程と、第２半導体層５ｂを形成する第２成膜工程とを含む。
（３－１）スパッタリング装置
　この半導体層形成工程では、図３に示すような、誘導結合型のプラズマＰを用いてターゲットＴをスパッタリングするスパッタリング装置１００が用いられる。スパッタリング装置１００は、真空容器２０と、真空容器２０内において基板２を保持する基板保持部３０と、真空容器２０内において基板２と対向してターゲットＴを保持するターゲット保持部４０と、基板保持部３０に保持された基板２の表面に沿って配列され、プラズマＰを発生させる複数のアンテナ５０と、真空容器２０内に誘導結合型のプラズマＰを生成するための高周波を複数のアンテナ５０に印加する高周波電源６０（周波数１３．５６ＭＨｚ）と、ターゲットＴにターゲットバイアス電圧を印加するターゲットバイアス電源１１とを備える。このようなスパッタリング装置１００を使用することにより、プラズマＰを発生させるためにアンテナ５０に供給する高周波電圧と、ターゲットＴに印加するターゲットバイアス電圧とを独立して制御することができる。そのため、プラズマＰの生成とは独立して、バイアス電圧をプラズマＰ中のイオンをターゲットＴに引き込んでスパッタさせる程度の低電圧に設定することができ、スパッタリング時にターゲットＴに印加する負のバイアス電圧を－１ｋＶ以上（すなわち絶対値が１ｋＶ以下）の負電圧に設定することが可能になる。さらには、プラズマＰの生成とは独立して、ターゲットＴに印加するバイアス電圧の値をスパッタリング中に任意に変更することができる。スパッタリング装置１００のターゲット保持部４０にターゲットＴ（例えばＩＧＺＯ）を配置し、基板保持部３０に基板２を配置してスパッタリングが行われる。なおこのスパッタリング装置１００は、基板保持部３０又はターゲット保持部４０の上下方向に沿った高さ位置が可変であり、これによりターゲットＴと基板との間の距離をプラズマ処理中に変更することができる。
（３－２）第１成膜工程
　上記したスパッタリング装置１００を用いて、まずゲート絶縁層４上に非晶質の第１半導体層５ａを形成する。具体的には、スパッタリング装置１００の真空容器２０を例えば３×１０－６Ｔｏｒｒ以下に真空排気した後、スパッタリングガスを５０ｓｃｃｍ以上２００ｓｃｃｍ以下の流量で導入しつつ、真空容器内２０の圧力を例えば０．５Ｐａ以上３．１Ｐａ以下となるように調整する。そして高周波電源６０から複数のアンテナ５０に高周波電力を供給し、誘導結合型のプラズマＰを生成及び維持する。ターゲットバイアス電源１１からターゲットＴに直流電圧パルスを印加して、ターゲットＴのスパッタリングを行う。第１半導体層５ａ中の酸素欠損を少なくする観点から、ターゲットＴに印加する電圧を－１ｋＶ以上の負電圧とすることが好ましく、－６００Ｖ以上の負電圧にすることがより好ましい。これにより、図２（ｃ）に示すように、ゲート絶縁層４上に第１半導体層５ａを形成する。なお、真空容器２０内の圧力、スパッタリングガスの流量、高周波電力密度等は適宜変更されてもよい。
（３－３）第２成膜工程
　第１成膜工程の後、スパッタリング装置１００を用いてスパッタリングを行うことで、第１半導体層５ａ上に結晶質の第２半導体層５ｂを形成する。第２成膜工程における真空容器内の圧力、スパッタリングガスの流量、高周波電力密度、ターゲットＴに印加する負電圧値は等の条件は第１成膜工程と同様であってもよく、適宜変更されてもよい。
（３－４）基板－ターゲット間の距離
　ここで、本実施形態の半導体層形成工程では、スパッタリング装置１００内における基板とターゲットＴとの間の距離（以下、成膜距離）を変更することにより酸化物半導体膜の結晶性を制御し、非晶質である第１半導体層５ａと、結晶質である第２半導体層５ｂとを作り分けるようにしている。具体的にこの半導体層形成工程では、第１成膜工程と第２成膜工程とで成膜距離を異ならせており、第２成膜工程における成膜距離（第２成膜距離という）が、第１成膜工程における成膜距離（第１成膜距離という）よりも短くなるようにしている。より詳細に説明すると、第１成膜工程において、真空容器２０内にプラズマＰを発生させ、第１成膜距離でスパッタリングを行うことでゲート絶縁層上に所定の膜厚の第１半導体層５ａを成膜する。そして、その後真空容器２０内に生じたプラズマＰを維持したまま、基板とターゲットＴとの間の距離を狭め、第２成膜距離でスパッタリングを行うことで第１半導体層５ａ上に第２半導体層５ｂを成膜する。なおこの成膜距離とは、スパッタリング装置１００の基板保持部３０における基板２の載置面と、これに対向するターゲットＴの表面との間の距離を意味する。
（３－５）スパッタリングガス中の酸素分圧
　第１成膜工程及び第２成膜工程において、供給するスパッタリングガスは、アルゴンガス単体でもよく、アルゴンガスと酸素ガスの混合ガスであってもよい。半導体層５中の酸素欠損を低減して膜密度を向上する観点から、供給するスパッタリングガスはアルゴンガスと酸素ガスの混合ガスであることが好ましい。この場合、第２成膜工程においてより結晶性の高い第２半導体層５ｂを成膜する観点から、混合ガスにおける酸素ガスの分圧が２．５％以上であることが好ましく、５％以上であることがより好ましい。また第１成膜工程と第２成膜工程とで、混合ガス中の酸素ガスの分圧を変更してもよいし、同一であってもよい。
（４）ソース・ドレイン電極形成工程
　次に、図２（ｅ）に示すように、酸化物半導体層５の上にソース電極６およびドレイン電極７を形成する。ソース電極６およびドレイン電極７の形成は、例えば、ＲＦマグネトロンスパッタリング等を用いた既知の方法により形成することができる。ソース電極６及びドレイン電極７は、半導体層５の表面上で互いに離間し、半導体層５の表面の一部を露出させるように形成される。
（５）保護層形成工程
　その後、図２（ｆ）に示すように、形成された酸化物半導体層５、ソース電極６及びドレイン電極７の上面を覆うように、例えばプラズマＣＶＤ法を用いて保護膜８を形成する。
　以上により、本実施形態の薄膜トランジスタ１を得ることができる。
＜３．本実施形態の効果＞
　このように構成した本実施形態の薄膜トランジスタ１の製造方法であれば、半導体層形成工程において、スパッタリング中の酸素ガス分圧を変更することなく成膜距離を変更することにより結晶性を制御することができるので、非晶質の酸化物半導体膜と結晶質の酸化物半導体膜とをいずれも優れた膜密度で成膜することができる。これにより、ゲート絶縁層４や保護層８と、酸化物半導体層５との間の界面における欠損密度を低下させることができるため、高い信頼性を有する優れた薄膜トランジスタを製造することができる。
＜４．その他の変形実施形態＞
　なお、本発明は前記実施形態に限られるものではない。
　例えば、前記実施形態の薄膜トランジスタ１は、ゲート電極３、ゲート絶縁層４及び酸化物半導体層５が基板２側から順に積層されたボトムゲート型のものであったがこれに限らない。他の実施形態では、薄膜トランジスタ１は、図４に示すように、酸化物半導体層５、ゲート絶縁層４、及びゲート電極３が基板２側から順に積層されたトップゲート型のものであってもよい。
　また前記実施形態の薄膜トランジスタ１は、酸化物半導体層５は、非晶質の第１半導体層５ａと、結晶質の第２半導体層５ｂを積層した２層構造であったが、これに限らない。他の実施形態では、酸化物半導体層５は例えば３層以上の構造を有してもよい。
　また、前記実施形態の製造方法は、非晶質の第１半導体層５ａを成膜した後、結晶質の第２半導体層５ｂを成膜していたがこれに限らない。他の実施形態では、結晶質の第２半導体層５ｂを成膜した後、非晶質の第１半導体層５ａを成膜してもよい。
　前記実施形態の製造方法では、第１成膜工程で真空容器２０内に生成したプラズマＰを維持したまま成膜距離を変更することにより第２成膜工程に移行したが、これに限らない。他の実施形態では、第１成膜工程と第２成膜工程との間で、プラズマＰの生成を停止するようにしてもよい。
　その他、本発明は前記実施形態に限られず、その趣旨を逸脱しない範囲で種々の変形が可能であるのは言うまでもない。
　以下、実施例を挙げて本発明をより具体的に説明する。本発明は以下の実施例によって制限を受けるものではなく、前記、後記の趣旨に適合し得る範囲で適当に変更を加えて実施することが勿論可能であり、それらはいずれも本発明の技術的範囲に包含される。
＜１．成膜距離と酸化物半導体膜の結晶性及び膜密度との関係＞
　本発明の効果を示す実験例として、上記した本実施形態のスパッタリング装置１００を用いて、スパッタリング中の成膜距離と、形成される酸化物半導体膜の結晶性及び膜密度との関係性を評価した。
（サンプルの作製）
　具体的には、スパッタリング装置１００の真空容器２０を４．０×１０－４Ｐａ以下に真空排気した後、スパッタリングガスとしてアルゴンと酸素の混合ガス（酸素分圧：５％）を５ｓｃｃｍの流量で供給して、真空容器内２０内の圧力を０．９Ｐａに調整した。そして複数のアンテナ５０に高周波電源６０から高周波電力を供給して誘導結合型のプラズマを生成し、これを維持した。ターゲットＴとしてＩＧＺＯ（１１１４）を使用し、ターゲットＴに直流電圧パルス（－４００Ｖ、７５ｋＨｚ、Ｄｕｔｙ９５．７％）を印加してスパッタリングを行い、ガラス基板（ＳｉＯ２）上に酸化物半導体膜（ＩＧＺＯ膜）を成膜した。ここでは、成膜距離を変えて（１２４ｍｍ、１５３ｍｍ、１８３ｍｍ）成膜を行うことで、成膜条件の異なる３つの酸化物半導体膜を成膜した。
（結晶性の評価）
　そして、作製した３つのサンプルに対して、Ｃｕ光源（Ｃｕ－Ｋα線）を使用したブルカー・エイエックスエス社製のＸ線回折装置（型番：Ｄ８ ＤＩＳＣＯＶＥＲ）を用いてＸ線回折（ＸＲＤ）を行った。その結果を図５に示す。図５に示すスペクトルに現れている回折ピークは、ＩＧＺＯ膜中のＩｎに由来するものである。ここから分かるように、成膜距離が１８３ｍｍであるサンプルでは、２θ＝３１°近傍に回折ピークが現れず、２θ＝３３°近傍で回折ピークが現れており、非晶質のＩＧＺＯ膜（ａ－ＩＧＺＯ）が主に成膜されていることが分かった。一方で、成膜距離が比較的短いサンプル（１５３ｍｍ、１２４ｍｍ）では、２θ＝３３°近傍に回折ピークが現れず、２θ＝３１°近傍で急峻な回折ピークが現れており、結晶質のＩＧＺＯ膜（ｃ－ＩＧＺＯ）が主に成膜されていることが分かった。この結果から、基板とターゲットとの間の距離を変えてスパッタリングすることにより、酸化物半導体膜の結晶性を制御できることを確認できた。
　成膜距離が最も遠いサンプルでは、他のサンプルに比べて、ターゲットから飛び出したスパッタ粒子が基板に到達するまでに互いに衝突する回数が増えてしまい、これにより結晶性が低下して非晶質のＩＧＺＯ膜が主に成膜されるものと考えられる。逆に、成膜距離が比較的短いサンプルでは、ターゲットから飛び出したスパッタ粒子が基板に到達するまでに互いに衝突する回数が減少し、これにより結晶質のＩＧＺＯ膜が主に成膜されるものと考えられる。
（膜密度の評価）
　次に、作製した各サンプルの膜密度を測定した。膜密度の測定は、Ｘ線反射率法（ＸＲＲ法、測定機器：Ｂｒｕｋｅｒ社　Ｄ８　ＤＩＳＣＯＶＥＲ）により行った。その結果を図６に示す。図６には、成膜距離毎の膜密度と、前記したＸ線回折で得られるスペクトルに現れている回折ピーク（ＩＧＺＯ膜中のＩｎに由来する回折ピーク）の半値全幅とを示している。図６から分かるように、成膜距離を変更して成膜を行うことにより、膜密度を大きく低下させることなくＩＧＺＯ膜の結晶性を制御でき、結晶質のＩＧＺＯ膜と非晶質のＩＧＺＯ膜とを作り分けできることを確認できた。
＜２．酸素分圧と酸化物半導体膜の結晶性及び膜密度との関係＞
　次に比較例として、上記した本実施形態のスパッタリング装置１００を用いて、スパッタリングガス中の酸素分圧と、形成される酸化物半導体膜の結晶性及び膜密度との関係性を評価した。
（サンプルの作製）
　具体的には、スパッタリング装置１００の真空容器２０を４．０×１０－４Ｐａ以下に真空排気した後、スパッタリングガスとしてアルゴンと酸素の混合ガスを５ｓｃｃｍの流量で供給して、真空容器内２０内の圧力を０．９Ｐａに調整した。そして複数のアンテナ５０に高周波電源６０から高周波電力を供給して誘導結合型のプラズマを生成し、これを維持した。ターゲットＴとしてＩＧＺＯ（１１１４）を使用し、ターゲットＴに直流電圧パルス（－４００Ｖ、７５ｋＨｚ、Ｄｕｔｙ９５．７％）を印加してスパッタリングを行い、ガラス基板（ＳｉＯ２）上に酸化物半導体膜（ＩＧＺＯ膜）を成膜した。スパッタリングは、成膜距離を１２４ｍｍに固定して行った。ここでは、スパッタリングガス中の酸素分圧を変えて（０．５％、２．５％、５％）成膜を行うことで、成膜条件の異なる３つの酸化物半導体膜を成膜した。
（結晶性の評価）
　そして、作製した３つのサンプルに対して、前記したＸ線回折装置を用いてＸ線回折（ＸＲＤ）を行った。その結果を図７に示す。ここから分かるように、酸素分圧が０．５％であるサンプルでは、２θ＝３１°近傍に回折ピークが現れず、２θ＝３３°近傍で回折ピークが現れており、非晶質のＩＧＺＯ膜（ａ－ＩＧＺＯ）が主に成膜されていることが分かった。一方、酸素分圧が比較的高いサンプル（５％）では、２θ＝３１°近傍で急峻な回折ピークが現れており、結晶質のＩＧＺＯ膜（ｃ－ＩＧＺＯ）が主に成膜されていることが分かった。酸素分圧が２．５％のサンプルでは、２θ＝３３°近傍と２θ＝３１°近傍で回折ピークが現れており、非晶質のＩＧＺＯ膜（ａ－ＩＧＺＯ）と結晶質のＩＧＺＯ膜（ｃ－ＩＧＺＯ）の両方が成膜されていることが分かった。この結果から、スパッタリングガス中の酸素分圧を変えることで、酸化物半導体膜の結晶性を制御できることを確認した。
（膜密度の評価）
　次に、作製した各サンプルの膜密度を、前記したＸ線反射率法により測定した。その結果を図８に示す。図８には、酸素分圧毎の膜密度と、前記したＸ線回折で得られるスペクトルに現れている回折ピークの半値全幅とを示している。図８から分かるように、酸素分圧を変更して成膜を行うことにより、酸化物半導体膜の結晶性を制御し、結晶質のＩＧＺＯ膜と非晶質のＩＧＺＯ膜とを作り分けできるが、非晶質のＩＧＺＯ膜を成膜する場合に膜密度が大きく低下してしまうことを確認できた。
　本発明によれば、膜密度を大きく変化させることなく結晶性が異なる酸化物半導体膜を作り分けられる成膜方法を提供できる。
　２　　・・・基板
　５　　・・・酸化物半導体層
　１００・・・スパッタリング装置
　２０　・・・真空容器
　５０　・・・アンテナ
　Ｔ　　・・・ターゲット
　Ｐ　　・・・プラズマ

Claims (10)

  1. 　プラズマを用いてターゲットをスパッタリングすることにより酸化物半導体膜を基板上に成膜する方法であって、
    　前記基板と前記ターゲットとの間の距離を変更することにより前記酸化物半導体膜の結晶性を制御する成膜方法。
  2. 　前記基板と前記ターゲットとの間を所定の第１距離にしてスパッタリングを行うことで、非晶質の前記酸化物半導体膜を成膜する第１成膜工程と、
    　前記基板と前記ターゲットとの間を前記第１距離よりも短い第２距離にしてスパッタリングを行うことで、結晶質の酸化物半導体膜を成膜する第２成膜工程と、を含む請求項１に記載の成膜方法。
  3. 　アルゴンガスと酸素ガスとの混合ガスをスパッタリングガスとして用いてスパッタリングを行う請求項１又は２に記載の成膜方法。
  4. 　前記第１成膜工程と前記第２成膜工程において、前記スパッタリングガス中の酸素分圧が同一である請求項２を引用する請求項３に記載の成膜方法。
  5. 　前記スパッタリングガス中の前記酸素ガスの分圧が２．５％以上である請求項４に記載の成膜方法。
  6. 　前記プラズマを維持したまま前記基板と前記ターゲットとの間の距離を変更することで、前記酸化物半導体膜の結晶性を制御する請求項１～５のいずれか一項に記載の成膜方法。
  7. 　前記酸化物半導体膜がＩｎ－Ｇａ－Ｚｎ－Ｏにより構成されている請求項１～６のいずれか一項に記載の成膜方法。
  8. 　前記ターゲットに印加するターゲットバイアス電圧を－１．０ｋＶ以上の負電圧にしてスパッタリングを行う、請求項１～７のいずれか一項に記載の成膜方法。
  9. 　前記ターゲットに印加するターゲットバイアス電圧と、前記アンテナに供給する高周波電力とを独立に制御可能なスパッタリング装置を用いてスパッタリングを行う請求項１～８のいずれか一項に記載の成膜方法。
  10. 　ゲート電極と、ゲート絶縁層と、酸化物半導体層と、ソース電極及びドレイン電極とが基板上に積層された薄膜トランジスタの製造方法であって、
    　請求項１～９のいずれか一項に記載の成膜方法により前記酸化物半導体層を形成する薄膜トランジスタの製造方法。
PCT/JP2021/042789 2020-12-18 2021-11-22 酸化物半導体の成膜方法及び薄膜トランジスタの製造方法 WO2022130913A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020237009117A KR20230051565A (ko) 2020-12-18 2021-11-22 산화물 반도체의 성막 방법 및 박막 트랜지스터의 제조 방법
CN202180064311.2A CN116250065A (zh) 2020-12-18 2021-11-22 氧化物半导体的成膜方法及薄膜晶体管的制造方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2020-210353 2020-12-18
JP2020210353A JP2022097013A (ja) 2020-12-18 2020-12-18 酸化物半導体の成膜方法及び薄膜トランジスタの製造方法

Publications (1)

Publication Number Publication Date
WO2022130913A1 true WO2022130913A1 (ja) 2022-06-23

Family

ID=82058781

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2021/042789 WO2022130913A1 (ja) 2020-12-18 2021-11-22 酸化物半導体の成膜方法及び薄膜トランジスタの製造方法

Country Status (5)

Country Link
JP (1) JP2022097013A (ja)
KR (1) KR20230051565A (ja)
CN (1) CN116250065A (ja)
TW (1) TWI835033B (ja)
WO (1) WO2022130913A1 (ja)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008198705A (ja) * 2007-02-09 2008-08-28 Showa Denko Kk Ｉｉｉ族窒化物半導体発光素子の製造方法、及びｉｉｉ族窒化物半導体発光素子、並びにランプ
JP2013021308A (ja) * 2011-06-16 2013-01-31 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JP2018170488A (ja) * 2017-03-29 2018-11-01 富士フイルム株式会社 ＺｎＯ系圧電体膜、及び、圧電素子
JP2020092222A (ja) * 2018-12-07 2020-06-11 日新電機株式会社 薄膜トランジスタ及びその製造方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5320984A (en) * 1990-12-21 1994-06-14 Semiconductor Energy Laboratory Co., Ltd. Method for forming a semiconductor film by sputter deposition in a hydrogen atmosphere
US20120298998A1 (en) * 2011-05-25 2012-11-29 Semiconductor Energy Laboratory Co., Ltd. Method for forming oxide semiconductor film, semiconductor device, and method for manufacturing semiconductor device
WO2016132240A1 (en) * 2015-02-20 2016-08-25 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of oxide film and sputtering apparatus
JP2021088727A (ja) 2018-03-20 2021-06-10 日新電機株式会社 成膜方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008198705A (ja) * 2007-02-09 2008-08-28 Showa Denko Kk Ｉｉｉ族窒化物半導体発光素子の製造方法、及びｉｉｉ族窒化物半導体発光素子、並びにランプ
JP2013021308A (ja) * 2011-06-16 2013-01-31 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JP2018170488A (ja) * 2017-03-29 2018-11-01 富士フイルム株式会社 ＺｎＯ系圧電体膜、及び、圧電素子
JP2020092222A (ja) * 2018-12-07 2020-06-11 日新電機株式会社 薄膜トランジスタ及びその製造方法

Also Published As

Publication number Publication date
KR20230051565A (ko) 2023-04-18
CN116250065A (zh) 2023-06-09
TWI835033B (zh) 2024-03-11
JP2022097013A (ja) 2022-06-30
TW202229584A (zh) 2022-08-01

Similar Documents

Publication Publication Date Title
JP6411820B2 (ja) 半導体装置および半導体装置の作製方法
WO2018225822A1 (ja) 薄膜トランジスタの製造方法
WO2019181095A1 (ja) 成膜方法、薄膜トランジスタの製造方法および薄膜トランジスタ
CN115735269A (zh) 薄膜晶体管
WO2022130913A1 (ja) 酸化物半導体の成膜方法及び薄膜トランジスタの製造方法
TWI541900B (zh) 絕緣膜及其製造方法
JP2007073614A (ja) 酸化物半導体を用いた薄膜トランジスタの製造方法
TWI779254B (zh) 薄膜電晶體的製造方法
TW201611266A (zh) 薄膜電晶體的氧化物半導體薄膜、薄膜電晶體以及濺鍍靶材
CN114127956B (zh) 薄膜晶体管的制造方法
WO2020262322A1 (ja) 酸化物半導体の加工方法及び薄膜トランジスタの製造方法
JP2021190590A (ja) 酸化物半導体の成膜方法及び薄膜トランジスタの製造方法
WO2022202100A1 (ja) シリコン酸窒化膜の成膜方法及び薄膜トランジスタの製造方法
WO2022130912A1 (ja) 薄膜トランジスタの製造方法
JP7247546B2 (ja) 薄膜トランジスタの製造方法
WO2018123659A1 (ja) 半導体装置の製造方法および成膜装置

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 21906276

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 20237009117

Country of ref document: KR

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 21906276

Country of ref document: EP

Kind code of ref document: A1