CN115735269A - 薄膜晶体管 - Google Patents

薄膜晶体管 Download PDF

Info

Publication number
CN115735269A
CN115735269A CN202180043421.0A CN202180043421A CN115735269A CN 115735269 A CN115735269 A CN 115735269A CN 202180043421 A CN202180043421 A CN 202180043421A CN 115735269 A CN115735269 A CN 115735269A
Authority
CN
China
Prior art keywords
thin film
film transistor
channel
layer
silicon oxide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202180043421.0A
Other languages
English (en)
Inventor
酒井敏彦
安东靖典
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nissin Electric Co Ltd
Original Assignee
Nissin Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nissin Electric Co Ltd filed Critical Nissin Electric Co Ltd
Publication of CN115735269A publication Critical patent/CN115735269A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

在作为沟道层而使用氧化物半导体的薄膜晶体管中，以低成本提供具有高可靠性的薄膜晶体管。一种薄膜晶体管，是在基板上依序层叠有栅电极、栅极绝缘层、包含氧化物半导体的沟道层、以及保护所述沟道层的表面的沟道保护层的底部栅极型的薄膜晶体管，其中所述沟道保护层包括含有氟的氧化硅膜，所述含有氟的氧化硅膜中O原子数(at％)相对于Si原子数(at％)的比即O/Si比为1.94以上。

Description

薄膜晶体管
技术领域
本发明涉及一种沟道层包含氧化物半导体的薄膜晶体管。
背景技术
近年来，正在积极进行将In-Ga-Zn-O系(氧化铟镓锌(indium gallium zincoxide，IGZO))等氧化物半导体用于沟道层的薄膜晶体管(thin film transistor，TFT)的开发。
作为此种薄膜晶体管，例如在专利文献1中公开了使用膜密度小(2.70g/cm3～2.79g/cm3)的氧化铝作为与沟道层接触的栅极绝缘层或构成沟道保护层的绝缘膜者。且记载有：在所述薄膜晶体管中通过将此种膜密度小的氧化铝制成绝缘膜，可增大绝缘膜的负的固定电荷密度，由此可使薄膜晶体管的阈值电压朝正方向偏移，而提高可靠性。
现有技术文献
专利文献
专利文献1：日本专利特开2011-222767号公报
发明内容
发明所要解决的问题
然而，在专利文献1所公开的薄膜晶体管中，为了形成氧化铝膜，需要利用溅镀装置进行溅镀。在使用溅镀装置的情况下，无法对腔室内进行气体清洁。因此，例如在对腔室内进行清洁时需要向大气开放，存在维护长期化，其生产成本增大的问题。
本发明是鉴于此种问题而完成，其主要的课题是在作为沟道层而使用氧化物半导体的薄膜晶体管中，以低成本提供具有高可靠性的薄膜晶体管。
解决问题的技术手段
即，本发明的薄膜晶体管是在基板上依序层叠有栅电极(也包含低电阻硅(Si)基板作为栅电极发挥功能的情况)、栅极绝缘层、包含氧化物半导体的沟道层、以及保护所述沟道层的表面的沟道保护层的底部栅极型的薄膜晶体管，其特征在于：所述沟道保护层包括含有氟的氧化硅膜(以下，也简称为含氟氧化硅膜)，所述含有氟的氧化硅膜中O原子数(at％)相对于Si原子数(at％)的比即O/Si比为1.94以上。
若为此种结构，则通过由O/Si比为1.94以上的含氟氧化硅膜构成与沟道层接触的沟道保护层，可使沟道保护层的固定电荷为负。由此，可使薄膜晶体管的阈值电压发生正偏移，可提高其可靠性。
进而，通过采用含氟氧化硅膜作为沟道保护层，可利用能够进行气体清洁的化学气相沉积(chemical vapor deposition，CVD)装置对其进行成膜，因此可在不向大气开放的情况下对腔室进行清洁。因此，与使用溅镀装置的情况相比，可缩短维护期间，可降低其生产成本。
所述氧化硅膜的O/Si比越大，越可增大负的固定电荷密度，可使薄膜晶体管的阈值电压向正侧进一步偏移，从而可提高可靠性。
因此，所述氧化硅膜的O/Si比优选为1.94以上。越增大所述O/Si比，越可进一步增大负的固定电荷密度，从而可提高良率。因此，氧化硅膜的O/Si比更优选为1.96以上，以使固定电荷密度为-1×1011cm-2以下。
另一方面，当所述氧化硅膜的O/Si比过大时，由于经时的缺氧，膜质有可能变得不稳定。
因此，所述氧化硅膜的O/Si比优选为SiO2的化学计量组成比即2.00以下。
就提高薄膜晶体管的防湿性的观点而言，优选为在所述沟道保护层上还层叠有包括氮化硅膜的第二沟道保护层。
即便在此种情况下，通过在沟道层上层叠具有负的固定电荷的沟道保护层，可使薄膜晶体管的阈值电压发生正偏移，从而可提高其可靠性。
作为构成所述沟道层的氧化物半导体的具体的形态，可列举以In为主要成分的氧化物半导体，具体而言可列举IGZO。
另外，本发明的薄膜晶体管是在基板上依序层叠有包含氧化物半导体的沟道层、栅极绝缘层、以及栅电极的薄膜晶体管，其特征在于：所述栅极绝缘层包括含有氟的氧化硅膜，所述含有氟的氧化硅膜中O原子数(at％)相对于Si原子数(at％)的比即O/Si比为1.94以上。
即便是此种薄膜晶体管，也可起到所述的本发明的效果。即，通过由O/Si比为1.94以上的含氟氧化硅膜构成与沟道层接触的栅极绝缘层，可使沟道保护层的固定电荷为负。由此，可使薄膜晶体管的阈值电压发生正偏移，从而可提高其可靠性。进而，通过采用含氟氧化硅膜作为栅极绝缘层，可利用能够进行气体清洁的CVD装置对其进行成膜，因此可在不向大气开放的情况下对腔室进行清洁。因此，与使用溅镀装置的情况相比，可缩短维护期间，可降低其生产成本。
发明的效果
通过以所述方式构成的本发明，在作为沟道层而使用氧化物半导体的薄膜晶体管中，可以低成本提供具有高可靠性的薄膜晶体管。
附图说明
图1是示意性地表示本实施方式的薄膜晶体管的结构的剖面图。
图2是示意性地表示所述实施方式的薄膜晶体管的制造工序的剖面图。
图3是示意性地表示另一实施方式的薄膜晶体管的结构的剖面图。
图4是表示实验例中的含氟氧化硅膜的O/Si比与固定电荷密度的关系的图表。
图5是对实验例中的作为实施例样品的薄膜晶体管的结构进行说明的示意图。
图6是表示实验例中的作为实施例样品的薄膜晶体管的传递特性的图表。
图7是对实验例中的作为比较例样品的薄膜晶体管的结构进行说明的示意图。
图8是表示实验例中的作为比较例样品的薄膜晶体管的传递特性的图表。
具体实施方式
以下，对本发明的一实施方式的薄膜晶体管及其制造方法进行说明。
＜1.薄膜晶体管＞
本实施方式的薄膜晶体管1是所谓的底部栅极型的TFT，将氧化物半导体用于沟道。具体而言，如图1所示，具有基板2、栅电极3、栅极绝缘层4、沟道层5、源电极6及漏电极7、以及沟道保护层8，且从基板2侧依序形成。以下，对各部分进行详细叙述。
基板2包括可透过光的任意的材料，例如可由聚对苯二甲酸乙二酯(polyethyleneterephthalate，PET)、萘二甲酸乙二酯(polyethylene naphthalate，PEN)、聚醚砜(polyether sulfone，PES)、丙烯酸、聚酰亚胺等塑料(合成树脂)或玻璃等构成。
栅电极3通过施加至薄膜晶体管1的栅极电压来对沟道层5中的载流子密度进行控制。所述栅电极3包括具有高导电性的任意的材料，例如可包括选自Si、Al、Mo、Cr、Ta、Ti、Pt、Au、Ag等中的一种以上的金属。另外，也可包括Al-Nd、Ag合金、氧化锡、氧化锌、氧化铟、氧化铟锡(indium tin oxide，ITO)、氧化锌铟(indium zinc oxide，IZO)、In-Ga-Zn-O(IGZO)等金属氧化物的导电性膜。栅电极3也可包括这些导电性膜的单层结构或两层以上的层叠结构。
栅极绝缘层4包括具有高绝缘性的任意的绝缘材料，例如可为包含选自SiOx、SiNx、SiON、Al2O3、Y2O3、Ta2O5、Hf2等中的一个以上的氧化物的绝缘膜。栅极绝缘层4也可为将这些导电性膜设为单层结构或两层以上的层叠结构者。
沟道层5使在源电极6与漏电极7间流动的电流通过。沟道层5包含氧化物半导体，例如包含选自In、Ga、Zn、Sn、Al、Ti等中的至少一种元素的氧化物作为主要成分。作为构成沟道层5的材料的具体例，例如可列举：In-Ga-Zn-O(IGZO)、In-Al-Mg-O、In-Al-Zn-O或In-Hf-Zn-O等。所述沟道层5包括非晶质(amorphous)的氧化物半导体膜。本实施方式的沟道层5为单层结构，但并不限于此，也可为将组成或结晶性互不相同的多个层重叠而构成的层叠结构。
源电极6及漏电极7以局部覆盖沟道层5的表面的方式相互分离地形成。源电极6及漏电极7与栅电极3同样地，包括具有高导电性的材料，以便作为电极发挥功能。源电极6及漏电极7可为包含单一材料的单层结构，也可为将包含互不相同的材料的多个层重叠而成的层叠结构。
沟道保护层8是覆盖并保护从源电极6与漏电极7之间露出的沟道层5的表面(沟道区域)的绝缘性的沟道保护层。沟道保护层8被设置成至少与沟道层5的表面接触。本实施方式的沟道保护层8以进一步覆盖源电极6及漏电极7的表面的方式设置。
所述沟道保护层8包括其固定电荷为负的材料。具体而言，所述沟道保护层8包括含氟氧化硅膜(SiO：F)。所述含氟氧化硅膜构成为O原子数(at％)相对于Si原子数(at％)的比即O/Si比为1.94以上，由此具有负的固定电荷。就增大负的固定电荷的观点而言，O/Si比优选为1.94以上，更优选为1.96以上，另一方面，若O/Si比过大，则由于经时的缺氧，膜质有时会变得不稳定。因此，O/Si比优选为2.00以下。
含氟氧化硅膜的组成比例如可通过X射线光电子能谱法(X-ray PhotoelectronSpectroscopy：XPS)来求出。根据通过对试样表面照射X射线，并测量从试样表面放出的光电子的动能的峰强度的面积强度而获得的各元素的组成，可算出O/Si比。此外，在作为测定对象的层不位于最表面的情况下，利用氩离子等进行蚀刻。图3中是通过XPS而求出的值，Si及氧分别根据Si2p及O1s的峰强度求出。
此外，在沟道保护层8上，视需要也可进一步设置包含例如含氟氧化硅膜(SiN：F)等的第二沟道保护层。
＜2.薄膜晶体管的制造方法＞
接下来，参照图2对所述结构的薄膜晶体管1的制造方法进行说明。
本实施方式的薄膜晶体管1的制造方法包括栅电极形成工序、栅极绝缘层形成工序、沟道层形成工序、源电极-漏电极形成工序、及沟道保护层形成工序。以下，对各工序进行说明。
(1)栅电极形成工序
首先，如图2的(a)所示，准备包含例如石英玻璃的基板2，在基板2的表面形成栅电极3。栅电极3的形成方法并无特别限制，例如可通过真空蒸镀法等已知的方法来形成。
(2)栅极绝缘层形成工序
接下来，如图2的(b)所示，以覆盖基板2及栅电极3的表面的方式形成栅极绝缘层4。栅极绝缘层4的形成方法并无特别限定，可通过已知的方法来形成。
(3)沟道层形成工序
接下来，如图2的(c)所示，在栅极绝缘层4上形成沟道层5。所述沟道层5可通过已知的方法来形成。例如，可通过使用等离子体，以InGaZnO等导电性氧化物烧结体为靶材进行溅镀来形成沟道层5。此外，并不限于此，也可通过其他方法来形成包含氧化物半导体的沟道层5。
(4)源电极-漏电极形成工序
接下来，如图2的(d)所示，在沟道层5上形成源电极6及漏电极7。关于源电极6及漏电极7的形成，例如可通过使用射频(Radio Frequency，RF)磁控溅镀等的已知的方法来形成。源电极6及漏电极7以在沟道层5的表面上相互分离，使沟道层5的表面的一部分露出的方式形成。
(5)沟道保护层形成工序
接下来，如图2的(e)所示，以覆盖从源电极6及漏电极7之间露出的沟道层5的表面的方式形成沟道保护层8。所述沟道保护层8的形成是利用使用了CVD装置的CVD法(化学气相沉积法)来进行。
例如，在G6基板尺寸(1500mm×1850mm)的CVD装置中，通过根据RF功率20kW、基板的设定温度200℃、气体流量SiF4/O2/H2＝100sccm/5000sccm/900sccm、成膜时的压力10Pa的条件进行成膜来形成沟道保护层8。通过此种方法，可在沟道层5上形成包含O/Si比为1.94以上的含氟氧化硅膜的沟道保护层8。此外，包含O/Si比为1.94以上的含氟氧化硅膜的沟道保护层8的制造条件并不限于所述条件，也可适宜变更基板尺寸、RF功率、基板的设定温度、成膜时压力、气体流量。
视需要，也可在沟道保护层8上形成包含含氟氧化硅膜(SiN：F)等的第二沟道保护层。所述沟道保护层的成膜与沟道保护层8同样地，可使用CVD装置进行。
(6)热处理工序
视需要也可在包含氧的大气压下的环境中进行热处理。热处理中的炉内温度并无特别限定，例如为150℃以上且300℃以下。另外，热处理时间并无特别限定，例如为1小时以上且3小时以下。
通过以上内容，可获得本实施方式的薄膜晶体管1。
＜3.本实施方式的效果＞
若为以所述方式构成的本实施方式的薄膜晶体管1，则通过由O/Si比为1.94以上的含氟氧化硅膜构成与沟道层5接触的沟道保护层8，可使沟道保护层8的固定电荷为负。由此，可使薄膜晶体管1的阈值电压发生正偏移，从而可提高其可靠性。进而，通过采用含氟氧化硅膜作为沟道保护层8，可在制造时利用能够进行气体清洁的化学气相沉积(CVD)装置对其进行成膜，因此可在不向大气开放的情况下对腔室进行清洁。因此，与使用溅镀装置的情况相比，可缩短维护期间，可降低其生产成本。
＜4.另一变形实施方式＞
此外，本发明并不限于所述实施方式。
例如，在另一实施方式的薄膜晶体管1中，除了沟道保护层8以外，栅极绝缘层4也可由O/Si比为1.94以上的含氟氧化硅膜来构成。
所述实施方式的薄膜晶体管1是从基板2侧依次层叠有栅电极3、栅极绝缘层4及沟道层5的底部栅极型的薄膜晶体管，但并不限于此。在另一实施方式中，薄膜晶体管1可为从基板2侧依次层叠有沟道层5、栅极绝缘层4、及栅电极3的顶部栅极型的薄膜晶体管。在所述情况下，优选为栅极绝缘层4包括含氟氧化硅膜(SiO2：F)，所述含氟氧化硅膜中O原子数(at％)相对于Si原子数(at％)的比即O/Si比为1.94以上。
除此以外，本发明并不限于所述实施方式，当然能够在不脱离其主旨的范围内进行各种变形。
实施例
以下，列举实施例来更具体地说明本发明。本发明并不受以下实施例的限制，当然能够在可适合所述、后述的主旨的范围内适当施加变更来实施，这些均包含于本发明的技术范围内。
＜1.含氟氧化硅膜的O/Si比与固定电荷密度的关系性＞
对含氟氧化硅膜的O/Si比与其固定电荷密度的关系性进行评价。
(样品制作)
具体而言，准备在硅基板上形成了O/Si比互不相同的含氟氧化硅膜的四个样品。任一样品均是在含氟氧化硅膜上进一步形成氮化硅膜。利用所述沟道保护层形成工序中记载的方法，并通过等离子体CVD法进行在基板上的含氟氧化硅膜的成膜、以及在含氟氧化硅膜上的氮化硅膜的成膜。
具体而言，关于在硅基板上的含氟氧化硅膜的成膜，是使用G6基板尺寸(1500mm×1850mm)的CVD装置，并根据RF功率-20kW、基板的设定温度200℃、气体流量SiF4/O2/H2＝100sccm/5000sccm/900sccm、成膜时的压力10Pa的条件进行。
具体而言，氮化硅膜的成膜是使用G6基板尺寸(1500mm×1850mm)的CVD装置，并根据RF功率-40kW、基板的设定温度200℃、气体流量SiF4/N2/H2＝500sccm/3000sccm/900sccm、成膜时的压力10Pa的条件进行。
针对所制作的四个样品，利用使用了X射线光电子能谱分析装置的XPS分析，算出含氟氧化硅膜中的O/Si比，结果分别为1.80、1.83、1.90、1.96。
(固定电荷密度的测定)
接下来，对各样品的固定电荷密度进行测定。具体而言，制作成为含氟氮化硅膜/含氟氧化硅膜层叠膜/Si基板的样品，进而形成分别与含氟氮化硅膜及Si基板接触的含铝的电极，根据CV测定来求出平带偏移量，由此算出各样品的固定电荷密度。将其结果示于图4。
如图4所示，可知通过使含氟氧化硅膜的O/Si比为1.94以上，样品的固定电荷为负。
＜2.薄膜晶体管的沟道保护层的组成与传递特性的关系性＞
接下来，对薄膜晶体管的沟道保护层的组成与传递特性的关系进行评价。
(样品制作)
具体而言，基于所述的制造方法，制成两个使用低电阻硅基板作为栅电极的底部栅极型的薄膜晶体管的样品(图5、图7)。均是在低电阻硅基板的栅电极上设置包含热氧化硅膜的栅极绝缘层，在其上设置包含氧化物半导体(具体而言为IGZO1114)的沟道层，在其上设置源电极及漏电极(Mo：80nm、Pt：20nm)。而且，以覆盖沟道层、源电极及漏电极的方式设置包含含氟氧化硅膜(SiO：F)的沟道保护层，在此基础上，进一步设置包含含氟氮化硅膜(SiN：F)的第二保护层。
任一样品均是通过使用等离子体CVD装置的等离子体CVD法形成沟道保护层。具体而言，使用等离子体CVD装置，将真空容器内的压力减压至10Pa为止，向电极供给20kW的高频电力，将基板温度加热至200℃，供给SiF4、O2及H2作为原料气体。此处，在一个样品(称为实施例样品)中，如图5所示，将作为原料气体的SiF4、O2及H2的流量分别设为100sccm、5000sccm、900sccm。在另一个样品(称为比较例样品)中，如图7所示，将SiF4、O2及H2的流量分别设为200sccm、1000sccm、900sccm。如此，在沟道层上形成包含含氟氧化硅膜的沟道保护层。
另外，任一样品均是通过使用等离子体CVD装置的等离子体CVD法形成沟道保护层。具体而言，使用等离子体CVD装置，将真空容器内的压力减压至10Pa为止，向电极供给40kW的高频电力，将基板温度加热至200℃，分别以500sccm、3000sccm、900sccm的流量供给SiF4、N2及H2作为原料气体。如此，在沟道保护层上形成包含含氟氮化硅膜的第二保护层。
对于所制作的两个样品，通过使用X射线光电子能谱分析装置的XPS分析，算出构成沟道保护层的含氟氧化硅膜的O/Si比，结果在作为实施例样品的薄膜晶体管中为1.96，在作为比较例样品的薄膜晶体管中为1.80。
(栅极阈值电压Vth的测定)
对于所制成的两个样品进行了漏电流-栅极电压特性(Id-Vg特性)的测定。将其结果示于图6及图8。由图6可知，可知在构成沟道保护层的含氟氧化硅膜的O/Si比为1.94以上的实施例样品中，可获得具有正的栅极阈值电压Vth(漏电流Id＝1nA时的栅极电压Vg)的可靠性相对高的薄膜晶体管。另一方面，由图8可知，可知在构成沟道保护层的含氟氧化硅膜的O/Si比未满1.94的比较例样品中，可获得具有负的栅极阈值电压Vth的可靠性相对低的薄膜晶体管。
符号的说明
1：薄膜晶体管
2：基板
3：栅电极
4：栅极绝缘层
5：沟道层
6：源电极
7：漏电极
8：沟道保护层

Claims (6)

1.一种薄膜晶体管，是在基板上依序层叠有栅电极、栅极绝缘层、包含氧化物半导体的沟道层、以及保护所述沟道层的表面的沟道保护层的底部栅极型的薄膜晶体管，其中
所述沟道保护层包括含有氟的氧化硅膜，
所述含有氟的氧化硅膜中O原子数(at％)相对于Si原子数(at％)的比即O/Si比为1.94以上。
2.根据权利要求1所述的薄膜晶体管，其中所述含有氟的氧化硅膜的O/Si比为1.96以上。
3.根据权利要求1或2所述的薄膜晶体管，其中所述含有氟的氧化硅膜的O/Si比为2.00以下。
4.根据权利要求1至3中任一项所述的薄膜晶体管，其中在所述沟道保护层上还层叠有包括氮化硅膜的第二沟道保护层。
5.根据权利要求1至4中任一项所述的薄膜晶体管，其中构成所述沟道层的氧化物半导体是氧化铟镓锌。
6.一种薄膜晶体管，是在基板上依序层叠有包含氧化物半导体的沟道层、栅极绝缘层、以及栅电极的顶部栅极型的薄膜晶体管，其中
所述栅极绝缘层包括含有氟的氧化硅膜，
所述含有氟的氧化硅膜中O原子数(at％)相对于Si原子数(at％)的比即O/Si比为1.94以上。
CN202180043421.0A 2020-07-01 2021-07-01 薄膜晶体管 Pending CN115735269A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2020-113766 2020-07-01
JP2020113766A JP7418703B2 (ja) 2020-07-01 2020-07-01 薄膜トランジスタ
PCT/JP2021/024918 WO2022004838A1 (ja) 2020-07-01 2021-07-01 薄膜トランジスタ

Publications (1)

Publication Number Publication Date
CN115735269A true CN115735269A (zh) 2023-03-03

Family

ID=79316311

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202180043421.0A Pending CN115735269A (zh) 2020-07-01 2021-07-01 薄膜晶体管

Country Status (4)

Country Link
JP (1) JP7418703B2 (zh)
KR (1) KR20230014743A (zh)
CN (1) CN115735269A (zh)
WO (1) WO2022004838A1 (zh)

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101847656B1 (ko) * 2009-10-21 2018-05-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
JP5679143B2 (ja) 2009-12-01 2015-03-04 ソニー株式会社 薄膜トランジスタならびに表示装置および電子機器
JP2011222767A (ja) 2010-04-09 2011-11-04 Sony Corp 薄膜トランジスタならびに表示装置および電子機器
JP5766467B2 (ja) 2011-03-02 2015-08-19 株式会社東芝 薄膜トランジスタ及びその製造方法、表示装置
JP6232219B2 (ja) 2013-06-28 2017-11-15 東京エレクトロン株式会社 多層保護膜の形成方法
JP6659255B2 (ja) 2014-09-02 2020-03-04 株式会社神戸製鋼所 薄膜トランジスタ
WO2016063159A1 (en) 2014-10-20 2016-04-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof, module, and electronic device

Also Published As

Publication number Publication date
JP2022012152A (ja) 2022-01-17
KR20230014743A (ko) 2023-01-30
WO2022004838A1 (ja) 2022-01-06
JP7418703B2 (ja) 2024-01-22

Similar Documents

Publication Publication Date Title
JP5241143B2 (ja) 電界効果型トランジスタ
JP5780902B2 (ja) 半導体薄膜、薄膜トランジスタ及びその製造方法
TWI501403B (zh) A thin film transistor structure, and a thin film transistor and a display device having the same
KR101800852B1 (ko) 반도체 장치
TWI507554B (zh) An oxide and a sputtering target for a semiconductor layer of a thin film transistor, and a thin film transistor
KR101927579B1 (ko) 전이금속 디칼코게나이드 박막 트랜지스터 및 그 제조방법
US20080277663A1 (en) Thin film transistor and method of manufacturing the same
TWI500153B (zh) 場效電晶體
JP2010123913A (ja) 薄膜トランジスタ及びその製造方法
US20100321279A1 (en) Transistor, electronic device including a transistor and methods of manufacturing the same
Xia et al. Characteristics of elevated-metal metal-oxide thin-film transistors based on indium-tin-zinc oxide
KR20120010537A (ko) 박막 트랜지스터 및 박막 트랜지스터의 제조 방법
JP5645737B2 (ja) 薄膜トランジスタ構造および表示装置
Sahoo et al. Effects of argon flow rate on electrical properties of amorphous indium gallium zinc oxide thin-film transistors
CN115735269A (zh) 薄膜晶体管
TWI779254B (zh) 薄膜電晶體的製造方法
WO2022130912A1 (ja) 薄膜トランジスタの製造方法
WO2016035503A1 (ja) 薄膜トランジスタ
WO2022202100A1 (ja) シリコン酸窒化膜の成膜方法及び薄膜トランジスタの製造方法
KR101970548B1 (ko) 산화물 절연막, 산화물 반도체 박막트랜지스터 소자 및 그 제조방법
Aikawa Effect of Ti Doping to Maintain Structural Disorder in InOx-Based Thin-Film Transistors Fabricated by RF Magnetron Sputtering
TWI636507B (zh) 薄膜電晶體的製造方法
TWI451501B (zh) 金屬氧化物半導體電晶體的製造方法
JP2014082424A (ja) 半導体装置の製造方法
CN115136323A (zh) 晶体管、电子装置及晶体管之制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination