JP2020088152A - 薄膜トランジスタの製造方法 - Google Patents
薄膜トランジスタの製造方法 Download PDFInfo
- Publication number
- JP2020088152A JP2020088152A JP2018220066A JP2018220066A JP2020088152A JP 2020088152 A JP2020088152 A JP 2020088152A JP 2018220066 A JP2018220066 A JP 2018220066A JP 2018220066 A JP2018220066 A JP 2018220066A JP 2020088152 A JP2020088152 A JP 2020088152A
- Authority
- JP
- Japan
- Prior art keywords
- sputtering
- semiconductor layer
- gas
- forming step
- oxide semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
- Thin Film Transistor (AREA)
Abstract
Description
さらに、第1成膜工程におけるスパッタリングガス中の酸素濃度をプレスパッタリング工程におけるスパッタリングガス中の酸素濃度よりも小さくすることによって、第1成膜工程におけるターゲットの表面近傍に生成されるプラズマの密度及びスパッタ率を向上させて酸化物半導体層の成膜速度を大きくすることができる。その結果、薄膜トランジスタの生産性を向上することができる。
このような構成であれば、膜中酸素量が大きい第2半導体層の間に第1半導体層を配置することができる。そのため、後工程である熱処理工程等において、第1半導体層からの酸素の脱離を抑制することができる。さらには、第2半導体層は、第1半導体層の上面側および下面側の両方から、第1半導体層に酸素を供給することができる。その結果、その結果、第1半導体層の酸素欠損を抑制することができ、より電気的特性に優れた薄膜トランジスタを製造することができる。
まず、本発明の実施形態の製造方法により得られる薄膜トランジスタ1の構成について説明する。
次に、上述した構造の薄膜トランジスタ1の製造方法を、図2を参照して説明する。
本実施形態の薄膜トランジスタ1の製造方法は、ゲート電極形成工程、ゲート絶縁層形成工程、半導体層形成工程、ソース・ドレイン電極形成工程、保護膜形成工程及び熱処理工程を含む。以下、各工程について説明する。
まず図2の(a)に示すように、例えば石英ガラスからなる基板2を準備し、基板2の表面にゲート電極3を形成する。ゲート電極3の形成方法は特に制限されず、例えば真空蒸着法、DCスパッタリング法等の既知の方法により形成してよい。
次に、図2の(b)に示すように、基板2及びゲート電極3の表面を覆うようにゲート絶縁層4を形成する。ゲート絶縁層4の形成方法は特に限定されず、既知の方法により形成してよい。
次に、図2の(c)及び(d)に示すように、ゲート絶縁層4上にチャネル層としての酸化物半導体層5を形成する。半導体層形成工程は、酸化物半導体層5を成膜する前に行われるプレスパッタリング工程と、酸化物半導体層5を成膜する第1成膜工程及び第2成膜工程とを含んでいる。
プレスパッタリング工程は、第1成膜工程及び第2成膜工程よりも前に行われ、ターゲットTの表面を酸化させる。この工程では、ゲート絶縁層4とターゲットTとの間にシャッターを入れた状態で、真空容器20内にスパッタリングガスを供給してスパッタリングを行う。当該工程によって、図4の(a)に示すように、ターゲットTの表面を酸素過剰な状態にすることができる。
なお、当該工程における真空容器20内の圧力、スパッタリングガスの流量、ターゲットTに印加する電圧等は、適宜変更してもよい。
ここで、ターゲットTの表面をより酸素過剰な状態にして、第1成膜工程において形成される酸化物半導体層中の酸素欠損をより低減させる観点から、スパッタリングガス中の酸素ガス濃度は5vоl%以上であることが好ましい。当該酸素ガス濃度は10vоl%以上であることがより好ましく、20vоl%以上であることがより一層好ましい。当該スパッタリングガス中の酸素ガス濃度は高いほど好ましい。
プレスパッタリング工程の後、第1成膜工程を行い、図2の(c)に示すようにゲート絶縁層4上に第1半導体層5aを形成(成膜)する。図4の(b)に示すように、当該工程によって、ターゲット材料(ここではIGZO)と共に、プレスパッタリング工程によってターゲットTの表面に過剰に存在する酸素をはじき飛ばし、これが成膜中の第1半導体層5a内に取り込まれることにより、酸素欠損の少ない第1半導体層5aを形成することができる。
第1成膜工程の後、第2成膜工程を行い、図2の(d)に示すように第1半導体層5a上に第2半導体層5bを形成する。なお、他の実施形態において第2成膜工程は省略されてもよい。
一方で、成膜速度を向上する観点から、混合ガスにおける酸素ガスの濃度は5vоl%以下であることが好ましい。
次に、図2の(e)に示すように、酸化物半導体層5上にソース電極6およびドレイン電極7を形成する。ソース電極6およびドレイン電極7の形成は、例えば、DCスパッタリング等を用いた既知の方法により形成することができる。
次に、必要に応じて、図2の(f)に示すように、形成された酸化物半導体層5、ソース電極6およびドレイン電極7の上面を覆うように、例えばプラズマCVD法を用いて保護膜を形成する。
最後に、酸素を含む大気圧下の雰囲気中で熱処理を行う。熱処理における炉内温度は特に限定されず、例えば150℃以上300℃以下である。また熱処理時間は特に限定されず、例えば1時間以上3時間以下である。なお、本実施形態において熱処理工程を省略してもよい。
以上により、本実施形態の薄膜トランジスタ1を得ることができる。
(サンプル作成)
上記した半導体層形成工程における方法で、IGZO膜(IGZO1114)から成る酸化物半導体層を準備した基板上に成膜し、サンプルNo.1〜8を作成した。サンプルNo.1〜8は、基板としてガラス基板(Corning社、Eagle−XG)を用いて作成した。サンプルNo.9及び10は、基板としてSi基板もしくは熱酸化膜付きSi基板を用いて作成した。
サンプルNo.1〜8に対して、成膜した酸化物半導体層の比抵抗値を、高抵抗率計(三菱ケミカルアナリテック社製、MCP−HT800)を用いて測定した。測定結果を表1及び表2に示す。
サンプルNo.9及び10に対して、分光エリプソメータ(大塚電子株式会社製、FE−5000S)を用いて酸化物半導体の膜厚を測定し、その測定した膜厚と成膜時間から成膜速度を算出した。測定結果を表3に示す。
次に、スパッタリング工程及び成膜工程の条件を表4のようにして2種類のサンプルNo.11及び12を作成した。その他の製造条件はサンプルNo.1〜8と同じである。サンプルNo.11及び12を、プレスパッタリング工程のスパッタリング時間を変えてそれぞれ複数個作成し、それぞれに対して比抵抗値を測定した。その結果を図5に示す。
次に、低抵抗Si基板のゲート電極の上に、SiO2からなる膜厚100nmのゲート絶縁層を設け、その上にIGZO膜(IGZO1114)からなる酸化物半導体層を設け、その上に、ソース電極、ドレイン電極(Pt:20nm、Mo:80nm)を設け、2種類の薄膜トランジスタのサンプルNo.13及び14を作成した。サンプルNo.13及び14のスパッタリング工程及び成膜工程の条件は以下のとおりである(それぞれ、表3におけるNo.9、No.10の条件と同じである)。表5からわかるように、サンプルNo.14では、プレスパッタリング工程を行っていない。またいずれのサンプルも、上記した熱処理工程を行っていない。その他の製造条件は上記と同じである。
2 ・・・基板
3 ・・・ゲート電極
4 ・・・ゲート絶縁層
5 ・・・酸化物半導体層
5a ・・・第1半導体層
5b ・・・第2半導体層
6 ・・・ソース電極
7 ・・・ドレイン電極
8 ・・・保護膜
Claims (6)
- 基板上に、ゲート電極と、ゲート絶縁層と、酸化物半導体層と、ソース電極と、ドレイン電極とを有する薄膜トランジスタの製造方法であって、
プラズマを用いてターゲットをスパッタリングすることにより前記ゲート絶縁層の上に前記酸化物半導体層を形成する半導体層形成工程を含み、
前記半導体層形成工程は、
スパッタリングガスとしてアルゴンガスと酸素ガスの混合ガスを供給してスパッタリングすることにより、前記ターゲットの表面を酸化させるプレスパッタリング工程と、
前記プレスパッタリング工程の後、前記プレスパッタリング工程で供給されるスパッタリングガス中の酸素ガス濃度よりも小さい酸素ガス濃度を有するスパッタリングガスを供給してスパッタリングすることにより前記酸化物半導体層を形成する第1成膜工程と
を含む、薄膜トランジスタの製造方法。 - 前記プレスパッタリング工程において供給されるスパッタリングガス中の酸素ガス濃度が5vоl%以上である、請求項1に記載の薄膜トランジスタの製造方法。
- 前記半導体層形成工程は、前記第1成膜工程の後に、スパッタリングガスとしてアルゴンガスと酸素ガスの混合ガスを供給してスパッタリングを行う第2成膜工程をさらに含む、請求項1又は2に記載の薄膜トランジスタの製造方法。
- 前記第2成膜工程において供給される前記混合ガス中の酸素ガス濃度が前記第1成膜工程において供給される前記混合ガス中の酸素濃度よりも大きい、請求項3に記載の薄膜トランジスタの製造方法。
- 前記第2成膜工程において供給される前記混合ガス中の酸素ガス濃度が5vоl%以下である請求項4に記載の薄膜トランジスタの製造方法。
- 前記半導体層形成工程において、前記第2成膜工程を行った後に前記第1成膜工程行い、その後さらに前記第2成膜工程を行う、請求項3〜5のいずれかに記載の薄膜トランジスタの製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018220066A JP7247546B2 (ja) | 2018-11-26 | 2018-11-26 | 薄膜トランジスタの製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018220066A JP7247546B2 (ja) | 2018-11-26 | 2018-11-26 | 薄膜トランジスタの製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2020088152A true JP2020088152A (ja) | 2020-06-04 |
JP7247546B2 JP7247546B2 (ja) | 2023-03-29 |
Family
ID=70908855
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2018220066A Active JP7247546B2 (ja) | 2018-11-26 | 2018-11-26 | 薄膜トランジスタの製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP7247546B2 (ja) |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006299412A (ja) * | 2005-03-25 | 2006-11-02 | Bridgestone Corp | In−Ga−Zn−O膜の成膜方法 |
US20100219410A1 (en) * | 2009-02-27 | 2010-09-02 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
WO2014098131A1 (ja) * | 2012-12-19 | 2014-06-26 | 株式会社カネカ | 透明電極付き基板およびその製造方法 |
JP2016034887A (ja) * | 2014-02-27 | 2016-03-17 | 住友金属鉱山株式会社 | 酸化物焼結体、スパッタリング用ターゲット、及びそれを用いて得られる酸化物半導体薄膜 |
JP2017154910A (ja) * | 2016-02-29 | 2017-09-07 | 住友金属鉱山株式会社 | 酸化物焼結体及びスパッタリング用ターゲット |
JP2018104772A (ja) * | 2016-12-27 | 2018-07-05 | 住友金属鉱山株式会社 | 酸化物半導体薄膜の製造方法及び薄膜トランジスタの製造方法 |
WO2018225822A1 (ja) * | 2017-06-07 | 2018-12-13 | 日新電機株式会社 | 薄膜トランジスタの製造方法 |
-
2018
- 2018-11-26 JP JP2018220066A patent/JP7247546B2/ja active Active
Patent Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006299412A (ja) * | 2005-03-25 | 2006-11-02 | Bridgestone Corp | In−Ga−Zn−O膜の成膜方法 |
US20100219410A1 (en) * | 2009-02-27 | 2010-09-02 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
JP2010226101A (ja) * | 2009-02-27 | 2010-10-07 | Semiconductor Energy Lab Co Ltd | 半導体装置及びその作製方法 |
WO2014098131A1 (ja) * | 2012-12-19 | 2014-06-26 | 株式会社カネカ | 透明電極付き基板およびその製造方法 |
JP2016034887A (ja) * | 2014-02-27 | 2016-03-17 | 住友金属鉱山株式会社 | 酸化物焼結体、スパッタリング用ターゲット、及びそれを用いて得られる酸化物半導体薄膜 |
US20160348229A1 (en) * | 2014-02-27 | 2016-12-01 | Sumitomo Metal Mining Co., Ltd. | Oxide sintered body, sputtering target, and oxide semiconductor thin film obtained using sputtering target |
JP2017154910A (ja) * | 2016-02-29 | 2017-09-07 | 住友金属鉱山株式会社 | 酸化物焼結体及びスパッタリング用ターゲット |
US20190062900A1 (en) * | 2016-02-29 | 2019-02-28 | Sumitomo Metal Mining Co., Ltd. | Oxide sintered body and sputtering target |
JP2018104772A (ja) * | 2016-12-27 | 2018-07-05 | 住友金属鉱山株式会社 | 酸化物半導体薄膜の製造方法及び薄膜トランジスタの製造方法 |
WO2018225822A1 (ja) * | 2017-06-07 | 2018-12-13 | 日新電機株式会社 | 薄膜トランジスタの製造方法 |
Also Published As
Publication number | Publication date |
---|---|
JP7247546B2 (ja) | 2023-03-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101509663B1 (ko) | 산화물 반도체층 형성 방법 및 이를 이용한 반도체 소자제조방법 | |
CN104409511B (zh) | 半导体装置及其制造方法 | |
TWI636508B (zh) | 半導體元件和該半導體元件的製造方法 | |
JP2019176177A (ja) | 半導体装置 | |
JP2012151469A (ja) | 薄膜トランジスタの半導体層用酸化物およびスパッタリングターゲット、並びに薄膜トランジスタ | |
JP5723584B2 (ja) | 半導体装置 | |
JP5552440B2 (ja) | トランジスタの製造方法 | |
JP5984354B2 (ja) | 半導体素子 | |
WO2016035554A1 (ja) | 薄膜トランジスタの酸化物半導体薄膜、薄膜トランジスタ、およびスパッタリングターゲット | |
JP2022012152A (ja) | 薄膜トランジスタ | |
KR20160060848A (ko) | 박막 트랜지스터 및 그 제조 방법 | |
WO2013051644A1 (ja) | 絶縁膜およびその製造方法 | |
JP7247546B2 (ja) | 薄膜トランジスタの製造方法 | |
WO2020116499A1 (ja) | 薄膜トランジスタ及びその製造方法 | |
CN113348562B (zh) | 氧化物半导体薄膜、薄膜晶体管及溅射靶 | |
KR101275801B1 (ko) | 산화물 반도체 타겟 | |
JP6637783B2 (ja) | 薄膜トランジスタ | |
CN114127956B (zh) | 薄膜晶体管的制造方法 | |
WO2022202100A1 (ja) | シリコン酸窒化膜の成膜方法及び薄膜トランジスタの製造方法 | |
JP6173246B2 (ja) | 薄膜トランジスタおよびその製造方法 | |
US9219254B2 (en) | Method of forming nanocrystals and method of manufacturing an organic light-emitting display apparatus including a thin film having nanocrystals | |
WO2022130912A1 (ja) | 薄膜トランジスタの製造方法 | |
JP2021190590A (ja) | 酸化物半導体の成膜方法及び薄膜トランジスタの製造方法 | |
JP2013175555A (ja) | 電界効果型薄膜トランジスタの製造方法及び酸化物半導体膜の形成方法 | |
JP2014075465A (ja) | 半導体素子製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20211011 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20220928 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20221013 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20221019 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20230214 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20230227 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7247546 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |