CN102723359A - 薄膜晶体管及其制作方法、阵列基板、显示装置 - Google Patents

薄膜晶体管及其制作方法、阵列基板、显示装置 Download PDF

Info

Publication number
CN102723359A
CN102723359A CN2012101960023A CN201210196002A CN102723359A CN 102723359 A CN102723359 A CN 102723359A CN 2012101960023 A CN2012101960023 A CN 2012101960023A CN 201210196002 A CN201210196002 A CN 201210196002A CN 102723359 A CN102723359 A CN 102723359A
Authority
CN
China
Prior art keywords
grid
insulating barrier
layer
grid insulating
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2012101960023A
Other languages
English (en)
Other versions
CN102723359B (zh
Inventor
王东方
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201210196002.3A priority Critical patent/CN102723359B/zh
Publication of CN102723359A publication Critical patent/CN102723359A/zh
Priority to PCT/CN2012/084542 priority patent/WO2013185433A1/zh
Priority to US14/123,996 priority patent/US9159746B2/en
Application granted granted Critical
Publication of CN102723359B publication Critical patent/CN102723359B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/517—Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明公开了一种薄膜晶体管及制备方法、阵列基板、显示装置，属于电气元件领域，为解决现有技术中栅极绝缘层过刻以及晶体管的电学性能不稳定的问题而设计。一种薄膜晶体管，包括：基板以及依次设置在基板上的栅极、第一栅极绝缘层和有源层，所述第一栅极绝缘层包裹所述栅极，所述有源层包裹所述第一栅极绝缘层，所述第一栅极绝缘层的材料包括氧化铝。

Description

薄膜晶体管及其制作方法、阵列基板、显示装置
技术领域
本发明涉及电气元件领域，尤其涉及一种薄膜晶体管及其制备方法、阵列基板、显示装置。
背景技术
随着薄膜晶体管（Thin Film Transistor，以下简称TFT）液晶显示技术的发展，用户对于薄膜晶体管液晶显示屏的要求也越来越高。
其中氧化物晶体管技术具有迁移率高、均匀性好特点，故使用氧化物晶体管的液晶显示器为液晶显示技术的发展方向之一。
在现有技术中，使用氧化物晶体管的液晶显示屏，例如铟镓锌氧化物晶体管，因其易于大面积生产以及与现有的生产线的兼容性好等优点而受到广泛关注。
但是，作为栅极绝缘层的氧化硅或氮化硅易不能有效地阻挡氢、水气扩散至有源层，从而破坏形成的氧化物晶体管的电学性能；并且会使氧化物晶体管阀值电压的漂移，从而增大形成的氧化物晶体管的电能消耗过大。
发明内容
本发明的实施例提供一种可较好地控制电学性能的TFT及其制备方法、阵列基板、显示装置。
为达到上述目的，本发明的实施例采用如下技术方案：
一种薄膜晶体管，包括：基板以及依次设置在基板上的栅极、第一栅极绝缘层和有源层；所述第一栅极绝缘层包裹所述栅极，所述有源层包裹所述第一栅极绝缘层，且所述第一栅极绝缘层的材料包括氧化铝。
一种阵列基板，包括至少一个薄膜晶体管；所述薄膜晶体管，包括：基板以及依次设置在基板上的栅极、第一栅极绝缘层、有源层、刻蚀阻挡层；所述第一栅极绝缘层包裹所述栅极，所述有源层包裹所述第一栅极绝缘层，且所述第一栅极绝缘层的材料包括氧化铝。
一种显示装置，包括至少一个薄膜晶体管；所述薄膜晶体管，包括：基板以及依次设置在基板上的栅极、第一栅极绝缘层、有源层、刻蚀阻挡层；所述第一栅极绝缘层包裹所述栅极，所述有源层包裹所述第一栅极绝缘层，所述第一栅极绝缘层的材料包括氧化铝。
一种薄膜晶体管制备方法，包括：
在基板上通过构图工艺形成栅极；
形成包裹所述栅极的第一栅极绝缘层，其中所述第一栅极绝缘层的材料包括氧化铝；
形成有源层。
本发明实施例提供的一种TFT及其制备方法、阵列基板、显示装置，使有源层包裹栅极绝缘层和栅极，并且形成包含氧化铝的栅极绝缘层，因为氧化铝具有较好的致密性，从而有效地防止了扩散氢和水汽入栅极绝缘层和栅极，从而使TFT的电学性能更加稳定；另外可以更好地控制栅极绝缘层的厚度，更好地对TFT的阀值电压进行调整，降低了充电过程中电能的损耗。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本发明所述的TFT的第一种结构示意图；
图2为本发明所述的TFT的第二种结构示意图；
图3为本发明所述的TFT的第三种结构示意图；
图4为本发明实施例1所述的阵列基板的结构示意图；
图5为本发明实施例1所述的阵列基板中刻蚀形成通孔的结构示意图；
图6为本发明实施例2所述的阵列基板的结构示意图；
图7为本发明实施例3所述的阵列基板的结构示意图；
图8为本发明与实施例1相对应的TFT制备方法的流程图；
图9为本发明与实施例2相对应的TFT制备方法的流程图；
图10为本发明与实施例3相对应的TFT制备方法的流程图。
具体实施方式
下面结合附图对本发明实施例一种TFT及其制备方法、阵列基板、显示装置进行详细描述。
应当明确，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
一种TFT，如图1所示，包括：基板1以及依次设置在基板1栅极2、第一栅极绝缘层3、有源层4和源漏电极层6，所述第一栅极绝缘层3包裹所述栅极2，所述有源层4包裹所述第一栅极绝缘层3，所述第一栅极绝缘层3的材料包括氧化铝。
源漏电极层6覆盖在基板1上延伸出的有源层4并充分接触。
所述栅极2的材料可选择钼、钼钕合金、铝、铝钕合金、钛、铜中的一种或多种材料形成的单层或多层复合叠层，优先选择钼、铝或含钼铝合金组成的单层或多层复合膜。栅极2的厚度为1000～3000nm。优选的，可以在源漏电极层形成有蚀刻阻挡层以及钝化层等。
其中，所述源漏电极层6的材料可为钼、钨钼合金、铝钕合金或铜中的一种或组合。
所述有源层4的材料可为铟镓锌氧化物、铟镓锌氧化物、铪铟锌氧化物、铟锌锡氧化物、钇铟锌氧化物或非晶硅。
所述刻蚀阻挡层的材料可为二氧化硅、氧化铪、三氧化二铝、氮化铝、氧化硅中的一种或组合。
所述钝化层的材料可为氧化硅、氮化硅、氮氧化硅、聚酰亚胺、聚甲基丙烯酸甲酯或聚维酮中的一种或组合。
优选的，铝（Al）作为栅极2的材料的制备过程中，可以通过等离子轰击栅极的方式实现形成包括氧化铝材料的第一栅极绝缘层3，在制备的过程中发生的反应：xO2-+Al=AlOx+2xe（AlOx为非晶态氧化铝，x为氧化铝中氧离子与铝离子的摩尔比），通过该反应原位生成非晶态氧化铝。
本发明实施例提供的一种TFT，使有源层包裹栅极绝缘层和栅极，并且形成包含氧化铝的栅极绝缘层，因为氧化铝较好的致密性，从而有效地防止了扩散氢和水汽入栅极绝缘层和栅极，从而使TFT的电学性能更加稳定；另外可以更好地控制栅极绝缘层的厚度，更好地对TFT的阀值电压进行调整，降低了充电过程中电能的损耗。
为了进一步的控制TFT的电学性能，可选的，如图2所示，在所述第一栅极绝缘层3和所述有源层4之间还设置有第二栅极绝缘层10；所述第二栅极绝缘层10包裹所述第一栅极绝缘层3，所述第二栅极绝缘层10的材料包括氮氧化铝。
原位反应生成氮氧化铝的实现过程为：用等离子氮轰击非晶态氧化铝AlOx过程会发生如下反应AlOx+(1-2x/3)N3-=Al(OxN(1-2x/3))+3(1-2x/3)e,通过该反应生成非晶态氮氧化铝。
为了进一步提高TFT的导电性能，可选的，如图3所示，所述栅极2，分层设置有内侧栅极层2a和外侧栅极层2b；所述内侧栅极层2a的材料为铜，所述外侧栅极层2b的材料包括铝。
实施例1
与上述的TFT相对应，本发明还提供了一种阵列基板，如图4所示，包括至少一个TFT；所述TFT，包括：基板1以及依次设置在基板1上的栅极2、第一栅极绝缘层3、有源层4、刻蚀阻挡层5、源漏电极层6、钝化层7和像素电极8；所述第一栅极绝缘层3包裹所述栅极2，所述有源层4包裹所述第一栅极绝缘层3，且所述第一栅极绝缘层3的材料包括氧化铝。
在基板1上方设置有包含铝的栅极2；在栅极2上自下而上依次设置有包含氧化铝的第一栅极绝缘层3、有源层4和刻蚀阻挡层5；
包含氧化铝的第一栅极绝缘层3包裹栅极2，并且通过对包含铝的栅极2进行原位反应形成；
有源层4在氧化铝的第一栅极绝缘层3两侧的基板1上延伸；
源漏电极层6覆盖在基板1上延伸出的有源层4并充分接触，且与刻蚀阻挡层5接触；
在形成了栅极2、第一栅极绝缘层3、有源层4、刻蚀阻挡层5和源漏电极层6的基板1上覆盖钝化层7；通过在钝化层7上进行刻蚀，如图5所示，形成露出源漏电极层6一侧的漏极的通孔9；在该通孔9内以及钝化层7表面设置有像素电极8，如图4所示，使像素电极8接触源漏电极层6一侧的漏极。
其中，所述源漏电极层6的材料可为钼、钨钼合金、铝钕合金或铜中的一种或组合。
所述有源层4的材料可为铟镓锌氧化物、铟镓锌氧化物、铪铟锌氧化物、铟锌锡氧化物、钇铟锌氧化物或非晶硅。
所述刻蚀阻挡层5的材料可为二氧化硅、氧化铪、三氧化二铝、氮化铝、氧化硅中的一种或组合。
所述钝化层7的材料可为氧化硅、氮化硅、氮氧化硅、聚酰亚胺、聚甲基丙烯酸甲酯或聚维酮中的一种或组合。
所述像素电极8的材料可为铟锡氧化物、铟锌氧化物、聚乙撑二氧噻吩或石墨烯。
所述基板1的材料可为玻璃或塑料。
优选的，栅极2的厚度为1000～3000nm，因为栅极2的厚度直接会影响到TFT的性能，所以优选的，通过对包含铝的栅极2进行原位反应生成第一栅极绝缘层3，以此可以通过原位反应将栅极2中的铝反应为氧化铝以更好地调整栅极2的厚度。
在栅极2的制备过程中，可以通过等离子轰击栅极的方式实现，在制备的过程中发生的反应：xO2-+Al=AlOx+2xe（AlOx为非晶态氧化铝，x为氧化铝中氧离子与铝离子的摩尔比），通过该反应原位生成非晶态氧化铝。
其中原位反应可以通过磁控喷溅设备或化学气相沉积设备实现。
本发明实施例提供的一种阵列基板，使有源层包裹栅极绝缘层和栅极，并且形成包含氧化铝的栅极绝缘层，从而使栅极绝缘层相对于刻蚀阻挡层有更好的刻蚀选择性，避免在刻蚀过程中对栅极和有源层所产生的过刻现象，并且因为氧化铝较好的致密性，从而有效地氢和水汽防止了扩散入栅极绝缘层和栅极，从而使TFT的电学性能更加稳定；另外可以更好地控制栅极绝缘层的厚度，更好地对TFT的阀值电压进行调整，降低了充电过程中电能的损耗。
实施例2
根据实施例1所述的阵列基板，当对材料为氧化铝的第一栅极绝缘层3进行充电时，在第一栅极绝缘层3上易出现较多的界面电荷，从而容易导致第一栅极绝缘层3的击穿，使两侧的栅极2和有源层4导通，损坏TFT的阵列基板。
为解决上述问题，优选的，如图6所示，在所述第一栅极绝缘层3和所述有源层4之间还设置有第二栅极绝缘层10；所述第二栅极绝缘层10包裹所述第一栅极绝缘层3，所述第二栅极绝缘层10的材料包括氮氧化铝。
在阵列基板的制备过程中，在包含铝的栅极2表面生成材料包括氧化铝的第一栅极绝缘层3后，在氧化氮和氧的等离子存在的环境下，对第一栅极绝缘层3进行原位反应，从而生成第二栅极绝缘层10。
原位反应生成氮氧化铝的实现过程为：用等离子氮轰击非晶态氧化铝AlOx过程会发生如下反应AlOx+(1-2x/3)N3-=Al(OxN(1-2x/3))+3(1-2x/3)e，通过该反应生成非晶态氮氧化铝。
因为，氮元素的引入可以抑制杂质离子的渗透，使界面态钝化，从而提高TFT的可靠性，更好地控制TFT的电学性能。
优选的，也可以对第一栅极绝缘层3和第二栅极绝缘层10进行退火处理，去除第一栅极绝缘层3和第二栅极绝缘层10的应力，使第一栅极绝缘层3和第二栅极绝缘层10拥有更好的物理性能。
实施例3
根据实施例1或实施例2所述的阵列基板，为了进一步提高栅极2的导电性能，优选的，如图7所示，所述栅极2，分层设置有内侧栅极层2a和外侧栅极层2b；所述内侧栅极层2a的材料包括铜，所述外侧栅极层2b的材料包括铝。
在制备过程中，在基板1上首先通过沉积和刻蚀形成材料包括铜的内侧栅极层2a；再通过沉积和刻蚀形成材料包括铝的外侧栅极层2b，其中外侧栅极层2b包裹内侧栅极层2a。
形成由内侧栅极层2a和外侧栅极层2b组成的栅极2后，直接对外侧栅极层2a进行原位反应形成材料包括氧化铝的第一栅极绝缘层3。
因为铜的导电性能优于铝，使分层结构的栅极2的导电性能明显优于单层铝的栅极2，从而也提高了TFT的导电性能，可以更快地为像素电极8进行充电；当然，内侧栅极层2a还可以选用其他导电性能优于铝（Al）的导电材料进行制作。
另外，在形成栅极2、第一栅极绝缘层3、第二栅极绝缘层10的过程中，在TFT阵列基板的外围，也会沉积有与栅极2相连接的栅线（图中未示出），以通过栅线进行将信号传输至栅极2。其中，栅线的材料与栅极2的材料相同，并且在栅线上所覆盖的绝缘层的材料与第一栅极绝缘层3和第二栅极绝缘层10的相同。因此，也避免了氢、水汽对于进入栅线，从而保证了栅线的导电性能。
与上述一种阵列基板相对应，本发明还提供了一种显示装置，包括上述的阵列基板。
与上述实施例1中一种TFT相对应，本发明还提供了一种TFT制备方法，如图8所示，包括：
100、在基板上形成栅极。
在制备TFT的阵列基板时，对需要使用的基板1进行清洗，从而保持基板表面的清洁，所述基板1的材料可为玻璃或塑料；其中玻璃基板用于制备硬性的阵列基板，而塑料基板可以用来制备柔性的阵列基板。
清洗完毕后，将基板1移至磁控溅射设备中，在基板1表面沉积包含有铝的沉积层。沉积完成后，涂覆光刻胶，并通过曝光和显影在光刻胶上构图出所需要的图案。通入刻蚀气体，对沉积层进行刻蚀，并清洗掉残留的光刻胶，在基板1上形成栅极2。其中，根据实际需要可以调整沉积时间，从而获取相应厚度的栅极2，例如可设置形成220纳米的栅极2。
101、形成包裹所述栅极的第一栅极绝缘层，其中所述第一栅极绝缘层的材料包括氧化铝。
通过磁控溅射设备获取氧的等离子，并将氧的等离子通入磁控溅射设备中，构成所设置的处理条件，例如可为0.2-5瓦每平方厘米，氧分压为0.2-1.2帕；在磁控溅射设备中，通过所施加的磁场对氧的等离子进行加速，并轰击基板1上的铝制的栅极2；加速后的氧的等离子进入铝制的栅极2，进而与铝元素反应生成氧化铝，形成材料为氧化铝的第一栅极绝缘层3；在第一栅极绝缘层3的制备过程中，可以通过等离子轰击栅极2的方式实现，在制备的过程中发生的反应：xO2-+Al=AlOx+2xe（AlOx为非晶态氧化铝，x为氧化铝中氧离子与铝离子的摩尔比），通过该反应原位生成非晶态氧化铝。其中第一栅极绝缘层3的厚度随着反应时间的增加而加厚，需要设置合理的反应时间，以使最终形成的TFT具有较好的导电性能，例如所述第一栅极绝缘层3的厚度可以设置为5-50纳米之间。
当栅极2中不包括铝时，可以通过沉积直接在栅极2上沉积氧化铝，以形成第一栅极绝缘层3，在次对于生成第一栅极绝缘层3的方式不做限定。
102、形成有源层。
当第一栅极绝缘层3形成后，在磁控溅射设备中通过构图工艺，在基板1上依次形成有源层4。在制备阵列基板的过程中，可以在形成有源层4的基础上，进一步的在基板1上形成刻蚀阻挡层5、源漏电极层6、钝化层7和像素电极8；为形成上述结构，可以通过磁控喷溅或化学气相沉积的方式实现。
在制备TFT阵列基板的过程中，通过在钝化层7上进行刻蚀，如图5所示，形成露出源漏电极层6一侧的漏极的通孔9；在该通孔9内以及钝化层7沉积形成像素电极8，如图5所示，使像素电极8接触源漏电极层6一侧的漏极。
根据制备过程中的实际需要，所述源漏电极层6的材料可为钼、钨钼合金、铝钕合金或铜中的一种或组合，其中源漏电极层6可以根据实际需要设置为单层或叠层结构，在此不作限定。
所述有源层4的材料可为铟镓锌氧化物、铪铟锌氧化物、铟锌锡氧化物、钇铟锌氧化物或非晶硅；
所述刻蚀阻挡层5的材料可为二氧化硅、氧化铪、三氧化二铝、氮化铝、氧化硅中的一种或组合，其中刻蚀阻挡层5可以根据实际需要设置为单层或叠层结构，在此不作限定；
所述钝化层7的材料可为氧化硅、氮化硅、氮氧化硅、聚酰亚胺、聚甲基丙烯酸甲酯或聚维酮中的一种或组合；
所述像素电极8的材料可为铟锡氧化物、铟锌氧化物、聚乙撑二氧噻吩或石墨烯等透明导电材料；
所述基板1的材料为玻璃或塑料。
优选的，栅极2的厚度为1000～3000nm，栅极2的厚度可以通过控制制备的时间实现；并且，当所述栅极2中包含铝时，通过原位反应，将栅极中的铝转换为氧化铝，以此可以在调整沉积栅极材料并刻蚀栅极2之后，再次调整栅极2的厚度，以达到最佳的导电性能。
本发明实施例提供的一种TFT制备方法，使有源层包裹栅极绝缘层和栅极，并且形成包含氧化铝的栅极绝缘层，从而使栅极绝缘层相对于刻蚀阻挡层有更好的刻蚀选择性，避免在刻蚀过程中对栅极和有源层所产生的过刻现象，并且因为氧化铝较好的致密性，从而有效地防止了氢和水汽扩散入栅极绝缘层和栅极，从而使TFT的电学性能更加稳定；另外可以更好地控制栅极层的厚度，更好地对TFT的阀值电压进行调整，降低了充电过程中电能的损耗。
为了进一步提高TFT的稳定性，本发明还提供了与实施例2相对应的一种TFT制备方法，如图9所示，在所述形成包裹所述栅极的第一栅极绝缘层，其中所述第一栅极绝缘层的材料包括氧化铝之后，还包括：
103、形成包裹所述第一栅极绝缘层的第二栅极绝缘层，其中所述第二栅极绝缘层的材料包括氮氧化铝。
为了防止充电时在第一栅极绝缘层3上出现较多的界面电荷，从而导致第一栅极绝缘层3的击穿，形成第一栅极绝缘层3后，向磁控溅射设备中通入氮和氧的等离子，其中氮和氧的等离子可以使用磁控溅射设备在一定的压力、磁场和电场的条件下，通过对氮气和氧气，一氧化氮和氧气等组合气体的电离形成；当磁控溅射设备中达到所设定的条件后，例如功率密度为0.2-5瓦每平方厘米，氧分压为0.2-1.2帕，通过磁场的作用使氮和氧的等离子轰击材料为氧化铝的第一栅极绝缘层3，氮和氧的等离子进入第一栅极绝缘层3与氧化铝反应生成氮氧化铝，如图2所示，在第一栅极绝缘层3的表面构成了第二栅极绝缘层10，制备的TFT阵列基板的结构如图6所示。
制备第二栅极绝缘层3可以通过原位反应实现，生成氮氧化铝的实现过程为：用等离子氮轰击非晶态氧化铝AlOx过程会发生如下反应AlOx+(1-2x/3)N3-=Al(OxN(1-2x/3))+3(1-2x/3)e,通过该反应生成非晶态氮氧化铝。
在本应用场景中，氮元素的引入可以抑制杂质离子的渗透，使界面态钝化，从而提高晶体管的可靠性，更好地控制TFT的电学性能。
其中第二栅极绝缘层10的厚度随着反应时间的增加而加厚，需要设置合理的反应时间，以使最终形成的TFT具有较好的导电性能，例如在上述反应条件下，对第一栅极绝缘层3进行100秒的处理，可获取厚度为2.7纳米左右厚度的第二栅极绝缘层10。
另外，在制备第一栅极绝缘层3和第二栅极绝缘层10的过程也可以通过化学气相沉积方式实现，因通入化学气相沉积设备的气体相同，处理过程相似，在此不再赘述。
在生成与TFT相对应的阵列基板时，阵列基板的结构如图5所示，因结构相似，在此不再赘述。
为了进一步提高TFT的阵列基板的物理性能，形成包裹所述第一栅极绝缘层的第二栅极绝缘层，其中所述第二栅极绝缘层的材料包括氮氧化铝之后，还包括：
104、在氮气和氧气的环境下，进行退火处理。
向加热设备中通入氮气和氧气，并在450度下进行10分钟-2小时的退火处理，去掉第一栅极绝缘层2和第二栅极绝缘层10的应力，从而减小第一栅极绝缘层2和第二栅极绝缘层10变形以及开裂倾向，从而提高TFT阵列基板的物理性能。
为了进一步提高栅极2的导电性能，本发明与实施例3相对应一种TFT制备方法，如图10所示，所述在基板上形成栅极，具体为：
100a、在所述基板上沉积铜层，形成内侧栅极层。
通过磁控溅射设备首先在基板1上形成铜层，通过曝光和显影进行第一次构图工艺，并通过通入刻蚀气体进行刻蚀，形成内侧栅极层2a如图3、7所示。
100b、沉积铝层，形成包裹所述内侧栅极层的外侧栅极层。
在形成了内侧栅极层2a的基板1上沉积材料包括铝的第二沉积层，通过曝光和显影在第二沉积层上进行构图，并通过通入刻蚀气体进行刻蚀，形成包裹所述内侧栅极层2a的外侧栅极层2b。
材料包括氧化铝的第一栅极绝缘层3和材料包括氮氧化铝的第二栅极绝缘层10通过步骤101和步骤103在外侧栅极层2a制备，不再赘述。
因为铜的导电性能优于铝，使分层结构的栅极2的导电性能明显优于单层铝的栅极2，从而也提高了TFT以及对应的TFT阵列基板的导电性能，使TFT拥有更好的导电性能，在TFT阵列基板中可以更快地为像素电极8进行充电。
以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应所述以权利要求的保护范围为准。

Claims (13)

1.一种薄膜晶体管，包括：基板以及依次设置在基板上的栅极、第一栅极绝缘层和有源层，所述第一栅极绝缘层包裹所述栅极，所述有源层包裹所述第一栅极绝缘层，其特征在于，所述第一栅极绝缘层的材料包括氧化铝。
2.根据权利要求1所述的薄膜晶体管，其特征在于，在所述第一栅极绝缘层和所述有源层之间还设置有第二栅极绝缘层；所述第二栅极绝缘层包裹所述第一栅极绝缘层，所述第二栅极绝缘层的材料包括氮氧化铝。
3.根据权利要求1或2所述的薄膜晶体管，其特征在于，所述栅极的材料包括铝。
4.根据权利要求3所述的薄膜晶体管，其特征在于，所述栅极，分层设置有内侧栅极层和外侧栅极层；所述内侧栅极层的材料包括铜，所述外侧栅极层的材料包括铝。
5.一种阵列基板，包括至少一个薄膜晶体管；所述薄膜晶体管，包括：基板以及依次设置在基板上的栅极、第一栅极绝缘层、有源层、刻蚀阻挡层，所述第一栅极绝缘层包裹所述栅极，所述有源层包裹所述第一栅极绝缘层，其特征在于，所述第一栅极绝缘层的材料包括氧化铝。
6.根据权利要求5所述的阵列基板，其特征在于，在所述第一栅极绝缘层和所述有源层之间还设置有第二栅极绝缘层；所述第二栅极绝缘层包裹所述第一栅极绝缘层，所述第二栅极绝缘层的材料包括氮氧化铝。
7.根据权利要求5或6所述的阵列基板，其特征在于，所述栅极的材料包括铝。
8.根据权利要求7所述的阵列基板，其特征在于，所述栅极，分层设置有内侧栅极层和外侧栅极层；所述内侧栅极层的材料包括铜，所述外侧栅极层的材料包括铝。
9.一种显示装置，其特征在于，包括权利要求5-8任一所述的阵列基板。
10.一种薄膜晶体管制备方法，其特征在于，包括：
在基板上形成栅极；
形成包裹所述栅极的第一栅极绝缘层，其中所述第一栅极绝缘层的材料包括氧化铝；
形成有源层。
11.根据权利要求10所述的方法，其特征在于，形成包裹所述栅极的第一栅极绝缘层，其中所述第一栅极绝缘层的材料包括氧化铝之后，还包括：
形成包裹所述第一栅极绝缘层的第二栅极绝缘层，其中所述第二栅极绝缘层的材料包括氮氧化铝。
12.根据权利要求11所述的方法，其特征在于，在所述形成包裹所述第一栅极绝缘层的第二栅极绝缘层，其中所述第二栅极绝缘层的材料包括氮氧化铝之后，还包括：
在氮气和氧气的环境下，进行退火处理。
13.根据权利要求10-12任一所述的方法，其特征在于，所述在基板上形成栅极，具体为：
在所述基板上沉积铜层，形成内侧栅极层；
沉积铝层，形成包裹所述内侧栅极层的外侧栅极层。
CN201210196002.3A 2012-06-13 2012-06-13 薄膜晶体管及其制作方法、阵列基板、显示装置 Active CN102723359B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201210196002.3A CN102723359B (zh) 2012-06-13 2012-06-13 薄膜晶体管及其制作方法、阵列基板、显示装置
PCT/CN2012/084542 WO2013185433A1 (zh) 2012-06-13 2012-11-13 薄膜晶体管及其制作方法、阵列基板、显示装置
US14/123,996 US9159746B2 (en) 2012-06-13 2012-11-13 Thin film transistor, manufacturing method thereof, array substrate and display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201210196002.3A CN102723359B (zh) 2012-06-13 2012-06-13 薄膜晶体管及其制作方法、阵列基板、显示装置

Publications (2)

Publication Number Publication Date
CN102723359A true CN102723359A (zh) 2012-10-10
CN102723359B CN102723359B (zh) 2015-04-29

Family

ID=46949079

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210196002.3A Active CN102723359B (zh) 2012-06-13 2012-06-13 薄膜晶体管及其制作方法、阵列基板、显示装置

Country Status (3)

Country Link
US (1) US9159746B2 (zh)
CN (1) CN102723359B (zh)
WO (1) WO2013185433A1 (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013185433A1 (zh) * 2012-06-13 2013-12-19 京东方科技集团股份有限公司 薄膜晶体管及其制作方法、阵列基板、显示装置
WO2016106844A1 (zh) * 2014-12-31 2016-07-07 深圳市华星光电技术有限公司 侧栅极tft开关及液晶显示装置
CN108780620A (zh) * 2016-03-15 2018-11-09 夏普株式会社 有源矩阵基板
WO2018223476A1 (zh) * 2017-06-06 2018-12-13 武汉华星光电技术有限公司 铟镓锌氧化物薄膜晶体管的制作方法
CN113985667A (zh) * 2021-10-12 2022-01-28 Tcl华星光电技术有限公司 阵列基板及其制备方法、液晶显示面板

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5917385B2 (ja) * 2011-12-27 2016-05-11 株式会社半導体エネルギー研究所 半導体装置の作製方法
WO2018159395A1 (ja) * 2017-02-28 2018-09-07 シャープ株式会社 配線基板及び表示装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101078842A (zh) * 2006-05-23 2007-11-28 京东方科技集团股份有限公司 一种tft lcd阵列基板结构及其制造方法
US20100117075A1 (en) * 2008-11-07 2010-05-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
CN101794737A (zh) * 2008-12-26 2010-08-04 株式会社半导体能源研究所 半导体器件及其制造方法
CN101794823A (zh) * 2009-02-04 2010-08-04 索尼公司 薄膜晶体管和显示装置
CN102097486A (zh) * 2009-12-15 2011-06-15 三星移动显示器株式会社 薄膜晶体管及其制造方法以及有机电致发光设备

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4926329B2 (ja) * 2001-03-27 2012-05-09 株式会社半導体エネルギー研究所 半導体装置およびその作製方法、電気器具
US7723205B2 (en) 2005-09-27 2010-05-25 Semiconductor Energy Laboratory Co., Ltd Semiconductor device, manufacturing method thereof, liquid crystal display device, RFID tag, light emitting device, and electronic device
CN101527322A (zh) 2009-04-07 2009-09-09 浙江大学 一种可弯曲全透明ZnMgO薄膜晶体管及其制备方法
US8013339B2 (en) * 2009-06-01 2011-09-06 Ishiang Shih Thin film transistors and arrays with controllable threshold voltages and off state leakage current
WO2011118351A1 (en) * 2010-03-25 2011-09-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP2012004371A (ja) * 2010-06-17 2012-01-05 Sony Corp 薄膜トランジスタおよび表示装置
CN102723359B (zh) 2012-06-13 2015-04-29 京东方科技集团股份有限公司 薄膜晶体管及其制作方法、阵列基板、显示装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101078842A (zh) * 2006-05-23 2007-11-28 京东方科技集团股份有限公司 一种tft lcd阵列基板结构及其制造方法
US20100117075A1 (en) * 2008-11-07 2010-05-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
CN101794737A (zh) * 2008-12-26 2010-08-04 株式会社半导体能源研究所 半导体器件及其制造方法
CN101794823A (zh) * 2009-02-04 2010-08-04 索尼公司 薄膜晶体管和显示装置
CN102097486A (zh) * 2009-12-15 2011-06-15 三星移动显示器株式会社 薄膜晶体管及其制造方法以及有机电致发光设备

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013185433A1 (zh) * 2012-06-13 2013-12-19 京东方科技集团股份有限公司 薄膜晶体管及其制作方法、阵列基板、显示装置
US9159746B2 (en) 2012-06-13 2015-10-13 Boe Technology Group Co., Ltd. Thin film transistor, manufacturing method thereof, array substrate and display device
WO2016106844A1 (zh) * 2014-12-31 2016-07-07 深圳市华星光电技术有限公司 侧栅极tft开关及液晶显示装置
CN108780620A (zh) * 2016-03-15 2018-11-09 夏普株式会社 有源矩阵基板
WO2018223476A1 (zh) * 2017-06-06 2018-12-13 武汉华星光电技术有限公司 铟镓锌氧化物薄膜晶体管的制作方法
CN113985667A (zh) * 2021-10-12 2022-01-28 Tcl华星光电技术有限公司 阵列基板及其制备方法、液晶显示面板
CN113985667B (zh) * 2021-10-12 2023-08-01 Tcl华星光电技术有限公司 阵列基板及其制备方法、液晶显示面板

Also Published As

Publication number Publication date
US9159746B2 (en) 2015-10-13
US20140183541A1 (en) 2014-07-03
WO2013185433A1 (zh) 2013-12-19
CN102723359B (zh) 2015-04-29

Similar Documents

Publication Publication Date Title
CN102723359A (zh) 薄膜晶体管及其制作方法、阵列基板、显示装置
CN103325841B (zh) 薄膜晶体管及其制作方法和显示器件
CN103489877B (zh) 阵列基板及其制造方法和显示装置
TWI478355B (zh) 薄膜電晶體
TWI405335B (zh) 半導體結構及其製造方法
CN104867870B (zh) 双栅极氧化物半导体tft基板的制作方法及其结构
CN103715267A (zh) 薄膜晶体管、tft阵列基板及其制造方法和显示装置
CN102751240A (zh) 薄膜晶体管阵列基板及其制造方法、显示面板、显示装置
CN104362179B (zh) 一种薄膜晶体管、其制作方法、阵列基板及显示装置
CN103700706A (zh) 薄膜晶体管和阵列基板及其各自制备方法、以及显示装置
CN102683422A (zh) 氧化物薄膜晶体管及制作方法、阵列基板、显示装置
CN104779302A (zh) 薄膜晶体管及其制作方法、阵列基板、显示装置
CN104091810A (zh) 阵列基板及其制作方法、显示装置
CN105633170A (zh) 金属氧化物薄膜晶体管及其制备方法以及阵列基板和显示装置
US8748222B2 (en) Method for forming oxide thin film transistor
CN202957251U (zh) 一种薄膜晶体管、阵列基板和显示装置
CN102646715A (zh) 薄膜晶体管及其制造方法
CN105206626A (zh) 阵列基板及其制备方法、显示装置
CN105932032A (zh) 一种阵列基板及其制备方法
CN108062915B (zh) 阵列基板及其制造方法、触控显示面板、触控显示装置
US9647127B2 (en) Semiconductor device and method for manufacturing the same
CN105070765A (zh) 薄膜晶体管、阵列基板、显示装置及制造方法
CN102629589B (zh) 一种阵列基板及其制作方法和显示装置
CN105977306A (zh) 一种自对准薄膜晶体管及其制备方法
CN108389968A (zh) 薄膜晶体管、其制备方法及显示器件

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant