TWI655677B - 沈積層的方法、製造電晶體的方法、用於電子裝置的層堆疊及電子裝置 - Google Patents

沈積層的方法、製造電晶體的方法、用於電子裝置的層堆疊及電子裝置 Download PDF

Info

Publication number
TWI655677B
TWI655677B TW104119743A TW104119743A TWI655677B TW I655677 B TWI655677 B TW I655677B TW 104119743 A TW104119743 A TW 104119743A TW 104119743 A TW104119743 A TW 104119743A TW I655677 B TWI655677 B TW I655677B
Authority
TW
Taiwan
Prior art keywords
layer
substrate
deposition
depositing
item
Prior art date
Application number
TW104119743A
Other languages
English (en)
Other versions
TW201612956A (en
Inventor
戈塞恩達拉姆
Original Assignee
美商應用材料股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 美商應用材料股份有限公司 filed Critical 美商應用材料股份有限公司
Publication of TW201612956A publication Critical patent/TW201612956A/zh
Application granted granted Critical
Publication of TWI655677B publication Critical patent/TWI655677B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/225—Oblique incidence of vaporised material on substrate
    • C23C14/226—Oblique incidence of vaporised material on substrate in order to form films with columnar structure
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/24—Vacuum evaporation
    • C23C14/26—Vacuum evaporation by resistance or inductive heating of the source
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34—Sputtering
    • C23C14/35—Sputtering by application of a magnetic field, e.g. magnetron sputtering
    • C23C14/352—Sputtering by application of a magnetic field, e.g. magnetron sputtering using more than one target
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/56—Apparatus specially adapted for continuous coating; Arrangements for maintaining the vacuum, e.g. vacuum locks
    • C23C14/568—Transferring the substrates through a series of coating stations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/34—Gas-filled discharge tubes operating with cathodic sputtering
    • H01J37/3402—Gas-filled discharge tubes operating with cathodic sputtering using supplementary magnetic fields
    • H01J37/3405—Magnetron sputtering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28105—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor next to the insulator having a lateral composition or doping variation, or being formed laterally by more than one deposition step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Organic Chemistry (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Materials Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Plasma & Fusion (AREA)
  • Analytical Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Physical Vapour Deposition (AREA)
  • Thin Film Transistor (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

揭露一種在基板上方沈積材料的層的方法。方法包括以造成第一柱成長方向的第一沈積方向沈積層的第一部分；及以造成第二柱成長方向的第二沈積方向沈積層的第二部分，其中第二柱成長方向是不同於第一柱成長方向。

Description

沈積層的方法、製造電晶體的方法、用於電子裝置的層堆疊 及電子裝置
實施例有關於具有柱成長之層的沈積、利用柱成長製造的裝置及用於以柱成長沈積層的設備。特別地，實施例有關於在基板上方沈積材料的層的方法、在基板上製造電晶體的方法、用於電子裝置的層堆疊及電子裝置。
在許多應用中，是期望在例如玻璃基板的基板上沈積薄層。一般而言，基板是在塗佈設備的不同腔室中被塗佈。對於一些應用，是使用氣相沈積技術在真空中塗佈基板。已知一些用以在基板上沈積材料的方法。舉例而言，可藉由物理氣相沈積(physical vapor deposition；PVD)製程、化學氣相沈積(chemical vapor deposition；CVD)製程、或電漿輔助化學氣相沈積(plasma enhanced chemical vapor deposition；PECVD)等方法塗佈基板。通常，製程是在將要被塗佈之基板所在的製程設備或製程腔室中進行。
在最近幾年，電子裝置且特別光電裝置在價格上有明顯的下降。再者，顯示器中的畫素密度是持續地增加。對於薄膜電晶體(thin-film transistors；TFT)顯示器，高密度TFT積集是被期望的。然而，儘管裝置中TFT數目提升，仍企圖提高產量並降低製造成本。
用以提高畫素密度的一觀點是使用低溫多晶矽(LTPS)-TFT，LTPS-TFT可使用在例如液晶顯示器(LCD)或主動式有機發光二極體(AMOLED)顯示器。在製造LTPS-TFT期間，閘電極可用作電晶體之主動層至源極及汲極之接觸區域的摻雜遮罩。自對準摻雜的品質可決定製造產量。據此，是期望改善此製程。再者，其它自對準的摻雜應用，亦即LTPS-TFT以外的製造，也可從改善的製程受益。
有鑑於上述，是提供一種在基板上方沈積材料的層的方法、一種在基板上製造電晶體的方法、一種用於電子裝置的層堆疊及一種電子裝置。
根據一實施例，提供一種在基板上方沈積材料的層的方法。方法包括以造成第一柱成長方向的第一沈積方向沈積層的第一部分；及以造成第二柱成長方向的第二沈積方向沈積層的第二部分，其中第二柱成長方向是不同於第一柱成長方向。
根據其它實施例，提供一種在基板上製造電晶體的方法。方法包括在基板上方沈積主動通道層並在基板上方沈積材 料的層，其中材料的層在主動通道層上方提供電晶體的閘極。在基板上方沈積材料的層的方法包括以造成第一柱成長方向的第一沈積方向沈積層的第一部分；及以造成第二柱成長方向的第二沈積方向沈積層的第二部分，其中第二柱成長方向是不同於第一柱成長方向。在基板上製造電晶體的方法更包括實施離子佈植，其中閘極是用作遮罩。
又根據其它實施例，提供一種用於電子裝置的層堆疊。層堆疊包括沈積在基板上方的材料的層，材料的層是以一種在基板上方沈積材料的層的方法製造。方法包括以造成第一柱成長方向的第一沈積方向沈積層的第一部分；及以造成第二柱成長方向的第二沈積方向沈積層的第二部分，其中第二柱成長方向是不同於第一柱成長方向。
又根據其它實施例，提供電子裝置。電子裝置包含層堆疊。層堆疊包含沈積在基板上方的材料的層，材料的層是以一種在基板上方沈積材料的層的方法製造。方法包括以造成第一柱成長方向的第一沈積方向沈積層的第一部分；及以造成第二柱成長方向的第二沈積方向沈積層的第二部分，其中第二柱成長方向是不同於第一柱成長方向。
從申請專利範圍附屬項、說明書、及圖示是明白更進一步的優點、特徵、觀點、及細節。
1‧‧‧箭頭
90‧‧‧離子佈植
100‧‧‧沈積設備
102‧‧‧腔室
104‧‧‧閥門容室
105‧‧‧閥門單元
114‧‧‧載體
116‧‧‧陽極
121‧‧‧磁組件
122‧‧‧陰極
123a、123b、123c‧‧‧電源
141‧‧‧第一氣體槽群組
142‧‧‧第二氣體槽群組
143‧‧‧第三氣體槽群組
150‧‧‧層堆疊
151‧‧‧基板
152‧‧‧主動通道層
152a‧‧‧主動通道
152d‧‧‧汲極區域
152s‧‧‧源極區域
153‧‧‧閘極絕緣體層
162‧‧‧第一部分
164‧‧‧第二部分
202、204、206、208、210、701、702‧‧‧方塊
300A、300B‧‧‧沈積方向
301‧‧‧第一外沈積組件
302‧‧‧第二外沈積組件
303‧‧‧內沈積組件
407‧‧‧電漿管
410‧‧‧軸
451‧‧‧基板
462‧‧‧第一部分
464‧‧‧第二部分
470‧‧‧角度
471‧‧‧線
500‧‧‧控制器
為了可了解本發明上述之特點的細節，簡要摘錄於 上之本揭露更詳細的說明會配合實施例提供。所附圖式係有關於本發明的實施例且係說明如下：第1A至1E圖顯示基板之部分的示意圖，其中根據實施例之層堆疊是沈積在基板上；第2圖顯示繪示根據所述實施例並對應第1A至1E圖之沈積材料的層在基板上方之方法的流程圖；第3A圖顯示根據所述實施例之用於在第一製程情況中沈積材料的層的設備示意圖；第3B圖顯示根據所述實施例之用於在第二製程情況中沈積材料的層的設備示意圖；第4A及4B圖繪示根據所述實施例之第一及第二製程情況；第5A及5B圖顯示沈積層的結果示意圖，其中第5A圖顯示根據所述實施例之層的第一部分，且第5B圖顯示所述實施例之層的第一及第二部分；第6圖顯示根據所述實施例之在基板上方之材料的層的電子顯微鏡影像；及第7圖顯示繪示根據所述實施例之在基板上方沈積材料的層的方法的流程圖。
以下將配合描繪於圖中的一或多個實施例而對本發明的各個實施例有更完整之揭示。在以下對於圖式的敘述中，相同的元件符號指示相同的元件。在以下，只針對各個實施例間的 差異進行描述。所提供的各個例子只是用以解釋本發明，而非限定本發明。此外，作為一個實施例之一部分所描述的特徵，也能夠用於其他實施例或與其他實施例相結合，產生更多的實施態樣。本發明包括這類的調整及變化。
根據所述實施例，是提供層堆疊，其中層堆疊的一部分是用於自對準的摻雜，且特別地其中是沈積層堆疊的該部分以減少離子穿過層堆疊的該部分的通道作用，亦即層堆疊的該部分在用於自對準摻雜製程的離子佈植期間用作遮罩。
第1A圖顯第一沈積製程202(參見第2圖)之後的層堆疊150。主動通道層152沈積在基板151上方。主動通道層152包含主動通道152a、源極區域152s、及汲極區域152d。根據典型的實施例，主動通道層152可為多晶矽層。多晶矽層可藉由例如從濺射陰極沈積矽及結晶化沈積的矽層製造。根據典型的例子，結晶化製程可藉由雷射製程、藉由催化製程、或藉由其它製程實施。
根據一例子，可使用準分子雷射退火(excimer laser annealing；ELA)。根據其它例子，可使用利用脈衝快速熱退火(pulsed rapid thermal annealing；PRTA)技術的增強的金屬誘發橫向結晶(metal-induced lateral crystallization；MILC)。又更進一步的技術包含連續晶粒矽(continuous grain silicon；CGS)方法、連續波(continuous wave；CW)雷射方法及相繼的橫向固化(sequential lateral solidification；SLS)。典型地，這些製程包含退火製程，其 中能量撞擊夠短而能避免損傷基板151。
用以在玻璃基板上製造薄膜電晶體(TFT)的技術包含非晶矽(amorphous silicon；a-Si)製程及低溫多晶矽(low temp polysilicon；LTPS)製程。a-Si製程與LTPS製程之間的主要差異是裝置的電性及製程的複雜性。LTPS TFT具有較高的遷移率，但用以製造LTPS TFT的製程更複雜。雖然a-Si TFT具有較低的遷移率，但用以製造a-Si TFT的製程簡單。根據所述實施例，可改善LTPS TFT製程。LTPS TFT製程為可有利地使用所述實施例的一例子。
在第1B圖中，閘極絕緣體層153提供在主動通道層152上方(參見第2圖中的方塊204)。可參見第1A至1E圖中所述的一些層，例如主動通道層152、形成閘極的材料的層、及其它層，是在LTPS TFT製程期間被成形(structured)。例如由於蝕刻的成形可根據該發明所屬技術領域中具有通常知識者已知的任何方法實施，且不在本揭露中敘述。對於該發明所屬技術領域中具有通常知識者而言，所述之後的沈積製程之間是否使用成形製程將為顯而易見的。
第1C圖顯示層的第一部分162。根據所述實施例，第一部分162是以要被沈積在基板上之材料的第一沈積方向並以柱成長沈積(參見第2圖中的方塊206)。第一沈積方向造成第一柱成長方向。第1D圖顯示層的第二部分164。根據所述實施例，第二部分164是以要被沈積在基板上之材料的第二沈積方向及以柱 成長沈積(參見第2圖中的方塊208)。第二沈積方向造成第二柱成長方向。根據所述實施例，沈積方向可被稱作主要的沈積方向或平均的沈積方向。舉例來說，即使沈積分佈可能具有一些方向上的散佈，沈積分佈典型地具有材料的主要或平均方向。
根據所述實施例，材料的層沈積在基板上方，材料的層亦即具有單一層之物理性質的層，其中材料的層包含第一柱成長方向及第二柱成長方向，其中第二柱成長方向不同於第一柱成長方向。根據所述實施例，用以柱成長的製程參數可如以下所述。示例的製程參數有關於鉬的沈積，且其它材料的情況可具有用以此其它材料之柱成長的其它製程參數。
在此討論的柱成長可理解為具有柱晶粒的形態，其中晶粒在一方向上，亦即沿著柱的方向上，具有顯著的大長度，此方向被稱作柱成長方向。根據一些實施例，柱成長可提供用以20nm至500nm，或更厚，特別是100nm至400nm的膜厚度。又更進一步的製程參數可擇自群組：0.1Pa至1Pa的沈積壓力，特別是0.2Pa至0.5Pa的沈積壓力，每個陰極3kW至60kW的沈積功率，更具體地每個陰極20kW至40kW的沈積功率，沈積功率可取決於系統幾何形狀。
如第2圖之方塊210所示，實施離子佈植製程。離子佈植也在第1E圖中以箭頭90繪示。離子佈植製程提供用以源極區域152s及汲極區域152d的摻雜。在離子佈植製程期間，電晶體的閘電極是用作遮罩。因此，是實施自對準(self-aligned)摻 雜製程。根據第一柱成長方向及第二柱成長方向，其中第二柱成長方向不同於第一柱成長方向，是顯著地降低離子穿過遮罩而至通道的可能性，遮罩亦即閘電極。降低穿過閘電極之離子的通道作用(channeling)減少不期望之主動通道區域的摻雜。
根據可與所述其它實施例結合的實施例，可如參照第3A及3B圖所述提供用於沈積層(例如在基板上方的閘極形成層)的設備。第3A圖顯示根據所述實施例之沈積設備100的剖面示意圖。典型地，是顯示一個用於在真空腔室102中沈積層的真空腔室102。如第3A圖中所示，可鄰近腔室102提供其它的腔室102。真空腔室102可藉由具有閥門容室104及閥門單元105的閥門分離自鄰近的腔室。如箭頭1所示，在具有基板151在載體114上的載體114送入真空腔室102中之後，可關閉閥門單元105。據此，真空腔室102中的氣壓可獨立地藉由例如以連接至腔室102的真空幫浦所產生的技術真空，及/或藉由送入腔室102中之沈積區域中的製程氣體控制。如上所述，對於許多大面積製程應用，大面積基板是被載體支撐。然而，所述實施例並不限於此，也可使用用於傳送基板穿過處理設備或處理系統的其它傳送元件。
在腔室102中提供傳送系統，以傳送具有基板在載體114上的載體114至腔室102中及腔室102外。於此所使用的詞語「基板」應包括例如玻璃基板、晶圓、例如藍寶石或類似的透明結晶的薄片、或玻璃板材的基板。
如在第3A圖中所示，例如陰極122的沈積源提供 在腔室102中。舉例而言，沈積源可為具有將要被沈積在基板上之材料的靶材的可旋轉式陰極。根據可與所述其它實施例結合的實施例，陰極可為具有磁組件121在陰極中的可旋轉式陰極。可實施磁控濺鍍以沈積層。典型地如第3A圖中所示，各對鄰近的陰極可連接至電源123a至123c。根據沈積製程的性質，在靶材陣列中，不是各對鄰近的陰極可連接至AC電源，就是各陰極可連接至DC電源。第3A圖中顯示DC電源，其中陽極116更進一步地連接至電源。根據可與所述其它實施例結合的一些實施例，陰極122是連接至AC電源，使得陰極可以其它方式被偏壓。舉例而言，可提供AC電源(例如中頻(middle frequency；MF)電源)，用以沈積氧化鋁(Al2O3)層。在此例中，作為包含陰極及陽極之完整電路的陰極可在沒有附加之陽極的情況下操作，陽極可例如被移除，且陽極係由陰極122對所提供。
如在第3A圖所示例的，第一外沈積組件301可連接至用於提供第一反應氣體組成物的第一氣體槽群組141，第二外沈積組件302可連接至用於提供第二反應氣體組成物的第二氣體槽群組142，且內沈積組件303可連接至用於提供第三反應氣體組成物至內沈積組件的第三氣體槽群組143。然而，所有的沈積組件也可連接至用於提供處理氣體的相同氣體槽群組。
根據可與所述其它實施例結合的實施例，是裝配控制器500以共同地或獨立地控制一或更多電源。舉一例來說，是裝配控制器500以控制用於供應第一功率至第一外沈積組件及第 二外沈積組件的第一電源。也可裝配控制器以控制用於供應第二功率至內沈積組件的第二電源123b。參照第3A及3B圖之典型實施例，用於供應第一功率至第一外沈積組件及第二外沈積組件的第一電源可包含二個分離的電源123a、123c，電源123a、123c用於供應第一功率至第一外沈積組件及第二外沈積組件。
如在第3A及3B圖中所示，是提供例如陰極122的沈積源在腔室102中。舉例而言，沈積源可為具有將要被沈積在基板上之材料的靶材的可旋轉式陰極。典型地，陰極可為具有磁組件121在陰極中的可旋轉式陰極。據此，可實施磁控濺鍍以在基板上沈積材料。典型地，如第3A及3B圖中所示，可以旋轉的陰極及可旋轉的磁組件實施沈積製程，磁組件亦即在陰極中可旋轉的磁軛。
在此所使用的「磁控濺鍍」是關於使用磁控管(亦即磁組件，亦即能產生磁場的單元)執行的濺射。典型地，此磁組件是由一或更多磁鐵組成。這些磁鐵是典型地以一種方式配置在可旋轉的靶材中或耦接至平坦的靶材，使得自由電子被捕捉在產生的磁場中，磁場是產生在可旋轉之靶材表面下方。此磁組件也可配置耦接至平坦的陰極。根據典型的實施例，磁控濺鍍可藉由雙磁控管陰極實現，亦即陰極122，例如但不限於TwinMagTM陰極組件。特別地，可應用包含雙陰極的靶材組件於自靶材的中頻(middle frequency；MF)濺射。根據典型的實施例，沈積室中的陰極可為可替換的。據此，在要被濺射之材料已經被消耗掉之後， 替換靶材。
根據可與所述其它實施例結合的不同實施例，濺射可被實施為DC濺射、MF濺射、RF濺射、或脈衝濺射。如在此所述，一些沈積製程可有益地應用MF、DC或脈衝濺射。然而，也可應用其它濺射方法。
第3A及3B圖中顯示具有提供在陰極中的磁組件121或磁控管的數個陰極122。根據可與所述其它實施例結合的一些實施例，根據所述實施例的濺射可以三或更多的陰極實施。然而，特別地對於大面積沈積的應用，可提供陰極或陰極對陣列。舉例而言，可提供三或更多的陰極或陰極對，例如三個、四個、五個、六個或甚至更多個陰極或陰極對。陣列可提供在一真空腔室中。再者，可典型地定義陣列，使得鄰近的陰極或陰極對例如藉由具有互相作用的電漿限制而互相影響。
如第3A圖中所示，旋轉磁鐵組件以提供以箭頭300A指示的沈積方向。提供造成第一柱成長方向的第一沈積方向。如第3B圖中所示，旋轉磁鐵組件以提供以箭頭300B指示的沈積方向。提供造成第二柱成長方向的第二沈積方向。
所述有關於在基板上製造電晶體，特別是LPS-TFT，其中閘電極是用作用於自對準摻雜的遮罩的實施例，可例如使用DC濺射製程以沈積鉬(molybdenum；Mo)、鉬-鎢(molybdenum-tungsten；MoW)、鈦(titanium；Ti)、鋁(aluminum；Al)、銅(copper；Cu)、及含有一或更多上述元素之合金。是以柱成長提 供沈基層。然而，也可使用例如以MF濺射製程濺射或可以化學氣相沈積(CVD)製程沈積的其它材料，此其它可使用於自對準的遮蓋，其中是提供第一柱成長方向與第二柱成長方向於形成遮罩的層。用於藉由從第一位置移動磁控濺射陰極的磁組件至第二位置來提供第一柱成長方向及不同的第二柱成長方向的實施例，以成長方向之成本有效控制的觀點是有益地被使用。
根據可與所述其它實施例結合的不同實施例，可以直流(direct current；DC)濺射、中頻濺射、RF濺射、或脈衝濺射實施濺射。如在此所述，一些沈積製程可有益的應用MF、DC或脈衝濺射。然而，也可應用其它濺射方法。根據所述的實施例，中頻的頻率是在0.5kHz至350kHz的範圍，例如10kHz至50kHz。
根據可與所述其它實施例結合的一些實施例，根據所述實施例的濺射可利用三或更多陰極實施。然而，特別對於大面積沈積的應用，可提供具有六或更多陰極(例如十或更多陰極)的陣列。陣列可提供在一真空腔室中。再者，可典型地定義陣列，使得鄰近的陰極或陰極對例如藉由具有互相作用的電漿限制而互相影響。根據典型的實施例，濺射可藉由旋轉的陰極陣列實施，旋轉的陰極陣列例如但不限於例如應用材料股份有限公司之PiVot的系統。
根據可與所述其它實施例結合的一些實施例，所述實施例可用於顯示器物理氣相沈積，亦即用於顯示器市場之大面 積基板上的濺射沈積。平板顯示器或行動電話顯示器可製造在大面積基板上。根據一些實施例，大面積基板或各自的載體(其中載體具有數個基板)可具有至少0.67m2的尺寸。典型地，尺寸可為約0.67m2(0.73x0.92m-第4.5代(GEN 4.5))至約8m2，更典型地約2m2至約9m2或甚至大至12m2。根據一些實施例，大面積基板或各自的載體可具有1.4m2或更大的尺寸。典型地，所述的基板或載體為大面積基板，根據所述實施例是提供用於此基板或載體的結構、設備(例如陰極組件)及方法。舉例而言，大面積基板或載體可為對應至約0.67m2(0.73x0.92m)的第4.5代(GEN 4.5)的基板、對應至約1.4m2(1.1m x 1.3m)的第5代(GEN 5)的基板、對應至約4.29m2(1.95m x 2.2m)的第7.5代(GEN 7.5)的基板、對應至約5.7m2(2.2m x 2.5m)的第8.5代(GEN 8.5)的基板，或甚至對應至約8.7m2(2.85m×3.05m)的第10代(GEN 10)的基板。可相似地實施甚至更大世代例如第11代(GEN 11)及第12代(GEN 12)及對應的基板面積。
根據可與所述其它實施例結合的又更進一步的實施例，靶材料可選自由鋁、矽、鉭、鉬、鈮、鈦、銦、鎵、鋅、氮化鈦(TiN)、銀及銅所構成之群組。特別地，靶材料可選自由銦、鎵及鋅所構成之群組。反應性濺射製程典型地提供這些靶材料的沈積氧化物。然而，也可沈積氮化物或氮氧化物(oxi-nitrides)。
根據所述實施例，方法提供用於靜態(static)沈積製程的基板定位的濺射沈積。典型地，特別對於大面積基板處理， 例如處理垂直位向的大面積基板，靜態沈積及動態沈積之間可被區別。根據可與所述其它實施例結合的一些實施例，所述的基板及/或載體及所述用於使用氣體分配系統的設備可被裝配用於垂直的基板製程。可以理解的是，詞語「垂直的基板製程」係區別於「水平的基板製程」。亦即，垂直的基板製程係有關於在基板製程期間載體與基板之一實質上垂直的方位，其中離精確的垂直的方位的微度誤差，例如大至10°或甚至大至15°，仍是視為垂直的基板製程。舉例而言，具有小斜度之垂直基板的方位造成更穩定的基板傳送或降低粒子汙染被沈積之層的風險。或者，水平的基板方位是可能的。舉例而言，對於水平的基板方位，陰極陣列也實質上能為水平的。又，例如在離垂直的方位-15°至+15°之間的垂直基板方位，減少用於大面積基板製程的佔地面積，且因此減少持有成本(cost of ownership；CoO)。
據此，靜態的沈積製程可理解為具有靜態位置的沈積製程、具有實質上靜態位置的沈積製程、或具有部分靜態位置之基板的沈積製程。所述的靜態沈積製程，可明顯地區隔於動態沈積製程，動態沈積製程沒有用於靜態沈積製程的基板位置在沈積期間完全沒有任何移動的必要性。根據可與所述其它實施例結合的又更進一步的實施例，該發明所屬技術領域中具有通常知識者仍認為是靜態沈積之從完全靜態的基板位置偏離，例如如上所述之基板的振盪、擺動或任何其它的動作，可附加地或替代地藉由陰極或陰極陣列之動作(例如擺動、振盪或類似的動作)提供。 基板及陰極(或陰極陣列)可例如在基板傳送方向上、實質上正交於基板傳送方向的橫向方向上、或兩者，相對於彼此移動。
根據又更進一步的實施例，具有第一沈積方向之第一部分及不同之第二沈積方向之第二部分的層的製造也可實施在動態沈積系統中，其中是藉由二或更多源(source)移動基板。在此例中，當決定用於製造過程的沈積方向時，可將基板的傳送速度納入考量。
根據可與所述其它實施例結合之所述實施例，可以傾斜的方式或有角度的方式(angular manner)沈積材料以去耦方向上的成長，例如柱成長。參照第4A、4B、5A及5B圖所詳述之有角度的濺射可減少一方向上的柱成長，特別減少垂直的柱成長，其中離子可能穿隧或穿通具有垂直的柱成長之遮罩。
第4A圖顯示具有磁組件121提供在陰極中的陰極122，磁組件121例如在支撐靶材料的背襯管中。如軸410所示及箭頭所顯示，可旋轉磁組件121偏離自垂直的沈積方向，亦即以具有第一角座標。垂直的方向，亦即正交基板451之表面的方向，是以線471顯示。根據可與所述其它實施例結合的典型實施例，角度470可為10°或更大，例如20°至60°，例如約25°至40°，例如約30°。
第4A圖繪示限制的電漿管407及分別相對於線471或基板451之磁組件121的角度位置所造成之沈積方向(參見箭頭300A)。結果，如第5A圖中所示，層的第一部分462是成長在基 板451上，其中柱成長方向是相對於垂直於基板表面的方向傾斜。第4A至5B圖中所示的基板451可為上述的基板，但也可為具有一或更多層提供在基板上的基板。第4A至5B圖綱要性地只顯示具有第一部分462及第二部分464的層，第一部分462及第二部分464具有第一柱成長方向及不同的第二柱成長方向。
在沈積層的第一部分462之後，旋轉磁組件121至典型地顯示在第4B圖中的第二位置，亦即至第二角座標。磁組件121的第二位置提供箭頭300B所指示的第二沈積方向。結果，如第5B圖中所示，層的第二部分464成長在層的第一部分462上。第二部分464具有以第二柱成長方向的柱成長，第二柱成長方向不同於第一柱成長方向。根據所述實施例，成長柱的晶界可藉由在第一及第二沈積製程之間改變磁鐵位置來去耦(decoupled)。
根據可與所述其它實施例結合之所述實施例，陰極可在第一沈積方向沈積之後關閉，當陰極是在關閉狀態時，可旋轉磁組件121，在磁組件121提供在第二位置(亦即用於第二沈積方向的位置)之後，開啟陰極。又再者，附加地或替代地，在沈積層的第一部分462及/或層的第二部分464期間，磁組件121可提供在實質上固定的位置及/或可被定位以提供實質上固定的沈積方向。
根據可與所述其它實施例結合的又更進一步的實施例，是提供一或更多次(例如1至4次)之磁組件的第一位置及磁 組件的第二位置之間的轉換，或反之亦然。據此，可提供用於柱成長之要求物的鋸齒形(zig-zag)輪廓。層的第一部分的厚度及/或層的第二部分的厚度可為40nm或更厚，特別地100nm或更厚。層(亦即包含至少第一部分及第二部分的層)的厚度可為200或更厚，特別地300nm或更厚。據此，層之一或更多部分的厚度夠厚以使離子無法穿通層。
如第5B圖中所示，材料的層包含層的第一部分中的數個第一晶界及第二部分中的數個第二晶界，且其中相較於第一晶界，第二晶界具有不同的方位(orientation)。
根據可與所述其它實施例結合的一些實施例，層可為金屬層，特別地，層可為MoW層、Mo層、Ti層、Al層、Cu層；包括MoW、Mo、Ti、Al、Cu中二或更多的層；或包括MoW、Mo、Ti、Al、Cu中一或更多之合金的層。
第6圖顯示電子顯微鏡影像，其中顯示具有第一部分及第二部分的層，第一部分具有第一柱成長方向，第二部分具有第二柱成長方向，亦即層具有第一及第二方位的晶界。白線繪示柱成長方向及/或晶界的方位。虛線箭頭顯示可在離子佈植期間使用之離子的撞擊方向。可發現基於傾斜的晶界方向及離子方向，離子具有提高之被在離子佈植製程期間作為遮罩之層捕捉的可能性。
雖然所述一些實施例關於製造例如低溫多晶矽(LTPS)TFT之電晶體，所述用於此方法的實施例可有利地被使用， 其它應用也可從所述實施例中得益。第7圖顯示在基板上方沈積材料的層的方法，其中是以造成第一柱成長方向之第一沈積方向沈積層的第一部分(參見方塊701)，並以造成第二柱成長方向之第二沈積方向沈積層的第二部分(參見方塊702)，其中第二柱成長方向是不同於第一柱成長方向，舉例而言，第一柱成長方向及第二柱成長方向之間的角度是介於30°或或更大，例如約60°。
雖然前述內容以提供本發明之實施例，本發明的其他和更進一步之實施例可以被設計而不脫離本發明的基本範圍，本發明的範圍將由隨後附之申請專利範圍決定。

Claims (18)

  1. 一種在一基板上方沈積一材料的一層的方法，該方法包括：以造成一第一柱成長方向的一第一沈積方向沈積該層的一第一部分；及以造成一第二柱成長方向的一第二沈積方向沈積該層的一第二部分，其中該第二柱成長方向是不同於該第一柱成長方向，其中該第一沈積方向是由一磁控濺射陰極之一磁鐵配置的一第一角座標定義，及/或其中該第二沈積方向是由該磁控濺射陰極之該磁鐵配置的一第二角座標定義。
  2. 如申請專利範圍第1項所述之方法，其中在該沈積該層的該第一部分期間，該第一沈積方向是實質上固定，及/或在該沈積該層的該第二部分期間，該第二沈積方向是實質上固定。
  3. 如申請專利範圍第1項所述之方法，其中該磁控濺射陰極是一可旋轉的磁控濺射陰極。
  4. 如申請專利範圍第1至3項其中任一所述之方法，其中該層的一厚度是200nm或更厚。
  5. 如申請專利範圍第4項所述之方法，其中該層的該厚度是300nm或更厚。
  6. 如申請專利範圍第1至3項其中任一所述之方法，其中該層的該第一部分的一厚度及/或該層的該第二部分的一厚度是40nm或更厚。
  7. 如申請專利範圍第6項所述之方法，其中該層的該第一部分的該厚度及/或該層的該第二部分的該厚度是100nm或更厚。
  8. 如申請專利範圍第1至3項其中任一所述之方法，其中該層是一金屬層。
  9. 如申請專利範圍第8項所述之方法，其中該層是一MoW層、一Mo層、一Ti層、一Al層、一Cu層、包括MoW、Mo、Ti、Al、Cu中二或更多的一層、或包括MoW、Mo、Ti、Al、Cu中一或更多之一合金的一層。
  10. 一種在一基板上製造一電晶體的方法，包括：在該基板上方沈積一主動通道層；以一方法在該基板上方沈積一材料的一層，該方法包括：以造成一第一柱成長方向的一第一沈積方向沈積該層的一第一部分；及以造成一第二柱成長方向的一第二沈積方向沈積該層的一第二部分，其中該第二柱成長方向是不同於該第一柱成長方向，其中該材料的該層提供該電晶體的一閘極在該主動通道層上方；及實施一離子佈植，其中該閘極是用作一遮罩。
  11. 如申請專利範圍第10項所述之方法，其中該離子佈植提供該電晶體之該主動通道層至一源極之一接觸區域的摻雜，及該電晶體之該主動通道層至一汲極之一更進一步接觸區域的摻雜。
  12. 如申請專利範圍第10項所述之方法，更包括：在該基板上方沈積一閘極絕緣體層，使得該閘極絕緣體是提供在該主動通道層及該閘極之間。
  13. 如申請專利範圍第10項所述之方法，更包括：在沈積該材料的該層之後及實施該離子佈植之前成形該材料的該層。
  14. 一種用於一電子裝置的一層堆疊，包括：沈積在一基板上方之一材料的一層，該材料的該層是以如申請專利範圍第1至3項其中任一所述之方法製造。
  15. 如申請專利範圍第14項所述之層堆疊，其中該材料的該層包含在該層的該第一部分中的複數個第一晶界與在該第二部分中的複數個第二晶界，且其中相較於該些第一晶界，該些第二晶界具有不同的方位。
  16. 一種電子裝置，包括：如申請專利範圍第14項所述之層堆疊。
  17. 如申請專利範圍第16項所述之電子裝置，其中該電子裝置是一光電裝置。
  18. 如申請專利範圍第17項所述之電子裝置，其中該電子裝置是一平板顯示器或一行動電話顯示器。
TW104119743A 2014-06-23 2015-06-18 沈積層的方法、製造電晶體的方法、用於電子裝置的層堆疊及電子裝置 TWI655677B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
PCT/US2014/043587 WO2015199638A1 (en) 2014-06-23 2014-06-23 Method of depositing a layer, method of manufacturing a transistor, layer stack for an electronic device, and an electronic device
??PCT/US2014/43587 2014-06-23

Publications (2)

Publication Number Publication Date
TW201612956A TW201612956A (en) 2016-04-01
TWI655677B true TWI655677B (zh) 2019-04-01

Family

ID=51176499

Family Applications (1)

Application Number Title Priority Date Filing Date
TW104119743A TWI655677B (zh) 2014-06-23 2015-06-18 沈積層的方法、製造電晶體的方法、用於電子裝置的層堆疊及電子裝置

Country Status (5)

Country Link
JP (1) JP6526071B6 (zh)
KR (1) KR102140210B1 (zh)
CN (1) CN106415790B (zh)
TW (1) TWI655677B (zh)
WO (1) WO2015199638A1 (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190077575A (ko) * 2016-11-22 2019-07-03 어플라이드 머티어리얼스, 인코포레이티드 기판 상으로의 층 증착을 위한 장치 및 방법
TWI676149B (zh) * 2017-01-03 2019-11-01 行政院環境保護署 運作中工廠製程動態篩檢方法
CN108690962B (zh) * 2017-04-06 2020-06-19 北京北方华创微电子装备有限公司 磁控溅射设备及磁控溅射沉积方法
WO2020025102A1 (en) * 2018-07-30 2020-02-06 Applied Materials, Inc. Method of coating a flexible substrate with a stack of layers, layer stack, and deposition apparatus for coating a flexible substrate with a stack of layers
KR20200093100A (ko) 2019-01-25 2020-08-05 삼성디스플레이 주식회사 표시 장치용 도전선, 이를 포함하는 표시 장치, 및 이를 포함하는 표시 장치의 제조 방법
CN113488603B (zh) * 2021-07-07 2023-08-25 业成科技（成都）有限公司 光学显示装置的制作方法
KR20240028482A (ko) * 2021-10-26 2024-03-05 가부시키가이샤 알박 성막 방법

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010005515A (ko) * 1997-03-21 2001-01-15 어플라이드 필름즈 코포레이션 산화 마그네슘 스퍼터링 장치
EP1070154A1 (en) * 1998-03-31 2001-01-24 N.V. Bekaert S.A. Method and apparatus for deposition of biaxially textured coatings
DE50207784D1 (de) * 2002-03-19 2006-09-21 Scheuten Glasgroep Bv Vorrichtung und Verfahren zum gerichteten Aufbringen von Depositionsmaterial auf ein Substrat
JP2007115869A (ja) * 2005-10-20 2007-05-10 Fujitsu Ltd 半導体装置の製造方法
US7525162B2 (en) * 2007-09-06 2009-04-28 International Business Machines Corporation Orientation-optimized PFETS in CMOS devices employing dual stress liners
JP5343476B2 (ja) * 2008-09-18 2013-11-13 セイコーエプソン株式会社 電気光学装置及び電子機器

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
MONTEIRO O R: "Multilayer thin-films with chevron-like microstructure Home Search Collections Journals About Contact us My IOPscience Multilayer thin-films with chevron-like microstructure", J. PHYS. D: APPL. PHYS., vol. 31, 21 November 1998 (1998-11-21), pages 3188 - 3196, XP055169704 *
O R MONTEIRO ET AL: " Multilayer thin-films with chevron-like microstructure" J. PHYS. D: APPL. PHYS, vol. 31, 21 November 1998 pages 3188-3196, XP055169704
O R MONTEIRO ET AL: "Multilayer thin-films with chevron-like microstructure", J. PHYS. D: APPL. PHYS, vol. 31, 21 November 1998 (1998-11-21), pages 3188 - 3196, XP000873258, doi:10.1088/0022-3727/31/22/003 *

Also Published As

Publication number Publication date
TW201612956A (en) 2016-04-01
KR102140210B1 (ko) 2020-07-31
JP6526071B2 (ja) 2019-06-05
CN106415790B (zh) 2020-09-01
JP2017522455A (ja) 2017-08-10
JP6526071B6 (ja) 2019-06-26
WO2015199638A1 (en) 2015-12-30
KR20170020510A (ko) 2017-02-22
CN106415790A (zh) 2017-02-15

Similar Documents

Publication Publication Date Title
TWI655677B (zh) 沈積層的方法、製造電晶體的方法、用於電子裝置的層堆疊及電子裝置
CN106206622B (zh) 一种阵列基板及其制备方法、显示装置
JP7260599B2 (ja) フッ素処理によるｉｇｚｏパッシベーションの酸素空孔
US7977255B1 (en) Method and system for depositing a thin-film transistor
US9287137B2 (en) Methods for depositing a silicon containing layer with argon gas dilution
KR101451104B1 (ko) 박막 반도체장치의 제조 방법
CN103839826B (zh) 一种低温多晶硅薄膜晶体管、阵列基板及其制作方法
CN108700788A (zh) 用于液晶显示器的高电容电容器的界面工程
CN1494107A (zh) 硅薄膜结晶方法、用该方法的薄膜晶体管及其平板显示器
JP5309387B2 (ja) 半導体層とこの半導体層を用いた半導体装置および表示装置
US8512530B2 (en) Sputtering apparatus
JP2007220918A (ja) レーザアニール方法、薄膜半導体装置及びその製造方法、並びに表示装置及びその製造方法
JP2006005115A (ja) 薄膜トランジスタ及びその製造方法
US8840763B2 (en) Methods for stable process in a reactive sputtering process using zinc or doped zinc target
TWI649804B (zh) 在通孔或溝槽中沈積層的方法、製造電晶體的方法、用於電子裝置的層堆疊、及電子裝置
JP2008218796A (ja) 薄膜トランジスタの製造装置及びその製造方法
TW200905732A (en) Method of fabricating polysilicon film, gas phase deposition equipment and electronic device formed thereby
US20100173448A1 (en) High frequency plasma enhanced chemical vapor deposition
CN107611140A (zh) 低温多晶硅阵列基板及制作方法、显示面板
JP2012238637A (ja) スパッタリング方法およびスパッタリング装置
KR101960378B1 (ko) 증착 장비
CN103094081B (zh) 晶化装置、晶化方法、有机发光显示装置及制造方法
KR20210097867A (ko) 스퍼터링 장치 및 스퍼터링 방법
JP2010140934A (ja) 薄膜トランジスタの製造方法