JP2006005115A - 薄膜トランジスタ及びその製造方法 - Google Patents

Abstract

【課題】 高速な応答特性を有する薄膜トランジスタ及びその製造方法を提供する。
【解決手段】 成膜室１２４内で、対向して配置され、少なくともその一方が高純度の亜鉛からなる一組のターゲットＡ，ＢにＤＣ電圧を印加し、両ターゲットＡ，Ｂ間に発生させたプラズマによりスパッタリングする。スパッタリングされたターゲットＡ，ＢのＺｎ粒子を、酸素ガスと反応させつつ、対向するターゲットの軸方向からずらされて配置され、ゲート電極が形成された基板上に堆積し、該ゲート電極に対応するようにＺｎＯ膜を形成する。
【選択図】 図５

Description

本発明は、薄膜トランジスタ及びその製造方法に関する。

従来、アクティブマトリックス液晶ＴＦＴ（Thin Film Transistor）のチャネル層（活性層）にはアモルファスシリコン膜が広く用いられてきた。
アモルファスシリコン膜の移動度は、略１ｃｍ^２／（Ｖ・ｓ）と小さく、要求されるＴＦＴ素子のＯＮ／ＯＦＦ特性を確保するために、配線線幅を細くすることができない。そのため、高精細、高輝度、高速応答等の性能が求められる次世代液晶ＴＦＴとして、アモルファスシリコンに代わって、より結晶性が高く、移動度が大きい低温ポリシリコンを使用した低温ポリシリコンＴＦＴが開発され、小型液晶装置等に導入されている。

低温ポリシリコンの結晶化を促進し、移動度を向上させるために、エキシマレーザ装置を用いたアニール等の処理が行われる。ＴＦＴ素子のソース・ドレイン間隔（略数μｍ）と低温ポリシリコンの結晶粒子のサイズ（略１μｍ）とが近接するため、ソース電極とドレイン電極との間における結晶粒界の密度にばらつきが生じ易い。そのため、低温ポリシリコンを用いた場合には、面内で均一な動作特性を有するＴＦＴ素子を作成することが難しく、従って、歩留まりが低い。また、エキシマレーザ装置等の製造装置が高価であり、低温ポリシリコンに比較して、製造原価が高い。このため、現状では、低温ポリシリコンＴＦＴへの投資効果は小さい。

一方、上述したアモルファスシリコン及び低温ポリシリコン以外の半導体材料を用いてＴＦＴ素子を作成することが、実験室規模で試みられている。酸化亜鉛（ＺｎＯ）は、エネルギー準位の間隔（バンドギャップ）が広いこと、移動度が大きいこと、室温においても結晶化することなどの利点を有するため、近時注目されている。

酸化亜鉛膜は、例えば、分子線エピタキシ（Molecular Beam Epitaxy）あるいは有機金属気相成長（Metalorganic Vapour Phase Epitaxy）等の方法により形成可能である。従来、酸化亜鉛の成膜は、サファイヤ基板上やプラスチック基板上で行われているが、レーザによる励起が必要であり、大面積基板上への成膜には適さない。そのため、この成膜方法は、生産性が低く、工業的に行われる成膜には適用できない。酸化亜鉛膜を大面積基板上に成膜できる方法としてマグネトロンスパッタリング法が知られている（例えば、特許文献１参照）。
特開平９−８７８３３号公報

マグネトロンスパッタリング法は、４インチのガラス基板上に半導体膜を形成することが可能であり、大型のターゲットを用いて、さらに大面積の成膜も検討されている。開発が進められているＺｎＯ−ＴＦＴでは、マグネトロンスパッタリング法を用いて、略１０００Å以下の厚さを有するＺｎＯ活性層が形成されている。

しかし、マグネトロンスパッタリング法によるＺｎＯ薄膜の成膜では、成膜速度が略２０Å／ｍｉｎと小さいという問題があった。さらに、基板がプラズマに曝されるため、基板上に形成されたゲート絶縁膜が損傷されるという問題があった。例えば、Ｐ．Ｆ．Ｃａｒｃｉａらは、Ｍａｔ．Ｒｅｓ．Ｓｏｃ．Ｓｙｍｐ．ｖｏｌ１７６９（２００３）に、従来のマグネトロンスパッタリング法により活性層を作成したＺｎＯ−ＴＦＴ素子では、プラズマがゲート絶縁膜及び活性層自体にダメージを与えるため、移動度が略５ｃｍ^２／（Ｖ・ｓ）に止まることを開示する。

本発明は、高速な応答特性を有する薄膜トランジスタ及びその製造方法を提供することを目的とする。

上記目的を達成するため、本発明の第１の観点に係る薄膜トランジスタは、
ゲート電極とゲート絶縁膜とチャネル層とを備える薄膜トランジスタであって、
前記チャネル層は、
少なくともその一方が亜鉛から構成されるターゲットをスパッタリングすることにより発生した亜鉛粒子を酸化して生成された酸化亜鉛が堆積して形成された酸化亜鉛薄膜から構成される、
ことを特徴とする。

チャネル層は、導電性亜鉛金属を含む同一材料で構成された一組のターゲットをスパッタリングして得られるようにすることが望ましい。
また、チャネル層は、ゲート絶縁膜との界面を良好にするために前記ゲート絶縁膜上に形成されていることが望ましい。
さらに、チャネル層は、そのグレインサイズが２０ｎｍ以下とすることが望ましい。
チャネル層上に、導電性亜鉛金属を含む同一材料で構成された一組のターゲットをスパッタリングして得られたｎ型の酸化亜鉛膜が形成されている、構成としてもよい。
ゲート絶縁膜は、それぞれがＩＩ族、ＩＩＩ族若しくはＩＶ族の別の金属から構成される対向ターゲットのスパッタリングにより発生した粒子が反応性ガスと反応して生成された生成物が、堆積して形成されている、構成としてもよい。

チャネル層は、ゲート絶縁膜によりその表面を被覆されて基板上に形成され、ゲート電極は、ゲート絶縁膜を介してチャネル層と対応する位置に配置されている、ようにしてもよい。

チャネル層は、ゲート絶縁膜から離間された側にｎ^＋領域を含んでもよい。
ｎ^＋領域は、酸化亜鉛に他のターゲットを構成するＩＩＩ族の金属が含有された薄膜から形成され得る。

酸化亜鉛薄膜は、略１００ｎｍの厚さでＸ線回折法により測定されたピーク高さに対し、０．５０°以下の半値幅を有することが望ましい。

ゲート絶縁膜は、少なくともＴｉ、Ｓｉ、Ｚｎ、Ｍｇの酸化物の混合物若しくは該金属元素の窒化物の混合物を含む積層膜から構成されることも可能である。

上記目的を達成するため、本発明の第２の観点に係る薄膜トランジスタの製造方法は、
ゲート電極が形成された基板を用意し、
該基板上にゲート絶縁膜を形成し、
対向して配置され、少なくともその一方が亜鉛から構成される一対のターゲットの間に形成したプラズマによりスパッタリングして発生させた亜鉛粒子を、酸化させつつ、前記プラズマから離間された基板に前記ゲート絶縁膜を介して前記ゲート電極と対応するように堆積し、酸化亜鉛半導体膜を形成する、
ことを特徴とする。

スパッタリングは、導電性亜鉛金属を含む同一材料で構成された一組のターゲットを用いて行うことが望ましい。
酸化亜鉛半導体膜は、そのグレインサイズが２０ｎｍ以下であることが望ましい。
酸化亜鉛半導体膜上に、導電性亜鉛金属を含む同一材料で構成される一組のターゲットをスパッタリングしてｎ型の酸化亜鉛膜を形成するようにすることもできる。

それぞれがＩＩ族、ＩＩＩ族若しくはＩＶ族の別の金属から構成される前記一対のターゲットのスパッタリングにより発生した金属粒子を、反応性ガスと反応させつつ、その酸化物若しくは窒化物を堆積して前記ゲート絶縁膜を形成するようにしてもよい。

上記目的を達成するため、本発明の第３の観点に係る薄膜トランジスタの製造方法は、
酸化亜鉛薄膜から構成されるチャネル層が形成された基板を用意し、
それぞれがＩＩ族、ＩＩＩ族若しくはＩＶ族の別の金属から構成される対向ターゲットのスパッタリングにより生成された金属粒子を、反応性ガスと反応させつつ、その酸化物若しくは窒化物を前記基板上に堆積して前記チャネル層を絶縁するためのゲート絶縁膜を形成し、
該ゲート絶縁膜を介して、前記チャネル層と対応する位置に、ゲート電極を配置する、
ことを特徴とする。

本発明によれば、高速な応答特性を有する薄膜トランジスタ及びその製造方法を提供することができる。

本発明の実施形態にかかる透明導電膜が形成されたＴＦＴ素子及び透明導電膜の形成方法について、以下図面を参照して説明する。

図１−（ａ），（ｂ）は、それぞれ、本発明の実施形態にかかるＴＦＴ素子の構造を示す拡大平面図及び拡大断面図である。
図示されるように、メタルマスクを介したＥＢ（Electron Beam）蒸着により形成されたＡｌ等の金属からなるゲート電極１１を覆うように、市販のガラス基板１０上に、ＰＥＣＶＤ（Plasma Enhanced Chemical Vapor Deposition）により２５０℃の雰囲気温度にて成膜された窒化シリコン膜などからなるゲート絶縁膜１２が形成されている。このゲート絶縁膜上に、後述するように、対向ターゲット方式の反応性ＤＣマグネトロンスパッタリングにより、メタルマスクを介して略６０Å／ｍｉｎの成膜速度にて、略１０００Åの厚さを有する酸化亜鉛（ＺｎＯ）チャネル層（活性層）１３が成膜されている。このＺｎＯ活性層１３を介して対向するソース／ドレイン電極１４が、メタルマスクを介したＡｌ等の金属のＥＢ蒸着により形成されて、ボトムゲート構造のＺｎＯ−ＴＦＴ素子１が製造される。ここで、ＳＤ電極間隔Ｌは、１００μｍであり、ＳＤ電極幅Ｗは、１．５ｍｍである。

図２に、半導体パラメータアナライザを用いて測定されたＴＦＴ素子１のＯＮ／ＯＦＦ特性の一例を示す。ＳＤ電極間に１０Ｖの電圧が印加されたときのＯＮ／ＯＦＦ比は、３×１０^７以上であった。なお、図示されるように、ゲート電圧Ｖｇが印加されない時（Ｖｇ＝０Ｖ）のＳＤ電極間のＯＦＦ電流は、測定器の検出感度５×１０^−１５Ａ以下であった。ゲート電圧１０Ｖが印加された時（Ｖｇ＝１０Ｖ）のＳＤ電極間のＯＮ電流は、４×１０^−８Ａであった。

図３に、図２に示されるＴＦＴ素子のＯＮ／ＯＦＦ特性のヒステリシス曲線を示す。図示されるように、繰り返し測定では、ＳＤ電極間のＯＦＦ電流は、略５×１０^−１３Ａであり、ＳＤ電極間のＯＮ電流は、８×１０^−７Ａであった。

図４に、ＸＲＤ（X-ray Diffraction）を用いて測定されたＴＦＴ素子１のＺｎＯ活性層１３の回折スペクトルの一例を示す。図示されるように、このＺｎＯ活性層１３は、ｃ軸（００２）方向のピーク強度１５５５．６ｃｐｓ、半値幅（ＦＷＨＭ）０．４４により表される結晶性を有している。

次に、図５を参照して、ＺｎＯ活性層の成膜方法について簡単に説明する。
同一の高純度のＺｎからなる１組（実施例では２個）の所定の純度のターゲットＡ、ターゲットＢを、対向した配置されたアースシールド１２１内に配置する。
永久磁石１２２が配置された電極板１２３に、ＤＣ電源１２８により負電圧を印加して、形成された電磁場の作用により対向するターゲットＡ，Ｂの間に発生させたプラズマで、成膜室１２４上部から導入されたアルゴンガスを励起して、励起されたアルゴンイオンで、Ａ，Ｂターゲットをスパッタリングする。
このとき、成膜室１２４内の下部側の載置台１２６上に載置された基板１２５近傍に、ガス供給ラインから、酸素ガスを所定の流量にて供給し、該基板１２５の表面近傍にて、スパッタリングされたＺｎ粒子を反応させて、ＳｉＮゲート絶縁膜上に所定の膜厚のＺｎＯ膜を堆積する。
ここで、基板１２５は、成膜中、ＲＦ電源１２９の印加により発生するプラズマから鉛直下方に離間された位置に載置されており、プラズマの影響を実質的に受けない。
また、アースシールド１２１が配置される成膜室１２４上部に供給されるアルゴンガスに対して酸素ガスは、基板１２５が配置される成膜室１２４下部に対して供給される。アルゴンガスは、成膜室１２４上部にて確保され、基板１２５近傍に供給された酸素ガスは、成膜室１２４下部に滞留する。成膜室１２４上部に発生するプラズマは成膜室１２４上部に閉じ込められ、成膜室１２４下部には発生しない。したがって、対向するターゲットＡ，Ｂの間に生成したプラズマは、アルゴンガスを励起するが、基板１２５近傍の酸素ガスは励起しない。
なお、ガラス基板は、図示しない駆動装置により旋回可能であるが、ＺｎＯの成膜中には静止されており、バイアス電圧は印加されず、基板温度は室温である。
従って、載置台１２６の下方に備えられたヒータ１２７は、使用しないか、あるいはガラス基板が室温になるように加熱する。

対向ターゲット方式の反応性ＤＣマグネトロンスパッタでは、プラズマが基板上方の対向するターゲットＡ，Ｂ間に形成され、直接基板１２５に作用しないため、ＺｎＯ活性層は、ゲート電極及びゲート絶縁膜にダメージを加えずに形成される。
図１に戻って、ＺｎＯ活性層１３では、ゲート電極１１に印加される電圧により誘起されるキャリアがＳＤ電極間を移動する。ｃ軸（００２）方向への優先配向を示す結晶性の良好なＺｎＯ活性層１３は、上記キャリアの移動度を相対的に高く維持する。そのため、ＴＦＴ素子１は、ゲート電極及びチャネル層を細線化しても相対的に高いＯＮ／ＯＦＦ電流比を有し、スイッチングに対して高速に応答する。

以下、実施例を用いて、本発明の実施形態にかかるＺｎＯ活性層、積層絶縁膜の特性及び成膜条件についてさらに詳しく説明する。
（実施例１）
図６に示すように、ゲート電極１１及びゲート絶縁膜１２が形成されたコーニング＃１７３７と同等のガラス基板１０を、図５に示す対向ターゲット式のスパッタリング装置の成膜室１２４内に５Ｎ純度のＺｎからなる一組のターゲットＡ，Ｂを配置し、表１に示す成膜条件にて、略１０００ÅのＺｎＯ活性層を形成した。次いで、メタルマスクを介したＡｌのＥＢ蒸着により、図１に示すＺｎＯ活性層のチャネル領域上で分離されたソース／ドレイン電極１４を形成した。
（成膜条件）

ＸＲＤを用いて、このＺｎＯ膜と比較例１にて成膜されたＺｎＯ膜との回折スペクトルを測定した。図７に、両者の回折スペクトルを示す。実施例１のＺｎＯ膜は、比較例１のＺｎＯ膜に比して、（００２）方位に略６倍のピーク強度を有し、その半値幅（ＦＷＨＭ）も、比較例１のＺｎＯ膜より小さい。

形成されたＺｎＯ膜の一部を傷つけ、その断面を露出させて、４５度斜めの角度からＳＥＭ観察を行った。図８に、表面のＳＥＭ観察像を示す。点線で示された領域の表面は、平滑である。また、その領域には、２０ｎｍ以下のグレインが観察された。なお、基板表面のダメージは、観察されなかった。

（実施例２）
５Ｎ純度Ｔｉと５Ｎ純度Ｓｉとを対向ターゲットに用いて、基板温度を７０℃とした以外は、表１に記載された条件に設定して、Ａｌゲート電極が形成されたガラス基板上に（ＴｉＯｘ／ＳｉＯｙ）ｚ積層膜をゲート絶縁膜として形成した。表２に示すように、ＳＥＭ観察によれば、（ＴｉＯｘ／ＳｉＯｙ）ｚ積層膜は、平滑な表面を有していた。次いで、実施例１と同様にして、ＺｎＯ活性層、ＳＤ電極を順次形成し、図１に示すＴＦＴ素子を得た。
（形成された各種積層膜のＳＥＭ観察結果）

（実施例３）
Ｏ_２ガスの代わりにＮ_２ガスを供給し、その流量を５０ｓｃｃｍとし、基板温度を１５０℃とした以外は、実施例２と同様にして、Ａｌゲート電極が形成されたガラス基板上に（ＴｉＮｘ／ＳｉＮｙ）ｚ積層膜を形成した。表２に示したように、ＳＥＭ観察によれば、（ＴｉＮｘ／ＳｉＮｙ）ｚ積層膜は、平滑な表面を有していた。次いで、実施例１と同様にして、ＺｎＯ活性層、ＳＤ電極を順次形成し、図１に示すＴＦＴ素子を得た。

（実施例４）
実施例３で用いた５Ｎ純度Ｓｉの代わりに、５Ｎ純度Ａｌを対向ターゲットに使用して、基板温度を１００℃とした以外は、実施例３と同様にして、Ａｌゲート電極が形成されたガラス基板上に（ＴｉＮｘ／ＡｌＮｙ）ｚ積層膜を形成した。表２に示したように、ＳＥＭ観察によれば、（ＴｉＮｘ／ＡｌＮｙ）ｚ積層膜は、平滑な表面を有していた。次いで、実施例１と同様にして、ＺｎＯ活性層、ＳＤ電極を順次形成し、図１に示すＴＦＴ素子を得た。

（実施例５）
intrinsic-ＺｎＯと５Ｎ純度Ｍｇとを対向ターゲットに用いて、Ｏ_２ガスの流量をゼロとし、Ｎ_２ガスを２５ｓｃｃｍの流量で供給した以外は実施例１と同様にして、Ａｌゲート電極が形成されたガラス基板上に、（ＺｎＭｇＯ／ＺｎＯ：Ｎ）ｘ積層膜を形成した。表２に示したように、ＳＥＭ観察によれば、（ＺｎＭｇＯ／ＺｎＯ：Ｎ）ｘ積層膜は、平滑な表面を有していた。次いで、実施例１と同様にして、ＺｎＯ活性層、ＳＤ電極を順次形成し、図１に示すＴＦＴ素子を得た。

（実施例６）
亜鉛とマグネシウムとの共酸化物（ＺｎＭｇＯ）、及び、窒素が配位した亜鉛酸化物（ＺｎＯ：Ｎ）を対向ターゲットに用いて、Ｎ_２流量をゼロとした以外は、実施例５と同様にして、Ａｌゲート電極が形成されたガラス基板上に（ＺｎＭｇＯ／ＺｎＯ：Ｎ）ｘ積層膜を形成した。ＳＥＭ観察によれば、（ＺｎＭｇＯ／ＺｎＯ：Ｎ）ｘ積層膜は、平滑な表面を有していた。次いで、実施例１と同様にして、ＺｎＯ活性層、ＳＤ電極を順次形成し、図１に示すＴＦＴ素子を得た。

（実施例７）
断面の長軸の大きさが３００ｍｍのサイズの５Ｎ純度の金属亜鉛ターゲットを用いた以外は、実施例１と同様の成膜条件にて、Ａｌゲート電極及びＳｉＮゲート絶縁膜が形成された２枚の４インチガラス基板に、ＺｎＯ膜を形成した。形成されたＺｎＯ膜の平均厚さは、略１０００Åであり、それぞれの基板の膜厚の面内のばらつきは、略１０％以下であった。

（比較例１）
被処理基板がターゲットに対面して配置される周知の高周波マグネトロンスパッタリング装置を用いて、表３に示す成膜条件にて、Ａｌゲート電極及びＳｉＮゲート絶縁膜が形成されたガラス基板上に略１０００Åの膜厚を有するＺｎＯ膜を形成した。
（高周波マグネトロンスパッタによる成膜条件）
図７に示したように、比較例１のＺｎＯ膜は、（００２）方位に２４７．１ｃｐｓのピーク強度を有し、その半値幅（ＦＷＨＭ）は、０．５１であった。
実施例１と同様にして、ＺｎＯ膜のＳＥＭ観察を行った。図９に、表面のＳＥＭ観察像を示す。膜の表面は、実施例１に比較して粗く、その表面には、略５０ｎｍのグレインが観察された。

以上説明したように、本発明の実施形態によれば、ＺｎＯ活性層を対向ターゲット方式の反応性スパッタリング法を用いて形成するため、ボトムゲート構造のＺｎＯ−ＴＦＴ素子において、ゲート電極及びゲート絶縁膜にプラズマダメージを加えずに、ＺｎＯ活性層を形成することができる。

比較例１に示した条件で作成された、ボトムゲート構造（逆スタガ構造）のＴＦＴ素子では、ゲート絶縁膜のダメージが観察され、ＴＦＴ素子の動作に関して、移動度の低下、ＯＦＦ電流の上昇などの望ましくない結果が得られた。

このことは、被処理基板がターゲットに対面していることにより引き起こされたと考えられる。
被処理基板の位置がターゲットの軸方向からずらされた状態（オフアクシス）となる、対向ターゲット方式のマグネトロンスパッタリング法を用いて、ＺｎＯ薄膜を被処理基板上に成膜することにより、基板へのプラズマダメージが大幅に低減された。

また、上記の実施形態によれば、基板を加熱することなく、ＺｎＯ活性層を形成できる。このとき、ＺｎＯ活性層の試料温度は、略７０℃以下である。

さらに、上記の実施形態によれば、略１５０Å／ｍｉｎ以上の高い成膜速度を実現することができる。
従来の高抵抗酸化亜鉛ターゲットを用いた高周波マグネトロンスパッタリング法によるＺｎＯ薄膜の形成では、成膜速度は、略２０Å／ｍｉｎであった。上記の高純度の導電性金属亜鉛ターゲットを用いて、酸素ガスが導入された反応性ＤＣマグネトロンスパッタリング法により、ＺｎＯ薄膜は、略１５０Å／ｍｉｎ以上の高い成膜速度にて、形成可能である。

上記の実施形態によれば、従来の高周波マグネトロンスパッタリングに比較して、ＺｎＯ膜の結晶性が向上する。

本発明は、上記の実施形態に限定されず、その応用及び変形等は任意である。
上記の実施形態では、ゲートが形成されたＴＦＴ素子にＺｎＯ活性層を成膜し、ボトムゲート構造のＴＦＴ素子を得ると説明した。しかし、ＺｎＯ活性層を成膜した後、ゲート電極を形成してもよい。例えば、図１０に示すように、ガラス基板２１上に、対向ターゲット方式の反応性ＤＣマグネトロンスパッタリングにより、略１０００Åの厚さを有するＺｎＯ活性層２２を成膜する。このＺｎＯ活性層２２上に、ソース／ドレイン電極２３、ゲート絶縁膜２４、ゲート電極２５を順次形成して、トップゲート構造のＴＦＴ素子２０が得られる。
この場合には、ゲート絶縁膜２４を形成するときに、その処理温度で、ＺｎＯ活性層２２がアニールされる。そのため、ＺｎＯ活性層２２の結晶性がさらに向上し、その結果、移動度も上昇する。

上記の実施形態では、Ａｌゲート電極に対応するように形成されたＺｎＯ活性層を挟むようにして、対向するＳＤ電極を形成すると説明した。しかし、図１１−（ａ）に示すように、ゲート絶縁膜１２上に形成されたＺｎＯ活性層１３上に、その下面全体がＺｎＯ活性層１３に接するように、互いに対向するＳＤ電極１４を形成してもよい。

また、上記の実施形態では、ｎ^＋領域については特に説明しなかったが、ＴＦＴ素子のＯＮ電流特性を向上させるため、ｎ^＋領域を形成することが望ましい。
図１１−（ｂ）に示すように、ゲート絶縁膜１２上に形成されたＺｎＯ活性層１３上に、対向ターゲット方式のＤＣマグネトロンスパッタリング法を用いて、例えばインジウム及び亜鉛をターゲットとして、若しくは、ガリウム及び亜鉛をターゲットとして、酸素ガスを用いた反応性スパッタリングにより、抵抗の低い透明導電膜（酸化亜鉛膜）１５をｎ^＋領域として形成することが好ましい。この場合、インジウム−亜鉛酸化物（ＩｎＺｎＯ）またはガリウム−亜鉛酸化物（ＧａＺｎＯ）等の同一材料からなる一組のターゲットを用いて、実施例１と同様にマグネトロンスパッタリングによりｎ型の酸化亜鉛膜を形成することもできる。なお、ｎ^＋領域として、ＡｌＺｎＯ、ＺｎＯ：Ｆ等のＺｎＯの他の金属との共酸化物や非金属原子の配位したＺｎＯ酸化物膜を使用することもできる。
また、対向ターゲット方式の反応性ＤＣマグネトロンスパッタリング法によりｐ型の酸化亜鉛半導体膜を形成することも可能である。この場合、酸化亜鉛を主材料とし、Ｇａ、Ｉｎ、Ａｌ等のドナーを含む同一の材料からなる複数のターゲットを一組として、対向ターゲット方式のＤＣマグネトロンスパッタリング装置を用いて、Ｎ_２ガスを供給することにより、ドナーおよびＮを含むＰ型の酸化亜鉛半導体を形成することができる。

上記の実施形態では、基板温度は室温に設定されると説明したが、ＺｎＯ薄膜の結晶性を向上させるため、基板上に堆積された未反応のＺｎ粒子と、Ｏ_２等の反応性ガスとの反応性を促進するため、及びＺｎＯ薄膜の成膜速度を向上させるために、基板の表面を、ヒータ等により加熱して、昇温してもよい。

上記の実施形態では、ガラス基板にバイアス電圧を印加することについては特に説明しなかった。しかし、さらにＺｎＯ膜の結晶性を向上させるため、ＤＣ、パルスもしくは高周波電圧のバイアス電圧（電界）を印加してもよい。この場合、バイアス電圧を制御することにより、電極板に印加される電圧が相対的に小さくても、ガラス基板表面に、イオン成分の運動エネルギーをコントロールして従来の高周波マグネトロンスパッタリングと同等な入射エネルギーにて、スパッタリングされた粒子を堆積することが可能となる。一方、従来法によるＺｎＯ膜の形成では、プラズマダメージを最小限にするために、基板に自己バイアス電圧を印加することができない。そのため、高い運動エネルギー成分を有するスパッタリングされた粒子のイオンエネルギーを制御することができなかった。

上記の実施形態では、静止された２枚の４インチ被処理基板に、１０％以内の面内均一性で、同時に成膜可能であると説明した。さらに、成膜中にガラス基板を順次旋回させることにより、連続して幅３００ｍｍの成膜を行うことができる。また、断面の長軸が３００ｍｍより大きいターゲットを使用することにより、幅３００ｍｍ以上の成膜も可能である。このように、ガラス基板の移動とターゲットサイズの変更により、さらに大面積のＺｎＯ膜を同時に成膜することもできる。

上記の実施形態では、成膜時、酸素ガス等を導入すると説明したが、成膜速度の向上、反応性の向上のために、活性化した酸素、オゾン、原子状酸素、酸素ラジカル等を導入してもよい。

上記の実施形態では、定電流ＤＣ電源から電極板に電圧を印加すると説明したが、パルス電源あるいは高周波電源を用いて電極板に電圧を印加するようにしてもよい。この場合、パルス電源にはパルス同調回路、高周波電源にはマッチングボックス等の所定の整合装置が含まれる。

上記の実施形態では、窒化シリコンからなるゲート絶縁膜は、ＰＥ−ＣＶＤにより２５０℃の処理温度にて形成されると説明したが、高周波の電界成分も利用されるＩＣＰ（inductive coupled plasma）−ＣＶＤにより、例えば１５０℃以下の処理温度にてゲート絶縁膜を成膜してもよい。

上記の実施形態では、ゲート絶縁膜をＰＥ−ＣＶＤにより形成すると説明したが、ゲート絶縁膜は窒化シリコン膜に限定されない。対向ターゲット方式のスパッタリングにより、ガラス基板３１上に形成されたゲート電極３２を覆うように、（ＴｉＯｘ／ＳｉＯｙ）ｚ積層膜、（ＴｉＮｘ／ＳｉＮｙ）ｚ積層膜、（ＺｎＭｇＯ／ＺｎＯ：Ｎ）ｘ積層膜等のいずれかからなるゲート絶縁膜３３を形成して、図１２に示すＴＦＴ素子３０を製造してもよい。この場合、この積層膜からなるゲート絶縁膜３３上にＺｎＯ活性層３４およびＳＤ電極３５を形成してＴＦＴ素子３０が得られる。
なお、実施例では、上記金属のターゲットから構成される一組のターゲット、若しくは、上記金属の酸化物または窒化物から構成される一組のターゲットのスパッタリングにより、上記絶縁膜を形成すると説明した。しかし、一方が金属ターゲットで、他方が金属酸化物または金属窒化物から構成される一組のターゲットをスパッタリングして、上記絶縁膜を形成することもできる。

上記の実施形態では、ＴＦＴ素子１は、ガラス基板１０上に構成されると説明した。しかし、ゲート絶縁膜を１５０℃以下の処理温度で、ＺｎＯ活性層を室温にて成膜することができるので、ＴＦＴ素子をプラスチック基板上に構成することが可能である。
また、プラスチック基板上に構成される素子は、ＴＦＴに限定されず、ＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）、ＭＥＳＦＥＴ（Metal-Semiconductor Field Effect Transistor）等の薄膜トランジスタであってもよい。

本発明の実施形態に係るＴＦＴ素子の構造を示す模式図である。 （ａ）は拡大平面図である。（ｂ）は拡大断面図である。 半導体パラメータアナライザを用いて測定された図１のＴＦＴ素子のＯＮ／ＯＦＦ特性の例を示す測定チャートである。 半導体パラメータアナライザを用いて測定された図１のＴＦＴ素子のＯＮ／ＯＦＦ特性の別の例を示す測定チャートである。 ＸＲＤにより測定されたＺｎＯ活性層の回折スペクトルの例を示す模式図である。 本発明の実施形態に係る対向ターゲット方式のマグネトロンスパッタリング装置の概略構成を示す模式図である。 本発明の実施形態に係るボトムゲート構造が形成されたＴＦＴ素子を示す模式図である。 （ａ）は平面図である。（ｂ）は断面図である。 実施例１及び比較例１で形成されたＺｎＯ活性層のＸＲＤにより測定された回折スペクトルの例を示す模式図である。 実施例１で形成されたＺｎＯ活性層の膜表面を示すＳＥＭ画像である。 比較例１のＺｎＯ活性層の膜表面を示すＳＥＭ画像である。 ＴＦＴ素子の別の構成を示す模式図である。 （ａ）は、ＴＦＴ素子の他の構成を示す模式図である。 （ｂ）は、ｎ^＋領域が形成されたＴＦＴ素子の概略構造を示す模式図である。 別のゲート構造を有するＴＦＴ素子の構造を示す模式図である。

符号の説明

１ ＴＦＴ素子
１０ ガラス基板
１１ Ａｌゲート電極
１２ ＳｉＮゲート絶縁膜
１３ ＺｎＯ活性層
１４ ソース／ドレイン電極
２０ ＴＦＴ素子
２１ ガラス基板
２２ ＺｎＯ活性層
２３ ソース／ドレイン電極
２４ ＳｉＮゲート絶縁膜
２５ Ａｌゲート電極
３０ ＴＦＴ素子
３１ 基板
３２ Ａｌゲート電極
３３ ゲート絶縁膜
３４ ＺｎＯ活性層
３５ ソース／ドレイン電極

Claims (17)

1. ゲート電極とゲート絶縁膜とチャネル層とを備える薄膜トランジスタであって、
   前記チャネル層は、
   少なくともその一方が亜鉛から構成されるターゲットをスパッタリングすることにより発生した亜鉛粒子を酸化して生成された酸化亜鉛が堆積して形成された酸化亜鉛薄膜から構成される、
   ことを特徴とする薄膜トランジスタ。
2. 前記チャネル層は、導電性亜鉛金属を含む同一材料で構成された一組のターゲットをスパッタリングして得られたことを特徴とする請求項１に記載の薄膜トランジスタ。
3. 前記チャネル層は、ゲート絶縁膜上に形成されていることを特徴とする請求項２に記載の薄膜トランジスタ。
4. 前記チャネル層は、そのグレインサイズが２０ｎｍ以下であることを特徴とする請求項２に記載の薄膜トランジスタ。
5. 前記チャネル層上に、導電性亜鉛金属を含む同一材料で構成された一組のターゲットをスパッタリングして得られたｎ型の酸化亜鉛膜が形成されていることを特徴とする請求項２に記載の薄膜トランジスタ。
6. 前記ゲート絶縁膜は、
   それぞれがＩＩ族、ＩＩＩ族若しくはＩＶ族の別の金属から構成される対向ターゲットのスパッタリングにより発生した粒子が反応性ガスと反応して生成された生成物が、堆積して形成されている、
   ことを特徴とする請求項１に記載の薄膜トランジスタ。
7. 前記チャネル層は、前記ゲート絶縁膜によりその表面を被覆されて基板上に形成され、
   前記ゲート電極は、前記ゲート絶縁膜を介して前記チャネル層と対応する位置に配置されている、
   ことを特徴とする請求項１に記載の薄膜トランジスタ。
8. 前記チャネル層は、前記ゲート絶縁膜から離間された側にｎ^＋領域を含む、ことを特徴とする請求項１に記載の薄膜トランジスタ。
9. 前記ｎ^＋領域は、酸化亜鉛に他のターゲットを構成するＩＩＩ族の金属が含有された薄膜から形成されている、ことを特徴とする請求項８に記載の薄膜トランジスタ。
10. 前記酸化亜鉛薄膜は、略１００ｎｍの厚さでＸ線回折法により測定された（００２）方位のピーク高さに対し０．５０°以下の半値幅を有する、
    ことを特徴とする請求項１に記載の薄膜トランジスタ。
11. 前記ゲート絶縁膜は、少なくともＴｉ、Ｓｉ、Ｚｎ、Ｍｇの酸化物の混合物若しくは前記金属元素の窒化物の混合物を含む積層膜から構成される、ことを特徴とする請求項６に記載の薄膜トランジスタ。
12. ゲート電極が形成された基板を用意し、
    該基板上にゲート絶縁膜を形成し、
    対向して配置され、少なくともその一方が亜鉛から構成される一対のターゲットの間に形成したプラズマによりスパッタリングして発生させた亜鉛粒子を、酸化させつつ、前記プラズマから離間された基板に前記ゲート絶縁膜を介して前記ゲート電極と対応するように堆積し、酸化亜鉛半導体膜を形成する、
    ことを特徴とする薄膜トランジスタの製造方法。
13. 前記スパッタリングは、導電性亜鉛金属を含む同一材料で構成された一組のターゲットを用いて行うことを特徴とする請求項１２に記載の薄膜トランジスタの製造方法。
14. 前記酸化亜鉛半導体膜は、そのグレインサイズが２０ｎｍ以下であることを特徴とする請求項１２に記載の薄膜トランジスタの製造方法。
15. 前記酸化亜鉛半導体膜上に、導電性亜鉛金属を含む同一材料で構成された一組のターゲットをスパッタリングしてｎ型の酸化亜鉛膜を形成することを特徴とする請求項１２に記載の薄膜トランジスタの製造方法。
16. それぞれがＩＩ族、ＩＩＩ族若しくはＩＶ族の別の金属から構成される前記一対のターゲットのスパッタリングにより発生した金属粒子を、反応性ガスと反応させつつ、その酸化物若しくは窒化物を堆積して前記ゲート絶縁膜を形成する、
    ことを特徴とする請求項１２に記載の薄膜トランジスタの製造方法。
17. 酸化亜鉛薄膜から構成されるチャネル層が形成された基板を用意し、
    それぞれがＩＩ族、ＩＩＩ族若しくはＩＶ族の別の金属から構成される対向ターゲットのスパッタリングにより生成された金属粒子を、反応性ガスと反応させつつ、その酸化物若しくは窒化物を前記基板上に堆積して前記チャネル層を絶縁するためのゲート絶縁膜を形成し、
    該ゲート絶縁膜を介して、前記チャネル層と対応する位置に、ゲート電極を配置する、
    ことを特徴とする薄膜トランジスタの製造方法。