JP5185838B2 - 薄膜トランジスタの製造方法 - Google Patents
薄膜トランジスタの製造方法 Download PDFInfo
- Publication number
- JP5185838B2 JP5185838B2 JP2009000279A JP2009000279A JP5185838B2 JP 5185838 B2 JP5185838 B2 JP 5185838B2 JP 2009000279 A JP2009000279 A JP 2009000279A JP 2009000279 A JP2009000279 A JP 2009000279A JP 5185838 B2 JP5185838 B2 JP 5185838B2
- Authority
- JP
- Japan
- Prior art keywords
- zinc oxide
- film
- zno
- substrate
- pair
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Description
アモルファスシリコン膜の移動度は、略1cm2/(V・s)と小さく、要求されるTFT素子のON/OFF特性を確保するために、配線線幅を細くすることができない。そのため、高精細、高輝度、高速応答等の性能が求められる次世代液晶TFTとして、アモルファスシリコンに代わって、より結晶性が高く、移動度が大きい低温ポリシリコンを使用した低温ポリシリコンTFTが開発され、小型液晶装置等に導入されている。
成膜室の上部から、前記成膜室内に対向して配置された、少なくともその一方が導電性亜鉛金属を含む一組のターゲットの間にアルゴンガスを導入するとともに、前記成膜室の下部から基板に酸素ガスを導入し、前記一組のターゲットの間に形成されたプラズマによって前記成膜室の下部に滞留する酸素ガスを励起することなしにアルゴンガスを励起したDCマグネトロンスパッタリングにより発生した亜鉛粒子が酸化されて生成した酸化亜鉛を含んだ酸化亜鉛半導体膜を前記プラズマから離間された基板に堆積し、
対向して配置された、インジウム−亜鉛酸化物の一組のターゲットまたはガリウム−亜鉛酸化物の一組のターゲットを用いたDCマグネトロンスパッタリングによって前記酸化亜鉛半導体膜上に透明導電膜からなる一対のn+層を形成するとともに、前記一対のn+層上にそれぞれソース/ドレイン電極を形成する、
ことを特徴とする。
図示されるように、メタルマスクを介したEB(Electron Beam)蒸着により形成されたAl等の金属からなるゲート電極11を覆うように、市販のガラス基板10上に、PE−CVD(Plasma Enhanced Chemical Vapor Deposition)により250℃の処理温度にて成膜された窒化シリコン等からなるゲート絶縁膜12が形成されている。このゲート絶縁膜12上に、後述するように、対向ターゲット方式の反応性DCマグネトロンスパッタ法により、メタルマスクを介して略60Å/minの成膜速度にて成膜された、略1000Åの厚さを有する酸化亜鉛(ZnO)チャネル層(活性層)13が成膜形成されている。このZnO活性層13を介して対向するソース/ドレイン電極14が、メタルマスクを介したAl等の金属のEB蒸着により形成されて、ボトムゲート構造のZnO−TFT(Thin Film Transistor)素子1が製造される。ここで、SD電極間隔Lは、100μmであり、SD電極幅Wは、1.5mmである。
同一の高純度のZnからなる1組(実施例では2個)のターゲットA、ターゲットBを、対向した配置されたアースシールド121内に配置する。
永久磁石122が配置された電極板123に、DC電源128により負電圧を印加して、形成された電磁場の作用により対向するターゲットA,Bの間に発生させたプラズマで、成膜室124上部から導入されたアルゴンガスを励起して、励起されたアルゴンイオンで、ターゲットA,Bをスパッタリングする。
このとき、成膜室124内の下部側の載置台126に載置された基板125近傍に、ガス供給ラインから、酸素ガスを所定の流量にて供給し、該基板125の表面近傍にて、スパッタリングされたZn粒子を酸素と反応させて、ゲート絶縁膜上に所定の膜厚のZnO膜を堆積する。
ここで、基板125は、成膜中、RF電源129の印加により発生したプラズマから鉛直下方に離間された位置に載置されており、プラズマの影響を実質的に受けない。
また、アースシールド121が配置される成膜室124上部に供給されるアルゴンガスに対して、酸素ガスは、基板125が配置される成膜室124下部に対して供給される。アルゴンガスは、成膜室124上部にて確保され、基板125近傍に供給された酸素ガスは、成膜室124下部に滞留する。成膜室124上部に発生するプラズマは成膜室124上部に閉じ込められ、成膜室124下部には発生しない。したがって、対向するターゲットA,Bの間に生成したプラズマは、アルゴンガスを励起するが、基板125近傍の酸素ガスは励起しない。
なお、ガラス基板は、図示しない駆動装置により旋回可能であるが、ZnOの成膜中には静止されており、バイアス電圧は印加されず、基板温度は室温である。
従って、載置台126の下方に備えられたヒータ127は、使用しないか、あるいはガラス基板が室温になるように加熱する。
図1に戻って、ZnO活性層13では、ゲート電極11に印加される電圧により誘起されるキャリアがSD電極間を移動する。c軸(002)方向への優先配向を示す結晶性の良好なZnO活性層13は、上記キャリアの移動度を相対的に高く維持する。そのため、TFT素子1は、ゲート電極及びチャネル層を細線化しても相対的に高いON/OFF電流比を有し、スイッチングに対して高速に応答する。
(実施例1)
成膜室内に配置されたコーニング#1737と同等のガラス基板上に、表1に示す成膜条件にて、図5に示す対向ターゲット方式のスパッタリング装置の成膜室124内に5N純度のZnからなる一組のターゲットA,Bを配置して、略1000ÅのZnO膜を形成した。
(成膜条件)
5N純度Tiと5N純度Siとを対向ターゲットに用いて、基板温度を70℃とした以外は、表1に記載された条件に設定して、コーニング#1737と同等のガラス基板上に(TiOx/SiOy)z積層絶縁膜を形成した。表2に示すように、SEM観察によれば、(TiOx/SiOy)z積層絶縁膜は、平滑な表面を有していた。
(形成された各種積層膜のSEM観察結果)
O2ガスの代わりにN2ガスを供給し、その流量を50sccmとし、基板温度を150℃とした以外は、実施例2と同様にして、コーニング#1737と同等のガラス基板上に(TiNx/SiNy)z積層絶縁膜を形成した。表2に示したように、SEM観察によれば、(TiNx/SiNy)z積層絶縁膜は、平滑な表面を有していた。
実施例3で用いた5N純度Siの代わりに、5N純度Alを対向ターゲットに使用して、基板温度を100℃とした以外は、実施例3と同様にして、コーニング#1737と同等のガラス基板上に(TiNx/AlNy)z積層絶縁膜を形成した。表2に示したように、SEM観察によれば、(TiNx/AlNy)z積層絶縁膜は、平滑な表面を有していた。
intrinsic-ZnOと5N純度Mgとを対向ターゲットに用いて、O2ガスの流量をゼロとし、N2ガスを25sccmの流量で供給した以外は実施例1と同様にして、コーニング#1737と同等のガラス基板上に(ZnMgO/ZnO:N)x積層絶縁膜を形成した。表2に示したように、SEM観察によれば、(ZnMgO/ZnO:N)x積層絶縁膜は、平滑な表面を有していた。
亜鉛とマグネシウムとの共酸化物(ZnMgO)、及び、窒素が配位した亜鉛酸化物(ZnO:N)を対向ターゲットに用いて、N2流量をゼロとした以外は、実施例5と同様にして、コーニング#1737と同等のガラス基板上に(ZnMgO/ZnO:N)x積層絶縁膜を形成した。SEM観察によれば、(ZnMgO/ZnO:N)x積層絶縁膜は、平滑な表面を有していた。
断面の長軸の大きさが300mmのサイズの5N純度の金属亜鉛ターゲットを用いた以外は、実施例1と同様の成膜条件にて、2枚の4インチガラス基板に、ZnO膜を形成した。形成されたZnO膜の平均厚さは、略1000Åであり、それぞれの基板の膜厚の面内のばらつきは、略10%以下であった。
被処理基板がターゲットに対面して配置される周知の高周波マグネトロンスパッタリング装置を用いて、表3に示す成膜条件にて、コーニング#1737と同等のガラス基板上に略1000Åの膜厚を有するZnO膜を形成した。ZnO膜が形成された基板には、損傷が観察された。
(高周波マグネトロンスパッタによる成膜条件)
実施例1と同様にして、ZnO膜のSEM観察を行った。図8に、表面のSEM観察像を示す。膜の表面は、実施例1に比較して粗く、その表面には、略50nmのグレインが観察された。
被処理基板の位置がターゲットの軸方向からずらされた状態(オフアクシス)となる、対向ターゲット方式のマグネトロンスパッタリング法を用いて、ZnO薄膜を被処理基板上に成膜することにより、基板へのプラズマダメージが大幅に低減された。
従来の高抵抗酸化亜鉛ターゲットを用いた高周波マグネトロンスパッタリング法によるZnO薄膜の形成では、成膜速度は、略20Å/minであった。上記の高純度の導電性金属亜鉛ターゲットを用いて、酸素ガスが導入された反応性DCマグネトロンスパッタリング法により、ZnO薄膜は、略150Å/min以上の高い成膜速度にて、形成可能である。
上記の実施形態では、ゲートが形成されたTFT素子にZnO活性層を成膜し、ボトムゲート構造のTFT素子を得ると説明した。しかし、ZnO活性層を成膜した後、ゲート電極を形成してもよい。例えば、図9に示すように、ガラス基板21上に、対向ターゲット方式の反応性DCマグネトロンスパッタリングにより、略1000Åの厚さを有するZnO活性層22を成膜する。このZnO活性層22上に、ソース/ドレイン電極23、ゲート絶縁膜24、ゲート電極25を順次形成して、トップゲート構造のTFT素子20が得られる。
この場合には、ゲート絶縁膜24を形成するときに、その処理温度で、ZnO活性層22がアニールされる。そのため、ZnO活性層22の結晶性がさらに向上し、その結果、移動度も上昇する。
図10−(b)に示すように、ゲート絶縁膜12上に形成されたZnO活性層13上に、対向ターゲット方式のDCマグネトロンスパッタリング法を用いて、例えばインジウム及び亜鉛をターゲットとして、若しくは、ガリウム及び亜鉛をターゲットとして、酸素ガスを用いた反応性スパッタリングにより、抵抗の低い透明導電膜をn+領域として形成することが好ましい。この場合、インジウム−亜鉛酸化物(InZnO)またはガリウム−亜鉛酸化物(GaZnO)等の同一の材料からなる一組のターゲットを用いて、実施例1と同様にDCマグネトロンスパッタリングによりn型の酸化亜鉛膜を形成することもできる。なお、n+領域として、AlZnO、ZnO:F等のZnOの他の金属との共酸化物や非金属原子の配位したZnO酸化物膜を使用することもできる。
また、対向ターゲット方式の反応性DCマグネトロンスパッタリング法によりp型の酸化亜鉛半導体膜を形成することも可能である。この場合、酸化亜鉛を主材料とし、Ga、In、Al等のドナーを含む同一の材料からなる複数のターゲットを一組として、対向ターゲット方式のDCマグネトロンスパッタリング装置を用いて、N2ガスを供給することにより、ドナーおよびNを含むP型の酸化亜鉛半導体を形成することができる。
なお、実施例では、上記金属のターゲットから構成される一組のターゲット、若しくは、上記金属の酸化物または窒化物から構成される一組のターゲットのスパッタリングにより、上記絶縁膜を形成すると説明した。しかし、一方が金属ターゲットで、他方が金属酸化物または金属窒化物から構成される一組のターゲットをスパッタリングして、上記絶縁膜を形成することもできる。
また、プラスチック基板上に構成される素子は、TFTに限定されず、MOSFET(Metal Oxide Semiconductor Field Effect Transistor)、MESFET(Metal-Semiconductor Field Effect Transistor)等の薄膜トランジスタであってもよい。
10 ガラス基板
11 Alゲート電極
12 SiNゲート絶縁膜
13 ZnO活性層
14 ソース/ドレイン電極
20 TFT素子
21 ガラス基板
22 ZnO活性層
23 ソース/ドレイン電極
24 SiNゲート絶縁膜
25 Alゲート電極
30 TFT素子
31 基板
32 Alゲート電極
33 ゲート絶縁膜
34 ZnO活性層
35 ソース/ドレイン電極
Claims (5)
- 成膜室の上部から、前記成膜室内に対向して配置された、少なくともその一方が導電性亜鉛金属を含む一組のターゲットの間にアルゴンガスを導入するとともに、前記成膜室の下部から基板に酸素ガスを導入し、前記一組のターゲットの間に形成されたプラズマによって前記成膜室の下部に滞留する酸素ガスを励起することなしにアルゴンガスを励起したDCマグネトロンスパッタリングにより発生した亜鉛粒子が酸化されて生成した酸化亜鉛を含んだ酸化亜鉛半導体膜を前記プラズマから離間された基板に堆積し、
対向して配置された、インジウム−亜鉛酸化物の一組のターゲットまたはガリウム−亜鉛酸化物の一組のターゲットを用いたDCマグネトロンスパッタリングによって前記酸化亜鉛半導体膜上に透明導電膜からなる一対のn+層を形成するとともに、前記一対のn+層上にそれぞれソース/ドレイン電極を形成することを特徴とする薄膜トランジスタの製造方法。 - 前記酸化亜鉛半導体膜は、そのグレインサイズが20nm以下であることを特徴とする請求項1に記載の薄膜トランジスタの製造方法。
- 前記酸化亜鉛半導体膜は、前記プラズマから、鉛直方向に離間された前記基板に形成された、ことを特徴とする請求項1又は2に記載の薄膜トランジスタの製造方法。
- 前記酸化亜鉛半導体膜は、100nmの厚さ近傍でX線回折法により測定された(002)方位のピークの半値幅が、0.50°以下である、
ことを特徴とする請求項1乃至3のいずれか1項に記載の薄膜トランジスタの製造方法。 - 前記酸化亜鉛半導体膜は、III族の金属から構成される他のターゲットと前記導電性亜鉛金属を含むターゲットのスパッタリングにより発生した金属粒子が、亜鉛粒子が酸化されて生成された酸化亜鉛と結合されて、前記基板に堆積されて形成された、
ことを特徴とする請求項1乃至4のいずれか1項に記載の薄膜トランジスタの製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009000279A JP5185838B2 (ja) | 2009-01-05 | 2009-01-05 | 薄膜トランジスタの製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009000279A JP5185838B2 (ja) | 2009-01-05 | 2009-01-05 | 薄膜トランジスタの製造方法 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004179227A Division JP2006005116A (ja) | 2004-06-17 | 2004-06-17 | 膜形成方法、半導体膜、及び積層絶縁膜 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009094535A JP2009094535A (ja) | 2009-04-30 |
JP5185838B2 true JP5185838B2 (ja) | 2013-04-17 |
Family
ID=40666116
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009000279A Expired - Fee Related JP5185838B2 (ja) | 2009-01-05 | 2009-01-05 | 薄膜トランジスタの製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5185838B2 (ja) |
Families Citing this family (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR102393447B1 (ko) * | 2009-11-13 | 2022-05-03 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 및 그 제작 방법 |
WO2011062002A1 (ja) * | 2009-11-20 | 2011-05-26 | Jx日鉱日石金属株式会社 | スパッタリングターゲット-バッキングプレート接合体及びその製造方法 |
KR20220107336A (ko) | 2009-11-28 | 2022-08-02 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 및 그 제조 방법 |
CN102668028B (zh) | 2009-11-28 | 2015-09-02 | 株式会社半导体能源研究所 | 层叠的氧化物材料、半导体器件、以及用于制造该半导体器件的方法 |
WO2011065210A1 (en) * | 2009-11-28 | 2011-06-03 | Semiconductor Energy Laboratory Co., Ltd. | Stacked oxide material, semiconductor device, and method for manufacturing the semiconductor device |
KR102250803B1 (ko) | 2009-12-04 | 2021-05-11 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 |
US9190522B2 (en) * | 2010-04-02 | 2015-11-17 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device having an oxide semiconductor |
US8629438B2 (en) | 2010-05-21 | 2014-01-14 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
KR102334169B1 (ko) * | 2010-08-27 | 2021-12-01 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 기억 장치, 반도체 장치 |
US8871565B2 (en) * | 2010-09-13 | 2014-10-28 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device |
JP2012238763A (ja) * | 2011-05-12 | 2012-12-06 | Fujitsu Ltd | 半導体装置及び半導体装置の製造方法 |
KR101980195B1 (ko) * | 2012-05-16 | 2019-05-21 | 삼성전자주식회사 | 황 도핑 징크옥시 나이트라이드 채널층을 가진 트랜지스터 및 그 제조방법 |
SG11201505097QA (en) * | 2012-06-29 | 2015-08-28 | Semiconductor Energy Lab | Method for using sputtering target and method for manufacturing oxide film |
CN105529275A (zh) * | 2016-02-03 | 2016-04-27 | 京东方科技集团股份有限公司 | 薄膜晶体管及其制造方法 |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07262801A (ja) * | 1994-03-25 | 1995-10-13 | Murata Mfg Co Ltd | 薄膜発光素子及び発光装置 |
JP3398638B2 (ja) * | 2000-01-28 | 2003-04-21 | 科学技術振興事業団 | 発光ダイオードおよび半導体レーザーとそれらの製造方法 |
JP2002289859A (ja) * | 2001-03-23 | 2002-10-04 | Minolta Co Ltd | 薄膜トランジスタ |
JP4090716B2 (ja) * | 2001-09-10 | 2008-05-28 | 雅司 川崎 | 薄膜トランジスタおよびマトリクス表示装置 |
JP3826755B2 (ja) * | 2001-09-28 | 2006-09-27 | 株式会社村田製作所 | ZnO膜及びその製造方法並びに発光素子 |
TWI227529B (en) * | 2002-05-22 | 2005-02-01 | Kawasaki Masashi | Semiconductor device and display device using the same |
JP2003346559A (ja) * | 2002-05-24 | 2003-12-05 | Okura Ind Co Ltd | 透明導電膜、及びその形成方法 |
JP2004022625A (ja) * | 2002-06-13 | 2004-01-22 | Murata Mfg Co Ltd | 半導体デバイス及び該半導体デバイスの製造方法 |
-
2009
- 2009-01-05 JP JP2009000279A patent/JP5185838B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2009094535A (ja) | 2009-04-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5185838B2 (ja) | 薄膜トランジスタの製造方法 | |
JP2006005116A (ja) | 膜形成方法、半導体膜、及び積層絶縁膜 | |
US9178076B2 (en) | Thin-film transistor | |
TWI429089B (zh) | A thin film transistor, a manufacturing method thereof, and a display device | |
US7927713B2 (en) | Thin film semiconductor material produced through reactive sputtering of zinc target using nitrogen gases | |
JP4660124B2 (ja) | 薄膜トランジスタの製造方法 | |
WO2011132418A1 (ja) | 成膜方法 | |
JP5295439B2 (ja) | 酸化物半導体薄膜層を有する積層構造の製造方法 | |
JP2015142047A (ja) | 積層構造、その製造方法及び薄膜トランジスタ | |
TW202329392A (zh) | 結晶氧化物薄膜、積層體及薄膜電晶體 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110629 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110705 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110901 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120321 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120516 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130108 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130118 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20160125 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |