TWI649804B - 在通孔或溝槽中沈積層的方法、製造電晶體的方法、用於電子裝置的層堆疊、及電子裝置 - Google Patents

在通孔或溝槽中沈積層的方法、製造電晶體的方法、用於電子裝置的層堆疊、及電子裝置 Download PDF

Info

Publication number
TWI649804B
TWI649804B TW104119663A TW104119663A TWI649804B TW I649804 B TWI649804 B TW I649804B TW 104119663 A TW104119663 A TW 104119663A TW 104119663 A TW104119663 A TW 104119663A TW I649804 B TWI649804 B TW I649804B
Authority
TW
Taiwan
Prior art keywords
layer
deposition
substrate
depositing
cathode
Prior art date
Application number
TW104119663A
Other languages
English (en)
Other versions
TW201614726A (en
Inventor
戈塞恩達拉姆
Original Assignee
美商應用材料股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 美商應用材料股份有限公司 filed Critical 美商應用材料股份有限公司
Publication of TW201614726A publication Critical patent/TW201614726A/zh
Application granted granted Critical
Publication of TWI649804B publication Critical patent/TWI649804B/zh

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/04—Coating on selected surface areas, e.g. using masks
    • C23C14/046—Coating cavities or hollow spaces, e.g. interior of tubes; Infiltration of porous substrates
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34—Sputtering
    • C23C14/35—Sputtering by application of a magnetic field, e.g. magnetron sputtering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/34—Gas-filled discharge tubes operating with cathodic sputtering

Abstract

描述一種沈積材料在提供在沈積於基板上方之第一層中的通孔或溝槽中的方法。方法包含提供具有通孔或溝槽之第一層；沈積第二層的第一部分在具有通孔或溝槽的第一層上，其中第二層之第一部分的沈積是藉由具有第一磁鐵配置的磁控濺射陰極實施，第一磁鐵配置可繞著第一旋轉軸旋轉，其中第一磁鐵配置是提供在造成第一沈積方向的第一角座標處；及沈積第二層的第二部分在具有通孔或溝槽的第一層上，其中第二層之第二部分的沈積是藉由磁控濺射陰極實施，其中第一磁鐵配置是提供在造成第二沈積方向的第二角座標處，其中第二角座標是不同於第一角座標。

Description

在通孔或溝槽中沈積層的方法、製造電晶體的方法、用於電 子裝置的層堆疊、及電子裝置
實施例是有關於填充通孔或溝槽之層的沈積、以填充在通孔或溝槽中之材料製造的裝置、及用於沈積具有填充在通孔或溝槽中之材料的層的設備。特別地，實施例是有關於在提供在沈積在基板上方之第一層中的通孔或溝槽中沈積材料的方法、在基板上製造電晶體的方法、用於電子裝置的層堆疊、及電子裝置。
在許多應用中，是期望在例如玻璃基板的基板上沈積薄層。一般而言，基板是在塗佈設備的不同腔室中被塗佈。對於一些應用，是使用氣相沈積技術在真空中塗佈基板。已知一些用以在基板上沈積材料的方法。舉例而言，可藉由物理氣相沈積(physical vapor deposition；PVD)製程、化學氣相沈積(chemical vapor deposition；CVD)製程、或電漿輔助化學氣相沈積(plasma enhanced chemical vapor deposition；PECVD)等方法塗佈基板。通常，製程是在將要被塗佈之基板所在的製程設備或製程腔室中進行。
在最近幾年，電子裝置且特別光電裝置在價格上有明顯的下降。再者，顯示器中的畫素密度是持續地增加。對於薄膜電晶體(thin-film transistors；TFT)顯示器，高密度TFT積集是被期望的。然而，儘管裝置中TFT數目提升，仍企圖提高產量並降低製造成本。
用以提高例如顯示器之畫素密度的一觀點是使用低溫多晶矽(LTPS)-TFT，LTPS-TFT可使用在例如液晶顯示器(LCD)或主動式有機發光二極體(AMOLED)顯示器。在製造LTPS-TFT期間，通孔是以導電材料填充。畫素數目的提升(亦即TFT數目的提升)造成更高深寬比的通孔，通孔將被以導電材料填充。從製造成本及製程放大(scale-up)可能性的觀點來看，以濺射製程填充通孔是有益的。在應用中通孔或溝槽需要被填充的其它應用(亦即製造LTPS-TFT以外的製程)也可從改善的製程中受益。
對於PVD製程，沈積材料可以固相靶材呈現。藉由以高能粒子轟擊靶材，靶材料(亦即將要被沈積的材料)的原子被從靶材轟出。靶材料的原子被沈積在要被塗佈的基板上。在PVD製程中，可以不同的方式配置濺射材料(亦即將要被沈積在基板上的材料)。舉例而言，靶材可由將要被沈積的材料製成，或可具有將要被沈積的材料固定在背襯元件上的背襯元件。包含將要被沈 積之材料的靶材是被支撑或固定在沈積室中預定的位置。
典型地，濺射可被實施作磁控濺鍍，其中是使用磁組件限制電漿以提升濺射情況。需要控制電漿分佈、電漿特性及其它沈積參數以在基板上得到期望的層沈積。舉例而言，具有期望之層性質的均勻層是期望的。據此，考量對於光電裝置及其它大尺寸之裝置的製造需求的增加，需要更進一步地改善用以製造例如顯示器之裝置的製程。
有鑑於上述，提供一種在通孔或溝槽中沈積材料的方法，一種在基板上製造電晶體的方法、一種層堆疊、及一種電子裝置。
根據一實施例，提供一種沈積材料在提供在沈積於基板上方之第一層中的通孔或溝槽中的方法。方法包含提供具有通孔或溝槽之第一層；沈積第二層的第一部分在具有通孔或溝槽的第一層上，其中第二層之第一部分的沈積是藉由具有第一磁鐵配置的磁控濺射陰極實施，其中第一磁鐵配置是提供在造成第一沈積方向的第一角座標處；及沈積第二層的第二部分在具有通孔或溝槽的第一層上，其中第二層之第二部分的沈積是藉由磁控濺射陰極實施，其中第一磁鐵配置是提供在造成第二沈積方向的第二角座標處，其中第二角座標是不同於第一角座標。根據一例子，第一磁鐵配置可繞著第一旋轉軸旋轉。
根據其它實施例，提供一種在基板上製造電晶體的 方法。方法包含沈積材料在提供在沈積於基板上方之第一層中的通孔或溝槽中。沈積材料在通孔或溝槽中包含提供具有通孔或溝槽之第一層；沈積第二層的第一部分在具有通孔或溝槽的第一層上，其中第二層之第一部分的沈積是藉由具有第一磁鐵配置的磁控濺射陰極實施，第一磁鐵配置可繞著第一旋轉軸旋轉，其中第一磁鐵配置是提供在造成第一沈積方向的第一角座標處；及沈積第二層的第二部分在具有通孔或溝槽的第一層上，其中第二層之第二部分的沈積是藉由磁控濺射陰極實施，其中第一磁鐵配置是提供在造成第二沈積方向的第二角座標處，其中第二角座標是不同於第一角座標。
根據又其它實施例，提供用於電子裝置的層堆疊。層堆疊包含沈積在基板上方之第一層及材料的第二層。第一層及第二層是以一種沈積材料在提供在沈積於基板上方之第一層中的通孔或溝槽中的方法沈積。方法包含提供具有通孔或溝槽之第一層；沈積第二層的第一部分在具有通孔或溝槽的第一層上，其中第二層之第一部分的沈積是藉由具有第一磁鐵配置的磁控濺射陰極實施，第一磁鐵配置可繞著第一旋轉軸旋轉，其中第一磁鐵配置是提供在造成第一沈積方向的第一角座標處；及沈積第二層的第二部分在具有通孔或溝槽的第一層上，其中第二層之第二部分的沈積是藉由磁控濺射陰極實施，其中第一磁鐵配置是提供在造成第二沈積方向的第二角座標處，其中第二角座標是不同於第一角座標。
根據又其它實施例，提供電子裝置。電子裝置包含層堆疊。層堆疊包含沈積在基板上方之第一層及材料的第二層。第一層及第二層是以一種沈積材料在提供在沈積於基板上方之第一層中的通孔或溝槽中的方法沈積。方法包含提供具有通孔或溝槽之第一層；沈積第二層的第一部分在具有通孔或溝槽的第一層上，其中第二層之第一部分的沈積是藉由具有第一磁鐵配置的磁控濺射陰極實施，第一磁鐵配置可繞著第一旋轉軸旋轉，其中第一磁鐵配置是提供在造成第一沈積方向的第一角座標處；及沈積第二層的第二部分在具有通孔或溝槽的第一層上，其中第二層之第二部分的沈積是藉由磁控濺射陰極實施，其中第一磁鐵配置是提供在造成第二沈積方向的第二角座標處，其中第二角座標是不同於第一角座標。
從申請專利範圍附屬項、說明書、及圖示是明白更進一步的優點、特徵、觀點、及細節。
1‧‧‧箭頭
90‧‧‧離子佈植
100‧‧‧沈積設備
102‧‧‧腔室
104‧‧‧閥門容室
105‧‧‧閥門單元
114‧‧‧載體
116‧‧‧陽極
121‧‧‧磁組件
122‧‧‧陰極
123a、123b、123c‧‧‧電源
141‧‧‧第一氣體槽群組
142‧‧‧第二氣體槽群組
143‧‧‧第三氣體槽群組
150‧‧‧層堆疊
151‧‧‧基板
152‧‧‧主動通道層
152a‧‧‧主動通道
152d‧‧‧汲極區域
152s‧‧‧源極區域
153‧‧‧閘極絕緣體層
162‧‧‧第一部分
164‧‧‧第二部分
172、180‧‧‧介電層
173‧‧‧通孔
174‧‧‧導電材料
176‧‧‧鈍化層
178‧‧‧共同電壓電極
182‧‧‧畫素電極
202、204、206、208、210、212、214、216、218、601、602‧‧‧方塊
300A、300B‧‧‧沈積方向
301‧‧‧第一外沈積組件
302‧‧‧第二外沈積組件
303‧‧‧內沈積組件
407‧‧‧電漿管
410‧‧‧軸
451‧‧‧基板
452‧‧‧下層
470‧‧‧角度
471‧‧‧線
472‧‧‧層
474‧‧‧第二部分
474a‧‧‧第一部分
500‧‧‧控制器
d‧‧‧厚度
w‧‧‧寬度
為了可了解本發明上述之特點的細節，簡要摘錄於上之本揭露更詳細的說明會配合實施例提供。所附圖式係有關於本發明的實施例且係說明如下：第1A至1I圖顯示基板之部分的示意圖，其中根據實施例之層堆疊是沈積在基板上；第2圖顯示繪示根據所述實施例並對應第1A至1I圖之沈積 材料層在基板上方之方法的流程圖；第3A圖顯示根據所述實施例之用於在第一製程情況中沈積材料層之設備的示意圖；第3B圖顯示根據所述實施例之用於在第二製程情況中沈積材料層之設備的示意圖；第4A及4B圖繪示根據所述實施例之第一及第二製程情況；第5A及5B圖顯示沈積層的結果示意圖，其中第5A圖顯示根據所述實施例之層的第一部分，且第5B圖顯示所述實施例之層的第一及第二部分；及第6圖顯示繪示根據所述實施例之在基板上方沈積材料層之方法的流程圖。
以下將配合描繪於圖中的一或多個實施例而對本發明的各個實施例有更完整之揭示。在以下對於圖式的敘述中，相同的元件符號指示相同的元件。在以下，只針對各個實施例間的差異進行描述。所提供的各個例子只是用以解釋本發明，而非限定本發明。此外，作為一個實施例之一部分所描述的特徵，也能夠用於其他實施例或與其他實施例相結合，產生更多的實施態樣。本發明包括這類的調整及變化。
根據所述實施例，是提供層堆疊以填充通孔或溝槽，其中是藉由提供磁組件不同的角座標，例如以線源(line source)， 來改善階梯覆蓋。舉例而言，線源可藉由旋轉的(rotary)陰極或可旋轉的(rotatable)陰極提供。
第1A圖顯第一沈積製程202(參見第2圖)之後的層堆疊150。主動通道層152沈積在基板151上方。主動通道層152包含主動通道152a、源極區域152s、及汲極區域152d。根據典型的實施例，主動通道層152可為多晶矽層。多晶矽層可藉由例如從濺射陰極沈積矽及結晶化沈積的矽層製造。根據典型的例子，結晶化製程可藉由雷射製程、藉由催化製程、或藉由其它製程實施。
根據一例子，可使用準分子雷射退火(excimer laser annealing；ELA)。根據其它例子，可使用利用脈衝快速熱退火(pulsed rapid thermal annealing；PRTA)技術的增強的金屬誘發橫向結晶(metal-induced lateral crystallization；MILC)。又更進一步的技術包含連續晶粒矽(continuous grain silicon；CGS)方法、連續波(continuous wave；CW)雷射方法及相繼的橫向固化(sequential lateral solidification；SLS)。典型地，這些製程包含退火製程，其中能量撞擊夠短而能避免損傷基板151。
用以在玻璃基板上製造薄膜電晶體(TFT)的技術包含非晶矽(amorphous silicon；a-Si)製程及低溫多晶矽(low temp polysilicon；LTPS)製程。a-Si製程與LTPS製程之間的主要差異是裝置的電性及製程的複雜性。LTPS TFT具有較高的遷移率，但用以製造LTPS TFT的製程更複雜。雖然a-Si TFT具有較低的遷移 率，但用以製造a-Si TFT的製程簡單。根據所述實施例，可改善LTPS TFT製程。LTPS TFT製程為可有利地使用所述實施例的一例子。
在第1B圖中，閘極絕緣體層153提供在主動通道層152上方(參見第2圖中的方塊204)。可參見第1A至1E圖中所述的一些層，例如主動通道層152、形成閘極的材料層、及其它層，是在LTPS TFT製程期間被成形(structured)。例如由於蝕刻的成形可根據該發明所屬技術領域中具有通常知識者已知的任何方法實施，且不在本揭露中敘述。對於該發明所屬技術領域中具有通常知識者而言，所述之後的沈積製程之間是否使用成形製程將為顯而易見的。
第1C圖顯示層的第一部分162。根據所述實施例，第一部分162是以要被沈積在基板上之材料的第一沈積方向並以柱成長沈積(參見第2圖中的方塊206)。第一沈積方向造成第一柱成長方向。第1D圖顯示層的第二部分164。根據所述實施例，第二部分164是以要被沈積在基板上之材料的第二沈積方向及以柱成長沈積(參見第2圖中的方塊208)。第二沈積方向造成第二柱成長方向。根據所述實施例，沈積方向可被稱作主要的沈積方向或平均的沈積方向。舉例來說，即使沈積分佈可能具有一些方向上的散佈，沈積分佈典型地具有材料的主要或平均方向。
根據所述實施例，材料層沈積在基板上方，材料層亦即具有單一層之物理性質的層，其中材料層包含第一柱成長方 向及第二柱成長方向，其中第二柱成長方向不同於第一柱成長方向。根據所述實施例，用以柱成長的製程參數可如以下所述。示例的製程參數有關於鉬的沈積，且其它材料的情況可具有用以此其它材料之柱成長的其它製程參數。
在此討論的柱成長可理解為具有柱晶粒的形態，其中晶粒在一方向上，亦即沿著柱的方向上，具有顯著的大長度，此方向被稱作柱成長方向。根據一些實施例，柱成長可提供用以20nm至500nm，或更厚，特別是100nm至400nm的膜厚度。又更進一步的製程參數可擇自群組：0.1Pa至1Pa的沈積壓力，特別是0.2Pa至0.5Pa的沈積壓力，每個陰極3kW至60kW的沈積功率，更具體地每個陰極20kW至40kW的沈積功率，沈積功率可取決於系統幾何形狀。
如第2圖之方塊210所示，實施離子佈植製程。離子佈植也在第1E圖中以箭頭90繪示。離子佈植製程提供用以源極區域152s及汲極區域152d的摻雜。在離子佈植製程期間，電晶體的閘電極是用作遮罩。因此，是實施自對準(self-aligned)摻雜製程。根據第一柱成長方向及第二柱成長方向，其中第二柱成長方向不同於第一柱成長方向，是顯著地降低離子穿過遮罩而至通道的可能性，遮罩亦即閘電極。降低穿過閘電極之離子的通道作用(channeling)減少不期望之主動通道區域的摻雜。
根據所述實施例，對於閘電極層(或使用離子佈植之其它應用的其它層)，層的厚度可為200nm或更厚，特別地300nm 或更厚。又更進一步附加的或替代的實施例，用以遮蓋之層的第一部分的厚度及/或用以遮蓋之層的第二部分的厚度可為40nm或更厚，特別地100nm或更厚。根據所述之一些實施例，閘電極層可為金屬層，特別地，其中層可為MoW層、Mo層、Ti層、Al層、Cu層；包括MoW、Mo、Ti、Al、Cu中二或更多的層；或包括MoW、Mo、Ti、Al、Cu中一或更多之合金的層。
第1F圖顯示層堆疊150，其中介電層172是被提供(參見第2圖中的方塊212)。舉例而言，介電層可為層間介電質。介電層172可為氧化矽層、氮化矽層、氮氧化矽層、或其它適合的介電層。在介電層172中蝕刻出通孔173。以導電材料174填充通孔173，如第1G圖中所示(也參見第2圖中的方塊214)。
根據可與所述其它實施例結合之所述實施例，層堆疊及/或對應的裝置具有高密度電晶體積集。舉例而言，裝置可具有每英吋300畫素(pixels per inch；PPI)或更高的畫素密度。據此，接觸孔(亦即通孔)的尺寸是被縮小，且接觸孔的錐角被增加。根據所述實施例，藉由提供以第一沈積方向填充通孔之層的第一部分改善階梯覆蓋60%或更高，其中是以具有第一磁鐵配置之磁控濺射陰極實施填充通孔之層的第一部分的沈積，磁控濺射陰極可繞著第一旋轉軸旋轉，其中第一磁鐵配置是提供在造成第一沈積方向之第一角座標之處。再者，是以具有第一磁鐵配置的磁控濺射陰極實施填充通孔之層的第二部分的沈積，其中第一磁鐵配置是提供在造成第二沈積方向的第二角座標處。據此，可藉由提 供二或更多磁控管的角座標改善階梯覆蓋。舉例而言，磁控管可提供在可旋轉的濺射陰極中處，濺射陰極形成沿著陰極的旋轉軸延伸的線源。可藉由數個線源並藉由不同角座標的磁控管沈積材料來改善階梯覆蓋，這結果是不可預期的。
根據所述實施例，通孔可以選自由Mo、W、Mo、Ti、Al、Cu、上述之組合，及包含Mo、W、Mo、Ti、Al、Cu之合金構成之群組的材料填充。特別地，導電材料174可沈積自具有高導電性之上述群組的材料，例如鋁，且像鉬或鈦的材料可用作黏附層。
第2圖中的方塊216繪示鈍化層176及共同電壓(common-voltage；Vcom)電極178的位置，鈍化層176例如有機鈍化層例如漆(lacquer)。這也繪示在第1H圖中。提供的鈍化層是具有通孔，在共同電壓電極178與畫素電極182之間提供其它的介電層180之後，可填充通孔以提供畫素電極182(參見第2圖中的方塊218)。根據可與所述其它實施例結合之所述實施例，也填充鈍化層176中之線的畫素電極可被濺射。舉例而言，畫素電極可從透明導電氧化物(transparent conductive oxide；TCO)沈積，以形成TCO層。根據可與所述其它實施例結合的一些實施例，TCO層可包含氧化銦錫(indium tin oxide；ITO)層、摻雜的ITO層、雜質摻雜的ZnO、In2O3、SnO2及CdO，ITO(In2O3：Sn)、AZO(ZnO：Al)、IZO(ZnO：In)、GZO(ZnO：Ga)；或包含ZnO、In2O3及SnO2或由ZnO、In2O3及SnO2之組合所構成之多成分的氧化 物；或上述之組合中其中至少一者。
第1A至1I圖中繪示的例子是有關於通孔的填充。又根據其它實施例，根據所述實施例之具有改善之階梯覆蓋的填充也可被提供用於填充溝槽。
根據可與所述其它實施例結合的實施例，可如參照第3A及3B圖所述提供用於沈積層(例如在基板上方的閘極形成層)的設備。第3A圖顯示根據所述實施例之沈積設備100的剖面示意圖。典型地，是顯示一個用於在真空腔室102中沈積層的真空腔室102。如第3A圖中所示，可鄰近腔室102提供其它的腔室102。真空腔室102可藉由具有閥門容室104及閥門單元105的閥門分離自鄰近的腔室。如箭頭1所示，在具有基板151在載體114上的載體114送入真空腔室102中之後，可關閉閥門單元105。據此，真空腔室102中的氣壓可獨立地藉由例如以連接至腔室102的真空幫浦所產生的技術真空，及/或藉由送入腔室102中之沈積區域中的製程氣體控制。如上所述，對於許多大面積製程應用，大面積基板是被載體支撑。然而，所述實施例並不限於此，也可使用用於傳送基板穿過處理設備或處理系統的其它傳送元件。
在腔室102中提供傳送系統，以傳送具有基板在載體114上的載體114至腔室102中及腔室102外。於此所使用的詞語「基板」應包括例如玻璃基板、晶圓、例如藍寶石或類似的透明結晶的薄片、或玻璃板材的基板。
如在第3A圖中所示，例如陰極122的沈積源提供 在腔室102中。舉例而言，沈積源可為具有將要被沈積在基板上之材料的靶材的可旋轉式陰極。根據可與所述其它實施例結合的實施例，陰極可為具有磁組件121在陰極中的可旋轉式陰極。可實施磁控濺鍍以沈積層。典型地如第3A圖中所示，各對鄰近的陰極可連接至電源123a至123c。根據沈積製程的性質，在靶材陣列中，不是各對鄰近的陰極可連接至AC電源，就是各陰極可連接至DC電源。第3A圖中顯示DC電源，其中陽極116更進一步地連接至電源。根據可與所述其它實施例結合的一些實施例，陰極122是連接至AC電源，使得陰極可以其它方式被偏壓。舉例而言，可提供AC電源(例如中頻(middle frequency；MF)電源)，用以沈積氧化鋁(Al2O3)層。在此例中，作為包含陰極及陽極之完整電路的陰極可在沒有附加之陽極的情況下操作，陽極可例如被移除，且陽極係由陰極122對所提供。
如在第3A圖所示例的，第一外沈積組件301可連接至用於提供第一反應氣體組成物的第一氣體槽群組141，第二外沈積組件302可連接至用於提供第二反應氣體組成物的第二氣體槽群組142，且內沈積組件303可連接至用於提供第三反應氣體組成物至內沈積組件的第三氣體槽群組143。然而，所有的沈積組件也可連接至用於提供處理氣體的相同氣體槽群組。
根據可與所述其它實施例結合的實施例，是裝配控制器500以共同地或獨立地控制一或更多電源。舉一例來說，是裝配控制器500以控制用於供應第一功率至第一外沈積組件及第 二外沈積組件的第一電源。也可裝配控制器以控制用於供應第二功率至內沈積組件的第二電源123b。參照第3A及3B圖之典型實施例，用於供應第一功率至第一外沈積組件及第二外沈積組件的第一電源可包含二個分離的電源123a、123c，電源123a、123c用於供應第一功率至第一外沈積組件及第二外沈積組件。
如在第3A及3B圖中所示，是提供例如陰極122的沈積源在腔室102中。舉例而言，沈積源可為具有將要被沈積在基板上之材料的靶材的可旋轉式陰極。典型地，陰極可為具有磁組件121在陰極中的可旋轉式陰極。據此，可實施磁控濺鍍以在基板上沈積材料。典型地，如第3A及3B圖中所示，可以旋轉的陰極及可旋轉的磁組件實施沈積製程，磁組件亦即在陰極中可旋轉的磁軛。
在此所使用的「磁控濺鍍」是關於使用磁控管(亦即磁組件，亦即能產生磁場的單元)執行的濺射。典型地，此磁組件是由一或更多磁鐵組成。這些磁鐵是典型地以一種方式配置在可旋轉的靶材中或耦接至平坦的靶材，使得自由電子被捕捉在產生的磁場中，磁場是產生在可旋轉之靶材表面下方。此磁組件也可配置耦接至平坦的陰極。根據典型的實施例，磁控濺鍍可藉由雙磁控管陰極實現，亦即陰極122，例如但不限於TwinMagTM陰極組件。特別地，可應用包含雙陰極的靶材組件於自靶材的中頻(middle frequency；MF)濺射。根據典型的實施例，沈積室中的陰極可為可替換的。據此，在要被濺射之材料已經被消耗掉之後， 替換靶材。
根據可與所述其它實施例結合的不同實施例，濺射可被實施為DC濺射、MF濺射、RF濺射、或脈衝濺射。如在此所述，一些沈積製程可有益地應用MF、DC或脈衝濺射。然而，也可應用其它濺射方法。
第3A及3B圖中顯示具有提供在陰極中的磁組件121或磁控管的數個陰極122。根據可與所述其它實施例結合的一些實施例，根據所述實施例的濺射可以三或更多的陰極實施。然而，特別地對於大面積沈積的應用，可提供陰極或陰極對陣列。舉例而言，可提供三或更多的陰極或陰極對，例如三個、四個、五個、六個或甚至更多個陰極或陰極對。陣列可提供在一真空腔室中。再者，可典型地定義陣列，使得鄰近的陰極或陰極對例如藉由具有互相作用的電漿限制而互相影響。
如第3A圖中所示，旋轉磁鐵組件以提供以箭頭300A指示的沈積方向。提供造成第一柱成長方向的第一沈積方向。如第3B圖中所示，旋轉磁鐵組件以提供以箭頭300B指示的沈積方向。提供造成改善的階梯覆蓋的第二沈積方向。
所述有關於在基板上製造電晶體，特別是LPS-TFT，其中閘電極是用作用於自對準摻雜的遮罩的實施例，可例如使用DC濺射製程以沈積鉬(molybdenum；Mo)、鉬-鎢(molybdenum-tungsten；MoW)、鈦(titanium；Ti)、鋁(aluminum；Al)、銅(copper；Cu)、及含有一或更多上述元素之合金。然而，也可使 用例如以MF濺射製程濺射或可以化學氣相沈積(CVD)製程沈積的其它材料，此其它材料可藉由從第一位置移動磁控濺射陰極的磁組件至第二位置以具有第一沈積方向及第二方向之改善的階梯覆蓋，以成長方向之成本有效控制的觀點是有益地被使用。所述用於此其它材料的例子可為透明的導電氧化物。
根據可與所述其它實施例結合的不同實施例，可以直流(direct current；DC)濺射、中頻(middle frequency；MF)濺射、RF濺射、或脈衝濺射實施濺射。如在此所述，一些沈積製程可有益的應用MF、DC或脈衝濺射。然而，也可應用其它濺射方法。根據所述的實施例，中頻的頻率是在0.5kHz至350kHz的範圍，例如10kHz至50kHz。
根據可與所述其它實施例結合的一些實施例，根據所述實施例的濺射可利用三或更多陰極實施。然而，特別對於大面積沈積的應用，可提供具有六或更多陰極(例如十或更多陰極)的陣列。陣列可提供在一真空腔室中。再者，可典型地定義陣列，使得鄰近的陰極或陰極對例如藉由具有互相作用的電漿限制而互相影響。根據典型的實施例，濺射可藉由旋轉的陰極陣列實施，旋轉的陰極陣列例如但不限於例如應用材料股份有限公司之PiVot的系統。
根據可與所述其它實施例結合的一些實施例，所述實施例可用於顯示器物理氣相沈積，亦即用於顯示器市場之大面積基板上的濺射沈積。平板顯示器或行動電話顯示器可製造在大 面積基板上。根據一些實施例，大面積基板或各自的載體(其中載體具有數個基板)可具有至少0.67m2的尺寸。典型地，尺寸可為約0.67m2(0.73x0.92m-第4.5代(GEN 4.5))至約8m2，更典型地約2m2至約9m2或甚至大至12m2。根據一些實施例，大面積基板或各自的載體可具有1.4m2或更大的尺寸。典型地，所述的基板或載體為大面積基板，根據所述實施例是提供用於此基板或載體的結構、設備(例如陰極組件)及方法。舉例而言，大面積基板或載體可為對應至約0.67m2(0.73x0.92m)的第4.5代(GEN 4.5)的基板、對應至約1.4m2(1.1m x 1.3m)的第5代(GEN 5)的基板、對應至約4.29m2(1.95m x 2.2m)的第7.5代(GEN 7.5)的基板、對應至約5.7m2(2.2m x 2.5m)的第8.5代(GEN 8.5)的基板，或甚至對應至約8.7m2(2.85m×3.05m)的第10代(GEN 10)的基板。可相似地實施甚至更大世代例如第11代(GEN 11)及第12代(GEN 12)及對應的基板面積。
根據可與所述其它實施例結合的又更進一步的實施例，靶材料可選自由鋁、矽、鉭、鉬、鈮、鈦、銦、鎵、鋅、氮化鈦(TiN)、銀及銅所構成之群組。特別地，靶材料可選自由銦、鎵及鋅所構成之群組。反應性濺射製程典型地提供這些靶材料的沈積氧化物。然而，也可沈積氮化物或氮氧化物(oxi-nitrides)。
根據所述實施例，方法提供用於靜態(static)沈積製程的基板定位的濺射沈積。典型地，特別對於大面積基板處理，例如處理垂直位向的大面積基板，靜態沈積及動態沈積之間可被 區別。根據可與所述其它實施例結合的一些實施例，所述的基板及/或載體及所述用於使用氣體分配系統的設備可被裝配用於垂直的基板製程。可以理解的是，詞語「垂直的基板製程」係區別於「水平的基板製程」。亦即，垂直的基板製程係有關於在基板製程期間載體與基板之一實質上垂直的方位，其中離精確的垂直的方位的微度誤差，例如大至10°或甚至大至15°，仍是視為垂直的基板製程。舉例而言，具有小斜度之垂直基板的方位造成更穩定的基板傳送或降低粒子汙染被沈積之層的風險。或者，水平的基板方位是可能的。舉例而言，對於水平的基板方位，陰極陣列也實質上能為水平的。又，例如在離垂直的方位-15°至+15°之間的垂直基板方位，減少用於大面積基板製程的佔地面積，且因此減少持有成本(cost of ownership；CoO)。
據此，靜態的沈積製程可理解為具有靜態位置的沈積製程、具有實質上靜態位置的沈積製程、或具有部分靜態位置之基板的沈積製程。所述的靜態沈積製程，可明顯地區隔於動態沈積製程，動態沈積製程沒有用於靜態沈積製程的基板位置在沈積期間完全沒有任何移動的必要性。根據可與所述其它實施例結合的又更進一步的實施例，該發明所屬技術領域中具有通常知識者仍認為是靜態沈積之從完全靜態的基板位置偏離，例如如上所述之基板的振盪、擺動或任何其它的動作，可附加地或替代地藉由陰極或陰極陣列之動作(例如擺動、振盪或類似的動作)提供。基板及陰極(或陰極陣列)可例如在基板傳送方向上、實質上正交 於基板傳送方向的橫向方向上、或兩者，相對於彼此移動。
根據又更進一步的實施例，具有第一沈積方向之第一部分及不同之第二沈積方向之第二部分的層的製造也可實施在動態沈積系統中，其中是藉由二或更多源(source)移動基板。在此例中，當決定用於製造過程的沈積方向時，可將基板的傳送速度納入考量。
根據可與所述其它實施例結合之所述實施例，可藉由在第一沈積方向及不同的第二沈積方向之間做轉換，其中是旋轉磁控管以具有提供不同沈積方向的不同角座標，來改善沈積在通孔或溝槽中之層的階梯覆蓋。根據可與所述其它實施例結合的一些實施例，磁組件的角座標可實施為來回轉換而未關閉濺射製程，例如所謂的磁組件「擺動」。又或者，當磁組件從一角座標移動至另一角座標時，也可能關閉濺射陰極，例如所謂的「分離濺射模式(split Sputter mode)」。
第4A圖顯示具有磁組件121提供在陰極中的陰極122，磁組件121例如在支撑靶材料的背襯管中。如軸410所示及箭頭所顯示，可旋轉磁組件121偏離自垂直的沈積方向，亦即以具有第一角座標。垂直的方向，亦即正交基板451之表面的方向，是以線471顯示。根據可與所述其它實施例結合的典型實施例，角度470可為10°或更大，例如20°至60°，例如約25°至40°，例如約30°。
第4A圖繪示限制的電漿管407及分別相對於線471 或基板451之磁組件121的角度位置所造成之沈積方向(參見箭頭300A)。結果，如第5A圖中所示，層的第一部分474a是成長在基板451上，其中材料是傾向塗佈在通孔或溝槽的一側。第4A至5B圖中所示的基板451可為上述的基板，但也可為具有一或更層提供在基板上的基板。第5A及5B圖綱要性地顯示具有通孔(或溝槽)提供在層中的層472及下層452，層472及下層452都提供在基板451上。
在沈積層的第一部分474a之後，旋轉磁組件121至典型地顯示在第4B圖中的第二位置，亦即至第二角座標。磁組件121的第二位置提供箭頭300B所指示的第二沈積方向。結果，如第5B圖中所示，層的第二部分474成長在層的第一部分474a上。第二部分是被沈積，其中材料是傾向塗佈在通孔或溝槽的另一側。根據所述實施例，可提供通孔或溝槽中的層厚度d及佈局寬度w。階梯覆蓋是藉由最薄的寬度w除以層厚度d之比提供。根據典型的實施例，所述在通孔或溝槽中沈積層的方法可提供60%或更高的階梯覆蓋。
根據可與所述其它實施例結合的又更進一步的實施例，是提供一或更多次之磁組件的第一位置及磁組件的第二位置之間的轉換，或反之亦然。舉例而言，磁組件的第一位置及磁組件的第二位置之間的轉換可為連續的動作或準連續(quasi-continuous)的動作，例如來來回回的動作。根據一些實施例，磁控濺射陰極可為具有旋轉之靶材的可旋轉磁控濺射陰極， 其中可旋轉的磁控濺射靶材形成線源(line source)。所述階梯覆蓋是以線源提升，同時仍能例如在大面積基板上，從低的製造成本及從可旋轉的陰極濺射之方法放大(up-scaling)的可能性得益，這結果是不可預期的。舉例而言，可提供陣列陰極陣列使得磁控濺射陰極是沈積源陣列中至少三沈積源中的一沈積源。
根據所述實施例，溝槽或通孔在通孔或溝槽之底部處可具有3nm或更薄的寬度。又更進一步附加地或替代地，溝槽或通孔可具有70°或更大的錐角。藉由提供此些觀點的一或兩者，可實現300ppi或更高的畫素密度。
根據一些實施例，舉例而言，用於ITO或其它透明導電氧化物(TCO)之畫素電極的厚度為30nm至100nm，例如約50nm，且用於金屬之畫素電極的厚度可例如為150nm至500nm，例如250nm至350nm。
根據可與所述其它實施例結合的一些實施例，層可為金屬層，特別地，層可為MoW層、Mo層、Ti層、Al層、Cu層；包括MoW、Mo、Ti、Al、Cu中二或更多的層；或包括MoW、Mo、Ti、Al、Cu中一或更多之合金的層。根據其它實施例，例如第1I圖中的畫素電極182，層可包含擇自由：氧化銦錫(indium tin oxide；ITO)層、摻雜的ITO層、雜質摻雜的ZnO、In2O3、SnO2及CdO，ITO(In2O3：Sn)、AZO(ZnO：Al)、IZO(ZnO：In)、GZO(ZnO：Ga)；或包含ZnO、In2O3及SnO2或由ZnO、In2O3及SnO2之組合所構成之多成分的氧化物；或上述之組合所構成之群組的 一或更多元素。
雖然所述一些實施例關於製造例如低溫多晶矽(LTPS)TFT之電晶體，所述用於此方法的實施例可有利地被使用，其它應用也可從所述實施例中得益。第6圖顯示沈積第二層材料在具有通孔或溝槽之第一層上方的方法，其中是以第一沈積方向在具有通孔或溝槽之第一層上沈積層的第一部分(參見第6圖中的方塊601)，其中是以具有第一磁鐵配置的磁控濺射陰極實施第二層之第一部分的沈積，磁控濺射陰極可繞著第一旋轉軸旋轉，其中第一磁鐵配置是提供在造成第一沈積方向的第一角座標處。第二層的第二部分是沈積具有通孔或溝槽的第一層上(參見第6圖中的方塊602)，其中是以磁控濺射陰極實施第二層的第二部分的沈積，其中第一磁鐵配置是提供在造成第二沈積方向的第二角座標處，其中第一角座標是不同於第二角座標。
根據又更進一步的所述實施例，是顯示在基板上方沈積材料層的方法。方法包含以造成第一柱成長方向的第一沈積方向沈積層的第一部分；以造成第二柱成長方向的第二沈積方向沈積層的第二部分，其中第二柱成長方向不同於第一柱成長方向。對於層的柱成長，舉例而言，在沈積層的第一部分期間，第一沈積方向可實質上固定，及/或舉例而言，在沈積層的第二部分期間，第二沈積方向可實質上固定。可提供用於角成長的第一沈積方向，其中第一沈積方向是由磁控濺射陰極之磁鐵配置的第一角座定義，及/或其中第二沈積方向是由磁控濺射陰極之磁鐵配置 的第二角座定義。
雖然前述內容以提供本發明之實施例，本發明的其他和更進一步之實施例可以被設計而不脫離本發明的基本範圍，本發明的範圍將由隨後附之申請專利範圍決定。

Claims (20)

  1. 一種沈積一材料在提供在沈積於一基板上方之一第一層中的一通孔或一溝槽中的方法，該方法包括：提供具有該通孔或溝槽之該第一層；沈積一第二層的一第一部分在具有該通孔或溝槽的該第一層上，其中該沈積該第二層的該第一部分是藉由具有一第一磁鐵配置的一磁控濺射陰極實施，其中該第一磁鐵配置是提供在造成一第一沈積方向的一第一角座標處；及沈積該第二層的一第二部分在具有該通孔或溝槽的該第一層上，其中該沈積該第二層的該第二部分是藉由該磁控濺射陰極實施，其中該第一磁鐵配置是提供在造成一第二沈積方向的一第二角座標處，其中該第二角座標是不同於該第一角座標。
  2. 如申請專利範圍第1項所述之方法，其中該磁控濺射陰極是具有一旋轉的靶材之一可旋轉的磁控濺射陰極，其中該可旋轉的磁控濺射陰極形成一線源。
  3. 如申請專利範圍第2項所述之方法，其中該旋轉的靶材繞著一第一旋轉軸旋轉。
  4. 如申請專利範圍第1項所述之方法，其中該磁控濺射陰極是一沈積源陣列中至少三個沈積源之一個沈積源。
  5. 如申請專利範圍第1項所述之方法，其中該第二層具有60%或更多的一階梯覆蓋。
  6. 如申請專利範圍第2或3項所述之方法，其中該磁控濺射陰極是一沈積源陣列中至少三個沈積源之一個沈積源。
  7. 如申請專利範圍第2至4項其中任一所述之方法，其中該第二層具有60%或更多的一階梯覆蓋。
  8. 如申請專利範圍第1至5項其中任一所述之方法，其中該通孔或溝槽在該通孔或溝槽的底部具有3nm或更薄的一寬度。
  9. 如申請專利範圍第1至5項其中任一所述之方法，其中該溝槽或通孔具有70°或更大的一錐角。
  10. 如申請專利範圍第1至5項其中任一所述之方法，其中該第一層與該第二層中至少一者是一金屬層。
  11. 如申請專利範圍第10項所述之方法，其中該第一層與該第二層中至少一者是一MoW層、一Mo層、一Ti層、一Al層、一Cu層、包括MoW、Mo、Ti、Al、Cu中二或更多的一層、MoW、Mo、Ti、Al、Cu中一或更多之一合金的一層。
  12. 如申請專利範圍第1至5項其中任一所述之方法，其中該第一層與該第二層中至少一者包括擇自由氧化銦錫(indium tin oxide；ITO)層、摻雜的ITO層、雜質摻雜的ZnO、In2O3、SnO2及CdO，ITO(In2O3：Sn)、AZO(ZnO：Al)、IZO(ZnO：In)、GZO(ZnO：Ga)、或包含ZnO、In2O3及SnO2或由ZnO、In2O3及SnO2之組合所構成之多成分的氧化物；或上述之組合構成之群組之一或更多元素。
  13. 一種在一基板上製造一電晶體的方法，包括：如申請專利範圍第1至5項其中任一所述之沈積一材料在提供在沈積於一基板上方之一第一層中的一通孔或一溝槽中的方法。
  14. 如申請專利範圍第13項所述之方法，其中該第一層是沈積在該電晶體的一閘極上方，該閘極是沈積在一閘絕緣體上方，該閘絕緣體是沈積在一主動通道層上方，其中是以該閘極遮蓋該主動通道層來實施一離子佈植。
  15. 如申請專利範圍第14項所述之方法，其中該離子佈植提供該主動通道層之一接觸區域至該電晶體之一源極的一摻雜，及該主動通道層之一更進一步的接觸區域至該電晶體之一汲極 的一摻雜。
  16. 一種用於一電子裝置的一層堆疊，包括：一第一層及一材料的一第二層，沈積在一基板的上方，該材料是以如申請專利範圍第1至5項其中任一所述之方法製造。
  17. 一種用於一電子裝置的一層堆疊，包括：一第一層及一材料的一第二層，沈積在一基板的上方，該材料是以如申請專利範圍第13項所述之方法製造。
  18. 一種電子裝置，包括：如申請專利範圍第16項所述之層堆疊。
  19. 如申請專利範圍第18項所述之電子裝置，其中該電子裝置是一光電裝置。
  20. 如申請專利範圍第19項所述之電子裝置，其中該電子裝置是一平板顯示器或一行動電話顯示器。
TW104119663A 2014-06-23 2015-06-18 在通孔或溝槽中沈積層的方法、製造電晶體的方法、用於電子裝置的層堆疊、及電子裝置 TWI649804B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
PCT/US2014/043610 WO2015199640A1 (en) 2014-06-23 2014-06-23 Method of depositing a layer in a via or trench and products obtained thereby
??PCT/US2014/043610 2014-06-23

Publications (2)

Publication Number Publication Date
TW201614726A TW201614726A (en) 2016-04-16
TWI649804B true TWI649804B (zh) 2019-02-01

Family

ID=51211334

Family Applications (1)

Application Number Title Priority Date Filing Date
TW104119663A TWI649804B (zh) 2014-06-23 2015-06-18 在通孔或溝槽中沈積層的方法、製造電晶體的方法、用於電子裝置的層堆疊、及電子裝置

Country Status (5)

Country Link
JP (1) JP6386106B2 (zh)
KR (2) KR20170018074A (zh)
CN (1) CN106460148B (zh)
TW (1) TWI649804B (zh)
WO (1) WO2015199640A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2024516382A (ja) * 2021-04-19 2024-04-15 アプライド マテリアルズ インコーポレイテッド スパッタ堆積源、マグネトロンスパッタカソード、および基板上に材料を堆積させる方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6242348B1 (en) * 1999-10-04 2001-06-05 National Semiconductor Corp. Method for the formation of a boron-doped silicon gate layer underlying a cobalt silicide layer
JP2011091242A (ja) * 2009-10-23 2011-05-06 Elpida Memory Inc 半導体装置の製造方法
JP2013506756A (ja) * 2009-10-02 2013-02-28 アプライド マテリアルズ インコーポレイテッド 基板をコーティングするための方法およびコータ

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0211758A (ja) * 1988-06-28 1990-01-16 Nec Corp スパッタ装置
US6143140A (en) * 1999-08-16 2000-11-07 Applied Materials, Inc. Method and apparatus to improve the side wall and bottom coverage in IMP process by using magnetic field
TWI242052B (en) * 2004-03-19 2005-10-21 Promos Technologies Inc Physical vapor deposition process and apparatus thereof
JP2006083408A (ja) * 2004-09-14 2006-03-30 Shin Meiwa Ind Co Ltd 真空成膜装置
US7994002B2 (en) * 2008-11-24 2011-08-09 Applied Materials, Inc. Method and apparatus for trench and via profile modification

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6242348B1 (en) * 1999-10-04 2001-06-05 National Semiconductor Corp. Method for the formation of a boron-doped silicon gate layer underlying a cobalt silicide layer
JP2013506756A (ja) * 2009-10-02 2013-02-28 アプライド マテリアルズ インコーポレイテッド 基板をコーティングするための方法およびコータ
JP2011091242A (ja) * 2009-10-23 2011-05-06 Elpida Memory Inc 半導体装置の製造方法

Also Published As

Publication number Publication date
TW201614726A (en) 2016-04-16
KR20170127051A (ko) 2017-11-20
JP6386106B2 (ja) 2018-09-05
CN106460148A (zh) 2017-02-22
KR20170018074A (ko) 2017-02-15
WO2015199640A1 (en) 2015-12-30
CN106460148B (zh) 2018-12-04
JP2017520683A (ja) 2017-07-27

Similar Documents

Publication Publication Date Title
TWI655677B (zh) 沈積層的方法、製造電晶體的方法、用於電子裝置的層堆疊及電子裝置
TWI524432B (zh) 沉積薄膜電晶體之方法與系統
JP6204917B2 (ja) アルゴンガス希釈によるシリコン含有層を堆積するための方法
TWI435943B (zh) 薄膜金屬氮氧化半導體
US20160254285A1 (en) Thin Film Transistor and Method of Fabricating the Same, Array Substrate and Method of Fabricating the Same, and Display Device
CN108700788A (zh) 用于液晶显示器的高电容电容器的界面工程
CN103839826A (zh) 一种低温多晶硅薄膜晶体管、阵列基板及其制作方法
JP6142300B2 (ja) 薄膜トランジスタの製造方法
TWI649804B (zh) 在通孔或溝槽中沈積層的方法、製造電晶體的方法、用於電子裝置的層堆疊、及電子裝置
CN104617151B (zh) 低温多晶硅薄膜晶体管及制作方法、阵列基板及显示装置
US8840763B2 (en) Methods for stable process in a reactive sputtering process using zinc or doped zinc target
JP2008218796A (ja) 薄膜トランジスタの製造装置及びその製造方法
JP2011142174A (ja) 成膜方法および半導体装置
US20100173448A1 (en) High frequency plasma enhanced chemical vapor deposition
US20160181430A1 (en) IGZO Devices with Metallic Contacts and Methods for Forming the Same
US20150187958A1 (en) IGZO Devices with Reduced Electrode Contact Resistivity and Methods for Forming the Same
KR101960378B1 (ko) 증착 장비
US20140110714A1 (en) High mobility compound semiconductor material using multiple anions
JP2017520683A5 (ja) ビア又はトレンチの中に層を堆積する方法、及び当該方法によって得られる製品
WO2021228359A1 (en) Method of depositing layers of a thin-film transistor on a substrate and sputter deposition apparatus

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees