CN106460148B - 在通孔或沟槽中沉积层的方法以及由此获得的产品 - Google Patents

在通孔或沟槽中沉积层的方法以及由此获得的产品 Download PDF

Info

Publication number
CN106460148B
CN106460148B CN201480080149.3A CN201480080149A CN106460148B CN 106460148 B CN106460148 B CN 106460148B CN 201480080149 A CN201480080149 A CN 201480080149A CN 106460148 B CN106460148 B CN 106460148B
Authority
CN
China
Prior art keywords
layer
hole
groove
deposition
zno
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201480080149.3A
Other languages
English (en)
Other versions
CN106460148A (zh
Inventor
达拉姆·戈塞恩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Applied Materials Inc
Original Assignee
Applied Materials Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Applied Materials Inc filed Critical Applied Materials Inc
Publication of CN106460148A publication Critical patent/CN106460148A/zh
Application granted granted Critical
Publication of CN106460148B publication Critical patent/CN106460148B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/04—Coating on selected surface areas, e.g. using masks
    • C23C14/046—Coating cavities or hollow spaces, e.g. interior of tubes; Infiltration of porous substrates
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34—Sputtering
    • C23C14/35—Sputtering by application of a magnetic field, e.g. magnetron sputtering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/34—Gas-filled discharge tubes operating with cathodic sputtering

Abstract

描述了一种在设在沉积于基板上方的第一层中的通孔或沟槽中沉积材料的方法。所述方法包含以下步骤：提供具有通孔或沟槽的第一层；在具有通孔或沟槽的第一层上沉积第二层的第一部分，其中利用具有第一磁体布置的磁控管溅射阴极执行第二层的第一部分的沉积，第一磁体布置绕第一旋转轴是可旋转的，其中第一磁体布置设在造成第一沉积方向的第一角坐标处；以及在具有通孔或沟槽的第一层上沉积第二层的第二部分，其中利用磁控管溅射阴极执行第二层的第二部分的沉积，其中第一磁体布置设在造成第二沉积方向的第二角坐标处，其中第二角坐标不同于第一角坐标。

Description

在通孔或沟槽中沉积层的方法以及由此获得的产品
技术领域
实施例关于填充通孔或沟槽的层的沉积、以填充在通孔或沟槽中的材料制造的器件以及用于沉积具有填充在通孔或沟槽中的材料的层的设备。特别地，实施例关于在设在沉积在基板上方的第一层中的通孔或沟槽中沉积材料的方法、在基板上制造晶体管的方法、用于电子器件的层叠层以及电子器件。
背景技术
在许多应用中，希望在基板上(例如，在玻璃基板)上沉积薄层。常规方法是在涂覆设备的不同腔室中涂覆基板。对于一些应用，使用气相沉积技术，在真空中涂覆基板。已知用于在基板上沉积材料的若干方法。例如，可通过物理气相沉积(physical vapordeposition；PVD)工艺、化学气相沉积(chemical vapor deposition；CVD)工艺或等离子体增强型化学气相沉积(plasma enhanced chemical vapor deposition；PECVD)等来涂覆基板。通常，在待涂覆基板所在的工艺设备或工艺腔室中执行工艺。
在最近几年，电子器件、特别是光电器件在价格上已显著下降。此外，显示器中的像素密度持续地增加。对于TFT(薄膜晶体管)显示器，希望具有高密度TFT集成。然而，尽管器件内薄膜晶体管(TFT)的数目增加，仍尝试提高良率并尝试降低制造成本。
用于增加例如显示器的像素密度的一个方面是利用LTPS-TFT，所述LTPS-TFT可例如用于LCD(液晶显示器)或AMOLED(有源有机发光二极管)显示器。在制造LTPS-TFT期间，以导电材料填充通孔。增加的像素数目(即，增加的TFT数目)造成更高深宽比的通孔，所述通孔将以导电材料填充。从制造成本和扩大工艺规模的潜力的观点来看，以溅射工艺填充通孔是有益的。在其中通孔或沟槽需要被填充的其他应用(即，除了制造LTPS-TFT之外)也可从改善的工艺中受益。
对于PVD工艺，沉积材料能以固相存在于靶材中。通过以高能粒子轰击靶材，靶材材料(待沉积的材料)的原子从靶材被喷出。靶材材料的原子被沉积在待涂覆的基板上。在PVD工艺中，能以不同的方式布置溅射材料(即，待沉积在基板上的材料)。例如，靶材可由待沉积的材料制成，或可具有待沉积的材料固定在其上背衬元件。包含待沉积的材料的靶材被支撑或固定在沉积腔室中的预定位置。
通常，溅射可执行为磁控管溅射，其中利用磁体组件约束等离子体以获得改善的溅射条件。需要控制等离子体分布、等离子体特性和其他沉积参数以在基板上得到期望的层沉积。例如，希望具有期望的层性质的均匀的层。据此，考虑到对于大规模制造光电器件和其他器件的增加的需求，需要更进一步改善用于制造器件(诸如，显示器)的工艺。
发明内容
鉴于上述内容，提供一种在通孔或沟槽中沉积材料的方法、一种在基板上制造晶体管的方法、一种层叠层以及一种电子器件。
根据一个实施例，提供一种在设在沉积于基板上方的第一层中的通孔或沟槽中沉积材料的方法。所述方法包含以下步骤：提供具有通孔或沟槽的第一层；在具有通孔或沟槽的第一层上沉积第二层的第一部分，其中利用具有第一磁体布置的磁控管溅射阴极执行第二层的第一部分的沉积，其中第一磁体布置设在造成第一沉积方向的第一角坐标处；以及在具有通孔或沟槽的第一层上沉积第二层的第二部分，其中利用磁控管溅射阴极执行第二层的第二部分的沉积，其中第一磁体布置设在造成第二沉积方向的第二角坐标处，其中第二角坐标不同于第一角坐标。根据一个示例，第一磁体布置可以是绕第一旋转轴可旋转的。
根据另一实施例，提供一种在基板上制造晶体管的方法。所述方法包含以下步骤：在设在沉积于基板上方的第一层中的通孔或沟槽中沉积材料。在通孔或沟槽中沉积材料的步骤包含以下步骤：提供具有通孔或沟槽的第一层；在具有通孔或沟槽的第一层上沉积第二层的第一部分，其中利用具有第一磁体布置的磁控管溅射阴极执行第二层的第一部分的沉积，第一磁体布置是绕第一旋转轴可旋转的，其中第一磁体布置设在造成第一沉积方向的第一角坐标处；以及在具有通孔或沟槽的第一层上沉积第二层的第二部分，其中利用磁控管溅射阴极执行第二层的第二部分的沉积，其中第一磁体布置设在造成第二沉积方向的第二角坐标处，其中第二角坐标不同于第一角坐标。
根据又一实施例，提供用于电子器件的层叠层。所述层叠层包含沉积在基板上方的材料的第一层和第二层。所述第一层和第二层是利用在设在沉积于基板上方的第一层中的通孔或沟槽中沉积材料的方法来沉积的。所述方法包含以下步骤：提供具有通孔或沟槽的第一层；在具有通孔或沟槽的第一层上沉积第二层的第一部分，其中利用具有第一磁体布置的磁控管溅射阴极执行第二层的第一部分的沉积，第一磁体布置绕第一旋转轴是可旋转的，其中第一磁体布置设在造成第一沉积方向的第一角坐标处；以及在具有通孔或沟槽的第一层上沉积第二层的第二部分，其中利用磁控管溅射阴极执行第二层的第二部分之沉积，其中第一磁体布置设在造成第二沉积方向的第二角坐标处，其中第二角坐标不同于第一角坐标。
根据又一实施例，提供电子器件。所述电子器件包含层叠层。所述层叠层包含沉积在基板上方的材料的第一层和第二层。所述第一层和第二层是以在设在沉积于基板上方的第一层中的通孔或沟槽中沉积材料的方法来沉积的。所述方法包含以下步骤：提供具有通孔或沟槽的第一层；在具有通孔或沟槽的第一层上沉积第二层的第一部分，其中利用具有第一磁体布置的磁控管溅射阴极执行第二层的第一部分，第一磁体布置绕第一旋转轴是可旋转的，其中第一磁体布置设在造成第一沉积方向的第一角坐标处；以及在具有通孔或沟槽的第一层上沉积第二层的第二部分，其中利用磁控管溅射阴极执行第二层的第二部分的沉积，其中第一磁体布置设在造成第二沉积方向的第二角坐标处，其中第二角坐标不同于第一角坐标。
通过从属权利要求、说明书和附图，进一步的优点、特征、方面和细节是明显的。
附图说明
因此，为了可详细地理解本发明的上述的特征的方式，可通过参照实施例进行对上文简要概述的本发明的更特定的描述。所附附图关于本发明的实施例，并且在下文中描述：
图1A至图1I示出基板的部分的示意图，其中根据实施例的层叠层沉积在基板上；
图2示出绘示根据本文中所述的实施例并对应于图1A至图1I的在基板上方沉积层的方法的流程图；
图3A示出根据本文中所述的实施例的用于在第一处理条件中沉积材料层的设备的示意图；
图3B示出根据本文中所述实施例的用于在第二处理条件中沉积材料层的设备的示意图；
图4A和图4B绘示根据本文中所述的实施例的第一和第二处理条件；
图5A和图5B示出所沉积的层的示意性结果，其中图5A示出根据本文中所述的实施例的层的第一部分，而图5B示出本文中所述的实施例的层的第一和第二部分；以及
图6示出绘示根据本文中所述的实施例的在基板上方沉积材料层的方法的流程图。
具体实施方式
现在将详细地参照本发明的各种实施例，在附图中绘示实施例的一个或多个示例。在以下对于附图的描述中，相同的元件符号指示相同的元件。在下文中，仅描述相对于各个实施例间的差异。每一个示例通过解释本发明的方式来提供，并且不旨在限制本发明。此外，绘示或描述为一个实施例的部分的特征也可用于其他实施例或与其他实施例相结合，以产生更进一步的实施例。说明书旨在包括此类修改和变型。
根据本文中所述的实施例，提供层叠层以填充通孔或沟槽，其中通过例如在线源中提供磁体组件的不同角坐标来改善阶梯覆盖。例如，可由旋转(rotary)阴极或可旋转(rotatable)阴极提供线源。
图1A示出在第一沉积工艺202(参见图2)之后的层叠层150。有源沟道层152沉积在基板151上方。有源沟道层152包含有源沟道152a、源极区域152s和漏极区域152d。根据典型的实施例，有源沟道层152可以是多晶硅层。多晶硅层可通过沉积例如来自溅射阴极的硅并使所沉积的硅层结晶来制造。根据典型的示例，可通过激光处理、通过催化工艺、或通过另一工艺来执行结晶工艺。
根据一个示例，可使用准分子激光退火(excimer laser annealing；ELA)。根据其他示例，可使用利用脉冲快速热退火(pulsed rapid thermal annealing；PRTA)技术的增型金属诱发的横向结晶(metal-induced lateral crystallization；MILC)。更进一步的技术包含连续晶粒硅(continuous grain silicon；CGS)方法、连续波(continuous wave；CW)激光方法和顺序的横向固化(sequential lateral solidification；SLS)。通常，这些工艺包含退火工艺，其中能量撞击足够短以避免对基板151的损伤。
用于在玻璃基板上制造TFT的技术包含非晶硅(amorphous silicon；a-Si)工艺和低温多晶硅(low temp polysilicon；LTPS)工艺。a-Si工艺与LTPS工艺之间的主要差异是器件的电特性和工艺的复杂性。LTPS TFT具有较高的迁移率，但是用于制造LTPS TFT的工艺更复杂。虽然a-Si TFT具有较低的迁移率，但是用于制造a-Si TFT的工艺简单。根据本文中所述的实施例，可改善LTPS TFT工艺。LTPS TFT工艺是本文中所述的实施例可有益地用于其的一个示例。
在图1B中，栅极绝缘体层153设在有源沟道层152上方(参见图2中的框204)。如图1A至图1E中可见，本文中所述的层中的一些层(诸如，有源沟道层152、形成栅极的材料层和其他层)在LTPS TFT工艺期间成形(structure)。例如由于蚀刻而进行的成形可根据为本领域技术人员所知的方法中的任一方法来执行，并且在本公开中不进行描述。对于本领域技术人员而言，在本文中所述的后续的沉积工艺之间是否利用成形工艺将是显而易见的。
图1C示出层的第一部分162。根据所述实施例，以待沉积在基板上的材料的第一沉积方向且利用柱状生长来沉积第一部分162(参见图2中的框206)。第一沉积方向造成第一柱状生长方向。图1D示出层的第二部分164。根据本文中所述的实施例，以待沉积在基板上的材料的第二沉积方向且利用柱状生长来沉积第二部分164(参见图2中的框208)。第二沉积方向造成第二柱状生长方向。根据本文中所述的实施例，沉积方向可称为主沉积方向或平均沉积方向。例如，即使沉积分布可能具有一些方向性散布，沉积分布通常也具有材料的主方向或平均方向。
根据本文中所述的实施例，在基板上方沉积材料层(即，具有单个层的物理性质的层)，其中材料层包含第一柱状生长方向和第二柱状生长方向，其中第二柱状生长方向不同于第一柱状生长方向。根据本文中所述的实施例，用于柱状生长的工艺参数可如下文所述。示例性工艺参数涉及钼的沉积，并且其他材料的情况可具有用于此类其他材料的柱状生长的其他工艺参数。
如本文中所称的柱状生长可理解为具有柱晶粒的形态，其中晶粒在一个方向上(即，沿着柱的方向，也称为柱状生长方向)具有显著更长的长度。根据一些实施例，可提供用于20nm至500nm或更厚、特别是100nm至400nm的膜厚度的柱状生长。更进一步的工艺参数可从由以下各项组成的组中选择：0.1Pa至1Pa、特别是0.2Pa至0.5Pa的沉积压力；每个阴极3kW至60kW的沉积功率，更具体地每个阴极20kW至40kW的沉积功率，所述沉积功率可取决于系统几何形状。
如图2的框210中所示，执行离子注入工艺。离子注入也在图1E中由箭头90绘示。离子注入工艺提供用于源极区域152s和漏极区域152d的掺杂。在离子注入工艺期间，晶体管的栅极电极用作掩模。因此，执行自对准(self-aligned)掺杂工艺。鉴于第一柱状生长方向和第二柱状生长方向(其中第二柱状生长方向不同于第一柱状生长方向)，离子穿通(channel)掩模(即，栅极电极)的可能性显著地降低。降低离子穿通栅极电极减少了对有源沟道区域的不期望的掺杂。
根据本文中所述的实施例，对于栅极电极层(或利用离子注入的其他应用的另一层)，层的厚度可以是200nm或更厚，特别是300nm或更厚。根据更进一步附加或替代的实施例，用于遮蔽的层的第一部分的厚度和/或用于遮蔽的层的第二部分的厚度可以是40nm或更厚，特别是100nm或更厚。根据本文中所述的一些实施例的栅极电极层可以是金属层，特别是其中层可以是MoW层；Mo层；Ti层；Al层；Cu层；包括MoW、Mo、Ti、Al、Cu中的两者或更多者的层；或包括MoW、Mo、Ti、Al、Cu中的一者或多者的合金的层。
图1F示出层叠层150，其中提供电介质层172(参见图2中的框212)。例如，电介质层可以是层间电介质。电介质层172可以是氧化硅层、氮化硅层、氮氧化硅层、或其他适合的电介质层。在电介质层172中蚀刻出通孔173。以导电材料174填充通孔173，如图1G中所示(也参见图2中的框214)。
根据可与本文中所述的其他实施例结合的实施例，层叠层和/或对应的器件具有高密度晶体管集成。例如，器件可具有300像素/英寸(pixels per inch；PPI)或更高的像素密度。鉴于此，接触孔(即，通孔)的尺寸减小，并且接触孔的锥角增加。根据本文中所述的实施例，通过以第一沉积方向提供填充通孔的层的第一部分将阶梯覆盖改善至60％或更高，其中以具有第一磁体布置的磁控管溅射阴极执行对填充通孔的层的第一部分的沉积，所述磁控管溅射阴极是绕第一旋转轴可旋转的，其中第一磁体布置设在造成第一沉积方向的第一角坐标处。此外，以具有第一磁体布置的磁控管溅射阴极执行对填充通孔的层的第二部分的沉积，其中第一磁体布置设在造成第二沉积方向的第二角坐标处。据此，可通过提供两个或更多个磁控管管的角坐标来改善阶梯覆盖。例如，磁控管可设在可旋转溅射阴极处，所述可旋转溅射阴极形成沿阴极的旋转轴延伸的线源。利用多个线源并通过以磁控管的不同的角坐标沉积材料可改善阶梯覆盖，这是预料不到的结果。
根据本文中所述的实施例，能用选自由以下各项组成的组的材料填充通孔：Mo、W、Mo、Ti、Al、Cu、上述各项的组合、以及包含Mo、W、Mo、Ti、Al、Cu的合金。特别地，可从具有高导电率的上述组中的材料(例如，铝)来沉积导电材料174，并且像钼或钛之类的材料可用作粘附层。
图2中的框216绘示钝化层176和共同电压(common-voltage；)电极178的位置，所述钝化层176例如有机钝化层，诸如，漆(lacquer)。这也绘示在图1H中。钝化层设有通孔，当在共同电压电极178与像素电极182之间提供进一步的电介质层180之后，可填充通孔以提供像素电极182(参见图2中的框218)。根据可与本文中所述的其他实施例结合本文中所述的实施例，也填充钝化层176中的线的像素电极可被溅射。例如，可从透明导电氧化物(transparent conductive oxide；TCO)沉积像素电极以形成TCO层。根据可与本文中所述的其他实施例结合的一些实施例，TCO层可包含以下至少一者：氧化铟锡(indium tinoxide；ITO)层、掺杂的ITO层、杂质掺杂的ZnO、In2O3、SnO2和CdO，ITO(In2O3:Sn)、AZO(ZnO:Al)、IZO(ZnO:In)、GZO(ZnO:Ga)；或包含ZnO、In2O3和SnO2或由ZnO、In2O3和SnO2的组合构成的多组分氧化物；或上述各项的组合。
图1A至图1I中绘示的示例涉及通孔的填充。又根据其他实施例，根据本文中所述的实施例的具有改善的阶梯覆盖的填充也可被提供用于填充沟槽。
根据可与本文中所述的其他实施例结合的实施例，可如参照图3A和图3B所述提供用于在基板上方沉积层(例如，栅极形成层)的设备。图3A示出根据本文中所述的实施例的沉积设备100的示意性剖面图。示例性地，示出一个用于在真空腔室102中沉积层的真空腔室102。如图3A中所指示，进一步的腔室102可设在邻近腔室102处。真空腔室102可通过阀而与邻近的腔室分开，所述阀具有阀容室104和阀单元105。在其上具有基板151的载体114如由箭头1所指示被插入到真空腔室102中之后，可关闭阀单元105。据此，可通过生成技术真空来单独地控制真空腔室102中的气氛，所述生成技术真空例如利用连接至腔室102的真空泵和/或通过将处理气体送入腔室102中的沉积区域。如上文所述，对于许多大面积处理应用，大面积基板由载体支撑。然而，本文中所述的实施例不限于此，也可使用用于传送基板通过处理设备或处理系统的其他传送元件。
在腔室102内，提供传送系统以将具有其上具有基板在载体114传送进和传送出腔室102。如本文中所使用的术语“基板”应包括诸如以下基板：玻璃基板、晶片、透明晶体(诸如，蓝宝石等)的薄片或玻璃板材。
如在图3A中所绘示，在腔室102内，提供沉积源(例如，阴极122)。例如，沉积源可以是可旋转阴极，所述可旋转阴极具有待沉积在基板上的材料的靶材。根据可与本文中所述的其他实施例结合的实施例，阴极可以是其中具有磁体组件121的可旋转阴极。可执行磁控管溅射以沉积层。如图3A中示例性地所示，每一对邻近的阴极可连接至电源123a至123c。取决于沉积工艺的性质，在靶材阵列中，要么每一对邻近的阴极可连接至AC电源，要么每一个阴极可连接至DC电源。在图3A中示出DC电源，其中阳极116进一步连接至电源。根据可与本文中所述的其他实施例结合的一些实施例，阴极122连接至AC电源，使得能以交替的方式来偏压阴极。例如，可提供AC电源(诸如，MF(中频)电源，用于沉积Al2O3层。在此类情况下，在不具有附加的阳极(所述阳极例如可被去除)的情况下，阴极可操作为包括阴极的完整的电路，并且阳极由阴极122的对来提供。
如在图3A中示例性地所示，第一外沉积组件301可连接至用于提供第一反应气体组成物的第一组气罐141，第二外沉积组件302可连接至用于提供第二反应气体组成物的第二组气罐142，而内沉积组件303可连接至用于将第三反应气体组成物提供至内沉积组件的第三组气罐143。然而，所有的沉积组件也可连接至用于提供处理气体的相同组的气罐。
根据可与本文中所述的其他实施例结合的实施例，控制器500配置成用于共同地或单独地控制电源中的一个或多个。作为一个示例，控制器500配置成用于控制第一电源，所述第一电源用于将第一功率供应至第一外沉积组件和第二外沉积组件。控制器也可配置成用于控制第二电源123b，所述第二电源123b用于将第二功率供应至内沉积组件。参照图3A和图3B的示例性实施例，用于将第一功率供应至第一外沉积组件和第二外沉积组件的第一电源可包含两个分开的电源123a、123c，所述电源123a、123c用于将第一功率供应至第一外沉积组件和第二外沉积组件。
如在图3A和图3B中所绘示，在腔室102内，提供沉积源(例如，阴极122)。沉积源可例如是可旋转阴极，所述可旋转靶材具有待沉积在基板上的材料的靶材。通常，阴极可以是其中具有磁体组件121的可旋转阴极。据此，可执行磁控管溅射以在基板上沉积材料。如图3A和图3B中示例性地所示，可利用旋转阴极或可旋转磁体组件(即，其中的可旋转磁轭)来执行沉积工艺。
如本文中所使用，“磁控管溅射”是指使用磁控管(即磁体组件，也就是说，能够生成磁场的单元)执行的溅射。通常，此类磁体组件由一个或多个永久磁体组成。这些永久磁体通常以使得自由电子被陷捕在可旋转靶材表面下方生成的所生成的磁场内的方式布置在可旋转的靶材内或耦接至平面靶材。此类磁体组件也可布置成耦接至平面阴极。根据典型的实现方式，可由双磁控管管阴极实现磁控管溅射，所述双磁控管阴极即阴极122，诸如但不限于TwinMagTM阴极组件。特别地，对于来自靶材的MF溅射(中频溅射)，可应用包括双阴极的靶材组件。根据典型的实施例，沉积腔室中的阴极可以是可替换的。据此，在待溅射的材料已经被消耗掉之后，替换靶材。
根据可与本文中所述的其他实施例结合的不同实施例，溅射可执行为DC溅射、MF(中频)溅射、RF溅射、或脉冲溅射。如本文中所述，一些沉积工艺可有益地应用MF、DC或脉冲溅射。然而，也可应用其他溅射方法。
在图3A和图3B中示出多个阴极122，所述阴极具有设在阴极中的磁体组件121或磁控管。根据可与本文中所述的其他实施例结合的一些实施例，可利用三个或更多个阴极来执行根据本文中所述的实施例的溅射。然而，特别是对于大面积沉积的应用，可提供阴极或阴极对阵列。例如，可提供三个或更多个阴极或阴极对，例如，三个、四个、五个、六个或甚至更多个阴极或阴极对。阵列可设在一真空腔室中。此外，阵列通常可限定为使得邻近的阴极或阴极对例如通过具有相互作用的等离子体约束而影响彼此。
如图3A中所示，旋转磁体组件，使得提供由箭头300A所指示的沉积方向。提供造成第一沉积方向的第一柱状生长方向。如图3B中所示，旋转磁体组件，使得提供由箭头300B所指示的沉积方向。提供造成改善的阶梯覆盖的第二沉积方向。
关于在基板上制造晶体管、特别是LPS-TFT(其中栅极电极用作用于自对准掺杂的掩模)的本文中所述的实施例可例如利用DC溅射工艺以沉积钼(molybdenum；Mo)、钼-钨(molybdenum-tungsten；MoW)、钛(titanium；Ti)、铝(aluminum；Al)、铜(copper；Cu)以及含有上述要素中的一者或多者的合金。然而，也可利用其他材料(例如，利用MF溅射工艺或RF溅射工艺溅射的其他材料，或者可利用CVD工艺沉积的其他材料)以便通过将磁控管溅射阴极的磁体组件从第一位置移动到第二位置、以第一沉积方向和第二沉积方向来获得改善的阶梯覆盖，鉴于对生长方向的具有成本效益的控制，有益地使用上述其他材料。此类其他材料的示例可以是本文中所述的透明导电氧化物。
根据可与本文中所述的其他实施例结合的不同实施例，溅射可执行为DC(直流)溅射、MF(中频)溅射、RF溅射或脉冲溅射。如本文中所述，一些沉积工艺可有益地应用MF、DC或脉冲溅射。然而，也可应用其他溅射方法。根据本文中的实施例，中频是在0.5kHz至350kHz(例如，10kHz至50kHz)的范围内的频率。
根据可与本文中所述其他实施例结合的一些实施例，可利用三个或更多个阴极执行根据所述实施例的溅射。然而，特别是对于大面积沉积的应用，可提供具有6个或更多个阴极(例如，10个或更多个阴极)的阵列。阵列可设在一个真空腔室中。此外，阵列通常可限定为使得邻近的阴极或阴极对例如通过具有相互作用的等离子体约束而影响彼此。根据典型的实现方式，可由旋转阴极阵列执行溅射，所述旋转阴极阵列例如但不限于例如应用材料公司的PiVot之类的系统。
根据可与本文中所述的其他实施例结合的一些实施例，本文中所述实施例可用于显示器PVD(即,用于显示器市场的大面积基板上的溅射沉积)。可在大面积基板上制造平板显示器或移动电话显示器。根据一些实施例，大面积基板或相应的载体(其中，载体具有多个基板)可具有至少0.67m2的尺寸。通常，尺寸可以是约0.67m2(0.73x0.92m–第4.5代(GEN4.5))至约8m2，更通常，约2m2至约9m2或甚至最多12m2。根据一些实施例，大面积基板或相应的载体可具有1.4m2或更大的尺寸。通常，为其提供根据本文中所述的实施例的结构、设备(诸如，阴极组件)和方法的基板或载体是如本文中所述的大面积基板。例如，大面积基板或载体可以是对应于约0.67m2(0.73x0.92m)基板的第4.5代(GEN 4.5)、对应于约1.4m2(1.1mx 1.3m)基板的第5代(GEN 5)、对应于约4.29m2(1.95m x 2.2m)基板的第7.5代(GEN 7.5)、对应于约5.7m2(2.2m x 2.5m)基板的第8.5代(GEN 8.5)，或甚至对应于约8.7m2(2.85m×3.05m)基板的第10代(GEN 10)的基板。可类似地实现甚至更大世代(诸如，第11代(GEN 11)和第12代(GEN 12))以及对应的基板面积。
根据可与本文中所述的其他实施例结合的更进一步的实施例，靶材材料可选自由以下各项组成的组：铝、硅、钽、钼、铌、钛、铟、镓、锌、氮化钛(TiN)、银和铜。特别地，靶材材料可选自由铟、镓和锌组成的组。反应性溅射工艺通常提供这些靶材材料的所沉积的氧化物。然而，也可沉积氮化物或氮氧化物(oxi-nitride)。
根据本文中所述的实施例，方法提供用于静态(static)沉积工艺的基板定位的溅射沉积。通常，特别是对于大面积基板处理(诸如，处理竖直地定位的大面积基板)，可在静态沉积与动态沉积之间进行区分。根据可与本文中所述的其他实施例结合的一些实施例，本文中所述的基板和/或载体以及本文中所述的用于利用气体分配系统的设备可配置成用于竖直的基板处理。术语“垂直的基板处理”理解为区别于“水平的基板处理”。也就是说，竖直的基板处理关于在基板处理期间载体与基板的基本上竖直的取向，其中离精确的竖直取向的几度的偏差(例如，大至10°或甚至大至15°)仍视为竖直的基板处理。例如，具有小倾斜的竖直的基板取向造成更稳定的基板搬运或降低粒子污染所沉积的层的风险。或者，水平的基板取向可以是可能的。对于水平的基板取向，阴极阵列将例如也是基本上水平的。此外，竖直的基板取向(例如，离竖直取向-15°至+15°之内)减小了用于大面积基板处理的占地面积，并且因此减小了持有成本(cost of ownership；CoO)。
据此，静态沉积工艺可理解为具有静态位置的沉积工艺、具有基本上静态的位置的沉积工艺、或具有部分静态位置的基板的沉积工艺。如本文中所述，静态沉积工艺可明显地与动态沉积工艺区分开，而不一定要求用于静态沉积工艺的基板位置在沉积期间完全没有任何移动。根据可与本文中所述的其他实施例结合的更进一步的实施例，可附加地或替代地通过阴极或阴极阵列的移动(例如，摆动、振荡等)提供仍本被领域技术人员视为静态沉积的离完全静态的基板位置的偏离(例如，如上文中所述的基板的振荡、摆动或任何其他移动)。基板和阴极(或阴极阵列)可例如在基板传送方向上、在基本上垂直于基板传送方向的横向方向上、或在这两个方向上相对于彼此移动。
根据更进一步的实施例，也可在动态沉积系统中执行对具有伴随第一沉积方向的第一部分以及伴随第二不同的沉积方向的第二部分的层的制造，在所述动态沉积系统中，由两个或更多个源移动基板。在此类情况下，当确定用于制造工艺的沉积方向时，可将基板的传送速度考虑在内。
根据可与本文中所述的其他实施例结合的本文中所述的实施例，可通过在第一沉积方向与第二不同的沉积方向之间切换来改善沉积在通孔或沟槽中的层的阶梯覆盖，其中旋转磁控管以具有不同的角坐标，从而提供那不同的沉积方向。根据可与所述其他实施例结合的一些实施例，可在不关闭溅射工艺的情况下往复地(back and forth)执行磁体组件的角坐标之间的切换，例如，所谓的磁体组件的“摆动”。此外，替代地，当从一个角坐标移动至另一角坐标时关闭溅射阴极也可以是可能的，例如，所谓的“分离溅射模式(splitsputter mode)”。
图4A示出阴极122，所述阴极122具有设在此阴极中(例如，在支撑靶材材料的背衬管内)的磁体组件121。如由轴410所指示以及由箭头所示，可旋转磁体组件121以从竖直的沉积方向偏离，即，以具有第一角坐标。由线471示出竖直的方向(即，垂直于基板451的表面的方向)。根据可与本文中所述的其他实施例结合的典型实施例，角度470可以是10°或更大，例如，20°至60°，诸如，约25°至40°，例如，约30°。
图4A绘示受约束的等离子体管407以及分别源自磁体组件121相对于线471或基板451的的角度位置的沉积方向(参见箭头300A)。结果，如图5A中所示，层的第一部分474a生长在基板451上，优选地以材料涂覆通孔或沟槽的一侧。在图4A至图5B中示出的基板451可以是上文所述的基板，但也可以是具有设于其上的一个或多个层的基板。图5A和图5B示意性地示出层472和位于下方的层452，所述层472具有设在其中的通孔(或沟槽)，所述层472和所述位于下方的层452两者都设在基板451上。
在沉积层的第一部分474a之后，将磁体组件121旋转至图4B中示例性示出的第二位置，即，旋转至第二角坐标。由磁体组件121的第二位置提供由箭头300B指示的第二沉积方向。结果，如图5B中所示，层的第二部分474生长在层的第一部分474a上。沉积所述第二部分，其中优选地以材料涂覆通孔或沟槽的另一侧。根据本文中所述的实施例，可提供通孔或沟槽中的层厚度d和布局宽度w。阶梯覆盖由最薄的宽度w除以层厚度d的比率来提供。根据典型的实施例，如本文中所述的在通孔或沟槽中沉积层的方法可提供60％或更高的阶梯覆盖。
根据可与本文中所述的其他实施例结合的更进一步的实施例，一次或更多次地提供在磁体组件的第一位置与磁体组件的第二位置之间的切换，或反之亦然。例如，在磁体组件的第一位置与磁体组件的第二位置之间的切换可以是连续的移动或准连续(quasi-continuous)的移动，例如，往复移动。根据一些实施例，磁控管溅射阴极可以是具有旋转靶材的可旋转磁控管溅射阴极，其中可旋转磁控管溅射靶材形成线源(line source)。利用线源提升如本文中所述的阶梯覆盖，同时仍能够获益于低制造成本以及扩大从可旋转阴极溅射(例如，在大面积基板上)的方法的规模的潜力，这是预料不到的结果。例如，可提供使得磁控管溅射阴极是沉积源阵列中至少三个沉积源中的一个沉积源的阴极阵列。
根据本文中所述的实施例，沟槽或通孔在所述通孔或沟槽的底部处可具有3nm或更小的宽度。进一步附加地或替代地，沟槽或通孔可具有70°或更大的锥角。通过提供这些方面中的一者或两者，可实现300ppi或更高的像素密度。
根据一些实施例，例如，对于ITO或其他TCO(透明导电氧化物)，像素电极的厚度为30nm至100nm，例如，约50nm，而对于金属，像素电极的厚度可例如为150nm至500nm，例如，250nm至350nm。
根据可与本文中所述的其他实施例结合的一些实施例，层可以是金属层，特别地，层可以是MoW层、Mo层、Ti层、Al层、Cu层；包括MoW、Mo、Ti、Al、Cu中的两者或更多者的层；或包括MoW、Mo、Ti、Al、Cu中的一者或更多者的合金的层。根据其他实施例，例如，图1I中的像素电极182，层可包含选自由以下各项组成的组的一个或更多个要素：氧化铟锡(indiumtin oxide；ITO)层、掺杂的ITO层、杂质掺杂的ZnO、In2O3、SnO2和CdO，ITO(In2O3:Sn)、AZO(ZnO:Al)、IZO(ZnO:In)、GZO(ZnO:Ga)；或包含ZnO、In2O3和SnO2的组合或由ZnO、In2O3和SnO2的组合组成的多组分氧化物；或上述各项的组合。
即便本文中所述的一些实施例涉及本文中所述的实施例可有益地用于其的晶体管(诸如，LTPS-TFT)的制造，其他应用也可获益于本文中所述的实施例。图7示出在具有通孔或沟槽的第一层上方沉积第二材料层的方法，其中以第一沉积方向在具有通孔或沟槽的第一层上沉积层的第一部分(参见图6中的框601)，其中以具有第一磁体布置的磁控管溅射阴极执行第二层的第一部分的沉积，所述磁控管溅射阴极绕第一旋转轴旋转是可旋转的，其中第一磁体布置设在造成第一沉积方向的第一角坐标处。在具有通孔或沟槽的第一层上沉积第二层的第二部分(参见图6中的框602)，其中以磁控管溅射阴极执行第二层的第二部分的沉积，其中第一磁体布置是设在造成第二沉积方向的第二角坐标处，其中第一角坐标不同于第二角坐标。
根据本文中所述的更进一步的实施例，示出在基板上方沉积材料层的方法。所述方法包含以下步骤：以造成第一柱状生长方向的第一沉积方向沉积层的第一部分；以及以造成第二柱状生长方向的第二沉积方向沉积层的第二部分，其中第二柱状生长方向不同于第一柱状生长方向。对于层的柱状生长，第一沉积方向在沉积层的第一部分期间可例如是基本上恒定的和/或第二沉积方向在沉积层的第二部分期间可例如是基本上恒定的。可提供用于角成长的第一沉积方向，其中第一沉积方向由磁控管溅射阴极的磁体布置的第一角坐标定义，和/或其中第二沉积方向由磁控管溅射阴极的磁体布置的第二角坐标定义。
虽然前述内容涉及本发明的实施例，但是可设计本发明的其他和进一步的实施例而不背离本发明的基本范围，并且本发明的范围由所附权利要求书来确定。

Claims (20)

1.一种在设在沉积于基板上方的第一层中的通孔或沟槽中沉积材料的方法，所述方法包括以下步骤：
提供具有所述通孔或沟槽的所述第一层；
在具有所述通孔或沟槽的所述第一层上沉积第二层的第一部分，其中利用具有第一磁体布置的磁控管溅射阴极执行所述第二层的所述第一部分的沉积，其中所述第一磁体布置设在造成第一沉积方向的第一角坐标处；以及
在具有所述通孔或沟槽的所述第一层上沉积所述第二层的第二部分，其中利用所述磁控管溅射阴极执行所述第二层的所述第二部分的沉积，其中所述第一磁体布置设在造成第二沉积方向的第二角坐标处，其中所述第二角坐标不同于所述第一角坐标。
2.如权利要求1所述的方法，其中所述磁控管溅射阴极是具有旋转靶材的可旋转磁控管溅射阴极，其中所述可旋转磁控管溅射阴极形成线源。
3.如权利要求2所述的方法，其中所述旋转靶材绕第一旋转轴旋转。
4.如权利要求1所述的方法，其中所述磁控管溅射阴极是沉积源阵列中的至少三个沉积源中的一个沉积源。
5.如权利要求1所述的方法，其中所述第二层具有60％或更多的阶梯覆盖。
6.如权利要求2或3所述的方法，其中所述磁控管溅射阴极是沉积源阵列中的至少三个沉积源中的一个沉积源。
7.如权利要求2至4中的任一项所述的方法，其中所述第二层具有60％或更多的阶梯覆盖。
8.如权利要求1至5中的任一项所述的方法，其中所述沟槽或通孔在所述通孔或沟槽的底部具有3nm或更小的宽度。
9.如权利要求1至5中的任一项所述的方法，其中所述沟槽或通孔具有70°或更大的锥角。
10.如权利要求1至5中的任一项所述的方法，其中所述第一层和所述第二层中的至少一者是金属层。
11.如权利要求10所述的方法，其中所述第一层和所述第二层中的至少一者是MoW层；Mo层；Ti层；Al层；Cu层；包括MoW、Mo、Ti、Al、Cu中的两者或更多者的层；或包括MoW、Mo、Ti、Al、Cu中的一者或更多者的合金的层。
12.如权利要求1至5中的任一项所述的方法，其中所述第一层和所述第二层中的至少一者包括选自由以下各项组成的组的一种或更多种要素：氧化铟锡(ITO)层；掺杂的ITO层；杂质掺杂的ZnO；In2O3、SnO2和CdO；ITO(In2O3:Sn)；AZO(ZnO:Al)；IZO(ZnO:In)；GZO(ZnO:Ga)；或包含ZnO、In2O3和SnO2的组合或由ZnO、In2O3和SnO2的组合组成的多组分氧化物；或上述各项的组合。
13.一种在基板上制造晶体管的方法，所述方法包括以下步骤：
如权利要求1至5中的任一项所述的在设在沉积于基板上方的第一层中的通孔或沟槽中沉积材料的方法。
14.如权利要求13所述的方法，其中所述第一层沉积在所述晶体管的栅极上方，所述栅极沉积在栅极绝缘体上方，所述栅极绝缘体沉积在有源沟道层上方，其中利用掩蔽所述有源沟道层的栅极来执行离子注入。
15.如权利要求14所述的方法，其中所述离子注入提供所述有源沟道层的接触区域至所述晶体管的源极的掺杂以及所述有源沟道层的进一步的接触区域至所述晶体管的漏极的掺杂。
16.如权利要求13所述的方法，其中所述沟槽或通孔在所述通孔或沟槽的底部具有3nm或更小的宽度。
17.如权利要求13所述的方法，其中所述沟槽或通孔具有70°或更大的锥角。
18.如权利要求13所述的方法，其中所述第一层和所述第二层中的至少一者是金属层。
19.如权利要求18所述的方法，其中所述第一层和所述第二层中的至少一者是MoW层；Mo层；Ti层；Al层；Cu层；包括MoW、Mo、Ti、Al、Cu中的两者或更多者的层；或包括MoW、Mo、Ti、Al、Cu中的一者或更多者的合金的层。
20.如权利要求13所述的方法，其中所述第一层和所述第二层中的至少一者包括选自由以下各项组成的组的一种或更多种要素：氧化铟锡(ITO)层；掺杂的ITO层；杂质掺杂的ZnO；In2O3、SnO2和CdO；ITO(In2O3:Sn)；AZO(ZnO:Al)；IZO(ZnO:In)；GZO(ZnO:Ga)；或包含ZnO、In2O3和SnO2的组合或由ZnO、In2O3和SnO2的组合组成的多组分氧化物；或上述各项的组合。
CN201480080149.3A 2014-06-23 2014-06-23 在通孔或沟槽中沉积层的方法以及由此获得的产品 Expired - Fee Related CN106460148B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/US2014/043610 WO2015199640A1 (en) 2014-06-23 2014-06-23 Method of depositing a layer in a via or trench and products obtained thereby

Publications (2)

Publication Number Publication Date
CN106460148A CN106460148A (zh) 2017-02-22
CN106460148B true CN106460148B (zh) 2018-12-04

Family

ID=51211334

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201480080149.3A Expired - Fee Related CN106460148B (zh) 2014-06-23 2014-06-23 在通孔或沟槽中沉积层的方法以及由此获得的产品

Country Status (5)

Country Link
JP (1) JP6386106B2 (zh)
KR (2) KR20170018074A (zh)
CN (1) CN106460148B (zh)
TW (1) TWI649804B (zh)
WO (1) WO2015199640A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2024516382A (ja) * 2021-04-19 2024-04-15 アプライド マテリアルズ インコーポレイテッド スパッタ堆積源、マグネトロンスパッタカソード、および基板上に材料を堆積させる方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6143140A (en) * 1999-08-16 2000-11-07 Applied Materials, Inc. Method and apparatus to improve the side wall and bottom coverage in IMP process by using magnetic field
CN1973059A (zh) * 2004-09-14 2007-05-30 新明和工业株式会社 真空成膜装置
CN102224573A (zh) * 2008-11-24 2011-10-19 应用材料股份有限公司 用于沟槽与介层洞轮廓修饰的方法与设备

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0211758A (ja) * 1988-06-28 1990-01-16 Nec Corp スパッタ装置
US6242348B1 (en) * 1999-10-04 2001-06-05 National Semiconductor Corp. Method for the formation of a boron-doped silicon gate layer underlying a cobalt silicide layer
TWI242052B (en) * 2004-03-19 2005-10-21 Promos Technologies Inc Physical vapor deposition process and apparatus thereof
EP2306489A1 (en) * 2009-10-02 2011-04-06 Applied Materials, Inc. Method for coating a substrate and coater
JP2011091242A (ja) * 2009-10-23 2011-05-06 Elpida Memory Inc 半導体装置の製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6143140A (en) * 1999-08-16 2000-11-07 Applied Materials, Inc. Method and apparatus to improve the side wall and bottom coverage in IMP process by using magnetic field
CN1973059A (zh) * 2004-09-14 2007-05-30 新明和工业株式会社 真空成膜装置
CN102224573A (zh) * 2008-11-24 2011-10-19 应用材料股份有限公司 用于沟槽与介层洞轮廓修饰的方法与设备

Also Published As

Publication number Publication date
TW201614726A (en) 2016-04-16
KR20170127051A (ko) 2017-11-20
TWI649804B (zh) 2019-02-01
JP6386106B2 (ja) 2018-09-05
CN106460148A (zh) 2017-02-22
KR20170018074A (ko) 2017-02-15
WO2015199640A1 (en) 2015-12-30
JP2017520683A (ja) 2017-07-27

Similar Documents

Publication Publication Date Title
TWI655677B (zh) 沈積層的方法、製造電晶體的方法、用於電子裝置的層堆疊及電子裝置
CN103231570B (zh) 一种薄膜层及其制作方法、显示用基板、液晶显示器
CN102522429A (zh) 一种基于金属氧化物的薄膜晶体管及其制备方法和应用
JP2009094535A (ja) 酸化亜鉛半導体膜
CN105633170A (zh) 金属氧化物薄膜晶体管及其制备方法以及阵列基板和显示装置
CN105185695A (zh) 氧化物半导体薄膜的制备方法和薄膜晶体管的制备方法
CN103972110A (zh) 薄膜晶体管及其制备方法、阵列基板、显示装置
JP4660124B2 (ja) 薄膜トランジスタの製造方法
KR101760839B1 (ko) 박막 전극 및 박막 스택을 증착하기 위한 방법
US9773917B2 (en) Thin film transistor and manufacturing method thereof, display substrate and display device
CN106460148B (zh) 在通孔或沟槽中沉积层的方法以及由此获得的产品
WO2020228180A1 (zh) 阵列基板和阵列基板的制备方法
JP2011142174A (ja) 成膜方法および半導体装置
CN106409920B (zh) 一种薄膜晶体管、阵列基板及其制备方法、显示装置
US20160181430A1 (en) IGZO Devices with Metallic Contacts and Methods for Forming the Same
CN109072400A (zh) 用于真空处理的方法和设备
CN209227052U (zh) 用于在基板上进行层沉积的设备
CN103956199B (zh) 透明导电薄膜及其制备方法、磁控溅射装置
US9219254B2 (en) Method of forming nanocrystals and method of manufacturing an organic light-emitting display apparatus including a thin film having nanocrystals
CN106165058B (zh) Pvd阵列涂覆器中的边缘均匀性改善
JP2017520683A5 (ja) ビア又はトレンチの中に層を堆積する方法、及び当該方法によって得られる製品
US20140110714A1 (en) High mobility compound semiconductor material using multiple anions
CN104143575A (zh) 一种薄膜晶体管、阵列基板和显示装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20181204

Termination date: 20200623

CF01 Termination of patent right due to non-payment of annual fee