CN106409920B - 一种薄膜晶体管、阵列基板及其制备方法、显示装置 - Google Patents

一种薄膜晶体管、阵列基板及其制备方法、显示装置 Download PDF

Info

Publication number
CN106409920B
CN106409920B CN201610875305.6A CN201610875305A CN106409920B CN 106409920 B CN106409920 B CN 106409920B CN 201610875305 A CN201610875305 A CN 201610875305A CN 106409920 B CN106409920 B CN 106409920B
Authority
CN
China
Prior art keywords
layer
grid layer
groove
conductive film
underlay substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201610875305.6A
Other languages
English (en)
Other versions
CN106409920A (zh
Inventor
胡合合
温钰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201610875305.6A priority Critical patent/CN106409920B/zh
Publication of CN106409920A publication Critical patent/CN106409920A/zh
Application granted granted Critical
Publication of CN106409920B publication Critical patent/CN106409920B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Nonlinear Science (AREA)
  • Ceramic Engineering (AREA)
  • Mathematical Physics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Optics & Photonics (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)

Abstract

本发明涉及显示技术领域，公开了一种薄膜晶体管、阵列基板、显示装置及阵列基板的制备方法。薄膜晶体管包括栅极层、栅极绝缘层、有源层以及源极和漏极，其中：栅极绝缘层位于栅极层与有源层之间，源极和漏极位于栅极绝缘层背离栅极层的一侧，且相对设置；栅极层具有凹槽，有源层在衬底基板上的投影至少覆盖栅极层的凹槽在衬底基板上的投影。在本发明实施例中，当薄膜晶体管通电时，有源层位于源极和漏极之间的部分形成沟道，在栅极层的控制下，沟道内的电场分布较为均匀，栅极层对沟道的控制能力较强，进而可以减少漏电流增大以及阈值电压不稳定等短沟道效应，从而有利于提高显示装置的产品品质。

Description

一种薄膜晶体管、阵列基板及其制备方法、显示装置
技术领域
本发明涉及显示技术领域，特别是涉及一种薄膜晶体管、阵列基板、显示装置及阵列基板的制备方法。
背景技术
在平板显示装置中，薄膜晶体管液晶显示器(Thin Film Transistor LiquidCrystal Display，简称TFT-LCD)具有体积小、功耗低、制造成本相对较低和无辐射等特点，在当前的平板显示器市场占据了主导地位。
近年来，显示市场对显示装置的高分辨率、高集成度以及便携式等性能的要求越来越高，因而实现薄膜晶体管的小尺寸和精细化已经是必然趋势。
薄膜晶体管通电后，有源层位于源极和漏极之间的部分形成沟道。当薄膜晶体管的尺寸减小后，沟道的尺寸也必然减小。然而，当沟道的尺寸减小到一定程度后，极易导致栅极层对沟道的控制能力减弱，进而容易导致漏电流增大、阈值电压不稳定等短沟道效应，严重影响了显示装置的产品品质。
发明内容
本发明实施例提供了一种薄膜晶体管、阵列基板、显示装置及阵列基板的制备方法，以提高栅极层对沟道的控制能力，进而减少漏电流增大、阈值电压不稳定等短沟道效应现象，从而有利于提高显示装置的产品品质。
本发明实施例提供一种薄膜晶体管，包括栅极层、栅极绝缘层、有源层以及源极和漏极，其中：
所述栅极绝缘层位于所述栅极层与所述有源层之间；
所述源极和漏极位于所述栅极绝缘层背离所述栅极层的一侧，且相对设置；
所述栅极层具有凹槽，所述有源层在衬底基板上的投影至少覆盖所述凹槽在衬底基板上的投影。
在本发明实施例中，栅极层具有凹槽，有源层在衬底基板上的投影至少覆盖栅极层的凹槽在衬底基板上的投影。采用这样的设计，当薄膜晶体管通电时，有源层位于源极和漏极之间的部分形成沟道，在栅极层的控制下，沟道内的电场分布较为均匀，栅极层对沟道的控制能力较强，进而可以减少漏电流增大以及阈值电压不稳定等短沟道效应，从而有利于提高显示装置的产品品质。
优选的，所述有源层位于源极和漏极之间的部分在衬底基板上的投影位于所述栅极层的凹槽在衬底基板的上投影内。
优选的，所述有源层位于源极和漏极之间的部分的厚度与栅极绝缘层的厚度之和不大于所述栅极层的凹槽的深度。
当薄膜晶体管通电时，有源层位于源极和漏极之间的部分形成沟道，进而当有源层位于源极和漏极之间的部分的厚度与栅极绝缘层的厚度之和不大于栅极层的凹槽的深度时，栅极层可以在五个方向上(沟道的底面以及四个侧面)对沟道进行控制，相比现有技术中栅极层仅能对沟道的底面进行控制而言，本发明实施例中，栅极层对沟道的控制能力更强，沟道内的电场分布更加均匀，因而更有利于减少各种短沟道效应。
优选的，所述栅极层具有多个凹槽。采用这样的设计，可以增加栅极层对沟道的控制面积，从而可以提高栅极层对沟道的控制性，并可以提高沟道内电场分布的均匀性。
优选的，所述栅极层包括层叠设置的第一导电膜层和第二导电膜层，所述第一导电膜层形成所述凹槽的底层，所述第二导电膜层形成所述凹槽的侧壁。
可选的，所述第一导电膜层的材质为氧化铟锡，所述第二导电膜层的材质为金属；或者所述第一导电膜层与第二导电膜层材质相同且均为金属。
本发明实施例提供一种阵列基板，包括衬底基板以及位于衬底基板之上的如上述任一技术方案所述的薄膜晶体管。由于薄膜晶体管的性能较好，因而该阵列基板的产品品质较佳。
本发明实施例提供一种显示装置，其特征在于，包括上述任一技术方案所述的阵列基板。该显示装置的产品品质较佳。
本发明实施例提供一种阵列基板的制备方法，包括：
在衬底基板之上形成栅极层，所述栅极层具有凹槽；
在所述栅极层的上方形成栅极绝缘层；
在所述栅极绝缘层的上方形成有源层；所述有源层在衬底基板上的投影至少覆盖栅极层的凹槽在衬底基板上的投影；
在所述有源层的上方形成相对设置的源极和漏极。
采用该方法制备的阵列基板，栅极层对沟道的控制能力较强，可以减少短沟道效应，因而阵列基板的产品品质较佳。
具体的，所述在衬底基板之上形成栅极层，所述栅极层具有凹槽，具体包括：
在衬底基板上通过一次半色调掩模构图工艺形成具有凹槽的栅极层，所述栅极层包括层叠设置的第一导电膜层和第二导电膜层；
所述在衬底基板上通过一次半色调掩模构图工艺形成具有凹槽的栅极层，具体包括：
在衬底基板上依次形成第一导电薄膜和第二导电薄膜；
在第二导电薄膜上涂覆一层正性光刻胶；
使用具有全透光区、半透光区和遮光区结构的掩模板对基板进行曝光，其中，遮光区与基板上预形成具有凹槽的栅极层的区域位置相对，半透光区与基板上预形成第一导电膜层的区域位置相对；
对曝光后的基板进行显影处理；
对显影处理后的基板进行刻蚀和灰化处理。
附图说明
图1为本发明实施例薄膜晶体管的结构示意图；
图2为本发明另一实施例薄膜晶体管的结构示意图；
图3a～3d为本发明实施例阵列基板的制备工艺示意图；
图4为本发明实施例阵列基板的制备方法流程图。
附图标记：
1-栅极层
10-凹槽
100-衬底基板
2-有源层
3-漏极
4-源极
11-第一导电膜层
12-第二导电膜层
6-栅极绝缘层
7-钝化层
8-像素电极层
具体实施方式
为了提高栅极层对沟道的控制能力，进而减少漏电流增大、阈值电压不稳定等短沟道效应现象，进一步提高显示装置的产品品质，本发明实施例提供了一种薄膜晶体管、阵列基板、显示装置及阵列基板的制造方法。为使本发明的目的、技术方案和优点更加清楚，以下举实施例对本发明作进一步详细说明。
如图1和图2所示，本发明实施例提供的薄膜晶体管，包括栅极层1、栅极绝缘层6、有源层2以及源极4和漏极3，其中：
栅极绝缘层6位于栅极层1与有源层2之间；
源极4和漏极5位于栅极绝缘层6背离栅极层1的一侧，且相对设置；
栅极层1具有凹槽10，有源层2在衬底基板100上的投影至少覆盖栅极层1的凹槽10在衬底基板100上的投影。
需要说明的是，本发明实施例中，薄膜晶体管的具体类型不限，例如可以为底栅型薄膜晶体管(此时有源层位于栅极层的上方)或者顶栅型薄膜晶体管(此时有源层位于栅极层的下方)等。薄膜晶体管各膜层的结构位置可以有很多种变化，只要制作出显示装置驱动所必要的元素，确保显示装置正常驱动即可。
在本发明实施例中，栅极层1具有凹槽10，有源层2在衬底基板100上的投影至少覆盖栅极层1的凹槽10在衬底基板100上的投影。采用这样的设计，当薄膜晶体管通电时，有源层2位于源极4和漏极3之间的部分形成沟道，在栅极层1的控制下，沟道内的电场分布较为均匀，栅极层1对沟道的控制能力较强，进而可以减少漏电流增大以及阈值电压不稳定等短沟道效应，从而有利于提高显示装置的产品品质。
在本发明的一个具体实施例中，有源层位于源极和漏极之间的部分在衬底基板上的投影位于栅极层的凹槽在衬底基板上的投影内。在该实施例中，薄膜晶体管在通电的情况下，沟道在衬底基板上的投影位于栅极层的凹槽在衬底基板上的投影内。在栅极层1的控制下，沟道内的电场分布较为均匀，栅极层1对沟道的控制能力较强，进而可以减少漏电流增大以及阈值电压不稳定等短沟道效应。
基于上述实施例的一个优选实施例中，有源层2位于源极4和漏极3之间的部分的厚度与栅极绝缘层6的厚度之和不大于栅极层1的凹槽10的深度。
根据上述实施例描述可知，当薄膜晶体管通电时，有源层2位于源极4和漏极3之间的部分形成沟道，进而当有源层2位于源极4和漏极3之间的部分的厚度与栅极绝缘层6的厚度之和不大于栅极层1的凹槽10的深度时，栅极层1可以在五个方向上(沟道的底面以及四个侧面)对沟道进行控制，相比现有技术中栅极层仅能对沟道的底面进行控制而言，本发明实施例中，栅极层对沟道的控制能力更强，沟道内的电场分布更加均匀，因而更有利于减少各种短沟道效应。
请继续参考图2所示，在该实施例中，栅极层1具有多个凹槽10。采用这样的设计，可以增加栅极层对沟道的控制面积，从而可以提高栅极层对沟道的控制性，并可以提高沟道内电场分布的均匀性。
其中，栅极层1的凹槽10的具体结构形式不限，例如，在本发明的第一实施例中，栅极层1包括层叠设置的第一导电膜层11和第二导电膜层12，第一导电膜层11形成凹槽10的底层，第二导电膜层12形成凹槽10的侧壁。在该实施例中，第一导电膜层11的材质优选采用氧化铟锡，第二导电膜层12的材质优选采用金属。当该实施例的薄膜晶体管应用于阵列基板时，第一导电膜层11可以为公共电极层，采用这样的设计，可以简化栅极层的形成工艺，有利于节约生产成本。
又例如，在本发明的第二实施例中，第一导电膜层11与第二导电膜层12材质相同且均为金属。在该实施例中，栅极层的凹槽10为一体结构。当该实施例的薄膜晶体管应用于阵列基板时，可以通过一次半色调掩模构图工艺形成栅极层的凹槽。
值得一提的是，凹槽10在栅极层1的上具体设置位置不限，优选凹槽10设置于栅极层1的中间区域。
本发明实施例提供一种阵列基板，包括衬底基板以及位于衬底基板之上的前述任一实施例的薄膜晶体管。由于薄膜晶体管的性能较好，因而该阵列基板的产品品质较佳。
本发明实施例提供一种显示装置，包括前述任一实施例的阵列基板。该显示装置的产品品质较佳。其中，显示装置的具体类型不限，例如可以为电视机、显示器、平板电脑等等。
如图3a～3d和图4所示，以薄膜晶体管为底栅型薄膜晶体管为例，本发明实施例提供的阵列基板的制备方法，包括：
步骤101：在衬底基板100之上形成栅极层1，栅极层1具有凹槽10，如图3a所示；
步骤102：在栅极层1的上方形成栅极绝缘层6，如图3b所示；
步骤103：在栅极绝缘层6的上方形成有源层2，有源层2在衬底基板100上的投影至少覆盖栅极层1的凹槽10在衬底基板100上的投影，如图3b所示；
步骤104：在有源层2的上方形成相对设置的源极4和漏极3，如图3b所示。
采用该方法制备的阵列基板，栅极层对沟道的控制能力较强，可以减少短沟道效应，因而阵列基板的产品品质较佳。
其中，步骤101具体包括：
在衬底基板上通过一次半色调掩模构图工艺形成具有凹槽的栅极层，栅极层包括层叠设置的第一导电膜层和第二导电膜层。
具体的，在衬底基板上通过一次半色调掩模构图工艺形成具有凹槽的栅极层，具体包括：
在衬底基板上依次形成第一导电薄膜和第二导电薄膜；
在第二导电薄膜上涂覆一层正性光刻胶；
使用具有全透光区、半透光区和遮光区结构的掩模板对基板进行曝光，其中，遮光区与基板上预形成具有凹槽的栅极层的区域位置相对，半透光区与基板上预形成第一导电膜层的区域位置相对；
对曝光后的基板进行显影处理；
对显影处理后的基板进行刻蚀和灰化处理。
其中，步骤103和步骤104具体包括：
在栅极绝缘层的上方通过一次半色调掩模构图工艺形成有源层以及位于有源层上方的相对设置的源极和漏极。
具体的，在栅极绝缘层的上方通过一次半色调掩模构图工艺形成有源层以及位于有源层上方的相对设置的源极和漏极，具体包括：
在栅极绝缘层上方形成有源层薄膜以及位于有源层薄膜上方的源极薄膜和漏极薄膜；
在源极薄膜和漏极薄膜上方涂覆一层正性光刻胶；
使用具有全透光区、半透光区和遮光区结构的掩模板对基板进行曝光，其中，遮光区与基板上预形成有源层和位于有源层之上的源极和漏极的区域位置相对，半透光区与基板上预形成沟道的区域位置相对；
对曝光后的基板进行显影处理；
对显影处理后的基板进行刻蚀和灰化处理。
以下仅举一个具体实施例来说明阵列基板的制备方法，但读者应知，本发明阵列基板的制备方法并不局限于此，凡是基于本发明构思的制备方法，均在本发明的保护范围内。
在一个具体实施例中，如图3a～3d所示，阵列基板的制备方法包括：
第一步：在衬底基板上通过一次半色调掩模构图工艺形成具有凹槽的栅极层，如图3a所示；
其中，栅极层1通常包括层叠设置的第一导电膜层11和第二导电膜层12，当第一导电膜层11与第二导电膜层12的材质相同且均为金属时，栅极金属可以采用铝、铬、钨、钽、钛、铜、钼或钼镍的单层薄膜，也可以采用由上述单层薄膜构成的多层复合薄膜；
当第一导电膜层11与第二导电膜层12的材质不同时，第一导电膜层11通常为氧化铟锡(ITO)或者氧化铟锌(IZO)，其厚度通常为20nm～100nm，第二导电膜层12为金属，第二导电膜层12通常为铝、铜或者钼等金属，厚度通常为200nm～600nm。第一导电膜层形成凹槽的底层，第二导电膜层形成凹槽的侧壁，当第一导电膜层为氧化铟锡或者氧化铟锌时，第一导电膜层可以作为阵列基板的公共电极使用。
第二步：在栅极层1的上方形成栅极绝缘层6，如图3b所示；
栅极绝缘层的绝缘成分可以为氮化硅等。
第三步：在栅极绝缘层6的上方通过一次半色调掩模构图工艺形成有源层2，以及源极4和漏极3，如图3b所示，其中，有源层2在衬底基板100上的投影至少覆盖栅极层1的凹槽10在衬底基板100上的投影。
有源层2材质可以为单晶硅(a-Si)非晶硅、氢化非晶硅或者铟镓锌氧化物(IGZO)等，有源层的厚度通常为20nm～100nm；源、漏电极材质可以采用铝、铜、铬、钨、钽、钛、钼或钼镍的单层薄膜，也可以采用由上述单层薄膜构成的多层复合薄膜，厚度通常为200nm～600nm。
第四步：在源极和漏极的上方形成钝化层7，钝化层具有过孔，如图3c所示钝化层的材质通常为二氧化硅等；
第五步：在钝化层的上方形成像素电极层8，像素电极层8通过钝化层的过孔与源极4连接，如图3d所示。
上述方法步骤提到的掩模构图工艺中，在基板上形成膜层通常包括沉积、涂布、溅射等多种成膜方式，根据薄膜层的材质不同，所选择的成膜工艺也不尽相同。例如，对于金属层薄膜通常采用物理气相沉积方式成膜，而对于非金属层薄膜通常采用化学气相沉积方式成膜。
采用上述方法制备的阵列基板，当薄膜晶体管通电时，有源层2位于源极4和漏极3之间的部分形成沟道，在栅极层1的控制下，沟道内的电场分布较为均匀，栅极层1对沟道的控制能力较强，进而可以减少漏电流增大以及阈值电压不稳定等短沟道效应，从而有利于提高显示装置的产品品质。
显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。

Claims (9)

1.一种薄膜晶体管，其特征在于，包括栅极层、栅极绝缘层、有源层以及源极和漏极，其中：
所述栅极绝缘层位于所述栅极层与所述有源层之间；
所述源极和漏极位于所述栅极绝缘层背离所述栅极层的一侧，且相对设置；
所述栅极层具有凹槽，所述有源层在衬底基板上的投影至少覆盖所述凹槽在衬底基板上的投影；
其中：
所述有源层位于源极和漏极之间的部分的厚度与栅极绝缘层的厚度之和不大于所述栅极层的凹槽的深度。
2.如权利要求1所述的薄膜晶体管，其特征在于，所述有源层位于源极和漏极之间的部分在衬底基板上的投影位于所述栅极层的凹槽在衬底基板的上投影内。
3.如权利要求1所述的薄膜晶体管，其特征在于，所述栅极层具有多个凹槽。
4.如权利要求1所述的薄膜晶体管，其特征在于，所述栅极层包括层叠设置的第一导电膜层和第二导电膜层，所述第一导电膜层形成所述凹槽的底层，所述第二导电膜层形成所述凹槽的侧壁。
5.如权利要求4所述的薄膜晶体管，其特征在于，所述第一导电膜层的材质为氧化铟锡，所述第二导电膜层的材质为金属，或者所述第一导电膜层与第二导电膜层材质相同且均为金属。
6.一种阵列基板，其特征在于，包括衬底基板以及位于衬底基板之上的如权利要求1～5任一项所述的薄膜晶体管。
7.一种显示装置，其特征在于，包括如权利要求6所述的阵列基板。
8.一种阵列基板的制备方法，其特征在于，包括：
在衬底基板之上形成栅极层，所述栅极层具有凹槽；
在所述栅极层的上方形成栅极绝缘层；
在所述栅极绝缘层的上方形成有源层；其中，所述有源层在衬底基板上的投影至少覆盖栅极层的凹槽在衬底基板上的投影；
在所述有源层的上方形成相对设置的源极和漏极；
其中：
所述有源层位于源极和漏极之间的部分的厚度与栅极绝缘层的厚度之和不大于所述栅极层的凹槽的深度。
9.如权利要求8所述的制备方法，其特征在于，所述在衬底基板之上形成栅极层，所述栅极层具有凹槽，具体包括：
在衬底基板上通过一次半色调掩模构图工艺形成具有凹槽的栅极层，所述栅极层包括层叠设置的第一导电膜层和第二导电膜层；
所述在衬底基板上通过一次半色调掩模构图工艺形成具有凹槽的栅极层，具体包括：
在衬底基板上依次形成第一导电薄膜和第二导电薄膜；
在第二导电薄膜上涂覆一层正性光刻胶；
使用具有全透光区、半透光区和遮光区结构的掩模板对基板进行曝光，其中，遮光区与基板上预形成具有凹槽的栅极层的区域位置相对，半透光区与基板上预形成第一导电膜层的区域位置相对；
对曝光后的基板进行显影处理；
对显影处理后的基板进行刻蚀和灰化处理。
CN201610875305.6A 2016-09-30 2016-09-30 一种薄膜晶体管、阵列基板及其制备方法、显示装置 Active CN106409920B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610875305.6A CN106409920B (zh) 2016-09-30 2016-09-30 一种薄膜晶体管、阵列基板及其制备方法、显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610875305.6A CN106409920B (zh) 2016-09-30 2016-09-30 一种薄膜晶体管、阵列基板及其制备方法、显示装置

Publications (2)

Publication Number Publication Date
CN106409920A CN106409920A (zh) 2017-02-15
CN106409920B true CN106409920B (zh) 2018-03-06

Family

ID=59228775

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610875305.6A Active CN106409920B (zh) 2016-09-30 2016-09-30 一种薄膜晶体管、阵列基板及其制备方法、显示装置

Country Status (1)

Country Link
CN (1) CN106409920B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107170829A (zh) * 2017-05-15 2017-09-15 京东方科技集团股份有限公司 一种薄膜晶体管及其制作方法、阵列基板和显示面板
CN114005881B (zh) * 2021-10-27 2023-04-18 云谷（固安）科技有限公司 薄膜晶体管及其制备方法、像素电路

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20120099475A (ko) * 2009-12-04 2012-09-10 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
JP6021586B2 (ja) * 2012-10-17 2016-11-09 株式会社半導体エネルギー研究所 半導体装置
CN106024909B (zh) * 2016-07-27 2021-01-26 京东方科技集团股份有限公司 薄膜晶体管及其制备方法、阵列基板和显示装置

Also Published As

Publication number Publication date
CN106409920A (zh) 2017-02-15

Similar Documents

Publication Publication Date Title
CN104253159B (zh) 薄膜晶体管及制备方法、阵列基板及制备方法和显示装置
CN104022076B (zh) 阵列基板及其制作方法、显示装置
CN105914183B (zh) Tft基板的制造方法
CN104078424A (zh) 低温多晶硅tft阵列基板及其制备方法、显示装置
CN104022077A (zh) 阵列基板及其制作方法、显示装置
CN103296034A (zh) 一种阵列基板、制备方法以及显示装置
CN102842601B (zh) 一种阵列基板及其制作方法
CN105789120B (zh) Tft基板的制作方法及tft基板
CN102033370B (zh) 液晶显示基板及其制造方法
CN105633170A (zh) 金属氧化物薄膜晶体管及其制备方法以及阵列基板和显示装置
CN104218094A (zh) 一种薄膜晶体管、显示基板及显示装置
CN102709326A (zh) 薄膜晶体管及其制造方法、阵列基板和显示装置
US9159746B2 (en) Thin film transistor, manufacturing method thereof, array substrate and display device
CN103018977A (zh) 一种阵列基板及其制造方法
CN103745954B (zh) 显示装置、阵列基板及其制造方法
CN107204377B (zh) 一种薄膜晶体管的制备方法、阵列基板和液晶显示面板
CN106972034B (zh) 一种薄膜晶体管及其制作方法、阵列基板
CN106409920B (zh) 一种薄膜晶体管、阵列基板及其制备方法、显示装置
CN102637648A (zh) 薄膜晶体管液晶显示器、阵列基板及其制造方法
CN105629598A (zh) Ffs模式的阵列基板及制作方法
CN102629576A (zh) 阵列基板及其制作方法
CN105826398A (zh) 一种薄膜晶体管、阵列基板及制作方法
CN105826248A (zh) Ffs模式的阵列基板及制作方法
CN105977306A (zh) 一种自对准薄膜晶体管及其制备方法
CN105870132A (zh) Tft阵列基板及其制作方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant