CN114005881B - 薄膜晶体管及其制备方法、像素电路 - Google Patents

薄膜晶体管及其制备方法、像素电路 Download PDF

Info

Publication number
CN114005881B
CN114005881B CN202111257067.XA CN202111257067A CN114005881B CN 114005881 B CN114005881 B CN 114005881B CN 202111257067 A CN202111257067 A CN 202111257067A CN 114005881 B CN114005881 B CN 114005881B
Authority
CN
China
Prior art keywords
thin film
film transistor
layer
conductive
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202111257067.XA
Other languages
English (en)
Other versions
CN114005881A (zh
Inventor
马应海
郭子栋
陈发祥
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yungu Guan Technology Co Ltd
Original Assignee
Yungu Guan Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yungu Guan Technology Co Ltd filed Critical Yungu Guan Technology Co Ltd
Priority to CN202111257067.XA priority Critical patent/CN114005881B/zh
Publication of CN114005881A publication Critical patent/CN114005881A/zh
Application granted granted Critical
Publication of CN114005881B publication Critical patent/CN114005881B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H01L29/78675—Polycrystalline or microcrystalline silicon transistor with normal-type structure, e.g. with top gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明公开了一种薄膜晶体管及其制备方法、像素电路，通过设置有源层包括导电沟道，以及位于导电沟道相对两侧的源极和漏极，导电沟道的掺杂浓度小于源极的掺杂浓度以及漏极的掺杂浓度；导电沟道包括至少一个子导电沟道，子导电沟道包括源极和漏极连线方向上依次设置的第一导电部、第二导电部和第三导电部，子导电沟道形成凸起结构和/或凹陷结构，且至少一个子导电沟道的第一导电部和/或第三导电部倾斜设置，可以使得第一导电部和/或第三导电部的电阻较大，进而使得导电沟道的电阻较大，进而可以降低薄膜晶体管的漏电流，使得将薄膜晶体管应用于显示面板时，显示面板的显示效果可以得到提升。

Description

薄膜晶体管及其制备方法、像素电路
技术领域
本发明涉及显示技术领域，尤其涉及一种薄膜晶体管及其制备方法、像素电路。
背景技术
显示面板通常采用薄膜晶体管作为像素电路的开关晶体管和驱动晶体管，以保证发光二极管稳定发光。
现有技术中，薄膜晶体管通常采用低温多晶硅工艺进行制备，薄膜晶体管制备完成之后，漏电流较大，使得将薄膜晶体管应用于显示面板的像素电路时，显示面板的显示效果较差。
发明内容
本发明提供一种薄膜晶体管及其制备方法、像素电路，以实现降低薄膜晶体管的漏电流，提升显示面板的显示效果，同时保证薄膜晶体管的制备成本较低。
第一方面，本发明实施例提供了一种薄膜晶体管，包括：
衬底和衬底一侧的有源层，有源层包括导电沟道，以及位于导电沟道相对两侧的源极和漏极，导电沟道的掺杂浓度小于源极的掺杂浓度以及漏极的有源层的掺杂浓度；
其中，在导电沟道包括至少一个子导电沟道，子导电沟道包括源极和漏极连线方向上依次设置的第一导电部、第二导电部和第三导电部，子导电沟道形成凸起结构和/或凹陷结构，且至少一个子导电沟道的第一导电部和/或第三导电部倾斜设置。
可选的，薄膜晶体管还包括有源层靠近衬底一侧的中间结构层，中间结构层包括与凸起结构一一对应的向有源层凸起的凸部，和/或中间结构层包括与凹陷结构一一对应的向衬底凹陷的凹部。
可选的，薄膜晶体管还包括栅极，栅极位于有源层远离衬底的一侧；
薄膜晶体管还包括遮光层，遮光层位于衬底和有源层之间，遮光层包括在薄膜晶体管厚度方向上与凸起结构一一对应的遮光结构，在沿源极和漏极连线的方向上，位于最外侧的遮光结构的两最外侧边缘之间的距离小于栅极的宽度，且沿源极和漏极连线方向上，位于最外侧的遮光结构的两最外侧边缘在衬底上的垂直投影位于栅极靠近源极的边缘和栅极远离源极的边缘在衬底上的垂直投影内；
可选的，遮光层包括一个遮光结构，沿源极和漏极连线的方向上，遮光结构的最外侧边缘与栅极对应的最外侧边缘的距离大于设定距离；
可选的，设定距离大于或等于0.3微米。
可选的，遮光结构包括与第一导电部对应的第一侧面、与第二导电部对应的顶面、与第三导电部对应的第二侧面，其中第一侧面为斜面和/或第二侧面为斜面；
可选的，第一侧面的倾斜角度大于或等于45度且小于或等于60度和/或第二侧面的角度大于或等于45度且小于或等于60度。
可选的，遮光结构的厚度大于或等于50纳米且小于或等于100纳米。
可选的，中间结构层包括缓冲层，缓冲层位于遮光层和有源层之间；
可选的，缓冲层至少包括自遮光结构至有源层层叠设置的氮化硅层、第一氧化硅层；
可选的，缓冲层还包括氮化硅层远离第一氧化硅层的第二氧化硅层。
可选的，薄膜晶体管还包括栅极，栅极位于有源层远离衬底的一侧；
在沿源极和漏极连线的方向上，位于最外侧的非平整部的两最外侧边缘之间的距离小于栅极的宽度，且沿源极和漏极连线方向上，位于最外侧的非平整部的两最外侧边缘在衬底上的垂直投影位于栅极靠近源极的边缘和栅极远离源极的边缘在衬底上的垂直投影内；非平整部为凸部或凹部；
优选的，非平整部包括与第一导电部对应的第三侧面、与第二导电部对应的顶面、与第三导电部对应的第四侧面，其中第三侧面为斜面和/或第四侧面为斜面。
第二方面，本发明实施例还提供了一种薄膜晶体管的制备方法，包括：
提供衬底；
在衬底的一侧形成有源层，有源层包括导电沟道、以及位于导电沟道相对两侧的源极和漏极，导电沟道的掺杂浓度小于源极的掺杂浓度以及漏极的掺杂浓度；
其中，导电沟道包括至少一个子导电沟道，子导电沟道包括自源极和漏极连线方向上依次设置的第一导电部、第二导电部和第三导电部，子导电沟道形成凸起结构和/或凹陷结构，且至少一个子导电沟道的第一导电部和/或第三导电部倾斜设置。
可选的，在衬底的一侧形成有源层之前，还包括：
在衬底的一侧形成遮光层，遮光层包括至少一个遮光结构；
在衬底的一侧形成有源层包括：
在遮光层远离衬底的一侧形成待晶化层；
采用晶化工艺晶化待晶化层形成晶化层，晶化层包括在薄膜晶体管厚度方向上与遮光结构一一对应的凸起结构；
在形成晶化层之后，还包括：
晶化层远离衬底的一侧形成栅极，其中在沿源极和漏极连线的方向上，位于最外侧的遮光结构的两最外侧边缘之间的距离小于栅极的宽度，且沿源极和漏极连线方向上，位于最外侧的遮光结构的两最外侧边缘在衬底上的垂直投影位于栅极靠近源极的边缘和栅极远离源极的边缘在衬底上的垂直投影内；
在衬底的一侧形成有源层还包括：
以栅极为掩膜对晶化层进行掺杂，形成源极和漏极；
可选的，在衬底的一侧形成遮光层之后，在衬底的一侧形成有源层之前，还包括：
在遮光层远离衬底的一侧形成中间结构层。
第三方面，本发明实施例还提供了一种像素电路，包括驱动晶体管和与驱动晶体管栅极电连接的开关晶体管，开关晶体管包括第一方面的薄膜晶体管。
本发明实施例的薄膜晶体管及其制备方法、像素电路，通过设置有源层包括导电沟道，以及位于导电沟道相对两侧的源极和漏极，导电沟道的掺杂浓度小于源极的掺杂浓度以及漏极的掺杂浓度；导电沟道包括至少一个子导电沟道，子导电沟道包括源极和漏极连线方向上依次设置的第一导电部、第二导电部和第三导电部，子导电沟道形成凸起结构和/或凹陷结构，且至少一个子导电沟道的第一导电部和/或第三导电部倾斜设置，可以使得第一导电部和/或第三导电部的电阻较大，进而使得导电沟道的电阻较大，进而可以降低薄膜晶体管的漏电流，使得将薄膜晶体管应用于显示面板时，显示面板的显示效果可以得到提升。并且，本实施例的薄膜晶体管，采用常规低温多晶硅工艺进行制备即可使得薄膜晶体管的漏电流得到降低，制备薄膜晶体管时无需采用低温多晶氧化物工艺，进而使得薄膜晶体管的制备工艺较为简化，保证薄膜晶体管的制备成本较低。
附图说明
图1是本发明实施例提供的一种薄膜晶体管的剖视图；
图2是本发明实施例提供的另一种薄膜晶体管的剖视图；
图3是本发明实施例提供的一种薄膜晶体管的俯视图；
图4是本发明实施例提供的另一种薄膜晶体管的剖视图；
图5是本发明实施例提供的另一种薄膜晶体管的俯视图；
图6是本发明实施例提供的另一种薄膜晶体管的剖视图；
图7是本发明实施例提供的另一种薄膜晶体管的剖视图；
图8是本发明实施例提供的另一种薄膜晶体管的剖视图；
图9是本发明实施例提供的一种像素电路的结构示意图；
图10是本发明实施例提供的一种薄膜晶体管的制备方法的流程图；
图11是本发明实施例提供的另一种薄膜晶体管的制备方法的流程图。
具体实施方式
下面结合附图和实施例对本发明作进一步的详细说明。可以理解的是，此处所描述的具体实施例仅仅用于解释本发明，而非对本发明的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与本发明相关的部分而非全部结构。
正如背景技术中所述，现有技术中低温多晶硅工艺制备的薄膜晶体管的漏电流较大，使得将薄膜晶体管应用于显示面板的像素电路时，显示面板的显示效果较差。经发明人研究发现，出现上述问题的原因在于，像素电路通常包括驱动晶体管和与驱动晶体管栅极电连接的开关晶体管，像素电路进行工作时包括多个工作阶段，多个工作阶段中包括发光阶段。在发光阶段，驱动晶体管的栅极应保持在固定电位以保证显示面板的亮度稳定。由于低温多晶硅工艺制备得到的开关晶体管的漏电流较大，使得在发光阶段，像素电路中驱动晶体管的栅极电位无法得到良好保持，导致显示面板容易出现闪烁等现象，使得显示面板的显示效果较差。为解决上述问题，现有技术中部分像素电路采用低温多晶氧化物工艺制备的薄膜晶体管作为开关晶体管，但是低温多晶氧化物工艺较低温多晶硅制备工艺复杂，成本较高。
基于上述原因，本发明实施例提供一种薄膜晶体管，图1是本发明实施例提供的一种薄膜晶体管的剖视图，参考图1，该薄膜晶体管包括衬底100和衬底100一侧的有源层200，有源层200包括导电沟道210，以及位于导电沟道210相对两侧的源极220和漏极230，导电沟道210的掺杂浓度小于源极220的掺杂浓度以及漏极230的掺杂浓度；
其中，导电沟道210包括至少一个子导电沟道211，子导电沟道211包括源极220和漏极230连线方向上依次设置的第一导电部2111、第二导电部2112和第三导电部2113，子导电沟道211形成凸起结构和/或凹陷结构，且至少一个子导电沟道211的第一导电部2111和/或第三导电部2113倾斜设置。
其中，衬底100可以是柔性衬底100，柔性衬底100的材料可以是聚酰亚胺(PI)、聚萘二甲酸乙二醇酯(PEN)或者聚对苯二甲酸乙二醇酯(PET)等，也可以是上述多种材料的混合材料。衬底100也可以为采用玻璃等材料形成的硬质衬底100。
可选的，有源层200的材料可以是多晶硅。可选的，本实施例中的薄膜晶体管可采用低温多晶硅工艺制备。
参考图1，薄膜晶体管的有源层200包括导电沟道210，以及位于导电沟道210相对两侧的源极220和漏极230，其中导电沟道210的掺杂浓度小于源极220的掺杂浓度，且小于漏极230的掺杂浓度。具体的，进行有源层200的制备时，可以首先制备整层的待晶化层，其中待晶化层可以是单晶硅。然后对待晶化层采用晶化工艺进行晶化，例如对单晶硅进行晶化得到多晶硅层。然后对多晶硅进行图形化，并完成沟道掺杂工艺。在后续步骤中，在对多晶硅层对应于源极220和漏极230的位置进行重掺杂，得到源极220和漏极230。
图1中示例性地示出了导电沟道210包括一个子导电沟道211的薄膜晶体管结构，子导电沟道211包括第一导电部2111、第二导电部2112和第三导电部2113，子导电沟道211形成凸起结构和/或凹陷结构(图1中以子导电沟道211形成凸起结构为例进行示出)，且子导电沟道211的第一导电部2111和/或第三导电部2113倾斜设置。其中，第一导电部2111倾斜设置可以是指第一导电部2111与导电沟道210中第一导电部2111两侧的结构形成的夹角均大于0度且小于90度。以图1所示出结构为例，第一导电部2111两侧的结构分别为源极220和第二导电部2112，则第一导电部2111倾斜设置是指第一导电部2111与源极220的夹角大于0度且小于90度，且第一导电部2111与漏极230的夹角大于0度且小于90度。同理，第三导电部2113倾斜设置可以是指第三导电部2113与导电沟道210中第三导电部2113两侧的结构形成的夹角均大于0度且小于90度。以图1所示出结构为例，第三导电部2113两侧的结构分别为第二导电部2112和漏极230，则第三导电部2113与漏极230的夹角大于0度且小于90度，且第三导电部2113倾斜设置是指第三导电部2113与漏极230的夹角大于0度且小于90度。在本发明一可选实施例中，源极220、漏极230、第二导电部2112水平设置，即源极220、漏极230和第二导电部2112的设置方向与晶体管的厚度方向垂直，以保证有源层200远离衬底100一侧的膜层的表面可以较为平整。在本发明其他可选实施例中，第二导电部2112也可倾斜设置，进而进一步提高导电沟道210的电阻，本实施例在此不做具体限定。
子导电沟道211中，第一导电部2111倾斜设置，则第一导电部2111形成斜坡结构，可以使得在待晶化层在形成有源层200的晶化过程中，结晶效果变差使得第一导电部2111的电阻相对较大。因此第一导电部2111倾斜设置时，相当于导电沟道210串联了一个电阻。同理，第三导电部2113倾斜设置，则第三导电部2113形成斜坡结构，可以使得在待晶化层在形成有源层200的晶化过程中，结晶效果变差使得第三导电部2113的电阻相对较大。因此第三导电部2113倾斜设置时，相当于导电沟道210串联了一个电阻。相对于现有技术中的有源层200的导电沟道210为平面的结构，本实施例的薄膜晶体管，导电沟道210的电阻较大，进而可以降低薄膜晶体管的漏电流，使得将薄膜晶体管应用于显示面板时，显示面板的显示效果可以得到提升。并且，本实施例的薄膜晶体管，采用常规低温多晶硅工艺进行制备即可使得薄膜晶体管的漏电流得到降低，制备薄膜晶体管时无需采用低温多晶氧化物工艺，进而使得薄膜晶体管的制备工艺较为简化，保证薄膜晶体管的制备成本较低。
需要说明的是，因有源层200中导电沟道210的掺杂浓度小于源极220的掺杂浓度，且小于漏极230的掺杂浓度，则凸起结构或凹陷结构形成在导电沟道210时，倾斜设置的第一导电部2111和/或第三导电部2113的电阻会较大。而当凸起结构和凹陷结构形成在源极220和漏极230的位置时，即当凸起结构和凹陷结构形成在导电沟道210之外时，整个有源层200的电阻并不会有明显变化，因此漏电流不会得到明显降低。因此，本实施例中，通过设置导电沟道210包括凸起结构和/或凹陷结构的子导电沟道211，子导电沟道211的第一导电部2111和/或第三导电部2113倾斜设置，可以使得导电沟道210的电阻明显增大，使得薄膜晶体管的有源层200的电阻明显增大，进而明显降低薄膜晶体管的漏电流。
本发明实施例的薄膜晶体管，通过设置有源层包括导电沟道，以及位于导电沟道相对两侧的源极和漏极，导电沟道的掺杂浓度小于源极的掺杂浓度以及漏极的掺杂浓度；导电沟道包括至少一个子导电沟道，子导电沟道包括源极和漏极连线方向上依次设置的第一导电部、第二导电部和第三导电部，子导电沟道形成凸起结构和/或凹陷结构，且至少一个子导电沟道的第一导电部和/或第三导电部倾斜设置，可以使得第一导电部和/或第三导电部的电阻较大，进而使得导电沟道的电阻较大，进而可以降低薄膜晶体管的漏电流，使得将薄膜晶体管应用于显示面板时，显示面板的显示效果可以得到提升。并且，本实施例的薄膜晶体管，采用常规低温多晶硅工艺进行制备即可使得薄膜晶体管的漏电流得到降低，制备薄膜晶体管时无需采用低温多晶氧化物工艺，进而使得薄膜晶体管的制备工艺较为简化，保证薄膜晶体管的制备成本较低。
图2是本发明实施例提供的另一种薄膜晶体管的剖视图，参考图2，薄膜晶体管还包括有源层200靠近衬底100一侧的中间结构层300，中间结构层300包括与凸起结构一一对应的向有源层200凸起的凸部310，和/或中间结构层300包括与凹陷结构一一对应的向衬底100凹陷的凹部。
其中，图2中示例性地示出了中间结构层300包括与凸起结构一一对应的向有源层200凸起的凸部310的情况。通过设置薄膜晶体管包括中间结构层300，且中间结构层300包括与导电沟道210中凸起结构的子导电沟道211一一对应的凸部310，和/或中间结构层300包括与导电沟道210中凹陷结构的子导电沟道211一一对应的凹部，使得在制备薄膜晶体管的过程中，有源层200成膜时，在对应于凸部310的位置可以形成凸起结构，对应于凹部的位置可以形成凹陷结构，进而保证可以形成包括凸起结构和/或凹陷结构的子导电沟道211，进而保证导电沟道210的电阻被提高，进而使得薄膜晶体管的漏电流被降低。
可选的，中间结构层300与有源层200相邻并接触，进而避免中间结构层300与有源层200之间设置其他膜层时，其他膜层对中间结构层300的凸部310和/或凹部覆盖形成平坦表面，导致有源层200中难以形成凸起结构和/或凹陷结构的子导电沟道211的情况的出现，进而保证薄膜晶体管的导电沟道210的电阻可以被增大，相应的薄膜晶体管的漏电流可以被减小。
图3是本发明实施例提供的一种薄膜晶体管的俯视图，其中图3所示俯视图可与图2所示薄膜晶体管的剖视图对应，参考图2和图3，可选的，薄膜晶体管还包括栅极500，栅极500位于有源层200远离衬底100的一侧；
薄膜晶体管还包括遮光层400，遮光层400位于衬底100和有源层200之间，遮光层400包括在薄膜晶体管厚度方向上与凸起结构一一对应的遮光结构410，在沿源极220和漏极230连线的方向x上，位于最外侧的遮光结构410的两最外侧边缘之间的距离a1小于栅极500的宽度b1(其中栅极500的宽度等于栅极500在沿源极220和漏极230连线的方向x上的尺寸)，且沿源极220和漏极230连线方向上，位于最外侧的遮光结构410的两最外侧边缘在衬底100上的垂直投影位于栅极500靠近源极220的边缘和栅极500远离源极220的边缘在衬底100上的垂直投影内。
其中，遮光层400的遮光结构410可以遮挡从外界通过衬底100射向薄膜晶体管的导电沟道210的光线，进而可以减少导电沟道210因被光线照射导致的漏电增大的情况的出现，进一步保证薄膜晶体管的漏电流可以较小。可选的，遮光结构410的材料可以是单晶硅、钼或其他金属材料。
可选的，遮光层400靠近衬底100一侧的相邻膜层的表面平整。其中，遮光层400包括与凸起结构的子导电沟道211一一对应的遮光结构410。其中，导电沟道210包括一个凸起结构的子导电沟道211时，遮光层400包括一个遮光结构410；当导电沟道210包括至少两个凸起结构的子导电沟道211时，遮光层400包括至少两个遮光结构410，且任意两个遮光结构410之间存在间距。遮光层400中遮光结构410的设置，使得遮光层400远离衬底100一侧的膜层中，对应于遮光结构410的位置可以形成凸起，例如有源层200的导电沟道210对应于遮光结构410的位置形成凸起结构；薄膜晶体管包括中间结构层300时，中间结构层300对应于遮光结构410的位置形成凸部。
形成薄膜晶体管中有源层200的源极220和漏极230时，需要以薄膜晶体管的栅极500为掩膜，栅极500覆盖有源层200中的导电沟道210，使得对有源层200中源极220和漏极230的区域进行掺杂时，导电沟道210不会被掺杂，因此导电沟道210的形状与薄膜晶体管的栅极500的形状相同，且导电沟道210的尺寸等于薄膜晶体管的栅极500的宽度。
本实施例中，在沿源极220和漏极230连线的方向x上，位于最外侧的遮光结构410的两最外侧边缘之间的距离a1小于栅极500的宽度b1，则在在沿源极220和漏极230连线的方向上，位于最外侧的遮光结构410的两最外侧边缘之间的距离小于导电沟道210的尺寸；且沿源极220和漏极230连线方向上，位于最外侧的遮光结构410的两最外侧边缘在衬底100上的垂直投影位于栅极500靠近源极220的边缘和栅极500远离源极220的边缘在衬底100上的垂直投影内，则在源极220和漏极230连线方向x上，位于最外侧的遮光结构410的两最外侧边缘在衬底100上的垂直投影位于导电沟道210靠近源极220的边缘和导电远离源极220的边缘在衬底100上的垂直投影内，进而使得形成遮光层400之后，形成有源层200时，凸起结构自然形成在有源层200的导电沟道210，且该凸起结构的子导电沟道211的形成无需增加单独的掩膜工艺，进而可以在保证薄膜晶体管的制备工艺较为简化。
并且，在沿源极220和漏极230连线的方向上，位于最外侧的遮光结构410的两最外侧边缘之间的距离小于栅极500的宽度。当遮光层400仅包括一个遮光结构410时，在沿源极220和漏极230连线的方向上，位于最外侧的遮光结构410的两最外侧边缘为该遮光结构410靠近源极220一侧的边缘和该遮光结构410靠近漏极230一侧的边缘。当遮光层400包括至少两个遮光结构410时，在沿源极220和漏极230连线的方向上，位于最外侧的遮光结构410的两最外侧边缘为源极220指向漏极230方向上的第一个遮光结构410靠近源极220一侧的边缘和源极220指向漏极230方向上的最后一个遮光结构410靠近漏极230一侧的边缘。在沿源极220和漏极230连线的方向上，位于最外侧的遮光结构410的最外侧边缘之间的距离小于栅极500的宽度，可以保证对应于至少一个遮光结构410的凸起结构的子导电沟道211的第一导电部2111和/或第三导电部2113形成斜坡结构，进而保证该子导电沟道211的具有较大的电阻，减小薄膜晶体管的漏电流。
继续参考图3，可选的，在上述技术方案的基础上，可选的，遮光层400包括一个遮光结构410，沿源极220和漏极230连线的方向x上，遮光结构410的最外侧边缘与栅极500对应的最外侧边缘的距离c1大于设定距离。
具体的，遮光层400仅包括一个遮光结构410时，通过控制该遮光结构410的线宽(沿源极220与漏极230连线方向上遮光结构410的尺寸)小于栅极500的线宽(沿源极220与漏极230连线方向上栅极500的尺寸)，即可使得遮光结构410的线宽小于导电沟道210的宽度(导电沟道210在源极220与漏极230连线方向上的尺寸)，进而保证凸起结构的子导电沟道211的第一导电部2111和/或第三导电部2113形成倾斜设置的斜坡结构。本实施例中，沿源极220和漏极230连线的方向上，遮光结构410的最外侧边缘与栅极500对应的最外侧边缘的距离大于设定距离，即遮光结构410靠近源极220的边缘与栅极500靠近源极220的边缘之间的距离大于设定距离，遮光结构410靠近漏极230的边缘与栅极500靠近漏极230的边缘之间的距离大于设定距离，进而可以使得与遮光结构410对应的凸起结构的第一导电部2111和第三导电部2113都可以形成倾斜设置的斜坡结构，保证导电沟道210的电阻较大，减小薄膜晶体管的漏电流。
可选的，设定距离大于或等于0.3微米。
具体的，设定距离大于0.3微米，可以使得第一导电部2111和第三导电部2113的倾斜角度不会过大，进而避免形成有源层200的过程中，第一导电部2111和第三导电部2113出现断裂。
可选的，遮光结构410的最外侧边缘与所述栅极500对应的最外侧边缘的距离小于或等于0.5微米，进而一方面可以使得第一导电部2111和第三导电部2113的倾斜角度不会过小，倾斜角度越小，在有源层200晶化后第一导电部2111和第三导电部2113的电阻相对越小，因此第一导电部2111和第三导电部2113的倾斜角度不会过小可以使得第一导电部2111和第三导电部2113的电阻不会过小，进而保证薄膜晶体管的漏电流可以被降低。另一方面可以使得遮光结构410与栅极500的宽度差异较小，进而使得遮光结构410与导电沟道210的尺寸差异较小，进而保证外界通过衬底100射向导电沟道210的光线较少，进一步保证薄膜晶体管的漏电流较小。
继续参考图2，可选的，遮光结构410包括与第一导电部2111对应的第一侧面411、与第二导电部2112对应的顶面412、与第三导电部2113对应的第二侧面413，其中第一侧面411为斜面和/或第二侧面413为斜面。
通过设置第一侧面411为斜面，可以使得有源层200中子导电沟道211的第一导电部2111倾斜，进而保证第一导电部2111具有较大的电阻；通过设置第二侧面413为斜面，可以使得有源层200中子导电沟道211的第三导电部2113倾斜，进而保证第二导电部2112具有较大的电阻。
可选的，第一侧面411的倾斜角度大于或等于45度且小于或等于60度和/或第二侧面413的角度大于或等于45度且小于或等于60度。
其中，第一侧面411的倾斜角度可以是指第一侧面411与顶面412所形成的锐角，第二侧面413的倾斜交底可以是指第二侧面413与顶面412所形成的锐角。
具体的，第一导电部2111的倾斜角度过大，会使得第一导电部2111的形成过程中容易出现断裂；第一导电部2111的倾斜角度过小，不利于电阻的提高；第三导电部2113同理，在此不再赘述。第一导电部2111的倾斜角度与第一侧面411的倾斜角度相差不大，第三导电部2113的倾斜角度与第三侧面的倾斜角度相差不大。本实施例中，通过设置第一侧面411的倾斜角度大于或等于45度且小于或等于60度和/或第二侧面413的角度大于或等于45度且小于或等于60度，可以使得第一导电部2111和/或第三导电部2113的倾斜角度不会过大，进而减小第一导电部2111和/或第三导电部2113的断裂情况的出现；并且可以使得第一导电部2111和/或第三导电部2113的倾斜角度不会过小，进而有利于第一导电部2111和/或第三导电部2113的电阻的提高，进而保证薄膜晶体管的漏电流较小。
图2和图3以遮光层400包括一个遮光结构410为例进行示出，遮光层400还可以包括至少两个遮光结构410，图4是本发明实施例提供的另一种薄膜晶体管的剖视图，图5是本发明实施例提供的另一种薄膜晶体管的俯视图，其中图5所示俯视图可与图4所示剖视图对应，参考图4和图5，图4和图5中示例性地示出了遮光层400包括两个遮光结构410的情况。
在上述技术方案的基础上，可选的，遮光结构的厚度大于或等于50纳米且小于或等于100纳米。
具体的，遮光结构的厚度过大，会导致形成有源层时，凸起结构的子导电沟道中的第一导电部和第三导电部处容易出现断裂，使得薄膜晶体管的导电沟道不连续，降低薄膜晶体管的制备良率。薄膜晶体管的厚度过小，子导电沟道不容易形成凸起结构，相应的，第一导电部和第三导电部不容易形成爬坡结构，导致第一导电部和第三导电部的电阻较小，不利于减小薄膜晶体管的漏电流。本实施例中，设置遮光结构的厚度大于或等于50纳米且小于或等于100纳米，可以使得遮光结构的厚度不会过大，进而保证第一导电部和第三导电部不易出现断裂；并且使得遮光结构的厚度不会过小，进而保证第一导电部和第三导电部可以容易形成爬坡结构，进而有利于减小薄膜晶体管的漏电流。
图6是本发明实施例提供的另一种薄膜晶体管的结构示意图，参考图6，可选的，中间结构层300包括缓冲层301，缓冲层301位于遮光层400和有源层200之间。
其中缓冲层301的设置可以使得遮光层400与有源层200之间绝缘，并为有源层200的设置提供较为平坦的表面。在缓冲层301与衬底100之间设置有遮光层400时，缓冲层301在对应与遮光层400的遮光结构410的位置会形成凸起，相应的，有源层200在对应于缓冲层301的凸起位置形成凸起结构的子导电沟道211。
继续参考图6，可选的，缓冲层301至少包括自遮光结构410至有源层200层叠设置的氮化硅层302、第一氧化硅层303。
可选的，氮化硅层302的厚度可以为50纳米，第一氧化硅层303的厚度可以为250纳米。在本发明其他可选实施例中，氮化硅层302和第一氧化硅层303的厚度可以根据遮光结构410的厚度进行调整，进而使得缓冲层301对应于遮光结构410的位置所形成的凸起对应于遮光结构410的第一侧面的侧面倾斜角度可以小于第一侧面的倾斜角度，同理使得缓冲层301对应于遮光结构410的位置所形成的凸起对应于遮光结构410的第二侧面的侧面倾斜角度可以小于第一侧面的倾斜角度，使得形成的第一导电部2111和/或第三导电部2113的倾斜角度不会过大，进而使得第一导电部2111和/或第三导电部2113不易出现断裂。
继继续参考图6，可选的，缓冲层301还包括氮化硅层302远离第一氧化硅层303的第二氧化硅层304。
第二氧化硅层304的设置，可以使得缓冲层301在对应于遮光结构410的位置形成的凸起的第一侧面较遮光结构410的第一侧面倾斜角度被减小地更多(第三侧面同理)，进而使得子导电沟道211的第一导电部2111和/或第三导电部2113的倾斜角度相较于遮光结构410的第一侧面和/或第三侧面的倾斜角度被减小地更多，使得第一导电部2111和/或第三导电部2113的倾斜角度不会过大，进一步减少第一导电部2111和/或第三导电部2113出现断裂的情况。可选的，第二氧化硅层304的厚度为200纳米至400纳米。
图2-图4所示结构均以薄膜晶体管包括遮光层400，遮光层400包括遮光结构410使得薄膜晶体管有源层200对应于遮光结构410的位置形成凸起结构的子导电沟道211进行说明。在本发明其他可选实施例中，可不设置遮光层400，直接在中间结构层300做出凸部和/或凹部的图案，使得有源层200形成凸起结构和/或凹陷结构的子导电沟道211。
图7是本发明实施例提供的另一种薄膜晶体管的结构示意图，图8是本发明实施例提供的另一种薄膜晶体管的结构示意图，参考图7和图8，可选的，薄膜晶体管还包括栅极500，栅极500位于所述有源层200远离衬底100的一侧；在沿源极220和漏极230连线的方向上，位于最外侧的非平整部的两最外侧边缘之间的距离小于栅极500的宽度，且沿源极220和漏极230连线方向上，位于最外侧的非平整部的两最外侧边缘在衬底100上的垂直投影位于栅极500靠近源极220的边缘和栅极500远离源极220的边缘在衬底100上的垂直投影内；非平整部为凸部或凹部(其中图7中示意性地示出了非平整部为凸部310的情况，图8中示意性地示出了非平整部为凹部310的情况)；
可选的，非平整部包括与第一导电部2111对应的第三侧面311、与第二导电部2112对应的顶面312、与第三导电部2113对应的第四侧面313，其中第三侧面311为斜面和/或第四侧面313为斜面。
具体的，本实施例中，在进行薄膜晶体管的制备时，可以在衬底100上形成整层中间结构层300材料之后，对该整层中间结构层300材料进行图形化得到中间结构层300的凸部和/或凹部，进而使得在中间结构层300远离衬底100的一侧形成有源层200时，在对应于缓冲层中间结构层300的凸部的位置形成有源层200的凸起结构的子导电沟道211，在对应于中间结构层300的凹部的位置形成有源层200的凹陷结构的子导电沟道211。
本实施例中，在沿源极220和漏极230连线的方向上，位于最外侧的非平整部的两最外侧边缘之间的距离小于栅极500的宽度，则在在沿源极220和漏极230连线的方向上，位于最外侧的非平整部的两最外侧边缘之间的距离小于导电沟道210的尺寸；且沿源极220和漏极230连线方向上，位于最外侧的非平整部的两最外侧边缘在衬底100上的垂直投影位于栅极500靠近源极220的边缘和栅极500远离源极220的边缘在衬底100上的垂直投影内，则在源极220和漏极230连线方向上，位于最外侧的非平整部的两最外侧边缘在衬底100上的垂直投影位于导电沟道210靠近源极220的边缘和导电远离源极220的边缘在衬底100上的垂直投影内，进而使得形成中间结构层300之后，形成有源层200时，非平整部自然形成在有源层200的导电沟道210，进而保证导电沟道的电阻较大，减小薄膜晶体管的漏电流。
在上述各实施例的基础上，可选的，第一导电部2111和/或第三导电部2113的倾斜角度大于或等于45度且小于或等于60度。
具体的，第一导电部2111的倾斜角度过大，会使得第一导电部2111的形成过程中容易出现断裂；第一导电部2111的倾斜角度过小，不利于电阻的提高；第三导电部2113同理，在此不再赘述。本实施例中，通过设置第一导电部2111和/或第三导电部2113的倾斜角度大于或等于45度且小于或等于60度，可以使得第一导电部2111和/或第三导电部2113的倾斜角度不会过大，进而减小第一导电部2111和/或第三导电部2113的断裂情况的出现；并且可以使得第一导电部2111和/或第三导电部2113的倾斜角度不会过小，进而有利于第一导电部2111和/或第三导电部2113的电阻的提高，进而保证薄膜晶体管的漏电流较小。
继续参考图1-图2、图4、图6-图8，可选的，薄膜晶体管还包括源极电极600和漏极电极700，源极电极600和漏极电极700位于栅极500远离有源层200的一侧，其中源极电极600连接至有源层200的源极220，漏极电极700连接至有源层200的漏极230。
继续参考图1-图2、图4、图6-图8，薄膜晶体管还包括位于有源层200与栅极500之间的栅极500绝缘层，以及还包括位于薄膜晶体管的栅极500与源极电极600、漏极电极700之间的层间绝缘层。
本发明实施例还提供了一种像素电路，图9是本发明实施例提供的一种像素电路的结构示意图，参考图9，该像素电路包括驱动晶体管DT和与驱动晶体管DT栅极电连接的开关晶体管ST，其中开关晶体管ST可以包括本发明上述任意实施例的薄膜晶体管。因本发明上述实施例的薄膜晶体管中，导电沟道包括凸起结构和/弧凹陷结构的子导电沟道，且子导电沟道的第一导电部和/或第三导电部倾斜设置，使得薄膜晶体管的漏电流较小，进而使得像素电路中与驱动晶体管栅极电连接的开关晶体管包括本发明上述任意实施例的薄膜晶体管时，开关晶体管的漏电流较小，使得在像素电路的发光阶段，驱动晶体管的栅极电位可以得到良好保持，进而保证像素电路中受驱动晶体管驱动的发光器件的驱动电流可以较为稳定，进而保证发光器件的发光亮度稳定，减轻包括本实施例像素电路的显示面板的闪烁现象的出现。
需要说明的是，图7仅以2T1C像素电路为例进行示出，本发明像素电路还可是其他类型的像素电路，例如7T1C像素电路或者其他像素电路，本实施例在此不做具体限定。
本发明实施例还提供了一种薄膜晶体管的制备方法，图10是本发明实施例提供的一种薄膜晶体管的制备方法的流程图，本实施例的薄膜晶体管的制备方法可用于制备本发明上述任意实施例的薄膜晶体管，参考图10，该薄膜晶体管的制备方法包括：
步骤810、提供衬底；
步骤820、在衬底的一侧形成有源层，有源层包括导电沟道、以及位于导电沟道相对两侧的源极和漏极，导电沟道的掺杂浓度小于源极的掺杂浓度以及漏极的掺杂浓度；
其中，导电沟道包括至少一个子导电沟道，子导电沟道包括自源极和漏极连线方向上依次设置的第一导电部、第二导电部和第三导电部，子导电沟道形成凸起结构和/或凹陷结构，且至少一个子导电沟道的第一导电部和/或第三导电部倾斜设置。
其中，形成有源层时，可以采用低温多晶硅工艺。
本实施例的薄膜晶体管的制备方法所制备的薄膜晶体管，可以使得第一导电部和/或第三导电部的电阻较大，使得子导电沟道的电阻较大，进而使得薄膜晶体管的导电沟道的电阻较大，进而可以降低薄膜晶体管的漏电流，使得将薄膜晶体管应用于显示面板时，显示面板的显示效果可以得到提升。并且，本实施例的薄膜晶体管，采用常规低温多晶硅工艺进行制备即可使得薄膜晶体管的漏电流得到降低，制备薄膜晶体管时无需采用低温多晶氧化物工艺，进而使得薄膜晶体管的制备工艺较为简化，保证薄膜晶体管的制备成本较低。
图11是本发明实施例提供的另一种薄膜晶体管的制备方法的流程图，参考图11，该薄膜晶体管的制备方法包括：
步骤910、提供衬底。
步骤920、在衬底的一侧形成遮光层，遮光层包括至少一个遮光结构。
其中，遮光层的形成可以是首先在衬底的一侧形成整层遮光层材料，然后对整层遮光层材料进行图形化，得到至少一个遮光结构。该步骤中，通过在对遮光层进行图形化时的工艺参数进行控制，可以控制遮光结构的第一侧面和第二侧面的倾斜角度以及遮光结构的厚度，进而可以控制第一导电部和第二导电部的倾斜角度。
步骤930、在遮光层远离衬底的一侧形成待晶化层。
可选的，待晶化层的材料可以是单晶硅。
步骤940、采用晶化工艺晶化待晶化层形成晶化层，晶化层包括在薄膜晶体管厚度方向上与遮光结构一一对应的凸起结构。
可选的，晶化工艺可以是准分子激光结晶工艺，还可是现有技术中其他晶化工艺，本实施例在此不做具体限定。
步骤950、在晶化层远离衬底的一侧形成栅极，其中在沿源极和漏极连线的方向上，位于最外侧的遮光结构的两最外侧边缘之间的距离小于栅极的宽度，且沿源极和漏极连线方向上，位于最外侧的遮光结构的两最外侧边缘在衬底上的垂直投影位于栅极靠近源极的边缘和栅极远离源极的边缘在衬底上的垂直投影内。
步骤960、以栅极为掩膜对晶化层进行掺杂，形成源极和漏极。
因本步骤中，以栅极为掩膜对晶化层进行掺杂，导电沟道被栅极所覆盖，可以使得导电沟道的掺杂浓度小于源极的掺杂浓度，并小于漏极的掺杂浓度。本步骤中以栅极为掩膜对晶体管层进行掺杂，因此导电沟道的形状和尺寸都与栅极相同。因此，通过在步骤750中，控制在沿源极和漏极连线的方向上，位于最外侧的遮光结构的两最外侧边缘之间的距离小于栅极的宽度，且沿源极和漏极连线方向上，位于最外侧的遮光结构的两最外侧边缘在衬底上的垂直投影位于栅极靠近源极的边缘和栅极远离源极的边缘在衬底上的垂直投影内，可以使得与遮光结构对应的凸起结构形成于导电沟道内，即在导电沟道内形成凸起结构的导电子沟道，进而保证导电沟道具有较大的电阻。
在步骤960之后，还可以包括在有源层远离衬底的一侧形成源极电极和漏极电极，源极电极连接至源极，漏极电极连接至漏极。
本实施例的薄膜晶体管的制备方法，通过在衬底的一侧形成包括至少一个遮光结构的遮光层，并通过控制中在沿源极和漏极连线的方向上，位于最外侧的遮光结构的两最外侧边缘之间的距离小于栅极的宽度，且沿源极和漏极连线方向上，位于最外侧的遮光结构的两最外侧边缘在衬底上的垂直投影位于栅极靠近源极的边缘和栅极远离源极的边缘在衬底上的垂直投影内，使得有源层形成时，在对应于遮光结构的位置可以自然形成凸起结构的导电子沟道，保证导电沟道电阻被增大，并且在形成遮光层后，有源层的凸起结构的形成无需增加掩膜，无需增加工艺步骤，简化薄膜晶体管的制备工艺。
可选的，在上述步骤920和步骤930之间，还包括：
在遮光层远离衬底的一侧形成中间结构层。可选的，中间结构层为缓冲层。
步骤930可以包括，在中间结构层远离衬底的一侧形成待晶化层。
注意，上述仅为本发明的较佳实施例及所运用技术原理。本领域技术人员会理解，本发明不限于这里所述的特定实施例，对本领域技术人员来说能够进行各种明显的变化、重新调整和替代而不会脱离本发明的保护范围。因此，虽然通过以上实施例对本发明进行了较为详细的说明，但是本发明不仅仅限于以上实施例，在不脱离本发明构思的情况下，还可以包括更多其他等效实施例，而本发明的范围由所附的权利要求范围决定。

Claims (15)

1.一种薄膜晶体管的制备方法，其特征在于，所述薄膜晶体管采用低温多晶硅工艺制备，所述薄膜晶体管的制备方法包括：
提供衬底；
在所述衬底的一侧形成有源层，所述有源层包括导电沟道、以及位于导电沟道相对两侧的源极和漏极，所述导电沟道的掺杂浓度小于所述源极的掺杂浓度以及所述漏极的掺杂浓度；
其中，所述导电沟道包括至少一个子导电沟道，所述子导电沟道包括自所述源极和漏极连线方向上依次设置的第一导电部、第二导电部和第三导电部，所述子导电沟道形成凸起结构，或者形成凸起结构和凹陷结构，且至少一个所述子导电沟道的所述第一导电部和/或所述第三导电部倾斜设置；
在所述衬底的一侧形成有源层之前，还包括：
在所述衬底的一侧形成遮光层，所述遮光层包括至少一个遮光结构；
所述在所述衬底的一侧形成有源层包括：
在所述遮光层远离所述衬底的一侧形成待晶化层；
采用晶化工艺晶化所述待晶化层形成晶化层，所述晶化层包括在所述薄膜晶体管厚度方向上与所述遮光结构一一对应的凸起结构；
在形成所述晶化层之后，还包括：
所述晶化层远离所述衬底的一侧形成栅极，其中在沿所述源极和所述漏极连线的方向上，位于最外侧的所述遮光结构的两最外侧边缘之间的距离小于所述栅极的宽度，且沿所述源极和所述漏极连线方向上，位于最外侧的遮光结构的两最外侧边缘在所述衬底上的垂直投影位于所述栅极靠近所述源极的边缘和所述栅极远离所述源极的边缘在衬底上的垂直投影内；
所述在所述衬底的一侧形成有源层还包括：
以所述栅极为掩膜对所述晶化层进行掺杂，形成所述源极和漏极；
所述栅极覆盖所述有源层中的所述导电沟道，在沿所述源极和所述漏极连线的方向上，所述导电沟道的尺寸等于所述薄膜晶体管的所述栅极的宽度。
2.根据权利要求1所述的薄膜晶体管的制备方法，其特征在于，在所述衬底的一侧形成遮光层之后，在所述衬底的一侧形成有源层之前，还包括：
在所述遮光层远离所述衬底的一侧形成中间结构层。
3.一种薄膜晶体管，其特征在于，采用权利要求1或2所述的薄膜晶体管的制备方法制备，所述薄膜晶体管包括：
衬底和所述衬底一侧的有源层，所述有源层包括导电沟道，以及位于导电沟道相对两侧的源极和漏极，所述导电沟道的掺杂浓度小于所述源极的掺杂浓度以及所述漏极的掺杂浓度；
其中，所述导电沟道包括至少一个子导电沟道，所述子导电沟道包括所述源极和漏极连线方向上依次设置的第一导电部、第二导电部和第三导电部，所述子导电沟道形成凸起结构，或者形成凸起结构和凹陷结构，且至少一个所述子导电沟道的所述第一导电部和/或所述第三导电部倾斜设置；
还包括栅极，所述栅极位于所述有源层远离所述衬底的一侧；所述薄膜晶体管还包括遮光层，所述遮光层位于所述衬底和所述有源层之间，所述遮光层包括在所述薄膜晶体管厚度方向上与所述凸起结构一一对应的遮光结构；
在沿所述源极和所述漏极连线的方向上，位于最外侧的所述遮光结构的两最外侧边缘之间的距离小于所述栅极的宽度，且沿所述源极和所述漏极连线方向上，位于最外侧的遮光结构的两最外侧边缘在所述衬底上的垂直投影位于所述栅极靠近所述源极的边缘和所述栅极远离所述源极的边缘在衬底上的垂直投影内；
所述栅极覆盖所述有源层中的所述导电沟道，在沿所述源极和所述漏极连线的方向上，所述导电沟道的尺寸等于所述薄膜晶体管的所述栅极的宽度。
4.根据权利要求3所述的薄膜晶体管，其特征在于，还包括所述有源层靠近所述衬底一侧的中间结构层，所述中间结构层包括与所述凸起结构一一对应的向所述有源层凸起的凸部，和/或所述中间结构层包括与所述凹陷结构一一对应的向所述衬底凹陷的凹部。
5.根据权利要求3所述的薄膜晶体管，其特征在于，所述遮光层包括一个遮光结构，沿所述源极和所述漏极连线的方向上，所述遮光结构的最外侧边缘与所述栅极对应的最外侧边缘的距离大于设定距离。
6.根据权利要求5所述的薄膜晶体管，其特征在于，所述设定距离大于或等于0.3微米。
7.根据权利要求3所述的薄膜晶体管，其特征在于，所述遮光结构包括与所述第一导电部对应的第一侧面、与所述第二导电部对应的顶面、与所述第三导电部对应的第二侧面，其中所述第一侧面为斜面和/或所述第二侧面为斜面。
8.根据权利要求7所述的薄膜晶体管，其特征在于，所述第一侧面的倾斜角度大于或等于45度且小于或等于60度和/或所述第二侧面的角度大于或等于45度且小于或等于60度。
9.根据权利要求3所述的薄膜晶体管，其特征在于，所述遮光结构的厚度大于或等于50纳米且小于或等于100纳米。
10.根据权利要求4所述的薄膜晶体管，其特征在于，所述中间结构层包括缓冲层，所述缓冲层位于所述遮光层和所述有源层之间。
11.根据权利要求10所述的薄膜晶体管，其特征在于，所述缓冲层至少包括自所述遮光结构至所述有源层层叠设置的氮化硅层、第一氧化硅层。
12.根据权利要求11所述的薄膜晶体管，其特征在于，所述缓冲层还包括位于所述氮化硅层远离所述第一氧化硅层一侧的第二氧化硅层。
13.根据权利要求4所述的薄膜晶体管，其特征在于，还包括栅极，所述栅极位于所述有源层远离所述衬底的一侧；
在沿所述源极和所述漏极连线的方向上，位于最外侧的非平整部的两最外侧边缘之间的距离小于所述栅极的宽度，且沿所述源极和所述漏极连线方向上，位于最外侧的非平整部的两最外侧边缘在所述衬底上的垂直投影位于所述栅极靠近所述源极的边缘和所述栅极远离所述源极的边缘在衬底上的垂直投影内；所述非平整部为所述凸部或所述凹部。
14.根据权利要求13所述的薄膜晶体管，其特征在于，所述非平整部包括与所述第一导电部对应的第三侧面、与所述第二导电部对应的顶面、与所述第三导电部对应的第四侧面，其中所述第三侧面为斜面和/或所述第四侧面为斜面。
15.一种像素电路，其特征在于，包括驱动晶体管和与所述驱动晶体管栅极电连接的开关晶体管，所述开关晶体管包括权利要求3-14任一项所述的薄膜晶体管。
CN202111257067.XA 2021-10-27 2021-10-27 薄膜晶体管及其制备方法、像素电路 Active CN114005881B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202111257067.XA CN114005881B (zh) 2021-10-27 2021-10-27 薄膜晶体管及其制备方法、像素电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111257067.XA CN114005881B (zh) 2021-10-27 2021-10-27 薄膜晶体管及其制备方法、像素电路

Publications (2)

Publication Number Publication Date
CN114005881A CN114005881A (zh) 2022-02-01
CN114005881B true CN114005881B (zh) 2023-04-18

Family

ID=79924376

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111257067.XA Active CN114005881B (zh) 2021-10-27 2021-10-27 薄膜晶体管及其制备方法、像素电路

Country Status (1)

Country Link
CN (1) CN114005881B (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105870135A (zh) * 2016-05-19 2016-08-17 京东方科技集团股份有限公司 阵列基板及其制作方法、显示面板、显示装置
CN106409920A (zh) * 2016-09-30 2017-02-15 京东方科技集团股份有限公司 一种薄膜晶体管、阵列基板及其制备方法、显示装置
CN106684103A (zh) * 2017-02-28 2017-05-17 厦门天马微电子有限公司 阵列基板、显示面板及显示装置

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011210817A (ja) * 2010-03-29 2011-10-20 Canon Inc 薄膜トランジスタの製造方法
WO2011141946A1 (ja) * 2010-05-10 2011-11-17 パナソニック株式会社 薄膜トランジスタ装置及びその製造方法
CN102437196B (zh) * 2011-12-15 2013-04-03 昆山工研院新型平板显示技术中心有限公司 低温多晶硅薄膜晶体管的制造方法
CN104576761B (zh) * 2015-02-06 2018-05-08 合肥京东方光电科技有限公司 薄膜晶体管及其制造方法、显示基板和显示装置
CN105655407A (zh) * 2016-03-11 2016-06-08 京东方科技集团股份有限公司 多晶硅薄膜晶体管及其制备方法、阵列基板、显示装置
CN206773360U (zh) * 2017-03-13 2017-12-19 厦门天马微电子有限公司 阵列基板、显示面板及显示装置
US20210013238A1 (en) * 2019-07-09 2021-01-14 Sharp Kabushiki Kaisha Active matrix substrate and method for manufacturing same

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105870135A (zh) * 2016-05-19 2016-08-17 京东方科技集团股份有限公司 阵列基板及其制作方法、显示面板、显示装置
CN106409920A (zh) * 2016-09-30 2017-02-15 京东方科技集团股份有限公司 一种薄膜晶体管、阵列基板及其制备方法、显示装置
CN106684103A (zh) * 2017-02-28 2017-05-17 厦门天马微电子有限公司 阵列基板、显示面板及显示装置

Also Published As

Publication number Publication date
CN114005881A (zh) 2022-02-01

Similar Documents

Publication Publication Date Title
KR102519087B1 (ko) 표시 장치 및 이의 제조 방법
US7785942B2 (en) Active matrix organic EL display device and manufacturing method thereof
KR100899201B1 (ko) 유기 ｌｅｄ 디바이스 및 이의 제조 방법
US6727645B2 (en) Organic LED device
US7315076B2 (en) Display device and manufacturing method of the same
US20050225253A1 (en) Display device and manufacturing method of the same
JP4560421B2 (ja) 平板表示装置の製造方法
CN112289945B (zh) 显示面板及显示面板制作方法
JP2019501400A (ja) アレイ基板、その製造方法及び表示装置
JP2006287220A (ja) 薄膜トランジスタ、平板表示装置及びその製造方法
CN104538402A (zh) 阵列基板及其制作方法、和显示装置
WO2021073253A1 (zh) 薄膜晶体管及其制作方法、阵列基板和显示装置
CN101546732B (zh) 薄膜晶体管制造方法及具有该薄膜晶体管的显示器
WO2021258458A1 (zh) 阵列基板及其制造方法
US20040066147A1 (en) Flat panel display
KR100495701B1 (ko) 유기 전계 발광 표시장치의 제조방법
CN109545836B (zh) 一种oled显示装置及其制作方法
US20020149054A1 (en) Flat panel display device and method of manufacturing the same
CN114005881B (zh) 薄膜晶体管及其制备方法、像素电路
US7834397B2 (en) Thin film transistor, method of fabricating the same, and a display device including the thin film transistor
JP2006330719A (ja) 有機発光ディスプレイ及びその製造方法
WO2021068688A1 (zh) 氧化物薄膜晶体管及其驱动方法、显示装置
KR102507095B1 (ko) 발광 표시 장치 및 이의 제조 방법
KR20050052286A (ko) 유기전계발광 표시장치
KR101957144B1 (ko) 어레이 기판

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant