KR20170018074A - 비아 또는 트렌치에 층을 증착하는 방법 및 그에 의해 획득된 제품들 - Google Patents

Abstract

기판 위에 증착된 제 1 층에 제공되는 비아(via) 또는 트렌치(trench)에 재료를 증착하는 방법이 설명된다. 상기 방법은 비아 또는 트렌치를 갖는 제 1 층을 제공하는 단계, 비아 또는 트렌치를 갖는 제 1 층 상에 제 2 층의 제 1 부분을 증착하는 단계 ― 제 2 층의 제 1 부분의 증착은 제 1 회전 축 둘레를 회전 가능한 제 1 자석 어레인지먼트(magnet arrangement)를 갖는 마그네트론 스퍼터 캐소드(magnetron sputter cathode)를 통해 실시되고, 제 1 자석 어레인지먼트는 제 1 증착 방향을 발생시키는 제 1 각도 좌표(angular coordinate)에 제공됨 ― , 및 비아 또는 트렌치를 갖는 제 1 층 상에 제 2 층의 제 2 부분을 증착하는 단계 ― 제 2 층의 제 2 부분의 증착은 마그네트론 스퍼터 캐소드를 통해 실시되고, 제 1 자석 어레인지먼트는 제 2 증착 방향을 발생시키는 제 2 각도 좌표에 제공되고, 제 2 각도 좌표는 제 1 각도 좌표와 상이함 ― 를 포함한다.

Description

비아 또는 트렌치에 층을 증착하는 방법 및 그에 의해 획득된 제품들{METHOD OF DEPOSITING A LAYER IN A VIA OR TRENCH AND PRODUCTS OBTAINED THEREBY}

[0001] 실시예들은 비아 또는 트렌치를 충전하는 층의 증착, 비아 또는 트렌치에 충전된 재료로 제조된 디바이스들 및 비아 또는 트렌치에 충전된 재료로 층을 증착하기 위한 장치에 관한 것이다. 특히, 실시예들은 기판 위에 증착된 제 1 층에 제공되는 비아 또는 트렌치에 재료를 증착하는 방법들, 기판 상의 트랜지스터, 전자 디바이스에 대한 층 스택들을 제조하는 방법들, 및 전자 디바이스들에 관한 것이다.

[0002] 많은 애플리케이션들에서, 기판, 예를 들면, 유리 기판 상의 얇은 층들의 증착이 요구된다. 종래에, 기판들은 코팅 장치의 상이한 챔버들에서 코팅된다. 일부 애플리케이션들에서, 기판들은 기상 증착 기술을 사용하여 진공에서 코팅된다. 기판 상에 재료를 증착하기 위한 몇몇의 방법들이 알려져 있다. 예를 들면, 기판들은 PVD(physical vapor deposition) 프로세스, CVD(chemical vapor deposition) 프로세스 또는 PECVD(plasma enhanced chemical vapor deposition) 프로세스 등에 의해 코팅될 수 있다. 보통, 프로세스는 코팅될 기판이 위치된 프로세스 장치 또는 프로세스 챔버에서 수행된다.

[0003] 지난 수년에 걸쳐, 전자 디바이스들 및 특히 광전자(opto-electronic) 디바이스들은 가격을 상당히 낮추어 왔다. 또한, 디스플레이들 내의 픽셀 밀도는 계속해서 증가된다. TFT 디스플레이들에서, 고밀도 TFT 통합(integration)이 요구된다. 그러나, 그들의 산출량은 증가되도록 시도되고, 제조 비용들은 디바이스 내의 증가된 수의 TFT(thin-film transistors)에도 불구하고 감소되도록 시도된다.

[0004] 예를 들면, 디스플레이들의 픽셀 밀도를 증가시키기 위한 하나의 양상은, 예를 들면, LCD 또는 AMOLED 디스플레이들에서 사용될 수 있는 LTPS-TFT의 활용이다. LTPS-TFT의 제조 동안에, 비아는 전도성 재료로 충전된다. 증가된 수의 픽셀들, 즉, 증가된 수의 TFT들은 전도성 재료로 충전될 비아의 더 높은 종횡비를 발생시킨다. 스퍼터링 프로세스로 비아를 충전시키는 것은 제조 비용들 및 프로세스를 스케일-업하기 위한 잠재력(potential)에 비추어 유익하다. 또한, 비아 또는 트렌치가 충전될 필요가 있는, 즉, LTPS-TFT의 제조 이외의 다른 애플리케이션들은 개선된 프로세스로부터 이득을 얻을 수 있다.

[0005] PVD 프로세스에 대해, 증착 재료는 타겟에서 고체 상태로 존재할 수 있다. 고에너지 입자들(energetic particles)을 타겟에 타격하는 것에 의해, 타겟 재료, 즉, 증착될 재료의 원자들은 타겟으로부터 배출된다. 타겟 재료의 원자들은 코팅될 기판 상에 증착된다. PVD 프로세스에서, 스퍼터 재료, 즉, 기판 상에 증착될 재료는 상이한 방식들로 배열될 수 있다. 예를 들면, 타겟은 증착될 재료로 구성될 수 있거나, 증착될 재료가 고정되는 배킹(backing) 엘리먼트를 가질 수 있다. 증착될 재료를 포함하는 타겟은 증착 챔버 내의 미리 정의된 위치에서 지지되거나 고정된다.

[0006] 전형적으로, 스퍼터링은 마그네트론 스퍼터링(magnetron sputtering)으로서 실시될 수 있고, 여기서 개선된 스퍼터링 조건들을 위해 플라즈마를 국한시키기 위해 자석 어셈블리가 활용된다. 플라즈마 분포, 플라즈마 특성들 및 다른 증착 파라미터들은 기판 상의 원하는 층 증착을 획득하기 위해 제어될 필요가 있다. 예를 들면, 원하는 층 특성들을 갖는 균일한 층이 요구된다. 따라서, 광전자 디바이스들 및 다른 디바이스들의 대규모 제조에 대한 증가되는 요구들을 고려하면, 디스플레이들과 같은 디바이스들의 제조를 위한 프로세스들은 추가로 개선될 필요가 있다.

[0007] 상기 내용을 고려하면, 비아 또는 트렌치에 재료를 증착하는 방법, 기판 상에 트랜지스터를 제조하는 방법, 층 스택 및 전자 디바이스가 제공된다.

[0008] 일 실시예에 따라, 기판 위에 증착된 제 1 층에 제공되는 비아(via) 또는 트렌치(trench)에 재료를 증착하는 방법이 제공된다. 상기 방법은 비아 또는 트렌치를 갖는 제 1 층을 제공하는 단계, 비아 또는 트렌치를 갖는 제 1 층 상에 제 2 층의 제 1 부분을 증착하는 단계 ― 제 2 층의 제 1 부분의 증착은 제 1 자석 어레인지먼트(magnet arrangement)를 갖는 마그네트론 스퍼터 캐소드(magnetron sputter cathode)를 통해 실시되고, 제 1 자석 어레인지먼트는 제 1 증착 방향을 발생시키는 제 1 각도 좌표(angular coordinate)에 제공됨 ― , 및 비아 또는 트렌치를 갖는 제 1 층 상에 제 2 층의 제 2 부분을 증착하는 단계 ― 제 2 층의 제 2 부분의 증착은 마그네트론 스퍼터 캐소드를 통해 실시되고, 제 1 자석 어레인지먼트는 제 2 증착 방향을 발생시키는 제 2 각도 좌표에 제공되고, 제 2 각도 좌표는 제 1 각도 좌표와 상이함 ― 를 포함한다. 일 예에 따라, 제 1 자석 어레인지먼트는 제 1 회전 축 둘레를 회전 가능할 수 있다.

[0009] 다른 실시예에 따라, 기판 상에 트랜지스터를 제조하는 방법이 제공된다. 상기 방법은 기판 위에 증착된 제 1 층에 제공되는 비아 또는 트렌치에 재료를 증착하는 단계를 포함한다. 비아 또는 트렌치에 재료를 증착하는 단계는 비아 또는 트렌치를 갖는 제 1 층을 제공하는 단계, 비아 또는 트렌치를 갖는 제 1 층 상에 제 2 층의 제 1 부분을 증착하는 단계 ― 제 2 층의 제 1 부분의 증착은 제 1 회전 축 둘레를 회전 가능한 제 1 자석 어레인지먼트를 갖는 마그네트론 스퍼터 캐소드를 통해 실시되고, 제 1 자석 어레인지먼트는 제 1 증착 방향을 발생시키는 제 1 각도 좌표에 제공됨 ― , 및 비아 또는 트렌치를 갖는 제 1 층 상에 제 2 층의 제 2 부분을 증착하는 단계 ― 제 2 층의 제 2 부분의 증착은 마그네트론 스퍼터 캐소드를 통해 실시되고, 제 1 자석 어레인지먼트는 제 2 증착 방향을 발생시키는 제 2 각도 좌표에 제공되고, 제 2 각도 좌표는 제 1 각도 좌표와 상이함 ― 를 포함한다.

[0010] 또 다른 실시예에 따라, 전자 디바이스용 층 스택이 제공된다. 층 스택은 기판 위에 증착된 재료의 제 1 층 및 제 2 층을 포함한다. 제 1 층 및 제 2 층은 기판 위에 증착된 제 1 층에 제공되는 비아 또는 트렌치에 재료를 증착하는 방법을 통해 증착된다. 상기 방법은 비아 또는 트렌치를 갖는 제 1 층을 제공하는 단계, 비아 또는 트렌치를 갖는 제 1 층 상에 제 2 층의 제 1 부분을 증착하는 단계 ― 제 2 층의 제 1 부분의 증착은 제 1 회전 축 둘레를 회전 가능한 제 1 자석 어레인지먼트를 갖는 마그네트론 스퍼터 캐소드를 통해 실시되고, 제 1 자석 어레인지먼트는 제 1 증착 방향을 발생시키는 제 1 각도 좌표에 제공됨 ― , 및 비아 또는 트렌치를 갖는 제 1 층 상에 제 2 층의 제 2 부분을 증착하는 단계 ― 제 2 층의 제 2 부분의 증착은 마그네트론 스퍼터 캐소드를 통해 실시되고, 제 1 자석 어레인지먼트는 제 2 증착 방향을 발생시키는 제 2 각도 좌표에 제공되고, 제 2 각도 좌표는 제 1 각도 좌표와 상이함 ― 를 포함한다.

[0011] 또 다른 실시예에 따라, 전자 디바이스가 제공된다. 전자 디바이스는 층 스택을 포함한다. 층 스택은 기판 위에 증착된 재료의 제 1 층 및 제 2 층을 포함한다. 제 1 층 및 제 2 층은 기판 위에 증착된 제 1 층에 제공되는 비아 또는 트렌치에 재료를 증착하는 방법을 통해 증착된다. 상기 방법은 비아 또는 트렌치를 갖는 제 1 층을 제공하는 단계, 비아 또는 트렌치를 갖는 제 1 층 상에 제 2 층의 제 1 부분을 증착하는 단계 ― 제 2 층의 제 1 부분의 증착은 제 1 회전 축 둘레를 회전 가능한 제 1 자석 어레인지먼트를 갖는 마그네트론 스퍼터 캐소드를 통해 실시되고, 제 1 자석 어레인지먼트는 제 1 증착 방향을 발생시키는 제 1 각도 좌표에 제공됨 ― , 및 비아 또는 트렌치를 갖는 제 1 층 상에 제 2 층의 제 2 부분을 증착하는 단계 ― 제 2 층의 제 2 부분의 증착은 마그네트론 스퍼터 캐소드를 통해 실시되고, 제 1 자석 어레인지먼트는 제 2 증착 방향을 발생시키는 제 2 각도 좌표에 제공되고, 제 2 각도 좌표는 제 1 각도 좌표와 상이함 ― 를 포함한다.

[0012] 추가적인 장점들, 특징들, 양상들 및 세부사항들은 종속 청구항들, 상세한 설명, 및 도면들로부터 자명하다.

[0013] 본 발명의 상기 열거된 특징들이 상세히 이해될 수 있는 방식으로, 앞서 간략히 요약된 본 발명의 보다 구체적인 설명이 실시예들을 참조하여 이루어질 수 있다. 첨부 도면들은 본 발명의 실시예들에 관한 것이고, 하기에서 설명된다.
[0014] 도 1a 내지 1i는 기판의 부분의 개략도들을 도시하고, 여기서 실시예들에 따른 층 스택이 기판 상에 증착된다.
[0015] 도 2는 본원에 설명된 실시예들에 따르고 도 1a 내지 1e에 대응하는 기판 위에 재료의 층을 증착하는 방법을 예시한 흐름도를 도시한다.
[0016] 도 3a는 본원에 설명된 실시예들에 따른 제 1 프로세싱 조건에서 재료의 층을 증착하기 위한 장치의 개략도를 도시한다.
[0017] 도 3b는 본원에 설명된 실시예들에 따른 제 2 프로세싱 조건에서 재료의 층을 증착하기 위한 장치의 개략도를 도시한다.
[0018] 도 4a 및 4b는 본원에 설명된 실시예들에 따른 제 1 및 제 2 프로세싱 조건을 예시한다.
[0019] 도 5a 및 5b는 증착된 층의 개략적인 결과를 도시하고, 여기서 도 5a는 층의 제 1 부분을 도시하고, 도 5b는 본원에 설명된 실시예들에 따른 층의 제 1 및 제 2 부분을 도시한다.
[0020] 도 6은 본원에 설명된 실시예들에 따른 기판 위에 재료의 층을 증착하는 방법을 예시한 흐름도를 도시한다.

[0021] 이제, 본 발명의 다양한 실시예들이 상세히 참조될 것이고, 다양한 실시예들의 하나 또는 그 초과의 예들이 도면들에서 예시된다. 도면들의 다음의 설명 내에서, 동일한 참조 번호들은 동일한 컴포넌트들을 지칭한다. 다음에서, 개별적인 실시예들에 대한 차이들만이 설명된다. 각각의 예는 본 발명의 설명에 dlm해 제공되고, 본 발명의 제한으로서 의도되지 않는다. 또한, 일 실시예의 일부로서 예시되거나 또는 설명되는 피처(feature)들은, 또 다른 추가의 실시예를 산출하기 위해, 다른 실시예들에 대해 또는 다른 실시예들과 함께 사용될 수 있다. 설명이 그러한 변형들 및 변화들을 포함하도록 의도된다.

[0022] 본원에 설명된 실시예들에 따라, 비아 또는 트렌치를 충전하기 위한 층 스택이 제공되고, 여기서 예를 들면, 라인 소스에서 자석 어셈블리의 상이한 각도 좌표들(angular coordinates)을 제공함으로써 스텝 커버리지(step coverage)가 개선된다. 예를 들면, 라인 소스는 로터리 캐소드 또는 회전 가능한 캐소드에 의해 제공될 수 있다.

[0023] 도 1a는 제 1 증착 프로세스(202)(도 2 참조) 후에 층 스택(150)을 도시한다. 활성 채널 층(152)이 기판(151) 위에 증착된다. 활성 채널 층(152)은 활성 채널(152a), 소스 영역(152s) 및 드레인 영역(152d)을 포함한다. 전형적인 실시예들에 따라, 활성 채널 층(152)은 폴리실리콘 층일 수 있다. 폴리실리콘 층은, 예를 들면, 스퍼터링 캐소드로부터 실리콘의 증착, 및 증착된 실리콘 층의 결정화에 의해 제조될 수 있다. 전형적인 예들에 따라, 결정화 프로세스는 레이저 프로세싱에 의해, 촉매 프로세스에 의해, 또는 다른 프로세스에 의해 실시될 수 있다.

[0024] 일 예에 따라, ELA(excimer laser annealing)이 사용될 수 있다. 다른 예에 따라, PRTA(pulsed rapid thermal annealing) 기술을 사용하는 개선된 MILC(metal-induced lateral crystallization)가 사용될 수 있다. 또 다른 기술들은 CGS(continuous grain silicon) 방법, CW(continuous wave) 레이저 방법 및 SLS(sequential lateral solidification)를 포함한다. 전형적으로, 이들 프로세스들은 어닐링 프로세스를 포함하고, 여기서 에너지 충격은 기판(151)에 대한 손상들을 회피하기에 충분히 짧다.

[0025] 유리 기판 상에 TFT를 제조하기 위한 기술들은 a-Si(amorphous silicon) 프로세스 및 LTPS(low temp polysilicon) 프로세스를 포함한다. a-Si 프로세스 및 LTPS 프로세스 사이의 주요 차이들은 디바이스들의 전기 특성들 및 프로세스들의 복잡성이다. LTPS TFT는 더 높은 이동성을 갖지만, LTPS TFT를 제조하기 위한 프로세스는 더 복잡해진다. a-Si TFT가 더 낮은 이동성을 갖지만, a-Si TFT를 제조하기 위한 프로세스는 간단하다. 본원에 설명된 실시예들에 따라, LTPS TFT 프로세스가 개선될 수 있다. LTPS TFT 프로세스는 본원에 설명된 실시예들이 이롭게 활용될 수 있는 일 예이다.

[0026] 도 1b에서, 게이트 절연체 층(153)이 활성 채널 층(152) 위에 제공된다(도 2의 박스(204) 참조). 도 1a 내지 1e에서 볼 수 있듯이, 활성 채널 층(152), 게이트를 형성하는 재료의 층 및 다른 층들과 같이, 본원에 설명된 층들 중 일부는 LTPS TFT 프로세스 동안에 구조화된다. 예를 들면, 에칭으로 인한 구조화는 당업자에게 알려진 방법들 중 임의의 방법에 따라 실시될 수 있고, 본 개시 내에 설명되지 않는다. 구조화 프로세스가 본원에 설명된 후속 증착 프로세스들 사이에서 활용되는지 여부는 당업자에게 명백할 것이다.

[0027] 도 1c는 층의 제 1 부분(162)을 도시한다. 본원에 설명된 실시예들에 따라, 제 1 부분(162)은 기판 상에 증착될 재료의 제 1 증착 방향으로 그리고 원주상 성장(columnar growth)으로 증착된다(도 2의 박스(206) 참조). 제 1 증착 방향은 제 1 원주상 성장 방향을 발생시킨다. 도 1d는 층의 제 2 부분(164)을 도시한다. 본원에 설명된 실시예들에 따라, 제 2 부분(164)은 기판 상에 증착될 재료의 제 2 증착 방향으로 그리고 원주상 성장으로 증착된다(도 2의 박스(208) 참조). 제 2 증착 방향은 제 2 원주상 성장 방향을 발생시킨다. 본원에 설명된 실시예들에 따라, 증착 방향은 메인 증착 방향 또는 평균 증착 방향으로 지칭될 수 있다. 예를 들면, 증착 분포가 약간의 방향성 확산을 가질 수 있을지라도, 증착 분포는 전형적으로 재료들의 메인 또는 평균 방향을 갖는다.

[0028] 본원에 설명된 실시예들에 따라, 재료의 층은 기판, 즉, 단일 층의 물리적 특성들을 갖는 층 위에 증착되고, 여기서 재료의 층은 제 1 원주상 성장 방향 및 제 2 원주상 성장 방향을 포함하고, 여기서 제 2 원주상 성장 방향은 제 1 원주상 성장 방향과 상이하다. 본원에 설명된 실시예들에 따라, 원주상 성장에 대한 프로세스 파라미터들은 다음과 같을 수 있다. 예시적인 프로세스 파라미터들은 몰리브덴의 증착에 관련되고, 다른 재료들의 위치는 그러한 다른 재료들의 원주상 성장에 대한 다른 프로세스 파라미터들을 가질 수 있다.

[0029] 본원에 지칭된 원주상 성장은 원주 그레인들(columnar grains)을 갖는 형태학(morphology)으로 이해되고, 여기서 그레인들은 하나의 방향으로, 즉, 원주상 성장 방향으로 지칭되는 원주들을 따라 상당히 더 큰 길이를 갖는다. 일부 실시예들에 따라, 20 nm 내지 500 nm 또는 그 초과, 특히 100 nm 내지 400 nm의 막 두께에 대한 원주상 성장이 제공될 수 있다. 또 다른 프로세스 파라미터들은 0.1 내지 1 Pa, 특히 0.2 내지 0.5 Pa의 증착 압력, 및 시스템 지오메트리에 의존할 수 있는, 캐소드 당 3 kW 내지 60 kW, 더 구체적으로 캐소드 당 20 kW 내지 40 kW의 증착 전력의 그룹으로부터 선택될 수 있다.

[0030] 도 2의 박스(210)에 도시된 바와 같이, 이온 주입 프로세스가 실시된다. 이온 주입은 또한 도 1e의 화살표들(90)에 의해 예시된다. 이온 주입 프로세스는 소스 영역(152s) 및 드레인 영역(152d)에 대한 도핑을 제공한다. 트랜지스터의 게이트 전극은 이온 주입 프로세스 동안에 마스크로서 사용된다. 따라서, 자기-정렬된 도핑 프로세스가 실시된다. 제 1 원주상 성장 방향 및 제 2 원주상 성장 방향을 고려하면, 여기서 제 2 원주상 성장 방향은 제 1 원주상 성장 방향과 상이하고, 마스크, 즉, 게이트 전극을 통해 이온들이 채널링할 가능성이 상당히 감소된다. 게이트 전극을 통한 이온들의 채널링의 감소는 활성 채널 영역의 원치 않는 도핑을 감소시킨다.

[0031] 본원에 설명된 실시예들에 따라, 게이트 전극 층(또는 이온 주입을 활용하는 다른 애플리케이션들에 대한 다른 층)에 대해, 층의 두께는 200 nm 또는 그 초과, 특히 300 nm 또는 그 초과일 수 있다. 또 다른 부가적인 또는 대안적인 구현들에 따라, 마스킹을 위한 층의 제 1 부분의 두께 및/또는 마스킹을 위한 층의 제 2 부분의 두께는 40 nm 또는 그 초과, 특히 100 nm 또는 그 초과일 수 있다. 본원에 설명된 일부 실시예들에 따른 게이트 전극 층은 금속성 층일 수 있고, 특히, 여기서 층은 MoW 층, Mo 층, Ti 층, Al 층, Cu 층, MoW, Mo, Ti, Al, Cu 중 2 개 또는 그 초과를 포함하는 층, 또는 MoW, Mo, Ti, Al, Cu 중 하나 또는 그 초과의 합금을 포함하는 층일 수 있다.

[0032] 도 1f는 층 스택(150)을 도시하고, 여기서 유전체 층(172)이 제공된다(도 2의 박스(212) 참조). 예를 들면, 유전체 층은 층간 유전체일 수 있다. 유전체 층(172)은 실리콘 산화물 층, 실리콘 질화물 층, 실리콘 산질화물 층, 또는 다른 적절한 유전체 층들일 수 있다. 비아(173)는 유전체 층(172)에서 에칭된다. 비아(173)는 도 1g에 도시된 바와 같이 전도성 재료(174)로 충전된다(도 2의 박스(214)를 또한 참조).

[0033] 본원에 설명된 다른 실시예들과 결합될 수 있는 본원에 설명된 실시예들에 따라, 층 스택들 및/또는 대응하는 디바이스들은 고밀도 트랜지스터 통합을 갖는다. 예를 들면, 디바이스들은 300 PPI(pixels per inch) 또는 그 초과의 픽셀 밀도를 가질 수 있다. 이를 고려하면, 콘택 홀 크기가 감소되고, 콘택 홀, 즉, 비아의 테이퍼 각도가 증가된다. 본원에 설명된 실시예들에 따라, 스텝 커버리지는 제 1 증착 방향으로 비아를 충전하는 층의 제 1 부분을 제공함으로써 60 % 또는 그 초과로 개선되고, 여기서 비아를 충전하는 층의 제 1 부분의 증착은 제 1 자석 어레인지먼트를 갖는 마그네트론 스퍼터 캐소드를 통해 실시되고, 이것은 제 1 회전 축 둘레를 회전 가능하고, 여기서 제 1 자석 어레인지먼트가 제 1 증착 방향을 발생시키는 제 1 각도 좌표에 제공된다. 또한, 비아를 충전하는 층의 제 2 부분을 증착하는 것은 제 1 자석 어레인지먼트를 갖는 마그네트론 스퍼터 캐소드를 통해 실시되고, 제 1 자석 어레인지먼트는 제 2 증착 방향을 발생시키는 제 2 각도 좌표에 제공된다. 따라서, 스텝 커버리지는 마그네트론의 2 개 또는 그 초과의 각도 좌표들을 제공함으로써 개선될 수 있다. 예를 들면, 마그네트론은 회전 가능한 스퍼터 캐소드에 제공될 수 있고, 이것은 캐소드의 회전 축을 따라 연장되는 라인 소스를 형성한다. 스텝 커버리지가 복수의 라인 소스들을 통해, 그리고 마그네트론의 상이한 각도 좌표로 재료를 증착함으로써 개선될 수 있다는 것은 예상되지 않은 결과이다.

[0034] 본원에 설명된 실시예들에 따라, 비아는 Mo, W, Mo, Ti, Al, Cu, 이들의 조합들, 및 Mo, W, Mo, Ti, Al, Cu를 포함하는 합금들로 구성된 그룹으로부터 선택된 재료로 충전될 수 있다. 특히, 그 전도성 재료(174)는 높은 전도성을 갖는 위에 언급된 그룹의 재료, 예를 들면, 알루미늄으로부터 증착될 수 있고, 몰리브덴 또는 티타늄과 같은 재료는 접착층으로서 사용될 수 있다.

[0035] 도 2의 박스(216)는 패시베이션 층(176), 예를 들면, 래커(lacquer)와 같은 유기 패시베이션 층, 및 공통-전압 전극(178)의 위치를 예시한다. 이것은 또한 도 1h에 예시된다. 패시베이션 층에 비아가 제공되고, 추가의 유전체 층(180)이 공통-전압 전극(178)과 픽셀 전극(182) 사이에 제공된 후에 픽셀 전극(182)을 제공하기 위해 비아가 충전될 수 있다(도 2의 박스(218) 참조). 본원에 설명된 다른 실시예들과 결합될 수 있는 본원에 설명된 실시예들에 따라, 패시베이션 층(176) 내에 와이어를 또한 충전하는 픽셀 전극이 스퍼터링될 수 있다. 예를 들면, 픽셀 전극은 TCO(transparent conductive oxide) 층을 형성하기 위해 TCO로부터 증착될 수 있다. 본원에 설명된 다른 실시예들과 결합될 수 있는 일부 실시예들에 따라, TCO 층은 ITO(indium tin oxide) 층, 도핑된 ITO 층, 불순물-도핑된 Zno, In2O3, SnO2 및 CdO, ITO(In2O3:Sn), AZO(ZnO:Al), IZO(ZnO:In), GZO(ZnO:Ga), 또는 ZnO, In2O3 및 SnO2의 조합들을 포함하거나 이들로 구성된 다중-컴포넌트 산화물들, 또는 이들의 조합들 중 적어도 하나를 포함할 수 있다.

[0036] 도 1a 내지 1i에 예시된 예는 비아의 충전에 관련된다. 게다가, 다른 실시예들에 따르면, 본원에 설명된 실시예들에 따라 개선된 스텝 커버리지로 충전하는 것이 또한 트렌치의 충전을 위해 제공될 수 있다.

[0037] 본원에 설명된 다른 실시예들과 결합될 수 있는 실시예들에 따라, 기판 위에 층, 예를 들면, 게이트-형성 층을 증착하기 위한 장치는 도 3a 및 3b에 관련하여 설명된 바와 같이 제공될 수 있다. 도 3a는 본원에 설명된 실시예들에 따른 증착 장치(100)의 개략적인 단면도를 도시한다. 예시적으로, 내부에서 층들의 증착을 위한 하나의 진공 챔버(102)가 도시된다. 도 3a에 표시된 바와 같이, 챔버(102)에 인접하게 추가의 챔버들(102)이 제공될 수 있다. 진공 챔버(102)는 밸브 하우징(104) 및 밸브 유닛(105)을 갖는 밸브에 의해 인접한 챔버들로부터 분리될 수 있다. 캐리어(114) ― 위에 기판(151)을 가짐 ― 가 화살표(1)에 의해 표시된 바와 같이 진공 챔버(102)로 삽입된 후에, 밸브 유닛(105)이 폐쇄될 수 있다. 따라서, 진공 챔버들(102 및 103) 내의 대기는, 예를 들면, 챔버(102 및 103)에 연결된 진공 펌프들을 통해 기술적인 진공을 생성함으로써 그리고/또는 프로세싱 가스들을 챔버(102) 내의 증착 영역에 삽입함으로써 개별적으로 제어될 수 있다. 위에 설명된 바와 같이, 많은 대면적 프로세싱 애플리케이션들의 경우, 대면적 기판들이 캐리어에 의해 지지된다. 그러나, 본원에 설명된 실시예들은 이에 제한되지 않고, 프로세싱 장치 또는 프로세싱 시스템을 통해 기판을 이송하기 위한 다른 이송 엘리먼트들이 사용될 수 있다.

[0038] 챔버(102) 내에서, 캐리어(114) ― 위에 기판(14)을 가짐 ― 를 챔버(102) 안팎으로 이송하기 위한 이송 시스템이 제공된다. 본원에 사용된 용어 "기판"은 유리 기판과 같은 기판들, 웨이퍼, 사파이어 등과 같은 투명한 결정의 슬라이스들, 또는 유리 플레이트를 포괄할 것이다.

[0039] 도 3a에 예시된 바와 같이, 챔버(102) 내에서, 증착 소스들, 예를 들면, 캐소드들(122)이 제공된다. 증착 소스들은, 예를 들면, 기판 상에 증착될 재료의 타겟들을 갖는 회전 가능한 캐소드들일 수 있다. 본원에 설명된 다른 실시예들과 결합될 수 있는 실시예들에 따라, 캐소드들은 그 안에 자석 어셈블리(121)를 갖는 회전 가능한 캐소드들일 수 있다. 마그네트론 스퍼터링은 층들의 증착을 위해 실시될 수 있다. 도 3a에 예시적으로 도시된 바와 같이, 이웃 캐소드들의 각각의 쌍은 전력 공급기(123a-c)에 연결될 수 있다. 타겟 어레이 내의 증착 프로세스의 성질에 의존하여, 이웃 캐소드들의 각각의 쌍이 AC 전력 공급기에 연결될 수 있거나, 각각의 캐소드가 DC 전력 공급기에 연결될 수 있다. DC 전력 공급기가 도 3a에 도시되고, 여기서 애노드들(116)이 또한 전력 공급기에 연결된다. 본원에 설명된 다른 실시예들과 결합될 수 있는 일부 실시예들에 따라, 캐소드들(122)은, 캐소드들이 교번하는 방식으로 바이어싱될 수 있도록 AC 전력 공급기에 연결된다. MF 전력 공급기들과 같은 AC 전력 공급기들은, 예를 들면, Al2O3의 층들을 증착하기 위해 제공될 수 있다. 그러한 경우에, 캐소드 및 애노드를 포함하는 완전한 회로가 한 쌍의 캐소드들(122)에 의해 제공되기 때문에, 캐소드들은, 예를 들면, 제거될 수 있는 부가적인 애노드들 없이, 동작될 수 있다.

[0040] 도 3a에 예시적으로 도시된 바와 같이, 제 1 외부 증착 어셈블리(301)는 반응 가스들의 제 1 조성물을 제공하기 위해 제 1 그룹의 가스 탱크들(141)에 연결될 수 있고, 제 2 외부 증착 어셈블리(302)는 반응 가스들의 제 2 조성물을 제공하기 위해 제 2 그룹의 가스 탱크들(142)에 연결될 수 있고, 내부 증착 어셈블리(303)는 반응 가스들의 제 3 조성물을 내부 증착 어셈블리에 제공하기 위해 제 3 그룹의 가스 탱크들(143)에 연결될 수 있다. 그러나, 모든 증착 어셈블리들은 또한 프로세싱 가스를 제공하기 위해 동일한 그룹의 가스 탱크들에 연결될 수 있다.

[0041] 본원에 설명된 다른 실시예들과 결합될 수 있는 실시예들에 따라, 제어기(500)는 전력 공급기들 중 하나 또는 그 초과의 전력 공급기를 공통으로 또는 개별적으로 제어하도록 구성된다. 일 예에서, 제어기(500)는 제 1 전력을 제 1 외부 증착 어셈블리 및 제 2 외부 증착 어셈블리에 공급하기 위한 제 1 전력 공급기를 제어하도록 구성된다. 제어기는 또한 제 2 전력을 내부 증착 어셈블리에 공급하기 위한 제 2 전력 공급기(123b)를 제어하도록 구성될 수 있다. 도 3a 및 3b의 예시적인 실시예들을 참조하면, 제 1 전력을 제 1 외부 증착 어셈블리 및 제 2 외부 증착 어셈블리에 공급하기 위한 제 1 전력 공급기는 제 1 전력을 제 1 외부 증착 어셈블리 및 제 2 외부 증착 어셈블리에 공급하기 위한 2 개의 별개의 전력 공급기들(123a, 123c)을 포함할 수 있다.

[0042] 도 3a 및 3b에 예시된 바와 같이, 챔버(102) 내에서, 증착 소스들, 예를 들면, 캐소드들(122)이 제공된다. 증착 소스들은, 예를 들면, 기판 상에 증착될 재료의 타겟들을 갖는 회전 가능한 캐소드들일 수 있다. 전형적으로, 캐소드들은 회전 가능한 캐소드들 ― 그 안에 자석 어셈블리(121)를 가짐 ― 일 수 있다. 따라서, 기판 상에 재료의 증착을 위해 마그네트론 스퍼터링이 실시될 수 있다. 도 3a 및 3b에 예시적으로 도시된 바와 같이, 증착 프로세스는 로터리 캐소드들 및 회전 가능한 자석 어셈블리, 즉, 그 안의 회전 가능한 자석 요크(yoke)를 사용하여 실시될 수 있다.

[0043] 본원에 사용된 바와 같이, "마그네트론 스퍼터링"은 마그네트론, 즉, 자석 어셈블리, 즉, 자기장을 생성할 수 있는 유닛을 사용하여 수행되는 스퍼터링을 지칭한다. 전형적으로, 그러한 자석 어셈블리는 하나 또는 그 초과의 영구 자석들로 구성된다. 이들 영구 자석들은 전형적으로 회전 가능한 타겟 내에 배열되거나, 자유 전자들이 회전 가능한 타겟 표면 아래에 생성되는 생성된 자기장 내에서 트래핑(trap)되는 방식으로 평면 타겟에 커플링된다. 그러한 자석 어셈블리는 또한 평면 캐소드에 커플링되도록 배열될 수 있다. 전형적인 구현들에 따라, 마그네트론 스퍼터링은 더블 마그네트론 캐소드, 즉, 캐소드들(122), 이에 제한되지 않지만 가령, TwinMagTM 캐소드 어셈블리에 의해 실현될 수 있다. 특히, 타겟으로부터의 MF 스퍼터링(중간 주파수 스퍼터링)의 경우, 더블 캐소드들을 포함하는 타겟 어셈블리들이 적용될 수 있다. 전형적인 실시예들에 따라, 증착 챔버 내의 캐소드들은 상호 교환 가능할 수 있다. 따라서, 스퍼터링될 재료가 소모된 후에 타겟들이 변경된다.

[0044] 본원에 설명된 다른 실시예들과 결합될 수 있는 상이한 실시예들에 따라, DC 스퍼터링, MF(middle frequency) 스퍼터링, RF 스퍼터링 또는 펄스 스퍼터링으로서 스퍼터링이 실시될 수 있다. 본원에 설명된 바와 같이, 일부 증착 프로세스들은 MF, DC 또는 펄스 스퍼터링을 이롭게 적용할 수 있다. 그러나, 다른 스퍼터링 방법들이 또한 적용될 수 있다.

[0045] 도 3a 및 3b에서, 자석 어셈블리(121) 또는 마그네트론이 캐소드들에 제공되는 복수의 캐소드들(122)이 도시된다. 본원에 설명된 다른 실시예들과 결합될 수 있는 일부 실시예들에 따라, 설명된 실시예들에 따른 스퍼터링은 3 개 또는 그 초과의 캐소드들을 사용하여 실시될 수 있다. 그러나, 특히 대면적 증착을 위한 애플리케이션들의 경우, 캐소드들의 어레이 또는 캐소드 쌍들이 제공될 수 있다. 예를 들면, 3 개 또는 그 초과의 캐소드들 또는 캐소드 쌍들, 예를 들면, 3, 4, 5, 6 개 또는 심지어 더 많은 캐소드들 또는 캐소드 쌍들이 제공될 수 있다. 하나의 진공 챔버에 어레이가 제공될 수 있다. 또한, 어레이는 전형적으로, 예를 들면, 상호작용하는 플라즈마를 국한시킴으로써 인접한 캐소드들 또는 캐소드 쌍들이 서로에 영향을 주도록 한정될 수 있다.

[0046] 도 3a에 도시된 바와 같이, 자석 어셈블리들은, 화살표들(300A)에 의해 표시된 증착 방향이 제공되도록 회전된다. 제 1 증착 방향이 제공되고, 이것은 제 1 증착 방향을 발생시킨다. 도 3b에 도시된 바와 같이, 자석 어셈블리들은, 화살표들(300B)에 의해 표시된 증착 방향이 제공되도록 회전된다. 제 2 증착 방향이 제공되고, 이것은 개선된 스텝 커버리지를 발생시킨다.

[0047] 기판 상에 트랜지스터, 특히, 게이트 전극이 자기-정렬된 도핑을 위해 마스크로서 사용되는 LPS-TFT를 제조하는 것에 관한 본원에 설명된 실시예들은, 예를 들면, 몰리브덴(Mo), 몰리브덴-텅스텐(MoW), 티타늄(Ti), 알루미늄(Al), 구리(Cu) 및 위의 엘리먼트들 중 하나 또는 그 초과를 포함하는 합금들을 증착하기 위한 DC 스퍼터링 프로세스를 활용할 수 있다. 그러나, 또한, 예를 들면, MF 스퍼터링 프로세스 또는 RF 스퍼터링 프로세스로 스퍼터링되거나, CVD 프로세스로 증착될 수 있는 다른 재료들은, 마그네트론 스퍼터 캐소드들의 자석 어셈블리를 제 1 위치로부터 제 2 위치로 이동시킴으로써 제 1 증착 방향 및 제 2 증착 방향에서 개선된 스텝 커버리지를 위해 활용될 수 있고, 이것은 성장 방향의 비용 효율적인 제어의 견지에서 이롭게 사용된다. 그러한 다른 재료들에 대한 예는 본원에 설명된 그러한 투명한 전도성 산화물들일 수 있다.

[0048] 본원에 설명된 다른 실시예들과 결합될 수 있는 상이한 실시예들에 따라, 스퍼터링은 DC(direct current) 스퍼터링, MF(middle frequency) 스퍼터링, RF 스퍼터링 또는 펄스 스퍼터링으로서 실시될 수 있다. 본원에 설명된 바와 같이, 일부 증착 프로세스들은 MF, DC 또는 펄스 스퍼터링을 이롭게 적용할 수 있다. 그러나, 다른 스퍼터링 방법들이 또한 적용될 수 있다. 본원의 실시예들에 따라, 중간 주파수는 0.5 kHz 내지 350 kHz, 예를 들면, 10 kHz 내지 50 kHz의 범위 내의 주파수이다.

[0049] 본원에 설명된 다른 실시예들과 결합될 수 있는 일부 실시예들에 따라, 설명된 실시예들에 따른 스퍼터링은 3 개 또는 그 초과의 캐소드들을 통해 실시될 수 있다. 그러나, 특히 대면적 증착을 위한 애플리케이션들에 대해, 6 개 또는 그 초과의 캐소드들, 예를 들면, 10 개 또는 그 초과의 캐소드들을 갖는 캐소드들의 어레이가 제공될 수 있다. 하나의 진공 챔버에 어레이가 제공될 수 있다. 또한, 어레이는, 전형적으로, 인접한 캐소드들 또는 캐소드 쌍들이, 예를 들면, 상호작용하는 플라즈마를 국한시킴으로써 서로에 영향을 주도록 한정될 수 있다. 전형적인 구현들에 따라, 스퍼터링은 로터리 캐소드 어레이, 가령, 이에 제한되지 않지만, Applied Materials Inc.의 PiVot와 같은 시스템에 의해 실시될 수 있다.

[0050] 본원에 설명된 다른 실시예들과 결합될 수 있는 일부 실시예들에 따라, 본원에 설명된 실시예들은 디스플레이 PVD, 즉, 디스플레이 마켓에 대한 대면적 기판들 상의 스퍼터 증착을 위해 사용될 수 있다. 평면 패널 디스플레이 또는 모바일 폰 디스플레이들은 대면적 기판들 상에서 제조될 수 있다. 일부 실시예들에 따라, 대면적 기판들 또는 각각의 캐리어들은 적어도 0.67 m²의 사이즈를 가질 수 있고, 여기서 캐리어들은 복수의 기판들을 갖는다. 전형적으로, 사이즈는 약 0.67 m²(0.73 x 0.92 m - Gen 4.5) 내지 약 8 m² _, 더 전형적으로 약 2 m² 내지 약 9 m² 또는 심지어 최대 12 m²일 수 있다. 일부 실시예들에 따라, 대면적 기판 또는 각각의 캐리어는 1.4 m² 또는 그 초과의 사이즈를 가질 수 있다. 전형적으로, 본원에 설명된 실시예들에 따른 구조들, 장치들, 가령, 캐소드 어셈블리들 및 방법들이 제공되는 기판들 또는 캐리어들은 본원에 설명된 대면적 기판들이다. 예를 들면, 대면적 기판 또는 캐리어는 약 0.67 m² 기판들(0.73 x 0.92 m)에 대응하는 GEN 4.5, 약 1.4 m² 기판들(1.1 m x 1.3 m)에 대응하는 GEN 5, 약 4.29 m² 기판들(1.95 m x 2.2 m)에 대응하는 GEN 7.5, 약 5.7 m² 기판들(2.2 m x 2.5 m)에 대응하는 GEN 8.5 또는 심지어 약 8.7 m² 기판들(2.85 m x 3.05 m)에 대응하는 GEN 10일 수 있다. GEN 11 및 GEN 12와 같은 훨씬 더 큰 생성들 및 대응하는 기판 영역들이 마찬가지로 구현될 수 있다.

[0051] 본원에 설명된 다른 실시예들과 결합될 수 있는 또 다른 실시예들에 따라, 타겟 재료는 알루미늄, 실리콘, 탄탈룸, 몰리브덴, 니오븀, 티타늄, 인듐, 갈륨, 아연, 주석, 은 및 구리로 구성된 그룹으로부터 선택될 수 있다. 특히, 타겟 재료는 인듐, 갈륨 및 아연으로 구성된 그룹으로부터 선택될 수 있다. 반응 스퍼터 프로세스들은 이들 타겟 재료들의 전형적으로 증착된 산화물들을 제공한다. 그러나, 질화물들 또는 산화 질화물들이 물론 증착될 수 있다.

[0052] 본원에 설명된 실시예들에 따라, 방법들은 정적 증착 프로세스에 대한 기판의 포지셔닝을 위해 스퍼터 증착을 제공한다. 전형적으로, 특히, 수직으로 배향된 대면적 기판들의 프로세싱과 같은 대면적 기판 프로세싱에 대해, 정적 증착과 동적 증착 사이가 구별될 수 있다. 본원에 설명된 다른 실시예들과 결합될 수 있는 일부 실시예들에 따라, 본원에 설명된 기판들 및/또는 캐리어들 및 본원에 설명된 가스 분배 시스템들을 활용하기 위한 장치들은 수직 기판 프로세싱을 위해 구성될 수 있다. 용어 수직 기판 프로세싱은 수평 기판 프로세싱에 대해 구별되는 것으로 이해된다. 즉, 수직 기판 프로세싱은 기판 프로세싱 동안에 기판 및 캐리어의 근본적으로 수직 배향에 관련되고, 여기서 정확한 수직 배향으로부터 몇 도들, 예를 들면, 최대 10 °또는 심지어 최대 15 °의 편차가 수직 기판 프로세싱으로서 여전히 고려된다. 작은 경사도(inclination)를 갖는 수직 기판 배향은, 예를 들면, 더 안정된 기판 핸들링 또는 증착된 층을 오염시키는 입자들의 감소된 위험을 발생시킨다. 대안적으로, 수평 기판 배향이 가능할 수 있다. 수평 기판 배향에 대해, 캐소드 어레이는, 예를 들면, 또한 근본적으로 수평일 것이다. 그런데, 수직 배향으로부터, 예를 들면, -15 °내지 +15 ° 내의 수직 기판 배향은 대면적 기판 프로세싱에서 바닥 면적(floor space) 및 따라서 CoO(cost of ownership)을 감소시킨다.

[0053] 따라서, 정적 증착 프로세스는 정적 위치를 갖는 증착 프로세스, 근본적으로 정적 위치를 갖는 증착 프로세스, 또는 기판의 부분적으로 정적 위치를 갖는 증착 프로세스로서 이해될 수 있다. 본원에 설명된 정적 증착 프로세스는, 정적 증착 프로세스에 대한 기판 위치가 증착 동안에 임의의 이동 없이 완전할 필연성 없이 동적 증착 프로세스와 명백히 구별될 수 있다. 본원에 설명된 다른 실시예들과 결합될 수 있는 또 다른 실시예들에 따라, 당업자에 의해 정적 증착인 것으로 여전히 고려되는, 위에서 설명된 바와 같이, 완전히 정적 기판 위치로부터의 편차, 예를 들면, 기판들의 진동, 워빙(wobbing) 또는 임의의 다른 이동은 부가적으로 또는 대안적으로 캐소드들 또는 캐소드 어레이의 이동, 예를 들면, 워빙, 진동 등에 의해 제공될 수 있다. 기판 및 캐소드들(또는 캐소드 어레이)은 서로에 대해, 예를 들면, 기판 이송 방향으로, 기판 이송 방향에 근본적으로 수직하는 측면 방향으로, 또는 둘 모두로 이동할 수 있다.

[0054] 또 다른 실시예들에 따라, 제 1 증착 방향을 갖는 제 1 부분 및 제 2의 상이한 증착 방향을 갖는 제 2 부분을 갖는 층의 제조는 또한 동적 증착 시스템에서 실시될 수 있고, 여기서 기판은 2 개 또는 그 초과의 소스들에 의해 이동된다. 그러한 경우에, 제조 프로세스들에 대한 증착 방향들을 결정할 때, 기판의 이송 속도가 고려될 수 있다.

[0055] 본원에 설명된 다른 실시예들과 결합될 수 있는 본원에 설명된 실시예들에 따라, 비아 또는 트렌치에 증착되는 층에 대한 스텝 커버리지는 제 1 증착 방향과 제 2의 상이한 증착 방향 사이에서 스위칭함으로써 개선될 수 있고, 여기서 마그네트론은 그러한 상이한 증착 방향들을 제공하는 상이한 각도 좌표들을 갖도록 회전된다. 본원에 설명된 다른 실시예들과 결합될 수 있는 일부 실시예들에 따라, 자석 어셈블리의 각도 좌표들 사이의 스위칭은 스퍼터링 프로세스의 스위칭 오프, 예를 들면, 자석 어셈블리의 소위 "워빙" 없이 앞뒤로 실시될 수 있다. 그런데, 대안적으로 하나의 각도 좌표로부터 다른 각도 좌표로 이동하는 동안에, 예를 들면, 소위 "분리된 스퍼터 모드" 동안에 스퍼터링 캐소드를 스위칭 오프하는 것이 또한 가능할 수 있다.

[0056] 도 4a는 캐소드 내에, 예를 들면, 타겟 재료를 지지하는 배킹 튜브 내에 제공된 자석 어셈블리(121)를 갖는 캐소드(122)를 도시한다. 축(410)에 의해 표시되고 화살표에 의해 도시된 바와 같이, 자석 어셈블리(121)는 수직 증착 방향으로부터 벗어나도록, 즉, 제 1 각도 좌표를 갖도록 회전될 수 있다. 수직 방향, 즉, 기판(451)의 표면에 수직하는 방향이 라인(471)에 의해 도시된다. 본원에 설명된 다른 실시예들과 결합될 수 있는 전형적인 실시예들에 따라, 각도(470)는 10°또는 그 초과, 예를 들면, 20°내지 60°, 가령, 약 25°내지 40°, 예를 들면, 약 30°일 수 있다.

[0057] 도 4a는 라인(471) 또는 기판(451)에 대해 자석 어셈블리(121)의 각도 위치로부터 각각 기인한 증착 방향(화살표 300A 참조) 및 국한된 플라즈마 튜브들(407)을 예시한다. 결과적으로, 도 5a에 도시된 바와 같이, 층의 제 1 부분(474a)은 기판(451) 상에서 성장되고, 여기서 비아 또는 트렌치의 하나의 측은 우선적으로 재료로 코팅된다. 도 4a 내지 5b에 도시된 기판(451)은 위에서 설명된 기판일 수 있지만, 또한 그 위에 제공된 하나 또는 그 초과의 층들을 갖는 기판일 수 있다. 도 5a 및 5b는 그 안에 제공된 비아(또는 트렌치)를 갖는 층(472) 및 근본적인 층(452)을 개략적으로 도시하고, 이들 둘 모두는 기판(451) 상에 제공된다.

[0058] 층의 제 1 부분(474a)의 증착 후에, 자석 어셈블리(121)는 도 4b에 예시적으로 도시된 제 2 위치, 즉, 제 2 각도 좌표로 회전된다. 화살표(300B)에 의해 표시된 제 2 증착 방향은 자석 어셈블리(121)의 제 2 위치에 의해 제공된다. 결과적으로, 도 5b에 도시된 바와 같이, 층의 제 2 부분(474)은 층의 제 1 부분(474a) 상에서 성장된다. 제 2 부분이 증착되고, 여기서 비아 또는 트렌치의 다른 측은 우선적으로 재료로 코팅된다. 본원에 설명된 실시예들에 따라, 비아 또는 트렌치 내의 층 두께(d) 및 레이아웃 폭(w)이 제공될 수 있다. 스텝 커버리지는 층 두께(d)로 나뉘어진 가장 얇은 폭(w)의 비율로 제공된다. 전형적인 실시예들에 따라, 본원에 설명된 바와 같이, 비아 또는 트렌치에서 층을 증착하는 방법들은 60 % 또는 그 초과의 스텝 커버리지를 제공할 수 있다.

[0059] 본원에 설명된 다른 실시예들과 결합될 수 있는 또 다른 실시예들에 따라, 자석 어셈블리의 제 1 위치와 자석 어셈블리의 제 2 위치 사이 또는 그 반대의 스위칭이 한번 이상 제공된다. 예를 들면, 자석 어셈블리의 제 1 위치와 자석 어셈블리의 제 2 위치 사이의 스위칭은 연속적인 이동 또는 준-연속적인 이동, 예를 들면, 앞뒤로의 이동일 수 있다. 일부 실시예들에 따라, 마그네트론 스퍼터 캐소드는 회전하는 타겟을 갖는 회전 가능한 마그네트론 스퍼터 캐소드일 수 있고, 여기서 회전 가능한 마그네트론 스퍼터 타겟은 라인 소스를 형성한다. 적은 제조 비용들 및, 예를 들면, 대면적 기판들 상에서 회전 가능한 캐소드들로부터 스퍼터링하는 방법의 업-스케일링을 위한 잠재력으로부터 여전히 이득을 얻을 수 있으면서, 라인 소스에 따라 본원에 설명된 바와 같이 스텝 커버리지를 증가시키는 것은 예상치 않은 결과이다. 예를 들면, 마그네트론 스퍼터 캐소드가 증착 소스들의 어레이 내의 적어도 3 개의 증착 소스들 중 하나의 증착 소스이도록 캐소드들의 어레이가 제공될 수 있다.

[0060] 본원에 설명된 실시예들에 따라, 트렌치 또는 비아는 비아 또는 트렌치의 바닥에서 3 nm 또는 그 미만의 폭을 가질 수 있다. 더 추가하여 부가적으로 또는 대안적으로, 트렌치 또는 비아는 70°또는 그 초과의 테이퍼 각도를 가질 수 있다. 양상들 중 하나 또는 둘 모두를 제공함으로써, 300 ppi 또는 그 초과의 픽셀 밀도가 실현될 수 있다.

[0061] 일부 실시예들에 따라, 픽셀 전극의 두께는 ITO 또는 다른 TCO들에 대해, 예를 들면, 30 nm 내지 100 nm, 예를 들면, 약 50 nm일 수 있고, 픽셀 전극의 두께는 금속들에 대해, 예를 들면, 150 nm 내지 500 nm, 예를 들면, 250 nm 내지 350 nm일 수 있다.

[0062] 본원에 설명된 다른 실시예들과 결합될 수 있는 일부 실시예들에 따라, 층은 금속성 층일 수 있고, 특히 층은 MoW 층, Mo 층, Ti 층, Al 층, Cu 층, MoW, Mo, Ti, Al, Cu 중 2 개 또는 그 초과를 포함하는 층, 또는 MoW, Mo, Ti, Al, Cu 중 하나 또는 그 초과의 합금을 포함하는 층일 수 있다. 다른 실시예들, 예를 들면, 도 1i의 픽셀 전극(182)에 따라, 층은 ITO(indium tin oxide) 층, 도핑된 ITO 층, 불순물-도핑된 Zno, In2O3, SnO2 및 CdO, ITO(In2O3:Sn), AZO(ZnO:Al), IZO(ZnO: In), GZO(ZnO:Ga), 또는 ZnO, In2O3 및 SnO2의 조합들을 포함하거나 이들로 구성된 다중-컴포넌트 산화물들, 또는 이들의 조합들로 구성된 그룹으로부터 선택된 하나 또는 그 초과의 엘리먼트들을 포함할 수 있다.

[0063] 본원에 설명된 일부 실시예들이 본원에 설명된 실시예들이 이롭게 활용될 수 있는 LTPS-TFT와 같은 트랜지스터의 제조와 관련될지라도, 다른 애플리케이션들이 물론 본원에 설명된 실시예들로부터 이득을 얻을 수 있다. 도 7은 비아 또는 트렌치를 갖는 제 1 층 위에 재료의 제 2 층을 증착하는 방법을 도시하고, 여기서 층의 제 1 부분은 비아 또는 트렌치를 갖는 제 1 층 상에 제 1 증착 방향으로 증착되고(도 6의 박스(601) 참조), 여기서 제 2 층의 제 1 부분의 증착은, 제 1 회전 축 둘레를 회전 가능한 제 1 자석 어레인지먼트를 갖는 마그네트론 스퍼터 캐소드를 통해 실시되고, 여기서 제 1 자석 어레인지먼트는 제 1 증착 방향을 발생시키는 제 1 각도 좌표에서 제공된다. 제 2 층의 제 2 부분은 비아 또는 트렌치를 갖는 제 1 층 상에 증착되고(도 6의 박스(602) 참조), 여기서 제 2 층의 제 2 부분의 증착은 마그네트론 스퍼터 캐소드를 통해 실시되고, 제 1 자석 어레인지먼트는 제 2 증착 방향을 발생시키는 제 2 각도 좌표에서 제공되고, 여기서 제 1 각도 좌표는 제 1 각도 좌표와 상이하다.

[0064] 본원에 설명된 또 다른 실시예들에 따라, 기판 위에 재료의 층을 증착하는 방법이 도시된다. 상기 방법은 제 1 원주상 성장 방향을 발생시키는 제 1 증착 방향으로 층의 제 1 부분을 증착하는 단계, 및 제 2 원주상 성장 방향을 발생시키는 제 2 증착 방향으로 층의 제 2 부분을 증착하는 단계를 포함하고, 여기서 제 2 원주상 성장 방향은 제 1 원주상 성장 방향과 상이하다. 층의 원주상 성장에 대해, 제 1 증착 방향은, 예를 들면, 층의 제 1 부분을 증착하는 동안에 근본적으로 일정할 수 있고 그리고/또는 제 2 증착 방향은, 예를 들면, 층의 제 2 부분을 증착하는 동안에 근본적으로 일정할 수 있다. 각도 성장에 대한 제 1 증착 방향들이 제공될 수 있고, 여기서 제 1 증착 방향은 마그네트론 스퍼터 캐소드의 자석 어레인지먼트의 제 1 각도 좌표에 의해 한정되고 및/또는 여기서 제 2 증착 방향은 마그네트론 스퍼터 캐소드의 자석 어레인지먼트의 제 2 각도 좌표에 의해 한정된다.

[0065] 전술한 바가 본 발명의 실시예들에 관한 것이지만, 본 발명의 다른 그리고 추가적인 실시예들이, 본 발명의 기본적인 범위로부터 벗어나지 않으면서 고안될 수 있고, 본 발명의 범위는 다음의 청구항들에 의해 결정된다.

Claims (14)

1. 기판 위에 증착된 제 1 층에 제공되는 비아(via) 또는 트렌치(trench)에 재료를 증착하는 방법으로서,
   상기 비아 또는 트렌치를 갖는 상기 제 1 층을 제공하는 단계,
   상기 비아 또는 트렌치를 갖는 상기 제 1 층 상에 제 2 층의 제 1 부분을 증착하는 단계 ― 상기 제 2 층의 제 1 부분의 증착은 제 1 자석 어레인지먼트(magnet arrangement)를 갖는 마그네트론 스퍼터 캐소드(magnetron sputter cathode)를 통해 실시되고, 상기 제 1 자석 어레인지먼트는 제 1 증착 방향을 발생시키는 제 1 각도 좌표(angular coordinate)에 제공됨 ― , 및
   상기 비아 또는 트렌치를 갖는 상기 제 1 층 상에 상기 제 2 층의 제 2 부분을 증착하는 단계를 포함하며, 상기 제 2 층의 제 2 부분의 증착은 상기 마그네트론 스퍼터 캐소드를 통해 실시되고, 상기 제 1 자석 어레인지먼트는 제 2 증착 방향을 발생시키는 제 2 각도 좌표에 제공되고, 상기 제 2 각도 좌표는 상기 제 1 각도 좌표와 상이한,
   기판 위에 증착된 제 1 층에 제공되는 비아 또는 트렌치에 재료를 증착하는 방법.
2. 제 1 항에 있어서,
   상기 마그네트론 스퍼터 캐소드는 회전하는 타겟을 갖는 회전 가능한 마그네트론 스퍼터 캐소드이고,
   회전 가능한 마그네트론 스퍼터 타겟은 라인 소스를 형성하는,
   기판 위에 증착된 제 1 층에 제공되는 비아 또는 트렌치에 재료를 증착하는 방법.
3. 제 2 항에 있어서,
   상기 회전하는 타겟은 제 1 회전 축 둘레를 회전하는,
   기판 위에 증착된 제 1 층에 제공되는 비아 또는 트렌치에 재료를 증착하는 방법.
4. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
   상기 마그네트론 스퍼터 캐소드는 증착 소스들의 어레이 내의 적어도 3 개의 증착 소스들 중 하나의 증착 소스인,
   기판 위에 증착된 제 1 층에 제공되는 비아 또는 트렌치에 재료를 증착하는 방법.
5. 제 1 항 내지 제 4 항 중 어느 한 항에 있어서,
   상기 제 2 층은 60 % 또는 그 초과의 스텝-커버리지(step-coverage)를 갖는,
   기판 위에 증착된 제 1 층에 제공되는 비아 또는 트렌치에 재료를 증착하는 방법.
6. 제 1 항 내지 제 5 항 중 어느 한 항에 있어서,
   상기 트렌치 또는 비아는 상기 비아 또는 트렌치의 바닥(bottom)에서 3 nm 또는 그 미만의 폭을 갖는,
   기판 위에 증착된 제 1 층에 제공되는 비아 또는 트렌치에 재료를 증착하는 방법.
7. 제 1 항 내지 제 6 항 중 어느 한 항에 있어서,
   상기 트렌치 또는 비아는 70°또는 그 초과의 테이퍼 각도(taper angle)를 갖는,
   기판 위에 증착된 제 1 층에 제공되는 비아 또는 트렌치에 재료를 증착하는 방법.
8. 제 1 항 내지 제 7 항 중 어느 한 항에 있어서,
   상기 층은 금속성 층이고, 특히, 상기 층은 MoW 층, Mo 층, Ti 층, Al 층, Cu 층, MoW, Mo, Ti, Al, Cu 중 2 개 또는 그 초과를 포함하는 층, 또는 MoW, Mo, Ti, Al, Cu 중 하나 또는 그 초과의 합금을 포함하는 층이거나,
   상기 층은 ITO(indium tin oxide) 층, 도핑된 ITO 층, 불순물-도핑된 Zno, In2O3, SnO2 및 CdO, ITO(In2O3:Sn), AZO(ZnO:Al), IZO(ZnO: In), GZO(ZnO:Ga), 또는 ZnO, In2O3 및 SnO2의 조합들을 포함하거나 이들로 구성된 다중-컴포넌트 산화물들, 또는 이들의 조합들로 구성된 그룹으로부터 선택된 하나 또는 그 초과의 엘리먼트들을 포함하는,
   기판 위에 증착된 제 1 층에 제공되는 비아 또는 트렌치에 재료를 증착하는 방법.
9. 기판 상에 트랜지스터를 제조하는 방법으로서,
   제 1 항 내지 제 7 항 중 어느 한 항에 따라, 기판 위에 증착된 제 1 층에 제공되는 비아 또는 트렌치에 재료를 증착하는 방법을 포함하는,
   기판 상에 트랜지스터를 제조하는 방법.
10. 제 9 항에 있어서,
    상기 제 1 층은, 활성 채널 층(active channel layer) 위에 증착된 게이트 절연체(gate insulator) 위에 증착된 상기 트랜지스터의 게이트 위에 증착되고,
    상기 활성 채널 층을 마스킹하는 상기 게이트를 통해 이온 주입(ion implantation)이 실시되는,
    기판 상에 트랜지스터를 제조하는 방법.
11. 제 10 항에 있어서,
    상기 이온 주입은 상기 트랜지스터의 소스에 대한 상기 활성 채널 층의 콘택 영역(contact area)의 도핑, 및 상기 트랜지스터의 드레인에 대한 상기 활성 채널 층의 추가의 콘택 영역의 도핑을 제공하는,
    기판 상에 트랜지스터를 제조하는 방법.
12. 전자 디바이스용 층 스택(layer stack)으로서,
    제 1 항 내지 제 11 항 중 어느 한 항에 따른 방법에 의해 제공된, 기판 위에 증착된 재료의 제 1 층 및 제 2 층을 포함하는,
    전자 디바이스용 층 스택.
13. 전자 디바이스로서,
    제 12 항에 따른 층 스택을 포함하는,
    전자 디바이스.
14. 제 13 항에 있어서,
    상기 전자 디바이스는 광전자(optoelectronic) 디바이스, 특히, 평판 패널 디스플레이 또는 모바일 폰 디스플레이인,
    전자 디바이스.

Images