JP6526071B6 - 層を堆積する方法、トランジスタを製造する方法、電子デバイスのための層スタック、及び電子デバイス - Google Patents

Description

［０００１］実施形態は、柱状成長で層を堆積すること、柱状成長で製造されたデバイス、及び柱状成長で層を堆積するための装置に関する。具体的には、実施形態は、材料の層を基板の上に堆積するための方法、基板上にトランジスタを製造する方法、電子デバイスのための層スタック、及び電子デバイスに関する。

［０００２］多くの用途において、基板、例えば、ガラス基板上に薄い層を堆積することが望まれる。従来、基板は、コーティング装置の種々のチャンバの中でコーティングされる。幾つかの用途では、基板は、気相堆積技法を用いて真空の中でコーティングされる。基板上に材料を堆積する方法が幾つか知られている。例えば、基板は、物理的気相堆積（ＰＶＤ）プロセス、化学気相堆積（ＣＶＤ）プロセス、プラズマ化学気相堆積（ＰＥＣＶＤ）プロセスなどによってコーティングされてよい。典型的には、プロセスは、コーティングすべき基板が配置されている処理装置や処理チャンバの中で実行される。

［０００３］ここ数年、電子デバイス、特に光電子デバイスの価格が大幅に下がった。さらに、ディスプレイの画素密度が引き続き増加している。ＴＦＴディスプレイに関しては、高密度なＴＦＴ集積化が望まれる。しかしながら、デバイスの中の薄膜トランジスタ（ＴＦＴ）の数が増加しているにも関わらず、歩留りを上昇させ、製造コストを引き下げようと試みられている。

［０００４］画素密度増加の一態様は、ＬＴＰＳ−ＴＦＴの利用である。ＬＴＰＳ−ＴＦＴは、例えば、ＬＣＤ又はＡＭＯＬＥＤディスプレイに使用することができる。ＬＴＰＳ−ＴＦＴの製造中、ゲート電極を、アクティブ層のコンタクト領域からトランジスタのソース及びドレインへのドーピングに対するマスクとして使用することができる。この自己整合ドーピングの品質によって、製造プロセスの歩留りが決定され得る。したがって、このプロセスを改善することが望まれる。ただし、さらに他の自己整合ドーピングの用途、すなわち、ＬＴＰＳ−ＴＦＴの製造以外の用途が、改善されたプロセスから恩恵を受けることができる。

［０００５］上記を踏まえ、材料の層を基板の上に堆積する方法、基板上にトランジスタを製造する方法、電子デバイスのための層スタック、及び電子デバイスが提供される。

［０００６］一実施形態によると、材料の層を基板の上に堆積する方法が提供される。この方法は、結果として第１の柱状成長方向となる第１の堆積方向で層の第１の部分を堆積することと、結果として第２の柱状成長方向となる第２の堆積方向で層の第２の部分を堆積することとを含む。第２の柱状成長方向は、第１の柱状成長方向とは異なる。

［０００７］別の実施形態によると、基板上にトランジスタを製造する方法が提供される。この方法は、アクティブチャネル層を基板の上に堆積することと、材料の層を基板の上に堆積することとを含み、材料の層が、トランジスタのゲートをアクティブチャネル層の上に設ける。材料の層を基板の上に堆積することは、結果として第１の柱状成長方向となる第１の堆積方向で層の第１の部分を堆積することと、結果として第２の柱状成長方向となる第２の堆積方向で層の第２の部分を堆積することとを含み、第２の柱状成長方向は、第１の柱状成長方向とは異なる。基板上にトランジスタを製造する方法は、イオン注入を実行することをさらに含み、ゲートはマスクとして使用される。

［０００８］さらに別の実施形態によれば、電子デバイスのための層スタックが提供される。層スタックは、材料の層を基板の上に堆積する方法によって製造された、基板の上に堆積された材料の層を含む。この方法は、結果として第１の柱状成長方向となる第１の堆積方向で層の第１の部分を堆積することと、結果として第２の柱状成長方向となる第２の堆積方向で層の第２の部分を堆積することとを含み、第２の柱状成長方向は、第１の柱状成長方向とは異なる。

［０００９］さらに別の実施形態によれば、電子デバイスが提供される。電子デバイスは、層スタックを含む。層スタックは、材料の層を基板の上に堆積する方法によって製造された、基板の上に堆積された材料の層を含む。この方法は、結果として第１の柱状成長方向となる第１の堆積方向で層の第１の部分を堆積することと、結果として第２の柱状成長方向となる第２の堆積方向で層の第２の部分を堆積することとを含み、第２の柱状成長方向は、第１の柱状成長方向とは異なる。

［００１０］さらなる利点、特徴、態様、及び詳細は、従属請求項、本明細書の説明、及び添付図面から明らかである。

［００１１］本発明の上記の特徴を詳細に理解することができるよう、実施形態を参照することによって、上記で簡潔に概説した本発明のより詳細な説明を得ることができる。添付の図面は、本発明の実施形態に関連し、以下において説明される。

図１Ａから１Ｉは、実施形態に係る層スタックが堆積されている基板の一部の概略図を示す。 本明細書に記載され、図１Ａから１Ｅに対応する実施形態に従って、材料の層を基板の上に堆積するための方法を示すフロー図を示す。 本明細書に記載された実施形態に係る、第１の処理条件で材料の層を堆積する装置の概略図を示す。 本明細書に記載された実施形態に係る、第２の処理条件で材料の層を堆積する装置の概略図を示す。 本明細書に記載された実施形態に係る、第１及び第２の処理条件を示す。 本明細書に記載された実施形態に従って、堆積された層の概略的な結果を示し、図５Ａは、層の第１の部分を示し、図５Ｂは、層の第１及び第２の部分を示す。 本明細書に記載された実施形態に従って、基板の上の材料の層の電子顕微鏡画像を示す。 本明細書に記載された実施形態に従って、材料の層を基板の上に堆積するための方法を示すフロー図を示す。

［００２０］これより本発明の様々な実施形態が詳細に参照されるが、その１つ又は複数の実施例が図示されている。図面に関する以下の説明の中で、同一の参照番号は、同一の構成要素を指す。下記において、個々の実施形態に関する違いのみが説明される。各実施例は、本発明の説明として提供されているが、本発明を限定することを意図するものではない。さらに、一実施形態の一部として例示又は説明される特徴は、他の実施形態で用いられるか、又は他の実施形態で併用されてもよい。それにより、さらなる実施形態が生み出される。本記載には、このような修正例及び変形例が含まれることが意図されている。

［００２１］本明細書に記載された実施形態によると、層スタックが設けられ、層スタックの一部は、自己整合ドーピングのために利用され、具体的には、層スタックの一部、すなわち、自己整合ドーピング処理のためのイオン注入の間にマスクとして働く部分は、層スタックの一部を通るイオンのチャネリングを減少させるために堆積される。

［００２２］図１Ａは、第１の堆積処理２０２（図２を参照）の後の層スタック１５０を示す。アクティブチャネル層１５２が基板１５１の上に堆積される。アクティブチャネル層１５２は、アクティブチャネル１５２ａ、源領域１５２ｓ、及びドレイン領域１５２ｄを含む。典型的な実施形態によると、アクティブチャネル層１５２は、ポリシリコン層であってもよい。ポリシリコン層は、例えば、スパッタリンカソードからのシリコンの堆積、及び堆積されたシリコン層の結晶化によって製造され得る。典型的な実施例によると、結晶化処理は、レーザ処理、触媒処理、又は別の処理によって実行され得る。

［００２３］一実施例によると、エキシマレーザアニール（ＥＬＡ）を使用してもよい。別の実施例によると、パルス高速熱アニーリング（ＰＲＴＡ：ｐｕｌｓｅｄ ｒａｐｉｄ ｔｈｅｒｍａｌ ａｎｎｅａｌｉｎｇ）技法を用いる増強された金属誘起横方向結晶化（ＭＩＬＣ）を使用してもよい。さらに別の技法は、連続粒界結晶シリコン（ＣＧＳ）方法、連続波（ＣＷ）レーザ方法、及び順次横方向結晶化（ＳＬＳ）を含む。典型的に、これらの処理は、基板１５１の破損を避けるためにエネルギー衝撃が十分に少ないアニール処理を含む。

［００２４］ガラス基板上でＴＦＴを製造する技法は、アモルファスシリコン（ａ−Ｓｉ）処理及び低温ポリシリコン（ＬＴＰＳ）処理を含む。ａ−Ｓｉ処理とＬＴＰＳ処理との間の主な違いは、装置の電気特性及び処理の複雑性である。低温ポリシリコンＴＦＴ処理は、可動性がより高いが、低温ポリシリコンＴＦＴを製造する処理はより複雑である。ａ−Ｓｉ ＴＦＴは、可動性がより低いが、ａ−Ｓｉ ＴＦＴを製造する処理は単純である。本明細書に記載された実施形態によると、低温ポリシリコンＴＦＴ処理は、改善することができる。低温ポリシリコンＴＦＴ処理は、本明細書に記載された実施形態を有益に利用することができる一実施例である。

［００２５］図１Ｂでは、アクティブチャネル層１５２の上にゲート絶縁体層１５３が設けられている（図２のボックス２０４を参照）。図１Ａから図１Ｅで見ることができるように、アクティブチャネル層１５２、ゲートを形成する材料の層、及びその他の層など、本明細書に記載された層のうちの幾つかは、低温ポリシリコンＴＦＴ処理の間に構造化される。例えばエッチングに起因する構造化は、当業者に知られていて、且つ本開示に記載されていない任意の方法に従って実行されてもよい。構造化処理が、本明細書に記載された後続の堆積処理の間で利用されるかどうかは、当業者には明らかである。

［００２６］図１Ｃは、層の第１の部分１６２を示す。本明細書に記載された実施形態によると、第１の部分１６２は、基板上に堆積される材料の第１の堆積方向で、且つ柱状成長で堆積される（図２のボックス２０６参照）。第１の堆積方向は、結果として第１の柱状成長方向となる。図１Ｄは、層の第２の部分１６４を示す。本明細書に記載された実施形態によると、第２の部分１６４は、基板上に堆積される材料の第２の堆積方向で、且つ柱状成長で堆積される（図２のボックス２０８参照）。第２の堆積方向は、結果として第２の柱状成長方向となる。本明細書に記載された実施形態によると、堆積方向は、主要堆積方向又は平均堆積方向と呼ばれてもよい。例えば、堆積分布は、何らかの方向的な広がりをもつかもしれないが、典型的には、材料の主要方向又は平均方向をもつ。

［００２７］本明細書に記載された実施形態によると、材料の層は、基板、すなわち、単一層の物理的特性を有する層の上に堆積され、材料の層は、第１の柱状成長方向及び第２の柱状成長方向を含み、第２の柱状成長方向は、第１の柱状成長方向と異なる。本明細書に記載された実施形態によると、柱状成長の処理パラメータは、以下の通りであり得る。例示的な処理パラメータは、モリブデンの堆積を指し、その他の材料の位置は、このようなその他の材料の柱状成長に対するその他の処理パラメータを有してもよい。

［００２８］本明細書で言及されている柱状成長とは、柱状粒子を有する形態として理解される。粒子は、一方向、すなわち、柱に沿って、著しく大きな長さを有し、これは、柱状成長方向と呼ばれる。幾つかの実施形態によると、柱状成長は、４０ｎｍから５００ｎｍ、又はそれ以上、具体的には、１００ｎｍから４００ｎｍの膜厚に対して設けられてもよい。さらに別の処理パラメータは、０．１から１Ｐａ、具体的には、０．２から０．５Ｐａの堆積圧力、システム構造に左右され得る、カソード毎に１０ｋＷから６０ｋＷ、より具体的には、カソード毎に２０ｋＷから４０ｋＷの堆積電力というグループから選択されてもよい。

［００２９］図２のボックス２１０で示されているように、イオン注入処理が実行される。イオン注入は、図１Ｅの矢印９０によっても示されている。イオン注入処理は、源領域１５２ｓ及びドレイン領域１５２ｄのためのドーピングをもたらす。トランジスタのゲート電極は、イオン注入処理の間にマスクとして使用される。したがって、自己整合ドーピング処理が実行される。第２の柱状成長方向は第１の柱状成長方向と異なるが、第１の柱状成長方向及び第２の柱状成長方向を考慮すると、イオンがマスク（すなわち、ゲート電極）を通過する可能性は著しく減少する。ゲート電極を通るイオンのチャネリングが減少することにより、アクティブチャネル領域の望まれないドーピングが減少する。

［００３０］本明細書に記載された他の実施形態と組み合わせることができる実施形態によると、図３Ａ及び図３Ｂに関連して説明されているように、層（例えば、ゲート形成層）を基板の上に堆積するための装置が提供され得る。図３Ａは、本明細書に記載された実施形態に係る堆積装置１００の概略断面図を示す。例示的に、内部に層を堆積するための１つの真空チャンバ１０２が示されている。図３Ａで示されているように、さらなるチャンバ１０２をチャンバ１０２の隣に設けてもよい。真空チャンバ１０２は、バルブハウジング１０４及びバルブユニット１０５を有するバルブによって、隣接するチャンバから分離され得る。矢印１で示されているように、基板１５１が載っているキャリア１１４が真空チャンバ１０２の中に挿入された後、バルブユニット１０５を閉じることができる。したがって、真空チャンバ１０２及び１０３の中の雰囲気は、例えば、チャンバ１０２及び１０３に接続された真空ポンプで技術的真空（ｔｅｃｈｎｉｃａｌ ｖａｃｕｕｍ）を生成することによって、且つ／又は、処理ガスをチャンバ１０２内の堆積領域内に挿入することによって、個別に制御することができる。上述のように、多くの大面積領域処理用途において、大面積基板はキャリアによって支持される。しかしながら、本明細書に記載された実施形態は、それに限定されるものではなく、処理装置又は処理システムを通して基板を搬送するその他の搬送要素を使用してもよい。

［００３１］基板１４が載っているキャリア１１４をチャンバ１０２の内外へ搬送するため、チャンバ１０２の中に搬送システムが設けられる。本明細書で使用されている「基板」という用語は、ガラス基板、ウエハ、サファイアなどの透明結晶体のスライス、又はガラスプレートのような基板を含むものとする。

［００３２］図３Ａで示されているように、チャンバ１０２の中に堆積源（例えば、カソード１２２）が設けられている。堆積源は、例えば、基板上に堆積されるべき材料のターゲットを有する回転可能なカソードであってもよい。本明細書に記載された他の実施形態と組み合わせることができる実施形態によれば、カソードは、内部にマグネットアセンブリ１２１を有する回転可能なカソードであってもよい。層の堆積のためにマグネトロンスパッタリングを実施してもよい。図３Ａで例示されているように、隣接するカソードのそれぞれの対は、電源１２３ａ‐ｃに接続され得る。ターゲットアレイの中の堆積処理の性質に応じて、隣接するカソードのそれぞれの対がＡＣ電源に接続されてもよく、又は各カソードがＤＣ電源に接続されてもよい。図３ＡではＤＣ電源が示されており、さらにアノード１１６が電源に接続されている。本明細書に記載された他の実施形態と組み合わせることができる幾つかの実施形態によると、カソード１２２は、交互に偏向され得るようにＡＣ電源に接続される。ＭＦ電源などのＡＣ電源は、例えば、Ａｌ２Ｏ３の層を堆積するために設けられ得る。この場合、追加のアノードがなくてもカソードは動作することができる。カソード１２２の対によってカソード及びアノードを含む完全な回路が設けられるので、例えば、追加のアノードを取り外してもよい。

［００３３］図３Ａで例示されているように、第１の外部堆積アセンブリ３０１は、反応性ガスの第１の組成物を供給するためにガスタンク１４１の第１のグループに接続されてもよく、第２の外部堆積アセンブリ３０２は、反応性ガスの第２の組成物を供給するためにガスタンク１４２の第２のグループに接続されてもよく、内部堆積アセンブリ３０３は、反応性ガスの第３の組成物を内部堆積アセンブリに供給するためにガスタンクの第３のグループ１４３に接続されてもよい。しかしながら、処理ガスを供給するため、さらにすべての堆積アセンブリを同じグループのガスタンクに接続してもよい。

［００３４］本明細書に記載された他の実施形態と組み合わせることができる実施形態によると、コントローラ５００は、電源のうちの１つ又は複数を、共通して又は個別に制御するように構成されている。一例として、コントローラ５００は、第１の電力を第１の外部堆積アセンブリ及び第２の外部堆積アセンブリに供給するための第１の電源を制御するように構成されている。コントローラは、さらに、第２の電力を内部堆積アセンブリに供給するための第２の電源１２３ｂを制御するように構成されてもよい。図３Ａ及び図３Ｂの例示的な実施形態を参照すると、第１の電力を第１の外部堆積アセンブリ及び第２の外部堆積アセンブリに供給するための第１の電源は、第１の電力を第１の外部堆積アセンブリ及び第２の外部堆積アセンブリに供給するための２つの別個の電源１２３ａ、１２３ｃを含み得る。

［００３５］図３Ａ及び図３Ｂで示されているように、チャンバ１０２の中に堆積源（例えば、カソード１２２）が設けられている。堆積源は、例えば、基板上に堆積されるべき材料のターゲットを有する回転可能なカソードであってもよい。典型的に、カソードは、内部に磁石アセンブリ１２１を有する回転可能なカソードであってもよい。したがって、マグネトロンスパッタリングは、基板上に材料を堆積するために実行してもよい。図３Ａ及び図３Ｂで例示されているように、堆積処理は、回転式カソード、及び回転可能な磁石アセンブリ、すなわち、その中の回転可能な磁石ヨークで行ってもよい。

［００３６］本明細書で使用する「マグネトロンスパッタリング」は、マグネトロン、すなわち、磁場を発生させ得るユニットである磁石アセンブリを使用して行われるスパッタリングのことを指す。典型的に、このような磁石アセンブリは、１つ又は複数の永久磁石からなる。これらの永久磁石は、典型的に、回転可能なターゲット表面の下方に発生する発生磁場の内部に自由電子が捕捉されるように、回転可能なターゲットの内部に配置されるか、又は平面ターゲットに連結される。このような磁石アセンブリは、さらに平面カソードに配置連結されてもよい。典型的な実装形態によれば、マグネトロンスパッタリングは、限定はしないが、ＴｗｉｎＭａｇ（商標）カソードアセンブリのような、ダブルマグネトロンカソード、すなわち、カソード１２２によって実現され得る。具体的には、ターゲットからのＭＦスパッタリング（中間周波数スパッタリング）については、ダブルカソードを含むターゲットアセンブリを適用してもよい。典型的な実施形態によると、堆積チャンバの中のカソードは交換可能であってもよい。したがって、ターゲットは、スパッタリングされる材料が消費された後に交換される。

［００３７］本明細書に記載された他の実施形態と組み合わせることができる異なる実施形態によれば、スパッタリングは、ＤＣスパッタリング、ＭＦ（中間周波数）スパッタリング、ＲＦスパッタリング、又はパルススパッタリングとして実行され得る。本明細書に記載されているように、幾つかの堆積処理では、ＭＦ、ＤＣ、又はパルススパッタリングが有益に適用され得る。しかしながら、その他のスパッタリング法をさらに適用してもよい。

［００３８］図３Ａ及び図３Ｂでは、カソード内に設けられた磁石アセンブリ１２１又はマグネトロンを有する複数のカソード１２２が示されている。本明細書に記載された他の実施形態と組み合わせることができる幾つかの実施形態によれば、記載された実施形態に係るスパッタリングは、３つ以上のカソードで実行することができる。しかしながら、特に大面積堆積の用途においては、カソードのアレイ又はカソードの対を設けてもよい。例えば、３つ以上のカソード或いはカソードの対（例えば、３つ、４つ、５つ、６つ、又はさらに多くのカソード或いはカソードの対）を設けてもよい。アレイを１つの真空チャンバ内に設けてもよい。さらに、典型的に、互いに隣接するカソード又はカソードの対が、例えば、プラズマ閉じ込めの相互作用によって互いに影響し合うように、アレイを画定してもよい。

［００３９］図３Ａで示されているように、磁石アセンブリは、矢印３００Ａで示されている堆積方向を設けるように、回転される。第１の堆積方向が設けられ、結果として第１の柱状成長方向となる。図３Ｂで示されているように、磁石アセンブリは、矢印３００Ｂで示されている堆積方向を設けるように、回転される。第２の堆積方向が設けられ、結果として第２の柱状成長方向となる。

［００４０］基板上のトランジスタ、具体的にはＬＰＳ−ＴＦＴの製造に関連する本明細書に記載された実施形態であって、ゲート電極が自己整合ドーピング用のマスクとして使用される実施形態は、例えば、モリブデン（Ｍｏ）、モリブデン‐タングステン（ＭｏＷ）、チタン（Ｔｉ）、アルミニウム（Ａｌ）、銅（Ｃｕ）、及び上記の成分のうちの１つ又は複数を含有する合金を堆積するためのＤＣスパッタリング処理を利用する。堆積された層は、柱状成長で設けられる。しかしながら、ＭＦスパッタリング処理或いはＲＦスパッタリング処理でスパッタリングされたり、又はＣＶＤ処理で堆積されたりする他の材料を、さらに自己整合マスキングに対して利用してもよい。第１の柱状成長方向、及び第２の異なる柱状成長方向が、マスクを形成する層に対して設けられる。第１の柱状成長方向及び第２の異なる柱状成長方向が設けられる実施形態は、マグネトロンスパッタカソードの磁石アセンブリを第１の位置から第２の位置へと動かすことによって提供される。これは、成長方向をコスト効率良く制御するという観点で有益に用いられる。

［００４１］本明細書に記載された他の実施形態と組み合わせることができる異なる実施形態によれば、スパッタリングは、ＤＣ（直流）スパッタリング、ＭＦ（中間周波数）スパッタリング、ＲＦスパッタリング、又はパルススパッタリングとして実行され得る。本明細書に記載されているように、幾つかの堆積処理では、ＭＦ、ＤＣ、又はパルススパッタリングが有益に適用され得る。しかしながら、その他のスパッタリング法をさらに適用してもよい。本明細書の実施形態によると、中間周波数は、０．５ｋＨｚから３５０ｋＨｚの範囲、例えば、１０ｋＨｚから５０ｋＨｚの範囲内の周波数である。

［００４２］本明細書に記載された他の実施形態と組み合わせることができる幾つかの実施形態によれば、記載された実施形態に係るスパッタリングは、３つ以上のカソードで実行することができる。しかしながら、特に大面積堆積の用途においては、６つ以上のカソード、例えば、１０以上のカソードを有するカソードのアレイが設けられ得る。アレイを１つの真空チャンバ内に設けてもよい。さらに、典型的に、互いに隣接するカソード又はカソードの対が、例えば、プラズマ閉じ込めの相互作用によって互いに影響し合うように、アレイを画定してもよい。典型的な実装形態によると、スパッタリングは、限定されないが、Ａｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ Ｉｎｃ．のＰｉＶｏｔなどのシステムのような回転式カソードアレイによって実行され得る。

［００４３］本明細書に記載された他の実施形態と組み合わせることができる幾つかの実施形態によると、本明細書に記載された実施形態は、ディスプレイＰＶＤ、すなわちディスプレイ市場向けの大面積基板上のスパッタ堆積に利用され得る。フラットパネルディスプレイ又は携帯電話ディスプレイが、大面積基板上で製造され得る。幾つかの実施形態によれば、大面積基板、又は複数の基板を有する対応キャリアは、少なくとも０．６７ｍ^２のサイズを有し得る。典型的には、このサイズは、約０．６７ｍ^２（０．７３×０．９２ｍ−Ｇｅｎ４．５）から約８ｍ^２であってもよく、より典型的には、約２ｍ^２から約９ｍ^２、又はさらに最大で１２ｍ^２であってもよい。幾つかの実施形態によると、大面積基板又は対応キャリアは、１．４ｍ^２以上のサイズを有し得る。典型的には、本明細書の実施形態に係る、カソードアセンブリのような構造体、装置、及び方法の提供の対象である基板又はキャリアは、本明細書に記載されているように大面積基板である。例えば、大面積基板又はキャリアは、約０．６７ｍ^２の基板（０．７３×０．９２ｍ）に相当するＧＥＮ４．５、約１．４ｍ^２の基板（１．１ｍ×１．３ｍ）に相当するＧＥＮ５、約４．２９ｍ^２の基板（１．９５ｍ×２．２ｍ）に相当するＧＥＮ７．５、約５．７ｍ^２の基板（２．２ｍ×２．５ｍ）に相当するＧＥＮ８．５、又はさらに約８．７ｍ^２の基板（２．８５ｍ×３．０５ｍ）に相当するＧＥＮ１０であってもよい。ＧＥＮ１１及びＧＥＮ１２のようなさらに次の世代、並びにそれに相当する基板面積を同様に実装してもよい。

［００４４］本明細書に記載された他の実施形態と組み合わせることができるさらに別の実施形態によると、ターゲット材料は、アルミニウム、シリコン、タンタル、モリブデン、ニオブ、チタン、インジウム、ガリウム、亜鉛、スズ、銀、及び銅からなるグループから選択され得る。具体的には、ターゲット材料は、インジウム、ガリウム、及び亜鉛からなるグループから選択され得る。反応性スパッタ処理は、これらのターゲット材料の典型的な堆積酸化物をもたらす。しかしながら、窒化物又は酸化窒化物（ｏｘｉ−ｎｉｔｒｉｄｅ）も同様に堆積され得る。

［００４５］本明細書に記載された実施形態によると、該方法は、静的堆積処理のために基板を位置決めするスパッタ堆積を提供する。典型的には、特に垂直配向された大面積基板の処理のような大面積基板処理においては、静的堆積と動的堆積を区別することができる。本明細書に記載された他の実施形態と組み合わせることができる幾つかの実施形態によると、本明細書に記載された基板及び／又はキャリア、並びに本明細書に記載されたガス供給システムを利用するための装置は、垂直基板処理のために構成することができる。垂直基板処理という用語は、水平基板処理に対して区別して理解される。つまり、垂直基板処理は、基板処理中のキャリア及び基板のほぼ垂直な配向に関する。厳密な垂直配向から数度、例えば、最大で１０度、又はさらに最大で１５度の偏向があっても垂直基板処理とみなされる。垂直基板配向が少し傾斜することによって、結果として、例えば、より安定して基板を取り扱ったり、堆積層を汚染する粒子のリスクを低減させたりすることができる。代替的に、水平の基板配向が可能であり得る。水平基板配向に対しては、カソードアレイは、例えばさらにほぼ水平となる。ただし、垂直配向から、例えば−１５°から＋１５°の範囲内の垂直基板配向によって、大面積基板処理のための床面積が縮小し、それ故に所有コストが減少する。

［００４６］したがって、静的堆積処理は、静的位置が伴う堆積処理、実質的に静的な位置が伴う堆積処理、又は基板の部分的な静的位置が伴う堆積処理として理解することができる。本明細書に記載された静的堆積処理は、静的堆積処理の基板位置が堆積中に何らかの動きが全くないという必要性なしに、動的堆積処理と明確に区別することができる。本明細書に記載された他の実施形態と組み合わせることができるさらに別の実施形態によると、当業者によって依然として静的堆積とみなされる、完全に静的な基板位置からの偏向（例えば、上述の基板の振動、搖動、又その他の何らかの動き）は、追加的又は代替的に、カソード又はカソードアレイの動き（例えば、搖動や振動など）によってもたらされ得る。基板及びカソード（又はカソードアレイ）は、例えば、基板搬送方向、基板搬送方向に対してほぼ垂直な横方向、又はその両方向で、互いに対して移動することができる。

［００４７］さらに別の実施形態によると、第１の柱状成長方向を有する第１の部分を有し、第２の異なる柱状成長方向を有する第２の部分を有する層の製造は、動的堆積システムにおいてさらに実行することができ、基板は、２つ以上のソースによって移動される。この場合、基板の搬送速度は、製造プロセスの堆積方向を決定する際に考慮され得る。

［００４８］本明細書に記載された他の実施形態と組み合わせることができる本明細書に記載された実施形態によると、方向的成長、例えば、柱状成長は、材料を傾斜させたり、角度をつけたりして堆積することによって、分離することができる。図４Ａ、４Ｂ、５Ａ、及び５Ｂに関連してより詳細に記載された角度を有するスパッタリングは、一方向的な柱状成長、具体的には、垂直柱状成長（垂直柱状成長を有するマスクを通して、イオンが貫通又は通過する場合がある）を減らすことができる。

［００４９］図４Ａは、例えば、ターゲット材料を支持しているバッキングチューブの中で、磁石アセンブリ１２１が設けられたカソード１２２を示している。軸４１０によって示され、矢印によって示されているように、磁石アセンブリ１２１は、垂直堆積方向から偏移するように、すなわち、第１の角座標を有するように、回転され得る。垂直方向、すなわち、基板４５１の表面に対して垂直な方向がライン４７１によって示されている。本明細書に記載されたその他の実施形態と組み合わせることができる典型的な実施形態によれば、角度４７０は、１０°以上、例えば、２０°から６０°（約２５°から４０°など）、例えば、約３０°であってもよい。

［００５０］図４Ａは、閉じ込められたプラズマチューブ４０７と、ライン４７１又は基板４５１のそれぞれに対する磁石アセンブリ１２１の角位置の結果として生じる堆積方向（矢印３００Ａを参照）とを示している。結果として、図５Ａで示されているように、層の第１の部分４６２が基板４５１上で成長し、柱状成長方向は、基板表面に対する垂直方向に対して傾斜している。図４Ａから図５Ｂで示されている基板４５１は、前述の基板であってもよいが、さらに、上部に１つ又は複数の層が設けられた基板であってもよい。図４Ａから図５Ｂは、第１の柱状成長方向及び第２の異なる柱状成長方向を有する第１の部分４６２及び第２の部分４６４を有する層のみを概略的に示す。

［００５１］層の第１の部分４６２を堆積した後、磁石アセンブリ１２１は、図４Ｂで例示されている第２の位置、すなわち、第２の角座標へと回転される。矢印３００Ｂによって示された第２の堆積方向は、磁石アセンブリ１２１の第２の位置によってもたらされる。結果として、図５Ｂで示されているように、層の第２の部分４６４が層の第１の部分４６２の上で成長する。第２の部分４６４は、第１の柱状成長方向と異なる第２の柱状成長方向で柱状成長を有する。本明細書に記載された実施形態によると、磁石の位置を第１の堆積処理と第２の堆積処理の間で変更することによって、成長した柱の粒界が分離され得る。

［００５２］本明細書に記載された他の実施形態と組み合わせることができる本明細書に記載された実施形態によると、カソードは、第１の堆積方向で堆積した後にスイッチオフされてもよく、磁石アセンブリ１２１は、カソードがスイッチオフされた状態にある間に回転されてもよく、且つカソードは、磁石アセンブリ１２１が、第２の位置、すなわち、第２の堆積方向のための位置に設けられた後にスイッチオンされる。さらに、追加的に又は代替的に、磁石アセンブリ１２１は、ほぼ一定な位置に設けられてもよく、且つ／又は、層の第１の部分４６２及び／又は層の第２の部分４６４を堆積する間にほぼ一定の堆積方向を設けるように、位置決めされてもよい。

［００５３］本明細書に記載された他の実施形態と組み合わせることができるさらに他の実施形態によると、磁石アセンブリの第１の位置と磁石アセンブリの第２の位置の間の切り替え、又はその逆順の切り替えは、１回又は複数回、例えば、１から４回提供される。したがって、柱状成長の特許請求の範囲について、ジグザグ状のプロファイルを設けることができる。層の第１の部分の厚さ及び／又は層の第２の部分の厚さは、４０ｎｍ以上、具体的には、１００ｎｍ以上であってもよい。層の厚さ、すなわち、少なくとも第１の部分及び第２の部分を含む層の厚さは、２００ｎｍ以上、具体的には、３００ｎｍ以上であってもよい。したがって、層の１つ又は複数の部分の厚さは、イオンが層を通過することができないように十分に厚みがある。

［００５４］図５Ｂで示されているように、材料の層は、層の第１の部分において複数の第１の結晶粒界、第２の部分において複数の第２の結晶粒界を含み、複数の第２の結晶粒界は、複数の第１の結晶粒界に比べて異なる配向を有する。

［００５５］本明細書に記載された他の実施形態と組み合わせることができる幾つかの実施形態によると、層は金属層であってもよく、具体的には、当該層は、ＭｏＷ層、Ｍｏ層、Ｔｉ層、Ａｌ層、Ｃｕ層、ＭｏＷ、Ｍｏ、Ｔｉ、Ａｌ、Ｃｕのうちの２つ以上を含む層、又はＭｏＷ、Ｍｏ、Ｔｉ、Ａｌ、Ｃｕのうちの１つ又は複数の合金を含む層であってもよい。

［００５６］図６は、電子顕微鏡画像を示す。第１の柱状成長方向を有する第１の部分及び第２の柱状成長方向を有する第２の部分を有する層、すなわち、第１の配向及び第２の配向を有する粒界を示している。白い線は、柱状成長方向及び／又は粒界の配向を示している。破線の矢印は、イオン注入の間に利用され得るイオンの衝突方向を示している。粒界方向及びイオン方向の傾斜に基づいて、イオン注入処理中にマスクとなり得る層によってイオンが遮断される可能性が改善されていることを、ここで確認することができる。

［００５７］本明細書に記載された幾つかの実施形態は、本明細書に記載された実施形態を有益に利用することができるＬＴＰＳ−ＴＦＴなどのトランジスタの製造に対して言及しているが、その他の用途も、本明細書に記載された実施形態から同様に恩恵を受けることができる。図７は、材料の層を基板の上に堆積する方法を示しており、層の第１の部分は、結果として第１の柱状成長方向となる第１の堆積方向で堆積され（７０１参照）、層の第２の部分は、結果として第２の柱状成長方向となる第２の堆積方向で堆積され（７０２参照）、第２の柱状成長方向は、第１の柱状成長方向と異なり、例えば、第１の柱状成長方向と第２の柱状成長方向の間の角度は、３０°以上、例えば、約６０°である。

［００５８］上記の記述は、本発明の実施形態を対象としているが、本発明の他の実施形態及びさらなる実施形態は、本発明の基本的な範囲を逸脱せずに考案してもよく、本発明の範囲は、以下の特許請求の範囲によって定められる。
また、本願は以下に記載する態様を含む。
（態様１）
材料の層を基板の上に堆積する方法であって、
結果として第１の柱状成長方向となる第１の堆積方向で前記層の第１の部分を堆積することと、
結果として第２の柱状成長方向となる第２の堆積方向で前記層の第２の部分を堆積することと
を含み、前記第２の柱状成長方向が、前記第１の柱状成長方向と異なる、方法。
（態様２）
前記第１の堆積方向が、前記層の前記第１の部分の前記堆積の間にほぼ一定であり、且つ／又は、前記第２の堆積方向が、前記層の前記第２の部分の前記堆積の間にほぼ一定である、態様１に記載の方法。
（態様３）
前記第１の堆積方向が、マグネトロンスパッタカソードの磁石配置の第１の角座標によって規定され、且つ／又は、前記第２の堆積方向が、前記マグネトロンスパッタカソードの前記磁石配置の第２の角座標によって規定される、態様１又は２に記載の方法。
（態様４）
前記マグネトロンスパッタカソードが、回転可能なマグネトロンスパッタカソードである、態様３に記載の方法。
（態様５）
前記層の厚さが、２００ｎｍ以上、具体的には、３００ｎｍ以上である、態様１から４のいずれか一項に記載の方法。
（態様６）
前記層の前記第１の部分の厚さ及び／又は前記層の前記第２の部分の厚さが、４０ｎｍ以上、具体的には、１００ｎｍ以上である、態様１から５のいずれか一項に記載の方法。
（態様７）
前記層が金属層であり、具体的には、前記層が、ＭｏＷ層、Ｍｏ層、Ｔｉ層、Ａｌ層、Ｃｕ層、ＭｏＷ、Ｍｏ、Ｔｉ、Ａｌ、Ｃｕのうちの２つ以上を含む層、又はＭｏＷ、Ｍｏ、Ｔｉ、Ａｌ、Ｃｕのうちの１つ又は複数の合金を含む層である、態様１から６のいずれか一項に記載の方法。
（態様８）
基板上にトランジスタを製造する方法であって、
アクティブチャネル層を前記基板の上に堆積することと、
材料の層を態様１から７のいずれか一項に記載の、基板の上に堆積することであって、前記材料の前記層が、前記トランジスタのゲートを前記アクティブチャネル層の上に設ける、堆積することと、
イオン注入を実行することであって、前記ゲートがマスクとして使用される、実行することと
を含む方法。
（態様９）
前記イオン注入が、前記アクティブチャネル層のコンタクト領域のドーピングを前記トランジスタのソースにもたらし、前記アクティブチャネル層のさらなるコンタクト領域のドーピングを前記トランジスタのドレインにもたらす、態様８に記載の方法。
（態様１０）
ゲート絶縁体を前記基板の上に堆積し、前記ゲート絶縁体の層が、前記アクティブチャネル層と前記ゲートの間に設けられることをさらに含む、態様８又は９に記載の方法。
（態様１１）
前記材料の前記層を堆積した後、且つ前記イオン注入を実行する前に、前記材料の前記層を構造化することをさらに含む、態様８又は９に記載の方法。
（態様１２）
電子デバイスのための層スタックであって、
態様１から１１のいずれか一項に記載の方法によって製造された、基板の上に堆積された材料の層を含む、層スタック。
（態様１３）
前記材料の前記層が、前記層の前記第１の部分における複数の第１の粒界及び前記第２の部分における複数の第２の粒界を含み、前記複数の第２の粒界が、前記複数の第１の粒界に比べて、異なる配向を有する、態様１２に記載の層スタック。
（態様１４）
態様１２又は１３に記載の層スタックを含む、電子デバイス。
（態様１５）
光電子デバイスであり、具体的には、フラットパネルディスプレイ又は携帯電話ディスプレイである、態様１４に記載の電子デバイス。

Claims (15)

1. トランジスタのゲートを形成するために材料の層を基板の上に堆積する方法であって、
   結果として第１の柱状成長方向となる第１の堆積方向で前記層の第１の部分を堆積することと、
   結果として第２の柱状成長方向となる第２の堆積方向で前記層の第２の部分を堆積することと
   を含み、前記第２の柱状成長方向が、前記第１の柱状成長方向と異なる、方法。
2. 前記第１の堆積方向が、マグネトロンスパッタカソードの磁石配置の第１の角座標によって規定され、且つ／又は、前記第２の堆積方向が、前記マグネトロンスパッタカソードの前記磁石配置の第２の角座標によって規定される、請求項１に記載の方法。
3. 前記第１の堆積方向が、前記層の前記第１の部分の前記堆積の間にほぼ一定であり、且つ／又は、前記第２の堆積方向が、前記層の前記第２の部分の前記堆積の間にほぼ一定である、請求項１又は２に記載の方法。
4. 前記マグネトロンスパッタカソードが、回転可能なマグネトロンスパッタカソードである、請求項２に記載の方法。
5. 前記層の厚さが、２００ｎｍ以上である、請求項１から４のいずれか一項に記載の方法。
6. 前記層の前記第１の部分の厚さ及び／又は前記層の前記第２の部分の厚さが、４０ｎｍ以上である、請求項１から５のいずれか一項に記載の方法。
7. 前記層が金属層である、請求項１から６のいずれか一項に記載の方法。
8. 基板上にトランジスタを製造する方法であって、
   アクティブチャネル層を前記基板の上に堆積することと、
   材料の層を基板の上に堆積することであって、前記堆積することが、
   結果として第１の柱状成長方向となる第１の堆積方向で前記層の第１の部分を堆積することと、
   結果として、前記第１の柱状成長方向と異なる第２の柱状成長方向となる第２の堆積方向で前記層の第２の部分を堆積することと
   を含み、前記材料の前記層が、前記トランジスタのゲートを前記アクティブチャネル層の上に設ける、堆積することと、
   イオン注入を実行することであって、前記ゲートがマスクとして使用される、実行することと
   を含む方法。
9. 前記イオン注入が、前記アクティブチャネル層のコンタクト領域のドーピングを前記トランジスタのソースにもたらし、前記アクティブチャネル層のさらなるコンタクト領域のドーピングを前記トランジスタのドレインにもたらす、請求項８に記載の方法。
10. ゲート絶縁体層を前記基板の上に堆積し、前記ゲート絶縁体層が、前記アクティブチャネル層と前記ゲートの間に設けられることをさらに含む、請求項８又は９に記載の方法。
11. 前記材料の前記層を堆積した後、且つ前記イオン注入を実行する前に、前記材料の前記層を構造化することをさらに含む、請求項８又は９に記載の方法。
12. 電子デバイスのための層スタックであって、
    基板と、
    前記基板上のアクティブチャネル層と、
    前記アクティブチャネル層上のゲートであって、第１の堆積層部分と第２の堆積層部分とを備えたゲートとを含み、
    前記第１の堆積層部分が複数の第１の粒界を、及び前記第２の堆積層部分が複数の第２の粒界を含み、前記複数の第２の粒界が、前記複数の第１の粒界に比べて、異なる配向を有する、層スタック。
13. ゲート絶縁層を前記アクティブチャネル層と前記ゲートとの間に有する、請求項１２に記載の層スタック。
14. 請求項１２又は１３に記載の層スタックを含む、電子デバイス。
15. 光電子デバイスである、請求項１４に記載の電子デバイス。