CN1312591A - 半导体装置、液晶显示装置及其制造方法 - Google Patents

半导体装置、液晶显示装置及其制造方法 Download PDF

Info

Publication number
CN1312591A
CN1312591A CN01110951A CN01110951A CN1312591A CN 1312591 A CN1312591 A CN 1312591A CN 01110951 A CN01110951 A CN 01110951A CN 01110951 A CN01110951 A CN 01110951A CN 1312591 A CN1312591 A CN 1312591A
Authority
CN
China
Prior art keywords
film
semiconductor film
mentioned
manufacture method
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN01110951A
Other languages
English (en)
Other versions
CN1196200C (zh
Inventor
林正美
小林正直
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp, Mitsubishi Electric Corp filed Critical Seiko Epson Corp
Publication of CN1312591A publication Critical patent/CN1312591A/zh
Application granted granted Critical
Publication of CN1196200C publication Critical patent/CN1196200C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78636—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device with supplementary region or layer for improving the flatness of the device

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Thin Film Transistor (AREA)
  • Recrystallisation Techniques (AREA)
  • Liquid Crystal (AREA)

Abstract

提供一种可靠性高的、具有包含沟道区(6a～6d)的薄膜场效应晶体管的半导体装置,其包括基板(1)和半导体膜。该半导体膜包含在基板1上形成的薄膜场效应晶体管(19、20、22)的沟道区(6a～6d)。通过除去半导体膜的上表面层对半导体膜的上表面(25a～25d)进行平整化处理。

Description

半导体装置、液晶显示装置及其制造方法
本发明涉及半导体装置及其制造方法、液晶显示装置及其制造方法。更具体地，涉及可得到高可靠性的半导体装置及其制造方法和液晶显示装置及其制造方法。
现在，作为液晶显示装置的一种，众所周知有使用薄膜场效应晶体管的液晶显示装置。这种液晶显示装置如图38所示，是在玻璃基板上形成薄膜场效应晶体管。图38是现有的液晶显示装置的示意剖面图。下面参照图38说明液晶显示装置。
如图38所示，在液晶显示装置的玻璃基板101上的驱动电路区域上，形成有n型薄膜场效应晶体管119和p型薄膜场效应晶体管120。另外，在显示象素区域上形成有电容121和象素用薄膜场效应晶体管122。
在驱动电路区域中，在玻璃基板101上形成基底膜102。该基底膜采用氧化硅膜。在基底膜102上用同一半导体膜形成n+型杂质区103a、103b和n-型杂质区104a、104b和沟道区106a。在沟道区106a上形成作为栅绝缘膜起作用的绝缘膜107。在绝缘膜107上形成栅极108。由n+型杂质区103a、103b和n-型杂质区104a、104b构成源/漏区。由上述n+型杂质区103a、103b和n-型杂质区104a、104b和沟道区106a、以及在沟道区106a上的绝缘膜107和栅极108构成n型薄膜场效应晶体管119。
另外，在基底膜102上用同一半导体膜形成p型杂质区105a、105b和沟道区106b。在沟道区106b上形成作为栅绝缘膜起作用的绝缘膜107。在沟道区106b上的区域内，在绝缘膜107上形成栅极108b。上述p型杂质区105a、105b、沟道区106b、作为栅绝缘膜起作用的绝缘膜107和栅极108构成p型薄膜场效应晶体管120。在该n型薄膜场效应晶体管119和p型薄膜场效应晶体管120上形成层间绝缘膜110。在n+型杂质区103a、103b和p型杂质区105a、105b上的区域内，通过除去层间绝缘膜110和绝缘膜107的一部分形成接触孔111a～111d。以从接触孔111a～111d的内部延伸到层间绝缘膜110的上表面的方式，形成金属布线112a～112d。在钝化膜上形成平整化膜113。
在显示象素区，在基底膜102上形成电容电极109。在电容电极109上夹着作为介电膜的绝缘膜107也形成一个电容电极108e。由该电容电极109、108e和绝缘膜107构成电容121。在基底膜102上以与电容电极109邻接地形成作为导电区的n+型杂质区103c。
另外，在基底膜102上用同一半导体膜形成n+型杂质区103d～103f、n-型杂质区104d～104g、和沟道区106c和106d。在沟道区106c、106d上夹着作为栅绝缘膜的绝缘膜107形成栅极108c、108d。这样地，由n+型杂质区103d和103e、n-型杂质区104d和104e、沟道区106c、作为栅绝缘膜的绝缘膜107、和栅极108c构成一个薄膜场效应晶体管。另外n+杂质区103e和103f、n-型杂质区104f和104g、沟道区106d、作为栅绝缘膜的绝缘膜107、和栅极108d也构成一个薄膜场效应晶体管。象素用薄膜场效应晶体管122包括这两个薄膜场效应晶体管。
在电容121和象素用薄膜场效应晶体管122上形成层间绝缘膜110。在n+型杂质区103e、103d和103f上的区域内，通过除去层间绝缘膜110和绝缘膜107的一部分形成接触孔111e～111g。以从接触孔111e～111g的内部延伸到层间绝缘膜110的上表面的方式，形成金属布线112e、112f。在金属布线112e、112f上形成钝化膜(图中未示)。在钝化膜上形成平整化膜113。在金属布线112e上的区域上，在平整化膜113和钝化膜上形成接触孔114。以从接触孔114的内部延伸到平整化膜113的上表面的方式形成采用ITO(氧化铟锡)等的象素电板115。
图39-42是说明图38所示的液晶显示装置的制造方法的示意剖视图。下面参照图39-42说明液晶显示装置的制造方法。
首先，在玻璃基板101上形成氧化硅膜等的基底膜102。在该基底膜102上形成非晶硅膜126，由此可得到图39所示的结构。
然后，通过用激光等对非晶硅膜126退火形成多晶硅膜128。结果得到图40所示的结构。
然后，在多晶硅膜128上形成光刻胶膜(图中未示)。通过对该光刻胶膜曝光和显影处理形成沟道图案。然后，以形成该沟道图案的光刻胶膜作为掩模，通过蚀刻部分地除去多晶硅膜128，形成多晶硅膜129a-129d(参见图41)。然后除去光刻胶膜。由此得到图41所示的结构。
然后，如图42所示，在形成了多晶硅膜129c的区域之外的区域上形成光刻胶膜130。以该光刻胶膜130作为掩模，通过向应作为电容电极的多晶硅膜129c注入导电杂质，形成电容电极109。此时注入的导电杂质采用磷离子131。此后除去光刻胶膜130。
然后，在多晶硅膜129a、129b、129d和电容电极109上形成绝缘膜107(参见图38)。在该绝缘膜107上形成导电膜。在该导电膜上形成光刻胶膜。通过对该光刻胶膜曝光显影处理，形成栅图案。此形成了该栅图案的光刻胶膜作为掩模，通过蚀刻部分地去除导电膜形成栅极108a～108d(参见图38)和电容电极108e(参见图38)。之后去除光刻胶膜。然后，形成覆盖形成有p型薄膜场效应晶体管120(参见图38)的区域的光刻胶膜的同时，以覆盖栅极108a、108c、108d的方式形成作为用于形成n+型杂质区103a～103f(参见图38)的掩模的光刻胶膜。之后，向多晶硅膜129a、129d和电容电极109的预定区域注入作为导电杂质的磷离子。由此形成n+型杂质区103a～103f。此后去除光刻胶膜。
然后，通过以栅极108a、108c、108d为掩模向多晶硅膜129a、129d的预定区域注入磷离子，形成n-型杂质区104a、104b、104d～104g(参见图38)。然后在除了应形成p型薄膜场效应晶体管120之外的区域上形成光刻胶膜。之后通过以栅极108b为掩模向多晶硅膜129b的预定区域注入作为p型导电杂质的硼离子，形成p型杂质区105a、105b和沟道区106b(参见图38)。之后去除光刻胶膜。
然后在栅极108a～108d和电容电极108e上形成层间绝缘膜110(参见图38)。在该层间绝缘膜110上形成光刻胶膜图案。以该光刻胶膜图案为掩模，通过去除层间绝缘膜110和绝缘膜107的一部分形成接触孔111a～111g(参见图38)。之后去除光刻胶膜。然后实施清洗工序，之后以从接触孔111a～111g内部延伸到层间绝缘膜110上表面的方式形成应作为金属布线112a～112f(参见图38)的金属镀层。在该金属层上形成光刻胶膜图案。通过以该光刻胶膜图案为掩模进行湿法蚀刻去除金属层的一部分。由此形成金属布线112a～112f。之后去除光刻胶膜图案。
在金属布线112a～112f上形成钝化膜。在钝化膜上形成平整化膜113(参见图38)。将平整化膜113 113的上表面平整化后，在平整化膜113和钝化膜上形成接触孔114(参见图38)。以从接触孔114的内部延伸到平整化膜113的上表面的方式形成由ITO膜等构成的透明导电膜。在该透明导电膜上形成上有象素图案的光刻胶膜。通过以该光刻胶膜为掩模湿法蚀刻除去透明导电膜的一部分，形成象素电极115(参见图38)。之后去除光刻胶膜。由此得到图38所示的结构。
在图40所示的工序中，通过用激光对非晶硅膜126(参见图39)退火处理，得到多晶硅膜128。该激光退火工序存在下述的问题。
图43是说明现有的问题的示意图。如图43所示，在非晶硅膜126表面，非晶硅膜126和基底膜102的界面、基底膜102和玻璃基板101的界面或玻璃基板101的内部等处，存在有硼或砷、或钠、硫等杂质(污染物质)的污染区160a～160d。在存在这些污染区160a～160d的情况下，如图40所示进行激光退火处理时，存在杂质从这些污染区160a～160d进入多晶硅膜128，使多晶硅膜128中的杂质浓度上升的问题。
在过去，为了解决这些问题，提出过为了防止从玻璃基板101混入碱金属离子等杂质，而在多晶硅膜128和玻璃基板101之前形成由氮化硅膜构成的阻挡层的技术方案。但是，该阻挡层对于在该阻挡层和非晶硅膜126的界面、非晶硅膜126的上表面上存在的杂质没有效果。因此，上述技术很难根本解决上述问题。
另外，在多晶硅膜128在激光退火后被杂质污染的情况下，由于存在该杂质的缘故，在沟道区空穴或电子的供给超过设定值。由此，成为如形成的薄膜场效应晶体管的阈值电压变动等的薄膜场效应晶体管的电气特性变化的原因。
图44和图45是说明现有问题的示意图。参见图44，是多晶硅膜128的上表面的区域161的部分放大图，图45所示是在多晶硅膜128的表面上进行激光退化工序时形成硅的突起部分137的情况。是从多晶硅膜128的基本平坦的上表面突起的部分137的高度比多晶硅膜128的膜厚还大的情况。如果这样的突起部分137是在多晶硅膜128的表面上形成的，在该多晶硅膜128上形成作为栅绝缘膜的绝缘膜107时，绝缘膜107的厚度在有该突起部分137的区域局部地薄一些。如果这样地，作为栅绝缘膜的绝缘膜107的膜厚局部较薄，这些薄的部分容易发生绝缘破坏。结果，薄膜场效应晶体管的可靠性降低。而且，这种薄膜场效应晶体管的可靠性低，成为采用薄膜场效应晶体管的液晶显示装置的成品率低且显示象素领域的显示特性波动的原因。
因此，本发明的一个目的在于提供具有高可靠性的半导体装置及其制造方法。另一目的在于提供成品率高且显示特性良好的液晶显示装置及其制造方法。
根据本发明第一方面的半导体装置，是具有包含沟道区的薄膜场效应晶体管的半导体装置，其包括基板和半导体膜。半导体膜在基板上形成并含有薄膜场效应晶体管的沟道区。半导体膜具有通过除去该半导体膜的表面层而得到的平整化的上表面。
半导体膜的上表面被平整化，由此可以防止因存在突起部分导致在沟道区上形成的作为栅绝缘膜的绝缘膜的厚度局部变薄，从而导致的电场集中。由此可以防止栅绝缘膜的绝缘耐压性降低。结果，可以得到可靠性高的半导体装置。
另外，在形成半导体膜的工序中，如果半导体膜中的杂质在被除去的半导体膜中浓缩或偏析，则通过除去该表面层可以有效除去半导体膜中的杂质。结果，可以获得具有高可靠性的薄膜场效应晶体管的半导体装置。
在上述第一方面的半导体装置中，半导体膜的上表面含有凸部也是可以的，从半导体膜的基本平坦的上表面上突出的凸部的高度优选地小于半导体膜的膜厚。
这里，半导体膜接受激光退火时的状态，正是在半导体膜的上表面上形成有其高度大于半导体膜厚度的突起部分的场合。但是，通过除去半导体膜表面层的平整化处理，可以使该突起部分(凸部)的突起高度与半导体膜厚度的差减小。由此，可以减小因有该凸部而导致的、在半导体膜上形成的栅绝缘膜的厚度的去除比例，且可防止电场集中。结果，可以减小栅绝缘膜中发生绝缘破坏的几率。
本发明的另一方面的半导体装置是具有包含沟道区的薄膜场效应晶体管的半导体装置，包括基板和半导体膜。半导体膜在基板上形成，并包含薄膜场效应晶体管的沟道区，且通过激光退火多晶化。半导体膜的上表面含有凸部。从半导体膜的基本平坦的上表面突出的凸部的突出高度比半导体膜的厚度小。
如果这样，由于在半导体膜的上表面上形成了突出高度较小的凸部，当在半导体膜上形成栅绝缘膜时，可以减小因有该凸部导致的栅绝缘膜的厚度的去除比例，且可以防止电场的集中。因此，可以减少栅绝缘膜中因这种厚度去除引起的绝缘破坏发生的几率。结果，可以得到可靠性高的半导体装置。
根据本发明的又一方面的液晶显示装置，具有上述第一方面或另一方面所述的半导体装置。
如果这样，通过在液晶显示装置的驱动电路区域或显示象素区域等上采用根据本发明的可靠性高的薄膜场效应晶体管，可以提高液晶显示装置的可靠性，同时可降低次品发生概率，提高成品率。另外，若在显示象素区域采用这种高可靠性的半导体装置，可以提高液晶显示画面的均匀性。
根据本发明的一个方面的半导体装置的制造方法，是具有包含沟201道区的薄膜场效应晶体管的半导体装置的制造方法，在基板上形成非晶态的半导体膜。通过对该非晶态的半导体膜热处理，形成含有作为沟道区的区域的晶体半导体膜。除去晶体半导体膜的表面层。
如果这样，即使因热处理而发生半导体膜表面上的突起部分等的形状缺陷，通过除去晶体的半导体膜的表面层，可以去除这样的发生形状缺陷的部分。由此可以防止在半导体膜上形成薄膜场效应晶体管的栅绝缘膜的情况下，该栅绝缘膜的膜厚因半导体膜表面的突起部分而导致的局部厚度太薄，并可防止电场的集中。因此，可以防止因栅绝缘膜的厚度局部太薄而引起的栅绝缘膜的绝缘破坏等失常情况的发生。结果，可以得到可靠性高的半导体装置。
在上述方面中的半导体装置的制造方法中，形成晶体的半导体膜的工序，包含在晶体的半导体膜的表面层浓缩或偏析半导体膜中的杂质的提纯工序。
这时，通过进行去除表面层的工序，可同时从半导体膜中去除在表面层中浓缩或偏析的半导体膜中的杂质。由此可得到杂质浓度低的半导体膜。因此，可以有效地防止由于沟道区中杂质浓度高于必要值而产生的薄膜场效应晶体管的阈值电压变化的问题。结果，可以得到可靠性高的半导体装置。
在上述方面的半导体装置的制造方法中，提纯工序优选地包含在对非晶态的半导体膜热处理时，把非晶态半导体膜中的接近基板的区域的温度，降到低于非晶态半导体膜的上表面层的温度。
此时，在热处理时，从与半导体膜的与基板相邻的区域进行结晶化。然后，非晶态半导体膜的上表面层在半导体膜中最后结晶化。硼或砷等的杂质在这样的最后结晶化的区域(晶体的半导体膜的表面层)的晶界等处浓缩或偏析。由此，通过除去该表面层，可以有效除去晶体的半导体膜中的杂质。
在上述方面的半导体装置的制造方法中，提纯工序包含在对非晶态的半导体膜进行热处理时，向非晶态的半导体膜施加电场的工序。
此时，在非晶态半导体膜的热处理中，半导体膜中的杂质比较容易移动。且当杂质以带正电荷或负电荷的电荷形式存在时，施加与半导体膜的上表面基本垂直的电场。且通过控制电场方向，可以使具有任意符号的电荷的杂质向半导体膜表层移动，从而促进杂质离子向半导体膜表层的浓缩或偏析。另外，由可借助于其电荷符号有选择地向半导体膜表层浓缩或偏析正或负离子即杂质离子，从而可以借助于其电荷符号有选择地从半导体膜中去除杂质离子。
在上述方面的半导体装置的制造方法中，优选地，一边在除去表面层的晶体半导体膜上施加与上述提纯工序中的电场方向相反方向的电场，一边对晶体半导体膜再次热处理。优选地，再次除去再次热处理之后的半导体膜的表面层。
此时，考虑在第一次提纯工序中，通过例如在半导体膜表面层浓缩或偏析有正电荷的杂质离子将其除去的情况。一边施加与第一次提纯工序方向相反的电场一边进行再次热处理，可以把带负电荷的杂质离子浓缩到半导体膜的表面层中。而且，通过再次除去再次热处理之后的半导体膜的表面层，可从半导体膜中有效地除去带负电荷的杂质离子。结果，可从半导体膜中有效地除去带正电荷的杂质离子和带负电荷的杂质离子这两类杂质离子。由此可有效地降低半导体膜中的杂质浓度，从而可防止薄膜场效应晶体管的阈值电压因受这些杂质的影响而产生变动的问题。
在上述方面的半导体装置的制造方法中，优选地，提纯工序包括在对非晶态半导体膜进行热处理时，向非晶态半导体膜施加磁场的工序。
此时，在对形成了非晶态半导体膜的基板热处理时，例如，在水平方向移动基板，且向非晶态半导体膜施加与基板表面平行的垂直于该移动方向的磁场。如果这样，由于基板移动，杂质离子也移动，杂质离子受到与非晶态半导体膜厚度方向的、或与半导体膜表面基本垂直的方向上的力。结果，与施加上述电场的场合同样地，可以把带任意符号电荷的杂质离子浓缩或偏析到半导体膜的表面层中。
另外，施加电场时，必须在非晶态膜的上方配置电极等的部件，当如上所述地在基板的水平方向施加磁场时，可以在基板上方以外的区域配置施加该磁场的装置。因此，由于不用在基板的上方配置其它的装置，可容易地把激光照到半导体膜上。结果，可使激光退火等热处理容易进行。
在上述方面的半导体装置的制造方法中，优选地，对于除去表面层的晶体半导体膜，一边施加与上述提纯工序中的磁场方向相反的磁场，一边对晶体半导体膜进行再次热处理。优选地，除去再次热处理后的半导体膜的表面层。
此时，在对半导体膜再次热处理时由于施加了和上述提纯工序中的磁场方向相反的磁场，可以把与在提纯工序中在半导体膜表面层浓缩或偏析的杂质离子导电类型不同的杂质离子也浓缩或偏析到半导体膜的表面层中。由此，可以有效地从半导体膜中除去半导体膜中的带正电荷的杂质离子和带负电荷的杂质离子这两种杂质离子。
上述方面中的半导体装置的制造方法中，优选地，提纯工序是在对非晶态半导体膜进行热处理时，向非晶态半导体膜施加离心力。
如果这样，施加与半导体膜表面基本垂直的方向的离心力，因构成半导体膜的材料和杂质的比重不同，杂质可以容易地向半导体膜的表面层浓缩或偏析。例如，在进行热处理使非晶态的半导体膜处于熔融状态时，若施加从该半导体膜的上表面朝向基板侧的离心力，在该熔融状态的半导体膜中，比构成该半导体膜的材料的比重小的杂质可向半导体膜的上表面侧(表面层)浓缩或偏析。之后，如果去除半导体膜的表面层，则可以有效地从半导体膜中去除比重较小的杂质元素。而且，如果施加相反方向的离心力，则比构成半导体膜的材料比重大的杂质可容易地向半导体膜的表面层浓缩或偏析。即，通过改变所加离心力的方向，可以有选择地去除比构成半导体膜的材料比重大的杂质或比其比重小的杂质。
在上述方面的半导体装置的制造方法中，优选地，一边在除去表面层的晶体半导体膜上施加与上述提纯工序中的离心力方向相反的离心力，一边对晶体半导体膜进行热处理。优选地，去除再次热处理之后的晶体半导体膜的表面层。
此时，可以有效地从半导体膜中去除比构成半导体膜的材料的比重更大和更小的杂质。结果，可以有效地防止因存在杂质所导致的薄膜场效应晶体管的阈值电压的变动。
在上述方面的半导体装置的制造方法中，优选地，提纯工序包括在对上述非晶态半导体膜热处理时，实施从把所述非晶态半导体膜中的与所述基板邻接的区域的温度降到低于所述非晶态半导体膜的上表面层的温度、向所述非晶态半导体膜施加电场、向所述非晶态半导体膜施加磁场、和向所述非晶态半导体膜施加离心力之中选出的至少两种方法。
此时，由于在一次提纯工序中采用了使杂质浓缩或偏析的多种手段，可以有效地使杂质向半导体膜表面浓缩或偏析。结果，可以有效地降低半导体膜中的杂质浓度。
在上述方面的半导体装置的制造方法中，优选地，通过先除去上述晶体半导体膜的表面层，接着用蚀刻部分去除上述晶体半导体膜，形成包含作为上述沟道区的区域且包含上述半导体膜的表面层的半导体膜部分。
在形成半导体膜部分的工序中，考虑形成用作蚀刻掩模的光刻胶膜的场合。形成半导体膜部分后，即使在半导体膜部分上残存有这样的光刻胶膜，由于在形成半导体膜部分的工序之后进行了除去半导体部分的工序，可以同时除去半导体膜的表面层和这些光刻胶膜的残余部分。因此可以防止在半导体膜部分上残存有这样的光刻胶膜。结果，可以防止因上述的光刻胶膜的残余导致的薄膜场效应晶体管的结构缺陷的发生。
另外，如果在形成半导体膜部分的工序之后，在形成半导体膜的区域之外的区域有杂质或异物等，在除去该半导体膜的表面层的工序中可以同时除去这些异物。结果，可以确定地防止因存在这些异物而导致的半导体装置的缺陷。
在上述方面的半导体装置的制造方法中，形成半导体膜部分的工序，优选地包含，借助于蚀刻而部分地除去半导体膜，形成其它半导体膜部分的工序。优选地，在除去半导体膜表面层的工序之后，向其它半导体膜部分注入导电性杂质。
此时，考虑在注入该导电杂质的工序中，在半导体膜上形成作为掩模的光刻胶膜的情形。在此情形下，即使在去除光刻胶膜的工序后仍残存有光刻胶膜，但是在本发明中，由于在注入导电杂质的工序后去除半导体膜的表面层，可以同时除去半导体膜的表面层和光刻胶膜的残余部分。因此，可以有效防止残存有光刻胶膜的问题。结果可以防止因残存的光刻胶膜引起的半导体装置的结构缺陷的发生。
另外，由于注入导电杂质的工序和上述去除光刻胶膜的工序等，在半导体膜表面层上产生缺陷。但是由于在注入导电杂质的工序之后去除半导体膜表面层，可以从半导体膜去除半导体膜表面层中的这种缺陷部分。结果，可以防止因半导体膜中的这些缺陷部分的存在引起的薄膜场效应晶体管的电气特性的劣化。
本发明的再一方面的半导体装置的制造方法，是具有包含沟道区的薄膜场效应晶体管的半导体装置的制造方法，在基板上形成非晶态的半志体膜。在上述半晶态的半导体膜上形成杂质吸收膜。通过在形成杂质吸收膜的状态下对上述非晶态的半导体膜热处理，形成含有作为上述沟道区的区域的晶体半导体膜。去除所述杂质吸收膜。
如果这样，由于预先形成杂质吸收膜，无须再除去杂质浓缩或偏析后的半导体膜的一部分。即，与上述第一方面的半导体装置的制造方法相比，可以减薄非晶态半导体膜的形成厚度。而且，在用激光进行热处理的情况下，激光的输出必须与接受热处理的非晶态半导体膜的厚度成比例地增加，如果非晶态半导体膜的厚度减小，则可以用输出较小的激光进行热处理。结果，可以降低半导体装置的制造成本。
在上述再一方面的半导体装置的制造方法中，优选地，通过先除去上述晶体半导体膜的表面层，接着用蚀刻部分去除上述晶体半导体膜，形成包含作为上述沟道区的区域的半导体膜部分。
如果考虑在为了形成半导体膜部分而进行的蚀刻中，采用作为掩模的光刻胶膜的情形，在蚀刻结束后除去该光刻胶膜时，有在半导体膜上残存光刻胶膜的情况。但是，由于在形成半导体膜部分之后去除该杂质吸收膜，可以同时除去在该杂质吸收膜上残余的光刻胶膜。结果，可以防止因残存光刻胶膜而引起的薄膜场效应晶体管的结构缺陷引发的问题。
另外，由于在形成半导体膜部分的工序之后去除杂质吸收膜，若在残存有半导体膜部分的区域之外的区域上存在异物等，且可以在除去该杂质吸收膜的工序的同时，除去这些异物。结果可以防止因存在这些异物导致的半导体装置的缺陷的发生。
在上述再一方面的半导体装置的制造方法中，优选地，形成半导体膜部分的工序包括：通过由蚀刻部分地去除晶体半导体膜和杂质吸收膜，形成其它半导体膜部分的工序。优选地，在除去杂质吸收膜的工序之后，具有向其它半导体膜部分注入导电杂质的工序。
此时，考虑作为在注入导电杂质的工序中采用的掩模，形成光刻胶膜的情况。此时，在注入导电杂质的工序之后除去光刻胶膜时，有在半导体膜等上残存有光刻胶膜的情况。这样的残存光刻胶膜的存在会引起半导体装置的结构缺陷。但是，由于在注入导电杂质的工序之后去除杂质吸收膜，在除去该杂质吸收膜的同时，可以同时去除光刻胶膜的残余部分。结果，可以有效防止因光刻胶膜残余而导致的半导体装置的结构缺陷。
另外，在这样的去除光刻胶膜的工序中进行灰化处理等时，有因该灰化处理使半导体膜受损伤的情形。但是，该杂质吸收膜用作防止因上述灰化处理半导体膜部分发生破坏的保护膜。因此，可以确定地防止在半导体膜部分中因该灰化处理引起的缺陷的产生。
在本发明又一方面的液晶显示装置的制造方法中，采用了上述第一方面或又一方面的半导体装置的制造方法。
如果这样，则可以容易地获得具有高可靠性薄膜场效应晶体管等的半导体装置的液晶显示装置。
另外，如果在液晶显示装置的驱动电路或显示象素中采用这样高可靠性的薄膜场效应晶体管，则可以提高液晶显示装置的可靠性，同时有望使液晶显示装置的显示特性均匀化。另外，由于使用了高可靠性的薄膜场效应晶体管，可以提高液晶显示装置的生产率。
图1是本发明的实施方案1的液晶显示装置的示意剖面图；
图2～17分别是说明图1所示的液晶显示装置的制造方法的第1～16工序的示意剖面图；
图18是图3所示的激光退火处理后的多晶硅膜的状态的部分示意剖面图；
图19是图4的工序之后的多晶硅膜的部分放大示意剖面图；
图20～23是说明本发明的实施方案2的液晶显示装置的制造方法的第1～4工序的示意剖面图；
图24是说明本发明的实施方案3的液晶显示装置的制造方法的示意图；
图25是说明本发明的实施方案4的液晶显示装置的制造方法的示意图；
图26是说明本发明的实施方案5的液晶显示装置的制造方法的示意图；
图27是说明本发明的实施方案6的液晶显示装置的制造方法的示意图；
图28是说明本发明的实施方案7的液晶显示装置的制造方法的示意图；
图29是说明本发明的实施方案7的液晶显示装置的制造方法的第1变形例的示意图；
图30是说明本发明的实施方案7的液晶显示装置的制造方法的第2变形例的示意图；
图31～32是说明本发明的实施方案8的液晶显示装置的制造方法的笫1～2工序的示意图；
图33～34是说明本发明的实施方案8的液晶显示装置的制造方法的变形例的第1～2工序的示意图；
图35～36是说明本发明的实施方案9的液晶显示装置的制造方法的第1～2工序的示意图；
图37是说明本发明的实施方案10的液晶显示装置的制造方法的示意剖面图；
图38是现有的液晶显示装置的示意剖面图；
图39～42是说明图38所示的液晶显示装置的制造方法的第1～4工序的示意剖面图；
图43～45是说明现有问题的示意图。
下面，基于附图说明本发明的实施方案。另外，以下的附图中相同或相当的部分采用同一标号，并省略重复说明。
实施方案1
参照图1说明根据本发明的液晶显示装置的实施方案1。
如图1所示，在液晶显示装置的驱动电路区域中，在玻璃基板1上形成基底膜2。在基底膜2上形成n型薄膜场效应晶体管19和p型薄膜场效应晶体管20。n型薄膜场效应晶体管19包括：作为高浓度杂质区的n+型杂质区3a、3b；作为低浓度杂质区的n-型杂质区4a、4b；沟道区6a；作为栅绝缘膜的绝缘膜7和栅极8a。由该n+型杂质区3ab、3b和n-型杂质区4a、4b形成具有LDD结构的源区和漏区。该n+型杂质区3a、3b、n-型杂质区4a、4b、沟道区6a和基底膜2用同一半导体膜形成。在沟道区6a上的区域，夹着绝缘膜7形成栅极8a。
另外，p型薄膜场效应晶体管20包括：作为源区和漏区的p型杂质区5a、5b；沟道区6b；作为栅绝缘膜的绝缘膜7和栅极8b。在基底膜2上，用同一半导体膜形成p型杂质区5a、5b和沟道区6b。在沟道区6b上的区域，夹着绝缘膜7形成栅极8b，在栅极8a、8b上形成层间绝缘膜10。在n+型杂质区3a、3b和p型杂质区5a、5b上的区域，通过蚀刻除去层间绝缘膜10和绝缘膜7的一部分而形成接触孔11a～11d。以从接触孔11a～11d的内部延伸到层间绝缘膜10的上表面的方式形成金属布线12a～12d。在金属布线12a～12d上形成钝化膜(图中未示出)。在钝化膜上形成平整化膜13。
在显示象素区域中，形成电容21和象素用薄膜场效应晶体管22。电容21包括电容电极9、8e和作为介电膜的绝缘膜7。在基底膜2上形成电容电极9。在电容电极9上的区域，夹着绝缘膜7形成电容电极8e。在与电容电极9邻接的部分上形成n+型杂质区3c。
象素用薄膜场效应晶体管22包含第1薄膜场效应晶体管和第2薄膜场效应晶体管。第1薄膜场效应晶体管包括：作为高浓度杂质区的n+型杂质区3d、3e；作为低浓度杂质区的n-型杂质区4c、4d；沟道区6c；作为栅绝缘膜的绝缘膜7和栅极8c。第二薄膜场效应晶体管包括：作为高浓度杂质区的n+型杂质区3e、3f；作为低浓度杂质区的n-型杂质区4e、4f；沟道区6d；作为栅绝缘膜的绝缘膜7和栅极8d。
在玻璃基板1上形成基底膜2。在基底膜2上用同一半导体膜形成n+型杂质区3d～3f、n-型杂质区4c～4f和沟道区6c和6d。在沟道区6c、6d上分别形成作为栅绝缘膜的绝缘膜7。在沟道区6c、6d上的区域，在绝缘膜7上形成栅极8c、8d。
在该电容21和象素用薄膜场效应晶体管22上形成层间绝缘膜10。在n+型杂质区3c、3d、3f上的区域，通过除去层间绝缘膜10和绝缘膜7的一部分形成接触孔11e～11g。从接触孔11e～11g的内部延伸到层间绝缘膜10的上表面的方式形成金属布线12e、12f。在金属布线12e、12f上形成钝化膜(图中未示出)。在钝化膜上形成平整化膜13。在金属布线12e上的区域，通过去除平整化膜13和钝化膜的一部分形成接触孔14。以从接触孔14的内部延伸到平整化膜13的上表面的方式，形成由ITO等透明导电膜构成的象素电极法。在象素电极15上形成取向膜24a。
与这样的玻璃基板1对置地配置上玻璃基板18，在该玻璃基板1上形成有n型薄膜场效应晶体管19、p型薄膜场效应晶体管20、电容21和象素用薄膜场效应晶体管22。在上玻璃基板18的与玻璃基板1相对的面上形成彩色滤光片23。在彩色滤光片23的与玻璃基板1相对的面上形成对置电极17。在对置电极17的与玻璃基板1的相对的面上形成取向膜24b。然后，在该玻璃基板1和上玻璃基板18之间注入并密封液晶16。
在图1所示的液晶显示装置中，对沟道区6a～6d的表面层(上表面层)如后述制造方法所示仅除去预定的厚度。因此，在这些沟道区6a～6d的上表面25a～25d上即使因退火工序等而形成比沟道区6a～6d的厚度大的突起部分，该突起部分也可以与上述表面层同时除去。因此，可以防止因存在这些突起部分导致的绝缘膜7厚度局部太薄引起的失常情况发生。结果，可以确定地防止作为薄膜场效应晶体管的栅绝缘膜的绝缘膜7中的绝缘破坏。
下面，参照图2～17，说明液晶显示装置的制造方法。
首先，如图2所示，在玻璃基板1上形成基底膜2。该基底膜2采用氧化硅膜。在该基底膜2上形成作为非晶态半导体膜的厚度为T1的非晶硅膜26。
然后，如图3所示，通过用激光27照射对非晶硅膜26(参见图2)进行激光退火处理。结果非晶硅膜26成为作为晶体性的半导体膜的多晶硅膜28。该激光27的照射条件，例如可以为，采用XeCl的激态激光，激光照射区的大小为150mm×400μm，重叠率为95％，且在大气气氛和室温下进行。
在该激光退火处理后，多晶硅膜28成为图18所示的状态。图18是示出图3所示的激光退火处理后的多晶硅膜28的状态的部分示意剖视图。
参见图18，从多晶硅膜28的上表面侧照射激光27(参见图3)，且玻璃基板1和基底膜具有作为多晶硅膜28的放热部件的功能。所以，非晶硅膜26因激光照射而成为熔融状态之后，从多晶硅膜28和基底膜2的界面(多晶硅膜28的下方)到多晶硅膜28的下侧依次进行转变成多晶硅膜28的凝固反应。且在作为多晶硅膜28的表面层的上表面层，最后发生结晶化。而且，硼或砷等杂质在这样的最后结晶化的区域的晶界处浓缩或偏析。这是因为在多晶硅膜28中，硼或砷等的杂质，在已结晶化的多晶硅膜的部分中不存在，而是向处于熔融状态的部分依次浓缩的缘故。由此，在最终多晶硅膜28凝固(结晶化)结束时，如图18所示，在多晶硅膜28中靠近基底膜2的区域，形成杂质浓度低的低浓度杂质层38，而在多晶硅膜28的靠近表面层的区域，形成杂质浓缩或偏析的杂质浓缩层36这两层。
另外，如图18所示，在激光退火凝固过程中，有在多晶硅膜28的表面形成突起部分37的情况。此时突起部分37从多晶硅膜28的基本平坦的上表面突出的高度，比多晶硅膜28的平坦部分的多晶硅膜28的厚度还大。
在图3所示的激光退火工序之后，用干法蚀刻部分地去除多晶硅膜28的表面层。结果，多晶硅膜28的膜厚为T2。此时，如图19所示，用干法蚀刻除去多晶硅膜28的表面层即杂质浓缩层36。结果，剩余的多晶硅膜28基本上由低浓度杂质层38构成。因此可以降低多晶硅膜28中的杂质浓度。图19是图4所示的工序中的多晶硅膜的部分示意剖视图。
对于用来部分地除去多晶硅膜28的表面层的干法蚀刻工序的工艺条件，可以采用例如下面的条件。即，在干法蚀刻中，用四氟化碳气体(CF4)和氧气(O2)作为反应气体，四氟化碳气体的流量为0.15升/分(150sccm)，氧气的流量为0.02升/分(20sccm)。RF电源采用1500W，蚀刻时间为10秒。
多晶硅膜28的干法蚀刻以前的表面粗糙度(初始粗糙度)为Ra8nm左右。通过上述干法蚀刻工序部分地去除多晶硅膜28的表面层之后，多晶硅膜28的表面粗糙度可以达到Ra4～6nm左右。多晶硅膜28的表面粗糙度用原子力显微镜(AFM)测定。另外，通过继续延长蚀刻时间，可以减少蚀刻后的多晶硅膜28表面粗糙度。例如，若蚀刻时间为15～20秒左右，多晶硅膜28的表面粗糙度Ra可为2～4nm左右。
由于多晶硅膜28的表面粗糙度成为上述的4～6nm左右，可以大大地减小作为沟道区利用该多晶硅膜28的薄膜场效应晶体管的电气特性的波动。
干法蚀刻采用使用等离子体的蚀刻时，由于在突起部分37处电场集中，该突起部分37被选择性地蚀刻除去。因此，图19所示的突起部分37的大部分用蚀刻去除。但是在多晶硅膜28的上表面39上的有突起部分37的位置还残存有凸部40。多晶硅膜28的从其基本平坦的部分突起的凸部40的高度，与多晶硅膜28的平坦部分处的多晶硅膜28的厚度小得多。
由此，通过用干法蚀刻除去激光退火处理后的多晶硅膜28的表面层，可以除去多晶硅膜28中的杂质浓缩或偏析的杂质浓缩层36，从而可以降低上述的残存的多晶硅膜28的杂质浓度。由此可以确保用该多晶硅膜28形成的沟道区6a～6d(参见图1)的杂质浓度十分低。结果，可以有效地防止所形成的薄膜场效应晶体管的阈值电压因沟道区4a～4d存在杂质而引起的变动。
另外，通过进行干法蚀刻，可以除去作为沟道区6a～6d的多晶硅膜28的上表面上的突起部分37。因此，因存在突起部分37导致的多晶硅膜28上形成的作为栅绝缘膜的绝缘膜37的膜厚局部较薄可以得以防止。结果，可以得到可靠性高的薄膜场效应晶体管。另外，通过把这样的可靠性高的薄膜场效应晶体管用作液晶显示装置的驱动回路或显示象素区域的元件，可以得到可靠性高的显示特性优良的液晶显示装置。
在图4所示的工序之后，在多晶硅膜28上形成光刻胶膜(图中未示出)。通过以该光刻胶膜作为掩模部分地除去多晶硅膜28，形成图5所示的多晶硅膜29a～29d。然后去除光刻胶膜。由此得到图5所示的结构。
然后，如图6所示，在形成了电容21之外的区域上形成光刻胶膜30。通过以该光刻胶膜30作为掩模，向多晶硅膜29c(参见图5)注入磷离子31，形成电容电极9。然后去除光刻胶膜30。
然后，如图7所示，在电容电极9和多晶硅膜29a、29b、29d上形成绝缘膜7。
然后，在绝缘膜7形成由铬膜等构成的导电膜(图中未示出)。在该导电膜上形成光刻胶膜。通过对该光刻胶膜进行曝光显影处理，形成栅极图案。以形成了该栅极图案的光刻胶膜作为掩模，通过用湿法蚀刻部分地去除导电膜，形成栅极8a～8d和电容电极8e(参见图8)。之后去除光刻胶膜。由此得到图8所示的结构。
然后，如图9所示，在光刻胶膜32上形成栅极8a～8d。以该光刻胶膜32作为掩模，通过向预定区域注入磷离子31，形成n+型杂质区3a～3f。之后去除光刻胶膜。
然后，如图10所示，以栅极8a～8d作为掩模向预定区域注入磷离子31，形成n-型杂质区4a～4f。
之后，如图11所示，在除形成了p型薄膜场效应晶体管20之外的区域上形成光刻胶膜33。通过以栅极8b作为掩模向预定区域注入硼离子34，形成p型杂质区5a、5b，然后去除光刻胶膜33。
接着，如图12所示，在栅极8a～8d和电容电极8e上形成层间绝缘膜10。
在该层间绝缘膜10上形成光刻胶膜(图中未示出)。通过对该光刻胶膜进行显影处理，形成光刻胶膜图案。以形成了该光刻胶膜图案的光刻胶膜作为掩模，进行各向异性蚀刻，去除层间绝缘膜10和绝缘膜7的一部分。由此形成接触孔11a～11g(参见图13)。然后除去光刻胶膜。结果得到图13所示的结构。
然后，以从接触孔11a～11g的内部向层间绝缘膜10的上表面延伸的方式形成金属膜(图中未示出)。在该金属膜上形成光刻胶膜。通过对该光刻胶膜进行曝光和显影处理，形成光刻胶膜图案。通过以形成了该光刻胶膜图案的光刻胶膜作为掩模进行湿法蚀刻，部分地去除金属膜。由此形成金属布线12a～12f(参见图14)。之后去除光刻胶膜。结果得到图14所示的结构。
然后，如图15所示，进行采用氢等离子体35的氢等离子体处理。然后在金属布线12a～12f上形成钝化膜(图中未示出)。在钝化膜上形成平整化膜13(参见图16)。在该平整化膜13上形成光刻胶膜。通过对该光刻胶膜进行曝光和显影处理形成光刻胶膜图案。以该光刻胶膜为掩模进行各向异性蚀刻，部分地除去平整化膜13和钝化膜的一部分形成接触孔14(参见图16)。之后去除光刻胶膜。由此得到图16所示的结构。
然后，以从接触孔14的内部延伸到平整化膜13上表面上的方式形成ITO等的透明导电膜。在该透明导电膜上形成光刻胶膜。通过对该光刻胶膜进行曝光和显影处理，形成光刻胶膜图案。以形成了该光刻胶膜图案的光刻胶膜为掩模，通过蚀刻部分地去除透明导电膜，形成象素电极15(参见图17)。之后去除光刻胶膜。由此得到图17所示的结构。
之后在象素电极15上形成取向膜24a(参见图1)。另外，准备形成有彩色滤光片(参见图1)、对置电极17(参见图1)、取向膜24b(参见图1)的上玻璃基板18。将该上玻璃基板18与玻璃基板1相对地配置并固定。通过向取向膜24a、24b之间注入液晶16(参见图1)并密封，得到图1所示的液晶显示装置。
实施方案2
下面，参照图20～23，说明本发明的液晶显示装置的制造方法的
实施方案2。
首先，与本发明的实施方案1同样地，在玻璃基板1上形成基底膜2。在基底膜2上形厚度为T3的非晶硅膜26(参见图20)。由此得到图20所示的结构。
然后，如图21所示，形成由氧化硅膜构成的杂质吸收膜41。
然后，通过加热退火对非晶硅膜26进行结晶化处理，由此形成图22所示的多晶硅膜28。
在该加热退火时，多晶硅膜28中的杂质从多晶硅膜28和杂质吸收膜41的界面向杂质吸收膜41内部扩散。并在加热退火之后，用干法蚀刻去除该杂质吸收膜41。结果，得到图23所示的结构。另外，在除去该杂质吸收膜41时也可以采用湿法蚀刻。
在图23所示的工序之后，通过进行与图5～图17相同的工序，可以容易地得到与图1所示的液晶显示装置相同结构的液晶显示装置。
如果这样，在退火工序中，可以使该杂质吸收膜41吸收比硅更容易与构成杂质吸收膜41的材料发生反应的杂质。因此，可以从多晶硅膜28除去这些杂质。结果，可以得到与本发明实施方案1的液晶显示装置的制造方法相同的效果。
而且，在本发明实施方案1的液晶显示装置的制造方法中，由于多晶硅膜28的上表面层要作为杂质浓缩层除去，必须预先形成使除去表面层的厚度外的剩余厚度可以形成非晶硅膜26。为了使该剩余厚度的部分也要进行激光退火处理，必须大幅度地增加激光退火的输出。但是，在本发明实施方案2的液晶显示装置的制造方法中，由于形成了杂质吸收膜41，从一开始就只形成必要厚度的非晶硅膜26就可以了，没有必要形成剩余的非晶硅膜。结果，与本发明实施方案1的退火处理使用的能量相比，退火处理使用的能量可以减小。结果可以降低液晶显示装置的制造成本。
实施方案3
参见图24，说明根据本发明实施方案3的液晶显示装置的制造方法。
图24对应于本发明实施方案1中的图3所示的液晶显示装置的制造工序。参见图24，在进行激光退火时，在架台43上设置形成有非晶硅膜26的基板48。该架台43具有冷却水管44。在该冷却水管44的内部流动着冷却水45。另外，在形成有非晶硅膜的基板48上设置有加热器42。结果，在受过激光退火处理的非晶硅膜26中，靠近玻璃基板1的区域的温度比靠近上表面的区域的温度低。在这种温度梯度的状态下通过向非晶硅膜26照射激光27(参见图3)，在多晶硅膜28(参见图4)中，从靠近玻璃基板1的区域依次进行结晶化。结果，由于多晶硅膜28的上表面最后结晶化，可以向多晶硅膜28的上表面层确定地进行杂质的浓缩或偏析。这是由于杂质(污染物质)在上述最后进行结晶化的多晶硅膜28的表面层或晶界处浓缩或偏析的缘故。
之后，与本发明的实施方案1同样地，通过干法蚀刻等除去多晶硅膜28的含有杂质浓缩层36(参见图18)的上表面层，可以确定地除去这种杂质浓缩或偏析的杂质浓缩层36(参见图18)。结果，除了得到本发明实施方案1的结果外，还可以更肯定地降低杂质浓度。
接着，在如图24所示的工序后，通过进行与图4～图17所示相同的工序，可以容易地得到与图1所示的液晶显示装置相同的液晶显示装置。
实施方案4
下面，参照图25，说明本发明的实施方案4的液晶显示装置的制造方法。
图25是本发明的实施方案1的液晶显示装置的制造方法中与图3所示工序相对应的图。即，表示进行激光退火的工序。在本发明的实施方案4中，在对非晶硅膜26进行激光退火处理时，在基板48的上方和下方分别设置电极46a、46b。通过使该电极46a、46b与电源47连接，向电极46b施加正电荷，向电极46a施加负电荷。结果，向包含非晶硅膜26的基板48施加箭头51方向的电场。在这种状态下向非晶硅膜26照射激光27(参见图3)，进行激光退火处理。
在通过向非晶硅膜26照射激光27使之熔融的情况下，在该熔融的硅中因施加了箭头方向的电场，杂质离子受到力的作用。例如，带正电荷的杂质离子因电场的力的作用，向着电极46a的方向在熔融的硅膜中移动。由此，可以使带正电荷的杂质离子在多晶硅膜28的上表面层有效地浓缩或偏析。
接着，在图25所示的工序之后，如果实施图4～图17所示的工序，可以容易地得到与图1所示的液晶显示装置同样的液晶显示装置。
此时，如果采用图25所示的制造方法，不仅可以得到本发明的实施方案1的液晶显示装置的制造方法的效果，还可以使带正电荷的杂质离子有效地在多晶硅膜28的上表面层浓缩或偏析。通过除去该上表面层，可以从多晶硅膜28中有效除去特定导电类型的杂质离子(例如上述的带正电荷的杂质离子)。
另外，通过改变向电极46a、46b施加的电荷的符号，可以改变向基板48施加的电场的方向，例如可以使与带有与上述相反的电荷的杂质离子向多晶硅膜28的上表面层聚集。即，通过改变向电极46a、46b施加的电荷的符号，可以改变向基板48施加的电场的方向，从而可以使带有任意电荷的杂质离子向多晶硅膜28的上表面浓缩或偏析。
实施方案5
下面，参照图26说明本发明的实施方案5的液晶显示装置的制造方法。
图26与图25同样地，与图3的激光退火工序相对应。在图26中，在进行激光退火时移动基板48。在边移动基板48边进行激光退火的同时，向基板48施加与基板48的表面平行的方向，即图26所示的箭头52方向的磁场。且对于基板的行进方向，施加与基板48的平面基本平行的方向即与基板48的行进方向相垂直的方向的磁场。为了产生这样的磁场，与基板48的侧面相对置地配置磁场发生部件49a、49b。作为该磁场发生部件49a、49b可以采用电磁铁。
由此，在基板48如图26所示进行移动的场合，对于例如带正电荷的杂质离子，施加朝向基板48的表面的力(与纸面垂直的方向，即从基板1到非晶硅膜26的方向)。由此，在进行激光退火时，杂质离子可以容易地在多晶硅膜的上表面层浓缩或偏析。结果，可以得到与本发明的实施方案4同样的效果。
另外，由于磁场发生部件49a、49b配置在与基板48的侧面相对的位置，在激光退火时没有必要在基板48的上方配置这样的磁场发生部件49a、49b。由此，可以防止该磁场发生部件49a、49b在照射激光时的危害。
在图26所示的工序之后，通过实施与图4～17相同的工序，可容易地得到具有与图1所示的液晶显示装置相同结构的液晶显示装置。
实施方案6
下面，参照图27说明本发明的实施方案6的液晶显示装置的制造方法。
图27与图26等同样地，示出了图3所示的激光退火工序。但是，在图27所示的激光退火工序中，基板48以中心轴50为中心沿箭头54的方向旋转运动。由此，在基板48上施加了如箭头53所示的方向的离心力。在加有该离心力的状态下进行激光退火。在照射激光的熔融的硅中，杂质元素中的比硅比重小的元素因离心力朝着中心轴50移动(在非晶硅膜26中从与基底膜2邻接的区域到离上表面层近的区域的方向)。结果，在结晶化的多晶硅膜28的表面层(离中心轴50近的区域)这些比硅比重小的杂质可以更加浓缩或偏析。接着，与本发明的实施方案1同样地，用干法蚀刻等去除多晶硅膜28的上表面层。然后，通过实施与图4～17所示的工序同样的工序，可容易地得到具有与图1所示的液晶显示装置同样结构的液晶显示装置。
由此，若采用图27所示的液晶显示装置的制造方法，不仅可以获得与本发明的实施方案1的液晶显示装置的制造方法同样的效果，同时还可以有效地除去与硅的比重小的杂质。
另外，在图27所示的激光退火工序中，如果反过来配置基板48(即从玻璃基板1，多晶硅膜26相对于中心轴50成相反位置的方式进行配置)，可以在多晶硅膜28的离表面层近的区域浓缩或偏析比硅比重大的杂质。
另外，此处用的激光退火法，也可以是采用加热炉对非晶硅膜26加热进行多晶化。
实施方案7
下面，参照图28说明本发明的实施方案7的液晶显示装置的制造方法。
图28对应于图3的退火工序。参照图28，在用激光等对非晶硅膜26进行退火时，同时施加箭头51方向的电场。借助于具有加热器42和冷却水管44的架台43，与本发明的实施方案3同样地，在非晶硅膜26中形成温度梯度。由此，可以得到本发明的实施方案3和4的效果，同时由于同时使用了使这些杂质在多晶硅膜28表面层浓缩或偏析的两种方法，在一次退火中就可以比较确定地使多晶硅膜中的杂质在上表面层浓缩或偏析。之后，通过干法蚀刻等除去杂质浓缩或偏析的多晶硅膜的上表面层。然后，通过实施与图4～17所示的工序同样的工序，可以容易地得到与图1所示的液晶显示装置结构相同的液晶显示装置。
图29与图28同样地，与图3所示的退火工程相对应。在图29所示的退火工程中，通过使基板48沿箭头54的方向旋转，向非晶硅膜26施加离心力，同时通过以图29所示的方式配置磁场发生部件49a、49b，向非晶硅膜26施加如箭头52所示方向的磁场。由此，可得到与本发明的实施方案5和6同样的效果。另外还可以得到与图28所示的液晶显示装置的制造方法同样的效果，即通过一次退火就可以确定地在多晶硅膜的表面浓缩或偏析杂质。
图30与图29同样地，与图3所示的退火工程相对应。在图30所示的退火工程中，通过使基板48沿箭头54的方向旋转，向非晶硅膜26施加箭头53所示的离心力，同时通过在从中心轴50和基板48看与中心轴50相反侧的位置的区域上分别配置电极46a、46b，向非晶硅膜26施加如箭头51所示方向的电场。通过在这样的状态下进行激光退火，用一次退火工序可同时获得与本发明的实施方案4和6同样的效果。
在实施图28～30所示的任一个工序后，除去杂质浓缩或偏析的多晶硅膜的表面层，通过实施与图4～17所示同样的工序，可以容易地得到与图1所示的液晶显示装置的结构相同的液晶显示装置。
实施方案8
下面，参照图31和图32说明本发明的实施方案8的液晶显示装置的制造方法。
图31和32与图3所示的退火工程相对应。在实施图2所示的制造工序后，如图31所示，通过实施与图25所示的退火工序同样的工序，在熔融的硅膜中带有正电荷的杂质离子例如钠离子在多晶硅膜28的上表面层浓缩或偏析。之后，用干法蚀刻等去除杂质离子浓缩或偏析的多晶硅膜28的上表面层。
然后，如图32所示，通过使向电极46a、46b供给的电荷与图31所示的工序中的电荷符号相反，向多晶硅膜28施加箭头51所示的方向(与图31所示的电场方向相反)的电场。接着，在该状态下施行作为再次热处理的激光退火。由此，在因激光照射而熔融的硅膜中，带有负电荷的杂质离子例如硫离子在多晶硅膜28的上表面层(电极46a附近的区域)浓缩或偏析。然后，再次除去多晶硅膜28的表面层。
由此，在可以得到本发明的实施方案4的效果的同时，可以有效地去除多晶硅膜28中的带正电荷的杂质离子和带负电荷的杂质离子这两种杂质离子。
在该图31和32所示的工序后，通过实施与图4～17同样的工序，可以得到与图1的液晶显示装置结构相同的液晶显示装置。
参照图33和34，说明图31和32示出的本发明的实施方案8的液晶显示装置的制造方法的变形例。
首先，如图33所示，与图27所示的实施方案6同样地，通过使基板48沿箭头54的方向旋转向多晶硅膜26施加箭头53所示的离心力，同时进行激光退火。同时，与实施方案6同样地，在熔融的硅膜中的靠近表面层的区域(即靠近中心轴50的区域，是作为多晶硅膜28的上表面层的区域)，比硅比重小的杂质如硼等杂质浓缩或偏析。此后，通过干法蚀刻等除去结晶化的多晶硅膜28的表面层。结果，与本发明的实施方案6同样地，可从多晶硅膜28中除去比硅比重小的杂质。
然后，如图34所示，与图33所示的工序不同，从玻璃基板1看，以使多晶硅膜28位于与中心轴50相反侧的方式配置基板48。接着，通过使基板48沿箭头54所示的方向旋转，向多晶硅膜28施加如箭头53所示方向的离心力。在该状态下对多晶硅膜28进行作为再次热处理的激光退火。结果，在熔融的硅中，比硅比重大的杂质元素例如砷等因离心力而在靠近多晶硅膜28的表面层的区域浓缩或偏析。此后，通过干法蚀刻等去除多晶硅膜28的表面层。结果，可从多晶硅膜28除去比硅比重大的杂质。
由此，可以有效地从多晶硅膜28中除去与硅比重不同的杂质元素。
此后，通过实施与图4～17所示相同的工序，可以得到与图1所示的液晶显示装置同样结构的液晶显示装置。
另外，此时说明了将一边施加电场一边进行激光退火、和一边改变离心力一边进行激光退火这两个工序反复进行两次的情况，对于基板48，即使如图26所示一边施加磁场一边激光退火反复进行两次也是可以的。
另外对于第一次退火工序和第二次退火工序，可以采用本发明的实施方案1～6所示的退火工序中的任一个，或它们的组合，一次退火和第二次退火也可以采用不同的退火方法。
实施方案9
参照图35和36，说明本发明的实施方案9的液晶显示装置及其制造方法。
首先，实施与图2所示同样的工序，之后通过进行与图3同样的激光退火使非晶硅膜26成为多晶硅膜28。之后，除去多晶硅膜28的上表面层，在多晶硅膜28上形成光刻胶膜(图中未示出)。通过对该光刻胶膜曝光显影处理，形成光刻胶膜图案。通过以该形成了光刻胶膜图案的光刻胶膜作掩模，部分地蚀刻除去多晶硅膜，形成作为半导体膜部分的多晶硅膜29a～29b(参见图25)。之后除去光刻胶膜。由此得到图35所示的结构。此时，在多晶硅膜29a～29d的上表面层上，形成的杂质浓缩或偏析的杂质浓缩层36(参见图18)保持不变。因此，多晶硅膜29a～29d的膜厚T1和图3所示的多晶硅膜28的膜厚T1基本相同。
此后，用干法蚀刻等除去多晶硅膜29a～29d的上表面层。由此，多晶硅膜29a～29d的膜厚成为T2，用该干法蚀刻除去了杂质浓缩层36。结果可以得到多晶硅膜29a～29d的杂质浓度可有效降低的本发明的实施方案1的效果。同时，在图35所示的工序中，在多晶硅膜29a～29d上残存有光刻胶膜的情况下，可用干法蚀刻等同时除去这样的残余的光刻胶膜和多晶硅膜29a～29d的上表面层。结果可有效防止多晶硅膜29a～29d上的光刻胶膜的残存。
另外，在形成了作为半导体膜的多晶硅膜29a～29的区域之外的区域(露出基底膜2的部分)上，在图35所示的工序中粘附有杂质的情况下，用于除去多晶硅膜29a～29d的上表面层的干法蚀刻同时还可除去在基底膜2的表面上粘附的杂质。结果，可有效地防止因这些杂质的存在而导致的液晶显示装置的结构缺陷的发生。
此后，通过实施与图6～17所示同样的工序，可以得到与如图1所示的液晶显示装置结构相同的液晶显示装置。
另外，与图3对应的形成多晶硅膜28的工序，也可以采用本发明的实施方案2～8中任一个的工序。
实施方案10
下面，参照图37说明本发明的实施方案10的液晶显示装置的制造方法。
首先，实施图2、3和35所示的工序，与如图6所示的工序同样地，在形成电容21之外的区域上，如图37所示形成光刻胶膜30。然后，通过以光刻胶膜30作掩模，向多晶硅膜29c注入磷离子(参见图35)，形成电容电极9。此时，多晶硅膜29a、29b、29d的上表面上形成的杂质浓缩或偏析的杂质浓缩层的状态不变。
之后，去除光刻胶膜30。然后用干法蚀刻等去除多晶硅膜29a、29b、29d的上表面膜。结果，可以获得可从多晶硅膜29a、29b、29d有效除去杂质的与本发明的实施方案1同样的效果。同时，在因除去光刻胶膜30的灰化工序等引起多晶硅膜29a、29b、29d的上表面层损伤的情况下，可用该干法蚀刻除去损伤部分。结果，在可以降低所成的薄膜场效应晶体管的沟道区的杂质浓度的同时，还可以有效防止因上述灰化工序引起的缺陷在沟道区中残存。
之后，通过实施与图7～17所示相同的工序，可以得到与图1所示同样结构的液晶显示装置。
另外，与图3对应的形成多晶硅膜28的工序，也可以采用本发明的实施方案2～8中任一个的工序。

Claims (15)

1．一种半导体装置，具有包含沟道区的薄膜场效应晶体管，其中包括：
基板；和
在上述基板上形成的、包含上述薄膜场效应晶体管的上述沟道区的薄膜场效应晶体管的半导体膜，
上述半导体膜具有通过除去上述半导体膜的表面层而得到的平整化的上表面。
2．如权利要求1所述的半导体装置，其中：
上述半导体膜的上部表面含有凸部；
从上述半导体膜的基本平坦的上表面上突出的上述凸部的突出高度比上述半导体膜的厚度小。
3．一种具有如权利要求1所述的半导体装置的液晶显示装置。
4．一种半导体装置的制造方法，该半导体装置具有包含沟道区的薄膜场效应晶体管，该方法包括：
在基板上形成非晶态半导体膜的工序；
通过对上述非晶态半导体膜进行热处理，形成包含作为上述沟道区的区域的晶体半导体膜的工序；以及
除去上述晶体半导体膜的表面层的工序。
5．如权利要求4所述的半导体装置的制造方法，其中：
上述形成晶体半导体膜的工序，包含把上述半导体膜中的杂质浓缩或偏析到上述晶体半导体膜的表面层中的提纯工序。
6．如权利要求5所述的半导体装置的制造方法，其中：
上述提纯工序包括在对上述非晶态半导体膜热处理时，把所述非晶态半导体膜中的与所述基板邻接的区域的温度降到低于所述非晶态半导体膜的上表面层的温度。
7．如权利要求5所述的半导体装置的制造方法，其中：
上述提纯工序包括在对上述非晶态半导体膜热处理时，向上述半晶态半导体膜施加电场。
8．如权利要求5所述的半导体装置的制造方法，其中：
上述提纯工序包括在对上述非晶态半导体膜热处理时，向上述半晶态半导体膜施加磁场。
9．如权利要求5所述的半导体装置的制造方法，其中：
上述提纯工序包括在对上述非晶态半导体膜热处理时，向所述非晶态半导体膜施加离心力。
10．如权利要求5所述的半导体装置的制造方法，其中：
上述提纯工序包括在对上述非晶态半导体膜热处理时，实施从把所述非晶态半导体膜中的与所述基板邻接的区域的温度降到低于所述非晶态半导体膜的上表面层的温度、向所述非晶态半导体膜施加电场、向所述非晶态半导体膜施加磁场、和向所述非晶态半导体膜施加离心力之中选出的至少两种方法。
11．如权利要求4所述的半导体装置的制造方法，其中：
包括通过先除去上述晶体半导体膜的表面层，接着用蚀刻部分去除上述晶体半导体膜，形成包含作为上述沟道区的区域且包含上述半导体膜的表面层的半导体膜部分的工序。
12．一种采用如权利要求4所述的半导体装置的制造方法的液晶显示装置的制造方法。
13．一种半导体装置的制造方法，该半导体装置具有包含沟道区的薄膜场效应晶体管，该方法包括：
在基板上形成非晶态半导体膜的工序；
在上述半晶态半导体膜上形成杂质吸收膜的工序；
通过在形成杂质吸收膜的状态下对上述非晶态半导体膜热处理，形成含有作为上述沟道区的区域的晶体半导体膜的工序；以及
去除所述杂质吸收膜的工序。
14．如权利要求13所述的半导体装置的制造方法，其中：
包括通过先除去上述晶体半导体膜的表面层，接着用蚀刻部分去除上述晶体半导体膜，形成包含作为上述沟道区的区域且包含上述半导体膜的表面层的半导体膜部分的工序。
15．一种采用如权利要求13所述的半导体装置的制造方法的液晶显示装置的制造方法。
CNB011109513A 2000-03-07 2001-03-07 半导体装置的制造方法 Expired - Fee Related CN1196200C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP062066/2000 2000-03-07
JP2000062066A JP4057215B2 (ja) 2000-03-07 2000-03-07 半導体装置の製造方法および液晶表示装置の製造方法

Publications (2)

Publication Number Publication Date
CN1312591A true CN1312591A (zh) 2001-09-12
CN1196200C CN1196200C (zh) 2005-04-06

Family

ID=18582125

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB011109513A Expired - Fee Related CN1196200C (zh) 2000-03-07 2001-03-07 半导体装置的制造方法

Country Status (5)

Country Link
US (1) US6812071B2 (zh)
JP (1) JP4057215B2 (zh)
KR (1) KR100411321B1 (zh)
CN (1) CN1196200C (zh)
TW (1) TW499763B (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100397660C (zh) * 2001-12-17 2008-06-25 三星电子株式会社 利用多晶硅的薄膜晶体管制造方法
CN105097667A (zh) * 2015-06-24 2015-11-25 深圳市华星光电技术有限公司 低温多晶硅tft基板结构的制作方法及低温多晶硅tft基板结构
CN111584362A (zh) * 2020-05-14 2020-08-25 Tcl华星光电技术有限公司 一种半导体器件制程方法、半导体器件及显示面板
CN111696851A (zh) * 2019-03-13 2020-09-22 东京毅力科创株式会社 成膜方法和热处理装置

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4831885B2 (ja) 2001-04-27 2011-12-07 株式会社半導体エネルギー研究所 半導体装置の作製方法
US7067849B2 (en) 2001-07-17 2006-06-27 Lg Electronics Inc. Diode having high brightness and method thereof
US6949395B2 (en) 2001-10-22 2005-09-27 Oriol, Inc. Method of making diode having reflective layer
US7148520B2 (en) 2001-10-26 2006-12-12 Lg Electronics Inc. Diode having vertical structure and method of manufacturing the same
JP4271413B2 (ja) 2002-06-28 2009-06-03 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2005276944A (ja) * 2004-03-23 2005-10-06 Sharp Corp 半導体デバイス、その製造方法および製造装置
US20080237593A1 (en) * 2005-01-07 2008-10-02 Junichiro Nakayama Semiconductor Device, Method of Fabricating the Same, and Apparatus for Fabricating the Same
JP2006190897A (ja) * 2005-01-07 2006-07-20 Sharp Corp 半導体デバイス、その製造方法および製造装置
KR100959579B1 (ko) * 2005-04-26 2010-05-27 미쓰이 긴조꾸 고교 가부시키가이샤 Ａｌ-Ｎｉ-Ｂ 합금 배선 재료 및 그것을 사용한 소자 구조
JP4732219B2 (ja) * 2006-04-03 2011-07-27 相模サーボ株式会社 高純度シリコン製造方法及び高純度シリコン製造装置
JP4656441B2 (ja) * 2007-03-29 2011-03-23 株式会社日本製鋼所 薄膜の結晶化方法および結晶化装置
US7781076B2 (en) * 2007-06-26 2010-08-24 Eastman Kodak Company Heteropyrene-based semiconductor materials for electronic devices and methods of making the same

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6046022A (ja) * 1983-08-23 1985-03-12 Sumitomo Electric Ind Ltd イオン注入用基板の前処理方法
JPS62262431A (ja) * 1986-05-08 1987-11-14 Fujitsu Ltd 半導体装置の製造方法
US5332441A (en) * 1991-10-31 1994-07-26 International Business Machines Corporation Apparatus for gettering of particles during plasma processing
JP3065825B2 (ja) * 1992-10-21 2000-07-17 株式会社半導体エネルギー研究所 レーザー処理方法
US5466953A (en) * 1993-05-28 1995-11-14 Santa Barbara Research Center Denuded zone field effect photoconductive detector
US5587045A (en) * 1995-04-27 1996-12-24 International Business Machines Corporation Gettering of particles from an electro-negative plasma with insulating chuck
JP3240263B2 (ja) * 1995-09-14 2001-12-17 株式会社東芝 不純物濃縮・分析方法およびこれに用いる装置
KR100440083B1 (ko) * 1996-01-23 2004-10-20 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체박막제작방법
US6465287B1 (en) * 1996-01-27 2002-10-15 Semiconductor Energy Laboratory Co., Ltd. Method for fabricating a semiconductor device using a metal catalyst and high temperature crystallization
JPH09213630A (ja) * 1996-02-05 1997-08-15 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
JP3319963B2 (ja) 1996-11-06 2002-09-03 シャープ株式会社 半導体装置の製造方法
JPH10200120A (ja) * 1997-01-10 1998-07-31 Sharp Corp 半導体装置の製造方法
JP3867283B2 (ja) * 1997-06-06 2007-01-10 日本テキサス・インスツルメンツ株式会社 強誘電体キャパシタの作製方法及び強誘電体メモリ装置の製造方法
US5950078A (en) * 1997-09-19 1999-09-07 Sharp Laboratories Of America, Inc. Rapid thermal annealing with absorptive layers for thin film transistors on transparent substrates
US6110649A (en) * 1997-11-19 2000-08-29 International Business Machines Corporation Process for manufacture of integrated circuit device
US6017805A (en) * 1998-01-26 2000-01-25 Lucent Technologies Inc. Method of reducing mobile ion contaminants in semiconductor films
KR100325066B1 (ko) * 1998-06-30 2002-08-14 주식회사 현대 디스플레이 테크놀로지 박막트랜지스터의제조방법
JP2000040828A (ja) 1998-07-24 2000-02-08 Toshiba Corp 薄膜トランジスタの製造方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100397660C (zh) * 2001-12-17 2008-06-25 三星电子株式会社 利用多晶硅的薄膜晶体管制造方法
CN105097667A (zh) * 2015-06-24 2015-11-25 深圳市华星光电技术有限公司 低温多晶硅tft基板结构的制作方法及低温多晶硅tft基板结构
CN111696851A (zh) * 2019-03-13 2020-09-22 东京毅力科创株式会社 成膜方法和热处理装置
CN111584362A (zh) * 2020-05-14 2020-08-25 Tcl华星光电技术有限公司 一种半导体器件制程方法、半导体器件及显示面板
CN111584362B (zh) * 2020-05-14 2023-08-22 Tcl华星光电技术有限公司 一种半导体器件制程方法、半导体器件及显示面板

Also Published As

Publication number Publication date
US20010032980A1 (en) 2001-10-25
CN1196200C (zh) 2005-04-06
KR100411321B1 (ko) 2003-12-18
JP4057215B2 (ja) 2008-03-05
JP2001250776A (ja) 2001-09-14
KR20010088393A (ko) 2001-09-26
US6812071B2 (en) 2004-11-02
TW499763B (en) 2002-08-21

Similar Documents

Publication Publication Date Title
CN1196200C (zh) 半导体装置的制造方法
CN1146955C (zh) 半导体器件的制造方法
CN1293647C (zh) 半导体器件及其制造方法
CN1244891C (zh) 有源矩阵显示器
CN1293607C (zh) 半导体膜、半导体器件和它们的生产方法
CN1143362C (zh) 制造半导体器件的方法
CN1134068C (zh) 半导体器件及其制造方法
CN1135608C (zh) 半导体器件的制造方法
CN1307730A (zh) 薄膜晶体管及其制造方法
CN1458694A (zh) 氮化硅膜、半导体装置及其制造方法
CN1599961A (zh) 半导体装置及其制造方法
CN1949511A (zh) 显示器件及其制造方法
CN1109213A (zh) 半导体薄膜及使用这种薄膜的半导体器件的制造方法
CN1614743A (zh) 半导体器件及其制造方法
CN1531023A (zh) 激光器照射装置、激光器照射方法以及半导体装置的制造方法
CN1577891A (zh) 半导体装置以及其制造方法
CN1697144A (zh) 处理光束的方法、激光照射装置以及制造半导体器件的方法
CN1156918C (zh) 半导体器件
CN1388591A (zh) 薄膜晶体管及其制造方法
CN1161566A (zh) 半导体器件及其制造方法
CN1677613A (zh) 半导体器件的制造方法、半导体器件、电光装置用基板、电光装置和电子设备
CN1282989C (zh) 半导体设备和其制造方法
CN1168148C (zh) 制造半导体装置和液晶显示装置的方法
CN101053066A (zh) 等离子体处理方法和等离子体处理设备
CN1673815A (zh) 显示装置及其制造方法

Legal Events

Date Code Title Description
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C06 Publication
PB01 Publication
C14 Grant of patent or utility model
GR01 Patent grant
C56 Change in the name or address of the patentee
CP01 Change in the name or title of a patent holder

Address after: Tokyo, Japan

Co-patentee after: Seiko Epson Corp.

Patentee after: Missubishi Electric Co., Ltd.

Address before: Tokyo, Japan

Co-patentee before: Seiko Epson Corp.

Patentee before: Missubishi Electric Co., Ltd.

ASS Succession or assignment of patent right

Free format text: FORMER OWNER: SEIKO EPSON CORP.

Owner name: SEIKO EPSON CORP.

Free format text: FORMER OWNER: MISSUBISHI ELECTRIC CORP.

Effective date: 20110117

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20110117

Address after: Tokyo, Japan, Japan

Patentee after: Seiko Epson Corp.

Address before: Tokyo, Japan

Co-patentee before: Seiko Epson Corp.

Patentee before: Missubishi Electric Co., Ltd.

CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20050406

Termination date: 20170307

CF01 Termination of patent right due to non-payment of annual fee