CN1388591A - 薄膜晶体管及其制造方法 - Google Patents

薄膜晶体管及其制造方法 Download PDF

Info

Publication number
CN1388591A
CN1388591A CN02125200A CN02125200A CN1388591A CN 1388591 A CN1388591 A CN 1388591A CN 02125200 A CN02125200 A CN 02125200A CN 02125200 A CN02125200 A CN 02125200A CN 1388591 A CN1388591 A CN 1388591A
Authority
CN
China
Prior art keywords
semiconductor layer
region
film transistor
silicon
series semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN02125200A
Other languages
English (en)
Inventor
诸泽成浩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Publication of CN1388591A publication Critical patent/CN1388591A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/456—Ohmic electrodes on silicon
    • H01L29/458—Ohmic electrodes on silicon for thin film silicon, e.g. source or drain electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H01L29/78621—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78684—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising semiconductor materials of Group IV not being silicon, or alloys including an element of the group IV, e.g. Ge, SiN alloys, SiC alloys
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)

Abstract

在本发明中,提供一种以相对的低温来执行制造薄膜晶体管(TFT)时所需的热处理的方法。通过该方法,在结晶硅系列半导体层的至少一部分的加热处理中,在硅系列半导体层的源极区域和漏极区域中生成硅化物。本发明的TFT包括硅系列半导体层,包含沟道区域和配置成夹持该沟道区域的源极区域和漏极区域;源极,电连接于源极区域上;漏极,电连接于漏极区域上;和栅极,与源极和漏极绝缘,源极区域和漏极区域包括硅化物。

Description

薄膜晶体管及其制造方法
技术领域
本发明涉及一种薄膜晶体管及其制造方法，以及使用该薄膜晶体管的阵列衬底、图像显示装置、例如有源矩阵型液晶显示装置、有源矩阵型有机场致发光(EL)显示装置。
背景技术
以前，作为液晶显示装置等象素开关元件，多使用在半导体层中使用多晶硅(polysilicon)的薄膜晶体管(TFT)。
图14表示多晶硅TFT的代表结构。在该TFT中，在玻璃衬底81上形成内涂层82，在该层表面的规定位置上形成多晶硅半导体层83。该半导体层83包括沟道区域84、配置成夹持该区域的源极区域85和漏极区域86。在沟道区域84、源极区域85和漏极区域86之间分别夹杂LDD(轻渗杂漏)区域87a、87b。除接触孔外，多晶硅层83覆盖在栅极绝缘层88上，在栅极绝缘层88上的沟道区域上方配置栅极89。源极区域和漏极区域86通过接触孔与分别连接在两个区域上的源极91a和漏极91b连接。形成夹层绝缘膜90和钝化膜93，以便各电极间和与上部结构的电绝缘等。
参照图15和图16来说明上述结构的薄膜晶体管的制造方法。
(a)首先，在衬底81上的内涂层82的表面上堆积非结晶硅层，形成非结晶硅层(a-Si层)100(图16A)。
(b)其次，向该a-Si层100照射激光，熔融结晶(激光退火)，通过光刻和腐蚀形成布图，形成岛状的(孤立化的)多晶硅层(p-Si层)101(图16B)。
(c)接着，形成栅极绝缘层88，覆盖岛状的p-Si层101(图16C)。
(d)之后，在作为栅极绝缘层88上成为沟道区域的区域上方形成栅极89(图16D)。
(e)之后，将栅极89作为掩模，通过掺杂比衬底上侧方向剂量低的杂质离子(例如磷离子)(一次掺杂)，将p-Si层的除去栅极89正下的区域作为低杂质浓度区域。该低杂质浓度区域变为n-区域102a、102b，栅极89正下的区域变为沟道区域84(图16E)。
(f)接着，形成将源极区域和漏极区域构成的区域作为开口的光刻胶掩模30，掺杂比上侧方向剂量高的杂质离子(例如磷离子)(二次掺杂)。由此，在p-Si层的沟道区域84两侧形成低杂质浓度的LDD区域87a、87b，并在其两侧上形成高杂质浓度的源极区域85和漏极区域86(图16F)。
(g)另外，去除光刻胶掩模，例如在600度左右的高温下进行1小时左右的热处理。由此，修复(结晶)因杂质离子注入产生的源极区域85和漏极区域86的结晶缺陷，同时激活杂质离子(图16G)。
(h)之后，形成夹层绝缘层90，以覆盖栅极89(图16H)。
(i)接着，形成贯通夹层绝缘层90和栅极绝缘层88的接触孔103a、103b(图16I)。
(j)另外，在接触孔103的内部填充金属，形成源极91a和漏极91b，形成钝化层93以覆盖这些电极(图16J)。
由此，获得使用多晶硅的薄膜晶体管(TFT)。因为该TFT在半导体层中使用包含大量大直径结晶颗粒的多晶硅，所以电子迁移率高至10-数100cm2/Vs。
在该TFT中，因为在杂质离子注入后结晶(激活)半导体层，所以必需进行600度左右以上的高温热处理。当执行这种高温热处理时，因为注入源极区域、漏极区域和LDD区域中的杂质离子容易扩散到沟道区域，所以TFT间的驱动特性离散大。
TFT越细微，则驱动特性的离散越显著。因此，该离散成为在一个衬底上配置多个细微TFT的图像显示装置中的大问题。
发明内容
本发明者发现在硅系列半导体层的热处理工序中，若在该层中生成硅化物，则可降低结晶温度，至此完成本发明。
即，本发明的TFT包括：硅系列半导体层，包含沟道区域和配置成夹持该沟道区域的源极区域和漏极区域；源极，电连接于源极区域上；漏极，电连接于漏极区域上；和栅极，与源极和漏极绝缘。其特征在于，源极区域和漏极区域包括硅化物。
本发明还提供制造上述TFT的方法。该制造方法的特征在于，包括：形成硅系列半导体层的工序；向该硅系列半导体层的至少源极区域和漏极区域构成的区域中注入杂质离子的工序；和通过加热硅系列半导体层，结晶硅系列半导体层的至少一部分的加热工序，通过加热工序的加热，在硅系列半导体层的源极区域和漏极区域中，生成硅化物。
在加热工序中，若在层中生成硅化物，则硅化物变为晶核，进行结晶，所以可以在比以前低的温度下执行硅系列半导体层的结晶、例如结晶缺陷的修复。因此，可制造驱动特性离散比以前小的TFT。
另外，在本说明书中，所谓硅系列半导体层是指包含硅的半导体层，特别是硅和作为与硅同族的元素的锗合计量占50原子％以上的半导体层。
附图说明
图1是说明本发明的薄膜晶体管(TFT)的制造方法一实例的流程图。
图2A-2L分别是进一步详细说明图1所示制造方法的剖面图。
图3A-3C分别是说明图1和图2所示制造方法的变更实例的剖面图。
图4A-4H分别是说明图1和图2所示制造方法的其它变更实例的剖面图。
图5是说明图1和图2所示制造方法的再一变更例的流程图。
图6是表示TFT的热处理温度和导通电流的关系的图表。
图7A-7D分别是说明图1和图2所示制造方法又一变更例的剖面图。
图8A-8C分别是说明图1和图2所示制造方法又一变更例的剖面图。
图9是表示沟道区域的厚度和TFT的电流值的关系的图表。
图10是表示源极区域和漏极区域的厚度与TFT电流值的关系的图表。
图11是表示本发明的TFT一实例的剖面图。
图12是表示本发明的TFT另一实例的剖面图。
图13是表示本发明的TFT再一实例的剖面图。
图14是现有的TFT的剖面图。
图15是表示现有TFT的制造方法的一实例的流程图。
图16A-16J分别是进一步详细说明图15所示现有方法的剖面图。
图17是表示使用本发明的TFT的液晶显示装置一实例中布线的图。
图18是表示使用本发明TFT的有机EL显示装置一实例中的布线的图。
具体实施方式
下面说明本发明TFT的最佳实施例。
硅系列半导体层可以是多晶硅(polysilicon)，可以包含硅和锗。在后者的情况下，源极区域和漏极区域包含硅和锗，沟道区域最好是硅层。通过注入锗，源极区域和漏极区域中的离散变小。
源极区域和漏极区域中的锗浓度(Ge)最好是1原子％以上，80原子％以下。当Ge浓度比1原子％少时，不能充分得到Ge添加的效果，当Ge浓度超过80原子％时，因为源极区域等缺陷急剧增大，所以TFT的特性恶化多。Ge浓度的更好范围是20原子％以上60原子以下。
包含硅和锗的半导体层最好是锗硅层，具体而言是多晶硅锗层。
至少在源极区域中的与源极的界面和漏极区域中的与漏极的界面上形成硅化物。当在与各电极的界面上形成硅化物时，源极和漏极与半导体层的接触电阻降低。接触电阻的降低对增大导通电流有效。此时，最好在除源极区域中的与源极的界面和漏极区域中的与漏极的界面以外的界面上不形成硅化物。换言之，在源极区域和漏极区域的界面中，最好仅在源极区域中的与源极的界面和漏极区域中的与漏极的界面上形成硅化物。可防止导通电流的增大。
为了抑制导通电流，最好在源极区域和漏极区域中与沟道区域(此时为LDDF区域)接触的部分中不形成硅化物。特别是，在源极区域和漏极区域分别包含硅和锗的情况下，因为电阻值比硅层低，所以更需要注意形成硅化物的部分。
当沿硅系列半导体层的厚度方向观察时，沟道区域最好包含比源极区域和漏极区域中包含硅化物的任一部分薄的部分。根据该最佳实例，可抑制硅化物形成导致的导通电流的增大。另外，当沿上述厚度方向观察时，源极区域和漏极区域中包含硅化物的部分的厚度最好大于100nm，沟道区域包含厚度大于40nm、小于70nm的部分。根据该最佳实例，可容易得到具备充分高的导通电流和充分低的截止电流的TFT。
硅系列半导体层在沟道区域和源极区域之间以及沟道区域和漏极区域之间还分别包含杂质浓度比沟道区域高、但比源极区域和漏极区域低的区域，例如LDD区域。
也可在栅极的侧面上形成绝缘性则壁(side wall)。该侧壁最好配置成至少连接于栅极彼此相对的一对侧面上。该侧壁对于降低截止电流有效。因此，在元件细微化的情况下，例如，侧壁连接的一对侧面间的距离例如小于2微米、特别是小于1微米的情况下，最好如上所述形成侧壁。另外，将栅极的侧面设定为底面时的侧壁的厚度(在硅半导体层的面内方向上测定的厚度)最好小于1微米，例如0.3-0.5微米。
在加热工序中，最好将硅系列半导体层加热到450℃以下。若加热温度为450℃以下，则因为可将非退火玻璃或失真点温度低(例如500℃以下)玻璃衬底用作衬底，所以容易提供便宜的制品。另外，虽然不特别限制加热温度的下限，但为了结晶，最好大于350℃。
在本发明的制造方法中，基于上述理由，形成硅系列半导体层，当沿其厚度方向观察时，沟道区域中包含比源极区域和漏极区域中包含硅化物的任一部分薄的部分。另外，还包含在栅极侧面中形成绝缘性侧壁的工序。
在本发明的制造方法中，在加热工序前，执行形成金属层的工序，以连接于硅系列半导体层上，在加热工序中，由包含于金属层中的金属和包含于硅系列半导体层中的硅来生成硅化物(金属硅化物)。此时，在形成金属层的工序前，还执行形成绝缘层(掩模)的工序，以覆盖硅系列半导体层的一部分，在形成金属层的工序中，最好形成金属层，使之不连接到未由掩模覆盖的硅系列半导体层的表面上。在规定位置上形成硅化物。另外，形成源(漏极)，与利用上述掩模形成金属层的区域相同的区域连接。
在本发明的制造方法中，在加热工序前，还包括向硅系列半导体层中注入金属离子的工序，由该金属离子和硅系列半导体层中包含的硅来生成硅化物。
在衬底上形成硅系列半导体层。也可不在衬底上直接形成，而通过内涂层来形成。
硅系列半导体层形成为非结晶层，并使用使该非结晶层结晶的层。在加热工序前，例如注入杂质离子的工序前，通过例如激光退火来进行结晶。当结晶后注入杂质离子时，在硅系列半导体层的至少一部分中生成结晶缺陷(非结晶化)。此时，在加热工序中修复(结晶)源极区域和漏极区域中的结晶缺陷。
硅系列半导体层形成为非结晶层，也可在上述加热工序中进行该非结晶层的结晶。此时，在同一加热工序中进行非结晶整体的结晶和硅化物的生成。可通过照射激光来进行同时进行非结晶层整体的结晶和硅化物的生成情况下的加热。不特别限定本发明的加热工序中的加热分式。
在本发明的一实施例中，执行在衬底上形成硅系列半导体层的工序；向对应于该层的源极区域和所述漏极区域的区域中注入杂质离子的工序；在对应于该层的源极区域和漏极区域的区域表面的至少一部分中形成金属层的工序；和通过加热与注入了杂质离子的金属层连接的硅系列半导体层，结晶该半导体层，并在该半导体层中使硅和金属层中包含的金属反应生成硅化物的工序。
根据本方法，金属从金属层扩散到硅系列半导体后与硅反应，生成硅化物。之后，该硅化物变为晶核后进行结晶生长。因此，即使是比以前热处理低的温度，也可修复硅系列半导体层的结晶缺陷。另外，因为在源极区域和漏极区域的表层附近生成硅化物，所以接触电阻容易变低。
在上述方法中，既可在形成金属层之前进行杂质离子的注入，也可边形成金属层边进行。
在本发明的另一实例中，执行在衬底上形成硅系列半导体层的工序；向对应于该层的源极区域和漏极区域的区域中注入杂质离子的工序；向对应于该层的源极区域和漏极区域的区域中注入金属离子的工序；和通过加热注入杂质离子和金属离子后的硅系列半导体层，结晶该半导体层，并在该半导体层中使硅和金属离子反应生成硅化物的工序。
即使在该方法中，在硅系列半导体层中，生成硅化物，因为该硅化物用作晶核，所以可以比以前低的温度来执行结晶。在该方法中，若控制金属离子的注入能量，则可以任意浓度将金属离子注入到源极区域和漏极区域的任意深度。因此，有利于方便进行结晶控制。
在该方法中，既可在形成金属离子注入之前进行杂质离子的注入，也可边注入金属离子边进行。另外，即使同时注入杂质离子和金属离子也无妨。
在本发明的再一实例中，执行在对应于衬底上的源极区域和漏极区域的至少一部分区域中形成金属层的工序；形成硅系列半导体层以覆盖该金属层的工序；向对应于该层的源极区域和漏极区域的区域中注入杂质离子的工序；和通过加热注入了杂质离子的硅系列半导体层，结晶该半导体层，并在该半导体层中使硅和金属层中包含的金属反应生成硅化物的工序。
即使在该方法中，在层中生成硅化物，因为该硅化物作为晶核进行结晶生长，所以可以比以前低的温度来进行结晶。在该方法中，其优点因首先形成面积小的金属层，所以便于以高精度容易制造细微的TFT。
在本发明的再一实例中，在形成硅系列半导体层的工序中，形成硅系列半导体层，使成为沟道区域的区域比源极区域和漏极区域构成的各区域的至少一部分薄。另外，在源极区域和漏极区域中的上述至少一部分中形成硅化物。根据该方法，可容易抑制硅化物引起的截止电流。
因此，在本发明的TFT中，配置成硅化物不与沟道区域连接。因此，在上述各实例中，金属层最好形成于不连接于沟道区域的区域中，向不连接于沟道区域的区域中注入金属离子。
不特别限制膜厚上存在差别的硅系列半导体层的形成方法，但是例如也可在事先形成薄膜后，仅在该层的源极区域和漏极区域构成的区域中形成膜。另外，例如，在事先形成厚层后，以去除该层的源极区域和漏极区域构成的区域的区域中，去除层的一部分。
另外，在本发明的其它实例中，还可包含向硅系列半导体层的源极区域和漏极区域构成的区域中注入锗离子的工序。根据该方法，可制造源极区域和漏极区域是锗硅层、沟道区域是硅层的TFT。
本发明的TFT例如可适用于如下所示的器件中。以下的图像显示装置包含将本发明的TFT配置在衬底上的阵列衬底。
[液晶显示装置]
在图17所示的有源矩阵形液晶显示装置100中，通过配置成矩阵形的开关晶体管113来驱动对应于该晶体管的液晶114。开关晶体管113分别连接于栅极线111、数据线112和地线115上。各栅极线111连接于栅极线驱动电路101上，各数据线112连接于数据线驱动电路102上。通过将开关晶体管113作为本发明的TFT，可实现良好的显示特性。
[有机EL显示装置]
在图18所示的有机EL显示装置200中，通过配置成矩阵形的开关晶体管214和保持晶体管215，驱动对应于该晶体管的有机EL元件217。开关晶体管214分别连接于栅极线211和数据线212上，另外，通过保持电容元件216连接到电源线213上。保持晶体管215连接到开关晶体管214、电源线213和有机EL元件217上。有机EL元件217也连接于地线218上。各栅极线211连接于栅极线驱动电路201上，各数据线212连接于数据线驱动电路202上。通过将开关晶体管214和保持晶体管215作为本发明的TFT，可实现良好的显示特性。
下面将具有LDD区域的顶栅极型的薄膜晶体管(栅长1微米)作为实例，参照附图来说明本发明的实施例。
[实施例1]
(a1)首先，通过等离子体CVD法或减压CVD法，在玻璃衬底1的SiO2层(内涂层)2上形成厚度为50nm的非结晶硅层(a-Si层)3，并在氮气气氛下以450℃的温度进行脱氢处理(图2A)。
(b1)其次，通过使用将XeCl、KrF等作为激发气体的激元激光的激光退火，进行a-Si层3的熔融结晶(多晶硅)，并进行光刻和腐蚀，在规定的位置上形成岛状的多晶硅层(p-Si层)4(图2B)。
(c1)接着，形成厚度为100nm的SiO2层，作为栅极绝缘层5，覆盖p-Si层4(图2C)。
(d1)之后，通过溅射法等将MoW合金形成厚度约为400-500nm的膜，通过光刻和腐蚀，形成MoW合金层，作为栅极6(图2D)。另外，也可使用Ta和MoW合金的叠层结构体来代替MoW合金作为栅极。
(e1)之后，将栅极6作为掩模，进行一次掺杂。例如，以剂量为5*1012个/cm2来注入磷离子。由此，栅极6的正下变为未掺杂的沟道区域7，除去该沟道区域7以外的部分为掺杂的n-区域8a、8b(图2E)。
(f1)接着，形成将源极区域和漏极区域构成的区域表面作为开口的光刻胶掩模30，进行二次掺杂。例如，以剂量为1*1014个/cm2来注入磷离子。由此，作为一次掺入杂质离子的区域而在二次未掺入杂质离子的区域变为杂质浓度低的区域(n-区域；LDD区域9a、9b)，二次掺杂的区域变为杂质浓度高的区域(n+区域；源极区域10、漏极区域11)(图2F)。
(g1)另外，在去除光刻胶掩模后，在源极区域10和漏极区域11上的栅极绝缘层5中实施腐蚀，露出源极区域10和漏极区域11的部分表面(图2G)。实施腐蚀的部分最好是后述的接触孔的开口部、即与源极和漏极的接合部相同的部分。
(h1)之后，在腐蚀形成开口的部分中通过溅射法等形成厚度约为20nm左右的钛膜，作为金属层102a、102b(图2H)。也可使用钴、镍等金属层来代替钛膜。
(i1)接着，在例如450℃下进行约1小时的热处理。由此，向源极区域和漏极区域扩散钛膜中的钛。另外，在由扩散后的钛和硅生成金属硅化物(硅化钛)的同时，生成的硅化钛变为晶核，通过注入杂质离子结晶非结晶的半导体层。
之后，用120℃左右的酸(例如热硫酸)去除未反应的金属层(钛层)。因此，在源极区域10和漏极区域11的表面附近形成包含金属硅化物的部分(硅化物部)13a、13b(图2I)。
在图2I中，虽然用明确的边界线来区分硅化物部13a、13b，但通过金属(钛)的扩散程度，硅化物部的边界线也不必明确(以下相同)。
(j1)另外，形成氧化硅膜，作为夹层绝缘层14，覆盖栅极6(图2J)。
(k1)接着，形成贯通夹层绝缘层14(厚度为300nm)和栅极绝缘层5的接触孔16a、16b(图2K)。
(l1)接着，形成钛/铝膜(厚度为80nm/4000nm)，作为源极17a和漏极17b，另外，形成氮化硅膜(厚度为500nm)，作为钝化膜18。之后，在氢气气氛或氮气气氛中在350℃左右下进行1小时左右的热处理。由此，向多晶硅和多晶硅与栅极绝缘层的界面内导入氢。由此，得到源极区域和漏极区域包含硅化物的TFT。
图1中集中表示上述工序(a1)-(l1)。
因为从上述各工序得到的TFT的与源极(漏极)接触的源极(漏极)区域中包含硅化物，所以接触电阻变低，导通电流变高。另外，因为边生成硅化物边进行结晶，所以可降低热处理的温度。另外，因为设置LDD区域，抑制离散的产生，所以可提高可靠性。
另外，不必将各工序的顺序限定为上述情况。例如，虽然在二次掺杂后形成金属层(钛膜)，但也可在二次掺杂之前形成金属层。因此，若在形成金属层后进行掺杂，则因为构成金属层的金属(钛)与硅高效混合，所以可改善硅化钛部的均匀性。
(实施例2)
在本实施例中，首先，与实施例1相同，进行(a1)-(e1)(参照图1、2)。
(f2)接着，形成将源极区域和漏极区域构成的区域表面作为开口的光刻胶掩模30，进行二次掺杂。形成光刻胶30来覆盖栅极6。例如，通过以剂量为1×1014个/cm2注入磷离子来进行掺杂。由此，在形成沟道区域7的同时，形成LDD区域9a、9b、源极区域10、漏极区域11(图3A)。
(g2)接着，不去除光刻胶掩模30，注入金属离子(钛离子)。当如此注入钛离子时，向与二次导入杂质离子的区域(源极区域和漏极区域构成的区域)相同的区域中注入钛离子。也可使用钴、镍等其它金属离子来代替钛离子(图3B)。
(h2)之后，去除光刻胶掩模30，在例如450℃的温度下进行约1小时的热处理。由此，在源极区域10和漏极区域11内硅与钛离子反应，形成硅化钛部13a、13b，通过掺杂杂质离子，结晶非结晶的半导体层(图3C)。
之后，进行实施例1中的(j1)-(l1)(参照图1、图2)。由此，得到源极区域和漏极区域包含硅化物的TFT。
在本实施例中，因为不必为了形成金属层而边露出源极(漏极)区域边去除多余的金属层，所以可简化制造过程。另外，若控制金属离子的注入能量，因为可以任意浓度将金属离子注入到源极(漏极)区域的任意浓度，所以可容易控制结晶。
这里，也可在注入二次杂质离子前注入金属离子。另外，同时注入二次杂质离子和注入金属离子也无妨。若同时注入，则可提高制造效率。
[实施例3]
(a3)首先，在玻璃衬底1的SiO2层(内涂层)2上，通过溅射法，在对应于以后工序形成的源极区域和漏极区域的位置上形成厚度为20nm的岛状金属层(钛膜)12a、12b。这里，也可使用钴、镍等其它金属层来代替钛膜(图4A)。
(b3)其次，通过等离子体CVD法或减压CVD法，在金属层(钛膜)2上形成厚度为50nm的非结晶硅层(a-Si层)3，并在氮气气氛下以450度的温度进行脱氢处理(图4B)。
(c3)接着，通过使用将XeCl、KrF等作为激发气体的激元激光的激光退火，进行a-Si层3的熔融结晶(多晶硅)，并进行光刻和腐蚀，形成岛状的多晶硅层(p-Si层)4(图4C)。
(d3)之后，形成厚度为100nm的SiO2层，作为栅极绝缘层5，覆盖p-Si层4(图4D)。
(e3)之后，例如通过溅射法等形成厚度约为400-500nm的MoW膜，并通过光刻和腐蚀，形成栅极6(图4E)。另外，也可使用Ta和MoW合金的叠层结构体来代替MoW合金作为栅极。
(f3)接着，将栅极6作为掩模，进行一次掺杂。例如，以剂量为5×1012个/cm2来注入磷离子来进行掺杂。由此，位于栅极正下的沟道区域7变为未掺杂的区域，除去沟道区域以外的部分变为掺杂的n-区域8a、8b(图4F)。
(g3)另外，形成将源极区域和漏极区域构成的区域作为开口的光刻胶掩模30，进行二次掺杂。例如，以剂量为1×1014个/cm2来注入磷离子来进行掺杂。由此，作为一次掺入杂质离子的区域而在二次未掺入杂质离子的区域变为杂质浓度低的区域(LDD区域)9a、9b。另外，二次掺杂的区域变为杂质浓度高的区域(n+区域；源极区域10、漏极区域11)(图4G)。
(h3)之后，在去除光刻胶掩模后，在450度的温度下进行约1小时的热处理。由此，在源极区域10和漏极区域11内硅与钛反应，形成硅化钛部13a、13b(图4H)。
之后，进行实施例1中的(j1)-(l1)(参照图1、图2)。由此，得到源极区域和漏极区域包含硅化物的TFT。
在本实施例中，因为事先布图金属层，所以优点在于容易适用于细微的TFT。
[实施例4]
在本实施例中，如图5所示，首先进行实施例1中的(a1)-(e1)(参照图1、图2)。
(f4)接着，形成将源极区域和漏极区域构成的区域表面作为开口的光刻胶掩模，进行二次掺杂。例如，以剂量为1×1014个/cm2注入磷离子来进行掺杂。由此，区分为LDD区域和源极区域与漏极区域构成的区域。
(f4’)接着，不去除光刻胶掩模，在与进行二次掺杂的位置相同的位置上例如以剂量为1×1015个/cm2注入锗离子。之后，向源极区域和漏极区域构成的区域中注入锗离子，由多晶硅锗构成源极区域和漏极区域。
之后，进行实施例1中的(g1)-(l1)(参照图1、图2)。由此，由多晶硅锗构成源极区域和漏极区域，并得到包含硅化物的TFT。
在本实施例中，因为源极区域和漏极区域由离散比多晶硅小的多晶硅锗构成，所以可容易去除沟道下部积累的载流子。因此，可提供电子迁移度高的TFT。
在本实施例中，各工序的顺序不限于上述，例如，也可在二次杂质离子注入之前注入锗离子。另外，在形成钛膜后注入锗离子也无妨。若在形成钛膜后注入二次杂质离子或注入锗离子，则可高效混合钛和硅，容易得到均匀的硅化钛。另外，例如，在注入二次杂质离子的同时，也注入锗离子。
另外，也在向对应于LDD区域的区域中注入锗离子。此时，例如也可在注入一次杂质离子后注入锗离子。
另外，在上述各工序中，虽然使用金属层来形成硅化物，但不限于此，例如，如实施例2所述，也可采用注入金属离子。
图6表示上述实例(实施例4)制作的TFT的热处理温度和导通电流的关系。其中，比较在热处理时生成硅化物的TFT和通过未生成硅化物进行热处理的TFT。
样品A是源极区域和漏极区域包含硅化物，且由多晶硅锗(Ge浓度40原子％)构成的TFT。样品B是源极区域和漏极区域包含硅化物，且由多晶硅构成的TFT。相反，样品C是源极区域和漏极区域不包含硅化物，且由多晶硅锗(Ge浓度40原子％)构成的TFT。样品D是源极区域和漏极区域不包含硅化物，且由多晶硅构成的TFT。在图6中，比较样品A和样品C，样品B和样品D，可知通过形成硅化物，相对降低得到规定导通电流用的热处理温度。
[实施例5]
(a5)首先，通过等离子体CVD法或减压CVD法，在玻璃衬底1的SiO2层(内涂层)2上形成厚度为100nm的a-Si层3(图7A)。
(b5)其次，通过对a-Si层3进行光刻和腐蚀，去除对应于源极区域和漏极区域的区域3a、3b以外的区域(图7B)。
(b5’)接着，在用稀氟酸腐蚀去除a-Si层3a、3b表面的自然氧化膜后，迅速通过等离子体CVD法形成厚度为50nm左右的a-Si层3c。另外，在氮气气氛下以450度对该层进行脱氢处理。a-Si层中对应于源极区域和漏极区域的区域3a、3b厚(厚度为150nm)，此外的部分薄(厚度为50nm)(图7C)。
(b5”)并且，通过使用将XeCl、KrF等作为激发气体的激元激光的激光退火，进行a-Si层3的熔融结晶(p-Si化)，通过光刻和腐蚀，形成岛状的p-Si层4。该岛状的p-Si层4中由源极区域和漏极区域构成的部分相对厚，而连接两区域的区域相对薄(图7D)。
之后，进行实施例1中的(c1)-(l1)(参照图1、图2)。由此，得到厚膜化的源极区域和漏极区域中包含硅化物的TFT。
在本实施例中，因为源极区域和漏极区域相对厚膜化，所以在源极区域和漏极区域中，可不存在于与两区域之间存在的区域的接合部中来容易地形成硅化物。当从接合部中排除硅化物时，可实现良好的接合。另外，因为可防止硅化物变为漏泄电流的发生源，所以可抑制截止电流的增大。
[实施例6]
(a6)首先，通过等离子体CVD法或减压CVD法，在玻璃衬底1的SiO2层(内涂层)2上形成厚度为150nm的a-Si层3(图8A)。
(b6)其次，通过光刻和腐蚀，形成薄膜化的a-Si层3d，使对应于沟道区域和LDD区域的区域(连接源极区域和漏极区域的区域)厚度为50nm左右(图8B)。之后，用稀氟酸腐蚀去除该层表面的自然氧化膜，并在氮气气氛下以450度进行脱氢处理。
(b5’)接着，通过使用将XeCl、KrF等作为激发气体的激元激光的激光退火，进行a-Si层3的熔融结晶(多晶硅化)，通过光刻和腐蚀，形成岛状的p-Si层4。该岛状的p-Si层4中由源极区域和漏极区域构成的部分相对厚，而连接两区域的区域相对薄(图8C)。
之后，进行实施例1中的(c1)-(l1)(参照图1、图2)。根据本实施例，与实施例5相同，可得到厚膜化的源极区域和漏极区域中包含硅化物的TFT。在本实施例中，一次完成a-Si的成膜。该TFT也具有良好的接合，可抑制截止电流的增大。
在实施例5、6中，虽然使用金属层来形成硅化物，但对于通过注入金属离子来生成硅化物的TFT，也可得到同样的效果。
在本实例(实施例)6中测定抑制硅系列半导体层的各区域厚度的TFT的导通电流和截止电流。图9中表示将包含硅化物的源极区域和漏极区域的厚度设为一定(100nm)的情况下的沟道区域厚度与导通电流和截止电流的关系。如图9所示，当沟道区域的厚度大于40nm小于70nm时，可同时实现高的导通电流和低的截止电流。
图10中表示将沟道区域(正确地应为沟道区域和LDD区域)的厚度设为一定(50nm)的情况下的包含硅化物的源极区域和漏极区域的厚度与导通电流和截止电流的关系。如图10所示，当源极区域和漏极区域的厚度大于100nm时，可同时实现高的导通电流和低的截止电流。
由图9和图10可知，当沟道区域的厚度大于40nm小于70nm、包含硅化物的源极区域和漏极区域的厚度大于100nm时，可得到充分的导通电流和充分低的截止电流，成为具有良好驱动特性的薄膜晶体管。
[实施例7]
在本实施例中，说明将同时进行硅化物的生成和a-Si的结晶的方法适用于在膜厚中产生差别的a-Si层的实例。
首先，通过等离子体CVD法或减压CVD法，在玻璃衬底的SiO2层(内涂层)上形成厚度为100nm的a-Si层，在氮气气氛下以450℃进行退火后，进行脱氢处理。接着，通过溅射法形成厚度约为20nm的金属层(钛膜)，并布图钛膜，以在源极区域和漏极区域构成的位置上残留膜。接着，将源极区域和漏极区域以外的a-Si层腐蚀约50nm左右，在该层中产生厚度差。
另外，去除用于腐蚀的光刻胶膜，使用将XeCl、KrF等作为激发气体的激元激光进行激光退火。通过该激光退火，边在a-Si层上生成金属硅化物(硅化钛)，边熔融结晶该层。
之后，例如与上述实施例相同，顺序形成栅极绝缘膜等(例如顺序进行实施例3中的d3-h3和实施例1中的j1-l1)。
当在以后的工序中注入杂质离子时，非结晶注入了离子的硅系列半导体层，但也可通过之后的加热工序来再次结晶该非结晶部分。即使在该加热工序中，因为将硅化物用作晶核，所以热处理温度低。
如本实施例所述，当通过金属层照射激光时，或从事先向半导体层的表层中注入钛离子开始照射激光时，通过激光照射生成硅化物。当连接金属层和通过激光照射熔融的半导体层时，可容易形成硅化物。
[TFT膜结构的示例]
可通过实施例1、2来制造图11所示的TFT。在实施例2中，可通过控制钛离子的注入来控制硅化物部的深度。
在该TFT中，在玻璃衬底1的内涂层2的表面上顺序积累半导体层20、栅极绝缘层5、栅极6、夹层绝缘层14、钝化膜18。半导体层20包括位于栅极6正下方的沟道区域7、配置成夹持沟道区域7的杂质浓度高的源极区域(n+区域)11、配置在沟道区域7和源极区域10与漏极区域11之间的杂质浓度低的区域(LDD区域、n-区域)9a、9b。
在源极区域10和漏极区域11的表面中分别存在硅化物部13a、13b。在该TFT中，形成为硅化物部13a、13b与源极17a或漏极17b连接。源极17a和漏极17b分别通过贯通栅极绝缘层5和夹层绝缘层4的接触孔与源极区域10和漏极区域11连接。
在图12所示的TFT中，除硅半导体层20中源极区域10和漏极区域11比其它区域膜厚外，与图11所示的TFT相同。通过实施例5、6的制造方法可得到该TFT。
[实施例8]
在本实施例中，说明在栅极的侧面上配置绝缘性侧壁(side wall)的TFT。如图13所示，当配置侧壁21a、21b时，可提供绝缘性提高、截止电流小的TFT。
侧壁在例如第一次掺杂后，通过等离子体CVD法形成厚度约为500nm的氧化硅膜，之后，在充分确保与多晶硅的腐蚀选择比的条件下，若通过干腐蚀法各向异性地腐蚀，则可在栅极的侧面上自调整地形成氧化硅膜。
侧壁不限于氧化硅膜，也可是氧化硅膜与氮化硅膜的叠层膜。此时，与栅极或栅极绝缘膜的紧密性良好的氧化硅膜最好位于栅极等侧。
除形成侧壁外，可用与实施例1、2中说明的方法相同地制造图13所示的TFT。
侧壁在栅长(图13中的GL)为2微米的情况下的绝缘性提高上具有大的效果。
本发明不限于以上说明的实例，例如也可是如下的TFT。
(1)除了顶栅极型外，也可是底栅极型的TFT。
(2)不限于n沟道型TFT，也可是使用硼等作用杂质的p沟道型TFT。
(3)也可在沟道区域和源极区域与漏极区域之间配置与沟道区域的杂质浓度相同浓度的区域(可不形成LDD区域)。
(4)在硅系列半导体层中，不仅多晶硅或多晶硅锗，也可使用多晶硅锗碳。
(5)也可使用多晶硅锗碳，作为栅极。当将其作用栅极时，可能在p型TFT中使用p型栅极，在n型TFT中使用n型栅极。因此，可降低阈值电压。
如上所述，根据本发明，通过硅系列半导体层的热处理，生成硅化物。因为该硅化物作用晶核，所以可以比以前低的温度来结晶硅系列半导体层。因此，即使是细微的TFT，驱动特性的离散也变少。通过使用该TFT，可廉价提供小型轻量的液晶显示装置或有机EL显示装置。

Claims (23)

1.一种薄膜晶体管，包括：
硅系列半导体层，包含沟道区域和配置成夹持所述沟道区域的源极区域和漏极区域；
源极，电连接于所述源极区域上；
漏极，电连接于所述漏极区域上；和
栅极，与所述源极和所述漏极绝缘，
其特征在于：所述源极区域和所述漏极区域包含硅化物。
2.根据权利要求1所述的薄膜晶体管，其特征在于：硅系列半导体层包含硅和锗。
3.根据权利要求1所述的薄膜晶体管，其特征在于：源极区域和漏极区域包括硅和锗，沟道区域为硅层。
4.根据权利要求3所述的薄膜晶体管，其特征在于：源极区域和漏极区域中的锗浓度大于1原子％、小于80原子％。
5.根据权利要求1所述的薄膜晶体管，其特征在于：至少在源极区域中的与源极的界面和漏极区域中与漏极的界面上形成硅化物。
6.根据权利要求5所述的薄膜晶体管，其特征在于：在除去源极区域中的与源极的界面和漏极区域中与漏极的界面之外的界面上不形成硅化物。
7.根据权利要求1所述的薄膜晶体管，其特征在于：当沿硅系列半导体层的厚度方向观察时，沟道区域包含比源极区域和漏极区域中包含硅化物的任一部分薄的部分。
8.根据权利要求1所述的薄膜晶体管，其特征在于：当沿硅系列半导体层的厚度方向观察时，源极区域和漏极区域中包含硅化物的部分的厚度为大于100nm，沟道区域包含厚度大于40nm、小于70nm的部分。
9.根据权利要求1所述的薄膜晶体管，其特征在于：硅系列半导体层在沟道区域和源极区域之间以及所述沟道区域和漏极区域之间还分别包含杂质浓度比所述沟道区域高、但比所述源极区域和所述漏极区域低的区域。
10.根据权利要求1所述的薄膜晶体管，其特征在于：还包含配置成连接到至少栅极的彼此相对的一对侧面上的绝缘性侧壁。
11.根据权利要求10所述的薄膜晶体管，其特征在于：侧壁连接的一对侧面之间的距离小于2微米。
12.一种薄膜晶体管的制造方法，该薄膜晶体管包括：
硅系列半导体层，包含沟道区域和配置成夹持所述沟道区域的源极区域和漏极区域；
源极，电连接于所述源极区域上；
漏极，电连接于所述漏极区域上；和
栅极，与所述源极和所述漏极绝缘，
其特征在于，该方法包括：
形成硅系列半导体层的工序；
向所述硅系列半导体层的至少所述源极区域和所述漏极区域构成的区域中注入杂质离子的工序；和
通过加热所述硅系列半导体层，结晶所述硅系列半导体层的至少一部分的加热工序，
通过所述加热工序的加热，在所述硅系列半导体层的所述源极区域和所述漏极区域中，生成硅化物。
13.根据权利要求12所述的薄膜晶体管的制造方法，其特征在于：在加热工序中，将硅系列半导体层加热到450℃以下。
14.根据权利要求12所述的薄膜晶体管的制造方法，其特征在于：硅系列半导体层包含硅和锗。
15.根据权利要求12所述的薄膜晶体管的制造方法，其特征在于：形成所述硅系列半导体层，当沿硅系列半导体层的厚度方向观察时，沟道区域包含比源极区域和漏极区域中包含硅化物的任一部分薄的部分。
16.根据权利要求12所述的薄膜晶体管的制造方法，其特征在于：还包括在栅极的侧面形成绝缘性侧壁的工序。
17.根据权利要求12所述的薄膜晶体管的制造方法，其特征在于：在加热工序前，还包含形成金属层以连接于硅系列半导体层上的工序，在所述加热工序中，由所述金属层中包含的金属和所述硅系列半导体层中包含的硅来生成硅化物。
18.根据权利要求17所述的薄膜晶体管的制造方法，其特征在于：在形成金属层的工序前，还包含形成绝缘层以覆盖部分硅系列半导体层的工序，在形成所述金属层的工序中，形成所述金属层，以连接于未由所述绝缘层覆盖的所述硅系列半导体层的表面上。
19.根据权利要求12所述的薄膜晶体管的制造方法，其特征在于：在加热工序前，还包括向硅系列半导体层中注入金属离子的工序，在所述加热工序中，由所述金属离子和所述硅系列半导体层中包含的硅来生成硅化物。
20.根据权利要求12所述的薄膜晶体管的制造方法，其特征在于：在注入杂质离子的工序前，还包括结晶形成为非结晶层的硅系列半导体层的工序，通过注入所述杂质离子，在源极区域和漏极区域中，非结晶化结晶后的硅系列半导体层的至少一部分。
21.根据权利要求12所述的薄膜晶体管的制造方法，其特征在于：在加热工序中，结晶形成为非结晶层的硅系列半导体层。
22.一种阵列衬底，包含权利要求1所述的薄膜晶体管和衬底，在所述衬底上配置所述薄膜晶体管。
23.一种图像显示装置，将权利要求1所述的薄膜晶体管作为象素开关元件。
CN02125200A 2001-05-30 2002-05-30 薄膜晶体管及其制造方法 Pending CN1388591A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2001163060 2001-05-30
JP163060/01 2001-05-30

Publications (1)

Publication Number Publication Date
CN1388591A true CN1388591A (zh) 2003-01-01

Family

ID=19006094

Family Applications (1)

Application Number Title Priority Date Filing Date
CN02125200A Pending CN1388591A (zh) 2001-05-30 2002-05-30 薄膜晶体管及其制造方法

Country Status (5)

Country Link
US (1) US20030030108A1 (zh)
KR (1) KR20020091815A (zh)
CN (1) CN1388591A (zh)
SG (1) SG115478A1 (zh)
TW (1) TW546846B (zh)

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7696072B2 (en) 2003-02-19 2010-04-13 Panasonic Corporation Method for introduction impurities and apparatus for introducing impurities
CN101207156B (zh) * 2006-12-20 2011-03-23 株式会社半导体能源研究所 半导体装置及其制造方法
US7981779B2 (en) 2003-10-09 2011-07-19 Panasonic Corporation Method for making junction and processed material formed using the same
US8101952B2 (en) 2008-03-27 2012-01-24 Samsung Mobile Display Co., Ltd. Thin film transistor, method of fabricating the same, and organic lighting emitting diode display device including the same
US8253141B2 (en) 2008-07-14 2012-08-28 Samsung Mobile Display Co., Ltd. Thin film transistor, method of fabricating the same, and organic light emitting diode display device including the thin film transistor
US8283668B2 (en) 2007-08-23 2012-10-09 Samsung Display Co., Ltd. Thin film transistor, method of fabricating the same, and organic light emitting diode display device including the same
US8318523B2 (en) 2008-04-11 2012-11-27 Samsung Display Co., Ltd. Thin film transistor, method of fabricating the same and organic light emitting diode display device having the same
CN101494242B (zh) * 2008-01-25 2012-12-19 三星显示有限公司 薄膜晶体管及其制备方法和有机发光二极管显示装置
US8513669B2 (en) 2007-08-22 2013-08-20 Samsung Display Co., Ltd. Thin film transistor including metal or metal silicide structure in contact with semiconductor layer and organic light emitting diode display device having the thin film transistor
US8790967B2 (en) 2007-05-31 2014-07-29 Samsung Display Co., Ltd. Method of fabricating polycrystalline silicon layer, TFT fabricated using the same, method of fabricating TFT, and organic light emitting diode display device having the same
WO2017177498A1 (zh) * 2016-04-13 2017-10-19 武汉华星光电技术有限公司 Tft基板及其制作方法
WO2018205303A1 (zh) * 2017-05-12 2018-11-15 惠科股份有限公司 显示面板和显示装置

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6175147B1 (en) * 1998-05-14 2001-01-16 Micron Technology Inc. Device isolation for semiconductor devices
KR100611224B1 (ko) * 2003-11-22 2006-08-09 삼성에스디아이 주식회사 금속 유도 측면 결정화 방법을 이용한 박막 트랜지스터 및그의 제조 방법
US7183187B2 (en) * 2004-05-20 2007-02-27 Texas Instruments Incorporated Integration scheme for using silicided dual work function metal gates
US20080194086A1 (en) * 2004-06-04 2008-08-14 Yuichiro Sasaki Method of Introducing Impurity
US7575959B2 (en) 2004-11-26 2009-08-18 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
US7381586B2 (en) 2005-06-16 2008-06-03 Industrial Technology Research Institute Methods for manufacturing thin film transistors that include selectively forming an active channel layer from a solution
KR100883350B1 (ko) * 2006-12-04 2009-02-11 한국전자통신연구원 쇼트키 장벽 박막 트랜지스터 제조방법
US9177811B2 (en) 2007-03-23 2015-11-03 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
KR102207028B1 (ko) * 2012-12-03 2021-01-22 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
JP6250883B2 (ja) 2013-03-01 2017-12-20 株式会社半導体エネルギー研究所 半導体装置
CN105140130B (zh) * 2015-09-29 2018-01-19 信利（惠州）智能显示有限公司 低温多晶硅薄膜晶体管及其制备方法
JP7054797B2 (ja) * 2017-11-28 2022-04-15 パナソニックＩｐマネジメント株式会社 半導体装置およびその製造方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5168072A (en) * 1990-10-12 1992-12-01 Texas Instruments Incorporated Method of fabricating an high-performance insulated-gate field-effect transistor
JP2845303B2 (ja) * 1991-08-23 1999-01-13 株式会社 半導体エネルギー研究所 半導体装置とその作製方法
JP3472231B2 (ja) * 1992-10-09 2003-12-02 株式会社半導体エネルギー研究所 半導体装置
JP3378280B2 (ja) * 1992-11-27 2003-02-17 株式会社東芝 薄膜トランジスタおよびその製造方法
JPH10154815A (ja) * 1996-11-25 1998-06-09 Furontetsuku:Kk 薄膜トランジスタおよびその製造方法とそれを用いた液晶表示装置
JPH11111992A (ja) * 1997-09-30 1999-04-23 Toshiba Corp 薄膜トランジスタ、相補型薄膜トランジスタ、および薄膜トランジスタの製造方法
JPH11261076A (ja) * 1998-03-13 1999-09-24 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
US6331476B1 (en) * 1998-05-26 2001-12-18 Mausushita Electric Industrial Co., Ltd. Thin film transistor and producing method thereof
JP4859266B2 (ja) * 1999-01-05 2012-01-25 エルジー ディスプレイ カンパニー リミテッド 薄膜トランジスタとその製造方法および液晶表示装置
JP4034479B2 (ja) * 1999-07-07 2008-01-16 エルジー フィリップス エルシーディー カンパニー リミテッド 薄膜トランジスタ基板および液晶表示装置

Cited By (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7696072B2 (en) 2003-02-19 2010-04-13 Panasonic Corporation Method for introduction impurities and apparatus for introducing impurities
US7709362B2 (en) 2003-02-19 2010-05-04 Panasonic Corporation Method for introducing impurities and apparatus for introducing impurities
US7741199B2 (en) 2003-02-19 2010-06-22 Panasonic Corporation Method for introducing impurities and apparatus for introducing impurities
US8222128B2 (en) 2003-02-19 2012-07-17 Panasonic Corporation Method for introducing impurities and apparatus for introducing impurities
US7981779B2 (en) 2003-10-09 2011-07-19 Panasonic Corporation Method for making junction and processed material formed using the same
CN101207156B (zh) * 2006-12-20 2011-03-23 株式会社半导体能源研究所 半导体装置及其制造方法
US8790967B2 (en) 2007-05-31 2014-07-29 Samsung Display Co., Ltd. Method of fabricating polycrystalline silicon layer, TFT fabricated using the same, method of fabricating TFT, and organic light emitting diode display device having the same
US8513669B2 (en) 2007-08-22 2013-08-20 Samsung Display Co., Ltd. Thin film transistor including metal or metal silicide structure in contact with semiconductor layer and organic light emitting diode display device having the thin film transistor
US8283668B2 (en) 2007-08-23 2012-10-09 Samsung Display Co., Ltd. Thin film transistor, method of fabricating the same, and organic light emitting diode display device including the same
CN101494242B (zh) * 2008-01-25 2012-12-19 三星显示有限公司 薄膜晶体管及其制备方法和有机发光二极管显示装置
US8436360B2 (en) 2008-03-27 2013-05-07 Samsung Display Co., Ltd. Thin film transistor, method of fabricating the same, and organic lighting emitting diode display device including the same
US8101952B2 (en) 2008-03-27 2012-01-24 Samsung Mobile Display Co., Ltd. Thin film transistor, method of fabricating the same, and organic lighting emitting diode display device including the same
US8318523B2 (en) 2008-04-11 2012-11-27 Samsung Display Co., Ltd. Thin film transistor, method of fabricating the same and organic light emitting diode display device having the same
US8253141B2 (en) 2008-07-14 2012-08-28 Samsung Mobile Display Co., Ltd. Thin film transistor, method of fabricating the same, and organic light emitting diode display device including the thin film transistor
WO2017177498A1 (zh) * 2016-04-13 2017-10-19 武汉华星光电技术有限公司 Tft基板及其制作方法
WO2018205303A1 (zh) * 2017-05-12 2018-11-15 惠科股份有限公司 显示面板和显示装置
US11092864B2 (en) 2017-05-12 2021-08-17 HKC Corporation Limited Display panel and display device

Also Published As

Publication number Publication date
KR20020091815A (ko) 2002-12-06
SG115478A1 (en) 2005-10-28
TW546846B (en) 2003-08-11
US20030030108A1 (en) 2003-02-13

Similar Documents

Publication Publication Date Title
CN1388591A (zh) 薄膜晶体管及其制造方法
CN1041872C (zh) 半导体器件及其制造方法
CN1134068C (zh) 半导体器件及其制造方法
CN1085887C (zh) 制造半导体器件的方法
CN1146955C (zh) 半导体器件的制造方法
CN1135608C (zh) 半导体器件的制造方法
CN1208807C (zh) 半导体器件及其制造方法
CN1244891C (zh) 有源矩阵显示器
CN1292489C (zh) 半导体装置及其制造方法
CN1143362C (zh) 制造半导体器件的方法
CN100342551C (zh) 半导体装置和制造半导体装置的方法
CN1274009C (zh) 薄膜半导体器件的制造方法
CN100350617C (zh) 半导体元件和使用半导体元件的半导体装置
CN1307730A (zh) 薄膜晶体管及其制造方法
CN1599961A (zh) 半导体装置及其制造方法
CN1085352A (zh) 半导体器件及其形成方法
CN1577891A (zh) 半导体装置以及其制造方法
CN1169026A (zh) 半导体薄膜，半导体器件及其制造方法
CN1196200C (zh) 半导体装置的制造方法
CN1237620C (zh) 半导体装置和半导体装置的制造方法
CN1673815A (zh) 显示装置及其制造方法
CN1134600A (zh) 制造薄膜晶体管的方法及设备

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication