TW546846B - Thin film transistor and method for manufacturing the same - Google Patents

Thin film transistor and method for manufacturing the same Download PDF

Info

Publication number
TW546846B
TW546846B TW091111243A TW91111243A TW546846B TW 546846 B TW546846 B TW 546846B TW 091111243 A TW091111243 A TW 091111243A TW 91111243 A TW91111243 A TW 91111243A TW 546846 B TW546846 B TW 546846B
Authority
TW
Taiwan
Prior art keywords
region
silicon
semiconductor layer
film transistor
layer
Prior art date
Application number
TW091111243A
Other languages
English (en)
Inventor
Narihiro Morosawa
Original Assignee
Matsushita Electric Ind Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Ind Co Ltd filed Critical Matsushita Electric Ind Co Ltd
Application granted granted Critical
Publication of TW546846B publication Critical patent/TW546846B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/456—Ohmic electrodes on silicon
    • H01L29/458—Ohmic electrodes on silicon for thin film silicon, e.g. source or drain electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H01L29/78621—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78684—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising semiconductor materials of Group IV not being silicon, or alloys including an element of the group IV, e.g. Ge, SiN alloys, SiC alloys
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays

Description

546846 A7 _____B7__ 五、發明說明（丨） [壬支術領域] 本發明係關於薄膜電晶體及其製造方法，以及使用該 薄膜電晶體之陣列基板、影像顯示裝置，例如主動矩陣型 液晶顯示裝置，主動陣列型有機電致發光(EL)顯示裝置。 [習知技術] 一直以來，作爲液晶顯示裝置等之像素開關元件，係 廣泛地使用將多結晶矽(Poly-Silicone)用於半導體層之薄膜 電晶體(TFT)。圖14，顯示了多結晶矽TFT之代表性結構 。此TFT，係在玻璃基板81上，形成有底塗層82，於此 層表面之既定位置形成有多結晶矽半導體層83。此半導體 層83，包含有通道區域84，以及以挾持此通道區域之方式 配置之源極區域85及汲極區域86。在通道區域84、源極 區域85及汲極區域86之間，分別有LDD(Lightly Doped Drain)區域87a，87b。多結晶矽83，除了接觸孔之外皆被 閘絕緣層88所覆蓋，在閘絕緣層88上之通道區域上方配 置有閘電極89。源極區域85以及汲極區域86，係連接於 透過接觸孔分別連接於兩區域源電極91a及汲電極91b。 爲了各電極間以及與上部構造之電氣絕緣，而形成有層間 絕緣膜90以及鈍化膜93。 以下，參照圖15及圖16，說明上述結構之薄膜電晶 體之製造方法。 ⑷首先，在基板81上之底塗層82表面，堆積非晶質 石夕以形成非晶質矽層(a-Si層）100。（圖16A) 3 木紙張尺度適用中國國家標準（CNS)A4規格（210 x 297公釐） (請先閱讀背面之注意事項再填寫本頁) 裝 -線 A7 546846 ____B7___ 五、發明說明（\ ) (b)接著，對此a-Si層100照射雷射光，使其溶融結晶 化（雷射退火），並藉由微影與蝕刻之圖案化，以彤成島狀( 孤立化)多晶矽層(P-Si層）101(圖16B)。 ⑷接著，以覆蓋島狀p-Si層101之方式形成閘絕緣層 88(圖 16C)。 ⑷接著，在閘絕緣層88上之通道區域上方形成閘電 極 89(圖 16D)。 ⑷接著，以閘電極89爲光罩，自基板上側方向，進 行低劑量雜質離子(例如磷離子）之摻雜(第一次摻雜），以使 除了 P-Si層101之閘電極89正下方以外之區域，成爲低 雜質濃度區域。此低雜質濃度區域即成爲n_區域102a， 102b，閘電極89正下方之區域成爲通道區域84(圖16E)。 ⑴接著，形成以將源極區域及汲極區域所形成之區域 爲開口之光阻罩30，然後自上側方向，進行高劑量雜質離 子（例如磷籬子）之摻雜(第二次摻雜）。藉此，在p-Si層之 通道區域84之兩側形成低雜質濃度之LDD區域87a，87b ’並在此兩側形成高雜質濃度之源極區域85以及汲極區域 86(圖 16F)。 (g) 接著，除去光阻罩，以例如600°C左右之高溫，進 行1小時左右之熱處理。藉此，將注入雜質離子時所產生 之源極區域85以及汲極區域86之結晶缺陷加以修復(結晶 化），且將雜質離子活性化（圖46G)。 (h) 接著，形成層間絕緣層90以覆蓋閘電極89(圖 1 6H)。 ____ 4 私紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） (請先閱讀背面之注意事項再填寫本頁) 裝--------訂---------線 546846 A7 __B7___ 五、發明說明（ ） ⑴接著，形成貫通層間絕緣層91以及閘絕緣層88之 接觸孔 103a，103b(圖 161)。 (j)然後，在接觸孔內部塡充入金屬以形成閘電極91a 以及汲電極91b，並形成鈍化膜93以覆蓋此等電極（圖 16J)。 如此，SP能獲得使用多結晶矽之薄膜電晶體(TFT)。此 TFT，由於係在半導體層中使用含有多數大直徑結晶粒之 多結晶矽，因此電子移動率爲10〜數l〇〇cm2/Vs，相當 筒。 此TFT，爲了在雜質離子注入後使半導體層結晶化(活 性化），因此必須以600°C左右以上高溫進行熱處理。實施 此種高溫熱處理後，由於注入源極區域、汲極區域以及 LDD區域之雜質離子容易擴散到通道區域，因此TFT間之 層區動特性之偏差現象會變大。 驅動特性之偏差現象，在TFT越細微時越明顯。因此 ，此偏差現象，在將多數細微之TFT配置在一個基板上之 影像顯示裝置中，會成爲一個大問題。 [發明內容] 本發明人，在矽晶系半導體層之熱處理製程中，發現 若在此層中生成矽化物的話，即能降低結晶化之溫度，而 完成了本發明。 亦即，本發明之TFT，具備含通道區域、以及夾著通 道區域配置之源極區域及汲極區域的矽系半導體層，電氣 5 紙張尺度適用中國國家標苹（CNS)A4規格（210 x 297公釐） ------------1 » ---I I L--訂--------- (請先閱讀背面之注意事項再填寫本頁) 546846 A7 _____B7_____ 五、發明說明（ ） 連接於源極區域的源電極，電氣連接於汲極區域的汲電極 ，以及與源電極及汲電極絕緣之閘電極，其特徵在於：源 極區域及汲極區域，包含有矽化物。 本發明，亦提供製造上述TFT之方法。此製造方法， 包含：形成矽系半導體層之製程，在矽系半導體層之至少 源極區域及汲極區域、注入雜質離子之製程，藉加熱矽系 半導體層、來使矽系半導體層之至少一部分結晶化之加熱 製程，藉加熱製程之中之加熱，於矽系半導體層之源極區 域及汲極區域生成矽化物。 由於在加熱製程中在層中生成矽化物的話，矽化物會 成爲結晶核而進行結晶化，因此可以較習知爲低之溫度來 進行矽系半導體層之結晶化，以實施例如結晶缺陷之修復
。因此，可以製造驅動特性之偏差現象較習知爲小之TFT 〇 此外，本說明書中，所謂矽系半導體層，係指包含矽 之半導體層，特別是矽以及與矽爲同族之元素之鍺之合計 • 量佔50原子％以上之半導體層。 [圖式之簡單說明] 圖1，係用以說明本發明之薄膜電晶體(TFT)之製造方 法例的流程圖。 圖2A〜圖2L，係分別用以進一步說明圖i所示之製 造方法的剖面圖。 圖3A〜圖3C，係分別用以說明圖1及圖2所示之製 6 私紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公楚) (請先閱讀背面之注意事項再填寫本頁) 裝--------訂---------線. 546846 A7 r-----^ 五、發明說明（） 造方法變更例的剖面圖。 圖4A〜圖4H，係分別用以說明圖1及圖2所示製造 方法之其他變更例的剖面圖。 圖5，係用以說明圖1及圖2所示之製造方法之其他 變更例的流程圖。 圖6，係顯示TFT之熱處理與ON電流之關係的圖。 圖7A〜圖7D，係分別用以說明圖1及圖2所示之製 造方法之再一變更例的剖面圖。 圖8A〜圖8C，係分別用以說明圖1及圖2所示之製 造方法之再一其他變更例的剖面圖。 圖9，係顯示通道區域之厚度與TFT之電流値之關係 的圖。 圖10，係顯示源極區域及汲極區域之厚度與TFT之電 流値之關係的圖。 圖11，係顯示本發明TFT之一例的剖面圖。 圖12，係顯示本發明TFT之其他例的剖面圖。 圖13，係顯示本發明TFT之再一其他例的剖面圖。 圖14，係習知TFT的剖面圖。 圖15，係顯示習知TFT之製造方法例的流程圖。 圖16A〜圖16J，係分別用以更爲詳細地說明圖15所 示之習知方法的剖面圖。 圖17，係顯示使用本發明TFT之液晶顯示裝置之—例 中的配線圖。 圖18，係顯示使用本發明TFT之有機EL顯示裝置之 7 --------------裝·—— Γ 请先閱讀背面之注急事項再填寫本頁) 訂. ·% 家標準（CNS)A4 規格（210 x 297 公« )一 ~ ~ 546846 A7 _______B7 五、發明說明（ι ) ——例中的配線圖。 [辛守號說明] 1 基板 2 底塗層 5 閘絕緣層 6 閘電極 7 通道區域 9a，9b LDD區域 10 源極區域 11 汲極區域 13a, 13b 矽化物區域 14 層間絕緣層 17a 源電極 17b 汲電極 18 鈍化膜 20 矽系半導體層 (請先閱讀背面之注意事項再填寫本頁) 裝 ----訂·-------* .
[發明之實施形態] 以下，說明本發明TFT之實施形態。 ί夕系半導體層，可以是多結晶矽，亦可包含矽及鍺。 若1爲後者時，以源極區域及汲極區域包含矽與鍺，通道區 域爲砂餍者較佳。藉由注入鍺，來使得源極區域與汲極區 域之帶隙（Band Gap)變小。 ___ 8 __ 本、紙張尺度適標準（CNS)A4規格（21〇 χ 297公爱]' 546846 A7 --—--____Β7 五、發明說明（〇 ) 源極區域及汲極區域中鍺濃度（Ge)最好在1原子％以 上、80原子％以下。Ge濃度比1原子％少時，無法充分得 至rJ Ge添加之效果，若Ge濃度超過80原子％以上，將因源 極區域等之缺陷會急遽的擴大，而導致TFT之特性大幅劣 化。Ge濃度之更佳範圍，爲20原子％以上，60原子％以 下。 包含矽與鍺之半導體層，可以爲矽鍺層，更具體而言 ’可以爲多結晶砂錯層。 矽化物最少要形成在源極區域中與源電極之界面，以 及在汲極區域中與汲電極之界面。若在與各電極之界面形 成矽化物，則源電極汲電極其與半導體層之接觸阻抗 (Contact阻抗）會降低。接觸阻抗之降低，會有ON電流增 大之效果。此時，在除了源極區域中與源電極之介面以及 在汲極區域中與汲電極之界面以外之界面，最好是不要形 成矽化物。換言之，在源極區域以及汲極區域之界面中， 石夕化物最好是形成於源極區域中與源電極之界面以及汲極 區域中與汲電極之界面。此乃爲了防止Off電流之增大。 爲了抑制Off電流，在源極區域與汲極區域中，與通 道區域接觸（j視情形爲LDD區域)的部分，最好是不形成矽 化物。特別是當源極區域與汲極區域分別包含有矽與鍺時 ，因爲其阻抗値比矽層還低，因此在形成矽化物之部分， 、須更加地注意。 當沿著矽系半導體層之厚度方向觀察時，通道區域最 好是能包含較源極區域及汲極區域中包含矽化物之任一部 (請先閱讀背面之注意事項再填寫本頁) t------— It--------
9 546846 A7 ___B7___ 五、發明說明（（） 分皆薄的部分。根據此較佳例，即能抑制形成矽化物所造 成之Off電流的增大。此外，當沿著上述厚度方向觀察時 ，源極區域與汲極區域中包含矽化物部分之厚度爲l〇〇nm 以上，通道區域包含厚度爲40nm以上、70nm以下的部分 者較佳。若根據此較佳例，即能容易的獲得具有充分之高 On電流及充分之低Off電流的TFT。 矽半導體層，其在通道區域與源極區域之間，以及通 道區域與汲極區域之間，分別進一步包含有：雜質濃度較 通道區域高、較源極區域及汲極區域低之區域，例如LDD 區域。 在閘電極之側面，亦可形成絕緣性之側壁(side wall)。 It匕側壁，最好是能以至少與閘電極互相對向之一對之側面 接觸之方式配置。此側壁，在減低Off電流時相當有效。 因此，在元件細微化時，例如當側壁所接觸之一對側面間 之距離在2μιη以下、特別是在ΐμιη以下時，如上述地形成 俱α壁較佳。另外，當將閘電極之側面定爲底面時之側壁厚 度（在矽半導體層之面內方向測定之厚度），則以Ιμιη以下 ，例如0.3〜0·5μιη者較佳。 加熱製程，係將矽半導體層加熱至450°C以下。若將 加熱溫度設在450°C以下的話，則作爲基板，由於可使用 退火玻璃或歪曲點溫度較低(例如在500°C以下)之玻璃基 板，因此可容易地提供廉價之製品。此外，加熱溫度之下 限，雖然沒有特別地限制，但是因爲結晶化之指向，所以 最好在350°C以上。 _____ 10 _ 才、紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） (請先閱讀背面之注意事項再填寫本頁) -uV -I^^m ϋ« n I n ϋ— K i 4 n· I n ϋ Βϋ n · 546846 A7 _______B7___ 五、發明說明（1 ) 本發明之製造方法，因爲上述理由，在沿著厚度方向 觀察矽系半導體層時，通道區域中，最好是能包含較源極 區域及汲極區域中包含矽化物之任一部分皆薄的部分。此 夕f ’亦可進一步包含在閘電極側面形成絕緣性側壁的製程 Ο 本發明之製造方法，可以在加熱製程前，進一步包含 將金屬層形成爲與矽系半導體層接觸之製程，在加熱製程 中，由金屬層中所包含之金屬與矽系半導體層中所包含之 石夕來生成矽化物（金屬矽化物）。此時，在形成金屬層之製 甲呈前’進一步實施以覆蓋部分矽系半導體層之方式形成絕 緣層(mask)的製程，在形成金屬層之製程中，將金屬層形 成爲接觸未被絕緣層所覆蓋之砂系半導體層之表面較佳。 It匕係爲了將矽化物形成於既定位置之故。接著，以和利用 一匕述絕緣層形成金屬層之區域相同區域相接觸之方式，形 成源(汲)電極亦可。 本發明之製造方法中，可進一步包含在加熱製程前， 方令矽系半導體層注入金屬離子之製程，由此金屬離子與矽 半導體層中所包含之砂，來形成石夕化物。 矽系半導體層形成於基板上。亦可不直接形成於基板 上，而透過底塗層來形成。 矽系半導體層，係形成爲非晶質(amorphous)層，可使 用結晶化之層來作爲此非晶質層。結晶化，係在加熱製程 前，例如在注入雜質離子之製程前，例如藉雷射退火來進 行。在結晶化後，注入雜質離子的話，則矽系半導體層之 11 度通用中國國家標準IcNSMd規格（210 X 297公釐） '~ (請先閱讀背面之注意事項再填寫本頁} --------訂--------I · 546846 A7 ___ B7______ 五、發明說明（1 ;) 至少一部分會產生結晶缺陷（非晶質化）。此時，源極區域 以及汲極區域中之結晶缺陷，係在加熱製程中加以修復(結 晶化）。 矽系半導體層，係形成爲非晶質層，此非晶質層之結 化可在上述加熱製程中進彳了。此時，非晶質全體之結晶 化與矽化物之生成在同一加熱製程中進行。同時進行非晶 質層全體之結晶化與矽化物之生成時的加熱，可以使用雷 I寸光之照射來進行。本發明之加熱製程中，沒有特別地限 定加熱方式。 本發明之一形態，係實施：在基板上形成矽系半導體 層之製程，於對應此層之源極區域及汲極區域之區域中注 入雜質離子之製程，於對應此層之源極區域及汲極區域之 區域表面至少一部分上形成金屬層之製程，以及藉對注入 了雜質離子且與金屬層接觸之矽半導體層進行加熱，使此 半導體層結晶化，且在此半導體層中使矽與金屬層中所含 之金屬反應以產生矽化物之製程。 若根據此方法，金屬由金屬層往矽半導體層擴散而與 石夕反應，然後生成矽化物。接著，此矽化物成爲結晶核， 糸吉晶成長。因此，即使是在比習知熱處理還低之溫度下， 亦可以修復矽系半導體層之結晶缺陷。此外，因爲矽化物 在源極區域及汲極區域之表層附近生成，因此其接觸阻抗 胃易變低。 此外，上述方法中，可以在金屬層形成前，先進行雜 質離子之注入，亦可在形成金屬層之後進行。 12 t氏張尺度通用中國國家標準（CNS)A4規格（210 X 297公釐） ""~ (請先閱讀背面之注意事項再填寫本頁) 裝------— —訂---------· 546846 A7 ___ _B7___ 五、發明說明（ ） ----------------- (請先閱讀背面之注意事項再填寫本頁) 本發明之另一形態，係實施：在基板上形成矽系半導 體層之製程，於對應此層之源極區域及汲極區域之區域中 注入雜質離子之製程，於對應此層之源極區域及汲極區域 之區域中注入金屬離子之製程，以及藉對注入了雜質離子 及金屬離子之矽系半導體層進行加熱，使此半導體層結晶 化’且在此半導體層中，將矽與金屬離子反應以產生矽化 物之製程。 此方法，由於亦係在矽系半導體層中生成矽化物，此 矽化物作用爲結晶核，因此可以用比習知還低之溫度來實 施結晶化。此方法，只要控制金屬離子之注入能量，即能 以任意濃度於源極區域及汲極區域之任意深度注入金屬離 子。因此，具有易於控制結晶化之優點。 此方法中，雜質離子之注入，可在金屬離子之注入前 進行’亦可在注入金屬離子後進行。又，亦可同時注入雜 質離子與金屬離子。 本發明之再一形態，係實施：於對應基板之源極區域 及汲極區域之區域之至少一部分上形成金屬層之製程，以 覆蓋此金屬層之方式形成矽系半導體層之製程，於對應此 層之源極區域及汲極區域之區域中注入雜質離子之製程， 以及藉對注入了雜質離子之矽系半導體層進行加熱，使此 半導體層結晶化，且在此半導體層中使矽與金屬層中所包 含之金屬反應以產生矽化物之製程。 此方法，由於亦係在層中生成矽化物，並將此矽化物 作用爲結晶核，因此可以用比習知還低之溫度來實施結晶 13 才、紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 546846 A7 _B7 _ 五、發明說明（p ) 化：。此方法，由於係先形成面積較小之金屬層，因此有能 容易地以高精度製造微細TFT之優點。 本發明之再一其他形態，係在形成矽系半導體層之製 甲呈中，係將矽系半導體層形成爲作爲通道區域之區域，較 t原極區域及汲極區域的各區域中之至少一部分還要薄。接 著1，將矽化物，形成於源極區域及汲極區域中上述至少一 咅ί3分處。根據此方法，可以容易地控制起因於矽化物之 Off電流。 如前所述，本發明之TFT，將矽化物配置成不與通道 區域接觸較佳。因此，上述各形態中，金屬層，最好是形 成在不與通道區域接觸之區域，金屬離子，以注入不與通 道區域接觸之區域較佳。 • 此外，膜厚度不同之矽系半導體層之形成方法，並無 牛寺別限制，例1如，可以在預先形成薄膜之後，僅再於此層 之源極區域及汲極區域之區域進一步形成膜即可。此外， 伊(1如在預先形成厚層之後，在除了此層之源極區域及汲極 區域以外之區域，除去層之一部分即可。 再者，於本發明之另一形態中，在形成爲矽半導體之 、源極區域以及汲極區域之區域上，可以更進一步地包含注 人鍺離子之製程。若依據此方法，可以製造源極區域以及 汲極區域爲矽鍺層，通道區域爲矽層之TFT。 本發明之TFT，可以適用在如下之裝置。以下之影像 震I示裝置，包含將本發明之TFT配置在基板上之陣列基板 〇 14 ___ 木紙張尺度適用中國國家標準（CNS)A4規格（210x 297公釐） -------------1 --- (請先閱讀背面之注意事項再填寫本頁) 訂： A7 546846 B7 五、發明說明（，Λ ) [液晶顯示裝置] 圖17所示之主動矩陣(Active Matrix)型液晶顯示裝置 1 〇〇，係藉由矩陣狀配置之轉換電晶體（Switching Transistor)113，來驅動對應此電晶體之液晶Η4。轉換電 晶體113，分別與聞線111、數據線112以及接地線115連 ί妾。各閘線1 11 ’與蘭線驅動電路1 〇 1連接’各數據線Η 2 ，與數據線驅動電路102相連接。使用本發明之TFT來作 爲交換電晶體113，即可以實現良好之顯示特性。 [有機EL顯示裝置] 圖18所示之有機EL顯示裝置200中，藉由矩陣狀配 之交換電晶體214以及保持電晶體115，來驅動對應此 電晶體之有機EL元件217。交換電晶體214，分別與閘線 211、數據線212連接，並且透過保持容量元件216與電源 糸泉213相連接。保持電晶體215，與交換電晶體214、電源 糸泉213、以及有機el元件217相連接。有機EL元件217 ’亦與接地線218相連接。各閘線211，與閛線驅動電路 201連接，各數據線212，與數據線驅動電路202相連接。 f吏用本發明之TFT來作爲交換電晶體214以及保持電晶體 215 ’即可以實現良好之顯示特性。 以卞，參照圖式，以具有LDD區域之Top Gate型薄 (閘長Ιμπι)爲例，說明本發明之實施形態。 才、紙張尺度---15 —___ β驾家標準（CNS)A4規格（21〇 x 297公釐） (請先閱讀背面之注意事項再填寫本頁)
4亡1 X -I· n n IB1 ϋ— m n n"-9 n in I n emm§ i ·1 I A7 546846 五、發明說明（…） [胃施形態1] (al)首先，使用電漿CVD法或是減壓CVD法，在玻 5离基板1之Si02層(底塗層)2上，形成厚度爲50nm之非晶 質矽層(a-Si層)3，進一步的在氮氣環境中，以450°C之溫 度進行脫氫化處理（圖2A)。 (bl)接著，使用以XeCl、KrF等爲激發氣體之準分子 雷射之雷射退火法，來進行a-Si層3之熔融結晶化(Poly-Silicone化），進一步進行微影與蝕刻等，在既定位置形成 島狀之多晶砂層(P-Si層)4(圖2B)。 (cl)接著，形成厚度lOOnm之Si02層來作爲閘絕緣層 5，以覆蓋p-Si層4(圖2C)。 (dl)進一步的，以濺鍍法等方式使MoW合金形成爲厚 度約4GG〜500nm之膜，再經微影與蝕刻，形成m〇W合金 層以作爲閘電極6(圖2D)。又，就閘電極而言，除了 MoW 合金外，亦可使用Ta與MoW合金之積層結構體。 (el)接著，以閘電極6作爲光罩，進行第1次之雜質 尹參雜。例如，以劑量5 X1012個/cm2注入磷離子。據此， 在閘電極6之正下方，即成爲沒有摻雜雜質之通道區域7 ’除了此通道區域7外之部分，則爲摻雜有雜質之η*"區域 8 a，8b(圖 2Ε)。 (Π)接著，在作爲源極區域及汲極區域之表面形成作 爲開口之光阻罩30，然後進行第2次雜質摻雜。如，以 齊！J量IX 1014個/cm2注入磷離子。據此，在第1次時摻雜 雜質離子而在第2次時未摻雜雜質離子之區域即成爲雜質 中國國家標準（CNS)A4規格（210497公釐) (請先閱讀背面之注意事項再填寫本頁)
· «ϋ n n ϋ 1 n n^--OJI n An n ·ϋ n ϋ n I 546846 A7 _ _B7 ___ 五、發明說明（ ） 濃度低的區域區域；LDD區域9a，9b)，而在2次皆摻 雜了雜質之區域即成爲雜質濃度高的區域(n+區域；源極區 域10、汲極區域11)(圖2F)。 (gl)進一步的，在除去光阻罩後，於源極區域及汲 極區域11上之閘絕緣層上，實施蝕刻，以使源極區域10 及汲極區域11表面之一部分露出（圖2G)。實施蝕刻之部 分，最好是與後述接觸孔之開口部，亦即與源電極及汲電 極之接合部相同之部分。 (hi)接著，在藉由蝕刻形成之開口部分，以濺鍍法等 ，形成約20nm左右厚度之鈦膜，來作爲金屬層12a，12b( 圖2H)。此外，除了鈦之外，亦可使用鈷、鎳等金屬層。 (il)接著，以例如450°C進行約1小時之熱處理。據此 ’鈦膜中之駄即擴散至源極區域及汲極區域內。然後，自 擴散之鈦與砂生成金屬矽化物（鈦矽化物），且生成之鈦矽 化物成爲結晶核，藉雜質離子之注入使得非晶質化之半導 體層結晶化。 之後’將未反應之金屬層(鈦膜）以120°C左右之酸(例 女口熱硫酸)加以去除。如此，即在源極區域10及汲極區域 11之表面附近，形成包含金屬矽化物之部分（矽化物部 )13a，13b(圖 21)。 又’圖21中，矽化物部13a，13b雖係以明確之境界線 予以區分’但視金屬之擴散程度，矽化物部之境界線不一 定要很明確（以下相同）。 (ji)接著，以覆蓋閘電極6之方式形成作爲層間絕緣層 17 拿、紙張尺度適用中國國家標奉（CNs)A4規格（21〇 χ 297公爱） -----1 —--I I i I · I I I I---II·· —--I---« (請先閱讀背面之注意事項再填寫本頁) 546846 A7 _B7 ____ 五、發明說明（Λ ) 14之矽酸膜（圖2J)。 (kl)接著，形成貫通層間絕緣層14(厚度300nm)以及 聞絕緣層5之接觸孔16a，16b(圖2k)。 (11)接著，形成作爲源電極17a及汲電極17b之鈦/1呂 膜(厚度80nm/4000nm)，再進一步形成作爲鈍化膜18之 石夕氮化膜(厚度500nm)。之後，在氫氣環境或氮氣環境中 ，以350°C左右進行1小時程度之熱處理。藉此，在多晶 石夕及多結晶砂與閘絕緣層之界面導入氫。如此，即能得到 t原極區域及汲極區域含矽化物之TFT。 上述製程(al)〜（11)彙整顯示於圖1。 由上述各製程所得之TFT，由於在與源(汲)電極接觸 之:源(汲)區域形成有矽化物，因此接觸阻抗低，On電流高 。此外，由於係一邊生成矽化物一邊進行結晶化，因此可 以降低熱處理之溫度。再者，由於設置了 LDD區域來抑制 熱載子(Hot Carrier)之發生，因此可以提高可靠度。 此外，各製程順序並不受上述限制。例如，雖係在第 2次雜質摻雜後形成金屬膜(鈦膜），但亦可在第2次摻雜前 先:形成金屬膜。如前所述，若在形成金屬層之後進行摻雜 白勺話，由於構成金屬層之金屬（鈦）與矽能有效率地混合， 因此可以改善鈦矽化物部之均質性。 [實施形態2] 本實施形態中，首先，係與實施形態1相同的，進行 (al)〜(el)(參照圖1，圖2)。 18 ^紙張尺度適用中國國家標準（CNS)A4規格（210 x 297公P - (請先閱讀背面之注意事項再填寫本頁) I --------訂---------線 ·! 546846 A7 --- —__B7__ _____ 五、發明說明（ ） (f2)接著，在作爲源極區域及汲極區域之區域表面， 形成作爲開口之光阻罩30，以進行第二次雜質摻雜。光阻 罩30，係以覆蓋閘電極6之方式形成。此摻雜，可藉由例 如以劑量lx 1014個/cm2注入磷離子來進行。如此，即形 成通道區域7，且形成LDD區域9a，9b，源極區域1〇及汲 極區域11(圖3A)。 (g2)接著，不去除光阻罩30，而注入金屬離子(鈦離子 )。以此方式注入鈦離子的話，即能在與第2次雜質離子摻 雜之區域（形成源極區域及汲極區域之區域)注入離子。此 外’可以使用鈷、鎳等其他金屬離子(圖3B)。 (h2)接著，除去光阻罩30，以例如450°C之溫度進行 約1小時之熱處理。據此，在源極區域10及汲極區域11 內矽與鈦離子產生反應，而形成鈦矽化物部13a，13b，使 ^辱因雜質離子之摻雜而非晶質化之半導體層結晶化（圖3C) 〇 之後，進行實施形態1中之⑴）〜(11)(參考圖1、圖2) 。如此，即會g獲得在源極區域及汲極區域中包含矽化物之 TFT。 本實施夥態中，由於不需要爲了形成金屬層而進行源( 汲)極區域之露出、或除去多餘之金屬層，因此可以將製造 過程簡略化。此外，若控制金屬離子之注入能量的話，則 由於能以任意濃度在源（汲)極區域之任意深度中注入金屬 離子，因此易於進行結晶化之控制。 此處，亦可在第2次雜質離子之摻雜前先注入金屬離 19 ---I-------.- - ---------訂---------線 (請先閱讀背面之注意事項再填寫本頁) 木纸張尺度適用中國國家標拳（CNS)A4規格（210 X 297公釐） 546846 A7 ---B7 _ 五、發明說明（ ） 子。此外，亦可同時進行第2次之雜質離子之注入與金屬 离隹子之注入。若是同時注入，即具有能提昇製造效率之優 顚占。 [實施形態3] (a3)首先，在玻璃基板1之3丨〇2層(底塗層)2上，以濺 鍍法，將厚度爲20nm之島狀金屬層(鈦膜）i2a，12b，形成 於對應後製程中所形成源極區域及汲極區域之位置。此處 ’亦可使用鈷、鎳等其他金屬來取代鈦(圖4A)。 (b3)接著，在金屬層(欽膜）12上，使用電漿CVD法或 是減壓CVD法，形成厚度爲50nm之非晶質砂層(a-Si層)3 ，然後在氮氣之環境下以45(TC之溫度進行脫氫氣處理（圖 4B)。 (c3)接著，使用以Xea、KrF等爲激發氣體之準分子 雷射之雷射退火法，進行a-Si層3之熔融結晶化(多晶矽化 )’再進一步的進行微影與蝕刻，形成島狀之p-Si層4(圖 4C) 0 (d3)進一步的，以覆蓋p-Si層4之方式，形成厚度 lOOnm之Si〇2層來作爲閘絕緣層5⑽4D)。 (e3)接著，以例如濺鍍法等方式使MoW合金形成爲厚 度約400〜500nm之膜，再經微影與蝕刻，形成閘電極6( 圖4E)。又，就閘電極而言，除了 m〇W合金外，亦可使用 Ta與MoW合金之積層結構體。 (f3)接著，以閘電極6作爲光罩，進行第1次之雜質 20 木纸張尺度適用中國國家標準（CNS)A4規格（210 x 297公釐） -------I------ I I I--,,--訂--------- (請先閱讀背面之注意事項再填寫本頁) 546846 A7 ___B7_ 五、發明說明（ ） 摻雜。例如，以劑量5X1012個/cm2注入磷離子即可。據 此，閘電極6之正下方，即成爲沒有摻雜雜質之通道區域 7，除了此通道區域7外之部分，則爲摻雜有雜質之n-區 域 8a，8b(圖 4F)。 (g3)進一步的，在作爲源極區域及汲極區域之區域形 成作爲開口之光阻罩30，然後進行第2次雜質摻雜。此摻 雜，例如係以劑量IX 10"個/cm2注入磷離子即可。據此 ，在第1次時摻雜雜質而在第2次時未摻雜雜質之區域即 成爲雜質濃度低的區域(LDD區域)9a，9b。又，2次皆摻雜 了雜質之區域即成爲雜質濃度高的區域(n+區域；源極區域 10、汲極區域11)(圖4G)。 (1ι3)接著，在除去光阻罩後，以450°C之溫度進行約1 小時之熱處理。藉此，使得源極區域10及汲極區域11內 之矽與鈦產生反應，而形成鈦矽化物部13a，13b(圖4H)。 接著，進行實施形態1中之(jl)〜(11)(參考圖1、圖2) 。如此，即能獲得在源極區域及汲極區域中包含矽化物之 TFT 0 本實施形態，由於係預先圖案化而形成金屬層，因此 具有易適用於微細TFT之優點。 [實施形態4] 本實施形態，如圖5所示，首先，係進行實施形態1 中之(al)〜（el)(參照圖1、圖2)。 (⑷接著，在作爲源極區域及汲極區域之表面形成作 21 ------------1 I ---------訂---------線 (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS)A4規格（210 x 297公釐） 546846 A7 —_B7 五、發明說明（^ ) (請先閱讀背面之注意事項再填寫本頁) 爲開口之光阻罩30，以進行第2次雜質摻雜。此摻雜，例 女D，以劑量1 X 1〇14個/cm2注入磷離子即可。據此，區分 爲LDD區域與源極區域、汲極區域等區域。 (f4’)接著，不除去光阻罩，而在進行第二次雜質摻雜 之相同位置，例如以劑量IX 1〇15個/cm2進行鍺離子之注 入。如此，在作爲源極區域與汲極區域中注入鍺離子，而 以多晶矽鍺構成源極區域與汲極區域。 之後，進行實施形態1中之(gl)〜（11)(參照圖1、圖2) 。如此，即能獲得源極區域及汲極區域由多晶矽鍺所構成 ，且包含矽化物之TFT。 本實施形態，由於源極區域及汲極區域係由帶隙較多 晶矽還小之多晶矽鍺所構成，因此可以很容易地除去堆積 在通道下部之載子。因此，能提供電子移動速度較高之 TFT 〇 丨線_ 本實施形態中，各製程之順序並不限定於如上所述， 例如，可以在第2次雜質離子之注入前，先注入鍺離子。 此外，亦可以在鈦膜形成之後，再注入鍺離子。若在形成 鈦膜之後再注入第2次雜質離子以及鍺離子的話，則鈦與 矽會有效率地混合，而能容易得到均質之鈦矽化物部。此 外，亦可以在第2次雜質離子注入之同時，注入鍺離子。 此外，亦可在對應LDD區域之區域亦注入鍺離子。此 時，在例如第1次雜質離子之注入後，注入鍺離子即可。 此外，上述各製程，雖係使用金屬層來形成矽化物， 但不限於此，例如亦可使用如實施形態2中所說明般，使 22 木紙張尺度適用中國國家標準（CNS)A4規格（210 x 297公釐） A7 546846 五、發明說明（d ) 用金屬離子之注入。 (請先閱讀背面之注意事項再填寫本頁) 圖6中，顯示了以上述形態(實施形態句所製作之TFT 之熱處理溫度與On電流之關係。此處，係比較在熱處理 日寺生成矽化物之TFT，與不生成矽化物而進行熱處理之 TFT。 樣本A，係源極區域及汲極區域包含矽化物，且由多 晶矽鍺(Ge濃度40原子％)所構成之TFT。樣本B，係源極 區域及汲極區域包含矽化物，且由多晶矽所構成之TFT。 丰目對於此，樣本C，係源極區域及汲極區域不含矽化物， 且由多晶矽鍺（Ge濃度40原子％)所構成之TFT。樣本D， 係源極區域及汲極區域不含矽化物，且由多晶矽所構成之 TFT。圖6中，經比較樣本A、樣本B、樣本C、以及樣本 D，可知藉由矽化物之形成，用以獲得既定〇n電流所需之 熱處理溫度相對變低。 -線 [胃施形態5] (a5)首先，使用電漿CVD法或是減壓CVD法，在玻 璃基板1之Si02層(底塗層)2上，形成厚度爲100nm之a-Si 層 3(圖 7A)。 (b5)接著，藉由對a-Si層3進行微影與蝕刻，以除去 對應源極區域及汲極區域以外之區域3a，3b(圖7B)。 (b5’)接著，在將a-Si層3a，3b表面之自然氧化膜以稀 氣酸蝕刻去除後，迅速地使用電漿CVD法形成厚度50nm 左右之a-Si層3c。接著，將此層在氮氣環境中，以45(rc 23 木紙張尺复IS用中國國家標準（CNS)A4規格（210 x 297公釐)" ' 546846 B7 五、發明說明（7) 之溫度進行脫氫處理。a_Si層，在對應源極區域及汲極區 域之部分3a，3b即變得較厚（厚度UOnm) ’除此以外的部 分則變得較薄（厚度5〇nm)(圖7C)。 (b5，，)接著，使用以XeCl、KrF等爲激發氣體之準分 子^雷射之雷射退火法，進行a-Si層3之熔融結晶化(p-Si化 )，並進行微影與蝕刻，以形成島狀之p-si層4。此島狀之 p-Si層，在作爲源極區域及汲極區域之部分相對較厚’而 輿!·兩區域相連接之區域則相對較薄（圖7D)。 接著，進行實施形態1中之(cl)〜（U)(參照圖1、圖2) 。如此，即會g獲得在厚膜化之源極區域及汲極區域中包含 石夕化物之TFT。 本實施夥態中，由於源極區域及汲極區域被相對厚膜 丫匕，因此在源極區域及汲極區域中，將矽化物很容易地形 成爲，不存在於與兩區域間之區域的接合部分。從接合部 技巨除矽化物，即能實現良好之接合。此外，由於矽化物可 以防止成爲漏電流之發生源，因此可以抑制Off電流之增 六：。 [實施形態6] (a6)首先，使用電漿CVD法或是減壓CVD法，在玻 璃基板1之Si〇2層(底塗層)2上，形成厚度爲ι50ηπι之a_ Si 層 3(圖 8A)。 (b6)接著，藉進行微影與蝕刻，來形成對應通道區域 反LDD區域之區域(連接源極區域與汲極區域之區域)爲厚 24 用中國國家標準（CNS)A4規格（210 X 297公爱)— ---- (請先閱讀背面之注意事項再填寫本頁) 訂·.- -線 546846 A7 ___B7___ 五、發明說明（A ) (請先閱讀背面之注意事項再填寫本頁) 度50nm左右之薄膜化的a-Si層3d(圖8B)。接著，以稀氟 酸將此層表面之氧化膜去除，然後，在氮氣環境中’以 450°C之溫度進行脫氫處理。 (b6，)接著，使用以XeCl、KrF等爲激發氣體之準分子 雷射之雷射退火法，進行a-Si層3之熔融結晶化(P-Si化) ，並進行微影與蝕刻，以形成島狀之P-Si層4。此島狀之 P-Si層，在作爲源極區域及汲極區域之部分相對較厚，而 與兩區域相連接之區域則相對較薄(圖8C)。 接著，進行實施形態1中之(cl)〜（11)(參照圖1、圖2) 。根據本實施形態，與實施形態5相同，可以得到在厚膜 化之源極區域及汲極區域中包含矽化物之TFT。本實施形 態中，1次即完成a-Si之成膜。此TFT，亦有良好之接合 ，且可抑制Off電流之增大。 ，線. 又，實施形態.5、6中，雖係使用金屬層來形成矽化物 ，但藉由金屬離子之注入來生成矽化物之TFT，亦可得到 丰目同之效果。 又，亦測量了依據本形態（實施形態6)來控制矽半導體 層各區域厚度之TFT的On電流及Off電流。圖9中，顯 禾了將包含矽化物之源極區域及汲極區域之厚度固定 (1 OOnm)時，通道區域與On電流、Off電流之關係。如圖9 戶斤示，當將通道區域之厚度設爲4Gnm以上70nm以下時， 可以同時實現高On電流及低Off電流。 圖10中，顯示了將通道區域(正確地說，爲通道區域 及LDD區域）之厚度固定(50nm)時，包含矽化物之源極區 25 用中國國家標準（CNS)A4規格（210x 297公釐） 一 546846 A7 ____B7 __ 五、發明說明（外） 域及汲極區域之厚度與On電流、Off電流之關係。如圖 10所示，當將源極區域及汲極區域之厚度設爲lOOnm以上 時，可以同時實現高On電流及低Off電流。 根據圖9與圖1〇，可以確認若將通道區域之厚度設爲 40nm以上70nm以下，將包含矽化物之源極區域及汲極區 域之厚度設爲lOOnm以上時，可以得到具備有充分之On 電流及相當低之Off電流、並且有良好驅動特性之薄膜電 晶體。 [胃施形態7] 本實施形態，係說明將矽化物之生成與a-Si層之結晶 化同時進行之方法，應用於不同膜厚之a-Si層之例。 首先，使用電漿CVD法或是減壓CVD法，在玻璃基 板1之Si02層(底塗層)上，形成厚度約爲lOOnm之a-Si層 ，然後，在氮氣環境中，以450°C之溫度，進行脫氫氣處 理。接著，使用濺鍍法，形成厚度約爲20nm之金屬層(鈦 膜），並對鈦膜進行圖案化，以使作爲源極區域及汲極區域 之位置殘留鈦膜。接著，對除了源極區域及汲極區域以外 之a-Si層，實施約50nm程度乾蝕刻，使此層產生厚度差 〇 進一步的，除去蝕刻中所使用之光阻膜，並使用以 XeCl、KrF等爲激發氣體之準分子雷射進行雷射退火。藉 由此雷射退火，於a-Si層產生金屬矽化物(鈦矽化物），同 時將此層熔融結晶化。 26 木紙張尺复適用中國國家標準（CNS)A4規格（210 x 297公釐） (請先閱讀背面之注意事項再填寫本頁) -° 線 546846 A7 _____B7_____ 五、發明說明（Λ) 之後，與上述實施形態同樣的，依序形成閘絕緣膜(例 女口依序進行實施形態3之d3〜h3，以及實施形態1中之jl 又，在之後之製程中注入雜質離子的話，雖然注入離 子之矽半導體會非晶質化，但可藉由之後之加熱製程，使 It匕非晶質部分再度結晶化。此加熱製程中，由於矽化物亦 係作用爲結晶核，因此熱處理之溫度可以降低。 如本實施形態般，透過金屬層照射雷射光，或預先在 举導體層表層注入鈦離子後照射雷射光，即會因雷射光之 P祭射而生成矽化物。當金屬層與被雷射光照射而熔融之半 導體層接觸的話，即容易形成矽化物。 [TFT膜構造之例示] 圖11所示之TFT，可以使用實施形態1，2來製造。在 實施形態2中，藉控制鈦離子之注入，來控制矽化物之深 度即可。 此TFT，係在玻璃基板1上之底塗層2表面上，依序 層積半導體層20、閘絕緣層5、閘電極6、層間絕緣層14 、鈍化膜18。半導體層20，係由位於閘電極6正下方之通 道區域7，與夾著通道區域7配置、雜質濃度高之源極區 ί或(n+區域）10及汲極區域(n+區域）11，與配置在通道區域 7與源極區域10及汲極區域11之間、雜質濃度低之區域 (LDD區域、rT區域)9a，9b所構成。 在源極區域10及汲極區域11之表面，分別存在有砍 27 衣紙張尺复述用中國國家標準（CNS)A4規格（210 X 297公釐） (請先閱讀背面之注意事項再填寫本頁) i]·. -線· 546846 A7 ---------B7 ----- 五、务明說明（4 ) (請先閱讀背面之注意事項再填寫本頁) 化物部13a，13b。此TFT，其矽化物部13a，13b ’係形成爲 源電極17a或汲電極17b相接觸。源電極17a與汲電極 1 7b，係分別透過貫穿閘絕緣層5及層間絕緣層14之接觸 ?匕’連接於源極區域10及汲極區域11 ° 圖12所示之TFT，除矽半導體層20中之源極區域10 舆^汲極區域1 1較其他區域厚之外，與圖11所示之TFT相 同。此TFT，可藉由實施形態5、6之製造方法獲得。 [β施形態8] 本實施形態，係說明將絕緣性側壁(Side Wal1)配置於 聞電極側面之TFT。如圖13所示，若配置側壁21a，21b ，即能提供絕緣性能提昇、Off電流小之TFT。 •線· 側壁，例如可以在第1次雜質摻雜後，使用電漿CVD 法，形成厚度約500nm之矽氧化膜，接著，在能充分確保 舆多晶矽之蝕刻選擇比的條件下，使用乾蝕刻法對矽氧化 膜進行各向異性蝕刻的話，即能在閘電極側面自我整合形 成。 側壁，並不侷限於矽氧化膜，亦可以是矽氧化膜與氮 化:矽膜之層積膜。此時，可將與閘電極及閘絕緣膜有良好 密合性之矽氧化膜置於閘電極等側。 此外，圖13所示之TFT，除了形成側壁之外，可以實 施形態1，2說明之方法製造。 側壁在閘長度（圖13中之GL)在2μιη以下時，有大幅 提昇絕緣性之效果。 28 私紙張尺复逆用中國國家標準（CNS)A4規格（210 X 297公釐) ' 546846 A7 ____B7 __ 五、發明說明（y ) 本發明，並不限於以上說明之形態，亦可以是如下之 TFT。 (1) 非頂閘（Top Gate)型，而爲底閘（Bottom Gate)型之 TFT。 (2) 不限定爲η通道型之TFT，亦可是使用硼等來作爲 雜質之P通道型TFT。 (3) 可在通道區域與源極區域及汲極區域之間，配置與 通道區域之雜質濃度相同濃度之區域（可以不形成LDD區 域）。 (4) 矽系半導體層，可不使用多晶矽與多晶矽鍺，而使 用多晶ί夕鍺碳。 ⑴作爲閘電極，可使用多晶矽鍺。若閘電極使用此， 貝[]Ρ型TFT可以使用ρ型閘電極，η型TFT可以使用η型 聞電極。因此，可以減低臨界値電壓。 [發明效果] 如以上說明，若依據本發明，可藉由矽系半導體層之 熱處理而生成矽化物。此矽化物，由於係作用爲結晶核， 因此能以較習知技術還低之溫度來使矽系半導體層結晶化 。因此，即使是微細之TFT，其驅動特性之偏差現象亦會 減少。而使用此TFT，即能提供便宜之小型輕量液晶顯示 裝置與有機EL顯示裝置。 29 (請先閱讀背面之注意事項再填寫本頁) •線. 木紙張尺复述用中國國家標準（CNS)A4規格（210 x 297公釐）

Claims (1)

  1. 546846 B8 C8 D8 六、申^請專利範圍 (請先閲讀背面之注意事項再塡寫本頁) 1 · 一種薄膜電晶體，具備含通道區域、以及夾著前述 通道區域配置之源極區域及汲極區域的矽系半導體層，電 氣連接於前述源極區域的源電極，電氣連接於前述汲極區 域的汲電極，以及與前述源電極及前述汲電極絕緣之閘電 極，其特徵在於： 前述源極區域及汲極區域係含有矽化物。 2 ·如申請專利範圍第1項之薄膜電晶體，其中，矽系 半導體層係含有矽與鍺。 3 ·如申請專利範圍第1項之薄膜電晶體，其中，源極 區域及汲極區域係含有矽與鍺，通道區域爲矽層。 4·如申請專利範圍第3項之薄膜電晶體，其中，源極 區域及汲極區域之鍺濃度在1原子％〜80原子％。 5 ·如申請專利範圍第1項之薄膜電晶體，其中，矽化 物，係至少形成於源極區域中與源電極之界面，以及汲極 區域中與汲電極之界面。 6·如申請專利範圍第5項之薄膜電晶體，其中，除了 源極區域中與源電極之界面以及汲極區域中與汲極電極之 界面外的界面，未形成矽化物。 7 ·如申請專利範圍第1項之薄膜電晶體，其中，當沿 著矽系半導體層之厚度方向觀察時，通道區域係包含較源 極區域及汲極區域中含砂化物部分之任一者皆薄的部分。 8 ·如申請專利範圍第1項之薄膜電晶體，其中，當沿 著矽系半導體層之厚度方向觀察時，源極區域及汲極區域 中ί含矽化物部分之厚度在lOOnm以上，通道區域則含有厚 _________]___ 本紙張尺度適用中國國家標準（CNS)A4規格(210 X 297公釐) " 546846 C8 D8 六、中請專利範圍 度在40nm以上70nm以下的部分。 (請先閲讀背面之注意事項再塡寫本頁) 9 ·如申請專利範圍第1項之薄膜電晶體，其中，砍系 举導體層，在通道區域與源極區域之間以及前述通道區域 與汲極區域之間，分別含有雜質濃度高於前述通道區域、 低於前述源極區域及汲極區域的區域。 10 ·如申請專利範圍第1項之薄膜電晶體，其中，進 一步包含絕緣性側壁，此側壁係配置成至少與閘電極之彼 It匕對向之一對側面相接觸。 11 ·如申請專利範圍第10項之薄膜電晶體，其中，側 壁所接觸之一對側面間之距離在2μιη以下。 12 · —種薄膜電晶體之製造方法，該薄膜電晶體具備 含通道區域、以及夾著前述通道區域配置之源極區域及汲 極區域的矽系半導體層，電氣連接於前述源極區域的源電 極，電氣連接於前述汲極區域的汲電極，以及與前述源電 極及前述汲電極絕緣之閘電極，其特徵在於，包含： 形成矽系半導體層之製程； 在前述矽系半導體層之至少源極區域及汲極區域，注 入雜質離子之製程； 藉加熱前述矽系半導體層，來使前述矽系半導體層之 至少一部分結晶化之加熱製程； 藉前述加熱製程之中之加熱，於前述矽系半導體層之 源極區域及汲極區域生成矽化物。 13 ·如申請專利範圍第12項之薄膜電晶體製造方法， 其中，加熱製程係將矽系半導體層加熱至450°C以下。 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) A8B8C8D8 546846 六、申請專利範圍 14 ·如申請專利範圍第12項之薄膜電晶體製造方法， 其中，矽系半導體層係含矽與鍺。 (請先閲讀背面之注意事項再塡寫本頁) 15 ·如申請專利範圍第12項之薄膜電晶體製造方法， 其中，係將前述矽系半導體層形成爲，沿矽系半導體層之 厚度方向觀察時，通道區域包含較源極區域及汲極區域中 含矽化物部分之任一者皆薄的部分。 16 ·如申請專利範圍第12項之薄膜電晶體製造方法， 其中，進一步包含在閘電極之側面形成絕緣性側壁的製程 〇 17 ·如申請專利範圍第12項之薄膜電晶體製造方法， 其中，於加熱製程前，進一步包含將金屬層形成爲與矽系 半^導體層接觸之製程，在前述加熱製程中，由前述金屬層 中所含之金屬與前述矽系半導體層中所含之矽來生成矽化 物。 18 ·如申請專利範圍第17項之薄膜電晶體製造方法， 其中，進一步包含在形成金屬層之製程前，以覆蓋部分矽 系半導體層之方式形成絕緣層的製程，在形成前述金屬層 之製程中，係將金屬層形成爲接觸未被前述絕緣層所覆蓋 之前述矽系半導體層之表面。 19·如申請專利範圍第12項之薄膜電晶體製造方法， 其中，進一步包含在加熱製程前，於砂系半導體層注入金 屬離子之製程，前述加熱製程中，由前述金屬離子與前述 Ϊ夕系半導體層中所含之矽，來形成矽化物。 20 ·如申請專利範圍第12項之薄膜電晶體製造方法， 本紙張尺度適用中國國家標準（CNS)A4規格(210 X 297公釐) 546846 as C8 D8 六、中請專利範圍 其中，進一步包含在注入雜質離子之製程前，使作爲非晶 質層所形成之矽系半導體層結晶化之製程，藉由前述雜質 離子之注入，於源極區域以及汲極區域中，使結晶化之砂 系年導體層之至少一部分非晶質化。 21 ·如申請專利範圍第12項之薄膜電晶體製造方法， 其中，係於加熱製程中，使作爲非晶質層所形成之矽系半 導體層結晶化。 22 · —種陣列基板，其特徵在於： 包含申請專利範圍第1項之薄膜電晶體與基板，於前 述基板上，配置有前述薄膜電晶體。 23 · —種影像顯示裝置，其特徵在於： 包含有申請專利範圍第1項之薄膜電晶體以作爲像素 開關兀件。 (請先閲讀背面之注意事項再塡寫本頁) 本紙張尺度適用中國國家標準（CNS)A4規格(210 X 297公釐)
TW091111243A 2001-05-30 2002-05-28 Thin film transistor and method for manufacturing the same TW546846B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001163060 2001-05-30

Publications (1)

Publication Number Publication Date
TW546846B true TW546846B (en) 2003-08-11

Family

ID=19006094

Family Applications (1)

Application Number Title Priority Date Filing Date
TW091111243A TW546846B (en) 2001-05-30 2002-05-28 Thin film transistor and method for manufacturing the same

Country Status (5)

Country Link
US (1) US20030030108A1 (zh)
KR (1) KR20020091815A (zh)
CN (1) CN1388591A (zh)
SG (1) SG115478A1 (zh)
TW (1) TW546846B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7381586B2 (en) 2005-06-16 2008-06-03 Industrial Technology Research Institute Methods for manufacturing thin film transistors that include selectively forming an active channel layer from a solution

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6175147B1 (en) * 1998-05-14 2001-01-16 Micron Technology Inc. Device isolation for semiconductor devices
EP1596427A4 (en) * 2003-02-19 2009-06-10 Panasonic Corp PROCESS FOR INTRODUCING CONTAMINATION
TW200520063A (en) * 2003-10-09 2005-06-16 Matsushita Electric Ind Co Ltd Junction-forming method and object to be processed and formed by using the same
KR100611224B1 (ko) * 2003-11-22 2006-08-09 삼성에스디아이 주식회사 금속 유도 측면 결정화 방법을 이용한 박막 트랜지스터 및그의 제조 방법
US7183187B2 (en) * 2004-05-20 2007-02-27 Texas Instruments Incorporated Integration scheme for using silicided dual work function metal gates
JPWO2005119745A1 (ja) * 2004-06-04 2008-04-03 松下電器産業株式会社 不純物導入方法
US7575959B2 (en) 2004-11-26 2009-08-18 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
KR100883350B1 (ko) * 2006-12-04 2009-02-11 한국전자통신연구원 쇼트키 장벽 박막 트랜지스터 제조방법
JP5352081B2 (ja) * 2006-12-20 2013-11-27 株式会社半導体エネルギー研究所 半導体装置の作製方法
US9177811B2 (en) 2007-03-23 2015-11-03 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
KR100875432B1 (ko) * 2007-05-31 2008-12-22 삼성모바일디스플레이주식회사 다결정 실리콘층의 제조 방법, 이를 이용하여 형성된박막트랜지스터, 그의 제조방법 및 이를 포함하는유기전계발광표시장치
KR100889626B1 (ko) * 2007-08-22 2009-03-20 삼성모바일디스플레이주식회사 박막트랜지스터, 그의 제조방법, 이를 구비한유기전계발광표시장치, 및 그의 제조방법
KR100889627B1 (ko) * 2007-08-23 2009-03-20 삼성모바일디스플레이주식회사 박막트랜지스터, 그의 제조방법, 및 이를 구비한유기전계발광표시장치
KR100965260B1 (ko) * 2008-01-25 2010-06-22 삼성모바일디스플레이주식회사 박막트랜지스터, 그의 제조방법 및 이를 구비한유기전계발광표시장치
KR100982310B1 (ko) * 2008-03-27 2010-09-15 삼성모바일디스플레이주식회사 박막트랜지스터, 그의 제조방법, 및 이를 포함하는유기전계발광표시장치
KR100989136B1 (ko) * 2008-04-11 2010-10-20 삼성모바일디스플레이주식회사 박막트랜지스터, 그의 제조방법, 및 이를 포함하는유기전계발광표시장치
KR101002666B1 (ko) * 2008-07-14 2010-12-21 삼성모바일디스플레이주식회사 박막트랜지스터, 그의 제조방법, 및 이를 포함하는유기전계발광표시장치
KR102207028B1 (ko) * 2012-12-03 2021-01-22 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
JP6250883B2 (ja) 2013-03-01 2017-12-20 株式会社半導体エネルギー研究所 半導体装置
CN105140130B (zh) * 2015-09-29 2018-01-19 信利（惠州）智能显示有限公司 低温多晶硅薄膜晶体管及其制备方法
CN105702687A (zh) * 2016-04-13 2016-06-22 武汉华星光电技术有限公司 Tft基板及其制作方法
CN107359203A (zh) 2017-05-12 2017-11-17 惠科股份有限公司 显示面板和显示装置
JP7054797B2 (ja) * 2017-11-28 2022-04-15 パナソニックＩｐマネジメント株式会社 半導体装置およびその製造方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5168072A (en) * 1990-10-12 1992-12-01 Texas Instruments Incorporated Method of fabricating an high-performance insulated-gate field-effect transistor
JP2845303B2 (ja) * 1991-08-23 1999-01-13 株式会社 半導体エネルギー研究所 半導体装置とその作製方法
JP3472231B2 (ja) * 1992-10-09 2003-12-02 株式会社半導体エネルギー研究所 半導体装置
JP3378280B2 (ja) * 1992-11-27 2003-02-17 株式会社東芝 薄膜トランジスタおよびその製造方法
JPH10154815A (ja) * 1996-11-25 1998-06-09 Furontetsuku:Kk 薄膜トランジスタおよびその製造方法とそれを用いた液晶表示装置
JPH11111992A (ja) * 1997-09-30 1999-04-23 Toshiba Corp 薄膜トランジスタ、相補型薄膜トランジスタ、および薄膜トランジスタの製造方法
JPH11261076A (ja) * 1998-03-13 1999-09-24 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
US6331476B1 (en) * 1998-05-26 2001-12-18 Mausushita Electric Industrial Co., Ltd. Thin film transistor and producing method thereof
JP4859266B2 (ja) * 1999-01-05 2012-01-25 エルジー ディスプレイ カンパニー リミテッド 薄膜トランジスタとその製造方法および液晶表示装置
JP4034479B2 (ja) * 1999-07-07 2008-01-16 エルジー フィリップス エルシーディー カンパニー リミテッド 薄膜トランジスタ基板および液晶表示装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7381586B2 (en) 2005-06-16 2008-06-03 Industrial Technology Research Institute Methods for manufacturing thin film transistors that include selectively forming an active channel layer from a solution

Also Published As

Publication number Publication date
CN1388591A (zh) 2003-01-01
US20030030108A1 (en) 2003-02-13
KR20020091815A (ko) 2002-12-06
SG115478A1 (en) 2005-10-28

Similar Documents

Publication Publication Date Title
TW546846B (en) Thin film transistor and method for manufacturing the same
US7265393B2 (en) Thin-film transistor with vertical channel region
JP4802364B2 (ja) 半導体層のドーピング方法、薄膜半導体素子の製造方法、及び半導体層の抵抗制御方法
US8710588B2 (en) Implant free extremely thin semiconductor devices
TW200939353A (en) Method for fabricating super-steep retrograde well MOSFET on SOI or bulk silicon substrate, and device fabricated in accordance with the method
JP2006093715A (ja) 薄膜トランジスタの製造方法
TW451334B (en) Method for lateral etching with holes for making semiconductor devices
TW200807125A (en) Electronic device, display device and system for displaying images and fabrication method thereof
TW200924067A (en) Methods of fabricating crystalline silicon, thin film transistors, and solar cells
KR20080056581A (ko) 박막 트랜지스터의 제조방법
US6743689B1 (en) Method of fabrication SOI devices with accurately defined monocrystalline source/drain extensions
JP4707677B2 (ja) 半導体装置及びその製造方法
CN105140130B (zh) 低温多晶硅薄膜晶体管及其制备方法
JP2805590B2 (ja) 半導体装置の作製方法
JP2004200335A (ja) 絶縁ゲート型電界効果トランジスタを含む半導体装置及びその製造方法
JP2007525813A (ja) 犠牲注入層を用いて非晶質ではない超薄膜半導体デバイスを形成させるための方法
JP3347340B2 (ja) 薄膜トランジスタの製造方法
JP2003051600A (ja) 薄膜トランジスタ及びその製造方法
KR100586178B1 (ko) 쇼트키 장벽 관통 트랜지스터 및 그 제조방법
JP2004119636A (ja) 半導体装置およびその製造方法
JP2006310741A (ja) 半導体装置の製造方法及び半導体装置
JP3765936B2 (ja) 半導体装置の作製方法
TW200919587A (en) SOI device with pseudo gate-all-around and the method for making the same
JP3765975B2 (ja) 半導体装置
TWI281262B (en) Manufacturing method of thin film transistor

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MM4A Annulment or lapse of patent due to non-payment of fees