CN100342551C - 半导体装置和制造半导体装置的方法 - Google Patents

半导体装置和制造半导体装置的方法 Download PDF

Info

Publication number
CN100342551C
CN100342551C CNB031022847A CN03102284A CN100342551C CN 100342551 C CN100342551 C CN 100342551C CN B031022847 A CNB031022847 A CN B031022847A CN 03102284 A CN03102284 A CN 03102284A CN 100342551 C CN100342551 C CN 100342551C
Authority
CN
China
Prior art keywords
film
semiconductor film
crystal
crystal semiconductor
opening
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB031022847A
Other languages
English (en)
Other versions
CN1435897A (zh
Inventor
矶部敦生
山崎舜平
小久保千穗
田中幸一郎
下村明久
荒尾达也
宫入秀和
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of CN1435897A publication Critical patent/CN1435897A/zh
Application granted granted Critical
Publication of CN100342551C publication Critical patent/CN100342551C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • H01L27/1281—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor by using structural features to control crystal growth, e.g. placement of grain filters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H01L29/78675—Polycrystalline or microcrystalline silicon transistor with normal-type structure, e.g. with top gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H01L29/78621—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Recrystallisation Techniques (AREA)
  • Thin Film Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

为了提供由半导体元件或半导体元件组组成的半导体装置，其中在沟道形成区中具有尽可能少的晶粒边界的结晶半导体膜形成于绝缘表面上，其可以高速运转，其具有高的电流驱动性能，且其在元件之间更少波动。本发明的方法包括：在具有绝缘表面的衬底上形成有开口的绝缘膜；在绝缘膜上和开口之上形成具有任意形成的晶粒边界的非晶半导体膜或多晶半导体膜；通过融化半导体膜，将融化的半导体灌入绝缘膜的开口中，并晶化或重结晶半导体膜形成结晶半导体膜；除去在开口中的结晶半导体膜部分之外的结晶半导体膜以形成与结晶半导体膜的顶面接触栅绝缘膜和栅电极。

Description

半导体装置和制造半导体装置的方法
发明领域
本发明涉及由具有晶体结构的半导体膜形成的半导体装置以及制造半导体装置的方法，更具体地，涉及包括其沟道形成区由绝缘表面上的结晶半导体膜形成的场效应晶体管的半导体装置和制造该半导体装置的方法。
发明背景
已知在玻璃或其它绝缘膜衬底上形成非晶半导体膜并通过激光照射晶化膜的技术。由具有晶体结构的半导体膜(结晶半导体膜)制造的薄膜晶体管(下文中称作TFT)应用于平面显示装置(平板显示器)，典型地，液晶显示装置。
激光以重结晶半导体衬底中非晶层或被破坏的层或者半导体膜的技术的形式并以晶化形成于绝缘表面上的非晶半导体膜的技术的形式应用于半导体制造过程。通常使用的激光振荡器是以准分子激光器为代表的气体激光器或以YAG激光器为代表的固体激光器。
通过激光照射晶化非晶半导体膜的实例公开于JP 62-104117A中。这个实例中，激光扫描速度设定为束斑直径乘以每秒5000或更快以通过高速扫描把非晶半导体膜制成多晶膜而不完全融化膜。另一个已知的实例是用JP 08-195375A中公开的激光处理设备并在照射前用光学系统将激光处理成线形(linear)光束。
JP 2001-144027A公开了制造TFT的技术，其中采用诸如Nd:YVO4激光器的固体激光振荡器以便用其激光的二次谐波照射非晶半导体膜并形成比以前的技术中更大晶粒尺寸的结晶半导体膜。
然而，在绝缘表面上形成具有更少缺陷和晶粒边界、或亚晶粒(sub-grain)边界并且取向上更少波动的高质量结晶半导体膜的主流方法一直是膜在高温加热并融化之后单晶衬底上半导体膜的重结晶，其被认为是区域融化方法。
人们认为问题是该方法如已知的图形外延(graphoepitaxy)技术那样利用基础的级差(level difference)，并且晶体沿着级差生长以便在所得到的单晶半导体膜表面上留下级差。此外，单晶半导体膜不能用图形外延在具有相对低畸变点的玻璃衬底上形成。
另一方面，当形成于平坦表面上的非晶半导体膜通过激光照射晶化时，得到多晶并且诸如晶粒边界的缺陷随意地形成。因而不能得到具有同样取向的晶体。
晶粒边界有大量的晶体缺陷，其作为载流子的陷阱并认为是降低电子或空穴迁移率的原因。不可能形成没有伴随晶化产生的晶格不匹配、基础的热应变、以及半导体的体积收缩引起的缺陷、晶粒边界、或亚晶粒边界的半导体膜。因此，对于形成于绝缘表面上的结晶半导体膜不可能通过晶化或重结晶达到形成于单晶衬底上的MOS晶体管的质量而不粘结SOI(绝缘体上的硅)。
例如，当半导体膜形成于玻璃衬底上以建造TFT时，不考虑任意形成的晶粒边界排列TFT，因而TFT沟道形成区的结晶性不能严格地控制。任意形成的晶粒边界的晶体缺陷降低了性能并引起了元件之间性能的波动。
发明简述
考虑到上述问题产生了本发明，本发明的一个目的因而是提供由半导体元件或半导体元件组组成的半导体装置，其中沟道形成区中具有尽可能少晶粒边界的结晶半导体膜形成于绝缘表面上，其能高速运转、其具有高电流驱动性能、并在元件之间更少波动。
为了解决上述问题，本发明在具有绝缘表面的衬底上形成具有开口的绝缘膜、在绝缘膜上及开口之上形成具有任意形成的晶粒边界的多晶半导体膜或非晶半导体膜、并用结晶半导体膜形成填充开口的结晶半导体膜。为了详细地阐述，结晶半导体膜通过融化半导体膜、将融化的半导体灌入绝缘膜的开口、并晶化或重结晶半导体膜形成。然后结晶半导体膜除了处于开口中的结晶半导体的部分之外被除去。形成栅绝缘膜与结晶半导体膜的顶面接触并且在栅绝缘膜上形成栅电极。上述是本发明的特征。
可以通过绝缘衬底表面的直接刻蚀处理，或通过氧化硅膜、氮化硅膜、或氧氮化硅(silicon oxynitride)膜等的刻蚀处理形成开口。开口根据包括TFT的沟道形成区的岛状半导体膜的排列被定位，理想地，被定位以便与至少沟道形成区重合。开口在沟道长度的方向延伸。开口的宽度(当开口与沟道形成区重合时在沟道宽度方向)等于或大于0.01μm并等于或小于2μm，优选的，等于或大于0.1μm并等于或小于1μm。开口的深度等于或大于0.01μm并等于或小于1μm，优选的，等于或大于0.05μm并等于或小于0.2μm。
在早期阶段形成于绝缘膜上和开口之上的半导体膜是通过等离子体CVD、溅射、或减压CVD形成的多晶半导体膜或非晶半导体膜，或者是通过固相生长形成的多晶半导体膜。本发明中非晶半导体膜不仅指严格意义上完全非晶结构的膜而且指包括微小晶粒的膜或微晶半导体膜，并指在某些位置具有晶体结构的半导体膜。典型地，采用非晶硅膜。这之外，非晶锗硅膜、非晶碳化硅膜等也是可以采用的。术语多晶半导体膜指通过已知的方法晶化这些非晶半导体膜之一得到的膜。
融化和晶化半导体膜的方式(means)是发自气体激光振荡器或固体激光振荡器的脉冲振荡或连续波激光。激光用光学系统会聚成线形形状。激光的强度在纵向可以是均匀的，而在横向是可变的。用作光源的激光振荡器是矩形光束固体激光振荡器，片状(slab)激光振荡器特别地优选。另外，使用掺杂了Nd、Tm或Ho的棒的固体激光振荡器也可以被采用。具体地，它是使用了诸如用Nd、Tm或Ho掺杂的YAG、YVO4、YLF或YAlO3的晶体的固体激光振荡器和片状结构放大器的组合。所用的片状材料是诸如Nd:YAG、Nd:GGG(钆镓石榴石(gadoliniumgaliium garnet))或Nd:GsGG(钆钪镓石榴石(gadolinium scandiumgaliium garnet)的晶体。片状激光器的激光在这个片状激光介质中沿Z字型光路传播，重复全反射。
还可以用类似于上述激光的强光。例如，从卤素灯、氙灯、高压汞灯、金属卤化物灯、或准分子灯照射的光用镜面反射器、透镜等会聚以得到高能量密度的光。
半导体膜用会聚成线形形状的强光或激光照射并在纵向扩展。相对地移动激光照射位置和上面形成了结晶半导体膜的衬底时，激光在结晶半导体膜的整个表面或一部分上面行进以融化并晶化或重结晶结晶半导体膜。激光扫描方向设定为晶体管沟道长度方向或开口的纵向。这样晶体沿着激光扫描方向生长，并防止晶粒边界或亚晶粒边界横穿沟道长度方向。
如上所述制造的本发明的半导体装置特征在于具有开口的绝缘膜形成于具有绝缘表面的衬底上，形成于衬底上的结晶半导体膜的区域填充开口，以及沟道形成区置于填充区域中。本发明的半导体装置特征在于形成于绝缘表面之上的结晶半导体，其接触一对一种导电类型的杂质区、具有至少两个晶体取向并具有在平行于沟道长度方向的方向延伸而不形成晶粒边界的至少两个晶粒，以及在于结晶半导体膜在与结晶半导体膜厚度一样深的开口中。
本发明的另一个结构特征在于具有开口的绝缘膜形成于具有绝缘表面的衬底上，该开口在沟道长度方向延伸，形成于衬底上的结晶半导体膜的区域填充开口，沟道形成区置于填充区域中，以及开口与结晶半导体膜一样深或更深。
本发明有形成于绝缘表面之上的结晶半导体，其接触一对一种导电类型的杂质区、具有至少两个晶体取向并具有至少两个晶粒，在平行于沟道长度方向延伸而不形成晶粒边界，并且半导体装置有一种结构，其中沟道用结晶半导体膜形成，一导电层重叠于结晶半导体膜，而一绝缘膜插在其中，本发明特征在于结晶半导体膜在沟道宽度方向测量等于或大于0.01μm并等于或小于2μm，优选的等于或大于0.1μm并等于或小于1μm，且具有等于或大于0.01μm并等于或小于1μm的厚度，优选的等于或大于0.05μm以及等于或小于0.2μm，以及在于结晶半导体膜形成于与结晶半导体膜厚度一样深的开口中。
通过设定开口深度等于半导体膜的厚度，用强光或激光照射融化的半导体通过表面张力在开口(凹处)聚集并固化。结果是，半导体膜在开口(凸起)减薄以便使应力形变集中在减薄的区域。开口的侧面具有确定晶体取向为一定角度的作用。开口侧面相对于衬底表面的角度是5-90℃，优选的30-90℃。激光在平行于沟道长度方向的方向行进于半导体膜之上，从而基本上在沿着在该方向延伸的开口的特定晶体取向上定向晶体。
半导体膜通过激光或强光的照射融化之后，膜的固化从开口的侧面和底部相遇的区域开始，并且晶体生长从该区域开始。例如，热分析仿真在图39所示的绝缘膜(1)和绝缘膜(2)形成级差的坐标系中点A-D上进行。结果是，得到图40所示的性能。热传递到两个地方；恰好在半导体膜下面的绝缘膜(2)和半导体膜旁的绝缘膜(1)。因而温度在点B最快速地降低。第二快的是点A，依次是点C和点D。该仿真结果是当侧面的角度为45℃时。然而，定性的，当侧面角度为90℃时类似的现象将会发生。总之，伴随晶化的形变可以通过一次融化半导体膜、利用表面张力以将融化的半导体膜聚集在形成于绝缘表面上的开口中、并从开口的侧面和底部相遇的点附近开始晶体生长来集中在开口之外的区域。因此，填充开口的结晶半导体膜可以没有形变。
然后保留在绝缘膜上并包含晶粒边界和晶体缺陷的结晶半导体膜通过刻蚀除去。
如上所述的本发明使得指定形成诸如晶体管，特别是TFT的沟道形成区的半导体元件的位置成为可能，从而得到没有晶粒边界的结晶半导体膜。这消除了诸如任意形成的晶粒边界和晶体缺陷的波动起因，并提供性能上更少波动的TFT组或TFT。
附图简述
在随附的图中：
图1A-1E是说明本发明中晶化方法的图；
图2A-2E是详细说明晶化中结晶半导体膜的形式和开口形状的关系的垂直截面图；
图3A-3E是说明本发明中晶化方法的图；
图4A-4E是说明根据本发明制造TFT的过程的俯视图和垂直截面图；
图5A-5E是说明根据本发明制造TFT的过程的俯视图和垂直截面图；
图6A-6E是说明根据本发明制造TFT的过程的俯视图和垂直截面图；
图7A-7E是说明根据本发明制造TFT的过程的俯视图和垂直截面图；
图8A-8F是说明根据本发明制造TFT的过程的俯视图和垂直截面图；
图9A-9F是说明根据本发明制造TFT的过程的俯视图和垂直截面图；
图10A-10F是说明根据本发明制造TFT的过程的俯视图和垂直截面图；
图11A-11C是说明根据本发明制造的TFT结构的俯视图和垂直截面图；
图12A-12F是说明根据本发明制造的TFT结构的俯视图和垂直截面图；
图13是示出本发明中采用的激光照射设备样式的布置图；
图14A和14B是说明本发明中会聚成线形形状的激光和其扫描方向的图；
图15是根据本发明制造的半导体装置的外视图的实例；
图16是说明制造图15所示半导体装置像素部分的过程的俯视图；
图17是说明制造图15所示半导体装置像素部分的过程的俯视图；
图18是说明制造图15所示半导体装置像素部分的过程的俯视图；
图19是说明制造图15所示半导体装置像素部分的过程的俯视图；
图20A和20B是说明图19的像素部分结构的垂直截面图；
图21是扫面电镜(SEM)照片(Secco刻蚀之后)，其示出形成到150nm厚度并在具有170nm深级差和有着1.5μm间隔的1.5μm宽度凸起部分的基础绝缘膜上晶化的非晶硅膜的表面状态；
图22是扫面电镜(SEM)照片(Secco刻蚀之后)，其示出形成到150nm厚度并在具有170nm深级差和有着1.8μm间隔的1.8μm宽度凸起部分的基础绝缘膜上晶化的非晶硅膜的表面状态；
图23是示出形成于凹的部分晶体取向的EBSP映射(mapping)数据；
图24A-24G是示出半导体装置实例的图；
图25A-25D是示出投影仪实例的图；
图26A和26B是说明本发明中晶化方法的图；
图27是说明本发明中晶化方法的透视图；
图28是说明本发明中晶化方法的透视图；
图29是说明本发明中晶化方法的透视图；
图30是说明本发明中晶化方法的透视图；
图31A-31C是说明根据本发明制造TFT的过程的俯视图和垂直截面图；
图32A-32C是说明根据本发明制造TFT的过程的俯视图和垂直截面图；
图33A-33C是说明根据本发明制造TFT的过程的俯视图和垂直截面图；
图34A-34C是说明根据本发明制造TFT的过程的俯视图和垂直截面图；
图35A-35C是说明根据本发明制造TFT的过程的俯视图和垂直截面图；
图36A-36C是说明根据本发明制造的TFT实例的俯视图和垂直截面图；
图37A-37C是说明根据本发明制造的TFT实例的俯视图和垂直截面图；
图38A-38D是说明根据本发明制造的TFT实例的俯视图和垂直截面图；
图39是示出热分析仿真中所用结构的截面图；以及
图40是示出热分析仿真结果的图。
优选实施方案的详细说明
本发明的实施方案将参考附图详细说明。然而，本发明不限于下面的说明，本领域技术的人员将很容易理解本发明的细节和样式可以用各种方式修正而不背离本发明的精神和范围。因此，本发明不应受到下面实施方案内容的限制。
本发明在具有绝缘表面的衬底上形成有开口的绝缘膜，在绝缘膜上和开口之上形成具有任意形成的晶粒边界的多晶半导体膜和非晶半导体膜，并形成结晶半导体膜，用结晶半导体膜填充开口。该样式首先参考图27说明。
图27的透视图示出一种样式，其中通过图形化成型为带状的第二绝缘膜103-105和第一绝缘膜102形成于衬底101上。第二绝缘膜在这里画了3条带图形但是带的数目不限于3。衬底101是其表面被绝缘膜覆盖的商用非碱玻璃衬底、石英衬底、蓝宝石衬底、单晶衬底、或多晶半导体衬底。另外，衬底101可以是其表面用绝缘膜覆盖的金属衬底。
每个带状第二绝缘膜的宽度W1是0.1-10μm(优选的0.5-1μm)。相邻第二绝缘膜之间的间隙W2是0.1-5μm(优选的0.5-1μm)。每个第二绝缘膜的厚度与形成于其上的非单晶半导体膜的厚度一样，或更厚。级差不总是规则的周期性的出现，但是如果形成级差以适合包括TFT沟道形成区的岛状半导体区的形状和部位就足够了。因此，每个第二绝缘膜的长度L也不受限制，例如，如果第二绝缘膜足够长以形成TFT的沟道形成区就足够了。
第一绝缘膜由氮化硅或氮氧化硅(silicon nitroxide)形成。第二绝缘膜由氧化硅或氧氮化硅(silicon oxynitride)形成。氧化硅膜可以通过等离子体CVD使用四乙基原硅酸盐(tetraethyl orthosilicate)(TEOS)和O2的混合物形成。氮氧化硅膜可以通过等离子体CVD用SiH4、NH3、和N2O，或SiH4和N2O作为原料形成。
当开口附近的凹处和凸起如图27中用第一绝缘膜和第二绝缘膜形成时，理想地是适当地调节材料和膜形成条件以便于使第二绝缘膜的相对刻蚀速率更快并保证在刻蚀过程中的选择比。对于绝缘膜同样理想的是具有阻挡钠或其它碱金属离子的作用。第二绝缘膜形成的开口侧面相对于衬底表面的角度适当地设定在5-90°的范围，优选的30-90°。
如图28所示，具有50-200nm厚度的非晶半导体膜106覆盖由第一绝缘膜102和第二绝缘膜103-105组成的表面以及开口。非晶半导体膜由硅、硅和锗的合金或化合物、或者硅和碳的合金或化合物形成。
非晶半导体膜106用连续波激光照射以晶化。所采用的激光用光学系统会聚并扩展以具有线形形状。激光的强度在纵向上可以是均匀的，而在横向上是可变的。用作光源的激光振荡器是矩形光束固体激光振荡器，片状激光振荡器特别的优选。另外，可以采用使用掺杂了Nd、Tm或Ho的棒的固体激光器。具体地，是使用诸如掺杂了Nd、Tm或Ho的YAG、YVO4、YLF或YAlO3晶体的固体激光振荡器和片状结构放大器的组合。如图中箭头所示，激光在和线形形状的纵向交叉的方向行进。最理想的，激光在平行于基础绝缘膜上形成的带状图形纵向的方向行进。这里线形形状意味着纵向比横向长10倍或更多。
所用的片状材料是诸如Nd:YAG、Nd:GGG(钆镓石榴石)、或Nd:GsGG(钆钪镓石榴石)的晶体。片状激光器的激光在该片状激光介质中沿着Z字型光路传播，重复全反射。
考虑到非晶半导体膜的吸收系数，连续波激光的波长理想地是400-700nm。这个波段的光通过波长转换元件挑选基波的二次谐波或三次谐波得到。可采用的波长转换元件是ADP(磷酸二氢铵，ammoniumdihydrogen phosphate)、Ba2NaNb5O15(铌酸钠钡，barium sodiumniobate)、CdSe(硒化镉)、KDP(磷酸二氢钾)、LiNbO3(铌酸锂)、Se、Te、LBO、KB5等。LBO特别理想。在典型的实例中，使用Nd:YVO4激光振荡器(基波：1064nm)的二次谐波(532nm)。所采用的激光振荡模式是TEM00模式的单模。
在硅的情形中，其作为最合适的材料被选择，吸收系数为103-104cm-1的区域大多在可见光范围。当晶化在玻璃或其它高度透过可见光的物质形成的衬底上由硅形成到30-200nm厚度的非晶半导体膜时，半导体区可以通过具有400-700nm波长的可见光的照射被选择性的加热和晶化而不破坏基础绝缘膜。具体地，具有532nm波长的光在非晶硅膜中的穿透深度大约是100nm-1000nm，因而光可以充分地到达具有30-200nm厚度的非晶半导体膜106的内部。这意味着半导体膜可以从内部被加热，并且激光照射区中几乎整个半导体膜都可以被均匀的加热。
用激光照射融化的半导体通过表面张力聚集在开口中(凹的部分)。如图29所示半导体然后固化以得到几乎平坦的表面。晶体生长结束，并且晶粒边界或亚晶粒边界形成于第二绝缘膜上(在凸起部分)(图中阴影区110)。这样形成的是结晶半导体膜107。
之后，结晶半导体膜107如图30所示被刻蚀以形成岛状半导体区108和109。通过刻蚀，生长结束且晶粒边界或亚晶粒边界聚集的区域110通过刻蚀除去，从而只留下高质量的半导体区。栅绝缘膜和栅电极用岛状半导体区108和109形成，特别地，结晶半导体填充开口(凹的部分)从而沟道形成区定位在开口处。TFT通过这些步骤完成。
图2A-2E是概念性图，其示出关于通过本发明人进行的实验结果得到的晶化的知识。图2A-2E示意地示出的是第一绝缘膜和第二绝缘膜组成的开口(凹的部分)的间距和深度相对于晶体生长的关系。
图2A-2E中，作为关于长度的参考符号，t01指第二绝缘膜(凸起部分)上非晶半导体膜的厚度，t02，开口(凹的部分)中非晶半导体膜的厚度，t11，第二绝缘膜(凸起部分)上结晶半导体膜的厚度，t12，开口(凹的部分)中结晶半导体膜的厚度，d，每个第二绝缘膜的厚度(每个开口的深度)，W1，每个第二绝缘膜的宽度，以及W2，每个开口的宽度。201表示的是第一绝缘膜，202，第二绝缘膜，以及203，第三绝缘膜。
图2A示出d＜t02且W1和W2均等于或小于1μm的情形。当每个开口(槽)的深度小于非晶半导体膜204的厚度时，因为开口浅，通过融化晶化得到的结晶半导体膜205的表面不够平坦。换言之，大多数结晶半导体膜205基础的级差保留下来。
图2B示出d＞＝t02且W1和W2均等于或小于1μm的情形。当每个开口(槽)的深度几乎等于或大于非晶半导体膜204的厚度时，半导体通过表面张力聚集在开口(凹的部分)中。如图2B中所示半导体然后固化以得到几乎平坦的表面。该情形中，t11＜t12且应力集中在第二绝缘膜202上的薄的部分220上。结果是，区域220中畸变积累以形成晶粒边界。
图2C示出d＞t02且W1和W2均等于或小于1μm的情形。该情形中，可以形成结晶半导体膜205以便于填充开口而几乎没有结晶半导体膜留在第二绝缘膜202上。
图2D示出d＞＝t02且W1和W2均等于或略大于1μm的情形。当开口宽大时，结晶半导体膜205填充开口以提供平整(leveling)效应。另一方面，在开口中心周围形成晶粒边界和亚晶粒边界。应力不仅集中在开口而且在第二绝缘膜上，且畸变在此积累以形成晶粒边界。这是可以想象的，因为间距的增加降低了应力释放效应。
图2E示出d＞＝t02且W1和W2均大于1μm的情形。图2E中，图2D的状态更突出。
图22的扫描电镜(SEM)图片示出其实例。该实例中，非晶硅膜形成到150nm的厚度并在形成了170nm深级差和形成了具有1.8μm间隔1.8μm宽度凸起部分的基础绝缘膜上晶化。结晶半导体膜的表面用Secco溶液刻蚀以清晰的示出晶粒边界。与图21相比，显然这里晶粒边界不是形成级差的凸起部分而是在整个表面上伸展。这种结构中不可能挑选出没有晶粒边界的结晶半导体膜。
参考图2A-2E如上所述，图2B的样式最适合形成半导体元件，特别是，TFT。在这里所示的实例中，用于形成结晶半导体膜的基础的凹处和凸起由第一绝缘膜和第二绝缘膜组成。然而，本发明不限于这里所示的样式，只要形状一样可以用其它的样式形成凹处和凸起。例如，凹处和凸起可以通过石英衬底表面的刻蚀处理直接形成开口得到。
图13示出可以用在晶化中的激光处理设备结构的实例。图13是示出激光处理设备结构的前视图和侧视图，其组成包括激光振荡器401a和401b、挡板402、高转换效率镜面403-406、柱面透镜407和408、狭缝409、支撑基座411、驱动装置412和413、控制装置414、信息处理装置415等。驱动装置412和413在X方向和Y方向移动支撑基座411。控制装置414控制驱动装置。信息处理装置415发送信号到激光振荡器401和基于事先保存的程序的控制装置414。
激光振荡器是矩形光束固体激光振荡器，且片状激光振荡器特别优选。另外，可以采用片状结构放大器和使用诸如掺杂了Nd、Tm、或Ho的YAG、YVO4、YLF、或YAlO3的晶体的固体激光振荡器的组合。所用的片状材料是诸如Nd:YAG、Nd:GGG(钆镓石榴石)、或Nd:GsGG(钆钪镓石榴石)的晶体。除此以外，还可以采用连续波气体激光振荡器和固体激光振荡器。所采用的连续波固体激光器使用诸如掺杂了Cr、Nd、Er、Ho、Ce、Co、Ti、或Tm的YAG、YVO4、YLF、或YAlO3的晶体。尽管振荡波长的基波依赖于掺杂中所用的材料变化，激光在1μm-2μm的波长范围中振荡。利用二极管激发的固体激光振荡器可以通过级联连接而连接以得到5W或更高的输出。
从这类激光振荡器输出的圆形或矩形激光在照射表面上用柱面透镜407和408会聚成截面为线形形状。适当地调节高转换效率镜面使得激光斜着进入到照射物体上(在10-80°)以防止照射表面上的干涉。用合成石英形成柱面透镜407和408以得到高透过率。柱面透镜的表面上涂层以得到激光波长99％或更高的透过率。在照射表面激光可以不总是线形截面，且可以是诸如矩形、椭圆形、及拉长的(oblong)的任何形状。任一个情形中，激光的长轴与短轴之比在1∶10-1∶100的范围。提供波长转换元件410以得到基波的二次谐波。
驱动装置412和413在两个轴向移动支撑基座411以在衬底420上进行激光处理。支撑基座可以在一个方向以1-200cm/sec，优选的5-75cm/sec的速度连续地移动比衬底420一侧的长度更长的距离。支撑基座可以在另一个方向一步步间歇地移动等于线形光束纵向长度的距离。激光振荡器401a和401b的振荡和支撑基座411的移动用具有安装在其上的微处理器的信息处理装置使其同步。
基础支架411在图中X方向线性移动，从而衬底的整个表面可以用固定的光学系统中照射的激光处理。位置检测装置416检测衬底420在激光照射的位置并发送信号给信息处理装置415。一收到信号，信息处理装置415使激光照射同步发生。即，当衬底420不在激光照射位置时，挡板402关闭以阻止激光照射。
发自这样构造的激光照射设备的激光照射在图中X方向或Y方向上相对移动的衬底420。这样半导体膜的整个表面或所需的区域可以受到处理。
如上所述，级差形成于基础绝缘膜上并且非晶半导体膜通过连续波激光的照射晶化，从而使伴随晶化产生的畸变或应力集中在级差上而避免作为有源层的结晶半导体上的畸变或应力。形成TFT使得其沟道形成区置于已经解除畸变或应力的结晶半导体膜中。这改善了高速电流驱动性能以及元件的可靠性。
实施方案1
参考图1A-1E，将按本发明的上述样式给出说明。图1A-1E是说明形成本发明的结晶半导体膜的过程的垂直截面图。
图1A中，第一绝缘膜201用氮化硅、氮含量高于氧含量的氧氮化硅、氮化铝、或氧氮化铝形成到30-300nm。在第一绝缘膜201上，用氧化硅或氧氮化硅形成第二绝缘膜202到10-1000nm的厚度，优选的50-200nm。第二绝缘膜202有所需形状的开口。所需形状可以是矩形、圆形、多边形、带状、或匹配要制造的TFT岛状半导体膜(有源层)形状的形状。氧化硅膜可以通过等离子体CVD用四乙基原硅酸盐(TEOS)和O2的混合物形成。氧氮化硅膜可以通过等离子体CVD用SiH4和N2O、或SiH4、NH3、和N2O原料形成。
第一绝缘膜201和第二绝缘膜用缓冲氟酸或通过使用CHF3的干刻选择性地刻蚀。在任何一个情形中，理想的是适当地调节原料和膜形成条件使得第二绝缘膜在比第一绝缘膜相对快的速率刻蚀，且保证刻蚀过程的选择比。第二绝缘膜中开口侧面的角度适当地设定在5-90°的范围，优选的30-90℃。
所用衬底是其表面用绝缘膜覆盖的多晶半导体衬底、单晶衬底、蓝宝石衬底、石英衬底、或商用非碱玻璃衬底。另外，可以采用其表面用绝缘膜覆盖的金属衬底。
刻蚀后保留的第二绝缘膜202的宽度W1不受限制但为0.1-10μm。第二绝缘膜202中每个开口的宽度W2是0.01-2μm(优选的0.1-1μm)。第二绝缘膜的厚度d是0.01-1μm(优选的0.05-0.2μm)。每个开口的长度(在垂直于纸面的方向)不特别的受限制，且开口可以是线形或弯曲的。例如，如果每个开口足够长以形成TFT的沟道形成区就足够了。
如图1B所示，形成具有0.2-3μm(优选的0.5-1.5μm)厚度的非晶半导体膜204以覆盖由第一绝缘膜201和第二绝缘膜202组成的表面和开口。换言之，非晶半导体膜204的理想厚度等于或大于第二绝缘膜中形成的开口的深度。非晶半导体膜由硅、硅和锗的合金或化合物、或硅和碳的合金或化合物形成。如图所示，非晶半导体膜形成于基础绝缘膜上和开口之上使得半导体被淀积，反映基础的级差。优选的是通过在同样的膜形成设备中连续形成膜而不把它们暴露在空气中在非晶半导体膜下形成氧氮化硅膜作为第三绝缘膜203。这除去了粘附在第一绝缘膜和第二绝缘膜表面诸如硼的化学杂质的影响，并防止氮化硅和非晶半导体膜之间的直接接触。
非晶半导体膜204瞬时融化并晶化。晶化中，在照射用光学系统会聚之后，半导体膜用激光或发自灯光源的光照射以具有足够的能量密度以融化半导体膜。该步骤中，发自连续波激光振荡器的激光是优选的。所用的激光用光学系统会聚成线形形状并在纵向扩展。激光强度在纵向理想地是均匀的，而在横向是可变的。
所用的激光振荡器是矩形光束(rectangular beam)固体激光振荡器，且片状激光振荡器特别优选。所用片状材料是诸如Nd:YAG、Nd:GGG(钆镓石榴石)、或Nd:GsGG(钆钪镓石榴石)的晶体。片状激光器的激光在该片状激光介质中沿着Z字型光路传播，重复全反射。另外，可以采用使用掺杂了Nd、Tm、或Ho的棒的固体激光振荡器。具体地，它是片结构放大器和使用诸如掺杂了Nd、Tm、或Ho的YAG、YVO4、YLF、或YAlO3的晶体的固体激光振荡器的组合。如图中箭头所示，激光在与线形纵向交叉的方向行进。这里线形形状指纵向比横向长10倍或更多的形状。
考虑到非晶半导体膜的吸收系数，连续波激光的波长理想地是400-700nm。这个波段的光通过波长转换元件挑选基波的二次谐波或三次谐波得到。可采用的波长转换元件是ADP(磷酸二氢铵)、Ba2NaNb5O15(铌酸钠钡(barium sodium niobate))、CdSe(硒化镉)、KDP(磷酸二氢钾)、LiNbO3(铌酸锂)、Se、Te、LBO、KB5等。LBO特别理想。在典型的实例中，使用Nd:YVO4激光振荡器(基波：1064nm)的二次谐波(532nm)。所采用的激光振荡模式是TEM00模式的单模。
在硅的情形中，其作为最合适的材料被选择，吸收系数为103-104cm-1的区域大多在可见光范围。当晶化在玻璃或其它高度透过可见光的物质形成的衬底上由硅形成到30-200nm厚度的非晶半导体膜时，半导体膜可以通过具有400-700nm波长的可见光的照射被选择性的加热和晶化而不破坏基础绝缘膜。具体地，具有532nm波长的光在非晶硅膜中的穿透深度大约是100nm-1000nm，因而光可以充分地到达具有30-200nm厚度的非晶半导体膜的内部。这意味着半导体膜可以从内部被加热，并且激光照射区中几乎整个半导体膜都可以被均匀的加热。
用激光照射瞬时融化的半导体通过表面张力聚集在开口中(凹的部分)。如图1C所示半导体然后固化以形成具有几乎平坦表面的结晶半导体膜205。晶体生长结束，并且晶粒边界形成于第二绝缘膜上(在凸起部分)(图1C中区域220)。
之后，热处理如图1D所示优选的在500-600℃进行以除去积累在结晶半导体膜中的畸变。畸变由晶化带来的晶格不匹配、基础的热应力、和半导体体积收缩引起。该热处理采用，例如，气体加热型快速热退火(RTA)并持续1-10分钟。这个步骤在本发明中不是绝对必要，而是可选的。
如图1E所示，结晶半导体膜205的表面被刻蚀以选择地抽取形成于开口(凹的部分)中的结晶半导体膜206。这是除去保留在第二绝缘膜202上并包含晶粒边界和晶体缺陷的结晶半导体膜，从而只留下在开口(凹的部分)中的高质量晶体。结晶半导体膜206以具有变化的晶体取向且没有晶粒边界为特征。
特别地，由填充开口(凹的部分)的结晶半导体膜形成栅绝缘膜和栅电极使得沟道形成区定位在开口中。这样完成了TFT。如果开口在平行于TFT沟道长度方向的方向中形成，且激光在该方向行进，晶体在该方向生长。这使得主要在特定的晶体取向生长晶体是可能的。其细节示于图2A-2E，且最好的样式是W1和W2均等于或小于1μm，每个开口(槽)的深度几乎等于或大于非晶半导体膜203的厚度。
图21的扫描电镜(SEM)图片示出了其实例。该实例中，170nm深级差用氧化硅在石英衬底上形成的第二绝缘膜形成，非晶硅膜在以0.5μm的间距(W2)形成0.5μm宽度(W1)凸起部分的基础绝缘膜上形成到150nm的厚度，且非晶硅膜用激光照射晶化。结晶半导体膜的表面用Secco溶液刻蚀以清晰的示出晶粒边界。Secco溶液是通过混合作为添加剂的K2Cr2O7和HF∶H2O＝2∶1制备的。从这张图上很显然晶粒边界集中在形成级差的凸起部分。
图23示出用电子背散射衍射图(EBSP)得到开口(凹的部分)中结晶半导体膜的取向的结果。EBSP是一种方法，其中特定的探测器附连到扫描电镜(SEM)上，晶体表面用电子束照射，且晶体取向用计算机通过图象识别从其Kikuchi线鉴别以测量不只在表面取向而是晶体所有方向中的微结晶性(为方便起见下文中这种方法被称作EBSP方法)。
图23的数据示出开口(凹的部分)中的晶体在平行于会聚成线形形状的激光扫描方向的方向上生长。生长的主导晶面(dominantplane)取向是<110>取向，但是<100>取向生长也存在。
如上所示，开口(或随之产生的级差)提供在非晶半导体膜下面且非晶半导体膜通过连续波激光的照射晶化，从而使得伴随晶化产生的畸变或应力集中在开口之外的区域。这使得选择性地形成具有晶粒边界等的不良结晶性区域成为可能。换言之，只有开口中的结晶半导体膜被留下且结晶半导体膜有至少两个晶体取向及在平行于沟道长度方向的方向延伸而不形成晶粒边界的至少两个晶粒。
形成TFT从而其沟道形成区置于这样的结晶半导体膜中。这改善了高速电流驱动性能以及元件的可靠性。
实施方案2
形成本发明的结晶半导体膜时，如实施方案1所示用激光照射晶化的非晶半导体膜可以用激光进一步照射以再次融化膜用于重结晶。
图3A-3E示出其实例。首先，第一绝缘膜201、第二绝缘膜202、氧氮化硅膜203和非晶半导体膜204以实施方案1中所述的方式形成。非晶半导体膜204用作为具有催化作用的金属元素Ni掺杂以加速晶化，诸如降低硅的晶化温度并改善取向性。怎样用Ni掺杂不受限制，可以采用旋涂、蒸发、溅射或其它方法。当用旋涂时，涂敷含5-10ppm醋酸镍的水溶液以形成含金属元素的层210。催化元素不限于Ni，还可以采用其它已知的元素。
其次，如图3B所示，非晶半导体膜204通过在550-580℃热处理4-8小时晶化以形成结晶半导体膜211。结晶半导体膜211是大量棒状或针状晶体。宏观上，每个晶体在特定方向生长，因而结晶半导体膜211有均匀的结晶性。结晶半导体膜211还以在特定方向具有高取向比为特征。
如图3C所示，通过热处理晶化得到的结晶半导体膜用连续波激光或相等强度的光照射以融化膜来重结晶。这样得到的是具有几乎平坦表面的结晶半导体膜212。晶体生长结束且结晶半导体膜212中的晶粒边界也在第二绝缘膜上(凸起部分上)。保留在结晶半导体膜211中的非晶区用该处理晶化。用结晶半导体膜作为受激光照射的物体的优点是半导体膜吸收系数的易变性；即使当晶化的半导体膜通过激光照射融化时吸收系数也很难改变。这在设定激光照射条件时容许宽的余量。
之后，优选的进行吸取处理以除去保留在结晶半导体膜212中的金属元素。薄氧化硅膜作为阻挡膜213形成以便与结晶半导体膜212接触。含有1×1020/cm3或更高浓度的稀有气体元素的非晶硅膜214作为吸取位形成。然后衬底在500-700℃受到热处理。对于该技术的细节，见Japanese Patent Application No.2001-019367(或JapanesePatent Application No.2002-020801)。用于吸取处理的热处理还有解除结晶半导体膜212的畸变的作用。
之后，如图3E所示，除去非晶半导体膜214和阻挡膜213，且类似于实施方案1，结晶半导体膜212的表面被刻蚀以选择性的抽取形成于开口(凹的部分)中的结晶半导体膜215。这样得到的结晶半导体膜215具有可变的晶体取向且没有晶粒边界。在如这样的两个阶段晶化处理使得形成与实施方案1相比具有相对少畸变的结晶半导体膜成为可能。
实施方案3
本实施方案参考图4A-10F给出制造其沟道形成区置于填充区的TFT样式的说明。填充区是填充形成于结晶硅膜之下的基础绝缘膜开口的结晶硅膜的区域。图4A是俯视图，而图4B和随后的图是图4A各个部分的垂直截面图。类似的，图5A、6A、7A、8A、9A和10A是俯视图而其余的是垂直截面图。
图4A-4E中，30-300nm厚的氧氮化铝膜或氮化硅膜作为第一绝缘膜302形成于玻璃衬底301上。在第一绝缘膜302上，形成氧化硅膜或氧氮化硅膜并受到光刻以形成具有矩形图形的第二绝缘膜303。1000nm厚的氧化硅膜通过等离子体CVD用TEOS和O2的混合物并设定反应压力为40Pa、衬底温度为400℃、及放电的高频(13.56MHz)功率密度为0.6W/cm2形成。然后氧化硅膜被刻蚀以形成开口304。该情形中，开口的深度几乎等于第二绝缘膜的厚度，为0.01-1μm，优选的0.05-0.2μm。
在第一绝缘膜302和第二绝缘膜303上，如图5A-5E所示，第三绝缘膜305和非晶半导体膜306用同样的等离子体设备连续的形成而不暴露于空气中。第三绝缘膜305是氧化硅膜或氧氮化硅膜。非晶半导体膜306是主要含硅的半导体膜，由等离子体CVD用SiH4作为原料气体形成。在该阶段，膜覆盖开口304的侧面和底部且其表面不平坦。
然后，如图6A-6E所示，半导体膜通过连续波激光的照射被晶化。晶化条件包括采用连续波样式YVO4激光振荡器，使用光学系统以将其2-10W功率二次谐波(波长：532nm)会聚成线形激光，其纵向比横向长10倍且在纵向具有均匀能量密度分布，以及以10-200cm/sec的速率使激光行进。短语均匀能量密度分布并不排除不完全是常数的事物。可接受的能量密度分布是±10％。如图13所示构造的激光处理设备可以在激光照射中被采用。
图14A和14B示出线形会聚的激光360的扫描方向和开口位置的关系。线形会聚的激光360的强度分布理想的具有强度在纵向是均匀的区域。这是为了通过受热半导体膜的温度来保持照射区的温度为常数。如果温度在线形会聚的激光纵向(与扫描方向交叉的方向)是可变的，则晶体生长方向不能保持在激光扫描的方向。如图所示，开口304与线形会聚的激光360的扫描方向对准。这使晶体生长方向匹配每个TFT的沟道长度方向。这样减少了各TFT元件之间性能上的波动。
通过在这些条件下激光的照射，非晶半导体膜迅速融化并晶化。实际上，晶化随着融化区移动来进行。融化的硅通过表面张力聚集在开口(凹的部分)中并固化。这样如图6A-6E所示形成具有平坦表面的结晶半导体膜307填充开口304。
之后，如图7A-7E所示，结晶半导体膜307被刻蚀留下至少结晶半导体膜307在开口304中的部分。通过该刻蚀处理，结晶半导体膜位于第二绝缘膜303上的部分被除去，且被成形以匹配开口形状的岛状半导体膜308由结晶半导体膜形成。结晶半导体膜用作为刻蚀气体的氟基气体和氧刻蚀，从而确保相对于基础氧化物膜的选择性。例如，CF4和O2的混合气体用作刻蚀气体。如实施方案1所示，岛状半导体膜308以具有变化的晶体取向且没有晶粒边界为其特征。顶面可以用化学机械抛光(CMP)刻蚀。岛状半导体膜308的厚度是0.01-1μm，优选的0.05-0.2μm。
图7A-7E不是要限制岛状半导体膜308的形状，即由第一绝缘膜和第二绝缘膜组成的开口304的形状。如实施方案1中所指出的，膜的形状只要遵循给出的设计规则就不特别的受到限制。图7A-7E的岛状半导体膜通过将多个条状(slip-like)结晶半导体膜与一对矩形结晶半导体膜结合来成型。如后面所述，TFT的沟道形成区置于多个条状结晶半导体膜中。
图8A-8F中，形成作为栅绝缘膜的第四绝缘膜310和作为栅电极的导电膜311以覆盖岛状半导体膜308的侧面和顶部。第四绝缘膜310是具有30-200nm厚度的氧化硅膜或氧氮化硅膜。导电膜311由钨或含钨或其它元素的合金形成。
图9A-9F示出一种导电类型的杂质区313形成于岛状半导体膜308中的阶段。杂质区313可以用作为栅电极的导电膜311作为掩模以自对准的方式形成，或可以用光致抗蚀剂(photo resist)等掩模形成。杂质区313形成源和漏区，如果必要，轻掺杂漏区。
为形成杂质区313，使用其中杂质离子用电场加速并注入到半导体膜中的离子注入或离子掺杂。在应用本发明时所注入的离子样品是否有质量分离不是一件主要的事情。
然后，如图10A-10F所示，含氢的氧氮化硅膜或氮化硅膜作为第五绝缘膜314形成到50-100nm的厚度。该状态中，在400-500℃进行热处理且氮化硅膜或氧氮化硅膜中所含的氢被释放以氢化岛状半导体膜。氧化硅膜等作为第六绝缘膜形成以形成线路316，其与作为源和漏区的杂质区313接触。
TFT就这样制造。根据图4A-10F制造的TFT是多沟道TFT，其中多个沟道形成区平行排列且与一对杂质区邻接。该结构中，平行排列的沟道形成区的数目不受限制，可以根据需要设定。沟道形成区由具有至少两个晶体取向并具有至少在平行于沟道长度方向的方向延伸的两个晶粒而不形成晶粒边界的结晶半导体膜形成。
实施方案4
图11A-11C示出由具有轻掺杂漏(LDD)结构的n沟道多沟道TFT和p沟道多沟道TFT建造作为CMOS结构基本电路的反相器电路的实例。图11A-11C中，第二绝缘膜320、开口321、和岛状半导体膜322及323以实施方案3中所述的方式形成。
图11A是俯视图。形成源和漏区的第一n型杂质区333形成于岛状半导体膜322中。形成源的漏区的第一p型杂质区334形成于岛状半导体膜323中。除了杂质区外，形成用来形成栅电极的导电层330以及源和漏线路337-339。岛状半导体膜323的厚度是0.01μm-1μm，优选的0.05μm-0.2μm。
图11B和11C是沿着线G-G’和H-H’得到的垂直截面图。n沟道TFT中，形成LDD区的第二n型杂质区相邻于第一n型杂质区333形成。栅电极330有两层结构，而第一n型杂质区333，第二n型杂质区，和第一p型杂质区可以以自对准的方式形成。331所表示的是沟道形成区。栅电极和杂质区的细节以及其制造方法见JP 2002-14337A或Japanese Patent Application No.2001-011085。
图11A-11C中第五绝缘膜314和第六绝缘膜315与实施方案3中的第五和第六绝缘膜相同，其说明在此省略。
实施方案5
图12A-12F示出实施方案3所示多沟道TFT的变种，其中栅电极被不同的构造。图12A-12F中的TFT除了栅电极和LDD区的结构以外与实施方案3中的相同。所用的符号与实施方案3和5中的通用，详细说明就省略了。
图12A-12F中所示TFT结构是由诸如氮化钛或氮化钽的金属氮化物350a以及由诸如钨或钨合金的高熔点金属351b形成栅电极的实例。间隔物351形成于栅电极350b的侧面。间隔物351可以由诸如氧化硅的绝缘体或由n型多晶硅以具有导电性而形成。用各向异性干刻形成间隔物351。LDD区352在间隔物之前形成，使得它可以用栅电极350b以自对准方式形成。当用导电材料形成间隔物时，LDD区基本上与栅电极重叠以形成栅重叠的LDD区。
当设计规则精密时其中提供了间隔物并以自对准方式形成LDD区的结构特别地有效。尽管单极TFT结构示于这里，还有可能如实施方案4那样形成CMOS结构。
实施方案6
该实施方案示出制造其沟道形成区置于填充区中的TFT的实例。填充区是填充形成于结晶硅膜下面的基础绝缘膜开口的结晶硅膜的区域。
图31A-31C中，具有100nm厚度的氧氮化硅膜作为第一绝缘膜602形成于玻璃衬底601上。在第一绝缘膜602上，形成氧化硅膜并受到光刻以形成具有矩形图形的第二绝缘膜603。氧化硅膜通过等离子体CVD用TEOS和O2的混合物并设定反应压力为40Pa、衬底温度为400℃、放电的高频(13.56MHz)功率密度为0.6W/cm2形成到150nm的厚度。然后刻蚀氧化硅膜以形成开口604a和604b。
图31A是俯视图，图31B是沿着图31A中线A-A’得到的垂直截面图，图31C是沿着31A中线B-B’得到的垂直截面图。同样说明的用于图32A-36C。
如图32A-32C所示，非晶硅膜605形成到150nm的厚度以覆盖第一绝缘膜602和第二绝缘膜603。非晶硅膜605通过等离子体CVD用SiH4作为原料气体形成。
然后如图33A-33C所示，硅膜用连续波激光的照射晶化。晶化条件包括采用连续波样式YVO4激光振荡器，使用光学系统以将其5.5W功率二次谐波(波长：532nm)会聚成线形激光，其纵向是400μm，横向是50-100μm且在纵向具有均匀能量密度分布，并以50cm/sec的速率使激光行进。短语均匀能量密度分布不排斥不完全是常数的事物。可接受的能量密度分布是±5％。如图13所示构造的激光处理设备可以在该激光照射中被采用。在光学系统中会聚的激光强度可以在纵向是均匀的，而在横向是可变的。在纵向强度分布是均匀的激光区域用于晶化，从而增强使晶体在平行于激光扫描方向的方向生长的效果。
通过在这些条件下激光的照射，非晶硅膜迅速融化且晶化随着融化区的移动进行。融化的硅通过表面张力聚集中开口(凹的部分)中并固化。这样形成结晶半导体膜606填充开口604a和604b。
之后，如图34A-34C所示，形成用于刻蚀处理的掩模图形以便于留下至少结晶半导体膜在开口604a和604b中的部分。结果是，形成包括沟道形成区的岛状半导体区607和608。
图35A-35C中，栅绝缘膜609及栅电极610和611形成于半导体区607和608上。栅绝缘膜是用等离子体CVD形成到80nm厚度的氧化硅膜。栅电极610和611用钨或含钨的合金形成。该结构使得将沟道形成区置于填充开口604a和604b的岛状半导体区中成为可能。
接下来，适当地形成源和漏区、轻掺杂漏区、和其它以完成TFT。
实施方案7
单栅/多沟道TFT可以用类似于实施方案6的过程形成。如图36A-36C所示，开口604c形成于第二绝缘膜603中并用窄片状区和与之邻接的区成形。用结晶硅膜形成岛状半导体区620并成形以匹配开口604c的形状。然后形成栅绝缘膜621和栅电极622以完成TFT。
实施方案8
如果实施方案7中的第二绝缘膜比非晶半导体膜厚并具有例如，350nm的厚度，由结晶半导体膜形成的岛状半导体区620可以在开口604d中完全的形成。然后，类似于实施方案7，形成栅绝缘膜621和栅电极622以完成单栅/多沟道TFT。
实施方案9
图38A-38D示出单栅/多沟道TFT的另一个实例。第一绝缘膜602、第二绝缘膜603、岛状半导体区630、栅绝缘膜631、和栅电极632以类似于实施方案1-3的方式形成于衬底601上。本实施方案与实施方案1-3的差别在于，图38A-38D中，除了组成第二绝缘膜603的开口604e之外形成第二开口625。通过除去包围要形成沟道形成区的岛状半导体区630的部分的第二绝缘膜的部分在岛状半导体区630形成之后形成第二开口625。
包围沟道形成区的区域被放大并示于图38D中。栅绝缘膜631与岛状半导体区630的侧面和顶部接触并形成栅电极632以便于覆盖栅绝缘膜。本情形中，沟道形成区形成于半导体区630的侧面635和顶面634二者上。这增加了耗尽区并改善了TFT的电流驱动性能。
实施方案10
本发明可用于各种半导体装置。将说明根据实施方案1-5制造的显示面板的样式。
图15中，衬底900配备有像素部分902、栅信号侧驱动电路901a和901b、数据信号侧驱动电路901c、输入输出端子部分908、和线路或线路组917。密封图形940可以部分地与栅信号侧驱动电路901a和901b及数据信号侧驱动电路901c、以及用于将驱动电路与输入端子连接的线路或线路组917重叠。这样，显示面板的框架区(包围像素部分的区)的面积可以减少。FPC 936固定到外部输入端子部分。
其中微处理器、存储器、媒体处理器/DSP(数字信号处理器)等由本发明的TFT形成的芯片可以安装在显示面板上。这些功能电路在不同于像素部分902、栅信号侧驱动电路901a和901b、及数据信号侧驱动电路901c的设计规则下形成。具体地，采用小于1μm的设计规则。芯片怎样安装不受限制，可以采用COG等。
例如，实施方案3-5所示的TFT可以用作像素部分902的开关元件、和组成栅信号侧驱动电路901a和901b及数据信号侧驱动电路901c的有源元件。
图19示出像素部分902中一个像素结构的实例。该像素有控制像素发光元件或液晶元件的TFT 801-803，其分别是开关TFT、复位TFT、和驱动TFT，用于控制像素的发光元件或液晶元件。制造这些TFT的过程示于图16-19中。过程的细节在实施方案3中说明，在这里不再重复。
图16示出形成第二绝缘膜503并在第二绝缘膜中形成开口504和505的阶段。图17示出开口504和505形成之后的阶段，其中非晶半导体膜506通过淀积形成，并用线形会聚的激光507照射以形成结晶半导体膜508。
图18中，第二绝缘膜503上的结晶半导体膜通过刻蚀被选择性的除去以得到由填充开口的结晶半导体膜形成的岛状半导体膜509和510。
然后形成栅绝缘膜(图中没有示出)和栅电极(或栅线路)514-516。开口511-513形成于岛状半导体膜509和510与栅电极(或栅线路)514-516交叉的位置。这样可以得到类似于实施方案3中的栅结构。之后，形成n型或p型杂质区，上面形成绝缘膜，在绝缘膜上形成电源819、其它各种线路820和821及像素电极517。这样得到的是图19所示的像素结构。
图20A是沿着图19中线A-A’得到的垂直截面图。像素电极517可以用来形成如图20B所示的有机发光元件。
图20B示出一种样式(向上发光型)，其中来自发光元件33的光从衬底的对面发射。像素电极517作为阴极，其是发光元件33的电极之一并连接到线路520上。有机化合物层27的组成包括电子注入输运层、发光层和空穴注入输运层，其按照该顺序形成，其中电子注入输运层与阴极最近。阳极29形成于有机化合物层27上。薄的透光金属层28形成于有机化合物和阳极之间。阳极29通过电阻加热蒸发由诸如氧化锡铟(ITO)膜、氧化锌(ZnO)膜、或氧化锌铟(IZO)膜的透光导电膜形成。金属层28避免了形成阳极29时破坏有机化合物层27及避免元件性能退化。然后形成保护膜24和钝化膜25。
如果有机化合物层27由低分子量有机化合物形成，空穴注入输运层由酞菁铜(copper phthalocyanine，CuPc)及芳香氨基材料的MTDATA和α-NPD形成，还作为发光层起双重作用的电子注入层由三-8-羟基喹啉铝络合物(Alq3)形成并放在空穴注入输运层之上。Alq3使得从单重激发态发光(荧光)成为可能。
为了提高亮度，自三重激发态的发光(磷光)是优选的。本情形中，有机化合物层27可以是按顺序层叠空穴注入输运层、发光层、空穴阻挡层、和电子注入输运层的叠层。空穴注入输运层由酞菁基材料(phthalocyanine-based material)的CuPc和芳香氨基材料的α-NPD形成。发光层由咔唑基CBP+Ir(ppy)3形成。空穴阻挡层由bathocuproin(BCP)形成。电子注入输运层由Alq3形成。
上述两个结构是使用低分子量有机化合物的实例。还有可能得到有机发光元件，其中高分子量有机化合物和低分子量有机化合物组合。例如，有机化合物层27可以是由高分子量有机化合物的聚噻吩(polythiophene)衍生物(PEDOT)形成的空穴注入输运层、由α-NPD形成的空穴注入输运层、由CBP+Ir(ppy)3形成的发光层、由BCP形成的空穴阻挡层、和由Alq3形成的电子注入输运层的叠层。它们以PEDOT层最靠近阳极以所述的顺序层叠。通过在空穴注入层中使用PEDOT，空穴注入性能以及发光效率得到改善。
在任一种情形中，来自三重激发态的发光(磷光)具有比来自单重激发态的发光(荧光)更高的发光效率。因而用更低的工作电压(引起有机发光元件发光所需要的电压)可以得到同样的发光亮度。
如上所述，具有有机发光元件的显示面板可以用本发明制造。尽管没有作为实例在这里给出，本发明还可以用来制造利用液晶电光性能的显示面板。
实施方案11
本实施方案示出当形成图1A-1E中的第二绝缘膜202并在第二绝缘膜202上形成对应于第一绝缘膜201的绝缘膜时使用玻璃衬底作为刻蚀阻止物的实例。
图26A中，第二绝缘膜702首先在玻璃衬底701上由氧化硅和氧氮化硅形成10-3000nm的厚度，优选的，100-2000nm。具有所给形状的开口形成于第二绝缘膜702中。细节见实施方案1。开口用湿刻或干刻形成。本实施方案中，采用使用CHF3的干刻。本情形中，气体流速设定为30-40sccm，反应压力设定为2.7-4.0kPa，施加电压到500W，以及衬底温度为20℃。
本实施方案中玻璃衬底701优选的材料是相对于氧化硅膜具有高选择比的(例如，Corning#1737玻璃衬底(Corning公司的产品))。这是因为具有高选择比的玻璃衬底701在形成第二绝缘膜702时刻可用作刻蚀阻止物。
第二绝缘膜702形成之后，用第一绝缘膜703覆盖。第一绝缘膜703是氮化硅膜、或氮含量比氧含量多的氧氮化硅膜，或者这些膜的叠层。非晶半导体膜704形成于第一绝缘膜703上以得到图26B的状态。第一绝缘膜703和非晶半导体膜704的细节见实施方案1的说明。接着图26B的步骤遵循实施方案1的说明，这里不再重复。
根据本实施方案，确保玻璃衬底701与第二绝缘膜702之间足够高的选择比以改善形成第二绝缘膜702的工艺余量。本实施方案还没有第二绝缘膜702的下沿报废的问题，或其它类似的问题。在第二绝缘膜没有形成的区域中，氮化硅膜、或氮含量比氧含量高的氧氮化硅膜，以及这些膜的叠层被置于玻璃衬底上。这消除了对诸如氮化铝膜的特殊绝缘膜的需要。
本实施方案可以用实施方案1-10的任何结构自由组合。
实施方案12
本发明可用在各种装置中。其实例包括便携式信息终端(电子日历、可移动计算机、蜂窝电话等)、视频相机、数码相机、个人计算机、电视监视器、投影显示装置等。图24A-25D示出装置的实例。
图24A示出将本发明应用于电视监视器的实例。装置由箱体3001、支持基座3002、显示单元3003及其它部分组成。根据本发明制造的TFT可以用在显示单元3003中以及，此外，各种形成于玻璃衬底上的集成电路，诸如各种逻辑电路、高频电路、存储器、微处理器、媒体处理器以及图形LSI。
图24B示出将本发明应用于视频相机的实例。装置的组成包括主体3011、显示单元3012，声音输入单元3013、操作开关3014、电池3015、图象接收单元3016和其它部分。根据本发明制造的TFT可用在显示单元3012以及，此外，各种形成于玻璃衬底上的集成电路，诸如各种逻辑电路、高频电路、存储器、微处理器、媒体处理器、和图形LSI。
图24C示出将本发明应用于笔记本个人计算机的实例。装置的组成包括主体3021、箱体3022、显示单元3023、键盘3024和其它部分。根据本发明制造的TFT可用在显示单元3023中以及，此外，各种形成于玻璃衬底上的集成电路，诸如各种逻辑电路、高频电路、存储器、微处理器、媒体处理器、图形LSI、和编码器LSI。
图24D示出将本发明应用于PDA(个人数字助理)的实例。装置的组成包括主体3031、铁笔3032、显示单元3033、操作按钮3034、外部接口3035和其它部分。根据本发明制造的TFT可用在显示单元3033中以及，此外，各种形成于玻璃衬底上的集成电路，诸如各种逻辑电路、高频电路、存储器、微处理器、媒体处理器、图形LSI、和编码器LSI。
图24E示出将本发明应用于音响播放器，具体的，车载音响装置的实例。装置的组成包括主体3041、显示单元3042、操作开关3043和3044及其它部分。根据本发明制造的TFT可用在显示单元3042中以及，此外，各种形成于玻璃衬底上的集成电路，诸如各种逻辑电路、高频电路、存储器、微处理器、媒体处理器、图形LSI、和放大器电路。
图24F示出将本发明应用于数码相机的实例。装置的组成包括主体3051、显示单元(A)3052、目镜3053、操作开关3054、显示单元(B)3055，电池3056及其它部分。根据本发明制造的TFT可用在显示单元(A)3052和显示单元(B)3056中以及，此外，各种形成于玻璃衬底上的集成电路，诸如各种逻辑电路、高频电路、存储器、微处理器、媒体处理器、图形LSI、和编码器LSI。
图24G示出将本发明应用于蜂窝电话的实例。装置的组成包括主体3061、视频输出单元3062、视频输入单元3063、显示单元3064、操作开关3065、天线3066及其它部分。根据本发明制造的TFT可用在显示单元3064中以及，此外，各种形成于玻璃衬底上的集成电路，诸如各种逻辑电路、高频电路、存储器、微处理器、媒体处理器、图形LSI、编码器LSI和蜂窝电话LSI。
图25A示出前投式投影仪，其包括投影装置2601、屏幕2602和其它部分。图25B示出背投式投影仪，其包括主体2701、投影装置2702、反射镜2703、屏幕2704和其它部分。
图25C是示出图25A和25B中投影装置2601和2702结构的实例。投影装置2601和2702的组成各包括光源光学系统2801、反射镜2802和2804-2806、分色镜2803、棱镜2807、液晶显示装置2808、相差片2809、和投影光学系统2810。投影光学系统2810是包括投影透镜的光学系统。本实施方案所示为3片型，但没有特别的限制。例如，可以是单片型。如果需要，诸如光学透镜、具有偏振功能的膜、调节相差的膜、或IR膜的光学系统可以提供在图25C中箭头所示的光路中。
图25D是示出图25C中光源光学系统2801结构的实例。本实施方案中，光源光学系统2801的组成包括反射器2811、光源2812、透镜阵列2813和2814、偏振转换元件2815和聚光透镜2816。图25所示光源光学系统仅仅是一个实例，并不限制本发明。如果需要，诸如光学透镜、具有偏振功能的膜、调节相差的膜、或IR膜的光学系统可以提供在光源光学系统中。
这里所示仅仅是实例，本发明不限于这些用途。
如上所述，半导体膜融化并通过表面张力聚集在形成于绝缘表面上的开口中，晶体允许从开口底部和侧面相遇的点附近生长。这样，伴随晶化产生的畸变集中在开口之外的区域。结晶半导体膜不在开口中的区域通过刻蚀除去，因此可以挑选出具有极好结晶性的区域。
本发明还通过指定诸如晶体管、特别地，TFT的沟道形成区的半导体元件的位置使得形成没有晶粒边界的结晶半导体膜成为可能。这样，性能波动的起因，即任意形成的晶粒边界和晶体缺陷，被除去，可形成具有更少性能波动的TFT组或TFT。

Claims (24)

1.一种半导体装置，包括：
形成于绝缘表面之上的结晶半导体膜，接触一对一种导电类型的杂质区，具有至少两个晶体取向并具有在平行于沟道长度方向的方向延伸而不形成晶粒边界的至少两个晶粒，
其中结晶半导体膜在与结晶半导体膜厚度一样深的开口中。
2.根据权利要求1的半导体装置，其中在垂直于沟道长度方向的方向生长于结晶半导体膜中的晶体主要在<110>取向上。
3.一种半导体装置，包括：
形成于绝缘表面之上的结晶半导体膜，接触一对一种导电类型的杂质区，具有至少两个晶体取向并具有在平行于沟道长度方向的方向延伸而不形成晶粒边界的至少两个晶粒，
其中所述半导体装置具有一个结构，其中，沟道由结晶半导体膜形成，以及一导电层层叠于所述结晶半导体膜上，而绝缘层插在其中，
其中结晶半导体膜在沟道宽度方向等于或大于0.01μm并等于或小于2μm，并且具有等于或大于0.01μm并等于或小于1μm的厚度，并且
其中结晶半导体膜在与结晶半导体膜厚度一样深的开口中。
4.根据权利要求3的半导体装置，其中在垂直于沟道长度方向的方向生长于结晶半导体膜中的晶体主要在<110>取向上。
5.一种半导体装置，包括：
形成于绝缘表面之上的结晶半导体膜，其接触一对一种导电类型的杂质区，具有至少两个晶体取向并具有在平行于沟道长度方向的方向延伸而不形成晶粒边界的至少两个晶粒，
其中半导体装置具有一个结构，其中，沟道形成到结晶半导体膜的顶面和侧面，以及一个栅电极，层叠于结晶半导体膜上，而栅绝缘膜插在其中，
其中结晶半导体膜在沟道宽度方向等于或大于0.01μm并等于或小于2μm，并且具有等于或大于0.01μm并等于或小于1μm的厚度，并且
其中结晶半导体膜在与结晶半导体膜厚度一样深的开口中。
6.根据权利要求5的半导体装置，其中在垂直于沟道长度方向的方向生长于结晶半导体膜中的晶体主要在<110>取向上。
7.一种半导体装置，包括：
形成于绝缘表面之上的结晶半导体膜，其接触一对一种导电类型的杂质区，具有至少两个晶体取向并具有在平行于沟道长度方向的方向延伸而不形成晶粒边界的至少两个晶粒，
其中半导体装置具有一个结构，其中，沟道形成到结晶半导体膜的顶面和侧面，以及一个栅电极，层叠于结晶半导体膜上，而栅绝缘膜插在其中，
其中结晶半导体膜在沟道宽度方向等于或大于0.01μm并等于或小于2μm，并且具有等于或大于0.01μm并等于或小于1μm的厚度，
其中结晶半导体膜在与结晶半导体膜厚度一样深的开口中，并且
其中一个或多个结晶半导体膜提供在一对一种导电类型的杂质区之间。
8.根据权利要求7的半导体装置，其中在垂直于沟道长度方向的方向生长于结晶半导体膜中的晶体主要在<110>取向上。
9.一种制造半导体装置的方法，包括：
在衬底上形成绝缘膜，所述衬底具有绝缘表面，且所述绝缘膜具有开口；
在绝缘膜上和开口之上形成非晶半导体膜；
通过融化非晶半导体膜并将融化的半导体灌入绝缘膜的开口中来晶化非晶半导体膜以形成结晶半导体膜；
除去一部分结晶半导体膜；以及
形成栅绝缘膜和栅电极，所述栅绝缘膜与保留的结晶半导体膜的顶面接触。
10.根据权利要求9制造半导体装置的方法，其中激光的光源是连续波激光振荡器。
11.根据权利要求9制造半导体装置的方法，其中除去的结晶半导体膜是除了在开口中的至少一部分之外的结晶半导体膜。
12.一种制造半导体装置的方法，包括：
在衬底上形成绝缘膜，所述衬底具有绝缘表面，且所述绝缘膜具有开口；
在绝缘膜上和开口之上形成非晶半导体膜；
通过用激光的照射融化非晶半导体膜并将融化的半导体灌入绝缘膜的开口中来晶化非晶半导体膜以形成结晶半导体膜；
除去一部分结晶半导体膜；以及
形成栅绝缘膜和栅电极，所述栅绝缘膜与保留的结晶半导体膜的顶面接触。
13.根据权利要求12制造半导体装置的方法，其中激光的光源是连续波激光振荡器。
14.根据权利要求12制造半导体装置的方法，其中除去的结晶半导体膜是除了在开口中的至少一部分之外的结晶半导体膜。
15.一种制造半导体装置的方法，包括：
在衬底上形成绝缘膜，所述衬底具有绝缘表面，且所述绝缘膜具有在沟道长度方向延伸的开口；
在绝缘膜上和开口之上形成非晶半导体膜；
通过使激光沿平行于沟道长度方向的方向在非晶半导体膜上行进以融化非晶半导体膜并将融化的半导体灌入绝缘膜的开口中来晶化非晶半导体膜以形成结晶半导体膜；
除去一部分结晶半导体膜；以及
形成栅绝缘膜和栅电极，所述栅绝缘膜与保留的结晶半导体膜的顶面接触。
16.根据权利要求15制造半导体装置的方法，其中激光的光源是连续波激光振荡器。
17.根据权利要求15制造半导体装置的方法，其中除去的结晶半导体膜是除了在开口中的至少一部分之外的结晶半导体膜。
18.一种制造半导体装置的方法，包括：
在衬底上形成绝缘膜，所述衬底具有绝缘表面，所述绝缘膜具有根据岛状半导体膜定位的开口，且所述岛状半导体膜包括薄膜晶体管的沟道形成区；
在绝缘膜上和开口之上形成非晶半导体膜；
通过使激光沿平行于薄膜晶体管沟道长度方向的方向在非晶半导体膜上行进以融化非晶半导体膜并将融化的半导体灌入绝缘膜的开口中来晶化非晶半导体膜以形成结晶半导体膜；
除去一部分结晶半导体膜；以及
形成栅绝缘膜和栅电极，所述栅绝缘膜与保留的结晶半导体膜的顶面接触。
19.根据权利要求18制造半导体装置的方法，其中激光的光源是连续波激光振荡器。
20.根据权利要求18制造半导体装置的方法，其中除去的结晶半导体膜是除了在开口中的至少一部分之外的结晶半导体膜。
21.一种半导体装置，包括：
形成于绝缘表面上的结晶半导体岛，该结晶半导体岛包含一对杂质区以及在该对杂质区之间彼此平行延伸的至少第一和第二部分，该第一和第二部分的每一个都包含一个沟道形成区；
形成于第一和第二部分上的栅绝缘膜；
形成于第一和第二部分之上的栅电极，而栅绝缘膜插在其中，
其中栅绝缘膜接触半导体岛的第一和第二部分的每一部分的顶面和侧面，以及栅电极形成在半导体岛的第一和第二部分的每一部分的顶面和侧面附近，而栅绝缘膜插在其中。
22.根据权利要求21的半导体装置，其中第一和第二部分的每一部分都包含沿着该第一和第二部分的每一部分的沟道长度方向延伸的至少一个晶体。
23.一种半导体装置，包括：
形成于绝缘表面上的结晶半导体岛，该结晶半导体岛包含一对杂质区以及在该对杂质区之间彼此平行延伸的至少第一和第二部分，该第一和第二部分的每一个都包含一个沟道形成区；
形成于第一和第二部分之上的栅绝缘膜，其中栅绝缘膜接触半导体岛的第一和第二部分的每一部分的至少顶面和侧面，而绝缘表面的一部分插在所述第一和第二部分之间；
形成于第一和第二部分之上的栅电极，而栅绝缘膜插在其中。
24.根据权利要求23的半导体装置，其中第一和第二部分的每一部分都包含沿着该第一和第二部分的每一部分的沟道长度方向延伸的至少一个晶体。
CNB031022847A 2002-01-28 2003-01-28 半导体装置和制造半导体装置的方法 Expired - Fee Related CN100342551C (zh)

Applications Claiming Priority (9)

Application Number Priority Date Filing Date Title
JP19286/2002 2002-01-28
JP19286/02 2002-01-28
JP2002019286 2002-01-28
JP27497/02 2002-02-04
JP27497/2002 2002-02-04
JP2002027497 2002-02-04
JP2002118282 2002-04-19
JP118282/02 2002-04-19
JP118282/2002 2002-04-19

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN200710142234XA Division CN101110437B (zh) 2002-01-28 2003-01-28 半导体装置和制造半导体装置的方法

Publications (2)

Publication Number Publication Date
CN1435897A CN1435897A (zh) 2003-08-13
CN100342551C true CN100342551C (zh) 2007-10-10

Family

ID=27617304

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB031022847A Expired - Fee Related CN100342551C (zh) 2002-01-28 2003-01-28 半导体装置和制造半导体装置的方法

Country Status (5)

Country Link
US (2) US7148092B2 (zh)
JP (8) JP2011101057A (zh)
KR (1) KR101024957B1 (zh)
CN (1) CN100342551C (zh)
TW (1) TWI261358B (zh)

Families Citing this family (70)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4141138B2 (ja) * 2001-12-21 2008-08-27 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4011344B2 (ja) * 2001-12-28 2007-11-21 株式会社半導体エネルギー研究所 半導体装置の作製方法
EP1326273B1 (en) * 2001-12-28 2012-01-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US6933527B2 (en) 2001-12-28 2005-08-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and semiconductor device production system
JP2003204067A (ja) * 2001-12-28 2003-07-18 Semiconductor Energy Lab Co Ltd 表示装置およびそれを用いた電子機器
US6841797B2 (en) 2002-01-17 2005-01-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device formed over a surface with a drepession portion and a projection portion
TWI261358B (en) 2002-01-28 2006-09-01 Semiconductor Energy Lab Semiconductor device and method of manufacturing the same
US7749818B2 (en) * 2002-01-28 2010-07-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the same
TW200302511A (en) 2002-01-28 2003-08-01 Semiconductor Energy Lab Semiconductor device and method of manufacturing the same
JP4137460B2 (ja) * 2002-02-08 2008-08-20 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6884668B2 (en) * 2002-02-22 2005-04-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method therefor
TWI267131B (en) * 2002-03-05 2006-11-21 Semiconductor Energy Lab Semiconductor element and semiconductor device using the same
US6847050B2 (en) * 2002-03-15 2005-01-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor element and semiconductor device comprising the same
US6875998B2 (en) * 2002-03-26 2005-04-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, method of manufacturing the same, and method of designing the same
US6930326B2 (en) * 2002-03-26 2005-08-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor circuit and method of fabricating the same
TWI288443B (en) * 2002-05-17 2007-10-11 Semiconductor Energy Lab SiN film, semiconductor device, and the manufacturing method thereof
JP2004071696A (ja) * 2002-08-02 2004-03-04 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法
TW200527956A (en) * 2003-10-24 2005-08-16 Pentax Corp White organic electroluminescent device
TWI366218B (en) 2004-06-01 2012-06-11 Semiconductor Energy Lab Method for manufacturing semiconductor device
CN101807588A (zh) * 2004-07-30 2010-08-18 株式会社半导体能源研究所 半导体装置
JP2006261188A (ja) * 2005-03-15 2006-09-28 Seiko Epson Corp 半導体装置の製造方法及び半導体装置
US7358164B2 (en) * 2005-06-16 2008-04-15 International Business Machines Corporation Crystal imprinting methods for fabricating substrates with thin active silicon layers
US7439108B2 (en) * 2005-06-16 2008-10-21 International Business Machines Corporation Coplanar silicon-on-insulator (SOI) regions of different crystal orientations and methods of making the same
US20070026599A1 (en) * 2005-07-27 2007-02-01 Advanced Micro Devices, Inc. Methods for fabricating a stressed MOS device
US7700463B2 (en) * 2005-09-02 2010-04-20 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
JP4807081B2 (ja) * 2006-01-16 2011-11-02 ソニー株式会社 ＧａＮ系化合物半導体から成る下地層の形成方法、並びに、ＧａＮ系半導体発光素子の製造方法
KR100703033B1 (ko) * 2006-03-22 2007-04-09 삼성전자주식회사 반도체 장치 및 그 제조 방법
US7692223B2 (en) * 2006-04-28 2010-04-06 Semiconductor Energy Laboratory Co., Ltd Semiconductor device and method for manufacturing the same
US7863612B2 (en) 2006-07-21 2011-01-04 Semiconductor Energy Laboratory Co., Ltd. Display device and semiconductor device
KR20080065460A (ko) * 2007-01-09 2008-07-14 엘지전자 주식회사 수평 금속 유도 결정화를 이용한 저온 다결정 실리콘광기전력 변환소자의 제조방법
JP2008252068A (ja) * 2007-03-08 2008-10-16 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法
US8048749B2 (en) * 2007-07-26 2011-11-01 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
JP2009117424A (ja) * 2007-11-01 2009-05-28 Nitto Denko Corp 配線回路基板の製造方法
KR101675113B1 (ko) 2010-01-08 2016-11-11 삼성전자주식회사 트랜지스터 및 그 제조방법
KR102172343B1 (ko) * 2010-02-05 2020-10-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 및 반도체 장치의 제조 방법
JP6013773B2 (ja) 2011-05-13 2016-10-25 株式会社半導体エネルギー研究所 半導体装置
TWI464603B (zh) * 2011-06-14 2014-12-11 Univ Nat Chiao Tung 熱分析模型建立方法及其非暫時性電腦可讀取紀錄媒體
KR102103913B1 (ko) 2012-01-10 2020-04-23 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
US8865535B2 (en) 2012-04-13 2014-10-21 Sandisk Technologies Inc. Fabricating 3D non-volatile storage with transistor decoding structure
US9165933B2 (en) 2013-03-07 2015-10-20 Sandisk 3D Llc Vertical bit line TFT decoder for high voltage operation
US9240420B2 (en) 2013-09-06 2016-01-19 Sandisk Technologies Inc. 3D non-volatile storage with wide band gap transistor decoder
KR102354008B1 (ko) * 2014-05-29 2022-01-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 반도체 장치의 제작 방법 및 전자 기기
JP6506520B2 (ja) * 2014-09-16 2019-04-24 株式会社ディスコ ＳｉＣのスライス方法
JP6358941B2 (ja) 2014-12-04 2018-07-18 株式会社ディスコ ウエーハの生成方法
JP6399913B2 (ja) 2014-12-04 2018-10-03 株式会社ディスコ ウエーハの生成方法
JP6391471B2 (ja) 2015-01-06 2018-09-19 株式会社ディスコ ウエーハの生成方法
JP6395633B2 (ja) 2015-02-09 2018-09-26 株式会社ディスコ ウエーハの生成方法
JP6395632B2 (ja) 2015-02-09 2018-09-26 株式会社ディスコ ウエーハの生成方法
JP6494382B2 (ja) 2015-04-06 2019-04-03 株式会社ディスコ ウエーハの生成方法
JP6429715B2 (ja) 2015-04-06 2018-11-28 株式会社ディスコ ウエーハの生成方法
JP6425606B2 (ja) 2015-04-06 2018-11-21 株式会社ディスコ ウエーハの生成方法
JP6482389B2 (ja) * 2015-06-02 2019-03-13 株式会社ディスコ ウエーハの生成方法
JP6472333B2 (ja) 2015-06-02 2019-02-20 株式会社ディスコ ウエーハの生成方法
JP6552898B2 (ja) * 2015-07-13 2019-07-31 株式会社ディスコ 多結晶ＳｉＣウエーハの生成方法
JP6482423B2 (ja) 2015-07-16 2019-03-13 株式会社ディスコ ウエーハの生成方法
JP6472347B2 (ja) 2015-07-21 2019-02-20 株式会社ディスコ ウエーハの薄化方法
US10985278B2 (en) 2015-07-21 2021-04-20 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
JP6482425B2 (ja) 2015-07-21 2019-03-13 株式会社ディスコ ウエーハの薄化方法
EP3379897B1 (en) * 2015-11-17 2021-11-03 Dai Nippon Printing Co., Ltd. Heating electrode device, electrical heating glass, heat-generating plate, vehicle, window for building, sheet with conductor, conductive pattern sheet, conductive heat-generating body, laminated glass, and manufacturing method for conductive heat-generating body
JP6602207B2 (ja) * 2016-01-07 2019-11-06 株式会社ディスコ ＳｉＣウエーハの生成方法
JP6690983B2 (ja) 2016-04-11 2020-04-28 株式会社ディスコ ウエーハ生成方法及び実第２のオリエンテーションフラット検出方法
JP2018093046A (ja) * 2016-12-02 2018-06-14 株式会社ディスコ ウエーハ生成方法
JP6773539B2 (ja) * 2016-12-06 2020-10-21 株式会社ディスコ ウエーハ生成方法
JP6858587B2 (ja) 2017-02-16 2021-04-14 株式会社ディスコ ウエーハ生成方法
CN110190063B (zh) 2018-07-02 2021-10-12 京东方科技集团股份有限公司 阵列基板及其制作方法、显示装置
CN109256429B (zh) * 2018-08-03 2021-01-26 Tcl华星光电技术有限公司 氧化物半导体薄膜晶体管及其制作方法
CN109360858A (zh) * 2018-09-28 2019-02-19 合肥鑫晟光电科技有限公司 薄膜晶体管、显示基板及修复方法、显示装置
CN110137261A (zh) * 2018-10-29 2019-08-16 京东方科技集团股份有限公司 薄膜晶体管及其制备方法、阵列基板和显示装置
JP7262210B2 (ja) * 2018-11-21 2023-04-21 東京エレクトロン株式会社 凹部の埋め込み方法
CN109830486A (zh) * 2019-02-26 2019-05-31 绵阳京东方光电科技有限公司 一种显示面板和显示装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1121619A (zh) * 1994-07-27 1996-05-01 株式会社日立制作所 液晶显示装置及其制造方法
US5894151A (en) * 1992-02-25 1999-04-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having reduced leakage current
JP2001144302A (ja) * 1999-08-31 2001-05-25 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法並びに電子装置

Family Cites Families (110)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4385937A (en) * 1980-05-20 1983-05-31 Tokyo Shibaura Denki Kabushiki Kaisha Regrowing selectively formed ion amorphosized regions by thermal gradient
JPS5723217A (en) 1980-07-18 1982-02-06 Fujitsu Ltd Manufacture of semiconductor device
US4330363A (en) 1980-08-28 1982-05-18 Xerox Corporation Thermal gradient control for enhanced laser induced crystallization of predefined semiconductor areas
JPS5815226A (ja) 1981-07-20 1983-01-28 Nec Corp レ−ザアニ−リング法
JPS5886717A (ja) 1981-11-18 1983-05-24 Nec Corp 単結晶シリコン膜形成法
JPS58130517A (ja) * 1982-01-29 1983-08-04 Hitachi Ltd 単結晶薄膜の製造方法
JPS58151042A (ja) 1982-03-03 1983-09-08 Fujitsu Ltd 半導体装置の製造方法
JPS60143666A (ja) * 1983-12-29 1985-07-29 Hitachi Ltd マトリツクス型半導体装置
JPS61125169A (ja) * 1984-11-22 1986-06-12 Agency Of Ind Science & Technol 半導体装置の製造方法
US4597060A (en) * 1985-05-01 1986-06-24 Texas Instruments Incorporated EPROM array and method for fabricating
JPH0810668B2 (ja) 1985-10-31 1996-01-31 旭硝子株式会社 多結晶シリコン膜の製造方法
JP2582794B2 (ja) * 1987-08-10 1997-02-19 株式会社東芝 半導体装置及びその製造方法
JPH01162376A (ja) * 1987-12-18 1989-06-26 Fujitsu Ltd 半導体装置の製造方法
FR2634318B1 (fr) * 1988-07-13 1992-02-21 Commissariat Energie Atomique Procede de fabrication d'une cellule de memoire integree
JPH02143417A (ja) 1988-11-24 1990-06-01 Sharp Corp 半導体装置の製造方法
JP2632995B2 (ja) * 1989-01-18 1997-07-23 日本電信電話株式会社 半導体装置およびその製造方法
JPH03288475A (ja) 1990-04-04 1991-12-18 Seiko Instr Inc 半導体装置の製造方法
JP3150334B2 (ja) 1990-11-15 2001-03-26 セイコーエプソン株式会社 液晶パネル
JP2794499B2 (ja) * 1991-03-26 1998-09-03 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2851968B2 (ja) * 1991-04-26 1999-01-27 キヤノン株式会社 改良された絶縁ゲート型トランジスタを有する半導体装置及びその製造方法
KR100269350B1 (ko) 1991-11-26 2000-10-16 구본준 박막트랜지스터의제조방법
JP2572003B2 (ja) * 1992-03-30 1997-01-16 三星電子株式会社 三次元マルチチャンネル構造を有する薄膜トランジスタの製造方法
US5403762A (en) 1993-06-30 1995-04-04 Semiconductor Energy Laboratory Co., Ltd. Method of fabricating a TFT
JPH06244208A (ja) 1993-02-19 1994-09-02 Nippondenso Co Ltd 半導体装置の製造方法
JPH06275640A (ja) * 1993-03-22 1994-09-30 Semiconductor Energy Lab Co Ltd 薄膜トランジスタおよびその作製方法
US5292683A (en) * 1993-06-09 1994-03-08 Micron Semiconductor, Inc. Method of isolating semiconductor devices and arrays of memory integrated circuitry
JP3450376B2 (ja) * 1993-06-12 2003-09-22 株式会社半導体エネルギー研究所 半導体装置の作製方法
US5985704A (en) * 1993-07-27 1999-11-16 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a semiconductor device
JPH07335904A (ja) 1994-06-14 1995-12-22 Semiconductor Energy Lab Co Ltd 薄膜半導体集積回路
JP3431033B2 (ja) 1993-10-29 2003-07-28 株式会社半導体エネルギー研究所 半導体作製方法
TW264575B (zh) 1993-10-29 1995-12-01 Handotai Energy Kenkyusho Kk
JPH07147233A (ja) * 1993-11-24 1995-06-06 Agency Of Ind Science & Technol 半導体薄膜の製造方法
TW272319B (zh) 1993-12-20 1996-03-11 Sharp Kk
JP3150840B2 (ja) 1994-03-11 2001-03-26 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6700133B1 (en) * 1994-03-11 2004-03-02 Semiconductor Energy Laboratory Co., Ltd. Method for producing semiconductor device
JP3428124B2 (ja) * 1994-03-15 2003-07-22 三菱電機株式会社 Ｍｉｓ型トランジスタおよびその製造方法
US6906383B1 (en) * 1994-07-14 2005-06-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacture thereof
JP3464287B2 (ja) 1994-09-05 2003-11-05 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3378414B2 (ja) * 1994-09-14 2003-02-17 株式会社東芝 半導体装置
US5712191A (en) * 1994-09-16 1998-01-27 Semiconductor Energy Laboratory Co., Ltd. Method for producing semiconductor device
JPH0897431A (ja) 1994-09-28 1996-04-12 Fuji Xerox Co Ltd 半導体装置およびその製造方法
US5942768A (en) * 1994-10-07 1999-08-24 Semionductor Energy Laboratory Co., Ltd. Semiconductor device having improved crystal orientation
JP3727034B2 (ja) 1995-01-13 2005-12-14 株式会社半導体エネルギー研究所 レーザー照射装置
US5854803A (en) 1995-01-12 1998-12-29 Semiconductor Energy Laboratory Co., Ltd. Laser illumination system
JP3216861B2 (ja) * 1995-04-10 2001-10-09 シャープ株式会社 多結晶シリコン膜の形成方法および薄膜トランジスタの製造方法
TW297138B (zh) * 1995-05-31 1997-02-01 Handotai Energy Kenkyusho Kk
JPH0974205A (ja) * 1995-09-04 1997-03-18 Semiconductor Energy Lab Co Ltd 薄膜トランジスタ及びその作製方法
US5770263A (en) * 1995-11-08 1998-06-23 Micron Technology, Inc. Method for in situ removal of particulate residues resulting from hydrofluoric acid cleaning treatments
JP3841910B2 (ja) 1996-02-15 2006-11-08 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6599790B1 (en) * 1996-02-15 2003-07-29 Semiconductor Energy Laboratory Co., Ltd Laser-irradiation method and laser-irradiation device
JP3522441B2 (ja) * 1996-03-12 2004-04-26 株式会社半導体エネルギー研究所 半導体装置
JPH09283762A (ja) * 1996-04-15 1997-10-31 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
JP4103968B2 (ja) 1996-09-18 2008-06-18 株式会社半導体エネルギー研究所 絶縁ゲイト型半導体装置
JP3597331B2 (ja) 1996-10-24 2004-12-08 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3645377B2 (ja) 1996-10-24 2005-05-11 株式会社半導体エネルギー研究所 集積回路の作製方法
TW451284B (en) 1996-10-15 2001-08-21 Semiconductor Energy Lab Semiconductor device and method of manufacturing the same
JP3284899B2 (ja) * 1996-10-17 2002-05-20 松下電器産業株式会社 半導体素子及びその製造方法
US5933735A (en) 1997-01-16 1999-08-03 United Microelectronics Corp. Semiconductor read-only memory device and method of fabricating the same
JPH11121753A (ja) 1997-10-14 1999-04-30 Hitachi Ltd 半導体装置及びその製造方法
JP3129264B2 (ja) * 1997-12-04 2001-01-29 日本電気株式会社 化合物半導体電界効果トランジスタ
JPH11177102A (ja) 1997-12-08 1999-07-02 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JP2000068520A (ja) * 1997-12-17 2000-03-03 Matsushita Electric Ind Co Ltd 半導体薄膜、その製造方法、および製造装置、ならびに半導体素子、およびその製造方法
WO1999031719A1 (fr) 1997-12-17 1999-06-24 Matsushita Electric Industrial Co., Ltd. Couche mince de semi-conducteur, son procede et son dispositif de fabrication, composant a semi-conducteur et son procede de fabrication
JP4931267B2 (ja) 1998-01-29 2012-05-16 ルネサスエレクトロニクス株式会社 半導体装置
KR100271813B1 (ko) 1998-09-28 2000-11-15 구본준 실리콘 박막을 결정화하는 방법과 이를 이용한 박막트랜지스터및 그 제조방법
JP2000150896A (ja) * 1998-11-16 2000-05-30 Sharp Corp 薄膜トランジスタおよびその製造方法
JP2000183351A (ja) 1998-12-11 2000-06-30 Sony Corp 薄膜半導体装置の製造方法
TW457553B (en) 1999-01-08 2001-10-01 Sony Corp Process for producing thin film semiconductor device and laser irradiation apparatus
JP4053691B2 (ja) 1999-06-29 2008-02-27 三井化学株式会社 ホスフィンオキシド化合物およびその製造方法
JP2001015591A (ja) * 1999-06-30 2001-01-19 Toshiba Corp 半導体装置の製造方法・半導体装置
US6617226B1 (en) * 1999-06-30 2003-09-09 Kabushiki Kaisha Toshiba Semiconductor device and method for manufacturing the same
TW544727B (en) 1999-08-13 2003-08-01 Semiconductor Energy Lab Method of manufacturing a semiconductor device
JP3897965B2 (ja) 1999-08-13 2007-03-28 株式会社半導体エネルギー研究所 レーザー装置及びレーザーアニール方法
JP2001091941A (ja) 1999-09-20 2001-04-06 Seiko Epson Corp 液晶表示装置およびこれを用いた電子機器
US6410368B1 (en) 1999-10-26 2002-06-25 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device with TFT
GB9927287D0 (en) 1999-11-19 2000-01-12 Koninkl Philips Electronics Nv Top gate thin film transistor and method of producing the same
JP2001147446A (ja) 1999-11-19 2001-05-29 Hitachi Ltd 液晶表示装置とその製造方法
JP4836333B2 (ja) 2000-01-28 2011-12-14 株式会社半導体エネルギー研究所 半導体装置
US6780687B2 (en) * 2000-01-28 2004-08-24 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device having a heat absorbing layer
JP2001274433A (ja) 2000-03-24 2001-10-05 Japan Steel Works Ltd:The シリコン膜の結晶化方法及び多結晶シリコン膜の製造方法並びに多結晶シリコン膜を用いたディバイス
JP3543946B2 (ja) * 2000-04-14 2004-07-21 日本電気株式会社 電界効果型トランジスタ及びその製造方法
JP5057613B2 (ja) 2000-04-27 2012-10-24 株式会社半導体エネルギー研究所 半導体装置及び電子機器
US6747289B2 (en) 2000-04-27 2004-06-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of fabricating thereof
US7662677B2 (en) 2000-04-28 2010-02-16 Semiconductor Energy Laboratory Co., Ltd. Method of fabricating semiconductor device
US6746901B2 (en) * 2000-05-12 2004-06-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of fabricating thereof
JP4683761B2 (ja) 2000-05-12 2011-05-18 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2001324723A (ja) 2000-05-12 2001-11-22 Semiconductor Energy Lab Co Ltd 半導体装置及びその製造方法。
JP2001332741A (ja) * 2000-05-25 2001-11-30 Sony Corp 薄膜トランジスタの製造方法
JP2001338987A (ja) * 2000-05-26 2001-12-07 Nec Microsystems Ltd Ｍｏｓトランジスタのシャロートレンチ分離領域の形成方法
US7078321B2 (en) 2000-06-19 2006-07-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the same
JP4058751B2 (ja) 2000-06-20 2008-03-12 日本電気株式会社 電界効果型トランジスタの製造方法
JP2002118255A (ja) * 2000-07-31 2002-04-19 Toshiba Corp 半導体装置およびその製造方法
JP2002151688A (ja) * 2000-08-28 2002-05-24 Mitsubishi Electric Corp Ｍｏｓ型半導体装置およびその製造方法
JP4044276B2 (ja) * 2000-09-28 2008-02-06 株式会社東芝 半導体装置及びその製造方法
US6413802B1 (en) * 2000-10-23 2002-07-02 The Regents Of The University Of California Finfet transistor structures having a double gate channel extending vertically from a substrate and methods of manufacture
JP2002208705A (ja) * 2001-01-09 2002-07-26 Mitsubishi Electric Corp 半導体装置及びその製造方法
TWI221645B (en) 2001-01-19 2004-10-01 Semiconductor Energy Lab Method of manufacturing a semiconductor device
JP2002324808A (ja) 2001-01-19 2002-11-08 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JP4071005B2 (ja) 2001-01-29 2008-04-02 株式会社半導体エネルギー研究所 半導体装置の作製方法
US7115453B2 (en) 2001-01-29 2006-10-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method of the same
US6602758B2 (en) 2001-06-15 2003-08-05 Agere Systems, Inc. Formation of silicon on insulator (SOI) devices as add-on modules for system on a chip processing
JP4141138B2 (ja) * 2001-12-21 2008-08-27 株式会社半導体エネルギー研究所 半導体装置の作製方法
EP1326273B1 (en) * 2001-12-28 2012-01-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US6933527B2 (en) * 2001-12-28 2005-08-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and semiconductor device production system
US6841797B2 (en) * 2002-01-17 2005-01-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device formed over a surface with a drepession portion and a projection portion
US7749818B2 (en) 2002-01-28 2010-07-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the same
TW200302511A (en) 2002-01-28 2003-08-01 Semiconductor Energy Lab Semiconductor device and method of manufacturing the same
TWI261358B (en) 2002-01-28 2006-09-01 Semiconductor Energy Lab Semiconductor device and method of manufacturing the same
US6930326B2 (en) * 2002-03-26 2005-08-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor circuit and method of fabricating the same
US6780694B2 (en) * 2003-01-08 2004-08-24 International Business Machines Corporation MOS transistor

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5894151A (en) * 1992-02-25 1999-04-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having reduced leakage current
CN1121619A (zh) * 1994-07-27 1996-05-01 株式会社日立制作所 液晶显示装置及其制造方法
JP2001144302A (ja) * 1999-08-31 2001-05-25 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法並びに電子装置

Also Published As

Publication number Publication date
JP2019068092A (ja) 2019-04-25
JP2020061582A (ja) 2020-04-16
TW200306009A (en) 2003-11-01
JP5891273B2 (ja) 2016-03-22
JP2018067732A (ja) 2018-04-26
KR101024957B1 (ko) 2011-03-25
CN1435897A (zh) 2003-08-13
US7148092B2 (en) 2006-12-12
JP6298121B2 (ja) 2018-03-20
JP2022031312A (ja) 2022-02-18
US7795734B2 (en) 2010-09-14
JP6726731B2 (ja) 2020-07-22
JP2015181186A (ja) 2015-10-15
TWI261358B (en) 2006-09-01
JP2014239246A (ja) 2014-12-18
JP2011101057A (ja) 2011-05-19
JP2017005263A (ja) 2017-01-05
KR20030064654A (ko) 2003-08-02
US20070085080A1 (en) 2007-04-19
JP6077052B2 (ja) 2017-02-08
US20030141505A1 (en) 2003-07-31

Similar Documents

Publication Publication Date Title
CN100342551C (zh) 半导体装置和制造半导体装置的方法
CN100347809C (zh) 制造半导体器件的方法
CN100350617C (zh) 半导体元件和使用半导体元件的半导体装置
CN1269196C (zh) 薄膜半导体器件的制造方法
CN1293607C (zh) 半导体膜、半导体器件和它们的生产方法
CN100352022C (zh) 半导体器件及其制造方法
CN1286156C (zh) 制造半导体器件的方法
CN1129955C (zh) 半导体器件的制造方法
CN1293647C (zh) 半导体器件及其制造方法
CN1925112A (zh) 半导体器件的制造方法
CN1729719A (zh) 显示装置和显示装置的制作方法
CN1638040A (zh) 激光照射方法以及晶质半导体膜的制作方法
CN1421907A (zh) 薄膜晶体管的制造方法
CN1677613A (zh) 半导体器件的制造方法、半导体器件、电光装置用基板、电光装置和电子设备
CN1275300C (zh) 激光辐照方法和激光辐照装置以及制造半导体器件的方法
JP2003234477A (ja) 半導体装置及びその作製方法
CN1388591A (zh) 薄膜晶体管及其制造方法
CN1282989C (zh) 半导体设备和其制造方法
CN1673815A (zh) 显示装置及其制造方法
WO2016155154A1 (zh) 薄膜晶体管及其制备方法、阵列基板和显示装置
CN101079432A (zh) 显示装置
CN101110437B (zh) 半导体装置和制造半导体装置的方法
CN1993816A (zh) 半导体装置
JP2003234478A (ja) 半導体装置及びその作製方法
CN1956150A (zh) 半导体膜、半导体器件和它们的生产方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20071010

Termination date: 20180128

CF01 Termination of patent right due to non-payment of annual fee