JP2022031312A - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP2022031312A JP2022031312A JP2021196948A JP2021196948A JP2022031312A JP 2022031312 A JP2022031312 A JP 2022031312A JP 2021196948 A JP2021196948 A JP 2021196948A JP 2021196948 A JP2021196948 A JP 2021196948A JP 2022031312 A JP2022031312 A JP 2022031312A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor film
- film
- insulating film
- opening
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 238
- 239000013078 crystal Substances 0.000 claims description 102
- 239000012535 impurity Substances 0.000 claims description 19
- 230000015572 biosynthetic process Effects 0.000 abstract description 11
- 239000010408 film Substances 0.000 description 389
- 239000000758 substrate Substances 0.000 description 61
- 238000002425 crystallisation Methods 0.000 description 34
- 238000000034 method Methods 0.000 description 34
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 28
- 230000008025 crystallization Effects 0.000 description 27
- 230000003287 optical effect Effects 0.000 description 25
- 239000011521 glass Substances 0.000 description 23
- 238000005530 etching Methods 0.000 description 22
- 238000004519 manufacturing process Methods 0.000 description 22
- 229910052814 silicon oxide Inorganic materials 0.000 description 21
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 20
- 229910052710 silicon Inorganic materials 0.000 description 20
- 239000010703 silicon Substances 0.000 description 20
- 238000009826 distribution Methods 0.000 description 18
- 229910052581 Si3N4 Inorganic materials 0.000 description 16
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 16
- 229910021417 amorphous silicon Inorganic materials 0.000 description 15
- 230000001678 irradiating effect Effects 0.000 description 15
- 239000000463 material Substances 0.000 description 14
- 239000007789 gas Substances 0.000 description 13
- 230000010355 oscillation Effects 0.000 description 12
- 238000006243 chemical reaction Methods 0.000 description 11
- 238000002347 injection Methods 0.000 description 11
- 239000007924 injection Substances 0.000 description 11
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 11
- 230000007547 defect Effects 0.000 description 10
- 229910052779 Neodymium Inorganic materials 0.000 description 9
- 229910052775 Thulium Inorganic materials 0.000 description 9
- 238000011049 filling Methods 0.000 description 9
- 150000002894 organic compounds Chemical class 0.000 description 9
- 230000008569 process Effects 0.000 description 9
- 238000010438 heat treatment Methods 0.000 description 8
- 230000015654 memory Effects 0.000 description 8
- 229910052751 metal Inorganic materials 0.000 description 8
- 239000002184 metal Substances 0.000 description 8
- 230000035882 stress Effects 0.000 description 8
- ZPDRQAVGXHVGTB-UHFFFAOYSA-N gallium;gadolinium(3+);oxygen(2-) Chemical compound [O-2].[O-2].[O-2].[Ga+3].[Gd+3] ZPDRQAVGXHVGTB-UHFFFAOYSA-N 0.000 description 7
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 6
- 229910052689 Holmium Inorganic materials 0.000 description 6
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical group CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 6
- 239000002585 base Substances 0.000 description 6
- 235000012239 silicon dioxide Nutrition 0.000 description 6
- 239000010453 quartz Substances 0.000 description 5
- 125000006850 spacer group Chemical group 0.000 description 5
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 5
- 229910052721 tungsten Inorganic materials 0.000 description 5
- 239000010937 tungsten Substances 0.000 description 5
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 4
- 229910000676 Si alloy Inorganic materials 0.000 description 4
- LFVGISIMTYGQHF-UHFFFAOYSA-N ammonium dihydrogen phosphate Chemical compound [NH4+].OP(O)([O-])=O LFVGISIMTYGQHF-UHFFFAOYSA-N 0.000 description 4
- 229910000387 ammonium dihydrogen phosphate Inorganic materials 0.000 description 4
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 4
- 150000001875 compounds Chemical class 0.000 description 4
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 description 4
- 229910021419 crystalline silicon Inorganic materials 0.000 description 4
- 238000001312 dry etching Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 230000005281 excited state Effects 0.000 description 4
- 229910052733 gallium Inorganic materials 0.000 description 4
- 239000002223 garnet Substances 0.000 description 4
- 230000010365 information processing Effects 0.000 description 4
- 230000031700 light absorption Effects 0.000 description 4
- 239000004973 liquid crystal related substance Substances 0.000 description 4
- 235000019837 monoammonium phosphate Nutrition 0.000 description 4
- 235000019796 monopotassium phosphate Nutrition 0.000 description 4
- 239000001301 oxygen Substances 0.000 description 4
- 229910052760 oxygen Inorganic materials 0.000 description 4
- 239000002994 raw material Substances 0.000 description 4
- 238000004088 simulation Methods 0.000 description 4
- 239000000243 solution Substances 0.000 description 4
- 238000002834 transmittance Methods 0.000 description 4
- 235000018734 Sambucus australis Nutrition 0.000 description 3
- 244000180577 Sambucus australis Species 0.000 description 3
- TVFHPXMGPBXBAE-UHFFFAOYSA-N [Sc].[Gd] Chemical compound [Sc].[Gd] TVFHPXMGPBXBAE-UHFFFAOYSA-N 0.000 description 3
- 238000005247 gettering Methods 0.000 description 3
- 150000002500 ions Chemical class 0.000 description 3
- 238000010030 laminating Methods 0.000 description 3
- 230000008018 melting Effects 0.000 description 3
- 238000002844 melting Methods 0.000 description 3
- IBHBKWKFFTZAHE-UHFFFAOYSA-N n-[4-[4-(n-naphthalen-1-ylanilino)phenyl]phenyl]-n-phenylnaphthalen-1-amine Chemical compound C1=CC=CC=C1N(C=1C2=CC=CC=C2C=CC=1)C1=CC=C(C=2C=CC(=CC=2)N(C=2C=CC=CC=2)C=2C3=CC=CC=C3C=CC=2)C=C1 IBHBKWKFFTZAHE-UHFFFAOYSA-N 0.000 description 3
- PXHVJJICTQNCMI-UHFFFAOYSA-N nickel Substances [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 3
- 229910052757 nitrogen Inorganic materials 0.000 description 3
- 239000000126 substance Substances 0.000 description 3
- 238000002076 thermal analysis method Methods 0.000 description 3
- 230000008646 thermal stress Effects 0.000 description 3
- UJOBWOGCFQCDNV-UHFFFAOYSA-N 9H-carbazole Chemical compound C1=CC=C2C3=CC=CC=C3NC2=C1 UJOBWOGCFQCDNV-UHFFFAOYSA-N 0.000 description 2
- 229910001339 C alloy Inorganic materials 0.000 description 2
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 2
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- 229910000927 Ge alloy Inorganic materials 0.000 description 2
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 2
- 229910013641 LiNbO 3 Inorganic materials 0.000 description 2
- BPQQTUXANYXVAA-UHFFFAOYSA-N Orthosilicate Chemical compound [O-][Si]([O-])([O-])[O-] BPQQTUXANYXVAA-UHFFFAOYSA-N 0.000 description 2
- 229920001609 Poly(3,4-ethylenedioxythiophene) Polymers 0.000 description 2
- PILOURHZNVHRME-UHFFFAOYSA-N [Na].[Ba] Chemical compound [Na].[Ba] PILOURHZNVHRME-UHFFFAOYSA-N 0.000 description 2
- 238000010521 absorption reaction Methods 0.000 description 2
- 230000004931 aggregating effect Effects 0.000 description 2
- 239000003513 alkali Substances 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- -1 and in particular Inorganic materials 0.000 description 2
- 150000004982 aromatic amines Chemical class 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 2
- 230000000903 blocking effect Effects 0.000 description 2
- AQCDIIAORKRFCD-UHFFFAOYSA-N cadmium selenide Chemical compound [Cd]=[Se] AQCDIIAORKRFCD-UHFFFAOYSA-N 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 2
- 229910052739 hydrogen Inorganic materials 0.000 description 2
- 239000001257 hydrogen Substances 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- GQYHUHYESMUTHG-UHFFFAOYSA-N lithium niobate Chemical compound [Li+].[O-][Nb](=O)=O GQYHUHYESMUTHG-UHFFFAOYSA-N 0.000 description 2
- 230000033001 locomotion Effects 0.000 description 2
- 229910000402 monopotassium phosphate Inorganic materials 0.000 description 2
- 230000035515 penetration Effects 0.000 description 2
- 239000012071 phase Substances 0.000 description 2
- PJNZPQUBCPKICU-UHFFFAOYSA-N phosphoric acid;potassium Chemical compound [K].OP(O)(O)=O PJNZPQUBCPKICU-UHFFFAOYSA-N 0.000 description 2
- 238000001259 photo etching Methods 0.000 description 2
- 229910052594 sapphire Inorganic materials 0.000 description 2
- 239000010980 sapphire Substances 0.000 description 2
- 229910052711 selenium Inorganic materials 0.000 description 2
- 239000011669 selenium Substances 0.000 description 2
- 238000009751 slip forming Methods 0.000 description 2
- 238000007711 solidification Methods 0.000 description 2
- 230000008023 solidification Effects 0.000 description 2
- 238000004528 spin coating Methods 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 229910052714 tellurium Inorganic materials 0.000 description 2
- 238000007740 vapor deposition Methods 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- 229910052684 Cerium Inorganic materials 0.000 description 1
- 229910052691 Erbium Inorganic materials 0.000 description 1
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 description 1
- 229910052688 Gadolinium Inorganic materials 0.000 description 1
- DGAQECJNVWCQMB-PUAWFVPOSA-M Ilexoside XXIX Chemical compound C[C@@H]1CC[C@@]2(CC[C@@]3(C(=CC[C@H]4[C@]3(CC[C@@H]5[C@@]4(CC[C@@H](C5(C)C)OS(=O)(=O)[O-])C)C)[C@@H]2[C@]1(C)O)C)C(=O)O[C@H]6[C@@H]([C@H]([C@@H]([C@H](O6)CO)O)O)O.[Na+] DGAQECJNVWCQMB-PUAWFVPOSA-M 0.000 description 1
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 1
- 229910001080 W alloy Inorganic materials 0.000 description 1
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 1
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 1
- MQRWBMAEBQOWAF-UHFFFAOYSA-N acetic acid;nickel Chemical compound [Ni].CC(O)=O.CC(O)=O MQRWBMAEBQOWAF-UHFFFAOYSA-N 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 239000000654 additive Substances 0.000 description 1
- 230000000996 additive effect Effects 0.000 description 1
- 229910001413 alkali metal ion Inorganic materials 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 239000007864 aqueous solution Substances 0.000 description 1
- 238000003491 array Methods 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 239000003054 catalyst Substances 0.000 description 1
- 230000003197 catalytic effect Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 239000012141 concentrate Substances 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- XCJYREBRNVKWGJ-UHFFFAOYSA-N copper(II) phthalocyanine Chemical compound [Cu+2].C12=CC=CC=C2C(N=C2[N-]C(C3=CC=CC=C32)=N2)=NC1=NC([C]1C=CC=CC1=1)=NC=1N=C1[C]3C=CC=CC3=C2[N-]1 XCJYREBRNVKWGJ-UHFFFAOYSA-N 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000010894 electron beam technology Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 229910052731 fluorine Inorganic materials 0.000 description 1
- 239000011737 fluorine Substances 0.000 description 1
- UIWYJDYFSGRHKR-UHFFFAOYSA-N gadolinium atom Chemical compound [Gd] UIWYJDYFSGRHKR-UHFFFAOYSA-N 0.000 description 1
- 229910052736 halogen Inorganic materials 0.000 description 1
- 150000002367 halogens Chemical class 0.000 description 1
- 230000012447 hatching Effects 0.000 description 1
- RBTKNAXYKSUFRK-UHFFFAOYSA-N heliogen blue Chemical compound [Cu].[N-]1C2=C(C=CC=C3)C3=C1N=C([N-]1)C3=CC=CC=C3C1=NC([N-]1)=C(C=CC=C3)C3=C1N=C([N-]1)C3=CC=CC=C3C1=N2 RBTKNAXYKSUFRK-UHFFFAOYSA-N 0.000 description 1
- 238000005984 hydrogenation reaction Methods 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 238000013507 mapping Methods 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- QSHDDOUJBYECFT-UHFFFAOYSA-N mercury Chemical compound [Hg] QSHDDOUJBYECFT-UHFFFAOYSA-N 0.000 description 1
- 229910052753 mercury Inorganic materials 0.000 description 1
- 229910001507 metal halide Inorganic materials 0.000 description 1
- 150000005309 metal halides Chemical class 0.000 description 1
- 238000002156 mixing Methods 0.000 description 1
- 229940078494 nickel acetate Drugs 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 230000000737 periodic effect Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- IEQIEDJGQAUEQZ-UHFFFAOYSA-N phthalocyanine Chemical compound N1C(N=C2C3=CC=CC=C3C(N=C3C4=CC=CC=C4C(=N4)N3)=N2)=C(C=CC=C2)C2=C1N=C1C2=CC=CC=C2C4=N1 IEQIEDJGQAUEQZ-UHFFFAOYSA-N 0.000 description 1
- 230000010287 polarization Effects 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920000642 polymer Polymers 0.000 description 1
- 229920000123 polythiophene Polymers 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 239000003870 refractory metal Substances 0.000 description 1
- 229910052706 scandium Inorganic materials 0.000 description 1
- SIXSYDAISGFNSX-UHFFFAOYSA-N scandium atom Chemical compound [Sc] SIXSYDAISGFNSX-UHFFFAOYSA-N 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 229910052708 sodium Inorganic materials 0.000 description 1
- 239000011734 sodium Substances 0.000 description 1
- 239000007790 solid phase Substances 0.000 description 1
- 241000894007 species Species 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
- 230000005469 synchrotron radiation Effects 0.000 description 1
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 239000010936 titanium Substances 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
- 229910052724 xenon Inorganic materials 0.000 description 1
- FHNFHKCVQCLJFQ-UHFFFAOYSA-N xenon atom Chemical compound [Xe] FHNFHKCVQCLJFQ-UHFFFAOYSA-N 0.000 description 1
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
- H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
- H01L27/1281—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor by using structural features to control crystal growth, e.g. placement of grain filters
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
- H01L29/6675—Amorphous silicon or polysilicon transistors
- H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78651—Silicon transistors
- H01L29/7866—Non-monocrystalline silicon transistors
- H01L29/78672—Polycrystalline or microcrystalline silicon transistor
- H01L29/78675—Polycrystalline or microcrystalline silicon transistor with normal-type structure, e.g. with top gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
- H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
- H01L29/78621—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Manufacturing & Machinery (AREA)
- Recrystallisation Techniques (AREA)
- Thin Film Transistor (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
Description
本発明は、結晶構造を有する半導体膜を用いて形成される半導体装置及びその作製方法
に係り、特に絶縁表面上に形成された結晶性半導体膜でチャネル形成領域を形成した電界
効果型トランジスタを含む半導体装置及びその作製方法に関する。
に係り、特に絶縁表面上に形成された結晶性半導体膜でチャネル形成領域を形成した電界
効果型トランジスタを含む半導体装置及びその作製方法に関する。
ガラス等による絶縁基板上に非晶質半導体膜を形成し、レーザー光の照射により結晶化
させる技術が知られている。結晶構造を有する半導体膜(結晶性半導体膜)を用いて作製
される薄膜トランジスタ(以下、TFTと記す)は、液晶表示装置に代表される平面型表
示装置(フラットパネルディスプレイ)に応用されている。
させる技術が知られている。結晶構造を有する半導体膜(結晶性半導体膜)を用いて作製
される薄膜トランジスタ(以下、TFTと記す)は、液晶表示装置に代表される平面型表
示装置(フラットパネルディスプレイ)に応用されている。
半導体製造プロセスにおけるレーザー光の応用は、半導体基板又は半導体膜に形成され
た損傷層や非晶質層を再結晶化する技術、絶縁表面上に形成された非晶質半導体膜を結晶
化させる技術に展開されている。適用されるレーザー発振装置は、エキシマレーザーに代
表される気体レーザーや、YAGレーザーに代表される固体レーザーが通常用いられてい
る。
た損傷層や非晶質層を再結晶化する技術、絶縁表面上に形成された非晶質半導体膜を結晶
化させる技術に展開されている。適用されるレーザー発振装置は、エキシマレーザーに代
表される気体レーザーや、YAGレーザーに代表される固体レーザーが通常用いられてい
る。
レーザー光の照射による非晶質半導体膜の結晶化の一例は、レーザー光の走査速度をビ
ームスポット径×5000/秒以上として高速走査により非晶質半導体膜を完全な溶融状
態に至らしめることなく多結晶化するものや(例えば、特許文献1参照。)、レーザー処
理装置を用いて光学系にて線状にビームを加工して照射する方法が知られている(例えば
、特許文献2参照。)。
ームスポット径×5000/秒以上として高速走査により非晶質半導体膜を完全な溶融状
態に至らしめることなく多結晶化するものや(例えば、特許文献1参照。)、レーザー処
理装置を用いて光学系にて線状にビームを加工して照射する方法が知られている(例えば
、特許文献2参照。)。
さらに、Nd:YVO4レーザーなど固体レーザー発振装置を用いて、その第2高調波
であるレーザー光を非晶質半導体膜に照射して、従来に比べ結晶粒径の大きい結晶性半導
体膜を形成し、TFTを作製する技術が開示されている(例えば、特許文献3参照。)。
であるレーザー光を非晶質半導体膜に照射して、従来に比べ結晶粒径の大きい結晶性半導
体膜を形成し、TFTを作製する技術が開示されている(例えば、特許文献3参照。)。
しかしながら、欠陥や結晶粒界又は結晶亜粒界が少なく、且つ、配向の揃った高品質の
結晶性半導体膜を絶縁表面上に形成するためには、帯域溶融法などとして知られているよ
うに単結晶基板上の半導体膜を高温に加熱して溶融状態としてから再結晶化する方法が主
流であった。
結晶性半導体膜を絶縁表面上に形成するためには、帯域溶融法などとして知られているよ
うに単結晶基板上の半導体膜を高温に加熱して溶融状態としてから再結晶化する方法が主
流であった。
公知のグラフォエピタキシー技術のように下地の段差を利用しているので、その段差に
沿って結晶が成長し、形成された単結晶半導体膜の表面にその段差が残ることが問題であ
ると考えられている。さらに、歪み点が比較的低いガラス基板上にグラフォエピタキィシ
ーを用いて単結晶半導体膜を形成することは出来なかった。
沿って結晶が成長し、形成された単結晶半導体膜の表面にその段差が残ることが問題であ
ると考えられている。さらに、歪み点が比較的低いガラス基板上にグラフォエピタキィシ
ーを用いて単結晶半導体膜を形成することは出来なかった。
一方、平坦な表面上に形成された非晶質半導体膜にレーザー光を照射して結晶化させる
と結晶は多結晶となり、結晶粒界等の欠陥が任意に形成されて配向の揃った結晶を得るこ
とはできなかった。
と結晶は多結晶となり、結晶粒界等の欠陥が任意に形成されて配向の揃った結晶を得るこ
とはできなかった。
結晶粒界には結晶欠陥が多数生成され、それがキャリアトラップとなって、電子又は正
孔の移動度が低下する要因と考えられている。また、結晶化に伴って起こる半導体の体積
収縮、下地との熱応力や格子不整合などによる欠陥、結晶粒界又は亜粒界の存在しない半
導体膜を形成することは出来なかった。よって、張り合わせSOI(Silicon on Insulato
r)を省いては、絶縁表面上に形成され、結晶化又は再結晶化された結晶性半導体膜をもっ
て、単結晶基板に形成されるMOSトランジスタと同等の品質を得ることはできなかった
。
孔の移動度が低下する要因と考えられている。また、結晶化に伴って起こる半導体の体積
収縮、下地との熱応力や格子不整合などによる欠陥、結晶粒界又は亜粒界の存在しない半
導体膜を形成することは出来なかった。よって、張り合わせSOI(Silicon on Insulato
r)を省いては、絶縁表面上に形成され、結晶化又は再結晶化された結晶性半導体膜をもっ
て、単結晶基板に形成されるMOSトランジスタと同等の品質を得ることはできなかった
。
いずれにしても、結晶化によって起こる半導体の体積収縮、下地との熱応力や格子不整
合などによる欠陥、結晶粒界又は亜粒界の存在しない結晶性半導体膜を形成することは出
来なかった。よって、張り合わせSOI(Silicon on Insulator)を省いては、絶縁表面上
に形成され、結晶化又は再結晶化された結晶性半導体膜をもって、単結晶基板に形成され
るMOSトランジスタと同等の品質を得ることはできなかった。
合などによる欠陥、結晶粒界又は亜粒界の存在しない結晶性半導体膜を形成することは出
来なかった。よって、張り合わせSOI(Silicon on Insulator)を省いては、絶縁表面上
に形成され、結晶化又は再結晶化された結晶性半導体膜をもって、単結晶基板に形成され
るMOSトランジスタと同等の品質を得ることはできなかった。
例えば、ガラス基板上に半導体膜を形成してTFTを作り込む場合には、TFTは任意
に形成される結晶粒界と無関係に配置され、TFTのチャネル形成領域の結晶性を厳密な
意味で制御することができず、任意に介在する結晶粒界や結晶欠陥により特性が低下し、
且つ個々の素子特性がばらつく要因となっていた。
に形成される結晶粒界と無関係に配置され、TFTのチャネル形成領域の結晶性を厳密な
意味で制御することができず、任意に介在する結晶粒界や結晶欠陥により特性が低下し、
且つ個々の素子特性がばらつく要因となっていた。
本発明は上記問題点に鑑みなされたものであり、絶縁表面上に少なくともチャネル形成
領域において結晶粒界が可能な限り存在しない結晶性半導体膜を形成し、高速動作が可能
で電流駆動能力が高く、且つ複数の素子間においてばらつきの小さい半導体素子又は半導
体素子群により構成される半導体装置を提供することを目的とする。
領域において結晶粒界が可能な限り存在しない結晶性半導体膜を形成し、高速動作が可能
で電流駆動能力が高く、且つ複数の素子間においてばらつきの小さい半導体素子又は半導
体素子群により構成される半導体装置を提供することを目的とする。
上記問題点を解決するために本発明は、絶縁表面を有する基板上に開口部が設けられた
絶縁膜を形成し、絶縁膜上及び開口部にかけて非晶質半導体膜又は結晶粒界が任意に存在
する多結晶構造の半導体膜を形成し、その開口部を充填する形態で結晶性半導体膜を形成
するものである。すなわち、その後絶縁膜の開口部に溶融した半導体を流し込むように当
該半導体膜を溶融して結晶化又は再結晶化させて結晶性半導体膜を形成する。そして、開
口部以外の領域に延在する結晶性半導体膜を除去して該開口部の結晶性半導体膜を残存せ
しめ、該結晶性半導体膜の上面部に接するゲート絶縁膜とゲート電極を形成することを特
徴とするものである。
絶縁膜を形成し、絶縁膜上及び開口部にかけて非晶質半導体膜又は結晶粒界が任意に存在
する多結晶構造の半導体膜を形成し、その開口部を充填する形態で結晶性半導体膜を形成
するものである。すなわち、その後絶縁膜の開口部に溶融した半導体を流し込むように当
該半導体膜を溶融して結晶化又は再結晶化させて結晶性半導体膜を形成する。そして、開
口部以外の領域に延在する結晶性半導体膜を除去して該開口部の結晶性半導体膜を残存せ
しめ、該結晶性半導体膜の上面部に接するゲート絶縁膜とゲート電極を形成することを特
徴とするものである。
開口部は絶縁基板の表面を直接エッチング処理して形成しても良いし、酸化珪素、窒化
珪素、又は酸窒化珪素膜等を用い、それをエッチング処理して開口部を形成しても良い。
開口部はTFTのチャネル形成領域を含む島状の半導体膜の配置に合わせて形成し、少な
くともチャネル形成領域に合致するように形成されていることが望ましい。また、開口部
はチャネル長方向に延在して設けられている。開口部の幅(チャネル形成領域とする場合
におけるチャネル幅方向)が0.01μm以上2μm以下、好ましくは0.1~1μmで形
成し、その深さは、0.01μm以上1μm以下、好ましくは0.05μm以上0.2μm以
下で形成する。
珪素、又は酸窒化珪素膜等を用い、それをエッチング処理して開口部を形成しても良い。
開口部はTFTのチャネル形成領域を含む島状の半導体膜の配置に合わせて形成し、少な
くともチャネル形成領域に合致するように形成されていることが望ましい。また、開口部
はチャネル長方向に延在して設けられている。開口部の幅(チャネル形成領域とする場合
におけるチャネル幅方向)が0.01μm以上2μm以下、好ましくは0.1~1μmで形
成し、その深さは、0.01μm以上1μm以下、好ましくは0.05μm以上0.2μm以
下で形成する。
最初の段階において絶縁膜上及び開口部にかけて形成する半導体膜はプラズマCVD法
、スパッタリング法、減圧CVD法で形成される非晶質半導体膜又は多結晶半導体膜、或
いは、固相成長により形成された多結晶半導体膜などが適用される。尚、本発明でいう非
晶質半導体膜とは、狭義の意味で完全な非晶質構造を有するものだけではなく、微細な結
晶粒子が含まれた状態、又はいわゆる微結晶半導体膜、局所的に結晶構造を含む半導体膜
を含む。代表的には非晶質シリコン膜が適用され、その他に非晶質シリコンゲルマニウム
膜、非晶質シリコンカーバイト膜などを適用することもできる。また、多結晶半導体膜は
、これら非晶質半導体膜を公知の方法で結晶化させたものである。
、スパッタリング法、減圧CVD法で形成される非晶質半導体膜又は多結晶半導体膜、或
いは、固相成長により形成された多結晶半導体膜などが適用される。尚、本発明でいう非
晶質半導体膜とは、狭義の意味で完全な非晶質構造を有するものだけではなく、微細な結
晶粒子が含まれた状態、又はいわゆる微結晶半導体膜、局所的に結晶構造を含む半導体膜
を含む。代表的には非晶質シリコン膜が適用され、その他に非晶質シリコンゲルマニウム
膜、非晶質シリコンカーバイト膜などを適用することもできる。また、多結晶半導体膜は
、これら非晶質半導体膜を公知の方法で結晶化させたものである。
結晶性半導体膜を溶融して結晶化させる手段としては、気体レーザー発振装置、固体レ
ーザー発振装置を光源とするパルス発振又は連続発振レーザー光を適用する。照射するレ
ーザー光は光学系にて線状に集光されたものであり、その強度分布が長手方向において均
一な領域を有し、短手方向に分布を持っていても良く、光源として用いるレーザー発振装
置は、矩形ビーム固体レーザー発振装置が適用され、特に好ましくは、スラブレーザー発
振装置が適用される。或いは、Nd、Tm、Hoをドープしたロッドを用いた固体レーザ
ー発振装置であり、特にYAG、YVO4、YLF、YAlO3などの結晶にNd、Tm、
Hoをドープした結晶を使った固体レーザー発振装置にスラブ構造増幅器を組み合わせた
ものでも良い。スラブ材料としては、Nd:YAG、Nd:GGG(ガドリニウム・ガリ
ウム・ガーネット)、Nd:GsGG(ガドリニウム・スカンジウム・ガリウム・ガーネ
ット)等の結晶が使用される。スラブレーザーでは、この板状のレーザー媒質の中を、全
反射を繰り返しながらジグザグ光路で進む。
ーザー発振装置を光源とするパルス発振又は連続発振レーザー光を適用する。照射するレ
ーザー光は光学系にて線状に集光されたものであり、その強度分布が長手方向において均
一な領域を有し、短手方向に分布を持っていても良く、光源として用いるレーザー発振装
置は、矩形ビーム固体レーザー発振装置が適用され、特に好ましくは、スラブレーザー発
振装置が適用される。或いは、Nd、Tm、Hoをドープしたロッドを用いた固体レーザ
ー発振装置であり、特にYAG、YVO4、YLF、YAlO3などの結晶にNd、Tm、
Hoをドープした結晶を使った固体レーザー発振装置にスラブ構造増幅器を組み合わせた
ものでも良い。スラブ材料としては、Nd:YAG、Nd:GGG(ガドリニウム・ガリ
ウム・ガーネット)、Nd:GsGG(ガドリニウム・スカンジウム・ガリウム・ガーネ
ット)等の結晶が使用される。スラブレーザーでは、この板状のレーザー媒質の中を、全
反射を繰り返しながらジグザグ光路で進む。
また、それに準ずる強光を照射しても良い。例えば、ハロゲンランプ、キセノンランプ
、高圧水銀灯、メタルハライドランプ、エキシマランプから放射される光を反射鏡やレン
ズ等により集光したエネルギー密度の高い光であっても良い。
、高圧水銀灯、メタルハライドランプ、エキシマランプから放射される光を反射鏡やレン
ズ等により集光したエネルギー密度の高い光であっても良い。
線状に集光され長手方向に拡張されたレーザー光又は強光は結晶性半導体膜に照射し、
且つレーザー光の照射位置と結晶性半導体膜が形成された基板とを相対的に動かして、レ
ーザー光が一部又は全面を走査することにより結晶性半導体膜を溶融させ、その状態を経
て結晶化又は再結晶化を行う。レーザー光の走査方向は、開口部の長手方向又はトランジ
スタのチャネル長方向に沿って行う。これによりレーザー光の走査方向に沿って結晶が成
長し、結晶粒界又は結晶亜粒界がチャネル長方向と交差することを防ぐことができる。
且つレーザー光の照射位置と結晶性半導体膜が形成された基板とを相対的に動かして、レ
ーザー光が一部又は全面を走査することにより結晶性半導体膜を溶融させ、その状態を経
て結晶化又は再結晶化を行う。レーザー光の走査方向は、開口部の長手方向又はトランジ
スタのチャネル長方向に沿って行う。これによりレーザー光の走査方向に沿って結晶が成
長し、結晶粒界又は結晶亜粒界がチャネル長方向と交差することを防ぐことができる。
上記の如く作製される本発明の半導体装置は、絶縁表面を有する基板上に開口部が形成
された絶縁膜が設けられ、基板上に形成された結晶性半導体膜は前記開口部を充填する領
域を有し、当該充填領域にチャネル形成領域が備えられていることを特徴としている。ま
た、絶縁表面上に形成され、一対の一導電型不純物領域の間に連接して、複数の結晶方位
を有し、結晶粒界が形成されることなく、チャネル長方向と平行な方向に延在する複数の
結晶粒が集合した結晶性半導体膜を有し、当該結晶質半導体膜はその厚さと同じ又は同程
度の深さの開口部に埋設されていることを特徴としている。
された絶縁膜が設けられ、基板上に形成された結晶性半導体膜は前記開口部を充填する領
域を有し、当該充填領域にチャネル形成領域が備えられていることを特徴としている。ま
た、絶縁表面上に形成され、一対の一導電型不純物領域の間に連接して、複数の結晶方位
を有し、結晶粒界が形成されることなく、チャネル長方向と平行な方向に延在する複数の
結晶粒が集合した結晶性半導体膜を有し、当該結晶質半導体膜はその厚さと同じ又は同程
度の深さの開口部に埋設されていることを特徴としている。
また他の構成は、絶縁表面を有する基板上にチャネル長方向に延在する開口部が形成さ
れた絶縁膜が設けられ、基板上に形成された結晶性半導体膜は前記開口部を充填する領域
を有し、当該充填領域にチャネル形成領域が備えられていて、開口部は前記結晶性半導体
膜と同じかそれ以上の深さを有していることを特徴としている。
れた絶縁膜が設けられ、基板上に形成された結晶性半導体膜は前記開口部を充填する領域
を有し、当該充填領域にチャネル形成領域が備えられていて、開口部は前記結晶性半導体
膜と同じかそれ以上の深さを有していることを特徴としている。
すなわち、絶縁表面上に形成され、一対の一導電型不純物領域の間に連接して複数の結
晶方位を有し、結晶粒界が形成されることなくチャネル長方向と平行な方向に延在する複
数の結晶粒が集合した結晶性半導体膜と、当該結晶性半導体膜と絶縁層を介して重畳する
導電層によりチャネル形成領域が形成される構成を有し、当該結晶性半導体膜はチャネル
幅方向が0.01μm~2μm、好ましくは0.1~1μmであり、厚さが0.01μm以上
1μm、好ましくは0.05~0.2μmであり、前記結晶質半導体膜はその厚さと同じ又
は同程度開口部に埋設されていることを特徴としている。
晶方位を有し、結晶粒界が形成されることなくチャネル長方向と平行な方向に延在する複
数の結晶粒が集合した結晶性半導体膜と、当該結晶性半導体膜と絶縁層を介して重畳する
導電層によりチャネル形成領域が形成される構成を有し、当該結晶性半導体膜はチャネル
幅方向が0.01μm~2μm、好ましくは0.1~1μmであり、厚さが0.01μm以上
1μm、好ましくは0.05~0.2μmであり、前記結晶質半導体膜はその厚さと同じ又
は同程度開口部に埋設されていることを特徴としている。
開口部の深さを半導体膜の厚さと同程度とすることにより、レーザー光又は強光の照射
により溶融した半導体が表面張力により開口部(即ち凹部)に凝集して固化する。その結
果、開口部(即ち凸部)にある半導体膜の厚さは薄くなり、そこに応力歪みを集中させる
ことができる。また開口部の側面は結晶方位をある程度規定する効力を持つ。開口部の側
面の角度は基板表面に対して5~90度、好ましくは30~90度で形成する。レーザー
光をチャネル長方向と平行な方向に走査することにより、その方向に延在する開口部に沿
って、特定の結晶方位を優先的に配向させることができる。
により溶融した半導体が表面張力により開口部(即ち凹部)に凝集して固化する。その結
果、開口部(即ち凸部)にある半導体膜の厚さは薄くなり、そこに応力歪みを集中させる
ことができる。また開口部の側面は結晶方位をある程度規定する効力を持つ。開口部の側
面の角度は基板表面に対して5~90度、好ましくは30~90度で形成する。レーザー
光をチャネル長方向と平行な方向に走査することにより、その方向に延在する開口部に沿
って、特定の結晶方位を優先的に配向させることができる。
半導体膜がレーザー光又は強光の照射により溶融した後、固化を開始するのは開口部の
底面と側面とが交わる領域からであり、ここから結晶成長が始まる。例えば、図39に示
すように絶縁膜(1)と絶縁膜(2)により段差形状が形成された系においてA~D点に
おける熱解析シミュレーションを行った結果、図40のような特性が得られている。熱の
逃げる場所として直下の絶縁膜(2)と側面に存在する絶縁膜(1)の両方があるため、
B点が最も早く温度が下がることになる。以降、A点、C点、D点の順である。このシミ
ュレーション結果は側壁の角度が45度の場合であるが、90度の場合にも定性的には同
様な現象が考えられる。即ち、半導体膜を一旦溶融状態とし、表面張力により絶縁表面上
に形成した開口部に凝集させ、開口部の底部と側壁の概略交点から結晶成長させることに
より結晶化に伴い発生する歪みを開口部以外の領域に集中させることができる。即ち、開
口部に充填されるように形成した結晶性半導体膜においては歪みから開放することができ
る。
底面と側面とが交わる領域からであり、ここから結晶成長が始まる。例えば、図39に示
すように絶縁膜(1)と絶縁膜(2)により段差形状が形成された系においてA~D点に
おける熱解析シミュレーションを行った結果、図40のような特性が得られている。熱の
逃げる場所として直下の絶縁膜(2)と側面に存在する絶縁膜(1)の両方があるため、
B点が最も早く温度が下がることになる。以降、A点、C点、D点の順である。このシミ
ュレーション結果は側壁の角度が45度の場合であるが、90度の場合にも定性的には同
様な現象が考えられる。即ち、半導体膜を一旦溶融状態とし、表面張力により絶縁表面上
に形成した開口部に凝集させ、開口部の底部と側壁の概略交点から結晶成長させることに
より結晶化に伴い発生する歪みを開口部以外の領域に集中させることができる。即ち、開
口部に充填されるように形成した結晶性半導体膜においては歪みから開放することができ
る。
半導体膜を溶融状態として、表面張力により絶縁表面上に形成した開口部に凝集させ、
開口部の底部と側面部の概略交点から結晶成長させることにより結晶化に伴い発生する歪
みを開口部以外の領域に集中させることができる。即ち、開口部に充填されるように形成
した結晶性半導体膜は歪みから開放することができる。そして、絶縁膜上に残存し、結晶
粒界、結晶欠陥を含む結晶性半導体膜はエッチングにより除去してしまう。
開口部の底部と側面部の概略交点から結晶成長させることにより結晶化に伴い発生する歪
みを開口部以外の領域に集中させることができる。即ち、開口部に充填されるように形成
した結晶性半導体膜は歪みから開放することができる。そして、絶縁膜上に残存し、結晶
粒界、結晶欠陥を含む結晶性半導体膜はエッチングにより除去してしまう。
上記本発明によって、トランジスタ等の半導体素子、特にTFTのチャネル形成領域の
場所を指定して、結晶粒界が存在しない結晶性半導体膜を形成することが可能となる。こ
れにより不用意に介在する結晶粒界や結晶欠陥により特性がばらつく要因を無くすことが
でき、特性ばらつきの小さいTFT又はTFT素子群を形成することができる。
場所を指定して、結晶粒界が存在しない結晶性半導体膜を形成することが可能となる。こ
れにより不用意に介在する結晶粒界や結晶欠陥により特性がばらつく要因を無くすことが
でき、特性ばらつきの小さいTFT又はTFT素子群を形成することができる。
以上説明したように、半導体膜を溶融状態として表面張力により絶縁表面上に形成した
開口部に凝集させ、開口部の底部と側面部の概略交点から結晶成長させることにより結晶
化に伴い発生する歪みを開口部以外の領域に集中させることができる。この開口部以外の
領域にある結晶性半導体膜をエッチング除去することにより、結晶性の良い領域を選択的
に取り出すことができる。
開口部に凝集させ、開口部の底部と側面部の概略交点から結晶成長させることにより結晶
化に伴い発生する歪みを開口部以外の領域に集中させることができる。この開口部以外の
領域にある結晶性半導体膜をエッチング除去することにより、結晶性の良い領域を選択的
に取り出すことができる。
さらに、トランジスタ等の半導体素子、特にTFTのチャネル形成領域の場所を指定し
て、結晶粒界が存在しない結晶性半導体膜を形成することができる。これにより不用意に
介在する結晶粒界や結晶欠陥により特性がばらつく要因を無くすことができ、特性ばらつ
きの小さいTFT又はTFT素子群を形成することができる。
て、結晶粒界が存在しない結晶性半導体膜を形成することができる。これにより不用意に
介在する結晶粒界や結晶欠陥により特性がばらつく要因を無くすことができ、特性ばらつ
きの小さいTFT又はTFT素子群を形成することができる。
本発明の実施の形態を図面を用いて詳細に説明する。但し、本発明は以下の説明に限定
されず、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更
し得ることは当業者であれば容易に理解される。従って、本発明は以下に示す実施の形態
の記載内容に限定して解釈されるものではない。
されず、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更
し得ることは当業者であれば容易に理解される。従って、本発明は以下に示す実施の形態
の記載内容に限定して解釈されるものではない。
本発明は、絶縁表面を有する基板上に開口部が設けられた絶縁膜を形成し、絶縁膜上及
び開口部にかけて非晶質半導体膜又は結晶粒界が任意に存在する多結晶構造の半導体膜を
形成し、その開口部を充填する形態で結晶性半導体膜を形成するものである。まず、その
態様について図27を用いて説明する。
び開口部にかけて非晶質半導体膜又は結晶粒界が任意に存在する多結晶構造の半導体膜を
形成し、その開口部を充填する形態で結晶性半導体膜を形成するものである。まず、その
態様について図27を用いて説明する。
図27において示す斜視図は、基板101上に第1絶縁膜102と帯状にパターン形成
された第2絶縁膜103~105が形成された形態を示している。ここでは、第2絶縁膜
による帯状のパターンが3本示されているが、勿論その数に限定されることはない。基板
は市販の無アルカリガラス基板、石英基板、サファイア基板、単結晶又は多結晶半導体基
板の表面を絶縁膜で被覆した基板、金属基板の表面を絶縁膜で被覆した基板を適用するこ
とができる。
された第2絶縁膜103~105が形成された形態を示している。ここでは、第2絶縁膜
による帯状のパターンが3本示されているが、勿論その数に限定されることはない。基板
は市販の無アルカリガラス基板、石英基板、サファイア基板、単結晶又は多結晶半導体基
板の表面を絶縁膜で被覆した基板、金属基板の表面を絶縁膜で被覆した基板を適用するこ
とができる。
帯状に形成される第2絶縁膜の幅W1は0.1~10μm(好ましくは0.5~1μm)
隣接する第2絶縁膜の間隔W2は0.1~5μm(好ましくは0.5~1μm)であり、第
2絶縁膜の厚さdはその上に形成する非単結晶半導体膜の厚さと同程度かそれ以上の厚さ
をもって形成する。また、段差形状は規則的な周期パターンである必要はなく、TFTの
チャネル形成領域を含む島状の半導体領域の配置及び形状に合わせて形成すれば良い。よ
って、第2絶縁膜の長さLも限定はなく、例えばTFTのチャネル形成領域を形成するこ
とができる程度の長さがあれば良い。
隣接する第2絶縁膜の間隔W2は0.1~5μm(好ましくは0.5~1μm)であり、第
2絶縁膜の厚さdはその上に形成する非単結晶半導体膜の厚さと同程度かそれ以上の厚さ
をもって形成する。また、段差形状は規則的な周期パターンである必要はなく、TFTの
チャネル形成領域を含む島状の半導体領域の配置及び形状に合わせて形成すれば良い。よ
って、第2絶縁膜の長さLも限定はなく、例えばTFTのチャネル形成領域を形成するこ
とができる程度の長さがあれば良い。
第1絶縁膜は、窒化珪素又は窒酸化珪素を用いて形成する。また、第2絶縁膜は酸化珪
素又は酸窒化珪素を用いて形成する。酸化珪素はオルトケイ酸テトラエチル(Tetraethyl
Ortho Silicate:TEOS)とO2とを混合しプラズマCVD法で形成することができる
。窒酸化珪素膜はSiH4、NH3、N2O又は、SiH4、N2Oを原料として用いプラズ
マCVD法で形成することができる。
素又は酸窒化珪素を用いて形成する。酸化珪素はオルトケイ酸テトラエチル(Tetraethyl
Ortho Silicate:TEOS)とO2とを混合しプラズマCVD法で形成することができる
。窒酸化珪素膜はSiH4、NH3、N2O又は、SiH4、N2Oを原料として用いプラズ
マCVD法で形成することができる。
図27の形態であるように、開口部による凹凸形状を第1絶縁膜と第2絶縁膜により形
成する場合には、エッチング加工における選択比を確保するために、第2絶縁膜のエッチ
ング速度が相対的に早くなるように材料及び成膜条件を適宜調整することが望ましい。ま
た、ナトリウムなどアルカリ金属イオンに対してブロッキング効果のあることが望ましい
。そして、第2絶縁膜で形成される開口部の側壁の角度は5~90度、好ましくは30~
90度の範囲で適宜設定すれば良い。
成する場合には、エッチング加工における選択比を確保するために、第2絶縁膜のエッチ
ング速度が相対的に早くなるように材料及び成膜条件を適宜調整することが望ましい。ま
た、ナトリウムなどアルカリ金属イオンに対してブロッキング効果のあることが望ましい
。そして、第2絶縁膜で形成される開口部の側壁の角度は5~90度、好ましくは30~
90度の範囲で適宜設定すれば良い。
図28で示すように、この第1絶縁膜102と第2絶縁膜103~105から成る表面
上および開口部を覆う非晶質半導体膜106を50~200nmの厚さに形成する。非晶質
半導体膜は、珪素、珪素とゲルマニウムの化合物又は合金、珪素と炭素の化合物又は合金
を適用することができる。
上および開口部を覆う非晶質半導体膜106を50~200nmの厚さに形成する。非晶質
半導体膜は、珪素、珪素とゲルマニウムの化合物又は合金、珪素と炭素の化合物又は合金
を適用することができる。
そして、この非晶質半導体膜106に連続発振レーザー光を照射して結晶化を行う。適
用されるレーザー光は光学系にて線状に集光及び拡張されたものであり、その強度分布が
長手方向において均一な領域を有し、短手方向に分布を持っていても良く、光源として用
いるレーザー発振装置は、矩形ビーム固体レーザー発振装置が適用され、特に好ましくは
、スラブレーザー発振装置が適用される。或いは、Nd、Tm、Hoをドープしたロッド
を用いた固体レーザー発振装置であり、特にYAG、YVO4、YLF、YAlO3などの
結晶にNd、Tm、Hoをドープした結晶を使った固体レーザー発振装置にスラブ構造増
幅器を組み合わせたものでも良い。そして、線状の長手方向に対し交差する方向に走査す
る。この時、下地絶縁膜に形成される帯状のパターンの長手方向と平行な方向に走査する
ことが最も望ましい。尚、ここでいう線状とは、短手方向の長さに対し、長手方向の長さ
の比が1対10以上のものをもって言う。
用されるレーザー光は光学系にて線状に集光及び拡張されたものであり、その強度分布が
長手方向において均一な領域を有し、短手方向に分布を持っていても良く、光源として用
いるレーザー発振装置は、矩形ビーム固体レーザー発振装置が適用され、特に好ましくは
、スラブレーザー発振装置が適用される。或いは、Nd、Tm、Hoをドープしたロッド
を用いた固体レーザー発振装置であり、特にYAG、YVO4、YLF、YAlO3などの
結晶にNd、Tm、Hoをドープした結晶を使った固体レーザー発振装置にスラブ構造増
幅器を組み合わせたものでも良い。そして、線状の長手方向に対し交差する方向に走査す
る。この時、下地絶縁膜に形成される帯状のパターンの長手方向と平行な方向に走査する
ことが最も望ましい。尚、ここでいう線状とは、短手方向の長さに対し、長手方向の長さ
の比が1対10以上のものをもって言う。
スラブ材料としては、Nd:YAG、Nd:GGG(ガドリニウム・ガリウム・ガーネ
ット)、Nd:GsGG(ガドリニウム・スカンジウム・ガリウム・ガーネット)等の結
晶が使用される。スラブレーザーでは、この板状のレーザー媒質の中を、全反射を繰り返
しながらジグザグ光路で進む。
ット)、Nd:GsGG(ガドリニウム・スカンジウム・ガリウム・ガーネット)等の結
晶が使用される。スラブレーザーでは、この板状のレーザー媒質の中を、全反射を繰り返
しながらジグザグ光路で進む。
また、連続発振レーザー光の波長は、非晶質半導体膜の光吸収係数を考慮して400~
700nmであることが望ましい。このような波長帯の光は、波長変換素子を用いて基本波
の第2高調波、第3高調波を取り出すことで得られる。波長変換素子としてはADP(リ
ン酸二水素化アンモニウム)、Ba2NaNb5O15(ニオブ酸バリウムナトリウム)、C
dSe(セレンカドミウム)、KDP(リン酸二水素カリウム)、LiNbO3(ニオブ
酸リチウム)、Se、Te、LBO、BBO、KB5などが適用される。特にLBOを用
いることが望ましい。代表的な一例は、Nd:YVO4レーザー発振装置(基本波1064
nm)の第2高調波(532nm)を用いる。また、レーザーの発振モードはTEM00モード
であるシングルモードを適用する。
700nmであることが望ましい。このような波長帯の光は、波長変換素子を用いて基本波
の第2高調波、第3高調波を取り出すことで得られる。波長変換素子としてはADP(リ
ン酸二水素化アンモニウム)、Ba2NaNb5O15(ニオブ酸バリウムナトリウム)、C
dSe(セレンカドミウム)、KDP(リン酸二水素カリウム)、LiNbO3(ニオブ
酸リチウム)、Se、Te、LBO、BBO、KB5などが適用される。特にLBOを用
いることが望ましい。代表的な一例は、Nd:YVO4レーザー発振装置(基本波1064
nm)の第2高調波(532nm)を用いる。また、レーザーの発振モードはTEM00モード
であるシングルモードを適用する。
最も適した材料として選ばれる珪素の場合、吸収係数が103~104cm-1である領域は
ほぼ可視光域にある。ガラスなど可視光透過率の高い基板と、珪素により30~200nm
の厚さをもって形成される非晶質半導体膜を結晶化する場合、波長400~700nmの可
視光域の光を照射することで、当該半導体領域を選択的に加熱して、下地絶縁膜にダメー
ジを与えずに結晶化を行うことができる。具体的には、非晶質珪素膜に対し、波長532
nmの光の侵入長は概略100nm~1000nmであり、膜厚30nm~200nmで形成される
非晶質半導体膜106の内部まで十分達することができる。即ち、半導体膜の内側から加
熱することが可能であり、レーザー光の照射領域における半導体膜のほぼ全体を均一に加
熱することができる。
ほぼ可視光域にある。ガラスなど可視光透過率の高い基板と、珪素により30~200nm
の厚さをもって形成される非晶質半導体膜を結晶化する場合、波長400~700nmの可
視光域の光を照射することで、当該半導体領域を選択的に加熱して、下地絶縁膜にダメー
ジを与えずに結晶化を行うことができる。具体的には、非晶質珪素膜に対し、波長532
nmの光の侵入長は概略100nm~1000nmであり、膜厚30nm~200nmで形成される
非晶質半導体膜106の内部まで十分達することができる。即ち、半導体膜の内側から加
熱することが可能であり、レーザー光の照射領域における半導体膜のほぼ全体を均一に加
熱することができる。
レーザー光の照射により溶融した半導体は、表面張力が働いて開口部(凹部)
に集まる。それにより固化した状態では、図29で示すように表面がほぼ平坦になる。さ
らに結晶の成長端や結晶粒界又は結晶亜粒界は第2絶縁膜上(凸部上)
に形成される(図中ハッチングで示す領域110)。こうして結晶性半導体膜107が形
成される。
に集まる。それにより固化した状態では、図29で示すように表面がほぼ平坦になる。さ
らに結晶の成長端や結晶粒界又は結晶亜粒界は第2絶縁膜上(凸部上)
に形成される(図中ハッチングで示す領域110)。こうして結晶性半導体膜107が形
成される。
その後図30で示すように、結晶性半導体膜107をエッチングして島状の半導体領域
108、109を形成する。この時、図29で示したように、成長端や結晶粒界又は結晶
亜粒界が集中する領域110をエッチング除去することにより良質な半導体領域のみ残す
ことができる。そして、この島状の半導体領域108、109の、特に開口部(凹部)を
充填する結晶性半導体を使ってチャネル形成領域が位置せしめるようにゲート絶縁膜及び
ゲート電極を形成する。このような各段階を経てTFTを完成させることができる。
108、109を形成する。この時、図29で示したように、成長端や結晶粒界又は結晶
亜粒界が集中する領域110をエッチング除去することにより良質な半導体領域のみ残す
ことができる。そして、この島状の半導体領域108、109の、特に開口部(凹部)を
充填する結晶性半導体を使ってチャネル形成領域が位置せしめるようにゲート絶縁膜及び
ゲート電極を形成する。このような各段階を経てTFTを完成させることができる。
図2は本発明者による実験結果から得られた結晶化の知見を概念図として示すものであ
る。図2(A)~(E)は第1絶縁膜及び第2絶縁膜により形成される開口部(凹部)の
深さ及び間隔と結晶成長の関係を模式的に説明している。
る。図2(A)~(E)は第1絶縁膜及び第2絶縁膜により形成される開口部(凹部)の
深さ及び間隔と結晶成長の関係を模式的に説明している。
尚、図2で示す長さに関する符号に関し、t01:第2絶縁膜上(凸部)の非晶質半導体
膜の厚さ、t02:開口部(凹部)の非晶質半導体膜の厚さ、t11:第2絶縁膜上(凸部)
の結晶性半導体膜の厚さ、t12:開口部(凹部)の結晶性半導体膜の厚さ、d:第2絶縁
膜の厚さ(開口部の深さ)、W1:第2絶縁膜の幅、W2:開口部の幅である。また、20
1は第1絶縁膜、202は第2絶縁膜、203は第3絶縁膜である。
膜の厚さ、t02:開口部(凹部)の非晶質半導体膜の厚さ、t11:第2絶縁膜上(凸部)
の結晶性半導体膜の厚さ、t12:開口部(凹部)の結晶性半導体膜の厚さ、d:第2絶縁
膜の厚さ(開口部の深さ)、W1:第2絶縁膜の幅、W2:開口部の幅である。また、20
1は第1絶縁膜、202は第2絶縁膜、203は第3絶縁膜である。
図2(A)は、d<t02、W1、W2が1μmと同程度かそれより小さい場合であり、開
口部の溝の深さが非晶質半導体膜204よりも小さい場合には、溶融結晶化の過程を経て
も開口部が浅いので結晶性半導体膜205の表面が十分平坦化されることはない。即ち、
結晶性半導体膜205の下地の凹凸形状が概略保存されたまま残ってしまう。
口部の溝の深さが非晶質半導体膜204よりも小さい場合には、溶融結晶化の過程を経て
も開口部が浅いので結晶性半導体膜205の表面が十分平坦化されることはない。即ち、
結晶性半導体膜205の下地の凹凸形状が概略保存されたまま残ってしまう。
図2(B)は、d≧t02、W1、W2が1μmと同程度かそれより小さい場合であり、開
口部の溝の深さが非晶質半導体膜204とほぼ等しいかそれより大きい場合には、表面張
力が働いて開口部(凹部)に集まる。それにより固化した状態では、図2(B)で示すよ
うに表面がほぼ平坦になる。この場合、t11<t12となり、第2絶縁膜202上の膜厚が
薄い部分220に応力が集中しここに歪みが蓄積され、結晶粒界が形成されることになる
。
口部の溝の深さが非晶質半導体膜204とほぼ等しいかそれより大きい場合には、表面張
力が働いて開口部(凹部)に集まる。それにより固化した状態では、図2(B)で示すよ
うに表面がほぼ平坦になる。この場合、t11<t12となり、第2絶縁膜202上の膜厚が
薄い部分220に応力が集中しここに歪みが蓄積され、結晶粒界が形成されることになる
。
図2(C)は、d>>t02、W1、W2が1μmと同程度かそれより小さい場合であり、
この場合は結晶性半導体膜205が開口部を充填するように形成され、第2絶縁膜202
上には殆ど残存しないようにすることも可能である。
この場合は結晶性半導体膜205が開口部を充填するように形成され、第2絶縁膜202
上には殆ど残存しないようにすることも可能である。
図2(D)は、d≧t02、W1、W2が1μm同程度か若干大きい場合であり、開口部の
幅が広がると結晶性半導体膜205が開口部を充填し、平坦化の効果はあるが、開口部の
中央付近には結晶粒界や結晶亜粒界が発生する。また、第2絶縁膜上にも同様に応力が集
中しここに歪みが蓄積され、結晶粒界が形成される。
これは、間隔が広がることで応力緩和の効果が低減するためであると推定している。
幅が広がると結晶性半導体膜205が開口部を充填し、平坦化の効果はあるが、開口部の
中央付近には結晶粒界や結晶亜粒界が発生する。また、第2絶縁膜上にも同様に応力が集
中しここに歪みが蓄積され、結晶粒界が形成される。
これは、間隔が広がることで応力緩和の効果が低減するためであると推定している。
図2(E)は、d≧t02、W1、W2が1μmよりも大きい場合であり、図2(D)の状
態がさらに顕在化してくる。
態がさらに顕在化してくる。
図22で示す走査電子顕微鏡(SEM)写真はその一例を示し、170nmの段差を設け
、1.8μmの凸部の幅と間隔を設けた下地絶縁膜上に150nmの非晶質珪素膜を形成し
て結晶化した結果を示している。結晶性半導体膜の表面は結晶粒界を顕在化させるために
セコ液でエッチングしてある。図21との比較において明らかなように、結晶粒界は、段
差形状の凸部のもでなく、全体に広がっていることが分かる。従って、このような構造で
は、結晶粒界のない結晶性半導体膜を選択的に取り出すことはできない。
、1.8μmの凸部の幅と間隔を設けた下地絶縁膜上に150nmの非晶質珪素膜を形成し
て結晶化した結果を示している。結晶性半導体膜の表面は結晶粒界を顕在化させるために
セコ液でエッチングしてある。図21との比較において明らかなように、結晶粒界は、段
差形状の凸部のもでなく、全体に広がっていることが分かる。従って、このような構造で
は、結晶粒界のない結晶性半導体膜を選択的に取り出すことはできない。
以上、図2を用いて説明したように、半導体素子を形成する場合、特にTFTを形成す
る場合には、図2(B)の形態が最も適していると考えられる。また、ここでは結晶性半
導体膜を形成する下地の凹凸形状は、第1絶縁膜と第2絶縁膜で形成する一例を示したが
、ここで示す形態に限定されず同様な形状を有するものであれば代替することができる。
例えば、石英基板の表面をエッチング処理して直接開口部を形成し、凹凸形状を設けても
良い。
る場合には、図2(B)の形態が最も適していると考えられる。また、ここでは結晶性半
導体膜を形成する下地の凹凸形状は、第1絶縁膜と第2絶縁膜で形成する一例を示したが
、ここで示す形態に限定されず同様な形状を有するものであれば代替することができる。
例えば、石英基板の表面をエッチング処理して直接開口部を形成し、凹凸形状を設けても
良い。
図13は、結晶化に際し適用することのできるレーザー処理装置の構成の一例を示す。
図13はレーザー発振装置401a、401b、シャッター402、高変換ミラー403
~406、シリンドリカルレンズ407、408、スリット409、載置台411、載置
台411をX方向及びY方向に変位させる駆動手段412、413、当該駆動手段をコン
トロールする制御手段414、予め記憶されたプログラムに基づいてレーザー発振装置4
01や制御手段414に信号を送る情報処理手段415等から成っているレーザー処理装
置の構成を正面図と側面図により示すものである。
図13はレーザー発振装置401a、401b、シャッター402、高変換ミラー403
~406、シリンドリカルレンズ407、408、スリット409、載置台411、載置
台411をX方向及びY方向に変位させる駆動手段412、413、当該駆動手段をコン
トロールする制御手段414、予め記憶されたプログラムに基づいてレーザー発振装置4
01や制御手段414に信号を送る情報処理手段415等から成っているレーザー処理装
置の構成を正面図と側面図により示すものである。
レーザー発振装置は矩形ビーム固体レーザー発振装置が適用され、特に好ましくは、ス
ラブレーザー発振装置が適用される。或いは、YAG、YVO4、YLF、YAlO3など
の結晶にNd、Tm、Hoをドープした結晶を使った固体レーザー発振装置にスラブ構造
増幅器を組み合わせたものでも良い。スラブ材料としては、Nd:YAG、Nd:GGG
(ガドリニウム・ガリウム・ガーネット)
、Nd:GsGG(ガドリニウム・スカンジウム・ガリウム・ガーネット)等の結晶が使
用される。その他にも、連続発振可能な気体レーザー発振装置、固体レーザー発振装置を
適用することもできる。連続発振固体レーザー発振装置としてはYAG、YVO4、YL
F、YAlO3などの結晶にCr、Nd、Er、Ho、Ce、Co、Ti又はTmをドー
プした結晶を使ったレーザー発振装置を適用する。発振波長の基本波はドープする材料に
よっても異なるが、1μmから2μmの波長で発振する。5W以上のより高い出力を得る為
には、ダイオード励起の固体レーザー発振装置をカスケード接続しても良い。
ラブレーザー発振装置が適用される。或いは、YAG、YVO4、YLF、YAlO3など
の結晶にNd、Tm、Hoをドープした結晶を使った固体レーザー発振装置にスラブ構造
増幅器を組み合わせたものでも良い。スラブ材料としては、Nd:YAG、Nd:GGG
(ガドリニウム・ガリウム・ガーネット)
、Nd:GsGG(ガドリニウム・スカンジウム・ガリウム・ガーネット)等の結晶が使
用される。その他にも、連続発振可能な気体レーザー発振装置、固体レーザー発振装置を
適用することもできる。連続発振固体レーザー発振装置としてはYAG、YVO4、YL
F、YAlO3などの結晶にCr、Nd、Er、Ho、Ce、Co、Ti又はTmをドー
プした結晶を使ったレーザー発振装置を適用する。発振波長の基本波はドープする材料に
よっても異なるが、1μmから2μmの波長で発振する。5W以上のより高い出力を得る為
には、ダイオード励起の固体レーザー発振装置をカスケード接続しても良い。
このようなレーザー発振装置から出力される円形状又は矩形状のレーザー光は、シリン
ドリカルレンズ407、408により照射面の断面形状において線状に集光される。また
、照射面での干渉を防ぐため、高変換ミラーを適宜調節して10~80度の角度を持って
斜め方向から入射する構成となっている。シリンドリカルレンズ407、408は合成石
英製とすれば高い透過率が得られ、レンズの表面に施されるコーティングは、レーザー光
の波長に対する透過率が99%以上を実現するために適用される。勿論、照射面の断面形
状は線状に限定されず、矩形状、楕円形又は長円形など任意な形状としても構わない。い
ずれにしても短軸と長軸の比が、1対10~1対100の範囲に含まれるものを指してい
る。また、波長変換素子410は基本波に対する高調波を得るために備えられている。
ドリカルレンズ407、408により照射面の断面形状において線状に集光される。また
、照射面での干渉を防ぐため、高変換ミラーを適宜調節して10~80度の角度を持って
斜め方向から入射する構成となっている。シリンドリカルレンズ407、408は合成石
英製とすれば高い透過率が得られ、レンズの表面に施されるコーティングは、レーザー光
の波長に対する透過率が99%以上を実現するために適用される。勿論、照射面の断面形
状は線状に限定されず、矩形状、楕円形又は長円形など任意な形状としても構わない。い
ずれにしても短軸と長軸の比が、1対10~1対100の範囲に含まれるものを指してい
る。また、波長変換素子410は基本波に対する高調波を得るために備えられている。
また、載置台411を駆動手段412、413により二軸方向に動かすことにより基板
420のレーザー処理を可能としている。一方の方向への移動は基板420の一辺の長さ
よりも長い距離を1~200cm/sec、好ましくは5~75cm/secの等速度で連続的に移動
させることが可能であり、他方へは線状ビームの長手方向と同程度の距離を不連続にステ
ップ移動させることが可能となっている。レーザー発振装置401a、401bの発振と
、載置台411は、マイクロプロセッサを搭載した情報処理手段415により同期して作
動するようになっている。
420のレーザー処理を可能としている。一方の方向への移動は基板420の一辺の長さ
よりも長い距離を1~200cm/sec、好ましくは5~75cm/secの等速度で連続的に移動
させることが可能であり、他方へは線状ビームの長手方向と同程度の距離を不連続にステ
ップ移動させることが可能となっている。レーザー発振装置401a、401bの発振と
、載置台411は、マイクロプロセッサを搭載した情報処理手段415により同期して作
動するようになっている。
載置台411は図中で示すX方向に直線運動をすることにより、固定された光学系から
照射されるレーザー光で基板全面の処理を可能としている。位置検出手段416は基板4
20がレーザー光の照射位置にあることを検出して、その信号を情報処理手段415に伝
送し、情報処理手段415によりレーザー光の照射タイミングを同期させている。つまり
、基板420がレーザー光の照射位置にない時は、シャッター402を閉め、レーザー光
の照射を止めている。
照射されるレーザー光で基板全面の処理を可能としている。位置検出手段416は基板4
20がレーザー光の照射位置にあることを検出して、その信号を情報処理手段415に伝
送し、情報処理手段415によりレーザー光の照射タイミングを同期させている。つまり
、基板420がレーザー光の照射位置にない時は、シャッター402を閉め、レーザー光
の照射を止めている。
このような構成のレーザー照射装置により基板420に照射されるレーザー光は、図中
に示すX方向又はY方向に相対移動させることにより半導体膜の所望の領域または全面を
処理することができる。
に示すX方向又はY方向に相対移動させることにより半導体膜の所望の領域または全面を
処理することができる。
以上のように、非晶質半導体膜に連続発振レーザー光を照射する結晶化において、下地
絶縁膜に段差形状を設けることにより、その部分に結晶化に伴う歪み又は応力を集中させ
ることができ、活性層とする結晶性半導体にその歪み又は応力がかからないようにするこ
とができる。歪み又は応力から開放された結晶性半導体膜にチャネル形成領域が配設され
るようにTFTを形成することにより、高速で電流駆動能力を向上させることが可能とな
り、素子の信頼性を向上させることも可能となる。
絶縁膜に段差形状を設けることにより、その部分に結晶化に伴う歪み又は応力を集中させ
ることができ、活性層とする結晶性半導体にその歪み又は応力がかからないようにするこ
とができる。歪み又は応力から開放された結晶性半導体膜にチャネル形成領域が配設され
るようにTFTを形成することにより、高速で電流駆動能力を向上させることが可能とな
り、素子の信頼性を向上させることも可能となる。
(実施形態1)
上記した本発明の態様について図1を用いて説明する。図1は本発明の結晶性半導体膜
を形成する工程を説明する縦断面図である。
上記した本発明の態様について図1を用いて説明する。図1は本発明の結晶性半導体膜
を形成する工程を説明する縦断面図である。
図1(A)において、窒化珪素、窒素含有量が酸素含有量よりも大きな酸窒化珪素、窒
化アルミニウム、又は酸窒化アルミニウムで形成される第1絶縁膜201は30~300
nmの厚さで形成する。その上に酸化珪素又は酸窒化珪素で10~1000nm、好ましくは
50~200nmの厚さで所定の形状で開口部が形成された第2絶縁膜202を形成する。
所定の形状とは矩形、円形、多角形、帯状、又は作製するTFTの島状の半導体膜(活性
層)の形状に合致する形状としても良い。酸化珪素はオルトケイ酸テトラエチル(Tetrae
thyl Ortho Silicate:TEOS)とO2とを混合しプラズマCVD法で形成することがで
きる。酸窒化珪素膜はSiH4、N2O又はSiH4、NH3、N2Oを原料として用いプラ
ズマCVD法で形成することができる。
化アルミニウム、又は酸窒化アルミニウムで形成される第1絶縁膜201は30~300
nmの厚さで形成する。その上に酸化珪素又は酸窒化珪素で10~1000nm、好ましくは
50~200nmの厚さで所定の形状で開口部が形成された第2絶縁膜202を形成する。
所定の形状とは矩形、円形、多角形、帯状、又は作製するTFTの島状の半導体膜(活性
層)の形状に合致する形状としても良い。酸化珪素はオルトケイ酸テトラエチル(Tetrae
thyl Ortho Silicate:TEOS)とO2とを混合しプラズマCVD法で形成することがで
きる。酸窒化珪素膜はSiH4、N2O又はSiH4、NH3、N2Oを原料として用いプラ
ズマCVD法で形成することができる。
第1絶縁膜201と第2絶縁膜の選択的な加工は、緩衝フッ酸を用いたエッチング、又
はCHF3を用いたドライエッチングにより行う。いずれにしても、エッチング加工にお
ける選択比を確保するために、第2絶縁膜のエッチング速度が第1絶縁膜のそれより相対
的に早くなるように材料及び成膜条件を適宜調整することが望ましい。そして、第2絶縁
膜で形成される開口部の側面部の角度は5~90度、好ましくは30~90度の範囲で適
宜設定すれば良い。
はCHF3を用いたドライエッチングにより行う。いずれにしても、エッチング加工にお
ける選択比を確保するために、第2絶縁膜のエッチング速度が第1絶縁膜のそれより相対
的に早くなるように材料及び成膜条件を適宜調整することが望ましい。そして、第2絶縁
膜で形成される開口部の側面部の角度は5~90度、好ましくは30~90度の範囲で適
宜設定すれば良い。
基板として用いる部材は市販の無アルカリガラス基板、石英基板、サファイア基板、単
結晶又は多結晶半導体基板の表面を絶縁膜で被覆した基板、金属基板の表面を絶縁膜で被
覆した基板を適用することが可能である。
結晶又は多結晶半導体基板の表面を絶縁膜で被覆した基板、金属基板の表面を絶縁膜で被
覆した基板を適用することが可能である。
エッチング後に残存する第2絶縁膜202の幅W1に限定はなく0.1~10μm程度
で形成する。また、第2絶縁膜202に形成する開口部の幅W2は0.01~2μm(好
ましくは0.1~1μm)であり、第2絶縁膜の厚さdは0.01~1μm(好ましくは0
.05~0.2μm)で形成する。また、開口部の長さ(紙面と垂直な方向)は特に限定
されず、直線的又は曲部をもって形成されていても良く、例えばTFTのチャネル形成領
域を形成することができる程度の長さがあれば良い。
で形成する。また、第2絶縁膜202に形成する開口部の幅W2は0.01~2μm(好
ましくは0.1~1μm)であり、第2絶縁膜の厚さdは0.01~1μm(好ましくは0
.05~0.2μm)で形成する。また、開口部の長さ(紙面と垂直な方向)は特に限定
されず、直線的又は曲部をもって形成されていても良く、例えばTFTのチャネル形成領
域を形成することができる程度の長さがあれば良い。
図1(B)で示すように、この第1絶縁膜201と第2絶縁膜202から成る表面上お
よび開口部を覆う非晶質半導体膜204を0.2~3μm(好ましくは0.5~1.5μm
)、即ち第2絶縁膜で形成される開口部の深さと同程度かそれ以上の厚さで形成すること
が望ましい。非晶質半導体膜は、珪素、珪素とゲルマニウムの化合物又は合金、珪素と炭
素の化合物又は合金を適用することができる。非晶質半導体膜は図示するように、下地の
絶縁膜上及び開口部にかけて形成され、下地の凹凸形状を反映して堆積する。また、第1
絶縁膜及び第2絶縁膜の表面に付着した硼素などの化学汚染の影響を排除し、しかも窒化
珪素と非晶質半導体膜が直接に接しないように、非晶質半導体膜の下層側に第3絶縁膜2
03として酸窒化珪素膜を同一の成膜装置内で大気に触れさせることなく連続的に成膜す
ると良い。
よび開口部を覆う非晶質半導体膜204を0.2~3μm(好ましくは0.5~1.5μm
)、即ち第2絶縁膜で形成される開口部の深さと同程度かそれ以上の厚さで形成すること
が望ましい。非晶質半導体膜は、珪素、珪素とゲルマニウムの化合物又は合金、珪素と炭
素の化合物又は合金を適用することができる。非晶質半導体膜は図示するように、下地の
絶縁膜上及び開口部にかけて形成され、下地の凹凸形状を反映して堆積する。また、第1
絶縁膜及び第2絶縁膜の表面に付着した硼素などの化学汚染の影響を排除し、しかも窒化
珪素と非晶質半導体膜が直接に接しないように、非晶質半導体膜の下層側に第3絶縁膜2
03として酸窒化珪素膜を同一の成膜装置内で大気に触れさせることなく連続的に成膜す
ると良い。
そして、この非晶質半導体膜204を瞬間的に溶融させ結晶化させる。この結晶化はレ
ーザー光又はランプ光源からの放射光を光学系にて半導体膜が溶融する程度のエネルギー
密度に集光して照射する。この工程においては、特に連続発振レーザー発振装置を光源と
するレーザー光を適用することが好ましい。適用されるレーザー光は光学系にて線状に集
光及び長手方向に拡張されたものであり、その強度分布が長手方向において均一な領域を
有し、短手方向に分布を持たせておくことが望ましい。
ーザー光又はランプ光源からの放射光を光学系にて半導体膜が溶融する程度のエネルギー
密度に集光して照射する。この工程においては、特に連続発振レーザー発振装置を光源と
するレーザー光を適用することが好ましい。適用されるレーザー光は光学系にて線状に集
光及び長手方向に拡張されたものであり、その強度分布が長手方向において均一な領域を
有し、短手方向に分布を持たせておくことが望ましい。
レーザー発振装置は、矩形ビーム固体レーザー発振装置が適用され、特に好ましくは、
スラブレーザー発振装置が適用される。スラブ材料としては、Nd:YAG、Nd:GG
G(ガドリニウム・ガリウム・ガーネット)、Nd:GsGG(ガドリニウム・スカンジ
ウム・ガリウム・ガーネット)等の結晶が使用される。スラブレーザーでは、この板状の
レーザー媒質の中を、全反射を繰り返しながらジグザグ光路で進む。或いは、Nd、Tm
、Hoをドープしたロッドを用いた固体レーザー発振装置であり、特にYAG、YVO4
、YLF、YAlO3などの結晶にNd、Tm、Hoをドープした結晶を使った固体レー
ザー発振装置にスラブ構造増幅器を組み合わせたものでも良い。そして、図中に矢印で示
すように、線状の長手方向に対し交差する方向に走査する。尚、ここでいう線状とは、短
手方向の長さに対し、長手方向の長さの比が1対10以上のものをもって言う。
スラブレーザー発振装置が適用される。スラブ材料としては、Nd:YAG、Nd:GG
G(ガドリニウム・ガリウム・ガーネット)、Nd:GsGG(ガドリニウム・スカンジ
ウム・ガリウム・ガーネット)等の結晶が使用される。スラブレーザーでは、この板状の
レーザー媒質の中を、全反射を繰り返しながらジグザグ光路で進む。或いは、Nd、Tm
、Hoをドープしたロッドを用いた固体レーザー発振装置であり、特にYAG、YVO4
、YLF、YAlO3などの結晶にNd、Tm、Hoをドープした結晶を使った固体レー
ザー発振装置にスラブ構造増幅器を組み合わせたものでも良い。そして、図中に矢印で示
すように、線状の長手方向に対し交差する方向に走査する。尚、ここでいう線状とは、短
手方向の長さに対し、長手方向の長さの比が1対10以上のものをもって言う。
また、連続発振レーザー光の波長は、非晶質半導体膜の光吸収係数を考慮して400~
700nmであることが望ましい。このような波長帯の光は、波長変換素子を用いて基本波
の第2高調波、第3高調波を取り出すことで得られる。波長変換素子としてはADP(リ
ン酸二水素化アンモニウム)、Ba2NaNb5O15(ニオブ酸バリウムナトリウム)、C
dSe(セレンカドミウム)、KDP(リン酸二水素カリウム)、LiNbO3(ニオブ
酸リチウム)、Se、Te、LBO、BBO、KB5などが適用される。特にLBOを用
いることが望ましい。代表的な一例は、Nd:YVO4レーザー発振装置(基本波1064
nm)の第2高調波(532nm)を用いる。また、レーザーの発振モードはTEM00モード
であるシングルモードを適用する。
700nmであることが望ましい。このような波長帯の光は、波長変換素子を用いて基本波
の第2高調波、第3高調波を取り出すことで得られる。波長変換素子としてはADP(リ
ン酸二水素化アンモニウム)、Ba2NaNb5O15(ニオブ酸バリウムナトリウム)、C
dSe(セレンカドミウム)、KDP(リン酸二水素カリウム)、LiNbO3(ニオブ
酸リチウム)、Se、Te、LBO、BBO、KB5などが適用される。特にLBOを用
いることが望ましい。代表的な一例は、Nd:YVO4レーザー発振装置(基本波1064
nm)の第2高調波(532nm)を用いる。また、レーザーの発振モードはTEM00モード
であるシングルモードを適用する。
最も適した材料として選ばれる珪素の場合、吸収係数が103~104cm-1である領域は
ほぼ可視光域にある。ガラスなど可視光透過率の高い基板と、珪素により30~200nm
の厚さをもって形成される非晶質半導体膜を結晶化する場合、波長400~700nmの可
視光域の光を照射することで、当該半導体膜を選択的に加熱して、下地絶縁膜にダメージ
を与えずに結晶化を行うことができる。具体的には、非晶質珪素膜に対し、波長532nm
の光の侵入長は概略100nm~1000nmであり、膜厚30nm~200nmで形成される非
晶質半導体膜106の内部まで十分達することができる。即ち、半導体膜の内側から加熱
することが可能であり、レーザー光の照射領域における半導体膜のほぼ全体を均一に加熱
することができる。
ほぼ可視光域にある。ガラスなど可視光透過率の高い基板と、珪素により30~200nm
の厚さをもって形成される非晶質半導体膜を結晶化する場合、波長400~700nmの可
視光域の光を照射することで、当該半導体膜を選択的に加熱して、下地絶縁膜にダメージ
を与えずに結晶化を行うことができる。具体的には、非晶質珪素膜に対し、波長532nm
の光の侵入長は概略100nm~1000nmであり、膜厚30nm~200nmで形成される非
晶質半導体膜106の内部まで十分達することができる。即ち、半導体膜の内側から加熱
することが可能であり、レーザー光の照射領域における半導体膜のほぼ全体を均一に加熱
することができる。
レーザー光の照射により瞬間的に溶融した半導体は、表面張力が働いて開口部(凹部)
に集まる。それにより固化して形成される結晶性半導体膜205は、図1(C)で示すよ
うに表面がほぼ平坦になる。結晶の成長端や結晶粒界は第2絶縁膜上(凸部上)に形成さ
れる(図1(C)で示す領域220)。
に集まる。それにより固化して形成される結晶性半導体膜205は、図1(C)で示すよ
うに表面がほぼ平坦になる。結晶の成長端や結晶粒界は第2絶縁膜上(凸部上)に形成さ
れる(図1(C)で示す領域220)。
その後、好ましくは図1(D)に示すように500~600℃の加熱処理を行い、結晶
性半導体膜に蓄積された歪みを除去すると良い。この歪みは、結晶化によって起こる半導
体の体積収縮、下地との熱応力や格子不整合などにより発生するものである。この加熱処
理は、例えば、ガス加熱方式の瞬間熱アニール(RTA)法を用いて1~10分の処理を
行えば良い。尚、この工程は本発明において必須な要件ではなく、適宜選択して行えば良
いものである。
性半導体膜に蓄積された歪みを除去すると良い。この歪みは、結晶化によって起こる半導
体の体積収縮、下地との熱応力や格子不整合などにより発生するものである。この加熱処
理は、例えば、ガス加熱方式の瞬間熱アニール(RTA)法を用いて1~10分の処理を
行えば良い。尚、この工程は本発明において必須な要件ではなく、適宜選択して行えば良
いものである。
図1(E)で示すように、結晶性半導体膜205の表面をエッチングして開口部(凹部
)に埋め込まれている結晶性半導体膜206を選択的に抽出する。これは、第2絶縁膜2
02上に残存し結晶粒界、結晶欠陥を含む結晶性半導体膜を除去し、開口部(凹部)にあ
る良質な結晶のみを残すことを目的としている。結晶性半導体膜206は、複数の結晶方
位を有し、結晶粒界が形成されていないという特徴を有している。
)に埋め込まれている結晶性半導体膜206を選択的に抽出する。これは、第2絶縁膜2
02上に残存し結晶粒界、結晶欠陥を含む結晶性半導体膜を除去し、開口部(凹部)にあ
る良質な結晶のみを残すことを目的としている。結晶性半導体膜206は、複数の結晶方
位を有し、結晶粒界が形成されていないという特徴を有している。
特に開口部(凹部)を充填する結晶性半導体を使ってチャネル形成領域が位置せしめる
ようにゲート絶縁膜及びゲート電極を形成するとTFTを完成させることができる。この
時、TFTのチャネル長方向と平行な方向に開口部を形成し、且つレーザー光をその方向
に走査することにより、結晶成長をその方向に行うことができ、特定の結晶方位を優先的
に結晶成長させることができる。その詳細は、図2で示すものと同様であり、W1、W2が
1μmと同程度かそれより小さく、開口部の溝の深さが非晶質半導体膜203の厚さとほ
ぼ等しいかそれより大きくなる形状が最も適している。
ようにゲート絶縁膜及びゲート電極を形成するとTFTを完成させることができる。この
時、TFTのチャネル長方向と平行な方向に開口部を形成し、且つレーザー光をその方向
に走査することにより、結晶成長をその方向に行うことができ、特定の結晶方位を優先的
に結晶成長させることができる。その詳細は、図2で示すものと同様であり、W1、W2が
1μmと同程度かそれより小さく、開口部の溝の深さが非晶質半導体膜203の厚さとほ
ぼ等しいかそれより大きくなる形状が最も適している。
図21で示す走査電子顕微鏡(SEM)写真はその一例を示し、石英基板上に酸化珪素
で形成した第2絶縁膜により170nmの段差を設け、0.5μmの凸部の幅(W1)と間隔
(W2)を設けた下地上に150nmの非晶質珪素膜を形成して、その後レーザー光を照射
して結晶化した結果を示している。結晶性半導体膜の表面は結晶粒界を顕在化させるため
にセコ液でエッチングしてある。セコ液は、HF:H2O=2:1に添加剤としてK2Cr
2O7を用いて調合した薬液である。
この写真から明らかなように、結晶粒界は段差形状の凸部に集中していることが分かる。
で形成した第2絶縁膜により170nmの段差を設け、0.5μmの凸部の幅(W1)と間隔
(W2)を設けた下地上に150nmの非晶質珪素膜を形成して、その後レーザー光を照射
して結晶化した結果を示している。結晶性半導体膜の表面は結晶粒界を顕在化させるため
にセコ液でエッチングしてある。セコ液は、HF:H2O=2:1に添加剤としてK2Cr
2O7を用いて調合した薬液である。
この写真から明らかなように、結晶粒界は段差形状の凸部に集中していることが分かる。
図23は開口部(凹部)に形成される結晶性半導体膜の配向性を反射電子回折パターン
(EBSP:Electron Back Scatter diffraction Pattern)により求めた結果を示して
いる。EBSPは走査型電子顕微鏡(SEM:Scanning Electron Microscopy)に専用の
検出器を設け、電子ビームを結晶面に照射してその菊池線からの結晶方位同定をコンピュ
ーターで画像認識させることによって、そのミクロな結晶性を表面配向のみならず、結晶
の全方向に関して測定するものである(以下、この手法を便宜上EBSP法と呼ぶ)。
(EBSP:Electron Back Scatter diffraction Pattern)により求めた結果を示して
いる。EBSPは走査型電子顕微鏡(SEM:Scanning Electron Microscopy)に専用の
検出器を設け、電子ビームを結晶面に照射してその菊池線からの結晶方位同定をコンピュ
ーターで画像認識させることによって、そのミクロな結晶性を表面配向のみならず、結晶
の全方向に関して測定するものである(以下、この手法を便宜上EBSP法と呼ぶ)。
図23のデータは、開口部(凹部)においては線状に集光されたレーザー光の走査方向
と平行な方向に結晶が成長していることを示している。成長の面方位は、特にチャネルが
形成される表面近傍においては、<110>方位が優勢であるとみなすことができるが、
その他に<100>方位の成長も存在している。
と平行な方向に結晶が成長していることを示している。成長の面方位は、特にチャネルが
形成される表面近傍においては、<110>方位が優勢であるとみなすことができるが、
その他に<100>方位の成長も存在している。
以上のように、非晶質半導体膜に連続発振レーザー光を照射する結晶化において、半導
体膜の下地側に開口部(又は、それに伴う凹凸形状)を設けることにより、当該開口部以
外の領域に結晶化に伴う歪み又は応力を集中させることができ、結晶粒界など結晶性の悪
い領域を選択的に形成することが可能となる。即ち、当該開口部に複数の結晶方位を有し
、結晶粒界が形成されることなく、成長方向と平行な方向に延在する複数の結晶粒が集合
した結晶性半導体膜を残存させることができる。このような結晶性半導体膜でチャネル形
成領域が配設されるようにTFTを形成することにより、高速で電流駆動能力を向上させ
ることが可能となり、素子の信頼性を向上させることも可能となる。
体膜の下地側に開口部(又は、それに伴う凹凸形状)を設けることにより、当該開口部以
外の領域に結晶化に伴う歪み又は応力を集中させることができ、結晶粒界など結晶性の悪
い領域を選択的に形成することが可能となる。即ち、当該開口部に複数の結晶方位を有し
、結晶粒界が形成されることなく、成長方向と平行な方向に延在する複数の結晶粒が集合
した結晶性半導体膜を残存させることができる。このような結晶性半導体膜でチャネル形
成領域が配設されるようにTFTを形成することにより、高速で電流駆動能力を向上させ
ることが可能となり、素子の信頼性を向上させることも可能となる。
(実施形態2)
本発明の結晶性半導体膜の形成において、実施の形態1で示すように非晶質半導体膜に
レーザー光を照射して結晶化させても良いが、結晶化した後さらにレーザー光を照射して
溶融させ、再結晶化しても良い。
本発明の結晶性半導体膜の形成において、実施の形態1で示すように非晶質半導体膜に
レーザー光を照射して結晶化させても良いが、結晶化した後さらにレーザー光を照射して
溶融させ、再結晶化しても良い。
図3はその一例を示し、まず、実施の形態1と同様にして第1絶縁膜201、第2絶縁
膜202、酸窒化珪素膜203、非晶質半導体膜204を形成する。非晶質半導体膜20
4には、珪素の結晶化温度を低温化させ配向性を向上させる等、結晶化を促進する触媒作
用のある金属元素としてNiを添加する。Niの添加法に限定はなく、スピン塗布法、蒸
着法、スパッタ法などを適用するこができる。スピン塗布法による場合には酢酸ニッケル
塩が5~10ppmの水溶液を塗布して金属元素含有層210を形成する。勿論、触媒元素
はNiに限定されるものではなく、他の公知の材料を用いても良い。
膜202、酸窒化珪素膜203、非晶質半導体膜204を形成する。非晶質半導体膜20
4には、珪素の結晶化温度を低温化させ配向性を向上させる等、結晶化を促進する触媒作
用のある金属元素としてNiを添加する。Niの添加法に限定はなく、スピン塗布法、蒸
着法、スパッタ法などを適用するこができる。スピン塗布法による場合には酢酸ニッケル
塩が5~10ppmの水溶液を塗布して金属元素含有層210を形成する。勿論、触媒元素
はNiに限定されるものではなく、他の公知の材料を用いても良い。
次いで、図3(B)で示すように550~580℃、4~8時間の加熱処理により非晶
質半導体膜204を結晶化させて結晶性半導体膜211を形成する。この結晶性珪素膜5
11は棒状または針状の結晶が集合して成り、その各々の結晶は巨視的にはある特定の方
向性をもって成長しているため、結晶性が揃っている。また、特定方位の配向率が高いと
いう特徴がある。
質半導体膜204を結晶化させて結晶性半導体膜211を形成する。この結晶性珪素膜5
11は棒状または針状の結晶が集合して成り、その各々の結晶は巨視的にはある特定の方
向性をもって成長しているため、結晶性が揃っている。また、特定方位の配向率が高いと
いう特徴がある。
図3(C)で示すように、加熱処理により結晶化した結晶性半導体膜に対し、連続発振
レーザー光又はそれと同等な強光を照射して溶融させ再結晶化する。こうして、表面がほ
ぼ平坦化された結晶性半導体膜212を得ることができる。この結晶性半導体膜212も
同様に結晶の成長端や結晶粒界は第2絶縁膜上(凸部上)に形成されている。また、結晶
性半導体膜211において残存する非晶質領域もこの処理により結晶化させることができ
る。レーザー光を照射する対象として結晶性半導体膜を用いる利点は半導体膜の光吸収係
数の変動率にあり、結晶化した半導体膜にレーザー光を照射して溶融させたとしても光吸
収係数は殆ど変動しない。よって、レーザー照射条件のマージンを広くとることができる
。
レーザー光又はそれと同等な強光を照射して溶融させ再結晶化する。こうして、表面がほ
ぼ平坦化された結晶性半導体膜212を得ることができる。この結晶性半導体膜212も
同様に結晶の成長端や結晶粒界は第2絶縁膜上(凸部上)に形成されている。また、結晶
性半導体膜211において残存する非晶質領域もこの処理により結晶化させることができ
る。レーザー光を照射する対象として結晶性半導体膜を用いる利点は半導体膜の光吸収係
数の変動率にあり、結晶化した半導体膜にレーザー光を照射して溶融させたとしても光吸
収係数は殆ど変動しない。よって、レーザー照射条件のマージンを広くとることができる
。
その後、結晶性半導体膜212に残存する金属元素を取り除くゲッタリング処理を行う
ことが好ましい。結晶性半導体膜212に接して薄い酸化珪素等で形成されるバリア膜2
13を形成し、希ガス元素を1×1020/cm3以上の濃度で含有する非晶質珪素膜214を
ゲッタリングサイトとして形成する。加熱処理は500~700℃にて行えば良い。この
技術の詳細については、特願2001-019367号出願(又は特願2002-020
801号出願)を参照されたい。また、このゲッタリング処理に伴う加熱処理は、結晶性
半導体膜212の歪みを緩和するという効果も合わせ持っている。
ことが好ましい。結晶性半導体膜212に接して薄い酸化珪素等で形成されるバリア膜2
13を形成し、希ガス元素を1×1020/cm3以上の濃度で含有する非晶質珪素膜214を
ゲッタリングサイトとして形成する。加熱処理は500~700℃にて行えば良い。この
技術の詳細については、特願2001-019367号出願(又は特願2002-020
801号出願)を参照されたい。また、このゲッタリング処理に伴う加熱処理は、結晶性
半導体膜212の歪みを緩和するという効果も合わせ持っている。
その後、図3(E)に示すように、非晶質珪素膜214、バリア膜213を除去し、実
施の形態1と同様に、結晶性半導体膜212の表面をエッチングして開口部(凹部)に埋
め込まれている結晶性半導体膜215を選択的に抽出する。こうして、複数の結晶方位を
有し、結晶粒界が形成されていない結晶性半導体膜215を得ることができる。このよう
な二段階の結晶化処理は、実施の形態1と比較して比較的歪みの少ない結晶性半導体膜を
形成することを可能にする。
施の形態1と同様に、結晶性半導体膜212の表面をエッチングして開口部(凹部)に埋
め込まれている結晶性半導体膜215を選択的に抽出する。こうして、複数の結晶方位を
有し、結晶粒界が形成されていない結晶性半導体膜215を得ることができる。このよう
な二段階の結晶化処理は、実施の形態1と比較して比較的歪みの少ない結晶性半導体膜を
形成することを可能にする。
(実施形態3)
次に、本実施の形態において開口部を有する下地絶縁膜上に結晶性珪素膜を形成し、そ
の開口部に充填された充填領域にチャネル形成領域が配設されるTFTを作製する一形態
を図4乃至図10を用いて説明する。尚、各図面において、(A)は上面図、(B)以降
はそれに対応する各部位の縦断面図を示す。
次に、本実施の形態において開口部を有する下地絶縁膜上に結晶性珪素膜を形成し、そ
の開口部に充填された充填領域にチャネル形成領域が配設されるTFTを作製する一形態
を図4乃至図10を用いて説明する。尚、各図面において、(A)は上面図、(B)以降
はそれに対応する各部位の縦断面図を示す。
図4において、ガラス基板301上に30~300nmの窒化珪素膜又は酸窒化アルミニ
ウム膜でなる第1絶縁膜302を形成する。その上に酸化珪素膜又は酸窒化珪素膜を形成
し、写真蝕刻により矩形状のパターンを有する第2絶縁膜303を形成する。酸化珪素膜
はプラズマCVD法でTEOSとO2とを混合し、反応圧力40Pa、基板温度400℃と
し、高周波(13.56MHz)電力密度0.6W/cm2で放電させ1000nmの厚さに堆積し
、その後エッチングにより開口部304を形成する。この場合、開口部の深さは第2絶縁
膜の厚さとほぼ同じ厚さで形成され0.01~1μm、好ましくは0.05~0.2μmを
有している。
ウム膜でなる第1絶縁膜302を形成する。その上に酸化珪素膜又は酸窒化珪素膜を形成
し、写真蝕刻により矩形状のパターンを有する第2絶縁膜303を形成する。酸化珪素膜
はプラズマCVD法でTEOSとO2とを混合し、反応圧力40Pa、基板温度400℃と
し、高周波(13.56MHz)電力密度0.6W/cm2で放電させ1000nmの厚さに堆積し
、その後エッチングにより開口部304を形成する。この場合、開口部の深さは第2絶縁
膜の厚さとほぼ同じ厚さで形成され0.01~1μm、好ましくは0.05~0.2μmを
有している。
そして図5で示すように第1絶縁膜302及び第2絶縁膜303上に酸化膜又は酸窒化
珪素膜から成る第3絶縁膜305と非晶質半導体膜306を同一のプラズマCVD装置を
用い大気に触れさせることなく連続的に成膜する。非晶質珪素膜605は珪素を主成分に
含む半導体膜で形成し、プラズマCVD法でSiH4を原料気体として用い形成する。こ
の段階では、図示するように開口部304の底面及び側面を被覆して平坦でない表面形状
が形成される。
珪素膜から成る第3絶縁膜305と非晶質半導体膜306を同一のプラズマCVD装置を
用い大気に触れさせることなく連続的に成膜する。非晶質珪素膜605は珪素を主成分に
含む半導体膜で形成し、プラズマCVD法でSiH4を原料気体として用い形成する。こ
の段階では、図示するように開口部304の底面及び側面を被覆して平坦でない表面形状
が形成される。
そして、図6で示すように連続発振レーザー光を照射して結晶化させる。結晶化の条件
は、連続発振モードのYVO4レーザー発振器を用い、その第2高調波(波長532nm)
の出力2~10Wを、光学系にて短手方向に対する長手方向の比が10以上である線状レ
ーザー光に集光し、且つ長手方向に均一なエネルギー密度分布を有するように集光し、1
0~200cm/secの速度で走査して結晶化させる。均一なエネルギー密度分布とは、完全
に一定であるもの以外を排除することではなく、エネルギー密度分布において許容される
範囲は±10%である。このようなレーザー光の照射は、図13で示す構成のレーザー処
理装置を適用することができる。
は、連続発振モードのYVO4レーザー発振器を用い、その第2高調波(波長532nm)
の出力2~10Wを、光学系にて短手方向に対する長手方向の比が10以上である線状レ
ーザー光に集光し、且つ長手方向に均一なエネルギー密度分布を有するように集光し、1
0~200cm/secの速度で走査して結晶化させる。均一なエネルギー密度分布とは、完全
に一定であるもの以外を排除することではなく、エネルギー密度分布において許容される
範囲は±10%である。このようなレーザー光の照射は、図13で示す構成のレーザー処
理装置を適用することができる。
線状に集光されたレーザー光360の走査方向と開口部の配置との関係は図14に示さ
れている。線状に集光されたレーザー光360の強度分布はその強度分布が長手方向にお
いて均一な領域を有していることが望ましい。これは加熱される半導体の温度が照射領域
の温度を一定にすることが目的である。線状に集光されたレーザー光の長手方向(走査方
向と交差する方向)に温度分布が生じると、結晶の成長方向をレーザー光の走査方向に限
定することができなくなるためである。開口部304の配列は図示のように線状に集光さ
れたレーザー光360の走査方向と合わせて配列させておくことで、結晶の成長方向と、
全てのTFTのチャネル長方向とを合わせることができる。これによりTFTの素子間の
特性ばらつきを小さくすることができる。
れている。線状に集光されたレーザー光360の強度分布はその強度分布が長手方向にお
いて均一な領域を有していることが望ましい。これは加熱される半導体の温度が照射領域
の温度を一定にすることが目的である。線状に集光されたレーザー光の長手方向(走査方
向と交差する方向)に温度分布が生じると、結晶の成長方向をレーザー光の走査方向に限
定することができなくなるためである。開口部304の配列は図示のように線状に集光さ
れたレーザー光360の走査方向と合わせて配列させておくことで、結晶の成長方向と、
全てのTFTのチャネル長方向とを合わせることができる。これによりTFTの素子間の
特性ばらつきを小さくすることができる。
この条件でレーザー光を照射することにより、非晶質半導体膜は瞬間的に溶融し結晶化
させる。実質的には溶融帯が移動しながら結晶化が進行する。溶融した珪素は表面張力が
働いて開口部(凹部)に凝集し固化する。これにより、図6に示すように開口部604を
充填する形態で表面が平坦な結晶性半導体膜307が形成される。
させる。実質的には溶融帯が移動しながら結晶化が進行する。溶融した珪素は表面張力が
働いて開口部(凹部)に凝集し固化する。これにより、図6に示すように開口部604を
充填する形態で表面が平坦な結晶性半導体膜307が形成される。
その後図7に示すように、少なくとも開口部304に結晶性半導体膜307が残存する
ようにエッチング処理を行いう。このエッチング処理により、第2絶縁膜303上にある
結晶性半導体膜は除去され、開口部の形状に合わせて結晶性半導体膜から成る島状の半導
体膜308が得られる。結晶性半導体膜はフッ素系のガスと酸素とをエッチングガスとし
て用いることにより下地の酸化膜と選択性をもってエッチングすることができる。例えば
、エッチングガスとして、CF4とO2の混合ガスが適用される。この島状の半導体膜30
8は、実施の形態1で示したように、複数の結晶方位を有し、結晶粒界が形成されていな
いという特徴を有している。或いは、化学的機械研磨(CMP)により上面部をエッチン
グしても良い。島状の半導体膜308の厚さは0.01~1μm、好ましくは0.05~
0.2μmである。
ようにエッチング処理を行いう。このエッチング処理により、第2絶縁膜303上にある
結晶性半導体膜は除去され、開口部の形状に合わせて結晶性半導体膜から成る島状の半導
体膜308が得られる。結晶性半導体膜はフッ素系のガスと酸素とをエッチングガスとし
て用いることにより下地の酸化膜と選択性をもってエッチングすることができる。例えば
、エッチングガスとして、CF4とO2の混合ガスが適用される。この島状の半導体膜30
8は、実施の形態1で示したように、複数の結晶方位を有し、結晶粒界が形成されていな
いという特徴を有している。或いは、化学的機械研磨(CMP)により上面部をエッチン
グしても良い。島状の半導体膜308の厚さは0.01~1μm、好ましくは0.05~
0.2μmである。
尚、図7は、この島状の半導体膜308の形状、即ち、第1絶縁膜及び第2絶縁膜によ
り形成される開口部304の形状を限定的に示すものではなく、実施の形態1で述べた如
く、所定のデザインルールに従う範囲内において、特に限定されるものではない。例えば
、図7の島状の半導体膜の形状は、複数個の短冊状の結晶性半導体膜は一対の矩形の結晶
性半導体膜と連接した形態を有しており、後述するように、複数個の短冊状の結晶性半導
体膜にTFTのチャネル形成領域が配置される形態となっている。
り形成される開口部304の形状を限定的に示すものではなく、実施の形態1で述べた如
く、所定のデザインルールに従う範囲内において、特に限定されるものではない。例えば
、図7の島状の半導体膜の形状は、複数個の短冊状の結晶性半導体膜は一対の矩形の結晶
性半導体膜と連接した形態を有しており、後述するように、複数個の短冊状の結晶性半導
体膜にTFTのチャネル形成領域が配置される形態となっている。
図8は、島状の半導体膜308の上面及び側面を覆いゲート絶縁膜として用いる第4絶
縁膜310、ゲート電極として用いる導電膜311を形成する。第4絶縁膜310は、3
0~200nmの酸化珪素膜又は酸窒化珪素膜を形成する。また、導電膜311はタングス
テン又はタングステンを含有する合金等で形成する。
縁膜310、ゲート電極として用いる導電膜311を形成する。第4絶縁膜310は、3
0~200nmの酸化珪素膜又は酸窒化珪素膜を形成する。また、導電膜311はタングス
テン又はタングステンを含有する合金等で形成する。
図9では、島状の半導体膜308に一導電型の不純物領域313を形成する段階を示し
ている。この不純物領域313は、ゲート電極として用いる導電膜311をマスクとして
、自己整合的に形成しても良いし、フォトレジスト等でマスキングして形成しても良い。
不純物領域313はソース及びドレイン領域を形成し、必要に応じて低濃度ドレイン領域
を適宜設けることもできる。
ている。この不純物領域313は、ゲート電極として用いる導電膜311をマスクとして
、自己整合的に形成しても良いし、フォトレジスト等でマスキングして形成しても良い。
不純物領域313はソース及びドレイン領域を形成し、必要に応じて低濃度ドレイン領域
を適宜設けることもできる。
この不純物領域313は、不純物イオンを電界で加速して半導体膜に注入するイオン注
入法又はイオンドーピング法などが適用される。この場合において、注入するイオン種の
質量分離の有無は本発明を適用する上で本質的な問題とはならない。
入法又はイオンドーピング法などが適用される。この場合において、注入するイオン種の
質量分離の有無は本発明を適用する上で本質的な問題とはならない。
そして、図10に示すように50~100nm程度の水素を含有する窒化珪素膜又は酸窒
化珪素膜による第5絶縁膜314を形成する。この状態で400~450℃に熱処理をす
ることにより窒化珪素膜又は酸窒化珪素膜が含有する水素が放出され島状の半導体膜に対
する水素化を行うことができる。酸化珪素膜等で形成する第6絶縁膜を形成し、ソース及
びドレイン領域を形成する不純物領域313と接触する配線316を形成する。
化珪素膜による第5絶縁膜314を形成する。この状態で400~450℃に熱処理をす
ることにより窒化珪素膜又は酸窒化珪素膜が含有する水素が放出され島状の半導体膜に対
する水素化を行うことができる。酸化珪素膜等で形成する第6絶縁膜を形成し、ソース及
びドレイン領域を形成する不純物領域313と接触する配線316を形成する。
こうしてTFTを作製することができる。図4~図10を用いて説明したTFTの構成
は、複数のチャネル形成領域が並列に配設され、一対の不純物領域と連接して設けられた
マルチチャネル型のTFTを示している。この構成において、並列に配設するチャネル形
成領域の数に限定はなく、必要に応じて複数個配設すれば良い。このチャネル形成領域は
、複数の結晶方位を有し、結晶粒界が形成されることなく、チャネル長方向と平行な方向
に延在する複数の結晶粒が集合した結晶性半導体膜で形成されている。
は、複数のチャネル形成領域が並列に配設され、一対の不純物領域と連接して設けられた
マルチチャネル型のTFTを示している。この構成において、並列に配設するチャネル形
成領域の数に限定はなく、必要に応じて複数個配設すれば良い。このチャネル形成領域は
、複数の結晶方位を有し、結晶粒界が形成されることなく、チャネル長方向と平行な方向
に延在する複数の結晶粒が集合した結晶性半導体膜で形成されている。
(実施形態4)
図11は低濃度ドレイン(LDD)構造を持ったnチャネル型マルチチャネルTFTと
、pチャネル型マルチチャネルTFTとでCMOS構造の基本回路であるインバータ回路
を構成する一例を示している。図11において、第2絶縁膜320、開口部321、島状
の半導体膜322、323は実施の形態3と同様にして形成される。
図11は低濃度ドレイン(LDD)構造を持ったnチャネル型マルチチャネルTFTと
、pチャネル型マルチチャネルTFTとでCMOS構造の基本回路であるインバータ回路
を構成する一例を示している。図11において、第2絶縁膜320、開口部321、島状
の半導体膜322、323は実施の形態3と同様にして形成される。
図11(A)は上面図を示し、島状の半導体膜322にはソース及びドレイン領域を形
成する第1n型不純物領域333が形成され、島状の半導体膜323にはソース及びドレ
イン領域を形成する第1p型不純物領域334が形成され、その他にゲート電極を形成す
る導電層330、ソース及びドレイン配線337~339が形成されている。島状の半導
体膜323の厚さは0.01~1μm、好ましくは0.05~0.2μmである。
成する第1n型不純物領域333が形成され、島状の半導体膜323にはソース及びドレ
イン領域を形成する第1p型不純物領域334が形成され、その他にゲート電極を形成す
る導電層330、ソース及びドレイン配線337~339が形成されている。島状の半導
体膜323の厚さは0.01~1μm、好ましくは0.05~0.2μmである。
図11(B)及び(C)はG-G'線及びH-H'線に対応した縦断面図を示し、nチャ
ネル型のTFTには第1n型不純物領域333に隣接してLDD領域を形成する第2n型
不純物領域が形成されている。ゲート電極330は二層構造であり、第1n型不純物領域
322、第2n型不純物領域及び第1p型不純物領域は自己整合的に形成することができ
る。331はチャネル形成領域である。このようなゲート電極と不純物領域、及びその作
製方法の詳細については、特開2002-14337号公報又は特願2001-0110
85号出願を参照されたい。
ネル型のTFTには第1n型不純物領域333に隣接してLDD領域を形成する第2n型
不純物領域が形成されている。ゲート電極330は二層構造であり、第1n型不純物領域
322、第2n型不純物領域及び第1p型不純物領域は自己整合的に形成することができ
る。331はチャネル形成領域である。このようなゲート電極と不純物領域、及びその作
製方法の詳細については、特開2002-14337号公報又は特願2001-0110
85号出願を参照されたい。
その他、図11で示す第5絶縁膜314、第6絶縁膜315は実施の形態3と同じもの
が適用されるのでここでは説明を省略する。
が適用されるのでここでは説明を省略する。
(実施形態5)
実施の形態3で示すマルチチャネルTFTにおいて、ゲート電極の構成が異なる一例を
図12により示す。尚、ゲート電極及びLDD領域の構成以外は、実施の形態3と同じで
あり、共通の符号を用いて示し、詳細な説明は省略する。
実施の形態3で示すマルチチャネルTFTにおいて、ゲート電極の構成が異なる一例を
図12により示す。尚、ゲート電極及びLDD領域の構成以外は、実施の形態3と同じで
あり、共通の符号を用いて示し、詳細な説明は省略する。
図12で示すTFTの構造はゲート電極を窒化チタン又は窒化タンタルなど窒化物金属
350aとタングステン又はタングステン合金など高融点金属351bで形成する一例で
あり、ゲート電極350bの側面にスペーサ351を設けている。スペーサ351は酸化
珪素などの絶縁体で形成しても良いし、導電性を持たせるためにn型の多結晶珪素で形成
しても良く、異方性ドライエッチングにより形成する。LDD領域352はこのスペーサ
を形成する前に形成することにより、ゲート電極350bに対し自己整合的に形成するこ
とができる。スペーサを導電性材料で形成した場合には、LDD領域が実質的にゲート電
極と重畳するゲート・オーバーラップLDD(Gate-Overlapped LDD)構造とすることがで
きる。
350aとタングステン又はタングステン合金など高融点金属351bで形成する一例で
あり、ゲート電極350bの側面にスペーサ351を設けている。スペーサ351は酸化
珪素などの絶縁体で形成しても良いし、導電性を持たせるためにn型の多結晶珪素で形成
しても良く、異方性ドライエッチングにより形成する。LDD領域352はこのスペーサ
を形成する前に形成することにより、ゲート電極350bに対し自己整合的に形成するこ
とができる。スペーサを導電性材料で形成した場合には、LDD領域が実質的にゲート電
極と重畳するゲート・オーバーラップLDD(Gate-Overlapped LDD)構造とすることがで
きる。
このようなスペーサを設けて自己整合的にLDD領域を形成する構造は、特にデザイン
ルールを微細化する場合において有効である。また、ここでは単極性のTFT構造を示し
たが、実施の形態4と同様にCMOS構造を形成することもできる。
ルールを微細化する場合において有効である。また、ここでは単極性のTFT構造を示し
たが、実施の形態4と同様にCMOS構造を形成することもできる。
(実施形態6)
本実施の形態は、開口部を有する下地絶縁膜上に結晶性珪素膜を形成し、その開口部に
充填された充填領域にチャネル形成領域が配設されるTFTを作製する一例を示す。
本実施の形態は、開口部を有する下地絶縁膜上に結晶性珪素膜を形成し、その開口部に
充填された充填領域にチャネル形成領域が配設されるTFTを作製する一例を示す。
図31において、ガラス基板601上に100nmの窒酸化珪素膜でなる第1絶縁膜60
2を形成する。その上に酸化珪素膜を形成し、写真蝕刻により矩形状のパターンを有する
第2絶縁膜603を形成する。酸化珪素膜はプラズマCVD法でTEOSとO2とを混合
し、反応圧力40Pa、基板温度400℃とし、高周波(13.56MHz)電力密度0.6W
/cm2で放電させ150nmの厚さに堆積し、その後エッチングにより開口部604a、60
4bを形成する。
2を形成する。その上に酸化珪素膜を形成し、写真蝕刻により矩形状のパターンを有する
第2絶縁膜603を形成する。酸化珪素膜はプラズマCVD法でTEOSとO2とを混合
し、反応圧力40Pa、基板温度400℃とし、高周波(13.56MHz)電力密度0.6W
/cm2で放電させ150nmの厚さに堆積し、その後エッチングにより開口部604a、60
4bを形成する。
尚、図31において(A)は上面図、(B)はA-A'線に対応する縦断面図、(C)
はB-B'線に対応する縦断面図を示す。以降、図32~図36は同様の扱いとする。
はB-B'線に対応する縦断面図を示す。以降、図32~図36は同様の扱いとする。
そして図32で示すように第1絶縁膜602及び第2絶縁膜603を覆う非晶質珪素膜
605を150nmの厚さで形成する。非晶質珪素膜605はプラズマCVD法でSiH4
を原料気体として用い形成する。
605を150nmの厚さで形成する。非晶質珪素膜605はプラズマCVD法でSiH4
を原料気体として用い形成する。
そして、図33で示すように連続発振レーザー光を照射して結晶化させる。結晶化の条
件は、連続発振モードのYVO4レーザー発振器を用い、その第2高調波(波長532nm
)の出力5.5Wを長手方向に400μm、短手方向に50~100μmに光学系にて長手
方向に均一なエネルギー密度分布を有するように集光し、50cm/secの速度で走査して結
晶化させる。均一なエネルギー密度分布とは、完全に一定であるもの以外を排除すること
ではなく、エネルギー密度分布において許容される範囲は±5%である。このようなレー
ザー光の照射は、図13で示す構成のレーザー処理装置を適用することができる。光学系
にて集光したレーザー光は、その強度分布が長手方向において均一な領域を有し、短手方
向に分布を持っていても良い。結晶化はこの強度分布が長手方向において均一な領域で成
されるようにし、これによりレーザー光の走査方向と平行な方向に結晶成長する効力を高
めることができる。
件は、連続発振モードのYVO4レーザー発振器を用い、その第2高調波(波長532nm
)の出力5.5Wを長手方向に400μm、短手方向に50~100μmに光学系にて長手
方向に均一なエネルギー密度分布を有するように集光し、50cm/secの速度で走査して結
晶化させる。均一なエネルギー密度分布とは、完全に一定であるもの以外を排除すること
ではなく、エネルギー密度分布において許容される範囲は±5%である。このようなレー
ザー光の照射は、図13で示す構成のレーザー処理装置を適用することができる。光学系
にて集光したレーザー光は、その強度分布が長手方向において均一な領域を有し、短手方
向に分布を持っていても良い。結晶化はこの強度分布が長手方向において均一な領域で成
されるようにし、これによりレーザー光の走査方向と平行な方向に結晶成長する効力を高
めることができる。
この条件でレーザー光を照射することにより、非晶質珪素膜は瞬間的に溶融し溶融帯が
移動しながら結晶化が進行する。溶融した珪素は表面張力が働いて開口部(凹部)に凝集
し固化する。これにより、開口部604a、604bを充填する形態で結晶性半導体膜6
06が形成される。
移動しながら結晶化が進行する。溶融した珪素は表面張力が働いて開口部(凹部)に凝集
し固化する。これにより、開口部604a、604bを充填する形態で結晶性半導体膜6
06が形成される。
その後図34に示すように、少なくとも開口部604a、604bに結晶性半導体膜が
残存するようにマスクパターンを形成してエッチング処理を施し、チャネル形成領域を含
む島状の半導体領域607、608を形成する。
残存するようにマスクパターンを形成してエッチング処理を施し、チャネル形成領域を含
む島状の半導体領域607、608を形成する。
図35は、半導体領域607、608の上層側にゲート絶縁膜609、ゲート電極61
0、611が形成された状態を示している。ゲート絶縁膜は80nmの酸化珪素膜をプラズ
マCVD法で形成すれば良い。ゲート電極610、611はタングステン又はタングステ
ンを含有する合金で形成する。このような構造とすることにより、開口部604a、60
4bを充填する島状の半導体領域にチャネル形成領域を設けることができる。
0、611が形成された状態を示している。ゲート絶縁膜は80nmの酸化珪素膜をプラズ
マCVD法で形成すれば良い。ゲート電極610、611はタングステン又はタングステ
ンを含有する合金で形成する。このような構造とすることにより、開口部604a、60
4bを充填する島状の半導体領域にチャネル形成領域を設けることができる。
以降、ソース及びドレイン領域、低濃度ドレイン領域等を適宜形成すればTFTを完成
させることができる。
させることができる。
(実施形態7)
実施の形態6と同様な工程で形成されるものであるが、図36で示すように、第2絶縁
膜603に形成する開口部の形状を、細長い短冊状の領域とそれと連接する領域とで形成
し、その開口部604cに合わせて結晶性珪素膜で成る島状の半導体領域620を形成し
、ゲート絶縁膜621、ゲート電極622を形成することにより、シングルゲート・マル
チチャネル型のTFTを形成することができる。
実施の形態6と同様な工程で形成されるものであるが、図36で示すように、第2絶縁
膜603に形成する開口部の形状を、細長い短冊状の領域とそれと連接する領域とで形成
し、その開口部604cに合わせて結晶性珪素膜で成る島状の半導体領域620を形成し
、ゲート絶縁膜621、ゲート電極622を形成することにより、シングルゲート・マル
チチャネル型のTFTを形成することができる。
(実施形態8)
実施例7において、第2絶縁膜を非晶質半導体膜の厚さよりも厚く形成し、例えば35
0nmで形成することで、図37に示すように、結晶性半導体膜で形成される島状の半導体
領域620を開口部604dに完全に埋め込むことができる。
そして、ゲート絶縁膜621及びゲート電極622を同様に形成すればシングルゲート・
マルチチャネル型のTFTを形成することができる。
実施例7において、第2絶縁膜を非晶質半導体膜の厚さよりも厚く形成し、例えば35
0nmで形成することで、図37に示すように、結晶性半導体膜で形成される島状の半導体
領域620を開口部604dに完全に埋め込むことができる。
そして、ゲート絶縁膜621及びゲート電極622を同様に形成すればシングルゲート・
マルチチャネル型のTFTを形成することができる。
(実施形態9)
図38はシングルゲート・マルチチャネル型のTFTの他の一例を示している。基板6
01上に第1絶縁膜602、第2絶縁膜603、島状の半導体領域630、ゲート絶縁膜
631、ゲート電極632は実施例1乃至3と同様に形成するものである。図38におい
て異なる部分は、第2絶縁膜603で形成される開口部604eの他に、島状の半導体領
域630が形成された後において、チャネル形成領域が形成される当該半導体領域の周辺
の第2絶縁膜を除去して第2の開口部625を形成している点にある。
図38はシングルゲート・マルチチャネル型のTFTの他の一例を示している。基板6
01上に第1絶縁膜602、第2絶縁膜603、島状の半導体領域630、ゲート絶縁膜
631、ゲート電極632は実施例1乃至3と同様に形成するものである。図38におい
て異なる部分は、第2絶縁膜603で形成される開口部604eの他に、島状の半導体領
域630が形成された後において、チャネル形成領域が形成される当該半導体領域の周辺
の第2絶縁膜を除去して第2の開口部625を形成している点にある。
チャネル形成領域付近の形態を図38(D)に拡大図として示すが、島状の半導体領域
630の側面及び上面に接してゲート絶縁膜631が形成され、それを覆う形でゲート電
極632が形成されることになり、この場合チャネル形成領域は半導体領域630の上部
634と側面部635の両方に形成されることになる。これにより空乏化領域を増やすこ
とができ、TFTの電流駆動能力を向上させることができる。
630の側面及び上面に接してゲート絶縁膜631が形成され、それを覆う形でゲート電
極632が形成されることになり、この場合チャネル形成領域は半導体領域630の上部
634と側面部635の両方に形成されることになる。これにより空乏化領域を増やすこ
とができ、TFTの電流駆動能力を向上させることができる。
(実施形態10)
本発明は様々な半導体装置に適用できるものであり、実施の形態1乃至5に基づいて作
製される表示パネルの形態を説明する。
本発明は様々な半導体装置に適用できるものであり、実施の形態1乃至5に基づいて作
製される表示パネルの形態を説明する。
図15は基板900には画素部902、ゲート信号側駆動回路901a、901b、デ
ータ信号側駆動回路901c、入出力端子部908、配線又は配線群917が備えられて
いる。シールパターン940はゲート信号側駆動回路901a、901b、データ信号側
駆動回路901c及び当該駆動回路部と入力端子とを接続する配線又は配線群917と一
部が重なっていても良い。このようにすると、表示パネルの額縁領域(画素部の周辺領域
)の面積を縮小させることができる。外部入力端子部には、FPC936が固着されてい
る。
ータ信号側駆動回路901c、入出力端子部908、配線又は配線群917が備えられて
いる。シールパターン940はゲート信号側駆動回路901a、901b、データ信号側
駆動回路901c及び当該駆動回路部と入力端子とを接続する配線又は配線群917と一
部が重なっていても良い。このようにすると、表示パネルの額縁領域(画素部の周辺領域
)の面積を縮小させることができる。外部入力端子部には、FPC936が固着されてい
る。
さらに、本発明のTFTを用いてマイクロプロセッサ、メモリ、又はメディアプロセッ
サ/DSP(Digital Signal Processor)等が形成されたチップが実装されていても良い。
これらの機能回路は、画素部902、ゲート信号側駆動回路901a、901b、データ
信号側駆動回路901cとは異なるデザインルールで形成されるものであり、具体的には
1μm以下のデザインルールが適用される。
実装の方法に限定はなくCOG方式等が適用されている。
サ/DSP(Digital Signal Processor)等が形成されたチップが実装されていても良い。
これらの機能回路は、画素部902、ゲート信号側駆動回路901a、901b、データ
信号側駆動回路901cとは異なるデザインルールで形成されるものであり、具体的には
1μm以下のデザインルールが適用される。
実装の方法に限定はなくCOG方式等が適用されている。
例えば、実施の形態3乃至5で示すTFTは画素部902のスイッチング素子として、
さらにゲート信号側駆動回路901a、901b、データ信号側駆動回路901cを構成
する能動素子として適用することができる。
さらにゲート信号側駆動回路901a、901b、データ信号側駆動回路901cを構成
する能動素子として適用することができる。
図19はは画素部902の一画素の構成を示す一例であり、TFT801~803が備
えられている。これらは、画素に備える発光素子や液晶素子を制御するそれぞれスイッチ
ング用、リセット用、駆動用のTFTである。これらのTFTの作製工程は図16乃至図
19により示されている。尚、工程の詳細は実施の形態3と同様であり詳細な説明は省略
する。
えられている。これらは、画素に備える発光素子や液晶素子を制御するそれぞれスイッチ
ング用、リセット用、駆動用のTFTである。これらのTFTの作製工程は図16乃至図
19により示されている。尚、工程の詳細は実施の形態3と同様であり詳細な説明は省略
する。
図16は第2絶縁膜503と、それに開口部504、505を形成した段階を示してい
る。図17では、開口部504、505を形成した後、非晶質半導体膜506を堆積し、
それに線状に集光されたレーザー光507を照射して結晶性半導体膜508を形成する段
階を示している。
る。図17では、開口部504、505を形成した後、非晶質半導体膜506を堆積し、
それに線状に集光されたレーザー光507を照射して結晶性半導体膜508を形成する段
階を示している。
図18は第2絶縁膜503上にある結晶性半導体膜をエッチングにより選択的に除去し
、開口部を充填する形で結晶性半導体膜でなる島状の半導体膜509、510が形成され
た状態を示している。
、開口部を充填する形で結晶性半導体膜でなる島状の半導体膜509、510が形成され
た状態を示している。
さらに、ゲート絶縁膜(図示せず)及びゲート電極(又はゲート配線)514~516
を形成する。開口部511~513は島状の半導体膜509、510がゲート電極(又は
ゲート配線)514~516と交差する位置に合わせて形成されるものである。これによ
り、実施の形態3と同様なゲート構造を得ることができる。その後、n型又はp型の不純
物領域を形成し、絶縁膜を介して電源線819、その他各種配線820、821及び画素
電極517を形成することにより、図19で示す画素構造を得ることができる。
を形成する。開口部511~513は島状の半導体膜509、510がゲート電極(又は
ゲート配線)514~516と交差する位置に合わせて形成されるものである。これによ
り、実施の形態3と同様なゲート構造を得ることができる。その後、n型又はp型の不純
物領域を形成し、絶縁膜を介して電源線819、その他各種配線820、821及び画素
電極517を形成することにより、図19で示す画素構造を得ることができる。
図20(A)は図19におけるA-A'線に対応する縦断面図を示している。
さらに図20(B)に示すように画素電極517を用いて有機発光素子を形成することが
できる。
さらに図20(B)に示すように画素電極517を用いて有機発光素子を形成することが
できる。
図20(B)は発光素子33からの発光が基板側とは反対側に放射する形態(上方放射
型)のを示している。配線520と接続する発光素子33の一方の電極である陰極を画素
電極517で形成する。有機化合物層27は陰極側から電子注入輸送層、発光層、正孔注
入輸送層の順で形成する。その上層側に形成される陽極29との間には薄い透光性の金属
層28が設けられている。陽極29は酸化インジウムスズ(ITO)、酸化亜鉛(ZnO
)、酸化インジウム亜鉛(IZO)
など透光性導電膜を抵抗加熱蒸着法で形成する。この金属層28は陽極29を形成するに
当たり、有機化合物層27にダメージがおよび、素子特性が悪化するのを防いでいる。そ
の後形成する保護膜24、パッシベーション膜25はを形成する。
型)のを示している。配線520と接続する発光素子33の一方の電極である陰極を画素
電極517で形成する。有機化合物層27は陰極側から電子注入輸送層、発光層、正孔注
入輸送層の順で形成する。その上層側に形成される陽極29との間には薄い透光性の金属
層28が設けられている。陽極29は酸化インジウムスズ(ITO)、酸化亜鉛(ZnO
)、酸化インジウム亜鉛(IZO)
など透光性導電膜を抵抗加熱蒸着法で形成する。この金属層28は陽極29を形成するに
当たり、有機化合物層27にダメージがおよび、素子特性が悪化するのを防いでいる。そ
の後形成する保護膜24、パッシベーション膜25はを形成する。
有機化合物層21を低分子有機化合物で形成する場合には、銅フタロシアニン(CuP
c)と芳香族アミン系材料であるMTDATA及びα-NPDで形成される正孔注入輸送
層、トリス-8-キノリノラトアルミニウム錯体(Alq3)
で形成される電子注入層兼発光層を積層させて形成することができる。Alq3は一重項
励起状態からの発光(蛍光)を可能としている。
c)と芳香族アミン系材料であるMTDATA及びα-NPDで形成される正孔注入輸送
層、トリス-8-キノリノラトアルミニウム錯体(Alq3)
で形成される電子注入層兼発光層を積層させて形成することができる。Alq3は一重項
励起状態からの発光(蛍光)を可能としている。
輝度を高めるには三重項励起状態からの発光(燐光)を利用することが好ましい。この
場合には、有機化合物層21としてフタロシアニン系材料であるCuPcと芳香族アミン
系材料であるα-NPDで形成される正孔注入輸送層上に、カルバゾール系のCBP+I
r(ppy)3を用いて発光層を形成し、さらにバソキュプロイン(BCP)を用いて正孔
ブロック層、Alq3による電子注入輸送層を積層させた構造とすることもできる。
場合には、有機化合物層21としてフタロシアニン系材料であるCuPcと芳香族アミン
系材料であるα-NPDで形成される正孔注入輸送層上に、カルバゾール系のCBP+I
r(ppy)3を用いて発光層を形成し、さらにバソキュプロイン(BCP)を用いて正孔
ブロック層、Alq3による電子注入輸送層を積層させた構造とすることもできる。
上記二つの構造は低分子系有機化合物を用いた例であるが、高分子系有機化合物と低分
子系有機化合物を組み合わせた有機発光素子を実現することもできる。
例えば、有機化合物層21として陽極側から、高分子系有機化合物のポリチオフェン誘導
体(PEDOT)により正孔注入輸送層、α-NPDによる正孔注入輸送層、CBP+Ir
(ppy)3による発光層、BCPによる正孔ブロック層、Alq3による電子注入輸送層
を積層させても良い。正孔注入層をPEDOTに変えることにより、正孔注入特性が改善
され、発光効率を向上させることができる。
子系有機化合物を組み合わせた有機発光素子を実現することもできる。
例えば、有機化合物層21として陽極側から、高分子系有機化合物のポリチオフェン誘導
体(PEDOT)により正孔注入輸送層、α-NPDによる正孔注入輸送層、CBP+Ir
(ppy)3による発光層、BCPによる正孔ブロック層、Alq3による電子注入輸送層
を積層させても良い。正孔注入層をPEDOTに変えることにより、正孔注入特性が改善
され、発光効率を向上させることができる。
いずれにしても、三重項励起状態かからの発光(燐光)は、一重項励起状態からの発光
(蛍光)よりも発光効率が高く、同じ発光輝度を得るにも動作電圧(有機発光素子を発光
させるに要する電圧)を低くすることが可能である。
(蛍光)よりも発光効率が高く、同じ発光輝度を得るにも動作電圧(有機発光素子を発光
させるに要する電圧)を低くすることが可能である。
このように本発明を用いて有機発光素子を用いた表示パネルを作製することができる。
また、ここでは例示しなかったが、液晶の電気光学特性を利用した表示パネルを作製する
こともできる。
また、ここでは例示しなかったが、液晶の電気光学特性を利用した表示パネルを作製する
こともできる。
(実施の形態11)
本実施の形態では、図1に示した第2絶縁膜202を形成するにあたって、ガラス基板
をエッチングストッパーとして用い、第2絶縁膜202上に第1絶縁膜201に相当する
絶縁膜を形成する例を示す。
本実施の形態では、図1に示した第2絶縁膜202を形成するにあたって、ガラス基板
をエッチングストッパーとして用い、第2絶縁膜202上に第1絶縁膜201に相当する
絶縁膜を形成する例を示す。
図26(A)において、まずガラス基板701上に酸化珪素又は酸窒化珪素で10~3
000nm、好ましくは100~2000nmの厚さで所定の形状で開口部が形成された第2
絶縁膜702を形成する。詳細は、実施の形態1と同様である。開口部の形成は、ウェッ
トエッチングでもドライエッチングでも良いが、本実施例では、CHF3ガスを用いたド
ライエッチングを用いる。この場合、ガス流量は30~40sccm、反応圧力は2.7~4
.0kPa、印加電力は500W、基板温度は20℃とすれば良い。
000nm、好ましくは100~2000nmの厚さで所定の形状で開口部が形成された第2
絶縁膜702を形成する。詳細は、実施の形態1と同様である。開口部の形成は、ウェッ
トエッチングでもドライエッチングでも良いが、本実施例では、CHF3ガスを用いたド
ライエッチングを用いる。この場合、ガス流量は30~40sccm、反応圧力は2.7~4
.0kPa、印加電力は500W、基板温度は20℃とすれば良い。
また、本実施の形態の場合、ガラス基板701としては、酸化珪素膜との選択比の高い
材質(例えば、コーニング社製1737ガラス基板等)を用いることが好ましい。選択比
が高ければ第2絶縁膜702の形成にあたって、ガラス基板701をそのままエッチング
ストッパーとして用いることが可能だからである。
材質(例えば、コーニング社製1737ガラス基板等)を用いることが好ましい。選択比
が高ければ第2絶縁膜702の形成にあたって、ガラス基板701をそのままエッチング
ストッパーとして用いることが可能だからである。
そして、第2絶縁膜702を形成したら、その上を窒化珪素、窒素含有量が酸素含有量
よりも大きな酸窒化珪素またはこれらの積層でなる第1絶縁膜703で覆い、さらにその
上に非晶質半導体膜704を形成して、図26(B)の状態を得る。これら第1絶縁膜7
03及び非晶質半導体膜704の詳細については、実施の形態1の記載を参照すれば良い
。図26(B)以降の工程は、実施の形態1に従えば良いのでここでの説明は省略する。
よりも大きな酸窒化珪素またはこれらの積層でなる第1絶縁膜703で覆い、さらにその
上に非晶質半導体膜704を形成して、図26(B)の状態を得る。これら第1絶縁膜7
03及び非晶質半導体膜704の詳細については、実施の形態1の記載を参照すれば良い
。図26(B)以降の工程は、実施の形態1に従えば良いのでここでの説明は省略する。
本実施の形態によれば、ガラス基板701と第2絶縁膜702との選択比を十分高く確
保することが可能であるため、第2絶縁膜702の開口部を形成する際のプロセスマージ
ンが向上する。また、第2絶縁膜702の下端部におけるえぐれ等の問題も起こることが
ない。さらに、第2絶縁膜702を設けない部分は、ガラス基板上に窒化珪素膜、窒素含
有量が酸素含有量よりも大きな酸窒化珪素またはこれらの積層膜という構成となるため、
窒化アルミニウム等の特殊な絶縁膜を用いる必要がない。
保することが可能であるため、第2絶縁膜702の開口部を形成する際のプロセスマージ
ンが向上する。また、第2絶縁膜702の下端部におけるえぐれ等の問題も起こることが
ない。さらに、第2絶縁膜702を設けない部分は、ガラス基板上に窒化珪素膜、窒素含
有量が酸素含有量よりも大きな酸窒化珪素またはこれらの積層膜という構成となるため、
窒化アルミニウム等の特殊な絶縁膜を用いる必要がない。
尚、本実施の形態は、実施の形態1~10のいずれの構成とも自由に組み合わせて実施
することが可能である。
することが可能である。
(実施の形態12)
本発明を用いて様々な装置を完成させることができる。その一例は、携帯情報端末(電
子手帳、モバイルコンピュータ、携帯電話等)、ビデオカメラ、デジタルカメラ、パーソ
ナルコンピュータ、テレビ受像器、携帯電話、投影型表示装置等が挙げられる。それらの
一例を図24、図25に示す。
本発明を用いて様々な装置を完成させることができる。その一例は、携帯情報端末(電
子手帳、モバイルコンピュータ、携帯電話等)、ビデオカメラ、デジタルカメラ、パーソ
ナルコンピュータ、テレビ受像器、携帯電話、投影型表示装置等が挙げられる。それらの
一例を図24、図25に示す。
図24(A)は本発明を適用してテレビ受像器を完成させる一例であり、筐体3001、
支持台3002、表示部3003等により構成されている。本発明により作製されるTF
Tは表示部3003の他に、各種論理回路、高周波回路、メモリ、マイクロプロセッサ、
メディアプロセッサ、グラフィクス用LSIなど様々な集積回路をガラス上に形成し組み
込むことができ、本発明によりテレビ受像器を完成させることができる。
支持台3002、表示部3003等により構成されている。本発明により作製されるTF
Tは表示部3003の他に、各種論理回路、高周波回路、メモリ、マイクロプロセッサ、
メディアプロセッサ、グラフィクス用LSIなど様々な集積回路をガラス上に形成し組み
込むことができ、本発明によりテレビ受像器を完成させることができる。
図24(B)は本発明を適用してビデオカメラを完成させた一例であり、本体3011、
表示部3012、音声入力部3013、操作スイッチ3014、バッテリー3015、受
像部3016等により構成されている。本発明により作製されるTFTは表示部3012
の他に、各種論理回路、高周波回路、メモリ、マイクロプロセッサ、メディアプロセッサ
、グラフィクス用LSIなど様々な集積回路をガラス上に形成し組み込むことができ、本
発明によりビデオカメラを完成させることができる。
表示部3012、音声入力部3013、操作スイッチ3014、バッテリー3015、受
像部3016等により構成されている。本発明により作製されるTFTは表示部3012
の他に、各種論理回路、高周波回路、メモリ、マイクロプロセッサ、メディアプロセッサ
、グラフィクス用LSIなど様々な集積回路をガラス上に形成し組み込むことができ、本
発明によりビデオカメラを完成させることができる。
図24(C)は本発明を適用してノート型のパーソナルコンピュータを完成させた一例で
あり、本体3021、筐体3022、表示部3023、キーボード3024等により構成
されている。本発明により作製されるTFTは表示部3023の他、各種論理回路、高周
波回路、メモリ、マイクロプロセッサ、メディアプロセッサ、グラフィクス用LSI、暗
号LSIなど様々な集積回路をガラス上に形成し組み込むことができ、本発明によりパー
ソナルコンピュータを完成させることができる。
あり、本体3021、筐体3022、表示部3023、キーボード3024等により構成
されている。本発明により作製されるTFTは表示部3023の他、各種論理回路、高周
波回路、メモリ、マイクロプロセッサ、メディアプロセッサ、グラフィクス用LSI、暗
号LSIなど様々な集積回路をガラス上に形成し組み込むことができ、本発明によりパー
ソナルコンピュータを完成させることができる。
図24(D)は本発明を適用してPDA(Personal Digital Assistant)を完成させた一例
であり、本体3031、スタイラス3032、表示部3033、操作ボタン3034、外
部インターフェース3035等により構成されている。本発明により作製されるTFTは
表示部3033の他、各種論理回路、高周波回路、メモリ、マイクロプロセッサ、メディ
アプロセッサ、グラフィクス用LSI、暗号LSIなど様々な集積回路をガラス上に形成
し組み込むことができ、本発明によりPDAを完成させることができる。
であり、本体3031、スタイラス3032、表示部3033、操作ボタン3034、外
部インターフェース3035等により構成されている。本発明により作製されるTFTは
表示部3033の他、各種論理回路、高周波回路、メモリ、マイクロプロセッサ、メディ
アプロセッサ、グラフィクス用LSI、暗号LSIなど様々な集積回路をガラス上に形成
し組み込むことができ、本発明によりPDAを完成させることができる。
図24(E)は本発明を適用して音響再生装置を完成させた一例であり、具体的には車載
用のオーディオ装置であり、本体3041、表示部3042、操作スイッチ3043、3
044等により構成されている。本発明により作製されるTFTは表示部3042の他、
各種論理回路、高周波回路、メモリ、マイクロプロセッサ、メディアプロセッサ、グラフ
ィクス用LSI、増幅回路など様々な集積回路をガラス上に形成し組み込むことができ、
本発明によりオーディオ装置を完成させることができる。
用のオーディオ装置であり、本体3041、表示部3042、操作スイッチ3043、3
044等により構成されている。本発明により作製されるTFTは表示部3042の他、
各種論理回路、高周波回路、メモリ、マイクロプロセッサ、メディアプロセッサ、グラフ
ィクス用LSI、増幅回路など様々な集積回路をガラス上に形成し組み込むことができ、
本発明によりオーディオ装置を完成させることができる。
図24(F)は本発明を適用してデジタルカメラを完成させた一例であり、本体3051
、表示部(A)3052、接眼部3053、操作スイッチ3054、表示部(B)3055、
バッテリー3056等により構成されている。本発明により作製されるTFTは表示部(
A)3052および表示部(B)3055の他、各種論理回路、高周波回路、メモリ、マイ
クロプロセッサ、メディアプロセッサ、グラフィクス用LSI、暗号LSIなど様々な集
積回路をガラス上に形成し組み込むことができ、本発明によりデジタルカメラを完成させ
ることができる。
、表示部(A)3052、接眼部3053、操作スイッチ3054、表示部(B)3055、
バッテリー3056等により構成されている。本発明により作製されるTFTは表示部(
A)3052および表示部(B)3055の他、各種論理回路、高周波回路、メモリ、マイ
クロプロセッサ、メディアプロセッサ、グラフィクス用LSI、暗号LSIなど様々な集
積回路をガラス上に形成し組み込むことができ、本発明によりデジタルカメラを完成させ
ることができる。
図24(G)は本発明を適用して携帯電話を完成させた一例であり、本体3061、音声
出力部3062、音声入力部3063、表示部3064、操作スイッチ3065、アンテ
ナ3066等により構成されている。本発明により作製されるTFTは表示部3064の
他、各種論理回路、高周波回路、メモリ、マイクロプロセッサ、メディアプロセッサ、グ
ラフィクス用LSI、暗号LSI、携帯電話用LSIなど様々な集積回路をガラス上に形
成し組み込むことができ、本発明により携帯電話を完成させることができる。
出力部3062、音声入力部3063、表示部3064、操作スイッチ3065、アンテ
ナ3066等により構成されている。本発明により作製されるTFTは表示部3064の
他、各種論理回路、高周波回路、メモリ、マイクロプロセッサ、メディアプロセッサ、グ
ラフィクス用LSI、暗号LSI、携帯電話用LSIなど様々な集積回路をガラス上に形
成し組み込むことができ、本発明により携帯電話を完成させることができる。
図25(A)はフロント型プロジェクターであり、投射装置2601、スクリーン26
02等を含む。図25(B)はリア型プロジェクターであり、本体2701、投射装置2
702、ミラー2703、スクリーン2704等を含む。
02等を含む。図25(B)はリア型プロジェクターであり、本体2701、投射装置2
702、ミラー2703、スクリーン2704等を含む。
尚、図25(C)は、図25(A)及び図25(B)中における投射装置2601、2
702の構造の一例を示した図である。投射装置2601、2702は、光源光学系28
01、ミラー2802、2804~2806、ダイクロイックミラー2803、プリズム
2807、液晶表示装置2808、位相差板2809、投射光学系2810で構成される
。投射光学系2810は、投射レンズを含む光学系で構成される。本実施例は三板式の例
を示したが、特に限定されず、例えば単板式であってもよい。また、図25(C)中にお
いて矢印で示した光路に実施者が適宜、光学レンズや、偏光機能を有するフィルムや、位
相差を調節するためのフィルム、IRフィルム等の光学系を設けてもよい。
702の構造の一例を示した図である。投射装置2601、2702は、光源光学系28
01、ミラー2802、2804~2806、ダイクロイックミラー2803、プリズム
2807、液晶表示装置2808、位相差板2809、投射光学系2810で構成される
。投射光学系2810は、投射レンズを含む光学系で構成される。本実施例は三板式の例
を示したが、特に限定されず、例えば単板式であってもよい。また、図25(C)中にお
いて矢印で示した光路に実施者が適宜、光学レンズや、偏光機能を有するフィルムや、位
相差を調節するためのフィルム、IRフィルム等の光学系を設けてもよい。
また、図25(D)は、図25(C)中における光源光学系2801の構造の一例を示
した図である。本実施例では、光源光学系2801は、リフレクター2811、光源28
12、レンズアレイ2813、2814、偏光変換素子2815、集光レンズ2816で
構成される。尚、図25(D)に示した光源光学系は一例であって特に限定されない。例
えば、光源光学系に実施者が適宜、光学レンズや、偏光機能を有するフィルムや、位相差
を調節するフィルム、IRフィルム等の光学系を設けてもよい。
した図である。本実施例では、光源光学系2801は、リフレクター2811、光源28
12、レンズアレイ2813、2814、偏光変換素子2815、集光レンズ2816で
構成される。尚、図25(D)に示した光源光学系は一例であって特に限定されない。例
えば、光源光学系に実施者が適宜、光学レンズや、偏光機能を有するフィルムや、位相差
を調節するフィルム、IRフィルム等の光学系を設けてもよい。
尚、ここで示す装置はごく一例であり、これらの用途に限定するものではない。
Claims (1)
- 絶縁表面上に形成され、一対の一導電型不純物領域の間に連接して、複数の結晶方位を有し、結晶粒界が形成されることなくチャネル長方向と平行な方向に延在する複数の結晶粒が集合した結晶性半導体膜を有し、当該結晶質半導体膜はその厚さと同じ深さの開口部に埋設されていることを特徴とする半導体装置。
Applications Claiming Priority (7)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002019286 | 2002-01-28 | ||
JP2002019286 | 2002-01-28 | ||
JP2002027497 | 2002-02-04 | ||
JP2002027497 | 2002-02-04 | ||
JP2002118282 | 2002-04-19 | ||
JP2002118282 | 2002-04-19 | ||
JP2020006581A JP2020061582A (ja) | 2002-01-28 | 2020-01-20 | 半導体素子 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2020006581A Division JP2020061582A (ja) | 2002-01-28 | 2020-01-20 | 半導体素子 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2022031312A true JP2022031312A (ja) | 2022-02-18 |
Family
ID=27617304
Family Applications (8)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011028869A Withdrawn JP2011101057A (ja) | 2002-01-28 | 2011-02-14 | 半導体装置 |
JP2014152176A Expired - Lifetime JP5891273B2 (ja) | 2002-01-28 | 2014-07-25 | 半導体装置の作製方法 |
JP2015102735A Expired - Fee Related JP6077052B2 (ja) | 2002-01-28 | 2015-05-20 | 半導体素子 |
JP2016164714A Expired - Lifetime JP6298121B2 (ja) | 2002-01-28 | 2016-08-25 | 半導体素子及び半導体装置の作製方法 |
JP2017240155A Withdrawn JP2018067732A (ja) | 2002-01-28 | 2017-12-15 | 半導体素子、半導体装置の作製方法 |
JP2018235210A Expired - Lifetime JP6726731B2 (ja) | 2002-01-28 | 2018-12-17 | 薄膜トランジスタの作製方法 |
JP2020006581A Withdrawn JP2020061582A (ja) | 2002-01-28 | 2020-01-20 | 半導体素子 |
JP2021196948A Withdrawn JP2022031312A (ja) | 2002-01-28 | 2021-12-03 | 半導体装置 |
Family Applications Before (7)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011028869A Withdrawn JP2011101057A (ja) | 2002-01-28 | 2011-02-14 | 半導体装置 |
JP2014152176A Expired - Lifetime JP5891273B2 (ja) | 2002-01-28 | 2014-07-25 | 半導体装置の作製方法 |
JP2015102735A Expired - Fee Related JP6077052B2 (ja) | 2002-01-28 | 2015-05-20 | 半導体素子 |
JP2016164714A Expired - Lifetime JP6298121B2 (ja) | 2002-01-28 | 2016-08-25 | 半導体素子及び半導体装置の作製方法 |
JP2017240155A Withdrawn JP2018067732A (ja) | 2002-01-28 | 2017-12-15 | 半導体素子、半導体装置の作製方法 |
JP2018235210A Expired - Lifetime JP6726731B2 (ja) | 2002-01-28 | 2018-12-17 | 薄膜トランジスタの作製方法 |
JP2020006581A Withdrawn JP2020061582A (ja) | 2002-01-28 | 2020-01-20 | 半導体素子 |
Country Status (5)
Country | Link |
---|---|
US (2) | US7148092B2 (ja) |
JP (8) | JP2011101057A (ja) |
KR (1) | KR101024957B1 (ja) |
CN (1) | CN100342551C (ja) |
TW (1) | TWI261358B (ja) |
Families Citing this family (70)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4141138B2 (ja) * | 2001-12-21 | 2008-08-27 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
JP2003204067A (ja) * | 2001-12-28 | 2003-07-18 | Semiconductor Energy Lab Co Ltd | 表示装置およびそれを用いた電子機器 |
EP1326273B1 (en) * | 2001-12-28 | 2012-01-18 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
US6933527B2 (en) * | 2001-12-28 | 2005-08-23 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and semiconductor device production system |
JP4011344B2 (ja) * | 2001-12-28 | 2007-11-21 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
US6841797B2 (en) | 2002-01-17 | 2005-01-11 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device formed over a surface with a drepession portion and a projection portion |
US7749818B2 (en) * | 2002-01-28 | 2010-07-06 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method of manufacturing the same |
TW200302511A (en) | 2002-01-28 | 2003-08-01 | Semiconductor Energy Lab | Semiconductor device and method of manufacturing the same |
TWI261358B (en) | 2002-01-28 | 2006-09-01 | Semiconductor Energy Lab | Semiconductor device and method of manufacturing the same |
JP4137460B2 (ja) * | 2002-02-08 | 2008-08-20 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
US6884668B2 (en) * | 2002-02-22 | 2005-04-26 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method therefor |
KR100979926B1 (ko) * | 2002-03-05 | 2010-09-03 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체소자 및 그것을 사용한 반도체장치 |
US6847050B2 (en) * | 2002-03-15 | 2005-01-25 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor element and semiconductor device comprising the same |
US6930326B2 (en) * | 2002-03-26 | 2005-08-16 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor circuit and method of fabricating the same |
US6875998B2 (en) * | 2002-03-26 | 2005-04-05 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device, method of manufacturing the same, and method of designing the same |
TWI288443B (en) * | 2002-05-17 | 2007-10-11 | Semiconductor Energy Lab | SiN film, semiconductor device, and the manufacturing method thereof |
JP2004071696A (ja) * | 2002-08-02 | 2004-03-04 | Semiconductor Energy Lab Co Ltd | 半導体装置及びその作製方法 |
KR20050039674A (ko) * | 2003-10-24 | 2005-04-29 | 펜탁스 가부시키가이샤 | 백색 유기 전자 발광 소자 |
TWI366218B (en) | 2004-06-01 | 2012-06-11 | Semiconductor Energy Lab | Method for manufacturing semiconductor device |
CN101807588A (zh) * | 2004-07-30 | 2010-08-18 | 株式会社半导体能源研究所 | 半导体装置 |
JP2006261188A (ja) * | 2005-03-15 | 2006-09-28 | Seiko Epson Corp | 半導体装置の製造方法及び半導体装置 |
US7358164B2 (en) * | 2005-06-16 | 2008-04-15 | International Business Machines Corporation | Crystal imprinting methods for fabricating substrates with thin active silicon layers |
US7439108B2 (en) * | 2005-06-16 | 2008-10-21 | International Business Machines Corporation | Coplanar silicon-on-insulator (SOI) regions of different crystal orientations and methods of making the same |
US20070026599A1 (en) * | 2005-07-27 | 2007-02-01 | Advanced Micro Devices, Inc. | Methods for fabricating a stressed MOS device |
US7700463B2 (en) * | 2005-09-02 | 2010-04-20 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device |
JP4807081B2 (ja) * | 2006-01-16 | 2011-11-02 | ソニー株式会社 | GaN系化合物半導体から成る下地層の形成方法、並びに、GaN系半導体発光素子の製造方法 |
KR100703033B1 (ko) * | 2006-03-22 | 2007-04-09 | 삼성전자주식회사 | 반도체 장치 및 그 제조 방법 |
US7692223B2 (en) * | 2006-04-28 | 2010-04-06 | Semiconductor Energy Laboratory Co., Ltd | Semiconductor device and method for manufacturing the same |
US7863612B2 (en) | 2006-07-21 | 2011-01-04 | Semiconductor Energy Laboratory Co., Ltd. | Display device and semiconductor device |
KR20080065460A (ko) * | 2007-01-09 | 2008-07-14 | 엘지전자 주식회사 | 수평 금속 유도 결정화를 이용한 저온 다결정 실리콘광기전력 변환소자의 제조방법 |
JP2008252068A (ja) | 2007-03-08 | 2008-10-16 | Semiconductor Energy Lab Co Ltd | 半導体装置及びその作製方法 |
US8048749B2 (en) * | 2007-07-26 | 2011-11-01 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device |
JP2009117424A (ja) * | 2007-11-01 | 2009-05-28 | Nitto Denko Corp | 配線回路基板の製造方法 |
KR101675113B1 (ko) * | 2010-01-08 | 2016-11-11 | 삼성전자주식회사 | 트랜지스터 및 그 제조방법 |
WO2011096263A1 (en) | 2010-02-05 | 2011-08-11 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing the same |
US8897049B2 (en) | 2011-05-13 | 2014-11-25 | Semiconductor Energy Laboratories Co., Ltd. | Semiconductor device and memory device including semiconductor device |
TWI464603B (zh) * | 2011-06-14 | 2014-12-11 | Univ Nat Chiao Tung | 熱分析模型建立方法及其非暫時性電腦可讀取紀錄媒體 |
KR102103913B1 (ko) | 2012-01-10 | 2020-04-23 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 및 반도체 장치의 제작 방법 |
US9129681B2 (en) | 2012-04-13 | 2015-09-08 | Sandisk Technologies Inc. | Thin film transistor |
US9165933B2 (en) | 2013-03-07 | 2015-10-20 | Sandisk 3D Llc | Vertical bit line TFT decoder for high voltage operation |
US9240420B2 (en) | 2013-09-06 | 2016-01-19 | Sandisk Technologies Inc. | 3D non-volatile storage with wide band gap transistor decoder |
JP6615490B2 (ja) * | 2014-05-29 | 2019-12-04 | 株式会社半導体エネルギー研究所 | 半導体装置及び電子機器 |
JP6506520B2 (ja) * | 2014-09-16 | 2019-04-24 | 株式会社ディスコ | SiCのスライス方法 |
JP6399913B2 (ja) | 2014-12-04 | 2018-10-03 | 株式会社ディスコ | ウエーハの生成方法 |
JP6358941B2 (ja) | 2014-12-04 | 2018-07-18 | 株式会社ディスコ | ウエーハの生成方法 |
JP6391471B2 (ja) | 2015-01-06 | 2018-09-19 | 株式会社ディスコ | ウエーハの生成方法 |
JP6395633B2 (ja) | 2015-02-09 | 2018-09-26 | 株式会社ディスコ | ウエーハの生成方法 |
JP6395632B2 (ja) | 2015-02-09 | 2018-09-26 | 株式会社ディスコ | ウエーハの生成方法 |
JP6494382B2 (ja) | 2015-04-06 | 2019-04-03 | 株式会社ディスコ | ウエーハの生成方法 |
JP6429715B2 (ja) | 2015-04-06 | 2018-11-28 | 株式会社ディスコ | ウエーハの生成方法 |
JP6425606B2 (ja) | 2015-04-06 | 2018-11-21 | 株式会社ディスコ | ウエーハの生成方法 |
JP6472333B2 (ja) | 2015-06-02 | 2019-02-20 | 株式会社ディスコ | ウエーハの生成方法 |
JP6482389B2 (ja) * | 2015-06-02 | 2019-03-13 | 株式会社ディスコ | ウエーハの生成方法 |
JP6552898B2 (ja) * | 2015-07-13 | 2019-07-31 | 株式会社ディスコ | 多結晶SiCウエーハの生成方法 |
JP6482423B2 (ja) | 2015-07-16 | 2019-03-13 | 株式会社ディスコ | ウエーハの生成方法 |
JP6472347B2 (ja) | 2015-07-21 | 2019-02-20 | 株式会社ディスコ | ウエーハの薄化方法 |
JP6482425B2 (ja) | 2015-07-21 | 2019-03-13 | 株式会社ディスコ | ウエーハの薄化方法 |
US10985278B2 (en) | 2015-07-21 | 2021-04-20 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device |
CN108293275B (zh) * | 2015-11-17 | 2022-03-11 | 大日本印刷株式会社 | 加热电极装置、发热板和导电性发热体 |
JP6602207B2 (ja) * | 2016-01-07 | 2019-11-06 | 株式会社ディスコ | SiCウエーハの生成方法 |
JP6690983B2 (ja) | 2016-04-11 | 2020-04-28 | 株式会社ディスコ | ウエーハ生成方法及び実第2のオリエンテーションフラット検出方法 |
JP2018093046A (ja) * | 2016-12-02 | 2018-06-14 | 株式会社ディスコ | ウエーハ生成方法 |
JP6773539B2 (ja) * | 2016-12-06 | 2020-10-21 | 株式会社ディスコ | ウエーハ生成方法 |
JP6858587B2 (ja) | 2017-02-16 | 2021-04-14 | 株式会社ディスコ | ウエーハ生成方法 |
CN110190063B (zh) * | 2018-07-02 | 2021-10-12 | 京东方科技集团股份有限公司 | 阵列基板及其制作方法、显示装置 |
CN109256429B (zh) * | 2018-08-03 | 2021-01-26 | Tcl华星光电技术有限公司 | 氧化物半导体薄膜晶体管及其制作方法 |
CN109360858A (zh) * | 2018-09-28 | 2019-02-19 | 合肥鑫晟光电科技有限公司 | 薄膜晶体管、显示基板及修复方法、显示装置 |
CN110137261A (zh) * | 2018-10-29 | 2019-08-16 | 京东方科技集团股份有限公司 | 薄膜晶体管及其制备方法、阵列基板和显示装置 |
JP7262210B2 (ja) * | 2018-11-21 | 2023-04-21 | 東京エレクトロン株式会社 | 凹部の埋め込み方法 |
CN109830486A (zh) * | 2019-02-26 | 2019-05-31 | 绵阳京东方光电科技有限公司 | 一种显示面板和显示装置 |
Family Cites Families (113)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4385937A (en) * | 1980-05-20 | 1983-05-31 | Tokyo Shibaura Denki Kabushiki Kaisha | Regrowing selectively formed ion amorphosized regions by thermal gradient |
JPS5723217A (en) | 1980-07-18 | 1982-02-06 | Fujitsu Ltd | Manufacture of semiconductor device |
US4330363A (en) * | 1980-08-28 | 1982-05-18 | Xerox Corporation | Thermal gradient control for enhanced laser induced crystallization of predefined semiconductor areas |
JPS5815226A (ja) | 1981-07-20 | 1983-01-28 | Nec Corp | レ−ザアニ−リング法 |
JPS5886717A (ja) | 1981-11-18 | 1983-05-24 | Nec Corp | 単結晶シリコン膜形成法 |
JPS58130517A (ja) * | 1982-01-29 | 1983-08-04 | Hitachi Ltd | 単結晶薄膜の製造方法 |
JPS58151042A (ja) | 1982-03-03 | 1983-09-08 | Fujitsu Ltd | 半導体装置の製造方法 |
JPS60143666A (ja) * | 1983-12-29 | 1985-07-29 | Hitachi Ltd | マトリツクス型半導体装置 |
JPS61125169A (ja) * | 1984-11-22 | 1986-06-12 | Agency Of Ind Science & Technol | 半導体装置の製造方法 |
US4597060A (en) * | 1985-05-01 | 1986-06-24 | Texas Instruments Incorporated | EPROM array and method for fabricating |
JPH0810668B2 (ja) | 1985-10-31 | 1996-01-31 | 旭硝子株式会社 | 多結晶シリコン膜の製造方法 |
JP2582794B2 (ja) * | 1987-08-10 | 1997-02-19 | 株式会社東芝 | 半導体装置及びその製造方法 |
JPH01162376A (ja) * | 1987-12-18 | 1989-06-26 | Fujitsu Ltd | 半導体装置の製造方法 |
FR2634318B1 (fr) * | 1988-07-13 | 1992-02-21 | Commissariat Energie Atomique | Procede de fabrication d'une cellule de memoire integree |
JPH02143417A (ja) | 1988-11-24 | 1990-06-01 | Sharp Corp | 半導体装置の製造方法 |
JP2632995B2 (ja) * | 1989-01-18 | 1997-07-23 | 日本電信電話株式会社 | 半導体装置およびその製造方法 |
JPH03288475A (ja) | 1990-04-04 | 1991-12-18 | Seiko Instr Inc | 半導体装置の製造方法 |
JP3150334B2 (ja) | 1990-11-15 | 2001-03-26 | セイコーエプソン株式会社 | 液晶パネル |
JP2794499B2 (ja) * | 1991-03-26 | 1998-09-03 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
JP2851968B2 (ja) * | 1991-04-26 | 1999-01-27 | キヤノン株式会社 | 改良された絶縁ゲート型トランジスタを有する半導体装置及びその製造方法 |
KR100269350B1 (ko) * | 1991-11-26 | 2000-10-16 | 구본준 | 박막트랜지스터의제조방법 |
TW222345B (en) * | 1992-02-25 | 1994-04-11 | Semicondustor Energy Res Co Ltd | Semiconductor and its manufacturing method |
JP2572003B2 (ja) * | 1992-03-30 | 1997-01-16 | 三星電子株式会社 | 三次元マルチチャンネル構造を有する薄膜トランジスタの製造方法 |
US5403762A (en) * | 1993-06-30 | 1995-04-04 | Semiconductor Energy Laboratory Co., Ltd. | Method of fabricating a TFT |
JPH06244208A (ja) | 1993-02-19 | 1994-09-02 | Nippondenso Co Ltd | 半導体装置の製造方法 |
JPH06275640A (ja) * | 1993-03-22 | 1994-09-30 | Semiconductor Energy Lab Co Ltd | 薄膜トランジスタおよびその作製方法 |
US5292683A (en) * | 1993-06-09 | 1994-03-08 | Micron Semiconductor, Inc. | Method of isolating semiconductor devices and arrays of memory integrated circuitry |
JP3450376B2 (ja) * | 1993-06-12 | 2003-09-22 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
US5985704A (en) * | 1993-07-27 | 1999-11-16 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing a semiconductor device |
JPH07335904A (ja) * | 1994-06-14 | 1995-12-22 | Semiconductor Energy Lab Co Ltd | 薄膜半導体集積回路 |
TW264575B (ja) * | 1993-10-29 | 1995-12-01 | Handotai Energy Kenkyusho Kk | |
JP3431033B2 (ja) | 1993-10-29 | 2003-07-28 | 株式会社半導体エネルギー研究所 | 半導体作製方法 |
JPH07147233A (ja) * | 1993-11-24 | 1995-06-06 | Agency Of Ind Science & Technol | 半導体薄膜の製造方法 |
TW272319B (ja) * | 1993-12-20 | 1996-03-11 | Sharp Kk | |
US6700133B1 (en) * | 1994-03-11 | 2004-03-02 | Semiconductor Energy Laboratory Co., Ltd. | Method for producing semiconductor device |
JP3150840B2 (ja) | 1994-03-11 | 2001-03-26 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
JP3428124B2 (ja) * | 1994-03-15 | 2003-07-22 | 三菱電機株式会社 | Mis型トランジスタおよびその製造方法 |
US6906383B1 (en) * | 1994-07-14 | 2005-06-14 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method of manufacture thereof |
TW321731B (ja) * | 1994-07-27 | 1997-12-01 | Hitachi Ltd | |
JP3464287B2 (ja) | 1994-09-05 | 2003-11-05 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
JP3378414B2 (ja) * | 1994-09-14 | 2003-02-17 | 株式会社東芝 | 半導体装置 |
US5712191A (en) * | 1994-09-16 | 1998-01-27 | Semiconductor Energy Laboratory Co., Ltd. | Method for producing semiconductor device |
JPH0897431A (ja) | 1994-09-28 | 1996-04-12 | Fuji Xerox Co Ltd | 半導体装置およびその製造方法 |
US5942768A (en) * | 1994-10-07 | 1999-08-24 | Semionductor Energy Laboratory Co., Ltd. | Semiconductor device having improved crystal orientation |
JP3727034B2 (ja) | 1995-01-13 | 2005-12-14 | 株式会社半導体エネルギー研究所 | レーザー照射装置 |
US5854803A (en) * | 1995-01-12 | 1998-12-29 | Semiconductor Energy Laboratory Co., Ltd. | Laser illumination system |
JP3216861B2 (ja) | 1995-04-10 | 2001-10-09 | シャープ株式会社 | 多結晶シリコン膜の形成方法および薄膜トランジスタの製造方法 |
TW297138B (ja) * | 1995-05-31 | 1997-02-01 | Handotai Energy Kenkyusho Kk | |
JPH0974205A (ja) * | 1995-09-04 | 1997-03-18 | Semiconductor Energy Lab Co Ltd | 薄膜トランジスタ及びその作製方法 |
US5770263A (en) * | 1995-11-08 | 1998-06-23 | Micron Technology, Inc. | Method for in situ removal of particulate residues resulting from hydrofluoric acid cleaning treatments |
US6599790B1 (en) * | 1996-02-15 | 2003-07-29 | Semiconductor Energy Laboratory Co., Ltd | Laser-irradiation method and laser-irradiation device |
JP3841910B2 (ja) | 1996-02-15 | 2006-11-08 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
JP3522441B2 (ja) * | 1996-03-12 | 2004-04-26 | 株式会社半導体エネルギー研究所 | 半導体装置 |
JPH09283762A (ja) * | 1996-04-15 | 1997-10-31 | Matsushita Electric Ind Co Ltd | 半導体装置及びその製造方法 |
JP4103968B2 (ja) * | 1996-09-18 | 2008-06-18 | 株式会社半導体エネルギー研究所 | 絶縁ゲイト型半導体装置 |
JP3645377B2 (ja) | 1996-10-24 | 2005-05-11 | 株式会社半導体エネルギー研究所 | 集積回路の作製方法 |
JP3597331B2 (ja) | 1996-10-24 | 2004-12-08 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
TW451284B (en) * | 1996-10-15 | 2001-08-21 | Semiconductor Energy Lab | Semiconductor device and method of manufacturing the same |
JP3284899B2 (ja) * | 1996-10-17 | 2002-05-20 | 松下電器産業株式会社 | 半導体素子及びその製造方法 |
US5933735A (en) | 1997-01-16 | 1999-08-03 | United Microelectronics Corp. | Semiconductor read-only memory device and method of fabricating the same |
JPH11121753A (ja) | 1997-10-14 | 1999-04-30 | Hitachi Ltd | 半導体装置及びその製造方法 |
JP3129264B2 (ja) * | 1997-12-04 | 2001-01-29 | 日本電気株式会社 | 化合物半導体電界効果トランジスタ |
JPH11177102A (ja) | 1997-12-08 | 1999-07-02 | Semiconductor Energy Lab Co Ltd | 半導体装置およびその作製方法 |
JP2000068520A (ja) | 1997-12-17 | 2000-03-03 | Matsushita Electric Ind Co Ltd | 半導体薄膜、その製造方法、および製造装置、ならびに半導体素子、およびその製造方法 |
US6528397B1 (en) | 1997-12-17 | 2003-03-04 | Matsushita Electric Industrial Co., Ltd. | Semiconductor thin film, method of producing the same, apparatus for producing the same, semiconductor device and method of producing the same |
JP4931267B2 (ja) | 1998-01-29 | 2012-05-16 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
KR100271813B1 (ko) * | 1998-09-28 | 2000-11-15 | 구본준 | 실리콘 박막을 결정화하는 방법과 이를 이용한 박막트랜지스터및 그 제조방법 |
JP2000150896A (ja) * | 1998-11-16 | 2000-05-30 | Sharp Corp | 薄膜トランジスタおよびその製造方法 |
JP2000183351A (ja) | 1998-12-11 | 2000-06-30 | Sony Corp | 薄膜半導体装置の製造方法 |
TW457553B (en) * | 1999-01-08 | 2001-10-01 | Sony Corp | Process for producing thin film semiconductor device and laser irradiation apparatus |
JP4053691B2 (ja) | 1999-06-29 | 2008-02-27 | 三井化学株式会社 | ホスフィンオキシド化合物およびその製造方法 |
US6617226B1 (en) * | 1999-06-30 | 2003-09-09 | Kabushiki Kaisha Toshiba | Semiconductor device and method for manufacturing the same |
JP2001015591A (ja) * | 1999-06-30 | 2001-01-19 | Toshiba Corp | 半導体装置の製造方法・半導体装置 |
TW487959B (en) * | 1999-08-13 | 2002-05-21 | Semiconductor Energy Lab | Laser apparatus, laser annealing method, and manufacturing method of a semiconductor device |
JP3897965B2 (ja) | 1999-08-13 | 2007-03-28 | 株式会社半導体エネルギー研究所 | レーザー装置及びレーザーアニール方法 |
JP4646368B2 (ja) * | 1999-08-31 | 2011-03-09 | 株式会社半導体エネルギー研究所 | 液晶表示装置の作製方法 |
JP2001091941A (ja) | 1999-09-20 | 2001-04-06 | Seiko Epson Corp | 液晶表示装置およびこれを用いた電子機器 |
US6410368B1 (en) * | 1999-10-26 | 2002-06-25 | Semiconductor Energy Laboratory Co., Ltd. | Method of manufacturing a semiconductor device with TFT |
JP2001147446A (ja) * | 1999-11-19 | 2001-05-29 | Hitachi Ltd | 液晶表示装置とその製造方法 |
GB9927287D0 (en) * | 1999-11-19 | 2000-01-12 | Koninkl Philips Electronics Nv | Top gate thin film transistor and method of producing the same |
US6780687B2 (en) * | 2000-01-28 | 2004-08-24 | Semiconductor Energy Laboratory Co., Ltd. | Method of manufacturing a semiconductor device having a heat absorbing layer |
JP4836333B2 (ja) | 2000-01-28 | 2011-12-14 | 株式会社半導体エネルギー研究所 | 半導体装置 |
JP2001274433A (ja) | 2000-03-24 | 2001-10-05 | Japan Steel Works Ltd:The | シリコン膜の結晶化方法及び多結晶シリコン膜の製造方法並びに多結晶シリコン膜を用いたディバイス |
JP3543946B2 (ja) * | 2000-04-14 | 2004-07-21 | 日本電気株式会社 | 電界効果型トランジスタ及びその製造方法 |
US6747289B2 (en) * | 2000-04-27 | 2004-06-08 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method of fabricating thereof |
JP5057613B2 (ja) | 2000-04-27 | 2012-10-24 | 株式会社半導体エネルギー研究所 | 半導体装置及び電子機器 |
US7662677B2 (en) * | 2000-04-28 | 2010-02-16 | Semiconductor Energy Laboratory Co., Ltd. | Method of fabricating semiconductor device |
US6746901B2 (en) * | 2000-05-12 | 2004-06-08 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method of fabricating thereof |
JP2001324723A (ja) | 2000-05-12 | 2001-11-22 | Semiconductor Energy Lab Co Ltd | 半導体装置及びその製造方法。 |
JP4683761B2 (ja) | 2000-05-12 | 2011-05-18 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
JP2001332741A (ja) * | 2000-05-25 | 2001-11-30 | Sony Corp | 薄膜トランジスタの製造方法 |
JP2001338987A (ja) * | 2000-05-26 | 2001-12-07 | Nec Microsystems Ltd | Mosトランジスタのシャロートレンチ分離領域の形成方法 |
US7078321B2 (en) * | 2000-06-19 | 2006-07-18 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method of manufacturing the same |
JP4058751B2 (ja) | 2000-06-20 | 2008-03-12 | 日本電気株式会社 | 電界効果型トランジスタの製造方法 |
JP2002118255A (ja) * | 2000-07-31 | 2002-04-19 | Toshiba Corp | 半導体装置およびその製造方法 |
JP2002151688A (ja) * | 2000-08-28 | 2002-05-24 | Mitsubishi Electric Corp | Mos型半導体装置およびその製造方法 |
JP4044276B2 (ja) * | 2000-09-28 | 2008-02-06 | 株式会社東芝 | 半導体装置及びその製造方法 |
US6413802B1 (en) * | 2000-10-23 | 2002-07-02 | The Regents Of The University Of California | Finfet transistor structures having a double gate channel extending vertically from a substrate and methods of manufacture |
JP2002208705A (ja) * | 2001-01-09 | 2002-07-26 | Mitsubishi Electric Corp | 半導体装置及びその製造方法 |
JP2002324808A (ja) | 2001-01-19 | 2002-11-08 | Semiconductor Energy Lab Co Ltd | 半導体装置およびその作製方法 |
TWI221645B (en) * | 2001-01-19 | 2004-10-01 | Semiconductor Energy Lab | Method of manufacturing a semiconductor device |
JP4071005B2 (ja) | 2001-01-29 | 2008-04-02 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
US7115453B2 (en) * | 2001-01-29 | 2006-10-03 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method of the same |
US6602758B2 (en) * | 2001-06-15 | 2003-08-05 | Agere Systems, Inc. | Formation of silicon on insulator (SOI) devices as add-on modules for system on a chip processing |
JP4141138B2 (ja) * | 2001-12-21 | 2008-08-27 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
EP1326273B1 (en) * | 2001-12-28 | 2012-01-18 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
US6933527B2 (en) * | 2001-12-28 | 2005-08-23 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and semiconductor device production system |
US6841797B2 (en) * | 2002-01-17 | 2005-01-11 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device formed over a surface with a drepession portion and a projection portion |
TW200302511A (en) * | 2002-01-28 | 2003-08-01 | Semiconductor Energy Lab | Semiconductor device and method of manufacturing the same |
US7749818B2 (en) * | 2002-01-28 | 2010-07-06 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method of manufacturing the same |
TWI261358B (en) | 2002-01-28 | 2006-09-01 | Semiconductor Energy Lab | Semiconductor device and method of manufacturing the same |
US6930326B2 (en) * | 2002-03-26 | 2005-08-16 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor circuit and method of fabricating the same |
US6780694B2 (en) * | 2003-01-08 | 2004-08-24 | International Business Machines Corporation | MOS transistor |
-
2003
- 2003-01-27 TW TW092101725A patent/TWI261358B/zh not_active IP Right Cessation
- 2003-01-28 KR KR1020030005474A patent/KR101024957B1/ko active IP Right Grant
- 2003-01-28 CN CNB031022847A patent/CN100342551C/zh not_active Expired - Fee Related
- 2003-01-28 US US10/352,066 patent/US7148092B2/en not_active Expired - Fee Related
-
2006
- 2006-12-11 US US11/636,598 patent/US7795734B2/en not_active Expired - Fee Related
-
2011
- 2011-02-14 JP JP2011028869A patent/JP2011101057A/ja not_active Withdrawn
-
2014
- 2014-07-25 JP JP2014152176A patent/JP5891273B2/ja not_active Expired - Lifetime
-
2015
- 2015-05-20 JP JP2015102735A patent/JP6077052B2/ja not_active Expired - Fee Related
-
2016
- 2016-08-25 JP JP2016164714A patent/JP6298121B2/ja not_active Expired - Lifetime
-
2017
- 2017-12-15 JP JP2017240155A patent/JP2018067732A/ja not_active Withdrawn
-
2018
- 2018-12-17 JP JP2018235210A patent/JP6726731B2/ja not_active Expired - Lifetime
-
2020
- 2020-01-20 JP JP2020006581A patent/JP2020061582A/ja not_active Withdrawn
-
2021
- 2021-12-03 JP JP2021196948A patent/JP2022031312A/ja not_active Withdrawn
Also Published As
Publication number | Publication date |
---|---|
CN100342551C (zh) | 2007-10-10 |
JP5891273B2 (ja) | 2016-03-22 |
JP2019068092A (ja) | 2019-04-25 |
TW200306009A (en) | 2003-11-01 |
JP6298121B2 (ja) | 2018-03-20 |
KR101024957B1 (ko) | 2011-03-25 |
JP2017005263A (ja) | 2017-01-05 |
US20070085080A1 (en) | 2007-04-19 |
US7795734B2 (en) | 2010-09-14 |
TWI261358B (en) | 2006-09-01 |
JP6077052B2 (ja) | 2017-02-08 |
JP2020061582A (ja) | 2020-04-16 |
JP2018067732A (ja) | 2018-04-26 |
JP2014239246A (ja) | 2014-12-18 |
CN1435897A (zh) | 2003-08-13 |
US20030141505A1 (en) | 2003-07-31 |
JP2011101057A (ja) | 2011-05-19 |
JP2015181186A (ja) | 2015-10-15 |
US7148092B2 (en) | 2006-12-12 |
JP6726731B2 (ja) | 2020-07-22 |
KR20030064654A (ko) | 2003-08-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6726731B2 (ja) | 薄膜トランジスタの作製方法 | |
JP7062799B2 (ja) | 表示パネル | |
JP4137460B2 (ja) | 半導体装置の作製方法 | |
JP4141138B2 (ja) | 半導体装置の作製方法 | |
JP4137461B2 (ja) | 半導体装置の作製方法 | |
JP4397599B2 (ja) | 半導体装置の作製方法 | |
JP2004006644A (ja) | 半導体装置及びその作製方法 | |
JP2003258266A (ja) | 半導体装置およびその作製方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20211213 |
|
A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20220602 |