JP6077052B2 - 半導体素子 - Google Patents

半導体素子 Download PDF

Info

Publication number
JP6077052B2
JP6077052B2 JP2015102735A JP2015102735A JP6077052B2 JP 6077052 B2 JP6077052 B2 JP 6077052B2 JP 2015102735 A JP2015102735 A JP 2015102735A JP 2015102735 A JP2015102735 A JP 2015102735A JP 6077052 B2 JP6077052 B2 JP 6077052B2
Authority
JP
Japan
Prior art keywords
semiconductor film
film
insulating film
opening
crystal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2015102735A
Other languages
English (en)
Other versions
JP2015181186A (ja
Inventor
山崎　舜平
舜平 山崎
磯部　敦生
敦生 磯部
宮入　秀和
秀和 宮入
千穂 川鍋
千穂 川鍋
田中　幸一郎
幸一郎 田中
下村　明久
明久 下村
荒尾　達也
達也 荒尾
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2015102735A priority Critical patent/JP6077052B2/ja
Publication of JP2015181186A publication Critical patent/JP2015181186A/ja
Application granted granted Critical
Publication of JP6077052B2 publication Critical patent/JP6077052B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • H01L27/1281—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor by using structural features to control crystal growth, e.g. placement of grain filters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H01L29/78675—Polycrystalline or microcrystalline silicon transistor with normal-type structure, e.g. with top gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H01L29/78621—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays

Description

本発明は、結晶構造を有する半導体膜を用いて形成される半導体装置及びその作製方法
に係り、特に絶縁表面上に形成された結晶性半導体膜でチャネル形成領域を形成した電界
効果型トランジスタを含む半導体装置及びその作製方法に関する。
ガラス等による絶縁基板上に非晶質半導体膜を形成し、レーザー光の照射により結晶化
させる技術が知られている。結晶構造を有する半導体膜（結晶性半導体膜）を用いて作製
される薄膜トランジスタ（以下、ＴＦＴと記す）は、液晶表示装置に代表される平面型表
示装置（フラットパネルディスプレイ）に応用されている。
半導体製造プロセスにおけるレーザー光の応用は、半導体基板又は半導体膜に形成され
た損傷層や非晶質層を再結晶化する技術、絶縁表面上に形成された非晶質半導体膜を結晶
化させる技術に展開されている。適用されるレーザー発振装置は、エキシマレーザーに代
表される気体レーザーや、ＹＡＧレーザーに代表される固体レーザーが通常用いられてい
る。
レーザー光の照射による非晶質半導体膜の結晶化の一例は、レーザー光の走査速度をビ
ームスポット径×５０００／秒以上として高速走査により非晶質半導体膜を完全な溶融状
態に至らしめることなく多結晶化するものや（例えば、特許文献１参照。）、レーザー処
理装置を用いて光学系にて線状にビームを加工して照射する方法が知られている（例えば
、特許文献２参照。）。
さらに、Ｎｄ：ＹＶＯ4レーザーなど固体レーザー発振装置を用いて、その第２高調波
であるレーザー光を非晶質半導体膜に照射して、従来に比べ結晶粒径の大きい結晶性半導
体膜を形成し、ＴＦＴを作製する技術が開示されている（例えば、特許文献３参照。）。
特開昭６２−１０４１１７号公報 特開平８−１９５３５７号公報 特開２００１−１４４０２７号公報
しかしながら、欠陥や結晶粒界又は結晶亜粒界が少なく、且つ、配向の揃った高品質の
結晶性半導体膜を絶縁表面上に形成するためには、帯域溶融法などとして知られているよ
うに単結晶基板上の半導体膜を高温に加熱して溶融状態としてから再結晶化する方法が主
流であった。
公知のグラフォエピタキシー技術のように下地の段差を利用しているので、その段差に
沿って結晶が成長し、形成された単結晶半導体膜の表面にその段差が残ることが問題であ
ると考えられている。さらに、歪み点が比較的低いガラス基板上にグラフォエピタキィシ
ーを用いて単結晶半導体膜を形成することは出来なかった。
一方、平坦な表面上に形成された非晶質半導体膜にレーザー光を照射して結晶化させる
と結晶は多結晶となり、結晶粒界等の欠陥が任意に形成されて配向の揃った結晶を得るこ
とはできなかった。
結晶粒界には結晶欠陥が多数生成され、それがキャリアトラップとなって、電子又は正
孔の移動度が低下する要因と考えられている。また、結晶化に伴って起こる半導体の体積
収縮、下地との熱応力や格子不整合などによる欠陥、結晶粒界又は亜粒界の存在しない半
導体膜を形成することは出来なかった。よって、張り合わせＳＯＩ(Silicon on Insulato
r)を省いては、絶縁表面上に形成され、結晶化又は再結晶化された結晶性半導体膜をもっ
て、単結晶基板に形成されるＭＯＳトランジスタと同等の品質を得ることはできなかった
。
いずれにしても、結晶化によって起こる半導体の体積収縮、下地との熱応力や格子不整
合などによる欠陥、結晶粒界又は亜粒界の存在しない結晶性半導体膜を形成することは出
来なかった。よって、張り合わせＳＯＩ(Silicon on Insulator)を省いては、絶縁表面上
に形成され、結晶化又は再結晶化された結晶性半導体膜をもって、単結晶基板に形成され
るＭＯＳトランジスタと同等の品質を得ることはできなかった。
例えば、ガラス基板上に半導体膜を形成してＴＦＴを作り込む場合には、ＴＦＴは任意
に形成される結晶粒界と無関係に配置され、ＴＦＴのチャネル形成領域の結晶性を厳密な
意味で制御することができず、任意に介在する結晶粒界や結晶欠陥により特性が低下し、
且つ個々の素子特性がばらつく要因となっていた。
本発明は上記問題点に鑑みなされたものであり、絶縁表面上に少なくともチャネル形成
領域において結晶粒界が可能な限り存在しない結晶性半導体膜を形成し、高速動作が可能
で電流駆動能力が高く、且つ複数の素子間においてばらつきの小さい半導体素子又は半導
体素子群により構成される半導体装置を提供することを目的とする。
上記問題点を解決するために本発明は、絶縁表面を有する基板上に開口部が設けられた
絶縁膜を形成し、絶縁膜上及び開口部にかけて非晶質半導体膜又は結晶粒界が任意に存在
する多結晶構造の半導体膜を形成し、その開口部を充填する形態で結晶性半導体膜を形成
するものである。すなわち、その後絶縁膜の開口部に溶融した半導体を流し込むように当
該半導体膜を溶融して結晶化又は再結晶化させて結晶性半導体膜を形成する。そして、開
口部以外の領域に延在する結晶性半導体膜を除去して該開口部の結晶性半導体膜を残存せ
しめ、該結晶性半導体膜の上面部に接するゲート絶縁膜とゲート電極を形成することを特
徴とするものである。
開口部は絶縁基板の表面を直接エッチング処理して形成しても良いし、酸化珪素、窒化
珪素、又は酸窒化珪素膜等を用い、それをエッチング処理して開口部を形成しても良い。
開口部はＴＦＴのチャネル形成領域を含む島状の半導体膜の配置に合わせて形成し、少な
くともチャネル形成領域に合致するように形成されていることが望ましい。また、開口部
はチャネル長方向に延在して設けられている。開口部の幅（チャネル形成領域とする場合
におけるチャネル幅方向）が０．０１μm以上２μm以下、好ましくは０．１〜１μmで形
成し、その深さは、０．０１μm以上１μm以下、好ましくは０．０５μm以上０．２μm以
下で形成する。
最初の段階において絶縁膜上及び開口部にかけて形成する半導体膜はプラズマＣＶＤ法
、スパッタリング法、減圧ＣＶＤ法で形成される非晶質半導体膜又は多結晶半導体膜、或
いは、固相成長により形成された多結晶半導体膜などが適用される。尚、本発明でいう非
晶質半導体膜とは、狭義の意味で完全な非晶質構造を有するものだけではなく、微細な結
晶粒子が含まれた状態、又はいわゆる微結晶半導体膜、局所的に結晶構造を含む半導体膜
を含む。代表的には非晶質シリコン膜が適用され、その他に非晶質シリコンゲルマニウム
膜、非晶質シリコンカーバイト膜などを適用することもできる。また、多結晶半導体膜は
、これら非晶質半導体膜を公知の方法で結晶化させたものである。
結晶性半導体膜を溶融して結晶化させる手段としては、気体レーザー発振装置、固体レ
ーザー発振装置を光源とするパルス発振又は連続発振レーザー光を適用する。照射するレ
ーザー光は光学系にて線状に集光されたものであり、その強度分布が長手方向において均
一な領域を有し、短手方向に分布を持っていても良く、光源として用いるレーザー発振装
置は、矩形ビーム固体レーザー発振装置が適用され、特に好ましくは、スラブレーザー発
振装置が適用される。或いは、Ｎｄ、Ｔｍ、Ｈｏをドープしたロッドを用いた固体レーザ
ー発振装置であり、特にＹＡＧ、ＹＶＯ4、ＹＬＦ、ＹＡｌＯ3などの結晶にＮｄ、Ｔｍ、
Ｈｏをドープした結晶を使った固体レーザー発振装置にスラブ構造増幅器を組み合わせた
ものでも良い。スラブ材料としては、Ｎｄ：ＹＡＧ、Ｎｄ：ＧＧＧ（ガドリニウム・ガリ
ウム・ガーネット）、Ｎｄ：ＧｓＧＧ（ガドリニウム・スカンジウム・ガリウム・ガーネ
ット）等の結晶が使用される。スラブレーザーでは、この板状のレーザー媒質の中を、全
反射を繰り返しながらジグザグ光路で進む。
また、それに準ずる強光を照射しても良い。例えば、ハロゲンランプ、キセノンランプ
、高圧水銀灯、メタルハライドランプ、エキシマランプから放射される光を反射鏡やレン
ズ等により集光したエネルギー密度の高い光であっても良い。
線状に集光され長手方向に拡張されたレーザー光又は強光は結晶性半導体膜に照射し、
且つレーザー光の照射位置と結晶性半導体膜が形成された基板とを相対的に動かして、レ
ーザー光が一部又は全面を走査することにより結晶性半導体膜を溶融させ、その状態を経
て結晶化又は再結晶化を行う。レーザー光の走査方向は、開口部の長手方向又はトランジ
スタのチャネル長方向に沿って行う。これによりレーザー光の走査方向に沿って結晶が成
長し、結晶粒界又は結晶亜粒界がチャネル長方向と交差することを防ぐことができる。
上記の如く作製される本発明の半導体装置は、絶縁表面を有する基板上に開口部が形成
された絶縁膜が設けられ、基板上に形成された結晶性半導体膜は前記開口部を充填する領
域を有し、当該充填領域にチャネル形成領域が備えられていることを特徴としている。ま
た、絶縁表面上に形成され、一対の一導電型不純物領域の間に連接して、複数の結晶方位
を有し、結晶粒界が形成されることなく、チャネル長方向と平行な方向に延在する複数の
結晶粒が集合した結晶性半導体膜を有し、当該結晶質半導体膜はその厚さと同じ又は同程
度の深さの開口部に埋設されていることを特徴としている。
また他の構成は、絶縁表面を有する基板上にチャネル長方向に延在する開口部が形成さ
れた絶縁膜が設けられ、基板上に形成された結晶性半導体膜は前記開口部を充填する領域
を有し、当該充填領域にチャネル形成領域が備えられていて、開口部は前記結晶性半導体
膜と同じかそれ以上の深さを有していることを特徴としている。
すなわち、絶縁表面上に形成され、一対の一導電型不純物領域の間に連接して複数の結
晶方位を有し、結晶粒界が形成されることなくチャネル長方向と平行な方向に延在する複
数の結晶粒が集合した結晶性半導体膜と、当該結晶性半導体膜と絶縁層を介して重畳する
導電層によりチャネル形成領域が形成される構成を有し、当該結晶性半導体膜はチャネル
幅方向が０．０１μm〜２μm、好ましくは０．１〜１μmであり、厚さが０．０１μm以上
１μm、好ましくは０．０５〜０．２μmであり、前記結晶質半導体膜はその厚さと同じ又
は同程度開口部に埋設されていることを特徴としている。
開口部の深さを半導体膜の厚さと同程度とすることにより、レーザー光又は強光の照射
により溶融した半導体が表面張力により開口部（即ち凹部）に凝集して固化する。その結
果、開口部（即ち凸部）にある半導体膜の厚さは薄くなり、そこに応力歪みを集中させる
ことができる。また開口部の側面は結晶方位をある程度規定する効力を持つ。開口部の側
面の角度は基板表面に対して５〜９０度、好ましくは３０〜９０度で形成する。レーザー
光をチャネル長方向と平行な方向に走査することにより、その方向に延在する開口部に沿
って、特定の結晶方位を優先的に配向させることができる。
半導体膜がレーザー光又は強光の照射により溶融した後、固化を開始するのは開口部の
底面と側面とが交わる領域からであり、ここから結晶成長が始まる。例えば、図３９に示
すように絶縁膜（１）と絶縁膜（２）により段差形状が形成された系においてＡ〜Ｄ点に
おける熱解析シミュレーションを行った結果、図４０のような特性が得られている。熱の
逃げる場所として直下の絶縁膜（２）と側面に存在する絶縁膜（１）の両方があるため、
Ｂ点が最も早く温度が下がることになる。以降、Ａ点、Ｃ点、Ｄ点の順である。このシミ
ュレーション結果は側壁の角度が４５度の場合であるが、９０度の場合にも定性的には同
様な現象が考えられる。即ち、半導体膜を一旦溶融状態とし、表面張力により絶縁表面上
に形成した開口部に凝集させ、開口部の底部と側壁の概略交点から結晶成長させることに
より結晶化に伴い発生する歪みを開口部以外の領域に集中させることができる。即ち、開
口部に充填されるように形成した結晶性半導体膜においては歪みから開放することができ
る。
半導体膜を溶融状態として、表面張力により絶縁表面上に形成した開口部に凝集させ、
開口部の底部と側面部の概略交点から結晶成長させることにより結晶化に伴い発生する歪
みを開口部以外の領域に集中させることができる。即ち、開口部に充填されるように形成
した結晶性半導体膜は歪みから開放することができる。そして、絶縁膜上に残存し、結晶
粒界、結晶欠陥を含む結晶性半導体膜はエッチングにより除去してしまう。
上記本発明によって、トランジスタ等の半導体素子、特にＴＦＴのチャネル形成領域の
場所を指定して、結晶粒界が存在しない結晶性半導体膜を形成することが可能となる。こ
れにより不用意に介在する結晶粒界や結晶欠陥により特性がばらつく要因を無くすことが
でき、特性ばらつきの小さいＴＦＴ又はＴＦＴ素子群を形成することができる。
以上説明したように、半導体膜を溶融状態として表面張力により絶縁表面上に形成した
開口部に凝集させ、開口部の底部と側面部の概略交点から結晶成長させることにより結晶
化に伴い発生する歪みを開口部以外の領域に集中させることができる。この開口部以外の
領域にある結晶性半導体膜をエッチング除去することにより、結晶性の良い領域を選択的
に取り出すことができる。
さらに、トランジスタ等の半導体素子、特にＴＦＴのチャネル形成領域の場所を指定し
て、結晶粒界が存在しない結晶性半導体膜を形成することができる。これにより不用意に
介在する結晶粒界や結晶欠陥により特性がばらつく要因を無くすことができ、特性ばらつ
きの小さいＴＦＴ又はＴＦＴ素子群を形成することができる。
本発明における結晶化方法を説明する図。 結晶化における開口部の形状と結晶性半導体膜の形態との関係の詳細を説明する縦断面図。 本発明における結晶化方法を説明する図。 本発明により作製されるＴＦＴの作製工程を説明する上面図及び縦断面図。 本発明により作製されるＴＦＴの作製工程を説明する上面図及び縦断面図。 本発明により作製されるＴＦＴの作製工程を説明する上面図及び縦断面図。 本発明により作製されるＴＦＴの作製工程を説明する上面図及び縦断面図。 本発明により作製されるＴＦＴの作製工程を説明する上面図及び縦断面図。 本発明により作製されるＴＦＴの作製工程を説明する上面図及び縦断面図。 本発明により作製されるＴＦＴの作製工程を説明する上面図及び縦断面図。 本発明により作製されるＴＦＴの構造を説明する上面図及び縦断面図。 本発明により作製されるＴＦＴの構造を説明する上面図及び縦断面図。 本発明に適用するレーザー照射装置の一態様を示す配置図。 本発明における線状に集光されたレーザー光とその走査方向を説明する図。 本発明を用いて作製される半導体装置の外観図の一例。 図１５で示す半導体装置の画素部の作製工程を説明する上面図。 図１５で示す半導体装置の画素部の作製工程を説明する上面図。 図１５で示す半導体装置の画素部の作製工程を説明する上面図。 図１５で示す半導体装置の画素部の構造を説明する上面図。 図１９に対応する画素部の構造を説明する縦断面図。 １７０nmの段差を設け、０．５μmの凸部の幅と間隔を設けた下地絶縁膜上に１５０nmの非晶質珪素膜を形成して結晶化したときの表面状態を表す走査電子顕微鏡（ＳＥＭ）写真（セコエッチ後）。 １７０nmの段差を設け、１．８μmの凸部の幅と間隔を設けた下地絶縁膜上に１５０nmの非晶質珪素膜を形成して結晶化したときの表面状態を表す走査電子顕微鏡（ＳＥＭ）写真（セコエッチ後）。 凹部に形成された結晶の配向を示すＥＢＳＰマッピングデータ。 半導体装置の一例を示す図。 プロジェクターの一例を示す図。 本発明における結晶化方法を説明する図。 本発明における結晶化方法を説明する斜視図。 本発明における結晶化方法を説明する斜視図。 本発明における結晶化方法を説明する斜視図。 本発明における結晶化方法を説明する斜視図。 本発明により作製されるＴＦＴの作製工程を説明する上面図及び縦断面図。 本発明により作製されるＴＦＴの作製工程を説明する上面図及び縦断面図。 本発明により作製されるＴＦＴの作製工程を説明する上面図及び縦断面図。 本発明により作製されるＴＦＴの作製工程を説明する上面図及び縦断面図。 本発明により作製されるＴＦＴの作製工程を説明する上面図及び縦断面図。 本発明により作製されるＴＦＴの一例を説明する上面図及び縦断面図。 本発明により作製されるＴＦＴの一例を説明する上面図及び縦断面図。 本発明により作製されるＴＦＴの一例を説明する上面図及び縦断面図。 熱解析のシミュレーションに用いた構造を示す断面図。 熱解析のシミュレーションの結果を示すグラフ。
本発明の実施の形態を図面を用いて詳細に説明する。但し、本発明は以下の説明に限定
されず、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更
し得ることは当業者であれば容易に理解される。従って、本発明は以下に示す実施の形態
の記載内容に限定して解釈されるものではない。
本発明は、絶縁表面を有する基板上に開口部が設けられた絶縁膜を形成し、絶縁膜上及
び開口部にかけて非晶質半導体膜又は結晶粒界が任意に存在する多結晶構造の半導体膜を
形成し、その開口部を充填する形態で結晶性半導体膜を形成するものである。まず、その
態様について図２７を用いて説明する。
図２７において示す斜視図は、基板１０１上に第１絶縁膜１０２と帯状にパターン形成
された第２絶縁膜１０３〜１０５が形成された形態を示している。ここでは、第２絶縁膜
による帯状のパターンが３本示されているが、勿論その数に限定されることはない。基板
は市販の無アルカリガラス基板、石英基板、サファイア基板、単結晶又は多結晶半導体基
板の表面を絶縁膜で被覆した基板、金属基板の表面を絶縁膜で被覆した基板を適用するこ
とができる。
帯状に形成される第２絶縁膜の幅Ｗ１は０．１〜１０μm（好ましくは０．５〜１μm）
隣接する第２絶縁膜の間隔Ｗ２は０．１〜５μm（好ましくは０．５〜１μm）であり、第
２絶縁膜の厚さｄはその上に形成する非単結晶半導体膜の厚さと同程度かそれ以上の厚さ
をもって形成する。また、段差形状は規則的な周期パターンである必要はなく、ＴＦＴの
チャネル形成領域を含む島状の半導体領域の配置及び形状に合わせて形成すれば良い。よ
って、第２絶縁膜の長さＬも限定はなく、例えばＴＦＴのチャネル形成領域を形成するこ
とができる程度の長さがあれば良い。
第１絶縁膜は、窒化珪素又は窒酸化珪素を用いて形成する。また、第２絶縁膜は酸化珪
素又は酸窒化珪素を用いて形成する。酸化珪素はオルトケイ酸テトラエチル（Tetraethyl
Ortho Silicate：ＴＥＯＳ）とＯ2とを混合しプラズマＣＶＤ法で形成することができる
。窒酸化珪素膜はＳｉＨ4、ＮＨ3、Ｎ2Ｏ又は、ＳｉＨ4、Ｎ2Ｏを原料として用いプラズ
マＣＶＤ法で形成することができる。
図２７の形態であるように、開口部による凹凸形状を第１絶縁膜と第２絶縁膜により形
成する場合には、エッチング加工における選択比を確保するために、第２絶縁膜のエッチ
ング速度が相対的に早くなるように材料及び成膜条件を適宜調整することが望ましい。ま
た、ナトリウムなどアルカリ金属イオンに対してブロッキング効果のあることが望ましい
。そして、第２絶縁膜で形成される開口部の側壁の角度は５〜９０度、好ましくは３０〜
９０度の範囲で適宜設定すれば良い。
図２８で示すように、この第１絶縁膜１０２と第２絶縁膜１０３〜１０５から成る表面
上および開口部を覆う非晶質半導体膜１０６を５０〜２００nmの厚さに形成する。非晶質
半導体膜は、珪素、珪素とゲルマニウムの化合物又は合金、珪素と炭素の化合物又は合金
を適用することができる。
そして、この非晶質半導体膜１０６に連続発振レーザー光を照射して結晶化を行う。適
用されるレーザー光は光学系にて線状に集光及び拡張されたものであり、その強度分布が
長手方向において均一な領域を有し、短手方向に分布を持っていても良く、光源として用
いるレーザー発振装置は、矩形ビーム固体レーザー発振装置が適用され、特に好ましくは
、スラブレーザー発振装置が適用される。或いは、Ｎｄ、Ｔｍ、Ｈｏをドープしたロッド
を用いた固体レーザー発振装置であり、特にＹＡＧ、ＹＶＯ4、ＹＬＦ、ＹＡｌＯ3などの
結晶にＮｄ、Ｔｍ、Ｈｏをドープした結晶を使った固体レーザー発振装置にスラブ構造増
幅器を組み合わせたものでも良い。そして、線状の長手方向に対し交差する方向に走査す
る。この時、下地絶縁膜に形成される帯状のパターンの長手方向と平行な方向に走査する
ことが最も望ましい。尚、ここでいう線状とは、短手方向の長さに対し、長手方向の長さ
の比が１対１０以上のものをもって言う。
スラブ材料としては、Ｎｄ：ＹＡＧ、Ｎｄ：ＧＧＧ（ガドリニウム・ガリウム・ガーネ
ット）、Ｎｄ：ＧｓＧＧ（ガドリニウム・スカンジウム・ガリウム・ガーネット）等の結
晶が使用される。スラブレーザーでは、この板状のレーザー媒質の中を、全反射を繰り返
しながらジグザグ光路で進む。
また、連続発振レーザー光の波長は、非晶質半導体膜の光吸収係数を考慮して４００〜
７００nmであることが望ましい。このような波長帯の光は、波長変換素子を用いて基本波
の第２高調波、第３高調波を取り出すことで得られる。波長変換素子としてはＡＤＰ（リ
ン酸二水素化アンモニウム）、Ｂａ2ＮａＮｂ5Ｏ15（ニオブ酸バリウムナトリウム）、Ｃ
ｄＳｅ（セレンカドミウム）、ＫＤＰ（リン酸二水素カリウム）、ＬｉＮｂＯ3（ニオブ
酸リチウム）、Ｓｅ、Ｔｅ、ＬＢＯ、ＢＢＯ、ＫＢ５などが適用される。特にＬＢＯを用
いることが望ましい。代表的な一例は、Ｎｄ:ＹＶＯ4レーザー発振装置（基本波１０６４
nm）の第２高調波（５３２nm）を用いる。また、レーザーの発振モードはＴＥＭ00モード
であるシングルモードを適用する。
最も適した材料として選ばれる珪素の場合、吸収係数が１０3〜１０4cm-1である領域は
ほぼ可視光域にある。ガラスなど可視光透過率の高い基板と、珪素により３０〜２００nm
の厚さをもって形成される非晶質半導体膜を結晶化する場合、波長４００〜７００nmの可
視光域の光を照射することで、当該半導体領域を選択的に加熱して、下地絶縁膜にダメー
ジを与えずに結晶化を行うことができる。具体的には、非晶質珪素膜に対し、波長５３２
nmの光の侵入長は概略１００nm〜１０００nmであり、膜厚３０nm〜２００nmで形成される
非晶質半導体膜１０６の内部まで十分達することができる。即ち、半導体膜の内側から加
熱することが可能であり、レーザー光の照射領域における半導体膜のほぼ全体を均一に加
熱することができる。
レーザー光の照射により溶融した半導体は、表面張力が働いて開口部（凹部）
に集まる。それにより固化した状態では、図２９で示すように表面がほぼ平坦になる。さ
らに結晶の成長端や結晶粒界又は結晶亜粒界は第２絶縁膜上（凸部上）
に形成される（図中ハッチングで示す領域１１０）。こうして結晶性半導体膜１０７が形
成される。
その後図３０で示すように、結晶性半導体膜１０７をエッチングして島状の半導体領域
１０８、１０９を形成する。この時、図２９で示したように、成長端や結晶粒界又は結晶
亜粒界が集中する領域１１０をエッチング除去することにより良質な半導体領域のみ残す
ことができる。そして、この島状の半導体領域１０８、１０９の、特に開口部（凹部）を
充填する結晶性半導体を使ってチャネル形成領域が位置せしめるようにゲート絶縁膜及び
ゲート電極を形成する。このような各段階を経てＴＦＴを完成させることができる。
図２は本発明者による実験結果から得られた結晶化の知見を概念図として示すものであ
る。図２（Ａ）〜（Ｅ）は第１絶縁膜及び第２絶縁膜により形成される開口部（凹部）の
深さ及び間隔と結晶成長の関係を模式的に説明している。
尚、図２で示す長さに関する符号に関し、ｔ01：第２絶縁膜上（凸部）の非晶質半導体
膜の厚さ、ｔ02：開口部（凹部）の非晶質半導体膜の厚さ、ｔ11：第２絶縁膜上（凸部）
の結晶性半導体膜の厚さ、ｔ12：開口部（凹部）の結晶性半導体膜の厚さ、ｄ：第２絶縁
膜の厚さ（開口部の深さ）、Ｗ1：第２絶縁膜の幅、Ｗ2：開口部の幅である。また、２０
１は第１絶縁膜、２０２は第２絶縁膜、２０３は第３絶縁膜である。
図２（Ａ）は、ｄ＜ｔ02、Ｗ1、Ｗ2が１μmと同程度かそれより小さい場合であり、開
口部の溝の深さが非晶質半導体膜２０４よりも小さい場合には、溶融結晶化の過程を経て
も開口部が浅いので結晶性半導体膜２０５の表面が十分平坦化されることはない。即ち、
結晶性半導体膜２０５の下地の凹凸形状が概略保存されたまま残ってしまう。
図２（Ｂ）は、ｄ≧ｔ02、Ｗ1、Ｗ2が１μmと同程度かそれより小さい場合であり、開
口部の溝の深さが非晶質半導体膜２０４とほぼ等しいかそれより大きい場合には、表面張
力が働いて開口部（凹部）に集まる。それにより固化した状態では、図２（Ｂ）で示すよ
うに表面がほぼ平坦になる。この場合、ｔ11＜ｔ12となり、第２絶縁膜２０２上の膜厚が
薄い部分２２０に応力が集中しここに歪みが蓄積され、結晶粒界が形成されることになる
。
図２（Ｃ）は、ｄ＞＞ｔ02、Ｗ1、Ｗ2が１μmと同程度かそれより小さい場合であり、
この場合は結晶性半導体膜２０５が開口部を充填するように形成され、第２絶縁膜２０２
上には殆ど残存しないようにすることも可能である。
図２（Ｄ）は、ｄ≧ｔ02、Ｗ1、Ｗ2が１μm同程度か若干大きい場合であり、開口部の
幅が広がると結晶性半導体膜２０５が開口部を充填し、平坦化の効果はあるが、開口部の
中央付近には結晶粒界や結晶亜粒界が発生する。また、第２絶縁膜上にも同様に応力が集
中しここに歪みが蓄積され、結晶粒界が形成される。
これは、間隔が広がることで応力緩和の効果が低減するためであると推定している。
図２（Ｅ）は、ｄ≧ｔ02、Ｗ1、Ｗ2が１μmよりも大きい場合であり、図２（Ｄ）の状
態がさらに顕在化してくる。
図２２で示す走査電子顕微鏡（ＳＥＭ）写真はその一例を示し、１７０nmの段差を設け
、１．８μmの凸部の幅と間隔を設けた下地絶縁膜上に１５０nmの非晶質珪素膜を形成し
て結晶化した結果を示している。結晶性半導体膜の表面は結晶粒界を顕在化させるために
セコ液でエッチングしてある。図２１との比較において明らかなように、結晶粒界は、段
差形状の凸部のもでなく、全体に広がっていることが分かる。従って、このような構造で
は、結晶粒界のない結晶性半導体膜を選択的に取り出すことはできない。
以上、図２を用いて説明したように、半導体素子を形成する場合、特にＴＦＴを形成す
る場合には、図２（Ｂ）の形態が最も適していると考えられる。また、ここでは結晶性半
導体膜を形成する下地の凹凸形状は、第１絶縁膜と第２絶縁膜で形成する一例を示したが
、ここで示す形態に限定されず同様な形状を有するものであれば代替することができる。
例えば、石英基板の表面をエッチング処理して直接開口部を形成し、凹凸形状を設けても
良い。
図１３は、結晶化に際し適用することのできるレーザー処理装置の構成の一例を示す。
図１３はレーザー発振装置４０１ａ、４０１ｂ、シャッター４０２、高変換ミラー４０３
〜４０６、シリンドリカルレンズ４０７、４０８、スリット４０９、載置台４１１、載置
台４１１をＸ方向及びＹ方向に変位させる駆動手段４１２、４１３、当該駆動手段をコン
トロールする制御手段４１４、予め記憶されたプログラムに基づいてレーザー発振装置４
０１や制御手段４１４に信号を送る情報処理手段４１５等から成っているレーザー処理装
置の構成を正面図と側面図により示すものである。
レーザー発振装置は矩形ビーム固体レーザー発振装置が適用され、特に好ましくは、ス
ラブレーザー発振装置が適用される。或いは、ＹＡＧ、ＹＶＯ4、ＹＬＦ、ＹＡｌＯ3など
の結晶にＮｄ、Ｔｍ、Ｈｏをドープした結晶を使った固体レーザー発振装置にスラブ構造
増幅器を組み合わせたものでも良い。スラブ材料としては、Ｎｄ：ＹＡＧ、Ｎｄ：ＧＧＧ
（ガドリニウム・ガリウム・ガーネット）
、Ｎｄ：ＧｓＧＧ（ガドリニウム・スカンジウム・ガリウム・ガーネット）等の結晶が使
用される。その他にも、連続発振可能な気体レーザー発振装置、固体レーザー発振装置を
適用することもできる。連続発振固体レーザー発振装置としてはＹＡＧ、ＹＶＯ4、ＹＬ
Ｆ、ＹＡｌＯ3などの結晶にＣｒ、Ｎｄ、Ｅｒ、Ｈｏ、Ｃｅ、Ｃｏ、Ｔｉ又はＴｍをドー
プした結晶を使ったレーザー発振装置を適用する。発振波長の基本波はドープする材料に
よっても異なるが、１μmから２μmの波長で発振する。５W以上のより高い出力を得る為
には、ダイオード励起の固体レーザー発振装置をカスケード接続しても良い。
このようなレーザー発振装置から出力される円形状又は矩形状のレーザー光は、シリン
ドリカルレンズ４０７、４０８により照射面の断面形状において線状に集光される。また
、照射面での干渉を防ぐため、高変換ミラーを適宜調節して１０〜８０度の角度を持って
斜め方向から入射する構成となっている。シリンドリカルレンズ４０７、４０８は合成石
英製とすれば高い透過率が得られ、レンズの表面に施されるコーティングは、レーザー光
の波長に対する透過率が９９％以上を実現するために適用される。勿論、照射面の断面形
状は線状に限定されず、矩形状、楕円形又は長円形など任意な形状としても構わない。い
ずれにしても短軸と長軸の比が、１対１０〜１対１００の範囲に含まれるものを指してい
る。また、波長変換素子４１０は基本波に対する高調波を得るために備えられている。
また、載置台４１１を駆動手段４１２、４１３により二軸方向に動かすことにより基板
４２０のレーザー処理を可能としている。一方の方向への移動は基板４２０の一辺の長さ
よりも長い距離を１〜２００cm/sec、好ましくは５〜７５cm/secの等速度で連続的に移動
させることが可能であり、他方へは線状ビームの長手方向と同程度の距離を不連続にステ
ップ移動させることが可能となっている。レーザー発振装置４０１ａ、４０１ｂの発振と
、載置台４１１は、マイクロプロセッサを搭載した情報処理手段４１５により同期して作
動するようになっている。
載置台４１１は図中で示すＸ方向に直線運動をすることにより、固定された光学系から
照射されるレーザー光で基板全面の処理を可能としている。位置検出手段４１６は基板４
２０がレーザー光の照射位置にあることを検出して、その信号を情報処理手段４１５に伝
送し、情報処理手段４１５によりレーザー光の照射タイミングを同期させている。つまり
、基板４２０がレーザー光の照射位置にない時は、シャッター４０２を閉め、レーザー光
の照射を止めている。
このような構成のレーザー照射装置により基板４２０に照射されるレーザー光は、図中
に示すＸ方向又はＹ方向に相対移動させることにより半導体膜の所望の領域または全面を
処理することができる。
以上のように、非晶質半導体膜に連続発振レーザー光を照射する結晶化において、下地
絶縁膜に段差形状を設けることにより、その部分に結晶化に伴う歪み又は応力を集中させ
ることができ、活性層とする結晶性半導体にその歪み又は応力がかからないようにするこ
とができる。歪み又は応力から開放された結晶性半導体膜にチャネル形成領域が配設され
るようにＴＦＴを形成することにより、高速で電流駆動能力を向上させることが可能とな
り、素子の信頼性を向上させることも可能となる。
（実施形態１）
上記した本発明の態様について図１を用いて説明する。図１は本発明の結晶性半導体膜
を形成する工程を説明する縦断面図である。
図１（Ａ）において、窒化珪素、窒素含有量が酸素含有量よりも大きな酸窒化珪素、窒
化アルミニウム、又は酸窒化アルミニウムで形成される第１絶縁膜２０１は３０〜３００
nmの厚さで形成する。その上に酸化珪素又は酸窒化珪素で１０〜１０００nm、好ましくは
５０〜２００nmの厚さで所定の形状で開口部が形成された第２絶縁膜２０２を形成する。
所定の形状とは矩形、円形、多角形、帯状、又は作製するＴＦＴの島状の半導体膜（活性
層）の形状に合致する形状としても良い。酸化珪素はオルトケイ酸テトラエチル（Tetrae
thyl Ortho Silicate：ＴＥＯＳ）とＯ2とを混合しプラズマＣＶＤ法で形成することがで
きる。酸窒化珪素膜はＳｉＨ4、Ｎ2Ｏ又はＳｉＨ4、ＮＨ3、Ｎ2Ｏを原料として用いプラ
ズマＣＶＤ法で形成することができる。
第１絶縁膜２０１と第２絶縁膜の選択的な加工は、緩衝フッ酸を用いたエッチング、又
はＣＨＦ3を用いたドライエッチングにより行う。いずれにしても、エッチング加工にお
ける選択比を確保するために、第２絶縁膜のエッチング速度が第１絶縁膜のそれより相対
的に早くなるように材料及び成膜条件を適宜調整することが望ましい。そして、第２絶縁
膜で形成される開口部の側面部の角度は５〜９０度、好ましくは３０〜９０度の範囲で適
宜設定すれば良い。
基板として用いる部材は市販の無アルカリガラス基板、石英基板、サファイア基板、単
結晶又は多結晶半導体基板の表面を絶縁膜で被覆した基板、金属基板の表面を絶縁膜で被
覆した基板を適用することが可能である。
エッチング後に残存する第２絶縁膜２０２の幅Ｗ１に限定はなく０．１〜１０μm程度
で形成する。また、第２絶縁膜２０２に形成する開口部の幅Ｗ２は０．０１〜２μm（好
ましくは０．１〜１μm）であり、第２絶縁膜の厚さｄは０．０１〜１μm（好ましくは０
．０５〜０．２μm）で形成する。また、開口部の長さ（紙面と垂直な方向）は特に限定
されず、直線的又は曲部をもって形成されていても良く、例えばＴＦＴのチャネル形成領
域を形成することができる程度の長さがあれば良い。
図１（Ｂ）で示すように、この第１絶縁膜２０１と第２絶縁膜２０２から成る表面上お
よび開口部を覆う非晶質半導体膜２０４を０．２〜３μm（好ましくは０．５〜１．５μm
）、即ち第２絶縁膜で形成される開口部の深さと同程度かそれ以上の厚さで形成すること
が望ましい。非晶質半導体膜は、珪素、珪素とゲルマニウムの化合物又は合金、珪素と炭
素の化合物又は合金を適用することができる。非晶質半導体膜は図示するように、下地の
絶縁膜上及び開口部にかけて形成され、下地の凹凸形状を反映して堆積する。また、第１
絶縁膜及び第２絶縁膜の表面に付着した硼素などの化学汚染の影響を排除し、しかも窒化
珪素と非晶質半導体膜が直接に接しないように、非晶質半導体膜の下層側に第３絶縁膜２
０３として酸窒化珪素膜を同一の成膜装置内で大気に触れさせることなく連続的に成膜す
ると良い。
そして、この非晶質半導体膜２０４を瞬間的に溶融させ結晶化させる。この結晶化はレ
ーザー光又はランプ光源からの放射光を光学系にて半導体膜が溶融する程度のエネルギー
密度に集光して照射する。この工程においては、特に連続発振レーザー発振装置を光源と
するレーザー光を適用することが好ましい。適用されるレーザー光は光学系にて線状に集
光及び長手方向に拡張されたものであり、その強度分布が長手方向において均一な領域を
有し、短手方向に分布を持たせておくことが望ましい。
レーザー発振装置は、矩形ビーム固体レーザー発振装置が適用され、特に好ましくは、
スラブレーザー発振装置が適用される。スラブ材料としては、Ｎｄ：ＹＡＧ、Ｎｄ：ＧＧ
Ｇ（ガドリニウム・ガリウム・ガーネット）、Ｎｄ：ＧｓＧＧ（ガドリニウム・スカンジ
ウム・ガリウム・ガーネット）等の結晶が使用される。スラブレーザーでは、この板状の
レーザー媒質の中を、全反射を繰り返しながらジグザグ光路で進む。或いは、Ｎｄ、Ｔｍ
、Ｈｏをドープしたロッドを用いた固体レーザー発振装置であり、特にＹＡＧ、ＹＶＯ4
、ＹＬＦ、ＹＡｌＯ3などの結晶にＮｄ、Ｔｍ、Ｈｏをドープした結晶を使った固体レー
ザー発振装置にスラブ構造増幅器を組み合わせたものでも良い。そして、図中に矢印で示
すように、線状の長手方向に対し交差する方向に走査する。尚、ここでいう線状とは、短
手方向の長さに対し、長手方向の長さの比が１対１０以上のものをもって言う。
また、連続発振レーザー光の波長は、非晶質半導体膜の光吸収係数を考慮して４００〜
７００nmであることが望ましい。このような波長帯の光は、波長変換素子を用いて基本波
の第２高調波、第３高調波を取り出すことで得られる。波長変換素子としてはＡＤＰ（リ
ン酸二水素化アンモニウム）、Ｂａ2ＮａＮｂ5Ｏ15（ニオブ酸バリウムナトリウム）、Ｃ
ｄＳｅ（セレンカドミウム）、ＫＤＰ（リン酸二水素カリウム）、ＬｉＮｂＯ3（ニオブ
酸リチウム）、Ｓｅ、Ｔｅ、ＬＢＯ、ＢＢＯ、ＫＢ５などが適用される。特にＬＢＯを用
いることが望ましい。代表的な一例は、Ｎｄ:ＹＶＯ4レーザー発振装置（基本波１０６４
nm）の第２高調波（５３２nm）を用いる。また、レーザーの発振モードはＴＥＭ00モード
であるシングルモードを適用する。
最も適した材料として選ばれる珪素の場合、吸収係数が１０3〜１０4cm-1である領域は
ほぼ可視光域にある。ガラスなど可視光透過率の高い基板と、珪素により３０〜２００nm
の厚さをもって形成される非晶質半導体膜を結晶化する場合、波長４００〜７００nmの可
視光域の光を照射することで、当該半導体膜を選択的に加熱して、下地絶縁膜にダメージ
を与えずに結晶化を行うことができる。具体的には、非晶質珪素膜に対し、波長５３２nm
の光の侵入長は概略１００nm〜１０００nmであり、膜厚３０nm〜２００nmで形成される非
晶質半導体膜１０６の内部まで十分達することができる。即ち、半導体膜の内側から加熱
することが可能であり、レーザー光の照射領域における半導体膜のほぼ全体を均一に加熱
することができる。
レーザー光の照射により瞬間的に溶融した半導体は、表面張力が働いて開口部（凹部）
に集まる。それにより固化して形成される結晶性半導体膜２０５は、図１（Ｃ）で示すよ
うに表面がほぼ平坦になる。結晶の成長端や結晶粒界は第２絶縁膜上（凸部上）に形成さ
れる（図１（Ｃ）で示す領域２２０）。
その後、好ましくは図１（Ｄ）に示すように５００〜６００℃の加熱処理を行い、結晶
性半導体膜に蓄積された歪みを除去すると良い。この歪みは、結晶化によって起こる半導
体の体積収縮、下地との熱応力や格子不整合などにより発生するものである。この加熱処
理は、例えば、ガス加熱方式の瞬間熱アニール（ＲＴＡ）法を用いて１〜１０分の処理を
行えば良い。尚、この工程は本発明において必須な要件ではなく、適宜選択して行えば良
いものである。
図１（Ｅ）で示すように、結晶性半導体膜２０５の表面をエッチングして開口部（凹部
）に埋め込まれている結晶性半導体膜２０６を選択的に抽出する。これは、第２絶縁膜２
０２上に残存し結晶粒界、結晶欠陥を含む結晶性半導体膜を除去し、開口部（凹部）にあ
る良質な結晶のみを残すことを目的としている。結晶性半導体膜２０６は、複数の結晶方
位を有し、結晶粒界が形成されていないという特徴を有している。
特に開口部（凹部）を充填する結晶性半導体を使ってチャネル形成領域が位置せしめる
ようにゲート絶縁膜及びゲート電極を形成するとＴＦＴを完成させることができる。この
時、ＴＦＴのチャネル長方向と平行な方向に開口部を形成し、且つレーザー光をその方向
に走査することにより、結晶成長をその方向に行うことができ、特定の結晶方位を優先的
に結晶成長させることができる。その詳細は、図２で示すものと同様であり、Ｗ1、Ｗ2が
１μmと同程度かそれより小さく、開口部の溝の深さが非晶質半導体膜２０３の厚さとほ
ぼ等しいかそれより大きくなる形状が最も適している。
図２１で示す走査電子顕微鏡（ＳＥＭ）写真はその一例を示し、石英基板上に酸化珪素
で形成した第２絶縁膜により１７０nmの段差を設け、０．５μmの凸部の幅（Ｗ1）と間隔
（Ｗ2）を設けた下地上に１５０nmの非晶質珪素膜を形成して、その後レーザー光を照射
して結晶化した結果を示している。結晶性半導体膜の表面は結晶粒界を顕在化させるため
にセコ液でエッチングしてある。セコ液は、ＨＦ：Ｈ2Ｏ＝２：１に添加剤としてＫ2Ｃｒ
2Ｏ7を用いて調合した薬液である。
この写真から明らかなように、結晶粒界は段差形状の凸部に集中していることが分かる。
図２３は開口部（凹部）に形成される結晶性半導体膜の配向性を反射電子回折パターン
（ＥＢＳＰ：Electron Back Scatter diffraction Pattern）により求めた結果を示して
いる。ＥＢＳＰは走査型電子顕微鏡（ＳＥＭ：Scanning Electron Microscopy）に専用の
検出器を設け、電子ビームを結晶面に照射してその菊池線からの結晶方位同定をコンピュ
ーターで画像認識させることによって、そのミクロな結晶性を表面配向のみならず、結晶
の全方向に関して測定するものである（以下、この手法を便宜上ＥＢＳＰ法と呼ぶ）。
図２３のデータは、開口部（凹部）においては線状に集光されたレーザー光の走査方向
と平行な方向に結晶が成長していることを示している。成長の面方位は、特にチャネルが
形成される表面近傍においては、＜１１０＞方位が優勢であるとみなすことができるが、
その他に＜１００＞方位の成長も存在している。
以上のように、非晶質半導体膜に連続発振レーザー光を照射する結晶化において、半導
体膜の下地側に開口部（又は、それに伴う凹凸形状）を設けることにより、当該開口部以
外の領域に結晶化に伴う歪み又は応力を集中させることができ、結晶粒界など結晶性の悪
い領域を選択的に形成することが可能となる。即ち、当該開口部に複数の結晶方位を有し
、結晶粒界が形成されることなく、成長方向と平行な方向に延在する複数の結晶粒が集合
した結晶性半導体膜を残存させることができる。このような結晶性半導体膜でチャネル形
成領域が配設されるようにＴＦＴを形成することにより、高速で電流駆動能力を向上させ
ることが可能となり、素子の信頼性を向上させることも可能となる。
（実施形態２）
本発明の結晶性半導体膜の形成において、実施の形態１で示すように非晶質半導体膜に
レーザー光を照射して結晶化させても良いが、結晶化した後さらにレーザー光を照射して
溶融させ、再結晶化しても良い。
図３はその一例を示し、まず、実施の形態１と同様にして第１絶縁膜２０１、第２絶縁
膜２０２、酸窒化珪素膜２０３、非晶質半導体膜２０４を形成する。非晶質半導体膜２０
４には、珪素の結晶化温度を低温化させ配向性を向上させる等、結晶化を促進する触媒作
用のある金属元素としてＮｉを添加する。Ｎｉの添加法に限定はなく、スピン塗布法、蒸
着法、スパッタ法などを適用するこができる。スピン塗布法による場合には酢酸ニッケル
塩が５〜１０ppmの水溶液を塗布して金属元素含有層２１０を形成する。勿論、触媒元素
はＮｉに限定されるものではなく、他の公知の材料を用いても良い。
次いで、図３（Ｂ）で示すように５５０〜５８０℃、４〜８時間の加熱処理により非晶
質半導体膜２０４を結晶化させて結晶性半導体膜２１１を形成する。この結晶性珪素膜５
１１は棒状または針状の結晶が集合して成り、その各々の結晶は巨視的にはある特定の方
向性をもって成長しているため、結晶性が揃っている。また、特定方位の配向率が高いと
いう特徴がある。
図３（Ｃ）で示すように、加熱処理により結晶化した結晶性半導体膜に対し、連続発振
レーザー光又はそれと同等な強光を照射して溶融させ再結晶化する。こうして、表面がほ
ぼ平坦化された結晶性半導体膜２１２を得ることができる。この結晶性半導体膜２１２も
同様に結晶の成長端や結晶粒界は第２絶縁膜上（凸部上）に形成されている。また、結晶
性半導体膜２１１において残存する非晶質領域もこの処理により結晶化させることができ
る。レーザー光を照射する対象として結晶性半導体膜を用いる利点は半導体膜の光吸収係
数の変動率にあり、結晶化した半導体膜にレーザー光を照射して溶融させたとしても光吸
収係数は殆ど変動しない。よって、レーザー照射条件のマージンを広くとることができる
。
その後、結晶性半導体膜２１２に残存する金属元素を取り除くゲッタリング処理を行う
ことが好ましい。結晶性半導体膜２１２に接して薄い酸化珪素等で形成されるバリア膜２
１３を形成し、希ガス元素を１×１０20/cm3以上の濃度で含有する非晶質珪素膜２１４を
ゲッタリングサイトとして形成する。加熱処理は５００〜７００℃にて行えば良い。この
技術の詳細については、特願２００１−０１９３６７号出願（又は特願２００２−０２０
８０１号出願）を参照されたい。また、このゲッタリング処理に伴う加熱処理は、結晶性
半導体膜２１２の歪みを緩和するという効果も合わせ持っている。
その後、図３（Ｅ）に示すように、非晶質珪素膜２１４、バリア膜２１３を除去し、実
施の形態１と同様に、結晶性半導体膜２１２の表面をエッチングして開口部（凹部）に埋
め込まれている結晶性半導体膜２１５を選択的に抽出する。こうして、複数の結晶方位を
有し、結晶粒界が形成されていない結晶性半導体膜２１５を得ることができる。このよう
な二段階の結晶化処理は、実施の形態１と比較して比較的歪みの少ない結晶性半導体膜を
形成することを可能にする。
（実施形態３）
次に、本実施の形態において開口部を有する下地絶縁膜上に結晶性珪素膜を形成し、そ
の開口部に充填された充填領域にチャネル形成領域が配設されるＴＦＴを作製する一形態
を図４乃至図１０を用いて説明する。尚、各図面において、（Ａ）は上面図、（Ｂ）以降
はそれに対応する各部位の縦断面図を示す。
図４において、ガラス基板３０１上に３０〜３００nmの窒化珪素膜又は酸窒化アルミニ
ウム膜でなる第１絶縁膜３０２を形成する。その上に酸化珪素膜又は酸窒化珪素膜を形成
し、写真蝕刻により矩形状のパターンを有する第２絶縁膜３０３を形成する。酸化珪素膜
はプラズマＣＶＤ法でＴＥＯＳとＯ2とを混合し、反応圧力４０Pa、基板温度４００℃と
し、高周波（１３．５６MHz）電力密度０．６W/cm2で放電させ１０００nmの厚さに堆積し
、その後エッチングにより開口部３０４を形成する。この場合、開口部の深さは第２絶縁
膜の厚さとほぼ同じ厚さで形成され０．０１〜１μm、好ましくは０．０５〜０．２μmを
有している。
そして図５で示すように第１絶縁膜３０２及び第２絶縁膜３０３上に酸化膜又は酸窒化
珪素膜から成る第３絶縁膜３０５と非晶質半導体膜３０６を同一のプラズマＣＶＤ装置を
用い大気に触れさせることなく連続的に成膜する。非晶質珪素膜６０５は珪素を主成分に
含む半導体膜で形成し、プラズマＣＶＤ法でＳｉＨ4を原料気体として用い形成する。こ
の段階では、図示するように開口部３０４の底面及び側面を被覆して平坦でない表面形状
が形成される。
そして、図６で示すように連続発振レーザー光を照射して結晶化させる。結晶化の条件
は、連続発振モードのＹＶＯ4レーザー発振器を用い、その第２高調波（波長５３２nm）
の出力２〜１０Wを、光学系にて短手方向に対する長手方向の比が１０以上である線状レ
ーザー光に集光し、且つ長手方向に均一なエネルギー密度分布を有するように集光し、１
０〜２００cm/secの速度で走査して結晶化させる。均一なエネルギー密度分布とは、完全
に一定であるもの以外を排除することではなく、エネルギー密度分布において許容される
範囲は±１０％である。このようなレーザー光の照射は、図１３で示す構成のレーザー処
理装置を適用することができる。
線状に集光されたレーザー光３６０の走査方向と開口部の配置との関係は図１４に示さ
れている。線状に集光されたレーザー光３６０の強度分布はその強度分布が長手方向にお
いて均一な領域を有していることが望ましい。これは加熱される半導体の温度が照射領域
の温度を一定にすることが目的である。線状に集光されたレーザー光の長手方向（走査方
向と交差する方向）に温度分布が生じると、結晶の成長方向をレーザー光の走査方向に限
定することができなくなるためである。開口部３０４の配列は図示のように線状に集光さ
れたレーザー光３６０の走査方向と合わせて配列させておくことで、結晶の成長方向と、
全てのＴＦＴのチャネル長方向とを合わせることができる。これによりＴＦＴの素子間の
特性ばらつきを小さくすることができる。
この条件でレーザー光を照射することにより、非晶質半導体膜は瞬間的に溶融し結晶化
させる。実質的には溶融帯が移動しながら結晶化が進行する。溶融した珪素は表面張力が
働いて開口部（凹部）に凝集し固化する。これにより、図６に示すように開口部６０４を
充填する形態で表面が平坦な結晶性半導体膜３０７が形成される。
その後図７に示すように、少なくとも開口部３０４に結晶性半導体膜３０７が残存する
ようにエッチング処理を行いう。このエッチング処理により、第２絶縁膜３０３上にある
結晶性半導体膜は除去され、開口部の形状に合わせて結晶性半導体膜から成る島状の半導
体膜３０８が得られる。結晶性半導体膜はフッ素系のガスと酸素とをエッチングガスとし
て用いることにより下地の酸化膜と選択性をもってエッチングすることができる。例えば
、エッチングガスとして、ＣＦ4とＯ2の混合ガスが適用される。この島状の半導体膜３０
８は、実施の形態１で示したように、複数の結晶方位を有し、結晶粒界が形成されていな
いという特徴を有している。或いは、化学的機械研磨（ＣＭＰ）により上面部をエッチン
グしても良い。島状の半導体膜３０８の厚さは０．０１〜１μm、好ましくは０．０５〜
０．２μmである。
尚、図７は、この島状の半導体膜３０８の形状、即ち、第１絶縁膜及び第２絶縁膜によ
り形成される開口部３０４の形状を限定的に示すものではなく、実施の形態１で述べた如
く、所定のデザインルールに従う範囲内において、特に限定されるものではない。例えば
、図７の島状の半導体膜の形状は、複数個の短冊状の結晶性半導体膜は一対の矩形の結晶
性半導体膜と連接した形態を有しており、後述するように、複数個の短冊状の結晶性半導
体膜にＴＦＴのチャネル形成領域が配置される形態となっている。
図８は、島状の半導体膜３０８の上面及び側面を覆いゲート絶縁膜として用いる第４絶
縁膜３１０、ゲート電極として用いる導電膜３１１を形成する。第４絶縁膜３１０は、３
０〜２００nmの酸化珪素膜又は酸窒化珪素膜を形成する。また、導電膜３１１はタングス
テン又はタングステンを含有する合金等で形成する。
図９では、島状の半導体膜３０８に一導電型の不純物領域３１３を形成する段階を示し
ている。この不純物領域３１３は、ゲート電極として用いる導電膜３１１をマスクとして
、自己整合的に形成しても良いし、フォトレジスト等でマスキングして形成しても良い。
不純物領域３１３はソース及びドレイン領域を形成し、必要に応じて低濃度ドレイン領域
を適宜設けることもできる。
この不純物領域３１３は、不純物イオンを電界で加速して半導体膜に注入するイオン注
入法又はイオンドーピング法などが適用される。この場合において、注入するイオン種の
質量分離の有無は本発明を適用する上で本質的な問題とはならない。
そして、図１０に示すように５０〜１００nm程度の水素を含有する窒化珪素膜又は酸窒
化珪素膜による第５絶縁膜３１４を形成する。この状態で４００〜４５０℃に熱処理をす
ることにより窒化珪素膜又は酸窒化珪素膜が含有する水素が放出され島状の半導体膜に対
する水素化を行うことができる。酸化珪素膜等で形成する第６絶縁膜を形成し、ソース及
びドレイン領域を形成する不純物領域３１３と接触する配線３１６を形成する。
こうしてＴＦＴを作製することができる。図４〜図１０を用いて説明したＴＦＴの構成
は、複数のチャネル形成領域が並列に配設され、一対の不純物領域と連接して設けられた
マルチチャネル型のＴＦＴを示している。この構成において、並列に配設するチャネル形
成領域の数に限定はなく、必要に応じて複数個配設すれば良い。このチャネル形成領域は
、複数の結晶方位を有し、結晶粒界が形成されることなく、チャネル長方向と平行な方向
に延在する複数の結晶粒が集合した結晶性半導体膜で形成されている。
（実施形態４）
図１１は低濃度ドレイン（ＬＤＤ）構造を持ったｎチャネル型マルチチャネルＴＦＴと
、ｐチャネル型マルチチャネルＴＦＴとでＣＭＯＳ構造の基本回路であるインバータ回路
を構成する一例を示している。図１１において、第２絶縁膜３２０、開口部３２１、島状
の半導体膜３２２、３２３は実施の形態３と同様にして形成される。
図１１（Ａ）は上面図を示し、島状の半導体膜３２２にはソース及びドレイン領域を形
成する第１ｎ型不純物領域３３３が形成され、島状の半導体膜３２３にはソース及びドレ
イン領域を形成する第１ｐ型不純物領域３３４が形成され、その他にゲート電極を形成す
る導電層３３０、ソース及びドレイン配線３３７〜３３９が形成されている。島状の半導
体膜３２３の厚さは０．０１〜１μm、好ましくは０．０５〜０．２μmである。
図１１（Ｂ）及び（Ｃ）はＧ−Ｇ'線及びＨ−Ｈ'線に対応した縦断面図を示し、ｎチャ
ネル型のＴＦＴには第１ｎ型不純物領域３３３に隣接してＬＤＤ領域を形成する第２ｎ型
不純物領域が形成されている。ゲート電極３３０は二層構造であり、第１ｎ型不純物領域
３２２、第２ｎ型不純物領域及び第１ｐ型不純物領域は自己整合的に形成することができ
る。３３１はチャネル形成領域である。このようなゲート電極と不純物領域、及びその作
製方法の詳細については、特開２００２−１４３３７号公報又は特願２００１−０１１０
８５号出願を参照されたい。
その他、図１１で示す第５絶縁膜３１４、第６絶縁膜３１５は実施の形態３と同じもの
が適用されるのでここでは説明を省略する。
（実施形態５）
実施の形態３で示すマルチチャネルＴＦＴにおいて、ゲート電極の構成が異なる一例を
図１２により示す。尚、ゲート電極及びＬＤＤ領域の構成以外は、実施の形態３と同じで
あり、共通の符号を用いて示し、詳細な説明は省略する。
図１２で示すＴＦＴの構造はゲート電極を窒化チタン又は窒化タンタルなど窒化物金属
３５０ａとタングステン又はタングステン合金など高融点金属３５１ｂで形成する一例で
あり、ゲート電極３５０ｂの側面にスペーサ３５１を設けている。スペーサ３５１は酸化
珪素などの絶縁体で形成しても良いし、導電性を持たせるためにｎ型の多結晶珪素で形成
しても良く、異方性ドライエッチングにより形成する。ＬＤＤ領域３５２はこのスペーサ
を形成する前に形成することにより、ゲート電極３５０ｂに対し自己整合的に形成するこ
とができる。スペーサを導電性材料で形成した場合には、ＬＤＤ領域が実質的にゲート電
極と重畳するゲート・オーバーラップＬＤＤ(Gate-Overlapped LDD)構造とすることがで
きる。
このようなスペーサを設けて自己整合的にＬＤＤ領域を形成する構造は、特にデザイン
ルールを微細化する場合において有効である。また、ここでは単極性のＴＦＴ構造を示し
たが、実施の形態４と同様にＣＭＯＳ構造を形成することもできる。
（実施形態６）
本実施の形態は、開口部を有する下地絶縁膜上に結晶性珪素膜を形成し、その開口部に
充填された充填領域にチャネル形成領域が配設されるＴＦＴを作製する一例を示す。
図３１において、ガラス基板６０１上に１００nmの窒酸化珪素膜でなる第１絶縁膜６０
２を形成する。その上に酸化珪素膜を形成し、写真蝕刻により矩形状のパターンを有する
第２絶縁膜６０３を形成する。酸化珪素膜はプラズマＣＶＤ法でＴＥＯＳとＯ2とを混合
し、反応圧力４０Pa、基板温度４００℃とし、高周波（１３．５６MHz）電力密度０．６W
/cm2で放電させ１５０nmの厚さに堆積し、その後エッチングにより開口部６０４a、６０
４ｂを形成する。
尚、図３１において（Ａ）は上面図、（Ｂ）はＡ−Ａ'線に対応する縦断面図、（Ｃ）
はＢ−Ｂ'線に対応する縦断面図を示す。以降、図３２〜図３６は同様の扱いとする。
そして図３２で示すように第１絶縁膜６０２及び第２絶縁膜６０３を覆う非晶質珪素膜
６０５を１５０nmの厚さで形成する。非晶質珪素膜６０５はプラズマＣＶＤ法でＳｉＨ4
を原料気体として用い形成する。
そして、図３３で示すように連続発振レーザー光を照射して結晶化させる。結晶化の条
件は、連続発振モードのＹＶＯ4レーザー発振器を用い、その第２高調波（波長５３２nm
）の出力５．５Wを長手方向に４００μm、短手方向に５０〜１００μmに光学系にて長手
方向に均一なエネルギー密度分布を有するように集光し、５０cm/secの速度で走査して結
晶化させる。均一なエネルギー密度分布とは、完全に一定であるもの以外を排除すること
ではなく、エネルギー密度分布において許容される範囲は±５％である。このようなレー
ザー光の照射は、図１３で示す構成のレーザー処理装置を適用することができる。光学系
にて集光したレーザー光は、その強度分布が長手方向において均一な領域を有し、短手方
向に分布を持っていても良い。結晶化はこの強度分布が長手方向において均一な領域で成
されるようにし、これによりレーザー光の走査方向と平行な方向に結晶成長する効力を高
めることができる。
この条件でレーザー光を照射することにより、非晶質珪素膜は瞬間的に溶融し溶融帯が
移動しながら結晶化が進行する。溶融した珪素は表面張力が働いて開口部（凹部）に凝集
し固化する。これにより、開口部６０４ａ、６０４ｂを充填する形態で結晶性半導体膜６
０６が形成される。
その後図３４に示すように、少なくとも開口部６０４ａ、６０４ｂに結晶性半導体膜が
残存するようにマスクパターンを形成してエッチング処理を施し、チャネル形成領域を含
む島状の半導体領域６０７、６０８を形成する。
図３５は、半導体領域６０７、６０８の上層側にゲート絶縁膜６０９、ゲート電極６１
０、６１１が形成された状態を示している。ゲート絶縁膜は８０nmの酸化珪素膜をプラズ
マＣＶＤ法で形成すれば良い。ゲート電極６１０、６１１はタングステン又はタングステ
ンを含有する合金で形成する。このような構造とすることにより、開口部６０４ａ、６０
４ｂを充填する島状の半導体領域にチャネル形成領域を設けることができる。
以降、ソース及びドレイン領域、低濃度ドレイン領域等を適宜形成すればＴＦＴを完成
させることができる。
（実施形態７）
実施の形態６と同様な工程で形成されるものであるが、図３６で示すように、第２絶縁
膜６０３に形成する開口部の形状を、細長い短冊状の領域とそれと連接する領域とで形成
し、その開口部６０４ｃに合わせて結晶性珪素膜で成る島状の半導体領域６２０を形成し
、ゲート絶縁膜６２１、ゲート電極６２２を形成することにより、シングルゲート・マル
チチャネル型のＴＦＴを形成することができる。
（実施形態８）
実施例７において、第２絶縁膜を非晶質半導体膜の厚さよりも厚く形成し、例えば３５
０nmで形成することで、図３７に示すように、結晶性半導体膜で形成される島状の半導体
領域６２０を開口部６０４ｄに完全に埋め込むことができる。
そして、ゲート絶縁膜６２１及びゲート電極６２２を同様に形成すればシングルゲート・
マルチチャネル型のＴＦＴを形成することができる。
（実施形態９）
図３８はシングルゲート・マルチチャネル型のＴＦＴの他の一例を示している。基板６
０１上に第１絶縁膜６０２、第２絶縁膜６０３、島状の半導体領域６３０、ゲート絶縁膜
６３１、ゲート電極６３２は実施例１乃至３と同様に形成するものである。図３８におい
て異なる部分は、第２絶縁膜６０３で形成される開口部６０４ｅの他に、島状の半導体領
域６３０が形成された後において、チャネル形成領域が形成される当該半導体領域の周辺
の第２絶縁膜を除去して第２の開口部６２５を形成している点にある。
チャネル形成領域付近の形態を図３８（Ｄ）に拡大図として示すが、島状の半導体領域
６３０の側面及び上面に接してゲート絶縁膜６３１が形成され、それを覆う形でゲート電
極６３２が形成されることになり、この場合チャネル形成領域は半導体領域６３０の上部
６３４と側面部６３５の両方に形成されることになる。これにより空乏化領域を増やすこ
とができ、ＴＦＴの電流駆動能力を向上させることができる。
（実施形態１０）
本発明は様々な半導体装置に適用できるものであり、実施の形態１乃至５に基づいて作
製される表示パネルの形態を説明する。
図１５は基板９００には画素部９０２、ゲート信号側駆動回路９０１ａ、９０１ｂ、デ
ータ信号側駆動回路９０１ｃ、入出力端子部９０８、配線又は配線群９１７が備えられて
いる。シールパターン９４０はゲート信号側駆動回路９０１ａ、９０１ｂ、データ信号側
駆動回路９０１ｃ及び当該駆動回路部と入力端子とを接続する配線又は配線群９１７と一
部が重なっていても良い。このようにすると、表示パネルの額縁領域（画素部の周辺領域
）の面積を縮小させることができる。外部入力端子部には、ＦＰＣ９３６が固着されてい
る。
さらに、本発明のＴＦＴを用いてマイクロプロセッサ、メモリ、又はメディアプロセッ
サ／ＤＳＰ(Digital Signal Processor)等が形成されたチップが実装されていても良い。
これらの機能回路は、画素部９０２、ゲート信号側駆動回路９０１ａ、９０１ｂ、データ
信号側駆動回路９０１ｃとは異なるデザインルールで形成されるものであり、具体的には
１μm以下のデザインルールが適用される。
実装の方法に限定はなくＣＯＧ方式等が適用されている。
例えば、実施の形態３乃至５で示すＴＦＴは画素部９０２のスイッチング素子として、
さらにゲート信号側駆動回路９０１ａ、９０１ｂ、データ信号側駆動回路９０１ｃを構成
する能動素子として適用することができる。
図１９はは画素部９０２の一画素の構成を示す一例であり、ＴＦＴ８０１〜８０３が備
えられている。これらは、画素に備える発光素子や液晶素子を制御するそれぞれスイッチ
ング用、リセット用、駆動用のＴＦＴである。これらのＴＦＴの作製工程は図１６乃至図
１９により示されている。尚、工程の詳細は実施の形態３と同様であり詳細な説明は省略
する。
図１６は第２絶縁膜５０３と、それに開口部５０４、５０５を形成した段階を示してい
る。図１７では、開口部５０４、５０５を形成した後、非晶質半導体膜５０６を堆積し、
それに線状に集光されたレーザー光５０７を照射して結晶性半導体膜５０８を形成する段
階を示している。
図１８は第２絶縁膜５０３上にある結晶性半導体膜をエッチングにより選択的に除去し
、開口部を充填する形で結晶性半導体膜でなる島状の半導体膜５０９、５１０が形成され
た状態を示している。
さらに、ゲート絶縁膜（図示せず）及びゲート電極（又はゲート配線）５１４〜５１６
を形成する。開口部５１１〜５１３は島状の半導体膜５０９、５１０がゲート電極（又は
ゲート配線）５１４〜５１６と交差する位置に合わせて形成されるものである。これによ
り、実施の形態３と同様なゲート構造を得ることができる。その後、ｎ型又はｐ型の不純
物領域を形成し、絶縁膜を介して電源線８１９、その他各種配線８２０、８２１及び画素
電極５１７を形成することにより、図１９で示す画素構造を得ることができる。
図２０（Ａ）は図１９におけるＡ−Ａ'線に対応する縦断面図を示している。
さらに図２０（Ｂ）に示すように画素電極５１７を用いて有機発光素子を形成することが
できる。
図２０（Ｂ）は発光素子３３からの発光が基板側とは反対側に放射する形態（上方放射
型）のを示している。配線５２０と接続する発光素子３３の一方の電極である陰極を画素
電極５１７で形成する。有機化合物層２７は陰極側から電子注入輸送層、発光層、正孔注
入輸送層の順で形成する。その上層側に形成される陽極２９との間には薄い透光性の金属
層２８が設けられている。陽極２９は酸化インジウムスズ（ＩＴＯ）、酸化亜鉛（ＺｎＯ
）、酸化インジウム亜鉛（ＩＺＯ）
など透光性導電膜を抵抗加熱蒸着法で形成する。この金属層２８は陽極２９を形成するに
当たり、有機化合物層２７にダメージがおよび、素子特性が悪化するのを防いでいる。そ
の後形成する保護膜２４、パッシベーション膜２５はを形成する。
有機化合物層２１を低分子有機化合物で形成する場合には、銅フタロシアニン（ＣｕＰ
ｃ）と芳香族アミン系材料であるＭＴＤＡＴＡ及びα−ＮＰＤで形成される正孔注入輸送
層、トリス−８−キノリノラトアルミニウム錯体（Ａｌｑ3）
で形成される電子注入層兼発光層を積層させて形成することができる。Ａｌｑ3は一重項
励起状態からの発光（蛍光）を可能としている。
輝度を高めるには三重項励起状態からの発光（燐光）を利用することが好ましい。この
場合には、有機化合物層２１としてフタロシアニン系材料であるＣｕＰｃと芳香族アミン
系材料であるα−ＮＰＤで形成される正孔注入輸送層上に、カルバゾール系のＣＢＰ＋Ｉ
ｒ（ｐｐｙ）3を用いて発光層を形成し、さらにバソキュプロイン(ＢＣＰ)を用いて正孔
ブロック層、Ａｌｑ3による電子注入輸送層を積層させた構造とすることもできる。
上記二つの構造は低分子系有機化合物を用いた例であるが、高分子系有機化合物と低分
子系有機化合物を組み合わせた有機発光素子を実現することもできる。
例えば、有機化合物層２１として陽極側から、高分子系有機化合物のポリチオフェン誘導
体(ＰＥＤＯＴ)により正孔注入輸送層、α−ＮＰＤによる正孔注入輸送層、ＣＢＰ＋Ｉｒ
（ｐｐｙ）3による発光層、ＢＣＰによる正孔ブロック層、Ａｌｑ3による電子注入輸送層
を積層させても良い。正孔注入層をＰＥＤＯＴに変えることにより、正孔注入特性が改善
され、発光効率を向上させることができる。
いずれにしても、三重項励起状態かからの発光（燐光）は、一重項励起状態からの発光
（蛍光）よりも発光効率が高く、同じ発光輝度を得るにも動作電圧（有機発光素子を発光
させるに要する電圧）を低くすることが可能である。
このように本発明を用いて有機発光素子を用いた表示パネルを作製することができる。
また、ここでは例示しなかったが、液晶の電気光学特性を利用した表示パネルを作製する
こともできる。
（実施の形態１１）
本実施の形態では、図１に示した第２絶縁膜２０２を形成するにあたって、ガラス基板
をエッチングストッパーとして用い、第２絶縁膜２０２上に第１絶縁膜２０１に相当する
絶縁膜を形成する例を示す。
図２６（Ａ）において、まずガラス基板７０１上に酸化珪素又は酸窒化珪素で１０〜３
０００nm、好ましくは１００〜２０００nmの厚さで所定の形状で開口部が形成された第２
絶縁膜７０２を形成する。詳細は、実施の形態１と同様である。開口部の形成は、ウェッ
トエッチングでもドライエッチングでも良いが、本実施例では、ＣＨＦ3ガスを用いたド
ライエッチングを用いる。この場合、ガス流量は３０〜４０sccm、反応圧力は２．７〜４
．０kPa、印加電力は５００W、基板温度は２０℃とすれば良い。
また、本実施の形態の場合、ガラス基板７０１としては、酸化珪素膜との選択比の高い
材質（例えば、コーニング社製１７３７ガラス基板等）を用いることが好ましい。選択比
が高ければ第２絶縁膜７０２の形成にあたって、ガラス基板７０１をそのままエッチング
ストッパーとして用いることが可能だからである。
そして、第２絶縁膜７０２を形成したら、その上を窒化珪素、窒素含有量が酸素含有量
よりも大きな酸窒化珪素またはこれらの積層でなる第１絶縁膜７０３で覆い、さらにその
上に非晶質半導体膜７０４を形成して、図２６（Ｂ）の状態を得る。これら第１絶縁膜７
０３及び非晶質半導体膜７０４の詳細については、実施の形態１の記載を参照すれば良い
。図２６（Ｂ）以降の工程は、実施の形態１に従えば良いのでここでの説明は省略する。
本実施の形態によれば、ガラス基板７０１と第２絶縁膜７０２との選択比を十分高く確
保することが可能であるため、第２絶縁膜７０２の開口部を形成する際のプロセスマージ
ンが向上する。また、第２絶縁膜７０２の下端部におけるえぐれ等の問題も起こることが
ない。さらに、第２絶縁膜７０２を設けない部分は、ガラス基板上に窒化珪素膜、窒素含
有量が酸素含有量よりも大きな酸窒化珪素またはこれらの積層膜という構成となるため、
窒化アルミニウム等の特殊な絶縁膜を用いる必要がない。
尚、本実施の形態は、実施の形態１〜１０のいずれの構成とも自由に組み合わせて実施
することが可能である。
（実施の形態１２）
本発明を用いて様々な装置を完成させることができる。その一例は、携帯情報端末(電
子手帳、モバイルコンピュータ、携帯電話等)、ビデオカメラ、デジタルカメラ、パーソ
ナルコンピュータ、テレビ受像器、携帯電話、投影型表示装置等が挙げられる。それらの
一例を図２４、図２５に示す。
図２４(Ａ)は本発明を適用してテレビ受像器を完成させる一例であり、筐体３００１、
支持台３００２、表示部３００３等により構成されている。本発明により作製されるＴＦ
Ｔは表示部３００３の他に、各種論理回路、高周波回路、メモリ、マイクロプロセッサ、
メディアプロセッサ、グラフィクス用ＬＳＩなど様々な集積回路をガラス上に形成し組み
込むことができ、本発明によりテレビ受像器を完成させることができる。
図２４(Ｂ)は本発明を適用してビデオカメラを完成させた一例であり、本体３０１１、
表示部３０１２、音声入力部３０１３、操作スイッチ３０１４、バッテリー３０１５、受
像部３０１６等により構成されている。本発明により作製されるＴＦＴは表示部３０１２
の他に、各種論理回路、高周波回路、メモリ、マイクロプロセッサ、メディアプロセッサ
、グラフィクス用ＬＳＩなど様々な集積回路をガラス上に形成し組み込むことができ、本
発明によりビデオカメラを完成させることができる。
図２４(Ｃ)は本発明を適用してノート型のパーソナルコンピュータを完成させた一例で
あり、本体３０２１、筐体３０２２、表示部３０２３、キーボード３０２４等により構成
されている。本発明により作製されるＴＦＴは表示部３０２３の他、各種論理回路、高周
波回路、メモリ、マイクロプロセッサ、メディアプロセッサ、グラフィクス用ＬＳＩ、暗
号ＬＳＩなど様々な集積回路をガラス上に形成し組み込むことができ、本発明によりパー
ソナルコンピュータを完成させることができる。
図２４(Ｄ)は本発明を適用してＰＤＡ(Personal Digital Assistant)を完成させた一例
であり、本体３０３１、スタイラス３０３２、表示部３０３３、操作ボタン３０３４、外
部インターフェース３０３５等により構成されている。本発明により作製されるＴＦＴは
表示部３０３３の他、各種論理回路、高周波回路、メモリ、マイクロプロセッサ、メディ
アプロセッサ、グラフィクス用ＬＳＩ、暗号ＬＳＩなど様々な集積回路をガラス上に形成
し組み込むことができ、本発明によりＰＤＡを完成させることができる。
図２４(Ｅ)は本発明を適用して音響再生装置を完成させた一例であり、具体的には車載
用のオーディオ装置であり、本体３０４１、表示部３０４２、操作スイッチ３０４３、３
０４４等により構成されている。本発明により作製されるＴＦＴは表示部３０４２の他、
各種論理回路、高周波回路、メモリ、マイクロプロセッサ、メディアプロセッサ、グラフ
ィクス用ＬＳＩ、増幅回路など様々な集積回路をガラス上に形成し組み込むことができ、
本発明によりオーディオ装置を完成させることができる。
図２４(Ｆ)は本発明を適用してデジタルカメラを完成させた一例であり、本体３０５１
、表示部(Ａ)３０５２、接眼部３０５３、操作スイッチ３０５４、表示部(Ｂ)３０５５、
バッテリー３０５６等により構成されている。本発明により作製されるＴＦＴは表示部(
Ａ)３０５２および表示部(Ｂ)３０５５の他、各種論理回路、高周波回路、メモリ、マイ
クロプロセッサ、メディアプロセッサ、グラフィクス用ＬＳＩ、暗号ＬＳＩなど様々な集
積回路をガラス上に形成し組み込むことができ、本発明によりデジタルカメラを完成させ
ることができる。
図２４(Ｇ)は本発明を適用して携帯電話を完成させた一例であり、本体３０６１、音声
出力部３０６２、音声入力部３０６３、表示部３０６４、操作スイッチ３０６５、アンテ
ナ３０６６等により構成されている。本発明により作製されるＴＦＴは表示部３０６４の
他、各種論理回路、高周波回路、メモリ、マイクロプロセッサ、メディアプロセッサ、グ
ラフィクス用ＬＳＩ、暗号ＬＳＩ、携帯電話用ＬＳＩなど様々な集積回路をガラス上に形
成し組み込むことができ、本発明により携帯電話を完成させることができる。
図２５（Ａ）はフロント型プロジェクターであり、投射装置２６０１、スクリーン２６
０２等を含む。図２５（Ｂ）はリア型プロジェクターであり、本体２７０１、投射装置２
７０２、ミラー２７０３、スクリーン２７０４等を含む。
尚、図２５（Ｃ）は、図２５（Ａ）及び図２５（Ｂ）中における投射装置２６０１、２
７０２の構造の一例を示した図である。投射装置２６０１、２７０２は、光源光学系２８
０１、ミラー２８０２、２８０４〜２８０６、ダイクロイックミラー２８０３、プリズム
２８０７、液晶表示装置２８０８、位相差板２８０９、投射光学系２８１０で構成される
。投射光学系２８１０は、投射レンズを含む光学系で構成される。本実施例は三板式の例
を示したが、特に限定されず、例えば単板式であってもよい。また、図２５（Ｃ）中にお
いて矢印で示した光路に実施者が適宜、光学レンズや、偏光機能を有するフィルムや、位
相差を調節するためのフィルム、ＩＲフィルム等の光学系を設けてもよい。
また、図２５（Ｄ）は、図２５（Ｃ）中における光源光学系２８０１の構造の一例を示
した図である。本実施例では、光源光学系２８０１は、リフレクター２８１１、光源２８
１２、レンズアレイ２８１３、２８１４、偏光変換素子２８１５、集光レンズ２８１６で
構成される。尚、図２５（Ｄ）に示した光源光学系は一例であって特に限定されない。例
えば、光源光学系に実施者が適宜、光学レンズや、偏光機能を有するフィルムや、位相差
を調節するフィルム、ＩＲフィルム等の光学系を設けてもよい。
尚、ここで示す装置はごく一例であり、これらの用途に限定するものではない。

Claims (2)

  1. 複数の円形状の開口部を有する絶縁層と、
    前記開口部内及び前記絶縁層上に設けられた結晶性半導体領域と、を有し、
    前記結晶性半導体領域は、チャネル形成領域を有することを特徴とする半導体素子。
  2. 複数の円形状の開口部を有する絶縁層と、
    前記開口部内及び前記絶縁層上に設けられた結晶性半導体領域と、を有し、
    前記結晶性半導体領域は、前記絶縁層上で分離されており、
    前記結晶性半導体領域は、チャネル形成領域を有することを特徴とする半導体素子。
JP2015102735A 2002-01-28 2015-05-20 半導体素子 Expired - Fee Related JP6077052B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2015102735A JP6077052B2 (ja) 2002-01-28 2015-05-20 半導体素子

Applications Claiming Priority (7)

Application Number Priority Date Filing Date Title
JP2002019286 2002-01-28
JP2002019286 2002-01-28
JP2002027497 2002-02-04
JP2002027497 2002-02-04
JP2002118282 2002-04-19
JP2002118282 2002-04-19
JP2015102735A JP6077052B2 (ja) 2002-01-28 2015-05-20 半導体素子

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2014152176A Division JP5891273B2 (ja) 2002-01-28 2014-07-25 半導体装置の作製方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2016164714A Division JP6298121B2 (ja) 2002-01-28 2016-08-25 半導体素子及び半導体装置の作製方法

Publications (2)

Publication Number Publication Date
JP2015181186A JP2015181186A (ja) 2015-10-15
JP6077052B2 true JP6077052B2 (ja) 2017-02-08

Family

ID=27617304

Family Applications (8)

Application Number Title Priority Date Filing Date
JP2011028869A Withdrawn JP2011101057A (ja) 2002-01-28 2011-02-14 半導体装置
JP2014152176A Expired - Lifetime JP5891273B2 (ja) 2002-01-28 2014-07-25 半導体装置の作製方法
JP2015102735A Expired - Fee Related JP6077052B2 (ja) 2002-01-28 2015-05-20 半導体素子
JP2016164714A Expired - Lifetime JP6298121B2 (ja) 2002-01-28 2016-08-25 半導体素子及び半導体装置の作製方法
JP2017240155A Withdrawn JP2018067732A (ja) 2002-01-28 2017-12-15 半導体素子、半導体装置の作製方法
JP2018235210A Expired - Lifetime JP6726731B2 (ja) 2002-01-28 2018-12-17 薄膜トランジスタの作製方法
JP2020006581A Withdrawn JP2020061582A (ja) 2002-01-28 2020-01-20 半導体素子
JP2021196948A Withdrawn JP2022031312A (ja) 2002-01-28 2021-12-03 半導体装置

Family Applications Before (2)

Application Number Title Priority Date Filing Date
JP2011028869A Withdrawn JP2011101057A (ja) 2002-01-28 2011-02-14 半導体装置
JP2014152176A Expired - Lifetime JP5891273B2 (ja) 2002-01-28 2014-07-25 半導体装置の作製方法

Family Applications After (5)

Application Number Title Priority Date Filing Date
JP2016164714A Expired - Lifetime JP6298121B2 (ja) 2002-01-28 2016-08-25 半導体素子及び半導体装置の作製方法
JP2017240155A Withdrawn JP2018067732A (ja) 2002-01-28 2017-12-15 半導体素子、半導体装置の作製方法
JP2018235210A Expired - Lifetime JP6726731B2 (ja) 2002-01-28 2018-12-17 薄膜トランジスタの作製方法
JP2020006581A Withdrawn JP2020061582A (ja) 2002-01-28 2020-01-20 半導体素子
JP2021196948A Withdrawn JP2022031312A (ja) 2002-01-28 2021-12-03 半導体装置

Country Status (5)

Country Link
US (2) US7148092B2 (ja)
JP (8) JP2011101057A (ja)
KR (1) KR101024957B1 (ja)
CN (1) CN100342551C (ja)
TW (1) TWI261358B (ja)

Families Citing this family (70)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4141138B2 (ja) * 2001-12-21 2008-08-27 株式会社半導体エネルギー研究所 半導体装置の作製方法
EP1326273B1 (en) * 2001-12-28 2012-01-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP2003204067A (ja) * 2001-12-28 2003-07-18 Semiconductor Energy Lab Co Ltd 表示装置およびそれを用いた電子機器
US6933527B2 (en) 2001-12-28 2005-08-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and semiconductor device production system
JP4011344B2 (ja) * 2001-12-28 2007-11-21 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6841797B2 (en) * 2002-01-17 2005-01-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device formed over a surface with a drepession portion and a projection portion
TW200302511A (en) 2002-01-28 2003-08-01 Semiconductor Energy Lab Semiconductor device and method of manufacturing the same
TWI261358B (en) 2002-01-28 2006-09-01 Semiconductor Energy Lab Semiconductor device and method of manufacturing the same
US7749818B2 (en) * 2002-01-28 2010-07-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the same
JP4137460B2 (ja) * 2002-02-08 2008-08-20 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6884668B2 (en) * 2002-02-22 2005-04-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method therefor
CN101217150B (zh) * 2002-03-05 2011-04-06 株式会社半导体能源研究所 半导体元件和使用半导体元件的半导体装置
US6847050B2 (en) * 2002-03-15 2005-01-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor element and semiconductor device comprising the same
US6930326B2 (en) * 2002-03-26 2005-08-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor circuit and method of fabricating the same
US6875998B2 (en) * 2002-03-26 2005-04-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, method of manufacturing the same, and method of designing the same
TWI288443B (en) 2002-05-17 2007-10-11 Semiconductor Energy Lab SiN film, semiconductor device, and the manufacturing method thereof
JP2004071696A (ja) * 2002-08-02 2004-03-04 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法
CN1610468A (zh) * 2003-10-24 2005-04-27 宾得株式会社 白色的有机电致发光装置
TWI366218B (en) 2004-06-01 2012-06-11 Semiconductor Energy Lab Method for manufacturing semiconductor device
CN100524659C (zh) * 2004-07-30 2009-08-05 株式会社半导体能源研究所 半导体装置
JP2006261188A (ja) * 2005-03-15 2006-09-28 Seiko Epson Corp 半導体装置の製造方法及び半導体装置
US7358164B2 (en) * 2005-06-16 2008-04-15 International Business Machines Corporation Crystal imprinting methods for fabricating substrates with thin active silicon layers
US7439108B2 (en) * 2005-06-16 2008-10-21 International Business Machines Corporation Coplanar silicon-on-insulator (SOI) regions of different crystal orientations and methods of making the same
US20070026599A1 (en) * 2005-07-27 2007-02-01 Advanced Micro Devices, Inc. Methods for fabricating a stressed MOS device
US7700463B2 (en) * 2005-09-02 2010-04-20 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
JP4807081B2 (ja) * 2006-01-16 2011-11-02 ソニー株式会社 ＧａＮ系化合物半導体から成る下地層の形成方法、並びに、ＧａＮ系半導体発光素子の製造方法
KR100703033B1 (ko) * 2006-03-22 2007-04-09 삼성전자주식회사 반도체 장치 및 그 제조 방법
US7692223B2 (en) * 2006-04-28 2010-04-06 Semiconductor Energy Laboratory Co., Ltd Semiconductor device and method for manufacturing the same
US7863612B2 (en) 2006-07-21 2011-01-04 Semiconductor Energy Laboratory Co., Ltd. Display device and semiconductor device
KR20080065460A (ko) * 2007-01-09 2008-07-14 엘지전자 주식회사 수평 금속 유도 결정화를 이용한 저온 다결정 실리콘광기전력 변환소자의 제조방법
JP2008252068A (ja) 2007-03-08 2008-10-16 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法
US8048749B2 (en) * 2007-07-26 2011-11-01 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
JP2009117424A (ja) * 2007-11-01 2009-05-28 Nitto Denko Corp 配線回路基板の製造方法
KR101675113B1 (ko) * 2010-01-08 2016-11-11 삼성전자주식회사 트랜지스터 및 그 제조방법
KR102581069B1 (ko) 2010-02-05 2023-09-20 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 및 반도체 장치의 제조 방법
JP6013773B2 (ja) 2011-05-13 2016-10-25 株式会社半導体エネルギー研究所 半導体装置
TWI464603B (zh) * 2011-06-14 2014-12-11 Univ Nat Chiao Tung 熱分析模型建立方法及其非暫時性電腦可讀取紀錄媒體
KR102103913B1 (ko) 2012-01-10 2020-04-23 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
US8923048B2 (en) * 2012-04-13 2014-12-30 Sandisk Technologies Inc. 3D non-volatile storage with transistor decoding structure
US9165933B2 (en) 2013-03-07 2015-10-20 Sandisk 3D Llc Vertical bit line TFT decoder for high voltage operation
US9240420B2 (en) 2013-09-06 2016-01-19 Sandisk Technologies Inc. 3D non-volatile storage with wide band gap transistor decoder
JP6615490B2 (ja) * 2014-05-29 2019-12-04 株式会社半導体エネルギー研究所 半導体装置及び電子機器
JP6506520B2 (ja) * 2014-09-16 2019-04-24 株式会社ディスコ ＳｉＣのスライス方法
JP6399913B2 (ja) 2014-12-04 2018-10-03 株式会社ディスコ ウエーハの生成方法
JP6358941B2 (ja) 2014-12-04 2018-07-18 株式会社ディスコ ウエーハの生成方法
JP6391471B2 (ja) 2015-01-06 2018-09-19 株式会社ディスコ ウエーハの生成方法
JP6395633B2 (ja) 2015-02-09 2018-09-26 株式会社ディスコ ウエーハの生成方法
JP6395632B2 (ja) 2015-02-09 2018-09-26 株式会社ディスコ ウエーハの生成方法
JP6429715B2 (ja) 2015-04-06 2018-11-28 株式会社ディスコ ウエーハの生成方法
JP6425606B2 (ja) 2015-04-06 2018-11-21 株式会社ディスコ ウエーハの生成方法
JP6494382B2 (ja) 2015-04-06 2019-04-03 株式会社ディスコ ウエーハの生成方法
JP6472333B2 (ja) 2015-06-02 2019-02-20 株式会社ディスコ ウエーハの生成方法
JP6482389B2 (ja) * 2015-06-02 2019-03-13 株式会社ディスコ ウエーハの生成方法
JP6552898B2 (ja) * 2015-07-13 2019-07-31 株式会社ディスコ 多結晶ＳｉＣウエーハの生成方法
JP6482423B2 (ja) 2015-07-16 2019-03-13 株式会社ディスコ ウエーハの生成方法
JP6472347B2 (ja) 2015-07-21 2019-02-20 株式会社ディスコ ウエーハの薄化方法
JP6482425B2 (ja) 2015-07-21 2019-03-13 株式会社ディスコ ウエーハの薄化方法
US10985278B2 (en) 2015-07-21 2021-04-20 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
CN108293275B (zh) * 2015-11-17 2022-03-11 大日本印刷株式会社 加热电极装置、发热板和导电性发热体
JP6602207B2 (ja) * 2016-01-07 2019-11-06 株式会社ディスコ ＳｉＣウエーハの生成方法
JP6690983B2 (ja) 2016-04-11 2020-04-28 株式会社ディスコ ウエーハ生成方法及び実第２のオリエンテーションフラット検出方法
JP2018093046A (ja) * 2016-12-02 2018-06-14 株式会社ディスコ ウエーハ生成方法
JP6773539B2 (ja) * 2016-12-06 2020-10-21 株式会社ディスコ ウエーハ生成方法
JP6858587B2 (ja) 2017-02-16 2021-04-14 株式会社ディスコ ウエーハ生成方法
CN110190063B (zh) * 2018-07-02 2021-10-12 京东方科技集团股份有限公司 阵列基板及其制作方法、显示装置
CN109256429B (zh) * 2018-08-03 2021-01-26 Tcl华星光电技术有限公司 氧化物半导体薄膜晶体管及其制作方法
CN109360858A (zh) * 2018-09-28 2019-02-19 合肥鑫晟光电科技有限公司 薄膜晶体管、显示基板及修复方法、显示装置
CN110137261A (zh) * 2018-10-29 2019-08-16 京东方科技集团股份有限公司 薄膜晶体管及其制备方法、阵列基板和显示装置
JP7262210B2 (ja) * 2018-11-21 2023-04-21 東京エレクトロン株式会社 凹部の埋め込み方法
CN109830486A (zh) * 2019-02-26 2019-05-31 绵阳京东方光电科技有限公司 一种显示面板和显示装置

Family Cites Families (113)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4385937A (en) * 1980-05-20 1983-05-31 Tokyo Shibaura Denki Kabushiki Kaisha Regrowing selectively formed ion amorphosized regions by thermal gradient
JPS5723217A (en) 1980-07-18 1982-02-06 Fujitsu Ltd Manufacture of semiconductor device
US4330363A (en) * 1980-08-28 1982-05-18 Xerox Corporation Thermal gradient control for enhanced laser induced crystallization of predefined semiconductor areas
JPS5815226A (ja) 1981-07-20 1983-01-28 Nec Corp レ−ザアニ−リング法
JPS5886717A (ja) 1981-11-18 1983-05-24 Nec Corp 単結晶シリコン膜形成法
JPS58130517A (ja) * 1982-01-29 1983-08-04 Hitachi Ltd 単結晶薄膜の製造方法
JPS58151042A (ja) 1982-03-03 1983-09-08 Fujitsu Ltd 半導体装置の製造方法
JPS60143666A (ja) * 1983-12-29 1985-07-29 Hitachi Ltd マトリツクス型半導体装置
JPS61125169A (ja) * 1984-11-22 1986-06-12 Agency Of Ind Science & Technol 半導体装置の製造方法
US4597060A (en) 1985-05-01 1986-06-24 Texas Instruments Incorporated EPROM array and method for fabricating
JPH0810668B2 (ja) 1985-10-31 1996-01-31 旭硝子株式会社 多結晶シリコン膜の製造方法
JP2582794B2 (ja) * 1987-08-10 1997-02-19 株式会社東芝 半導体装置及びその製造方法
JPH01162376A (ja) * 1987-12-18 1989-06-26 Fujitsu Ltd 半導体装置の製造方法
FR2634318B1 (fr) 1988-07-13 1992-02-21 Commissariat Energie Atomique Procede de fabrication d'une cellule de memoire integree
JPH02143417A (ja) 1988-11-24 1990-06-01 Sharp Corp 半導体装置の製造方法
JP2632995B2 (ja) * 1989-01-18 1997-07-23 日本電信電話株式会社 半導体装置およびその製造方法
JPH03288475A (ja) 1990-04-04 1991-12-18 Seiko Instr Inc 半導体装置の製造方法
JP3150334B2 (ja) 1990-11-15 2001-03-26 セイコーエプソン株式会社 液晶パネル
JP2794499B2 (ja) * 1991-03-26 1998-09-03 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2851968B2 (ja) * 1991-04-26 1999-01-27 キヤノン株式会社 改良された絶縁ゲート型トランジスタを有する半導体装置及びその製造方法
KR100269350B1 (ko) * 1991-11-26 2000-10-16 구본준 박막트랜지스터의제조방법
TW222345B (en) * 1992-02-25 1994-04-11 Semicondustor Energy Res Co Ltd Semiconductor and its manufacturing method
JP2572003B2 (ja) * 1992-03-30 1997-01-16 三星電子株式会社 三次元マルチチャンネル構造を有する薄膜トランジスタの製造方法
US5403762A (en) * 1993-06-30 1995-04-04 Semiconductor Energy Laboratory Co., Ltd. Method of fabricating a TFT
JPH06244208A (ja) 1993-02-19 1994-09-02 Nippondenso Co Ltd 半導体装置の製造方法
JPH06275640A (ja) 1993-03-22 1994-09-30 Semiconductor Energy Lab Co Ltd 薄膜トランジスタおよびその作製方法
US5292683A (en) 1993-06-09 1994-03-08 Micron Semiconductor, Inc. Method of isolating semiconductor devices and arrays of memory integrated circuitry
JP3450376B2 (ja) * 1993-06-12 2003-09-22 株式会社半導体エネルギー研究所 半導体装置の作製方法
US5985704A (en) 1993-07-27 1999-11-16 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a semiconductor device
JPH07335904A (ja) * 1994-06-14 1995-12-22 Semiconductor Energy Lab Co Ltd 薄膜半導体集積回路
TW264575B (ja) * 1993-10-29 1995-12-01 Handotai Energy Kenkyusho Kk
JP3431033B2 (ja) 1993-10-29 2003-07-28 株式会社半導体エネルギー研究所 半導体作製方法
JPH07147233A (ja) * 1993-11-24 1995-06-06 Agency Of Ind Science & Technol 半導体薄膜の製造方法
TW272319B (ja) * 1993-12-20 1996-03-11 Sharp Kk
US6700133B1 (en) 1994-03-11 2004-03-02 Semiconductor Energy Laboratory Co., Ltd. Method for producing semiconductor device
JP3150840B2 (ja) 1994-03-11 2001-03-26 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3428124B2 (ja) * 1994-03-15 2003-07-22 三菱電機株式会社 Ｍｉｓ型トランジスタおよびその製造方法
US6906383B1 (en) * 1994-07-14 2005-06-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacture thereof
TW321731B (ja) * 1994-07-27 1997-12-01 Hitachi Ltd
JP3464287B2 (ja) 1994-09-05 2003-11-05 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3378414B2 (ja) * 1994-09-14 2003-02-17 株式会社東芝 半導体装置
US5712191A (en) * 1994-09-16 1998-01-27 Semiconductor Energy Laboratory Co., Ltd. Method for producing semiconductor device
JPH0897431A (ja) 1994-09-28 1996-04-12 Fuji Xerox Co Ltd 半導体装置およびその製造方法
US5942768A (en) 1994-10-07 1999-08-24 Semionductor Energy Laboratory Co., Ltd. Semiconductor device having improved crystal orientation
JP3727034B2 (ja) 1995-01-13 2005-12-14 株式会社半導体エネルギー研究所 レーザー照射装置
US5854803A (en) * 1995-01-12 1998-12-29 Semiconductor Energy Laboratory Co., Ltd. Laser illumination system
JP3216861B2 (ja) 1995-04-10 2001-10-09 シャープ株式会社 多結晶シリコン膜の形成方法および薄膜トランジスタの製造方法
TW297138B (ja) 1995-05-31 1997-02-01 Handotai Energy Kenkyusho Kk
JPH0974205A (ja) * 1995-09-04 1997-03-18 Semiconductor Energy Lab Co Ltd 薄膜トランジスタ及びその作製方法
US5770263A (en) 1995-11-08 1998-06-23 Micron Technology, Inc. Method for in situ removal of particulate residues resulting from hydrofluoric acid cleaning treatments
US6599790B1 (en) 1996-02-15 2003-07-29 Semiconductor Energy Laboratory Co., Ltd Laser-irradiation method and laser-irradiation device
JP3841910B2 (ja) 1996-02-15 2006-11-08 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3522441B2 (ja) * 1996-03-12 2004-04-26 株式会社半導体エネルギー研究所 半導体装置
JPH09283762A (ja) * 1996-04-15 1997-10-31 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
JP4103968B2 (ja) 1996-09-18 2008-06-18 株式会社半導体エネルギー研究所 絶縁ゲイト型半導体装置
TW451284B (en) * 1996-10-15 2001-08-21 Semiconductor Energy Lab Semiconductor device and method of manufacturing the same
JP3597331B2 (ja) 1996-10-24 2004-12-08 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3645377B2 (ja) 1996-10-24 2005-05-11 株式会社半導体エネルギー研究所 集積回路の作製方法
JP3284899B2 (ja) * 1996-10-17 2002-05-20 松下電器産業株式会社 半導体素子及びその製造方法
US5933735A (en) 1997-01-16 1999-08-03 United Microelectronics Corp. Semiconductor read-only memory device and method of fabricating the same
JPH11121753A (ja) 1997-10-14 1999-04-30 Hitachi Ltd 半導体装置及びその製造方法
JP3129264B2 (ja) 1997-12-04 2001-01-29 日本電気株式会社 化合物半導体電界効果トランジスタ
JPH11177102A (ja) 1997-12-08 1999-07-02 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
EP1049144A4 (en) 1997-12-17 2006-12-06 Matsushita Electronics Corp THIN SEMICONDUCTOR LAYER, METHOD AND DEVICE THEREOF, SEMICONDUCTOR COMPONENT AND METHOD FOR MANUFACTURING SAME
JP2000068520A (ja) * 1997-12-17 2000-03-03 Matsushita Electric Ind Co Ltd 半導体薄膜、その製造方法、および製造装置、ならびに半導体素子、およびその製造方法
JP4931267B2 (ja) 1998-01-29 2012-05-16 ルネサスエレクトロニクス株式会社 半導体装置
KR100271813B1 (ko) * 1998-09-28 2000-11-15 구본준 실리콘 박막을 결정화하는 방법과 이를 이용한 박막트랜지스터및 그 제조방법
JP2000150896A (ja) * 1998-11-16 2000-05-30 Sharp Corp 薄膜トランジスタおよびその製造方法
JP2000183351A (ja) 1998-12-11 2000-06-30 Sony Corp 薄膜半導体装置の製造方法
TW457553B (en) * 1999-01-08 2001-10-01 Sony Corp Process for producing thin film semiconductor device and laser irradiation apparatus
JP4053691B2 (ja) 1999-06-29 2008-02-27 三井化学株式会社 ホスフィンオキシド化合物およびその製造方法
JP2001015591A (ja) * 1999-06-30 2001-01-19 Toshiba Corp 半導体装置の製造方法・半導体装置
US6617226B1 (en) 1999-06-30 2003-09-09 Kabushiki Kaisha Toshiba Semiconductor device and method for manufacturing the same
TW544727B (en) * 1999-08-13 2003-08-01 Semiconductor Energy Lab Method of manufacturing a semiconductor device
JP3897965B2 (ja) 1999-08-13 2007-03-28 株式会社半導体エネルギー研究所 レーザー装置及びレーザーアニール方法
JP4646368B2 (ja) * 1999-08-31 2011-03-09 株式会社半導体エネルギー研究所 液晶表示装置の作製方法
JP2001091941A (ja) 1999-09-20 2001-04-06 Seiko Epson Corp 液晶表示装置およびこれを用いた電子機器
US6410368B1 (en) * 1999-10-26 2002-06-25 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device with TFT
GB9927287D0 (en) * 1999-11-19 2000-01-12 Koninkl Philips Electronics Nv Top gate thin film transistor and method of producing the same
JP2001147446A (ja) * 1999-11-19 2001-05-29 Hitachi Ltd 液晶表示装置とその製造方法
US6780687B2 (en) 2000-01-28 2004-08-24 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device having a heat absorbing layer
JP4836333B2 (ja) 2000-01-28 2011-12-14 株式会社半導体エネルギー研究所 半導体装置
JP2001274433A (ja) 2000-03-24 2001-10-05 Japan Steel Works Ltd:The シリコン膜の結晶化方法及び多結晶シリコン膜の製造方法並びに多結晶シリコン膜を用いたディバイス
JP3543946B2 (ja) * 2000-04-14 2004-07-21 日本電気株式会社 電界効果型トランジスタ及びその製造方法
US6747289B2 (en) * 2000-04-27 2004-06-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of fabricating thereof
JP5057613B2 (ja) 2000-04-27 2012-10-24 株式会社半導体エネルギー研究所 半導体装置及び電子機器
US7662677B2 (en) * 2000-04-28 2010-02-16 Semiconductor Energy Laboratory Co., Ltd. Method of fabricating semiconductor device
JP2001324723A (ja) 2000-05-12 2001-11-22 Semiconductor Energy Lab Co Ltd 半導体装置及びその製造方法。
JP4683761B2 (ja) 2000-05-12 2011-05-18 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6746901B2 (en) 2000-05-12 2004-06-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of fabricating thereof
JP2001332741A (ja) * 2000-05-25 2001-11-30 Sony Corp 薄膜トランジスタの製造方法
JP2001338987A (ja) * 2000-05-26 2001-12-07 Nec Microsystems Ltd Ｍｏｓトランジスタのシャロートレンチ分離領域の形成方法
US7078321B2 (en) * 2000-06-19 2006-07-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the same
JP4058751B2 (ja) 2000-06-20 2008-03-12 日本電気株式会社 電界効果型トランジスタの製造方法
JP2002118255A (ja) * 2000-07-31 2002-04-19 Toshiba Corp 半導体装置およびその製造方法
JP2002151688A (ja) * 2000-08-28 2002-05-24 Mitsubishi Electric Corp Ｍｏｓ型半導体装置およびその製造方法
JP4044276B2 (ja) 2000-09-28 2008-02-06 株式会社東芝 半導体装置及びその製造方法
US6413802B1 (en) 2000-10-23 2002-07-02 The Regents Of The University Of California Finfet transistor structures having a double gate channel extending vertically from a substrate and methods of manufacture
JP2002208705A (ja) 2001-01-09 2002-07-26 Mitsubishi Electric Corp 半導体装置及びその製造方法
TW586141B (en) * 2001-01-19 2004-05-01 Semiconductor Energy Lab Semiconductor device and method of manufacturing the same
JP2002324808A (ja) 2001-01-19 2002-11-08 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JP4071005B2 (ja) 2001-01-29 2008-04-02 株式会社半導体エネルギー研究所 半導体装置の作製方法
US7115453B2 (en) * 2001-01-29 2006-10-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method of the same
US6602758B2 (en) * 2001-06-15 2003-08-05 Agere Systems, Inc. Formation of silicon on insulator (SOI) devices as add-on modules for system on a chip processing
JP4141138B2 (ja) * 2001-12-21 2008-08-27 株式会社半導体エネルギー研究所 半導体装置の作製方法
EP1326273B1 (en) * 2001-12-28 2012-01-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US6933527B2 (en) * 2001-12-28 2005-08-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and semiconductor device production system
US6841797B2 (en) * 2002-01-17 2005-01-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device formed over a surface with a drepession portion and a projection portion
TW200302511A (en) 2002-01-28 2003-08-01 Semiconductor Energy Lab Semiconductor device and method of manufacturing the same
US7749818B2 (en) * 2002-01-28 2010-07-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the same
TWI261358B (en) 2002-01-28 2006-09-01 Semiconductor Energy Lab Semiconductor device and method of manufacturing the same
US6930326B2 (en) * 2002-03-26 2005-08-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor circuit and method of fabricating the same
US6780694B2 (en) 2003-01-08 2004-08-24 International Business Machines Corporation MOS transistor

Also Published As

Publication number Publication date
JP5891273B2 (ja) 2016-03-22
TWI261358B (en) 2006-09-01
JP2017005263A (ja) 2017-01-05
JP2014239246A (ja) 2014-12-18
CN100342551C (zh) 2007-10-10
US7148092B2 (en) 2006-12-12
JP2011101057A (ja) 2011-05-19
JP2018067732A (ja) 2018-04-26
US20030141505A1 (en) 2003-07-31
JP2019068092A (ja) 2019-04-25
US7795734B2 (en) 2010-09-14
JP2015181186A (ja) 2015-10-15
JP2020061582A (ja) 2020-04-16
JP6298121B2 (ja) 2018-03-20
TW200306009A (en) 2003-11-01
CN1435897A (zh) 2003-08-13
JP6726731B2 (ja) 2020-07-22
KR20030064654A (ko) 2003-08-02
US20070085080A1 (en) 2007-04-19
KR101024957B1 (ko) 2011-03-25
JP2022031312A (ja) 2022-02-18

Similar Documents

Publication Publication Date Title
JP6298121B2 (ja) 半導体素子及び半導体装置の作製方法
JP7062799B2 (ja) 表示パネル
JP4137460B2 (ja) 半導体装置の作製方法
JP4141138B2 (ja) 半導体装置の作製方法
JP4137461B2 (ja) 半導体装置の作製方法
JP4312466B2 (ja) 半導体装置の作製方法
JP4397599B2 (ja) 半導体装置の作製方法
JP2004006644A (ja) 半導体装置及びその作製方法
JP2003258266A (ja) 半導体装置およびその作製方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160628

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160825

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20161227

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170111

R150 Certificate of patent or registration of utility model

Ref document number: 6077052

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees