TWI261358B - Semiconductor device and method of manufacturing the same - Google Patents

Semiconductor device and method of manufacturing the same Download PDF

Info

Publication number
TWI261358B
TWI261358B TW092101725A TW92101725A TWI261358B TW I261358 B TWI261358 B TW I261358B TW 092101725 A TW092101725 A TW 092101725A TW 92101725 A TW92101725 A TW 92101725A TW I261358 B TWI261358 B TW I261358B
Authority
TW
Taiwan
Prior art keywords
semiconductor film
film
crystalline semiconductor
insulating film
opening
Prior art date
Application number
TW092101725A
Other languages
English (en)
Other versions
TW200306009A (en
Inventor
Atsuo Isobe
Shunpei Yamazaki
Tatsuya Arao
Hidekazu Miyairi
Koichiro Tanaka
Original Assignee
Semiconductor Energy Lab
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Lab filed Critical Semiconductor Energy Lab
Publication of TW200306009A publication Critical patent/TW200306009A/zh
Application granted granted Critical
Publication of TWI261358B publication Critical patent/TWI261358B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • H01L27/1281—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor by using structural features to control crystal growth, e.g. placement of grain filters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H01L29/78675—Polycrystalline or microcrystalline silicon transistor with normal-type structure, e.g. with top gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H01L29/78621—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Recrystallisation Techniques (AREA)
  • Thin Film Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Description

1261358 (1) 玖、發明說明 發明所屬技術領域 本發明係關於由具有晶體結構的半導體膜形成的半導 體裝置以及半導體裝置的製造方法，更具體地，係關於包 括其通道形成區由絕緣表面上的結晶半導體膜形成的場效 應電晶體的半導體裝置和該半導體裝置的製造方法。 先前技術 已知在玻璃或其他絕緣膜基底上形成非晶半導體膜並 藉由雷射照射晶化膜的技術。由具有晶體結構的半導體膜 (結晶半導體膜）製造的薄膜電晶體（下文中稱作TFT ) 應用於平面顯示裝置（平板顯示器），典型地，液晶顯示 裝置。 雷射以再結晶半導體基底中非晶層或被破壞的層或者 半導體膜的技術的形式並以晶化形成於絕緣表面上的非晶 半導體膜的技術的形式應用於半導體製造過程。通常使用 的雷射振湯器是以準分子雷射:S5爲代表的氣體雷射器或以 YAG雷射器爲代表的固體雷射器。 藉由雷射照射晶化非晶半導體膜的實例公開於JP 6 2 - 1(M117A中。在這個實例中，雷射掃描速度設定爲光束 點直徑乘以每秒5 0 0 0或更快，以藉由高速掃描把非晶半 導體膜製成多晶膜而不完全融化膜。另一個已知的實例是 用JP 0 8 - 1 9 5 3 7 5 A中公開的雷射處理設備並在照射前用 光學系統將雷射處理成線形光束。 (2) (2)1261358 JP 200 1 — 1 440 2 7A揭示了製造TFT的技術，其中採 用諸如Nd: YV04雷射器的固體雷射振蕩器以便用其雷射 的二次諧波照射非晶半導體膜並形成比先前技術中更大晶 粒尺寸的結晶半導體膜。 然而’在絕緣表面上形成具有更少缺陷和晶粒邊界、 或亞晶粒邊界並且取向上更少波動的高品質結晶半導體膜 的主流方法一直是膜在高溫加熱並融化之後單晶基底上半 導體膜的再結晶，其被認爲是區域融化方法。 一般認爲問題是該方法如已知的圖形磊晶技術那樣利 用位準差異’並且晶體沿著位差生長以便在所得到的單晶 半導體膜表面上留下位準差異。此外，單晶半導體膜不能 用圖形磊晶在具有相對低畸變點的玻璃基底上形成。 另一方面，當形成於平坦表面上的非晶半導體膜藉由 雷射照射晶化時，得到多晶且諸如晶粒邊界的缺陷隨意地 形成。因而不能得到具有同樣取向的晶體。 晶粒邊界有大量的晶體缺陷，其作爲載子的陷阱，而 被認爲是降低電子或電洞遷移率的原因。不可能形成沒有 伴隨晶化産生的晶格不匹配、基礎的熱應變、以及半導體 的體積收縮引起的缺陷、晶粒邊界、或亞晶粒邊界的半導 體膜。因此，對於形成於絕緣表面上的結晶半導體膜不可 能藉由晶化或再結晶達到形成於單晶基底上的MO S電晶 體的品質，而不粘結S ΟI (絕緣體上的砂）。 例如，當半導體膜形成於玻璃基底上以建造TFT 時，不考慮任意形成的晶粒邊界排列TFT，因而TFT通 -8- (3) 1261358 道形成區的結晶性不能嚴格地控制。任意形成的晶粒邊界 的晶體缺陷降低了性能並引起了元件之間性能的波動。 發明內容 考慮到上述問題産生了本發明，本發明的一個目的因 而是提供由半導體元件或半導體元件組組成的半導體裝 置，其中通道形成區中具有盡可能少晶粒邊界的結晶半導 體膜形成於絕緣表面上，其能高速運轉、其具有高電流驅 動性能、並在元件之間更少波動。 爲了解決上述問題，本發明在具有絕緣表面的基底上 形成具有開口的絕緣膜、在絕緣膜上及開口之上形成具有 任意形成的晶粒邊界的多晶半導體膜或非晶半導體膜、並 用結晶半導體膜形成塡充開口的結晶半導體膜。爲了詳細 地闡述，結晶半導體膜藉由融化半導體膜、將融化的半導 體灌入絕緣膜的開口、並晶化或再結晶半導體膜形成。然 後結晶半導體膜除了處於開口中的結晶半導體的部分之外 被除去。形成閘極絕緣膜與結晶半導體膜的頂面接觸並且 在閘極絕緣膜上形成閘極電極。上述是本發明的特徵。 可以藉由絕緣基底表面的直接蝕刻處理，或藉由氧化 矽膜、氮化矽膜、或氮氧化矽膜等的蝕刻處理形成開口。 開口根據包括TFT的通道形成區的島狀半導體膜的排列 被定位，理想地，被定位以便與至少通道形成區重合。開 口在通道長度的方向延伸。開口的寬度（當開口與通道形 成區重合時在通道寬度方向）等於或大於Ο.ΟΙμπι，並等 (4) (4)1261358 於或小於2 μ m，較佳的，等於或大於Ο . 1 μ m並等於或小於 1 μπι。開口的深度等於或大於0.01 μηι並等於或小於 1 μ m，較佳的，等於或大於0.0 5 μ m並等於或小於 〇 . 2 μ m 〇 在早期階段形成於絕緣膜上和開口之上的半導體膜是 藉由電漿CVD、濺射、或減壓CVD形成的多晶半導體膜 或非晶半導體膜，或者是藉由固相生長形成的多晶半導體 膜。本發明中非晶半導體膜不僅指嚴格意義上完全非晶結 構的膜，而且指包括微小晶粒的膜或微晶半導體膜，並指 在某些位置具有晶體結構的半導體膜。典型地，採用非晶 矽膜。此外，非晶鍺矽膜、非晶碳化矽膜等也是可以採用 的。所謂多晶半導體膜指藉由已知的方法晶化這些非晶半 導體膜之一得到的膜。 融化和晶化半導體膜之機構是發自氣體雷射振蕩器或 固體雷射振蕩器的脈衝振蕩或連續波雷射。雷射用光學系 統會聚成線形形狀。雷射的強度在縱向可以是均勻的，而 在橫向是可變的。用作光源的雷射振蕩器是矩形光束固體 雷射振蕩器，片狀雷射振蕩器特別好。另外，使用摻雜了 Nd、Tm或Ho的棒的固體雷射振蕩器也可以被採用。具 體地，它是使用了諸如用Nd、Tm或Ho摻雜的YAG、 YV04、YLF或YA103的晶體的固體雷射振蕩器和片狀結 構放大器的組合。所用的片狀材料是諸如Nd: YAG、 Nd:GGG (乱鎵石榴石）或Nd:GsGG ( |L銃鎵石榴石）的 晶體。片狀雷射器的雷射在這個片狀雷射介質中沿Z字型 -10- (5) 1261358 光路傳播，重復全反射。 還可以用類似於上述雷射的強光。例如，從鹵素燈、 氙燈、高壓汞燈、金屬鹵化物燈、或準分子燈照射的光用 鏡面反射器、透鏡等會聚以得到高能量密度的光。 半導體膜用會聚成線形形狀的強光或雷射照射並在縱 向擴展。相對地移動雷射照射位置和上面形成了結晶半導 體膜的基底時，雷射在結晶半導體膜的整個表面或一部分 上面行進以融化並晶化或再結晶結晶半導體膜。雷射掃描 方向設定爲電晶體通道長度方向或開口的縱向。這樣晶體 沿著雷射掃描方向生長，並防止晶粒邊界或亞晶粒邊界橫 穿通道長度方向。 如上所述製造的本發明的半導體裝置特徵在於具有開 口的絕緣膜形成於具有絕緣表面的基底上，形成於基底上 的結晶半導體膜的區域塡充開口，以及通道形成區置於塡 充區域中。本發明的半導體裝置特徵在於形成於絕緣表面 之上的結晶半導體，其接觸一對導電類型的雜質區、具有 至少兩個晶體取向，並具有在平行於通道長度方向的方向 延伸而不形成晶粒邊界的至少兩個晶粒，以及在於結晶半 導體膜在與結晶半導體膜厚度一樣深的開口中。 本發明的另一個結構特徵在於具有開口的絕緣膜形成 於具有絕緣表面的基底上，該開口在通道長度方向延伸， 形成於基底上的結晶半導體膜的區域塡充開口，通道形成 區置於塡充區域中，以及開口與結晶半導體膜一樣深或更 深。 -11 - (6) 1261358 本發明有形成於絕緣表面之上的結晶半導體，其接觸 一對導電類型的雜質區、具有至少兩個晶體取向並具有至 少兩個晶粒’在平行於通道長度方向延伸而不形成晶粒邊 界’並且半導體裝置有一種結構，其中通道用結晶半導體 膜形成’一導電層重疊於結晶半導體膜，而一絕緣膜插在 其中’本發明特徵在於結晶半導體膜在通道寬度方向測量 等於或大於Ο.ΟΙμιη並等於或小於2μιη，較佳的等於或大 於Ο.ίμηι並等於或小於ΐμπι，且具有等於或大於0.〇1μιη 並等於或小於Ιμιη的厚度，較佳的等於或大於0.05 μηι以 及等於或小於0.2 μηι，以及在於結晶半導體膜形成於與結 晶半導體膜厚度一樣深的開口中。 藉由設定開口深度等於半導體膜的厚度，用強光或雷 射照射融化的半導體藉由表面張力在開口（凹處）聚集並 固化。結果是，半導體膜在開口（凸起）減薄以便使應力 形變集中在減薄的區域。開口的側面具有確定晶體取向爲 一定角度的作用。開口側面相對於基底表面的角度是5 -9 0 %，較佳的3 0 — 90 °C。雷射在平行於通道長度方向的 方向行進於半導體膜之上，從而基本上在沿著在該方向延 伸的開口的特定晶體取向上定向晶體。 半導體膜藉由雷射或強光的照射融化之後，膜的固化 從開口的側面和底部相遇的區域開始，並且晶體生長從該 區域開始。例如，熱分析如在圖3 9所示的絕緣膜（1 )和 絕緣膜（2 )形成位差的坐標系中點A - D上進行。結果 是，得到圖4 0所示的性能。熱傳遞到兩個地方；恰好在 -12- (7) 1261358 半導體膜下面的絕緣膜（2 )和半導體膜旁的絕緣膜 (1 )。因而溫度在點B最快速地降低。第二快的是點 A ’依次是點C和點D。該模擬結果是當側面的角度爲 4 5 °C時。然而，定性的，當側面角度爲90〇c時類似的現 象將會發生。總之，伴隨晶化的形變可以藉由一次融化半 - 導體膜、利用表面張力以將融化的半導體膜聚集在形成於 絕緣表面上的開口中、並從開口的側面和底部相遇的點附 近開始晶體生長來集中在開口之外的區域。因此，塡充開 春 口的結晶半導體膜可以沒有形變。 然後保留在絕緣膜上並包含晶粒邊界和晶體缺陷的結 晶半導體膜藉由蝕刻除去。 如上所述的本發明使得指定形成諸如電晶體，特別是 _ TFT的通道形成區的半導體元件的位置成爲可能，從而得 到沒有晶粒邊界的結晶半導體膜。這消除了諸如任意形成 的晶粒邊界和晶體缺陷的波動起因，並提供性能上更少波 動的T F T組或T F T。 鲁 實施方式 本發明的實施例將參考附圖詳細說明。然而，本發明 不限於下面的說明，本領域技術的人員將很容易理解本發 明的細節和模式可以用各種方式修正而不背離本發明的精 神和範圍。因此，本發明不應受到下面實施例內容的限 制。 本發明在具有絕緣表面的基底上形成有開口的絕緣 -13- (8) 1261358 膜’在絕緣膜上和開口之上形成具有任意形成的晶粒邊界 的多晶半導體膜和非晶半導體膜，並形成結晶半導體膜， 用結晶丰導體膜被充開口。該模式首先參考圖27說明。 圖2 7的透視圖顯示一種模式，其中藉由圖形化成型 爲帶狀的第二絕緣膜1 〇 3 - 1 〇 5和第一絕緣膜1 〇 2形成於 基底1 〇1上。第二絕緣膜在這裏畫了 3條帶圖形，但是帶 的數目不限於3。基底1 〇 i是其表面被絕緣膜覆蓋的商用 非鹼玻璃基底、石英基底、藍寶石基底、單晶基底、或多 晶半導體基底。另外，基底1 〇〗可以是其表面用絕緣膜覆 蓋的金屬基底。 每個帶狀第二絕緣膜的寬度W 1是0 . 1 - 1 0 μηι (較佳 的0.5 — 1 μιη )。相鄰第二絕緣膜之間的間隙W2是0 . 1 — 5μηι (較佳的0.5 — Ιμιη)。每個第二絕緣膜的厚度與形成 於其上的非單晶半導體膜的厚度一樣，或更厚。位差不總 是規則的周期性的出現，但是如果形成位差以適合包括 TFT通道形成區的島狀半導體區的形狀和部位就足夠了。 因此，每個第二絕緣膜的長度L也不受限制，例如，如果 第二絕緣膜足夠長以形成TFT的通道形成區就足夠了。 第一絕緣膜由氮化矽或氮氧化矽形成。第二絕緣膜由 氧化矽或氮氧化矽形成。氧化矽膜可以藉由電漿C VD使 用四乙基原砂酸鹽（TEOS)和〇2的混合物形成。氮氧化 矽膜可以藉由電漿CVD用SiH4、NH3、和n2〇，或siti4 和N20作爲原料形成。 當開口附近的凹處和凸起如圖2 7中用第一絕緣膜和 -14- (9) 1261358 第二絕緣膜形成時，理想地是適當地調節材料和膜形成條 件以便於使第二絕緣膜的相對触刻速率更快並保證在飽刻 過程中的選擇比。對於絕緣膜同樣理想的是具有阻擋鈉或 其他鹼金屬離子的作用。第二絕緣膜形成的開口側面相對 於基底表面的角度適當地設定在5 - 9 0。的範圍，較佳的 3 0 - 90〇 〇 如圖28所示，具有50— 200nm厚度的非晶半導體膜 106覆蓋由第一絕緣膜102和第二絕緣膜1〇3 — 105組成 的表面以及開口。非晶半導體膜由矽、矽和鍺的合金或化 合物、或者矽和碳的合金或化合物形成。 非晶半導體膜1 〇 6用連續波雷射照射以晶化。所採用 的雷射用光學系統會聚並擴展以具有線形形狀。雷射的強 度在縱向上可以是均勻的，而在橫向上是可變的。用作光 源的雷射振蕩器是矩形光束固體雷射振蕩器，片狀雷射振 蕩器特別的較佳。另外，可以採用使用摻雜了 Nd、Tm或 Ho的棒的固體雷射器。具體地，是使用諸如摻雜了 Nd、 Tm或Ho的YAG、YV04、YLF或YA103晶體的固體雷射 振蕩器和片狀結構放大器的組合。如圖中箭頭所示，雷射 在和線形形狀的縱向交叉的方向行進。最理想的，雷射在 平行於基礎絕緣膜上形成的帶狀圖形縱向的方向行進。這 裏線形形狀意味著縱向比橫向長1 0倍或更多。 所用的片狀材料是諸如Nd: YAG、Nd:GGG (釓鎵石 權石）、或 Nd:GsGG ( I銃鎵石榴石）的晶體。片狀雷 射器的雷射在該片狀雷射介質中沿著Z字型光路傳播，重 -15- (10) 1261358 復全反射。 考慮到非晶半導體膜的吸收係數，連續波雷射的波長 理想地是400 - 700nm。這個波段的光藉由波長轉換元件 挑選基波的二次諧波或三次諧波得到。可採用的波長轉換 元件是ADP (磷酸二氫銨）、Ba2NaNb5015 (鈮酸鈉 鋇）、CdSe (硒化鎘）、KDP (磷酸二氫鉀）、LiNb03 C鈮酸鋰）、Se、Te、LBO、KB5等。LBO特S!J理想。在 典型的實例中，使用Nd: YV04雷射振蕩器（基波： 1 0 64nm)的二次諧波（5 3 2nm)。所採用的雷射振蕩模式 是TEM〇〇模式的單模。 在矽的情形中，其作爲最合適的材料被選擇，吸收係 數爲103 - lO'm·1的區域大多在可見光範圍。當晶化在玻 璃或其他高度透過可見光的物質形成的基底上由矽形成到 3 0 - 2 0 Onm厚度的非晶半導體膜時，半導體區可以藉由具 有400 - 700nm波長的可見光的照射被選擇性的加熱和晶 化而不破壞基礎絕緣膜。具體地，具有5 3 2 nm波長的光 在非晶砂膜中的穿透深度大約是lOOnm — lOOOnm，因而 光可以充分地到達具有3 0 - 2 0 Onm厚度的非晶半導體膜 1 06的內部。這意味著半導體膜可以從內部被加熱，並且 雷射照射區中幾乎整個半導體膜都可以被均勻的加熱。 用雷射照射融化的半導體藉由表面張力聚集在開口中 (凹的部分）。如圖29所示半導體然後固化以得到幾乎 平坦的表面。晶體生長結束，並且晶粒邊界或亞晶粒邊界 形成於第二絕緣膜上（在凸起部分）（圖中陰影區 -16- (11) 1261358 110)。這樣形成的是結晶半導體膜107° 之後，結晶半導體膜1 0 7如圖3 0所示被蝕刻以形成 島狀半導體區1 〇 8和1 〇 9。藉由蝕刻’生長結束且晶粒邊 界或亞晶粒邊界聚集的區域1 1 0藉由蝕刻除去，從而只留 下高品質的半導體區。閘極絕緣膜和閘極電極用島狀半導 體區1 0 8和1 0 9形成，特別地，結晶半導體塡充開□(凹 的部分）從而通道形成區定位在開口處。TFT藉由這些步 驟完成。 圖2 A - 2E是槪念性圖，其顯示關於藉由本發明人進 行的實驗結果得到的晶化的知識。圖2 A - 2E示意地顯示 的是第一絕緣膜和第二絕緣膜組成的開口（凹的部分）的 間距和深度相對於晶體生長的關係。 圖2A - 2E中，作爲關於長度的參考符號，t01指第 二絕緣膜（凸起部分）上非晶半導體膜的厚度，t02，開 口（凹的部分）中非晶半導體膜的厚度，t 1 1，第二絕緣 膜（凸起部分）上結晶半導體膜的厚度，11 2，開口（凹 的部分）中結晶半導體膜的厚度，d，每個第二絕緣膜的 厚度（每個開口的深度），W1，每個第二絕緣膜的寬 度’以及W 2，每個開口的寬度。2 0 1表示的是第一絕緣 膜，2 02，第二絕緣膜，以及2 03，第三絕緣膜。 圖2 A顯不d < t 0 2且W 1和W 2均等於或小於1 μ m的 情形。當每個開口（槽）的深度小於非晶半導體膜204的 厚度時，因爲開口淺，藉由融化晶化得到的結晶半導體膜 205的表面不夠平坦。換言之，大多數結晶半導體膜205 -17- (12) 1261358 基礎的位差保留下來。 圖2B顯示d> = t02且W1和W2均等於或小於1 μηι的 情形。當每個開口（槽）的深度幾乎等於或大於非晶半導 體膜204的厚度時，半導體藉由表面張力聚集在開口（凹 的部分）中。如圖2Β中所示半導體然後固化以得到幾乎 平坦的表面。該情形中，t 1 1 <t 1 2且應力集中在第二絕緣 膜202上的薄的部分220上。結果是，區域220中畸變積 累以形成晶粒邊界。 圖2 C顯示d > t 0 2且W 1和W 2均等於或小於1 μ m的 情形。該情形中，可以形成結晶半導體膜205以便於塡充 開口而幾乎沒有結晶半導體膜留在第二絕緣膜202上。 圖2D顯示d> = t02且W1和W2均等於或略大於 的情形。當開口寬大時，結晶半導體膜2 0 5塡充開口以提 供平整效應。另一方面，在開口中心周圍形成晶粒邊界和 亞晶粒邊界。應力不僅集中在開口而且在第二絕緣膜上’ 且畸變在此積累以形成晶粒邊界。這是可以想象的’因爲 間距的增加降低了應力釋放效應。 圖2Ε顯示d> = t02且W1和W2均大於Ιμπι的情形。 圖2Ε中，圖2D的狀態更突出。 圖22的掃描電鏡（SEM)圖片顯示其實例。該實例 中，非晶矽膜形成到1 50nm的厚度並在形成了 1 7〇nm深 位差和形成了具有1 . 8 μτη間隔1 · 8 μιη寬度凸起部分的基 礎絕緣膜上晶化。結晶半導體膜的表面用Secco溶液鈾刻 以淸晰的顯示晶粒邊界。與圖2 1相比，顯然這裏晶粒邊 -18- (13) 1261358 界不是形成位差的凸起部分而是在整個表面上伸展。這種 結構中不可能挑選出沒有晶粒邊界的結晶半導體膜。 參考圖2A - 2E如上所述，圖2B的模式最適合形成 半導體元件，特別是，TFT。在這裏所示的實例中，用於 形成結晶半導體膜的基礎的凹處和凸起由第一絕緣膜和第 二絕緣膜組成。然而，本發明不限於這裏所示的模式，只 要形狀一樣，可以用其他的模式形成凹處和凸起。例如， 凹處和凸起可以藉由石英基底表面的蝕刻處理直接形成開 口得到。 圖1 3顯示可以用在晶化中的雷射處理設備結構的實 例。圖1 3是顯示雷射處理設備結構的前視圖和側視圖， 其組成包括雷射振蕩器401a和401b、快門402、高轉換 效率鏡403— 406、柱面透鏡407和408、狹縫409、支撐 基座4 1 1、驅動機構4 1 2和4 1 3、控制機構4 1 4、資訊處 理機構415等。驅動機構412和413在X方向和Y方向 移動支撐基座4 1 1。控制機構4 1 4控制驅動機構。資訊處 理機構4 1 5發送訊號到雷射振蕩器40 1和基於事先保存的 程式的控制機構4 1 4。 雷射振蕩器是矩形光束固體雷射振蕩器，且片狀雷射 振蕩器特別較佳。另外，可以採用片狀結構放大器和使用 諸如摻雜了 Nd、Tm、或 Ho 的 YAG、YV04、YLF、或 YA103的晶體的固體雷射振蕩器的組合。所用的片狀材料 是諸如Nd:YAG、Nd:GGG (釓鎵石榴石）、或Nd:GsGG (釓銃鎵石榴石）的晶體。除此以外，還可以採用連續波 •19- (14) 1261358 氣體雷射振蕩器和固體雷射振蕩器。所採用的連續波固體 雷射器使用諸如摻雜了 Cr、Nd、Er、Ho、Ce、Co、Ti、 或Tm的YAG、YV04、YLF、或YA103的晶體。儘管振 蕩波長的基波依賴於摻雜中所用的材料變化，雷射在1 μιη - 2 μπι的波長範圍中振蕩。利用二極體激發的固體雷射振 蕩器可以藉由串聯連接而連接以得到5 W或更高的輸出。 從這類雷射振蕩器輸出的圓形或矩形雷射在照射表面 上用柱面透鏡407和408會聚成截面爲線形形狀。適當地 調節高轉換效率鏡面使得雷射斜著進入到照射物體上（在 10 - 8 0 )以防止照射表面上的干涉。用合成石英形成柱 面透鏡407和408以得到高透過率。柱面透鏡的表面上塗 層以得到雷射波長99%或更高的透過率。在照射表面雷 射可以不總是線形截面，且可以是諸如矩形、橢圓形、及 拉長的任何形狀。任一個情形中，雷射的長軸與短軸之比 在1 : 1 0 — 1 : 1 00的範圍。提供波長轉換元件4 1 0以得到 基波的二次諧波。 驅動機構412和413在兩個軸向移動支撐基座411以 在基底42 0上進行雷射處理。支撐基座可以在一個方向以 1 — 200cm/sec，較佳的5— 75cm/sec的速度連續地移動比 基底420 —側的長度更長的距離。支撐基座可以在另一個 方向一步步間歇地移動等於線形光束縱向長度的距離。雷 射振蕩器401a和401b的振蕩和支撐基座411的移動用具 有安裝在其上的微處理器的資訊處理機構使其同步。 基礎支架4 1 1在圖中X方向線性移動，從而基底的 -20- (15) 1261358 整個表面可以用固定的光學系統中照射的雷射處理。位置 檢測裝置4 1 6檢測基底420在雷射照射的位置並發送訊號 給資訊處理機構4 1 5。一收到訊號，資訊處理機構4丨5使 雷射照射同步發生。即，當基底4 2 0不在雷射照射位置 時，快門402關閉以阻止雷射照射。 發自這樣構造的雷射照射設備的雷射照射在圖中X 方向或Y方向上相對移動的基底420。這樣半導體膜的整 個表面或所需的區域可以受到處理。 如上所述，位差形成於基礎絕緣膜上並且非晶半導體 膜藉由連續波雷射的照射晶化，從而使伴隨晶化産生的畸 變或應力集中在位差上而避免作爲主動層的結晶半導體上 的畸變或應力。形成TFT使得其通道形成區置於已經解 除畸變或應力的結晶半導體膜中。這改善了高速電流驅動 性能以及元件的可靠性。 實施例1 參考圖1 A - 1 E，將按本發明的上述模式提出說明。 圖1 A - 1 E是說明形成本發明的結晶半導體膜的過程的垂 直截面圖。 圖1 A中，第一絕緣膜20 1用氮化矽、氮含量高於氧 含量的氮氧化矽、氮化鋁、或氮氧化鋁形成到3 0 -3 0 Onm。在第一絕緣膜201上，用氧化矽或氮氧化矽形成 第二絕緣膜202到1 0 — 1 OOOnm的厚度，較佳的50 — 2〇Onm。第二絕緣膜202有所需形狀的開口。所需形狀可 (16) 1261358 以是矩形、圓形、多邊形、帶狀、或匹配要製造的TFT 島狀半導體膜（主動層）形狀的形狀。氧化矽膜可以藉由 電漿CVD用四乙基原矽酸鹽（TEOS )和02的混合物形 成。氮氧化矽膜可以藉由電漿CVD用SiH4和N20、或 SiH4、NH3、和N20原料形成。 第一絕緣膜20 1和第二絕緣膜用緩衝氟酸或藉由使用 CHF3的乾蝕刻選擇性地蝕刻。在任何一個情形中，理想 的是適當地調節原料和膜形成條件使得第二絕緣膜在比第 一絕緣膜相對快的速率蝕刻，且保證蝕刻過程的選擇比。 第二絕緣膜中開口側面的角度適當地設定在5 - 90。的範 圍，較佳的30— 90°C。 所用基底是其表面用絕緣膜覆蓋的多晶半導體基底、 單晶基底、藍寶石基底、石英基底、或商用非鹼玻璃基 底。另外，可以採用其表面用絕緣膜覆蓋的金屬基底。 蝕刻後保留的第二絕緣膜2 0 2的寬度W 1不受限制， 但是較佳爲〇. 1 — 1〇μπι。第二絕緣膜202中每個開口的寬 度W2是〇.〇1 — 2μηι (較佳的0. 1 - 1 μηι )。第二絕緣膜的 厚度d是0.01— 1μιη(較佳的0.05— 0.2μηι)。每個開口 的長度（在垂直於紙面的方向）不特別的受限制，且開口 可以是線形或彎曲的。例如，如果每個開口足夠長以形成 TFT的通道形成區就足夠了。 如圖1B所示，形成具有〇.2 - 3μιη(較佳的〇.5 -1.5 μηι)厚度的非晶半導體膜204以覆蓋由第一絕緣膜 20 1和第二絕緣膜202組成的表面和開口。換言之，非晶 -22- (17) 1261358 半導體膜2 04的理想厚度等於或大於第二絕緣膜中形成的 開口的深度。非晶半導體膜由矽、矽和鍺的合金或化合 物 '或矽和碳的合金或化合物形成。如圖所示，非晶半導 體膜形成於基礎絕緣膜上和開口之上使得半導體被澱積， 反映基礎的位差。較佳的是藉由在同樣的膜形成設備中連 續形成膜而不把它們暴露在空氣中在非晶半導體膜下形成 氮氧化矽膜作爲第三絕緣膜2 0 3。這除去了粘附在第一絕 緣膜和第二絕緣膜表面諸如硼的化學雜質的影響，並防止 氮化矽和非晶半導體膜之間的直接接觸。 非晶半導體膜204暫態融化並晶化。晶化中，在照射 用光學系統會聚之後，半導體膜用雷射或發自燈光源的光 照射以具有足夠的能量密度以融化半導體膜。該步驟中， 發自連續波雷射振蕩器的雷射是較佳的。所用的雷射用光 學系統會聚成線形形狀並在縱向擴展。雷射強度在縱向理 想地是均勻的，而在橫向是可變的。 所用的雷射振蕩器是矩形光束固體雷射振蕩器，且片 狀雷射振蕩器特別較佳。所用片狀材料是諸如Nd:YAG、 Nd:GGG ( |L鎵石榴石）、或Nd:GsGG ( |L銃鎵石榴石） 的晶體。片狀雷射器的雷射在該片狀雷射介質中沿著Z字 型光路傳播，重復全反射。另外，可以採用使用摻雜了 Nd、Tm、或Ho的棒的固體雷射振蕩器。具體地，它是片 結構放大器和使用諸如摻雜了 Nd、Tm、或Ho的YAG、 YV04、YLF、或YAl〇3的晶體的固體雷射振蕩器的組 合。如圖中箭頭所示，雷射在與線形縱向交叉的方向行 -23- (18) I261358 進。這裏線形形狀指縱向比橫向長1 0倍或更多的形狀。 考慮到非晶半導體膜的吸收係數，連續波雷射的波長 埋想地是400 - 70 Onm。這個波段的光藉由波長轉換元件 挑選基波的二次諧波或三次諧波得到。可採用的波長轉換 元件是ADP (磷酸二氫銨）、Ba2NaNb5015 (鈮酸鈉 鋇）、CdSe (硒化鎘）、KDP (磷酸二氫鉀）、：LiNb03 (鈮酸鋰）、Se、Te、LBO、KB5等。LBO特SO理想。在 典型的實例中，使用Nd: YV04雷射振蕩器（基波： 1 0 64 nm)的二次諧波（5 3 2nm)。所採用的雷射振蕩模式 是TEM〇〇模式的單模。 在矽的情形中，其作爲最合適的材料被選擇，吸收係 數爲103 - ΙΟ'πΓ1的區域大多在可見光範圍。當晶化在玻 璃或其他高度透過可見光的物質形成的基底上由矽形成到 3 0- 2 OOiim厚度的非晶半導體膜時，半導體膜可以藉由具 有400 - 70 Onm波長的可見光的照射被選擇性的加熱和晶 化而不破壞基礎絕緣膜。具體地，具有5 3 2nm波長的光 在非晶砂膜中的穿透ί朵度大約是lOOnm — lOOOnm，因而 光可以充分地到達具有30- 200nm厚度的非晶半導體膜 的內部。這意味著半導體膜可以從內部被加熱，並且雷射 照射區中幾乎整個半導體膜都可以被均勻的加熱。 用雷射照射暫態融化的半導體藉由表面張力聚集在開 口中（凹的部分）。如圖1 C所示，半導體然後固化以形 成具有幾乎平坦表面的結晶半導體膜20 5。晶體生長結 束，並且晶粒邊界形成於第二絕緣膜上（在凸起部分） -24- (19) 1261358 (圖1C中區域220)。 之後，熱處理如圖1D所示較佳的在5 00 - 600%進 行以除去積累在結晶半導體膜中的畸變。畸變由晶化帶來 的晶格不匹配、基礎的熱應力、和半導體體積收縮引起。 該熱處理採用，例如，氣體加熱型快速熱退火（RT A )並 持續1 - 1 0分鐘。這個步驟在本發明中不是絕對必要，而 是可選的。 如圖1E所示，結晶半導體膜205的表面被鈾刻以選 擇地抽取形成於開口（凹的部分）中的結晶半導體膜 206。這是除去保留在第二絕緣膜202上並包含晶粒邊界 和晶體缺陷的結晶半導體膜，從而只留下在開口（凹的部 分）中的高品質晶體。結晶半導體膜206以具有變化的晶 體取向且沒有晶粒邊界爲特徵。 特別地，由塡充開口（凹的部分）的結晶半導體膜形 成閘極絕緣膜和閘極電極使得通道形成區定位在開口中。 這樣完成了 TFT。如果開口在平行於TFT通道長度方向 的方向中形成，且雷射在該方向行進，晶體在該方向生 長。這使得主要在特定的晶體取向生長晶體是可能的。其 細節示於圖2 A - 2 E，且最好的模式是W 1和W2均等於或 小於1 μιη ’每個開口（槽）的深度幾乎等於或大於非晶半 導體膜203的厚度。 圖2 1的掃描電鏡（SEM )圖片顯示了其實例。該實 例中’ l7〇nm深位差用氧化矽在石英基底上形成的第二絕 緣膜形成，非晶矽膜在以0 · 5 μηι的間距（W2 )形成 -25- (20) 1261358 0.5μηι寬度（W1)凸起部分的基礎絕緣膜上形成到150nm 的厚度，且非晶矽膜用雷射照射晶化。結晶半導體膜的表 面用S e c c 〇溶液蝕刻以淸晰的顯示晶粒邊界。S e c c 〇溶液 是藉由混合作爲添加劑的K2Cr207和HF:H20 = 2: 1製備 的。從這張圖上很顯然晶粒邊界集中在形成位差的凸起部 1 分。 圖23顯示用電子背散射衍射圖（EBSP )得到開口 (凹的部分）中結晶半導體膜的取向的結果。EBSP是一 種方法，其中特定的探測器附連到掃描電鏡（SEM )上， 晶體表面用電子束照射，且晶體取向用電腦藉由影像識別 從其Kiku chi線鑒別以測量不只在表面取向而是晶體所有 方向中的微結晶性（爲方便起見下文中這種方法稱作 ' EBSP方法）。 圖23的資料顯示開口（凹的部分）中的晶體在平行 於會聚成線形形狀的雷射掃描方向的方向上生長。生長的 主導晶面取向是<110>取向，但是<100>取向生長也存 在。 - 如上所示，開口（或隨之産生的位差）提供在非晶半 導體膜下面且非晶半導體膜藉由連續波雷射的照射晶化’ 從而使得伴隨晶化産生的畸變或應力集中在開口之外的區 域。這使得選擇性地形成具有晶粒邊界等的不良結晶性區 域成爲可能。換言之，只有開口中的結晶半導體膜被留下 且結晶半導體膜有至少兩個晶體取向及在平行於通道長度 方向的方向延伸而不形成晶粒邊界的至少兩個晶粒。 -26- (21) 1261358 形成TFT從而其通道形成區置於這樣的結晶半導體 膜中。這改善了高速電流驅動性能以及元件的可靠性。 實施例2 形成本發明的結晶半導體膜時，如實施例1所示用雷 射照射晶化的非晶半導體膜可以用雷射進一步照射以再次 融化膜用於再結晶。 圖3A— 3E顯示其實例。首先，第一絕緣膜201、第 ，二絕緣膜2〇2、氮氧化矽膜2〇3和非晶半導體膜204以實 施例1中所述的方式形成。非晶半導體膜204用作爲具有 催化作用的金屬元素N i摻雜以加速晶化，諸如降低矽的 晶化溫度並改善取向性。怎樣用Ni摻雜不受限制，可以 採用旋塗、蒸發、濺射或其他方法。當用旋塗時，塗敷含 5 - 10p pm醋酸鎳的水溶液以形成含金屬元素的層21〇。 催化元素不限於Ni，還可以採用其他已知的元素。 其k ’如圖3B所不’非晶半導體膜204藉由在550 一 5 8 0 ^ C熱處理4 — 8小時晶化以形成結晶半導體膜2丨j。 結晶半導體膜2 1 1是大量棒狀或針狀晶體。宏觀上，每個 晶體在特定方向生長，因而結晶半導體膜2〗〗有均句的結 晶性。結晶半導體膜2 1 1還以在特定方向具有高取向比爲 特徵。 如圖3 C所示’藉由熱處理晶化得到的結晶半導體膜 用連續波雷射或相等強度的光照射以融化膜來再結晶。這 樣得到的是具有幾乎平坦表面的結晶半導體膜2〗2。晶體 -27- (22) 1261358 生長結束且結晶半導體膜2 1 2中的晶粒邊界也在第二絕緣 膜上（凸起部分上）。保留在結晶半導體膜2 1 1中的非晶 區用該處理晶化。用結晶半導體膜作爲受雷射照射的物體 的優點是半導體膜吸收係數的易變性；即使當晶化的半導 體膜藉由雷射照射融化時吸收係數也很難改變。這在設定 雷射照射條件時容許寬的餘量。 之後，較佳的進行吸取處理以除去保留在結晶半導體 膜2 1 2中的金屬元素。薄氧化矽膜作爲阻擋膜2 1 3形成以 便與結晶半導體膜212接觸。含有1X1 〇2Vcm3或更高濃度 的稀有氣體元素的非晶矽膜2 1 4作爲吸取位形成。然後基 底在5 00 - 700°C受到熱處理。對於該技術的細節，可參 見 Japanese Patent Application No. 2 0 0 1 - 0 1 9 3 6 7 (或 Japanese Patent Application No.2002-020801 )。用於吸 取處理的熱處理還有解除結晶半導體膜2 1 2的畸變的作 用。 之後，如圖3 E所示，除去非晶半導體膜2 1 4和阻擋 膜2 1 3，且類似於實施例1，結晶半導體膜2 1 2的表面被 蝕刻以選擇性的抽取形成於開口（凹的部分）中的結晶半 導體膜2 1 5。這樣得到的結晶半導體膜2 1 5具有可變的晶 體取向且沒有晶粒邊界。在如這樣的兩個階段晶化處理使 得形成與實施例1相比具有相對少畸變的結晶半導體膜成 爲可能。 實施例3 -28- (23) 1261358 本實施例參考圖4A - 1 OF提出製造其通道形成區置 於塡充區的T F T模式的說明。塡充區是塡充形成於結晶 矽膜之下的基礎絕緣膜開口的結晶矽膜的區域。圖4A是 俯視圖，而圖4B和隨後的圖是圖4A各個部分的垂直截 面圖。類似的，圖5 A、6 A、7 A、8 A、9 A和1 〇 A是俯視 圖而其餘的是垂直截面圖。 圖4A — 4E中，30 — 300nm厚的氮氧化銘膜或氮化石夕 膜作爲第一絕緣膜3 02形成於玻璃基底3 0 1上。在第一絕 緣膜3 02上，形成氧化矽膜或氮氧化矽膜並受到光微影以 形成具有矩形圖形的第二絕緣膜3 03。lOOOnm厚的氧化 矽膜藉由電漿CVD，用TEOS和02的混合物並設定反應 壓力爲40Pa、基底溫度爲400。C、及放電的高頻 (13.5 6MHz )功率密度爲0.6W/cm2形成。然後氧化矽膜 被鈾刻以形成開口 3 〇4。該情形中，開口的深度幾乎等於 第二絕緣膜的厚度，爲0.0 1 — 1 μ m，較佳的〇.〇5-0 · 2 μπι 〇 在第一絕緣膜3 02和第二絕緣膜3 0 3上，如圖5Α — 5Ε所示，第三絕緣膜3 0 5和非晶半導體膜3 06用同樣的 電漿設備連續的形成而不暴露於空氣中。第三絕緣膜305 是氧化矽膜或氮氧化矽膜。非晶半導體膜3 0 6是主要含矽 的半導體膜，由電漿CVD用SiH4作爲原料氣體形成。在 該階段，膜覆蓋開口 3 04的側面和底部且其表面不平坦。 然後，如圖6A - 6E所示，半導體膜藉由連續波雷射 的照射被晶化。晶化條件包括採用連續波模式YV04雷射 -29- (24) 1261358 振蕩器，使用光學系統以將其2 - 1 0 W功率二次諧波（波 長：5 3 2 nm )會聚成線形雷射，其縱向比橫向長1〇倍且 在縱向具有均勻能量密度分佈，以及以10— 2〇〇cm/sec的 速率使雷射行進。所謂均勻能量密度分佈並不排除不完全 是常數的事物。可接受的能量密度分佈是土 1 〇 %。如圖1 3 所示構造的雷射處理設備可以在雷射照射中被採用。 圖MA和14B顯示線形會聚的雷射光3 60的掃描方 向和開口位置的關係。線形會聚的雷射光3 60的強度分佈 理想的具有強度在縱向是均勻的區域。這是爲了藉由受熱 半導體膜的溫度來保持照射區的溫度爲常數。如果溫度在 線形會聚的雷射光縱向（與掃描方向交叉的方向）是可變 的，則晶體生長方向不能保持在雷射掃描的方向。如圖所 示，開口 3 04與線形會聚的雷射光36〇的掃描方向對準。 這使晶體生長方向匹配每個TFT的通道長度方向。這樣 減少了各TFT元件之間性能上的波動。 藉由在這些條件下雷射的照射，非晶半導體膜迅速融 化並晶化。實際上，晶化隨著融化區移動來進行。融化的 矽藉由表面張力聚集在開口（凹的部分）中並固化。這樣 如圖6A - 6E所示形成具有平坦表面的結晶半導體膜307 塡充開口 3 0 4。 之後，如圖7 A - 7 E所示，結晶半導體膜3 0 7被蝕刻 留下至少結晶半導體膜307在開口 3〇4中的部分。藉由該 餓刻處理’結晶半導體膜位於弟一'絕緣膜3 0 3上的部分被 除去，且被成形以匹配開口形狀的島狀半導體膜3 0 8由結 -30- (25) 1261358 晶半導體膜形成。結晶半導體膜用作爲蝕刻氣體的氟基氣 體和氧蝕刻，從而確保相對於基礎氧化物膜的選擇性。例 如，CF4和02的混合氣體用作蝕刻氣體。如實施例丨所 示，島狀半導體膜3 0 8以具有變化的晶體取向且沒有晶粒 邊界爲其特徵。頂面可以用化學機械抛光（CMP )蝕刻。 島狀半導體膜3〇8的厚度是0.01— Ιμπι，較佳的0.05 — 0.2 μ m 〇 圖7A - 7E不是要限制島狀半導體膜3〇8的形狀，即 由第一絕緣膜和第二絕緣膜組成的開口 3 04的形狀。如實 施例1中所指出的，膜的形狀只要遵循提出的設計規則就 不特別的受到限制。圖7 A - 7E的島狀半導體膜藉由將多 個條狀結晶半導體膜與一對矩形結晶半導體膜結合來成 型。如後面所述，TFT的通道形成區置於多個條狀結晶半 導體膜中。 圖8 A - 8F中，形成作爲閘極絕緣膜的第四絕緣膜 3 1 〇和作爲閘極電極的導電膜3 1 1以覆蓋島狀半導體膜 3〇8的側面和頂部。第四絕緣膜310是具有3 0 - 20〇nm厚 度的氧化矽膜或氮氧化矽膜。導電膜3 1 1由鎢或含鎢或其 他元素的合金形成。 圖9A - 9F顯示一種導電類型的雜質區313形成於島 狀半導體膜3 0 8中的階段。雜質區3 1 3可以用作爲閘極電 極的導電膜3 1 1作爲掩模以自對準的方式形成，或可以用 光致抗蝕劑等掩模形成。雜質區3 1 3形成源和汲區，如果 必要，輕摻雜汲區。 -31 - (26) 1261358 爲形成雜質區313，使用其中雜質離子用電場加速並 注入到半導體膜中的離子注入或離子摻雜。在應用本發明 時所注入的離子樣品是否有品質分離不是一件主要的事 情。 然後，如圖10A- 1 OF所示，含氫的氮氧化矽膜或氮 化砂膜作爲第五絕緣膜3 1 4形成到5 0 — 1 0 0 n m的厚度。 該狀態中，在400 - 5 00°C進行熱處理且氮化矽膜或氮氧 化矽膜中所含的氫被釋放以氫化島狀半導體膜。氧化矽膜 等作爲第六絕緣膜形成以形成接線3 1 6，其與作爲源和汲 區的雜質區3 1 3接觸。 TFT就這樣製造。根據圖4A — 10F製造的TFT是多 通道TFT，其中多個通道形成區平行排列且與一對雜質區 鄰接。該結構中，平行排列的通道形成區的數目不受限 制，可以根據需要設定。通道形成區由具有至少兩個晶體 取向並具有至少在平行於通道長度方向的方向延伸的兩個 晶粒而不形成晶粒邊界的結晶半導體膜形成。 實施例4 圖1 1 A - 1 1C顯示由具有輕摻雜汲（LDD )結構的η 通道多通道TFT和ρ通道多通道TFT建造作爲CMOS結 構基本電路的反相器電路的實例。圖11A - 11C中，第二 絕緣膜3 2 0、開口 3 2 1、和島狀半導體膜3 2 2及3 2 3以實 施例3中所述的方式形成。 圖1 1 A是俯視圖。形成源和汲區的第一 η型雜質區 -32- (27) 1261358 3 3 3形成於島狀半導體膜3 2 2中。形成源的汲區的第一 p 型雜質區3 3 4形成於島狀半導體膜3 2 3中。除了雜質區 外，形成用來形成閘極電極的導電層3 3 0以及源和汲極接 線3 3 7 — 3 3 9。島狀半導體膜3 2 3的厚度是0.01 μπι — Ιμηι，較佳的 0.05μιη — 0.2μηι〇 圖1 1 Β和1 1 C是沿著線G — G ’和Η — Η ’得到的垂直截 面圖。η通道TFT中，形成LDD區的第二η型雜質區相 鄰於第一 η型雜質區333形成。閘極電極330有兩層結 構，而第一 η型雜質區333，第二η型雜質區，和第一 ρ 型雜質區可以以自對準的方式形成。3 3 1所表示的是通道 形成區。閘極電極和雜質區的細節以及其製造方法見JP 2002-14337 Α 或 Japanese Patent Application No.200 1 -0 1 1 0 8 5 ° 圖1 1 A — 1 1 C中第五絕緣膜3 1 4和第六絕緣膜3 1 5與 實施例3中的第五和第六絕緣膜相同，其說明在此省略。 實施例5 圖12A-12F顯示實施例3所示多通道TFT的另一種 態樣，其中閘極電極被構造成不同。圖1 2 A - 1 2 F中的 TFT除了閘極電極和LDD區的結構以外與實施例3中的 相同。所用的符號與實施例3和5中的通用，詳細說明就 省略了。 圖12A - 12F中所示TFT結構是由諸如氮化鈦或氮化 組的金屬氮化物3 5 0 a以及由諸如鎢或鎢合金的高熔點金 -33 - (28) I26l358 屬3 5 1 b形成閘極電極的實例。間隔物3 5 1形成於閘極電 極3 5 Ob的側面。間隔物3 5 1可以由諸如氧化矽的絕緣體 或由η型多晶矽以具有導電性而形成。用各向異性乾鈾刻 法形成間隔物3 5 1。LDD區3 5 2在間隔物之前形成，使得 它可以用閘極電極3 5 Ob以自對準方式形成。當用導電材 料形成間隔物時，LDD區基本上與閘極電極重疊以形成 _極重疊的LDD區。 當設計規則精密時其中提供了間隔物並以自對準方式 形成LDD區的結構特別地有效。儘管單極TFT結構示於 這裏，還有可能如實施例4那樣形成CMOS結構。 實施例6 該實施例顯示製造其通道形成區置於塡充區中的TFT 的實例。塡充區是塡充形成於結晶矽膜下面的基礎絕緣膜 開口的結晶矽膜的區域。 圖31A — 31C中，具有lOOnm厚度的氮氧化矽膜作爲 第一絕緣膜602形成於玻璃基底601上。在第一絕緣膜 602上，形成氧化矽膜並受到光微影以形成具有矩形圖形 的第二絕緣膜603。氧化矽膜藉由電漿CVD用TEOS和 〇2的混合物並設定反應壓力爲40Pa、基底溫度爲 400°C、放電的高頻（13.5 6MHz)功率密度爲0.6W/cm2 形成到1 5 Onm的厚度。然後蝕刻氧化矽膜以形成開口 604a 和 604b 〇 圖3 1 A是俯視圖，圖3 1 B是沿著圖3 1 A中線A — A’ -34- (29) 1261358 得到的垂直截面圖，圖3 1 C是沿著3丨a中線b - B，得到 的垂直截面圖。同樣說明的用於圖32A— 36C。 如圖3 2 A — 3 2 C所示，非晶矽膜6 0 5形成到1 5 〇 n m的 厚度以覆蓋第一絕緣膜602和第二絕緣膜603。非晶砂膜 6〇5藉由電漿C VD，用SiH4作爲原料氣體形成。 然後如圖3 3 A - 3 3 C所示，砂膜用連續波雷射的照射 晶化。晶化條件包括採用連_波模式Y V Ο 4雷射振蕩器， 使用光學系統以將其5 . 5 W功率二次諧波（波長： 5 3 2nm)會聚成線形雷射，其縱向是400μηι，橫向是50 — ΙΟΟμηι且在縱向具有均勻能量密度分佈，並以50cm/sec 的速率使雷射行進。所謂均勻能量密度分佈不排斥不完全 是常數的事物。可接受的能量密度分佈是± 5 %。如圖1 3 所示構造的雷射處理設備可以在該雷射照射中被採用。在 光學系統中會聚的雷射強度可以在縱向是均勻的，而在橫 向是可變的。在縱向強度分佈是均勻的雷射區域用於晶 化，從而增強使晶體在平行於雷射掃描方向的方向生長的 效果。 藉由在這些條件下雷射的照射，非晶矽膜迅速融化且 晶化隨著融化區的移動進行。融化的矽藉由表面張力聚集 中開口（凹的部分）中並固化。這樣形成結晶半導體膜 606 塡充開口 604a 和 604b。 之後，如圖34 A- 3 4C所示，形成用於蝕刻處理的掩 模圖形以便於留下至少結晶半導體膜在開口 604a和604b 中的部分。結果是，形成包括通道形成區的島狀半導體區 -35- (30) 1261358 607 和 608 ° 圖3 5 A — 3 5 C中，閘極絕緣膜6 〇 9及閘極電極6 1 0和 6 1 1形成於半導體區6 0 7和6 0 8上。閘極絕緣膜是用電漿 C VD形成到8 0 nm厚度的氧化矽膜。閘極電極6 1 0和6 1 1 用鎢或含鎢的合金形成。該結構使得將通道形成區置於塡 充開口 604a和604b的島狀半導體區中成爲可能。 接下來，適當地形成源和汲區、輕摻雜汲區、和其他 以完成TFT。 實施例7 單閘/多通道TFT可以用類似於實施例6的過程形 成。如圖36A— 36C所示，開口 604c形成於第二絕緣膜 603中並用窄片狀區和與之鄰接的區成形。用結晶矽膜形 成島狀半導體區620並成形以匹配開口 604c的形狀。然 後形成閘極絕緣膜621和閘極電極622以完成TFT。 實施例8 如果實施例7中的第二絕緣膜比非晶半導體膜厚並具 有例如，3 5 Onm的厚度，由結晶半導體膜形成的島狀半導 體區620可以在開口 604d中完全的形成。然後，類似於 實施例7，形成閘極絕緣膜62 1和閘極電極622以完成單 閘/多通道T F T。 實施例9 -36- (31) 1261358 圖38A — 3 8D顯示單閘/多通道TFT的另一個實例。 第一絕緣膜602、第二絕緣膜603、島狀半導體區63 0、 閘極絕緣膜6 3 1、和閘極電極6 3 2以類似於實施例1 一 3 的方式形成於基底60 1上。本實施例與實施例1 - 3的差 別在於，圖3 8 A — 3 8 D中，除了組成第二絕緣膜6 0 3的開 口 604e之外，形成第二開口 62 5。藉由除去包圍要形成 通道形成區的島狀半導體區63 0的部分的第二絕緣膜的部 分在島狀半導體區63 0形成之後形成第二開口 62 5。 包圍通道形成區的區域被放大並示於圖38D中。閘 極絕緣膜63 1與島狀半導體區63 0的側面和頂部接觸並形 成閘極電極63 2以便於覆蓋閘極絕緣膜。本情形中，通道 形成區形成於半導體區6 3 0的側面6 3 5和頂面6 3 4二者 上。這增加了耗盡區，並改善了 TFT的電流驅動性能。 實施例1 〇 本發明可用於各種半導體裝置。將說明根據實施例1 - 5製造的顯示面板的模式。 圖15中，基底9〇〇配備有圖素部分902、閘極訊號 側驅動電路90 1 a和901 b、資料訊號側驅動電路90 1 c、輸 入輸出端部分90 8、和接線或接線組9 1 7。密封圖形940 可以部分地與閘極訊號側驅動電路9 0 1 a和9 0 1 b及資料訊 號側驅動電路9 0 1 c、以及用於將驅動電路與輸入端子連 接的接線或接線組9 1 7重疊。這樣，顯示面板的框架區 (包圍圖素部分的區）的面積可以減少。FPC 936固定到 -37- (32) 1261358 外部輸入端子部分。 其中微處理器、記憶體、媒體處理器/DSP (數位訊號 處理器）等由本發明的TFT形成的晶片可以安裝在顯示 面板上。這些功能電路在不同於圖素部分902、閘極訊號 側驅動電路90 1 a和90 1 b、及資料訊號側驅動電路90 1 c , 的設計規則下形成。具體地，採用小於1 μπι的設計規 則。晶片怎樣安裝不受限制，可以採用COG等。 例如，實施例3 - 5所示的TFT可以用作圖素部分 鲁 902的開關元件、和組成閘極訊號側驅動電路90 1 a和 901b及資料訊號側驅動電路901c的主動元件。 圖19顯示圖素部分902中一個圖素結構的實例。該 圖素有控制圖素發光元件或液晶元件的TFT 8 0 1 — 803， ' 其分別是開關TFT '重置TFT、和驅動TFT，用於控制圖 素的發光元件或液晶元件。製造這些TFT的過程示於圖 i 6 — ；[ 9中。過程的細節在實施例3中說明，在這裏不再 重復。 · 圖1 6顯示形成第二絕緣膜5 03並在第二絕緣膜中形 . 成開口 5 04和5 0 5的階段。圖17顯示開口 5 04和5 05形 成之後的階段，其中非晶半導體膜5 06藉由澱積形成，並 用線形會聚的雷射光5 0 7照射以形成結晶半導體膜5 0 8。 圖1 8中，第二絕緣膜5 0 3上的結晶半導體膜藉由鈾 刻被選擇性的除去以得到由塡充開口的結晶半導體膜形成 的島狀半導體膜5 09和510。 然後形成閘極絕緣膜（圖中沒有顯示）和閘極電極 -38- (33) 1261358 (或閘極接線）5 1 4 - 5 1 6。開口 5 1 1 - 5 1 3形成於島狀半 導體膜5 0 9和5 1 0與閘極電極（或閘極接線）5 1 4 — 5 1 6 交叉的位置。這樣可以得到類似於實施例3中的閘極結 構。之後，形成η型或p型雜質區’上面形成絕緣膜’在 絕緣膜上形成電源8 1 9、其他各種接線8 2 0和8 2 1及圖素 電極5 1 7。這樣得到的是圖1 9所示的圖素結構。 圖2 Ο Α是沿著圖1 9中線A — A ’得到的垂直截面圖。 圖素電極517可以用來形成如圖20B所示的有機發光元 件。 圖20B顯示一種模式（向上發光型），其中來自發光 元件3 3的光從基底的對面發射。圖素電極5 1 7作爲陰 極，其是發光元件33的電極之一並連接到接線520上。 有機化合物層27的組成包括電子注入傳送層、發光層和 電洞注入傳送層，其按照該順序形成，其中電子注入傳送 層與陰極最近。陽極29形成於有機化合物層27上。薄透 光金屬層28形成於有機化合物和陽極之間。陽極29藉由 電阻加熱蒸發由諸如氧化錫銦（ITO )膜、氧化鋅 (ZnO )膜、或氧化鋅銦（IZ0 )膜的透光導電膜形成。 金屬層28避免了形成陽極29時破壞有機化合物層27及 避免元件性能退化。然後形成保護膜24和鈍化膜2 5。 如果有機化合物層2 7由低分子量有機化合物形成， 電洞注入傳送層由菁銅（CuP c)及芳香氨基材料的 MTDATA和α- NPD形成，還作爲發光層起雙重作用的電 子注入層由三羥基喹啉鋁絡合物（Alq3 )形成並放在 -3q - (34) 1261358 電洞注入傳送層之上。Alq3使得從單重激發態發光（熒 光）成爲可能。 爲了提高亮度，自三重激發態的發光（磷光）是較佳 的。本情形中，有機化合物層2 7可以是按順序層疊電洞 注入傳送層、發光層、電洞阻擋層、和電子注入傳送層的 疊層。電洞注入傳送層由酞菁基材料的CiiPc和芳香氨基 材料的α—NPD形成。發光層由嗦哩基CBP+Ir(ppy)3形 成。電洞阻擋層由BCP形成。電子注入傳送層由Alq3形 成。 上述兩個結構是使用低分子量有機化合物的實例。還 有可能得到有機發光元件，其中高分子量有機化合物和低 分子量有機化合物組合。例如，有機化合物層2 7可以是 由高分子量有機化合物的聚噻吩衍生物（PEDOT )形成的 電洞注入傳送層、由α - NPD形成的電洞注入傳送層、由 CBP+Ir(ppy)3形成的發光層、由BCP形成的電洞阻擋 層、和由A1 q 3形成的電子注入傳送層的疊層。它們以 P E D Ο T層最靠近陽極以所述的順序層疊。藉由在電洞注 入層中使用PEDOT，電洞注入性能以及發光效率得到改 善 ° 在任一種情形中’來自三重激發態的發光（磷光）具 有比來自單重激發態的發光（熒光）更高的發光效率。因 而用更低的工作電壓（引起有機發光元件發光所需要的電 壓）可以得到同樣的發光亮度。 如上所述’具有有機發光元件的顯示面板可以用本發 -4-0- (35) 1261358 明製造。儘管沒有作爲貫例在這裏提出，本發明還可以用 來製造利用液晶電光性能的顯示面板。 實施例1 1 本貫施例顯不當形成圖1 A - 1 E中的第二絕緣膜2 0 2 並在第一絕緣膜2 0 2上形成對應於第一絕緣膜2 〇丨的絕緣 膜時使用玻璃基底作爲蝕刻阻止物的實例。 圖2όΑ中，第二絕緣膜7〇2首先在玻璃基底7〇1上 由氧化砂和氮氧化砂形成1 0 - 3 0 0 0 n m的厚度，較佳的， 1 00 — 2000nm。具有所給形狀的開口形成於第二絕緣膜 7 0 2中。細節見實施例1。開口用濕蝕刻或乾蝕刻形成。 本實施例中，採用使用CHF3的乾蝕刻。本情形中，氣體 流速設定爲3 0 — 40sccm，反應壓力設定爲2.7— 4.0kPa， 施加電壓到5 00W，以及基底溫度爲20°C。 本實施例中玻璃基底7 0 1較佳的材料是相對於氧化矽 膜具有局選擇比的（例如，C 〇 r n i n g # 1 7 3 7玻璃基底 (Corning公司的産品））。這是因爲具有高選擇比的玻 璃基底701在形成第二絕緣膜702時可用作蝕刻阻止物。 第二絕緣膜702形成之後，用第一絕緣膜703覆蓋。 第一絕緣膜7 0 3是氮化砂膜、或氮含量比氧含量多的氮氧 化矽膜，或者這些膜的疊層。非晶半導體膜704形成於第 一絕緣膜703上以得到圖26B的狀態。第一絕緣膜703和 非晶半導體膜704的細節見實施例1的說明。接著圖26B 的步驟遵循實施例1的說明，這裏不再重復。 -41 - (36) 1261358 根據本實施例，確保玻璃基底701與第二絕緣膜702 之間足夠高的選擇比以改善形成第二絕緣膜7 0 2的處理步 驟。本實施例還沒有第二絕緣膜702的下沿廢棄的問題， 或其他類似的問題。在第二絕緣膜沒有形成的區域中，氮 化矽膜、或氮含量比氧含量高的氮氧化矽膜，以及這些膜 的疊層被置於玻璃基底上。這消除了對諸如氮化銘膜的特 殊絕緣膜的需要。 本實施例可以用實施例1 - 1 0的任何結構自由組合。 實施例1 2 本發明可用在各種裝置中。其實例包括攜帶型資訊終 端（電子日曆、可移動電腦、行動電話等）、視頻相機、 數位相機、個人電腦、電視監視器、投影顯示裝置等。圖 24A- 25D顯示裝置的實例。 圖24A顯示將本發明應用於電視監視器的實例。裝 置由殼體3001、支撐基座3002、顯示單元3003及其它部 分組成。根據本發明製造的TFT可以用在顯示單元3 003 中以及，各種形成於玻璃基底上的積體電路，諸如各種邏 輯電路、高頻電路、記憶體、微處理器、媒體處理器以及 圖形LSI。 圖2 4B顯示將本發明應用於視頻相機的實例。裝置的 組成包括主體3011、顯示單元3012，聲音輸入單元 3 0 1 3、操作開關3 0 1 4、電池3 0 1 5、影像接收單元3 0 1 6和 其他部分。根據本發明製造的TFT可用在顯示單元 -42- (37) 1261358 3 Ο 1 2，此外，各種形成於玻璃基底上的積體電路，諸如各 種邏輯電路、高頻電路、記憶體、微處理器、媒體處理 器、和圖形LSI。 圖24C顯示將本發明應用於筆記本個人電腦的實例。 裝置的組成包括主體3021、殻體3022、顯示單元3023、 鍵盤3 024和其他部分。根據本發明製造的TFT可用在顯 示單元3023中以及，各種形成於玻璃基底上的積體電 路，諸如各種邏輯電路、高頻電路、記憶體、微處理器、 媒體處理器、圖形LSI、和編碼器LSI。 圖2 4D顯示將本發明應用於PDA (個人數位助理） 的實例。裝置的組成包括主體3 0 3 1、針筆3 0 3 2、顯示單 元3 03 3、操作按鈕3 03 4、外部介面3 03 5和其他部分。根 據本發明製造的TFT可用在顯示單元3 03 3中以及，各種 形成於玻璃基底上的積體電路，諸如各種邏輯電路、高頻 電路、記憶體、微處理器、媒體處理器、圖形LSI、和編 碼器LSI。 圖24E顯示將本發明應用於音響播放器，具體的，車 載音響裝置的實例。裝置的組成包括主體3 04 1、顯示單 元3(M2、操作開關3043和3(M4及其它部分。根據本發 明製造的TFT可用在顯示單元3(M2中以及，各種形成於 玻璃基底上的積體電路，諸如各種邏輯電路、高頻電路、 記憶體、微處理器、媒體處理器、圖形LSI、和放大器電 路。 圖2 4F顯示將本發明應用於數位相機的實例。裝置的 -43- (38) 1261358 組成包括主體3 Ο 5 1、顯示單元（A ) 3 Ο 5 2、目鏡3 Ο 5 3、 操作開關3 Ο 5 4、顯示單元（Β ) 3 Ο 5 5，電池3 Ο 5 6及其它 部分。根據本發明製造的TFT可用在顯示單元（A) 3 0 5 2 和顯示單元（B ) 3 0 5 6中以及，各種形成於玻璃基底上的 積體電路，諸如各種邏輯電路、高頻電路、記憶體、微處 理器、媒體處理器、圖形LSI、和編碼器LSI。 圖24G顯示將本發明應用於行動電話的實例。裝置 的組成包括主體3061、聲音輸出單元3062、聲音輸入單 元3 063、顯示單元3 064、操作開關3 065、天線3 066及 其它部分。根據本發明製造的TFT可用在顯示單元3 064 中以及，各種形成於玻璃基底上的積體電路，諸如各種邏 輯電路、高頻電路、記憶體、微處理器、媒體處理器、圖 形LSI、編碼器LSI和行動電話LSI。 圖25A顯示前投式投影儀，其包括投影裝置260 1、 螢幕2602和其他部分。圖25B顯示背投式投影儀，其包 括主體2701、投影裝置2702、反射鏡2703、螢幕2704 和其他部分。 圖25C是顯示圖25A和25B中投影裝置2601和 2 702結構的實例。投影裝置260 1和2702的組成各包括 光源光學系統2801、反射鏡2802和2804— 2806、分色鏡 2 8 0 3、棱鏡2 8 0 7、液晶顯示裝置2 8 0 8、相差片2 8 0 9、和 投影光學系統2810。投影光學系統2810是包括投影透鏡 的光學系統。本實施例所示爲3片型，但沒有特別的限 制。例如，可以是單片型。如果需要，諸如光學透鏡、具 -44- (39) 1261358 有偏振功能的膜、調節相差的膜、或IR膜的光學系統可 以提供在圖25C中箭頭所示的光路中。 圖2 5 D是顯示圖2 5 C中光源光學系統2 8 0 1結構的實 例。本實施例中，光源光學系統2 8 0 1的組成包括反射器 2 8 1 1、光源2 8 1 2、透鏡陣歹[J 2 8 1 3和2 8 1 4、偏振轉換元件 2 8 1 5和聚光透鏡2 8 1 6。圖2 5所示光源光學系統僅僅是一 個實例，並不限制本發明。如果需要，諸如光學透鏡、具 有偏振功能的膜、調節相差的膜、或IR膜的光學系統可 以提供在光源光學系統中。 這裏所示僅僅是實例，本發明不限於這些用途。 如上所述，半導體膜融化並藉由表面張力聚集在形成 於絕緣表面上的開口中，晶體允許從開口底部和側面相遇 的點附近生長。這樣，伴隨晶化産生的畸變集中在開口之 外的區域。結晶半導體膜不在開口中的區域藉由蝕刻除 去，因此可以挑選出具有極好結晶性的區域。 本發明還藉由指定諸如電晶體、特別地，TFT的通道 形成區的半導體元件的位置使得形成沒有晶粒邊界的結晶 半導體膜成爲可能。這樣’性能波動的起因，即任意形成 的晶粒邊界和晶體缺陷’被除去，可形成具有更少性能波 動的TFT組或TFT。 圖式簡單說明 在隨附的圖中： 圖1A—1E是說明本發明中晶化方法的圖； -45- (40) 1261358 圖2 A - 2E是詳細說明晶化中結晶半導體膜的形式和 開口形狀的關係的垂直截面圖； 圖3 A — 3 E是說明本發明中晶化方法的圖； 圖4A - 4E是說明根據本發明製造TFT的過程的俯視 圖和垂直截面圖； 圖5 A - 5E是說明根據本發明製造TFT的過程的俯視 圖和垂直截面圖； 圖6A - 6E是說明根據本發明製造TFT的過程的俯視 圖和垂直截面圖； 圖7A - 7E是說明根據本發明製造TFT的過程的俯視 圖和垂直截面圖； 圖8 A - 8 F是說明根據本發明製造TF T的過程的俯視 圖和垂直截面圖； 圖9A - 9F是說明根據本發明製造TFT的過程的俯視 圖和垂直截面圖； 圖1 0 A - 1 0 F是說明根據本發明製造T F T的過程的俯 視圖和垂直截面圖； 圖1 1 A - 1 1C是說明根據本發明製造的TFT結構的俯 視圖和垂直截面圖； 圖12A - 12F是說明根據本發明製造的TFT結構的俯 視圖和垂直截面圖； 圖1 3是顯示本發明中採用的雷射照射設備模式的佈 置圖； 圖MA和MB是說明本發明中會聚成線形形狀的雷 -46- (41) 1261358 射和其掃描方向的圖； 圖1 5是根據本發明製造的半導體裝置的外視圖的實 例； 圖1 6是說明製造圖1 5所示半導體裝置圖素部分的過 程的俯視圖； 圖1 7是說明製造圖1 5所示半導體裝置圖素部分的過 程的俯視圖； 圖18是說明製造圖15所示半導體裝置圖素部分的過 程的俯視圖； 圖19是說明製造圖15所示半導體裝置圖素部分的過 程的俯視圖； 圖20 A和20B是說明圖19的圖素部分結構的垂直截 面圖； 圖21是掃面電鏡（SEM)照片（Secco蝕刻之後）， 其顯示形成到15〇nm厚度並在具有170nm深位差和有著 1 . 5 μπι間隔的1 . 5 μπι寬度凸起部分的基礎絕緣膜上晶化的 非晶矽膜的表面狀態； 圖2 2是掃面電鏡（S Ε Μ )照片（S e c c 〇蝕刻之後）， 其顯示形成到150nm厚度並在具有l7〇nm丨朵位差和有著 1 . 8 μιη間隔的1 . 8 μπι寬度凸起部分的基礎絕緣膜上晶化的 非晶砂膜的表面狀態； 圖23是顯示形成於凹的部分晶體取向的EBSP映射 資料； 圖24Α - 24G是顯示半導體裝置實例的圖； -47- (42) 1261358 圖2 5 A — 2 5 D是顯示投影儀實例的圖； 圖2 6 A和2 6 B是說明本發明中晶化方法的圖； 圖2 7是說明本發明中晶化方法的透視圖； 圖2 8是說明本發明中晶化方法的透視圖； 圖2 9是說明本發明中晶化方法的透視圖； 圖3 0是說明本發明中晶化方法的透視圖； 圖3 1A - 3 1C是說明根據本發明製造TFT的過程的俯 視圖和垂直截面圖； 圖32A- 32C是說明根據本發明製造TFT的過程的俯 視圖和垂直截面圖； 圖33A - 33C是說明根據本發明製造TFT的過程的俯 視圖和垂直截面圖； 圖34A— 34C是說明根據本發明製造TFT的過程的俯 視圖和垂直截面圖； 圖35A— 35C是說明根據本發明製造TFT的過程的俯 視圖和垂直截面圖； 圖30A— 36C是說明根據本發明製造的TFT實例的俯 視圖和垂直截面圖； 圖37A— 37C是說明根據本發明製造的TFT實例的俯 視圖和垂直截面圖； 圖3 8A— 3 8D是說明根據本發明製造的TFT實例的俯 視圖和垂直截面圖； 圖3 9是顯示熱分析模擬中所用結構的截面圖；以及 圖40是顯示熱分析模擬結果的圖。 -48- (43)1261358 主要元件對照表 10 1 基底 1 02 第一絕緣膜 103- 1 05 第二絕緣膜 1 06 非晶半導體膜 1 07 結晶半導體膜 108，1 09 島狀半導體區 110 20 1 第一絕緣膜 202 第二絕緣膜 203 第三絕緣膜 204 非晶半導體膜 205 結晶半導體膜 220 區 401a， 401b 雷射振盪器 402 快門 403-406 高效率轉換鏡 407 ， 408 柱面透鏡 409 狹縫 4 11 支撐基座 412， 413 驅動機構 4 14 控制機構 4 15 資訊處理機構 420 基底
-49- (44) 1261358 206 結 晶 半 導 體 膜 2 11 結 晶 半 導 體 膜 2 12 結 晶 半 導 體 膜 2 1 3 阻 擋 膜 2 14 非 晶 矽 膜 2 15 結 晶 半 導 體 膜 3 0 1 玻 璃 基 底 3 02 第 — 絕 緣 膜 3 03 第 二 絕 緣 膜 3 04 開 □ 3 05 第 二 絕 緣 膜 3 06 非 晶 半 導 體 膜 3 60 線 形 會 聚 雷 射 3 07 結 晶 半 導 體 膜 3 08 島 狀 半 導 體 蟆 3 10 第 四 絕 緣 膜 3 11 導 電 膜 3 13 雜 質 區 3 14 第 四 絕 緣 膜 3 16 接 線 3 20 第 二 絕 緣 膜 3 2 1 開 □
3 22，3 2 3 島狀半導體膜 3 3 3 第一 η型雜質區 -50- (45)1261358 334 第一 p型雜質區 3 3 0 閘極電極 337- 339 源和汲極接線 3 3 1 通道形成區 3 15 第六絕緣膜 3 5 0 a 金屬氮化物 3 5 0b 閘極電極 3 5 1 間隔物 3 5 1b 筒溶點金屬 3 52 LDD區 60 1 玻璃基底 602 第一絕緣膜 603 第二絕緣膜 604a ， 604b 開口 605 非晶矽膜 606 結晶半導體膜 607 ， 608 島狀半導體區 609 閘極絕緣膜 610， 611 閘極電極 620 島狀半導體區 62 1 閘極絕緣膜 622 閘極電極 63 0 島狀半導體區 63 1 閘極絕緣膜
-51 - (46)1261358 63 2 閘 極 電 極 625 第 二 開 □ 63 4 頂 面 63 5 側 面 900 基 底 902 圖 素 部 份 90 1a ，90 1b 閘 極 訊 號 側 驅 動 電 路 90 1c 資 料 訊 號 側 驅 動 電 路 908 輸 入 輸 出 丄山 部 份 9 17 接 線 組 940 密 封 圖 形 93 6 FPC 80 1- 803 TFT 5 03 第 二 絕 緣 膜 5 04， 505 開 □ 506 非 晶 半 導 體 膜 5 07 線 形 聚 雷 射 光 508 結 晶 半 導 體 膜 5 09， 5 10 島 狀 半 導 體 蟆 5 14- 5 16 閘 極 電 極 5 11- 5 13 開 □ 8 19 電 源 8 20， 82 1 接 線 5 17 圖 素 部 份
-52- (47) 1261358 520 27 29 2 8 24 25 70 1 702 703 704 3 00 1 3 002 3 003 3 0 11 3 0 12 3 0 13 3 0 14 3 0 15 3 0 16 3 02 1 3 022 3 023 3 024 發光元件 接線 有機化合物層 陽極 薄透光金屬層 保護膜 鈍化膜 玻璃基底 第二絕緣膜 第一絕緣膜 非晶半導體膜 殻體 支撐基座 顯示單元 主體 顯示單元 聲音輸入單元 操作開關 電池 影像接收單元 主體 殼體 顯示單元 鍵盤 (48)1261358 3 0 3 1 主體 3 03 2 光筆 3 0 3 3 顯示單元 3 0 3 4 操作按鈕 3 0 3 5 外部介面 3 04 1 主體 3 042 顯示單元 3043， 3044 操作開關 3 0 5 1 主體 3 0 5 2 顯示單元 (A) 3 0 5 3 目鏡 3 0 5 4 操作開關 3 0 5 5 顯示單元 (B) 3 0 5 6 電池 3 06 1 主體 3 062 聲音輸出單元 3 063 聲音輸入單元 3 064 顯示單元 3 0 6 5 操作開關 3 0 6 6 天線 260 1 投影裝置 2602 螢幕 2 70 1 主體 2 7 02 投影裝置
-54- 1261358
2 703 反 射 鏡 2 704 螢 幕 2 8 0 1 光 源 光 學 系 統 2 8 02， 2804- 2806 反 射 鏡 2 8 03 分 色 鏡 2 8 0 7 稜 鏡 2 8 0 8 液 晶 顯 示 裝 置 2 8 09 相 差 板 28 10 投 影 光 學 系 統 28 11 反 射 器 28 12 光 源 2813, 2 8 14 透 鏡 陣 列 28 15 偏 振 轉 換 元 件 28 16 聚 光 透 鏡
-55-

Claims (1)

  1. (1) 1261358 拾、申請專利範圍 1. 一種半導體裝置，包含： 形成於絕緣表面之上的結晶半導體膜，接觸一對導電 類型的雜質區，具有至少兩個晶體取向，並具有在平行於 通道長度方向的方向延伸而不形成晶粒邊界的至少兩個晶 / \JV_X* 枚， 其中結晶半導體膜在與結晶半導體膜厚度一樣深的開 □中。 春 2. —種半導體裝置，包含·· 形成於絕緣表面之上的結晶半導體膜，接觸一對導電 類型的雜質區，具有至少兩個晶體取向，並具有在平行於 通道長度方向的方向延伸而不形成晶粒邊界的至少兩個晶 少丄 松， 其中所述半導體裝置具有一個結構，其中，通道由結 晶半導體膜形成，以及一導電層重疊於所述結晶半導體膜 而絕緣層插在#巾， · 其中結晶半導體膜在通道寬度方向等於或大於 - Ο.ΟΙμπι並等於或小於2μηι，並且具有等於或大於Ο.ΟΙμίΏ 並等於或小於1 μ m的厚度，並且 其中結晶半導體膜在與結晶半導體膜厚度一樣深的開 口中。 3. —種半導體裝置，包含： 形成於絕緣表面之上的結晶半導體膜，其接觸一對導 電類型的雜質區，具有至少兩個晶體取向，並具有在平行 -56- (2) 1261358 於通道長度方向的方向延伸而不形成晶粒邊界的至少兩個 晶粒， 其中半導體裝置具有一個結構，其中通道由結晶半導 體膜形成到結晶半導體膜的頂面和側面，以及一個聞極電 極，重疊於結晶半導體膜，而閘極絕緣膜插在其中， 其中結晶半導體膜在通道寬度方向等於或大於 Ο.Οίμπι並等於或小於2μηι，並且具有等於或大於〇.〇1μπ1 放等於或小於的厚度，並且 其中結晶半導體膜在與結晶半導體膜厚度一樣深的開 口中。 4. 一種半導體裝置，包含·· 形成於絕緣表面之上的結晶半導體膜，其接觸一對導 謹類製的雜質區，具有至少兩個晶體取向，並具有在平行 於通道長度方向的方向延伸而不形成晶粒邊界的至少兩個 晶粒’ 其中半導體裝置具有一個結構，其中通道由結晶半導 體膜形成到結晶半導體膜的頂面和側面，以及，一閘極電 極熏疊於結晶半導體膜，而一閘極絕緣膜插在其中， 其中結晶半導體膜在通道寬度方向等於或大於 並等於或小於2μιη，並且具有等於或大於Ο.ΟΙμιη 旅等於或小於1 μηι的厚度， 其中結晶半導體膜在與結晶半導體膜厚度一樣深的開 Ρ中’並且 其中一個或多個結晶半導體膜提供在一對一種導電類 -57- (3) 1261358 型的雜質區之間。 5 ·如申請專利範圍第1項之半導體裝置，其中在垂 直於通道長度方向的方向生長於結晶半導體膜中的晶體主 要在<110>方位取向。 6·如申請專利範圍第2項之半導體裝置，其中在垂 直於通道長度方向的方向生長於結晶半導體膜中的晶體主 要在取向在<110>取向上。 7·如申請專利範圍第3項之半導體裝置，其中在垂 直於通道長度方向的方向生長於結晶半導體膜中的晶體主 要取向在<1 10>取向上。 8 ·如申請專利範圍第4項之半導體裝置，其中在垂 直於通道長度方向的方向生長於結晶半導體膜中的晶體主 要取向在<1 1〇>取向上。 9· 一種半導體裝置之製造方法，包含： 在基底上形成絕緣膜，所述基底具有絕緣表面，且所 述絕緣膜具有開口； 在絕緣膜上和開口之上形成非晶半導體膜； 藉由融化非晶半導體膜並將融化的半導體灌A絕緣膜 的開口中來晶化非晶半導體膜以形成結晶半導體膜； 除去在開口中的結晶半導體膜的部分之外的結晶半導 體膜；以及 形成閘極絕緣膜和閘極電極，所述閘極絕緣膜與保留 的結晶半導體膜的頂面接觸。 10· —種半導體裝置之製造方法，包含： -58、 (4) 1261358 在基底上形成絕緣膜，所述基底具有絕緣表面，且所 述絕緣膜具有開口； 在絕緣膜上和開口之上形成非晶半導體膜； 藉由用雷射的照射融化非晶半導體膜並將融化的半導 體灌入絕緣膜的開口中來晶化非晶半導體膜以形成結晶半 導體膜； 除去在開口中的結晶半導體膜部分之外的結晶半導體 膜；以及 形成閘極絕緣膜和閘極電極，所述閘極絕緣膜與保留 的結晶半導體膜的頂面接觸。 11· 一種半導體裝置之製造方法，包含·· 在基底上形成絕緣膜，所述基底具有絕緣表面，且所 述絕緣膜具有在通道長度方向延伸的開口； 在絕緣膜上和開口之上形成非晶半導體膜； 藉由使雷射沿平行於通道長度方向的方向在非晶半導 體膜上行進以融化非晶半導體膜並將融化的半導體灌A絕 緣膜的開口中來晶化非晶半導體膜以形成結晶半導體膜； 除去在開口中的結晶半導體膜部分之外的結晶半導體 膜；以及 形成閘極絕緣膜和閘極電極，所述閘極絕緣膜與保留 的結晶半導體膜的頂面接觸。 12· —種半導體裝置之製造方法，包含： 在基底上形成絕緣膜，所述基底具有絕緣表面，所述 絕緣膜具有根據島狀半導體膜定位的開口，且所述島狀半 -59- (5) 1261358 導體膜包括薄膜電晶體的通道形成區； 在絕緣膜上和開口之上形成非晶半導體膜； 藉由使雷射沿平行於薄膜電晶體通道長度方向的方向 在非晶半導體膜上行進以融化非晶半導體膜並將融化的半 導體灌入絕緣膜的開口中來晶化非晶半導體膜以形成結晶 半導體膜； 除去在開口中的結晶半導體膜部分之外的結晶半導體 膜；以及 _ 形成閘極絕緣膜和閘極電極，所述閘極絕緣膜與保留 的結晶半導體膜的頂面接觸。 1 3 ·如申請專利範圍第9項之半導體裝置之製造方 法’其中雷射的光源是連續波雷射振蕩器。 ' 1 4 ·如申請專利範圍第1 0項之半導體裝置之製造方 & ’其中雷射的光源是連續波雷射振蕩器。 1 5 ·如申請專利範圍第1 1項之半導體裝置之製造方 法’其中雷射的光源是連續波雷射振蕩器。 H 1 6 ·如申請專利範圍第1 2項之半導體裝置之製造方 . & ’其中雷射的光源是連續波雷射振蕩器。 -60 -
TW092101725A 2002-01-28 2003-01-27 Semiconductor device and method of manufacturing the same TWI261358B (en)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2002019286 2002-01-28
JP2002027497 2002-02-04
JP2002118282 2002-04-19

Publications (2)

Publication Number Publication Date
TW200306009A TW200306009A (en) 2003-11-01
TWI261358B true TWI261358B (en) 2006-09-01

Family

ID=27617304

Family Applications (1)

Application Number Title Priority Date Filing Date
TW092101725A TWI261358B (en) 2002-01-28 2003-01-27 Semiconductor device and method of manufacturing the same

Country Status (5)

Country Link
US (2) US7148092B2 (zh)
JP (8) JP2011101057A (zh)
KR (1) KR101024957B1 (zh)
CN (1) CN100342551C (zh)
TW (1) TWI261358B (zh)

Families Citing this family (70)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4141138B2 (ja) * 2001-12-21 2008-08-27 株式会社半導体エネルギー研究所 半導体装置の作製方法
EP1326273B1 (en) * 2001-12-28 2012-01-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP4011344B2 (ja) * 2001-12-28 2007-11-21 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6933527B2 (en) * 2001-12-28 2005-08-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and semiconductor device production system
JP2003204067A (ja) * 2001-12-28 2003-07-18 Semiconductor Energy Lab Co Ltd 表示装置およびそれを用いた電子機器
US6841797B2 (en) 2002-01-17 2005-01-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device formed over a surface with a drepession portion and a projection portion
US7749818B2 (en) * 2002-01-28 2010-07-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the same
TW200302511A (en) 2002-01-28 2003-08-01 Semiconductor Energy Lab Semiconductor device and method of manufacturing the same
TWI261358B (en) * 2002-01-28 2006-09-01 Semiconductor Energy Lab Semiconductor device and method of manufacturing the same
JP4137460B2 (ja) * 2002-02-08 2008-08-20 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6884668B2 (en) * 2002-02-22 2005-04-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method therefor
CN101217150B (zh) * 2002-03-05 2011-04-06 株式会社半导体能源研究所 半导体元件和使用半导体元件的半导体装置
US6847050B2 (en) * 2002-03-15 2005-01-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor element and semiconductor device comprising the same
TWI303882B (en) * 2002-03-26 2008-12-01 Semiconductor Energy Lab Semiconductor device and method of manufacturing the same
US6930326B2 (en) * 2002-03-26 2005-08-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor circuit and method of fabricating the same
TWI288443B (en) 2002-05-17 2007-10-11 Semiconductor Energy Lab SiN film, semiconductor device, and the manufacturing method thereof
JP2004071696A (ja) * 2002-08-02 2004-03-04 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法
US20050100760A1 (en) * 2003-10-24 2005-05-12 Pentax Corporation White organic electroluminescent device
TWI366218B (en) 2004-06-01 2012-06-11 Semiconductor Energy Lab Method for manufacturing semiconductor device
CN100524659C (zh) * 2004-07-30 2009-08-05 株式会社半导体能源研究所 半导体装置
JP2006261188A (ja) * 2005-03-15 2006-09-28 Seiko Epson Corp 半導体装置の製造方法及び半導体装置
US7439108B2 (en) * 2005-06-16 2008-10-21 International Business Machines Corporation Coplanar silicon-on-insulator (SOI) regions of different crystal orientations and methods of making the same
US7358164B2 (en) * 2005-06-16 2008-04-15 International Business Machines Corporation Crystal imprinting methods for fabricating substrates with thin active silicon layers
US20070026599A1 (en) * 2005-07-27 2007-02-01 Advanced Micro Devices, Inc. Methods for fabricating a stressed MOS device
US7700463B2 (en) * 2005-09-02 2010-04-20 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
JP4807081B2 (ja) * 2006-01-16 2011-11-02 ソニー株式会社 ＧａＮ系化合物半導体から成る下地層の形成方法、並びに、ＧａＮ系半導体発光素子の製造方法
KR100703033B1 (ko) * 2006-03-22 2007-04-09 삼성전자주식회사 반도체 장치 및 그 제조 방법
US7692223B2 (en) * 2006-04-28 2010-04-06 Semiconductor Energy Laboratory Co., Ltd Semiconductor device and method for manufacturing the same
US7863612B2 (en) 2006-07-21 2011-01-04 Semiconductor Energy Laboratory Co., Ltd. Display device and semiconductor device
KR20080065460A (ko) * 2007-01-09 2008-07-14 엘지전자 주식회사 수평 금속 유도 결정화를 이용한 저온 다결정 실리콘광기전력 변환소자의 제조방법
JP2008252068A (ja) 2007-03-08 2008-10-16 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法
US8048749B2 (en) * 2007-07-26 2011-11-01 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
JP2009117424A (ja) * 2007-11-01 2009-05-28 Nitto Denko Corp 配線回路基板の製造方法
KR101675113B1 (ko) 2010-01-08 2016-11-11 삼성전자주식회사 트랜지스터 및 그 제조방법
KR20230141883A (ko) 2010-02-05 2023-10-10 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 및 반도체 장치의 제조 방법
JP6013773B2 (ja) 2011-05-13 2016-10-25 株式会社半導体エネルギー研究所 半導体装置
TWI464603B (zh) * 2011-06-14 2014-12-11 Univ Nat Chiao Tung 熱分析模型建立方法及其非暫時性電腦可讀取紀錄媒體
KR102103913B1 (ko) 2012-01-10 2020-04-23 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
US9129681B2 (en) 2012-04-13 2015-09-08 Sandisk Technologies Inc. Thin film transistor
US9165933B2 (en) 2013-03-07 2015-10-20 Sandisk 3D Llc Vertical bit line TFT decoder for high voltage operation
US9240420B2 (en) 2013-09-06 2016-01-19 Sandisk Technologies Inc. 3D non-volatile storage with wide band gap transistor decoder
JP6615490B2 (ja) * 2014-05-29 2019-12-04 株式会社半導体エネルギー研究所 半導体装置及び電子機器
JP6506520B2 (ja) * 2014-09-16 2019-04-24 株式会社ディスコ ＳｉＣのスライス方法
JP6399913B2 (ja) 2014-12-04 2018-10-03 株式会社ディスコ ウエーハの生成方法
JP6358941B2 (ja) 2014-12-04 2018-07-18 株式会社ディスコ ウエーハの生成方法
JP6391471B2 (ja) 2015-01-06 2018-09-19 株式会社ディスコ ウエーハの生成方法
JP6395633B2 (ja) 2015-02-09 2018-09-26 株式会社ディスコ ウエーハの生成方法
JP6395632B2 (ja) 2015-02-09 2018-09-26 株式会社ディスコ ウエーハの生成方法
JP6429715B2 (ja) 2015-04-06 2018-11-28 株式会社ディスコ ウエーハの生成方法
JP6494382B2 (ja) 2015-04-06 2019-04-03 株式会社ディスコ ウエーハの生成方法
JP6425606B2 (ja) 2015-04-06 2018-11-21 株式会社ディスコ ウエーハの生成方法
JP6472333B2 (ja) 2015-06-02 2019-02-20 株式会社ディスコ ウエーハの生成方法
JP6482389B2 (ja) * 2015-06-02 2019-03-13 株式会社ディスコ ウエーハの生成方法
JP6552898B2 (ja) * 2015-07-13 2019-07-31 株式会社ディスコ 多結晶ＳｉＣウエーハの生成方法
JP6482423B2 (ja) 2015-07-16 2019-03-13 株式会社ディスコ ウエーハの生成方法
JP6482425B2 (ja) 2015-07-21 2019-03-13 株式会社ディスコ ウエーハの薄化方法
US10985278B2 (en) 2015-07-21 2021-04-20 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
JP6472347B2 (ja) 2015-07-21 2019-02-20 株式会社ディスコ ウエーハの薄化方法
WO2017086381A1 (ja) * 2015-11-17 2017-05-26 大日本印刷株式会社 加熱電極装置、通電加熱ガラス、発熱板、乗り物、建築物用窓、導電体付きシート、導電性パターンシート、導電性発熱体、合わせガラスおよび導電性発熱体の製造方法
JP6602207B2 (ja) * 2016-01-07 2019-11-06 株式会社ディスコ ＳｉＣウエーハの生成方法
JP6690983B2 (ja) 2016-04-11 2020-04-28 株式会社ディスコ ウエーハ生成方法及び実第２のオリエンテーションフラット検出方法
JP2018093046A (ja) * 2016-12-02 2018-06-14 株式会社ディスコ ウエーハ生成方法
JP6773539B2 (ja) * 2016-12-06 2020-10-21 株式会社ディスコ ウエーハ生成方法
JP6858587B2 (ja) 2017-02-16 2021-04-14 株式会社ディスコ ウエーハ生成方法
CN110190063B (zh) 2018-07-02 2021-10-12 京东方科技集团股份有限公司 阵列基板及其制作方法、显示装置
CN109256429B (zh) * 2018-08-03 2021-01-26 Tcl华星光电技术有限公司 氧化物半导体薄膜晶体管及其制作方法
CN109360858A (zh) * 2018-09-28 2019-02-19 合肥鑫晟光电科技有限公司 薄膜晶体管、显示基板及修复方法、显示装置
CN110137261A (zh) * 2018-10-29 2019-08-16 京东方科技集团股份有限公司 薄膜晶体管及其制备方法、阵列基板和显示装置
JP7262210B2 (ja) * 2018-11-21 2023-04-21 東京エレクトロン株式会社 凹部の埋め込み方法
CN109830486A (zh) * 2019-02-26 2019-05-31 绵阳京东方光电科技有限公司 一种显示面板和显示装置

Family Cites Families (113)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4385937A (en) * 1980-05-20 1983-05-31 Tokyo Shibaura Denki Kabushiki Kaisha Regrowing selectively formed ion amorphosized regions by thermal gradient
JPS5723217A (en) 1980-07-18 1982-02-06 Fujitsu Ltd Manufacture of semiconductor device
US4330363A (en) 1980-08-28 1982-05-18 Xerox Corporation Thermal gradient control for enhanced laser induced crystallization of predefined semiconductor areas
JPS5815226A (ja) 1981-07-20 1983-01-28 Nec Corp レ−ザアニ−リング法
JPS5886717A (ja) 1981-11-18 1983-05-24 Nec Corp 単結晶シリコン膜形成法
JPS58130517A (ja) * 1982-01-29 1983-08-04 Hitachi Ltd 単結晶薄膜の製造方法
JPS58151042A (ja) 1982-03-03 1983-09-08 Fujitsu Ltd 半導体装置の製造方法
JPS60143666A (ja) * 1983-12-29 1985-07-29 Hitachi Ltd マトリツクス型半導体装置
JPS61125169A (ja) * 1984-11-22 1986-06-12 Agency Of Ind Science & Technol 半導体装置の製造方法
US4597060A (en) * 1985-05-01 1986-06-24 Texas Instruments Incorporated EPROM array and method for fabricating
JPH0810668B2 (ja) 1985-10-31 1996-01-31 旭硝子株式会社 多結晶シリコン膜の製造方法
JP2582794B2 (ja) * 1987-08-10 1997-02-19 株式会社東芝 半導体装置及びその製造方法
JPH01162376A (ja) * 1987-12-18 1989-06-26 Fujitsu Ltd 半導体装置の製造方法
FR2634318B1 (fr) * 1988-07-13 1992-02-21 Commissariat Energie Atomique Procede de fabrication d'une cellule de memoire integree
JPH02143417A (ja) 1988-11-24 1990-06-01 Sharp Corp 半導体装置の製造方法
JP2632995B2 (ja) * 1989-01-18 1997-07-23 日本電信電話株式会社 半導体装置およびその製造方法
JPH03288475A (ja) 1990-04-04 1991-12-18 Seiko Instr Inc 半導体装置の製造方法
JP3150334B2 (ja) 1990-11-15 2001-03-26 セイコーエプソン株式会社 液晶パネル
JP2794499B2 (ja) * 1991-03-26 1998-09-03 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2851968B2 (ja) * 1991-04-26 1999-01-27 キヤノン株式会社 改良された絶縁ゲート型トランジスタを有する半導体装置及びその製造方法
KR100269350B1 (ko) 1991-11-26 2000-10-16 구본준 박막트랜지스터의제조방법
TW222345B (en) * 1992-02-25 1994-04-11 Semicondustor Energy Res Co Ltd Semiconductor and its manufacturing method
JP2572003B2 (ja) * 1992-03-30 1997-01-16 三星電子株式会社 三次元マルチチャンネル構造を有する薄膜トランジスタの製造方法
US5403762A (en) 1993-06-30 1995-04-04 Semiconductor Energy Laboratory Co., Ltd. Method of fabricating a TFT
JPH06244208A (ja) 1993-02-19 1994-09-02 Nippondenso Co Ltd 半導体装置の製造方法
JPH06275640A (ja) * 1993-03-22 1994-09-30 Semiconductor Energy Lab Co Ltd 薄膜トランジスタおよびその作製方法
US5292683A (en) * 1993-06-09 1994-03-08 Micron Semiconductor, Inc. Method of isolating semiconductor devices and arrays of memory integrated circuitry
JP3450376B2 (ja) * 1993-06-12 2003-09-22 株式会社半導体エネルギー研究所 半導体装置の作製方法
US5985704A (en) * 1993-07-27 1999-11-16 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a semiconductor device
JPH07335904A (ja) 1994-06-14 1995-12-22 Semiconductor Energy Lab Co Ltd 薄膜半導体集積回路
TW264575B (zh) 1993-10-29 1995-12-01 Handotai Energy Kenkyusho Kk
JP3431033B2 (ja) 1993-10-29 2003-07-28 株式会社半導体エネルギー研究所 半導体作製方法
JPH07147233A (ja) * 1993-11-24 1995-06-06 Agency Of Ind Science & Technol 半導体薄膜の製造方法
TW272319B (zh) 1993-12-20 1996-03-11 Sharp Kk
US6700133B1 (en) * 1994-03-11 2004-03-02 Semiconductor Energy Laboratory Co., Ltd. Method for producing semiconductor device
JP3150840B2 (ja) * 1994-03-11 2001-03-26 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3428124B2 (ja) * 1994-03-15 2003-07-22 三菱電機株式会社 Ｍｉｓ型トランジスタおよびその製造方法
US6906383B1 (en) * 1994-07-14 2005-06-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacture thereof
TW321731B (zh) * 1994-07-27 1997-12-01 Hitachi Ltd
JP3464287B2 (ja) 1994-09-05 2003-11-05 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3378414B2 (ja) * 1994-09-14 2003-02-17 株式会社東芝 半導体装置
US5712191A (en) * 1994-09-16 1998-01-27 Semiconductor Energy Laboratory Co., Ltd. Method for producing semiconductor device
JPH0897431A (ja) 1994-09-28 1996-04-12 Fuji Xerox Co Ltd 半導体装置およびその製造方法
US5942768A (en) * 1994-10-07 1999-08-24 Semionductor Energy Laboratory Co., Ltd. Semiconductor device having improved crystal orientation
JP3727034B2 (ja) 1995-01-13 2005-12-14 株式会社半導体エネルギー研究所 レーザー照射装置
US5854803A (en) 1995-01-12 1998-12-29 Semiconductor Energy Laboratory Co., Ltd. Laser illumination system
JP3216861B2 (ja) 1995-04-10 2001-10-09 シャープ株式会社 多結晶シリコン膜の形成方法および薄膜トランジスタの製造方法
TW297138B (zh) * 1995-05-31 1997-02-01 Handotai Energy Kenkyusho Kk
JPH0974205A (ja) * 1995-09-04 1997-03-18 Semiconductor Energy Lab Co Ltd 薄膜トランジスタ及びその作製方法
US5770263A (en) * 1995-11-08 1998-06-23 Micron Technology, Inc. Method for in situ removal of particulate residues resulting from hydrofluoric acid cleaning treatments
US6599790B1 (en) * 1996-02-15 2003-07-29 Semiconductor Energy Laboratory Co., Ltd Laser-irradiation method and laser-irradiation device
JP3841910B2 (ja) 1996-02-15 2006-11-08 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3522441B2 (ja) * 1996-03-12 2004-04-26 株式会社半導体エネルギー研究所 半導体装置
JPH09283762A (ja) * 1996-04-15 1997-10-31 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
JP4103968B2 (ja) 1996-09-18 2008-06-18 株式会社半導体エネルギー研究所 絶縁ゲイト型半導体装置
JP3597331B2 (ja) 1996-10-24 2004-12-08 株式会社半導体エネルギー研究所 半導体装置の作製方法
TW451284B (en) 1996-10-15 2001-08-21 Semiconductor Energy Lab Semiconductor device and method of manufacturing the same
JP3645377B2 (ja) 1996-10-24 2005-05-11 株式会社半導体エネルギー研究所 集積回路の作製方法
JP3284899B2 (ja) * 1996-10-17 2002-05-20 松下電器産業株式会社 半導体素子及びその製造方法
US5933735A (en) 1997-01-16 1999-08-03 United Microelectronics Corp. Semiconductor read-only memory device and method of fabricating the same
JPH11121753A (ja) 1997-10-14 1999-04-30 Hitachi Ltd 半導体装置及びその製造方法
JP3129264B2 (ja) * 1997-12-04 2001-01-29 日本電気株式会社 化合物半導体電界効果トランジスタ
JPH11177102A (ja) 1997-12-08 1999-07-02 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
EP1049144A4 (en) 1997-12-17 2006-12-06 Matsushita Electronics Corp THIN SEMICONDUCTOR LAYER, METHOD AND DEVICE THEREOF, SEMICONDUCTOR COMPONENT AND METHOD FOR MANUFACTURING SAME
JP2000068520A (ja) 1997-12-17 2000-03-03 Matsushita Electric Ind Co Ltd 半導体薄膜、その製造方法、および製造装置、ならびに半導体素子、およびその製造方法
JP4931267B2 (ja) 1998-01-29 2012-05-16 ルネサスエレクトロニクス株式会社 半導体装置
KR100271813B1 (ko) 1998-09-28 2000-11-15 구본준 실리콘 박막을 결정화하는 방법과 이를 이용한 박막트랜지스터및 그 제조방법
JP2000150896A (ja) * 1998-11-16 2000-05-30 Sharp Corp 薄膜トランジスタおよびその製造方法
JP2000183351A (ja) 1998-12-11 2000-06-30 Sony Corp 薄膜半導体装置の製造方法
TW457553B (en) 1999-01-08 2001-10-01 Sony Corp Process for producing thin film semiconductor device and laser irradiation apparatus
JP4053691B2 (ja) 1999-06-29 2008-02-27 三井化学株式会社 ホスフィンオキシド化合物およびその製造方法
US6617226B1 (en) * 1999-06-30 2003-09-09 Kabushiki Kaisha Toshiba Semiconductor device and method for manufacturing the same
JP2001015591A (ja) * 1999-06-30 2001-01-19 Toshiba Corp 半導体装置の製造方法・半導体装置
TW544743B (en) 1999-08-13 2003-08-01 Semiconductor Energy Lab Method of manufacturing a semiconductor device
JP3897965B2 (ja) 1999-08-13 2007-03-28 株式会社半導体エネルギー研究所 レーザー装置及びレーザーアニール方法
JP4646368B2 (ja) * 1999-08-31 2011-03-09 株式会社半導体エネルギー研究所 液晶表示装置の作製方法
JP2001091941A (ja) 1999-09-20 2001-04-06 Seiko Epson Corp 液晶表示装置およびこれを用いた電子機器
US6410368B1 (en) 1999-10-26 2002-06-25 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device with TFT
JP2001147446A (ja) 1999-11-19 2001-05-29 Hitachi Ltd 液晶表示装置とその製造方法
GB9927287D0 (en) 1999-11-19 2000-01-12 Koninkl Philips Electronics Nv Top gate thin film transistor and method of producing the same
JP4836333B2 (ja) 2000-01-28 2011-12-14 株式会社半導体エネルギー研究所 半導体装置
US6780687B2 (en) * 2000-01-28 2004-08-24 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device having a heat absorbing layer
JP2001274433A (ja) 2000-03-24 2001-10-05 Japan Steel Works Ltd:The シリコン膜の結晶化方法及び多結晶シリコン膜の製造方法並びに多結晶シリコン膜を用いたディバイス
JP3543946B2 (ja) * 2000-04-14 2004-07-21 日本電気株式会社 電界効果型トランジスタ及びその製造方法
JP5057613B2 (ja) 2000-04-27 2012-10-24 株式会社半導体エネルギー研究所 半導体装置及び電子機器
US6747289B2 (en) 2000-04-27 2004-06-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of fabricating thereof
US7662677B2 (en) 2000-04-28 2010-02-16 Semiconductor Energy Laboratory Co., Ltd. Method of fabricating semiconductor device
JP2001324723A (ja) 2000-05-12 2001-11-22 Semiconductor Energy Lab Co Ltd 半導体装置及びその製造方法。
US6746901B2 (en) * 2000-05-12 2004-06-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of fabricating thereof
JP4683761B2 (ja) 2000-05-12 2011-05-18 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2001332741A (ja) * 2000-05-25 2001-11-30 Sony Corp 薄膜トランジスタの製造方法
JP2001338987A (ja) * 2000-05-26 2001-12-07 Nec Microsystems Ltd Ｍｏｓトランジスタのシャロートレンチ分離領域の形成方法
US7078321B2 (en) 2000-06-19 2006-07-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the same
JP4058751B2 (ja) 2000-06-20 2008-03-12 日本電気株式会社 電界効果型トランジスタの製造方法
JP2002118255A (ja) * 2000-07-31 2002-04-19 Toshiba Corp 半導体装置およびその製造方法
JP2002151688A (ja) * 2000-08-28 2002-05-24 Mitsubishi Electric Corp Ｍｏｓ型半導体装置およびその製造方法
JP4044276B2 (ja) * 2000-09-28 2008-02-06 株式会社東芝 半導体装置及びその製造方法
US6413802B1 (en) * 2000-10-23 2002-07-02 The Regents Of The University Of California Finfet transistor structures having a double gate channel extending vertically from a substrate and methods of manufacture
JP2002208705A (ja) * 2001-01-09 2002-07-26 Mitsubishi Electric Corp 半導体装置及びその製造方法
JP2002324808A (ja) 2001-01-19 2002-11-08 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
TW586141B (en) 2001-01-19 2004-05-01 Semiconductor Energy Lab Semiconductor device and method of manufacturing the same
JP4071005B2 (ja) 2001-01-29 2008-04-02 株式会社半導体エネルギー研究所 半導体装置の作製方法
US7115453B2 (en) 2001-01-29 2006-10-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method of the same
US6602758B2 (en) 2001-06-15 2003-08-05 Agere Systems, Inc. Formation of silicon on insulator (SOI) devices as add-on modules for system on a chip processing
JP4141138B2 (ja) * 2001-12-21 2008-08-27 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6933527B2 (en) * 2001-12-28 2005-08-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and semiconductor device production system
EP1326273B1 (en) * 2001-12-28 2012-01-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US6841797B2 (en) * 2002-01-17 2005-01-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device formed over a surface with a drepession portion and a projection portion
TWI261358B (en) 2002-01-28 2006-09-01 Semiconductor Energy Lab Semiconductor device and method of manufacturing the same
US7749818B2 (en) 2002-01-28 2010-07-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the same
TW200302511A (en) 2002-01-28 2003-08-01 Semiconductor Energy Lab Semiconductor device and method of manufacturing the same
US6930326B2 (en) * 2002-03-26 2005-08-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor circuit and method of fabricating the same
US6780694B2 (en) * 2003-01-08 2004-08-24 International Business Machines Corporation MOS transistor

Also Published As

Publication number Publication date
JP6726731B2 (ja) 2020-07-22
TW200306009A (en) 2003-11-01
CN100342551C (zh) 2007-10-10
US7795734B2 (en) 2010-09-14
JP6077052B2 (ja) 2017-02-08
JP2011101057A (ja) 2011-05-19
JP5891273B2 (ja) 2016-03-22
JP2022031312A (ja) 2022-02-18
JP2019068092A (ja) 2019-04-25
CN1435897A (zh) 2003-08-13
JP2017005263A (ja) 2017-01-05
US20030141505A1 (en) 2003-07-31
JP6298121B2 (ja) 2018-03-20
JP2020061582A (ja) 2020-04-16
KR20030064654A (ko) 2003-08-02
US20070085080A1 (en) 2007-04-19
US7148092B2 (en) 2006-12-12
JP2014239246A (ja) 2014-12-18
JP2015181186A (ja) 2015-10-15
JP2018067732A (ja) 2018-04-26
KR101024957B1 (ko) 2011-03-25

Similar Documents

Publication Publication Date Title
TWI261358B (en) Semiconductor device and method of manufacturing the same
JP6526778B2 (ja) 表示パネル、電子機器
JP4137460B2 (ja) 半導体装置の作製方法
JP2003051446A (ja) 半導体装置の作製方法
US20050255639A1 (en) Complementary thin film transistor circuit, electro-optical device, and electronic apparatus
JP2003173968A (ja) 半導体装置の作製方法
JP4780860B2 (ja) 半導体装置の作製方法
JP4137461B2 (ja) 半導体装置の作製方法
JP4397599B2 (ja) 半導体装置の作製方法
JP2004006644A (ja) 半導体装置及びその作製方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees