CN101807588A - 半导体装置 - Google Patents

半导体装置 Download PDF

Info

Publication number
CN101807588A
CN101807588A CN200910145815A CN200910145815A CN101807588A CN 101807588 A CN101807588 A CN 101807588A CN 200910145815 A CN200910145815 A CN 200910145815A CN 200910145815 A CN200910145815 A CN 200910145815A CN 101807588 A CN101807588 A CN 101807588A
Authority
CN
China
Prior art keywords
film
thin
semiconductor device
laser
semiconductor film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN200910145815A
Other languages
English (en)
Inventor
山崎舜平
田中幸一郎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of CN101807588A publication Critical patent/CN101807588A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • H01L27/1285—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor using control of the annealing or irradiation parameters, e.g. using different scanning direction or intensity for different transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02672—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using crystallisation enhancing elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H01L21/02683—Continuous wave laser beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H01L21/02686—Pulsed laser beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02691—Scanning of a beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1296—Multistep manufacturing methods adapted to increase the uniformity of device parameters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H01L29/78621—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile

Abstract

当用常规的脉冲激光照射半导体膜时，在半导体膜的表面上引起称作脊的不平坦。在顶栅型TFT的情况下，元件的特性根据脊而改变，具体地说，有在彼此电学并联的多个薄膜晶体管中存在变化的问题。根据本发明，在制造包括多个薄膜晶体管的电路时，增大通过用连续波激光照射半导体膜熔化的区域(不包括微晶区域)的宽度LP，并且在一个区域中设置多个薄膜晶体管(彼此并联电连接)的有源层。

Description

半导体装置
(本申请是申请号为200580025836.6、发明名称为“半导体装置”的中国申请的分案申请。)
技术领域
本发明涉及具有包括薄膜晶体管(下文称作TFT)的电路的半导体装置及其制造方法。例如，本发明涉及具有电光装置作为其组件的电子装置，所述电光装置典型地是液晶显示器面板或者具有有机发光元件的发光显示装置。
本说明书中的半导体装置是指可以使用半导体特性工作并且包括所有类型的装置，例如电光装置、半导体电路和电子装置的一般装置。
背景技术
最近几年，使用在具有绝缘表面的衬底上面形成的半导体薄膜(大约几纳米至几百纳米厚度)形成薄膜晶体管(TFT)的技术已经引起关注。薄膜晶体管广泛地应用于例如IC或电光装置的电子装置，并且特别是作为快速图像显示装置的开关元件而被发展。
首先，使用多晶半导体膜形成的薄膜晶体管(TFT)的迁移率比使用无定形半导体膜形成的TFT的迁移率两个数量级或更高，并且具有可以将半导体显示装置中的像素部分和外围驱动电路集成在同一衬底上的优点。通过使用激光退火方法可以在廉价的玻璃衬底上形成多晶半导体膜。
作为激光退火方法中所用的激光振荡器，根据振荡方法有两种类型：脉冲激光振荡器和连续波激光振荡器。以受激准分子激光器为代表的脉冲激光器每单位时间的输出功率大约比连续波激光器高三到六倍。因此，通过使用光学系统将束斑(激光束实际上照射到要照射的物体表面上的区域)定形成边长为几厘米的矩形斑或者长度为100mm或更长的线形斑，可以增加激光照射的通量，来有效地向半导体膜进行激光照射。为此，脉冲激光器已经主要用于使半导体膜结晶化。
注意此处使用的术语“线形”不是指严格意义上的线，而是指具有大长宽比的矩形(或者拉长的椭圆形)。例如，将长宽比为2或更大(优选10～10000)的矩形束斑称作线性束斑。应当注意线性包括在矩形中。
参考文献1(日本专利第3276900号)描述了一种使用脉冲激光器的技术，其中，关于每个均具有成为工作设计值的沟道宽度W的两个沟道形成区(CH)，使W和两个沟道形成区之间的间距WA的总值大于脉冲激光器的间距P。
发明内容
受激准分子激光器广泛地用作脉冲激光器。但是，受激准分子激光器难以极大地增加与其输出功率有关的激光束的横截面积。因此，激光束(以下也称作激光)被变形成带状或者线状，并且彼此重叠地扫描，以照射衬底的整个表面。晶体的晶粒大小因受扫描时激光束能量分布的影响而变得不均匀。
如此由脉冲激光束结晶化了的半导体膜包括大量位置和大小随机的晶粒。与晶粒内部不同，晶粒间的界面(晶粒晶界)包括无限数量的由于晶体缺陷或无定形结构所引起的俘获中心或复合中心。当载流子在俘获中心被俘获时，晶粒晶界的电势增加并且变成对载流子的势垒，因而引起载流子传输性质降低的问题。
在向半导体膜上发射脉冲激光的情况下，脉冲激光一照射半导体膜，其表面就熔化。此后，因向衬底的热传导而熔化的半导体膜从衬底一侧被冷却并凝结。尽管在这种凝结过程中半导体膜再结晶成为具有大晶粒尺寸的晶体结构的半导体膜，但是因半导体膜已经被熔化过并且它们的体积已经变大而在半导体膜的表面上引起称作脊(ridge)的不平坦。特别是在顶栅(top-gate)型TFT的情况下，具有脊的表面变成与栅绝缘膜接触的界面，因此元件特性因脊而改变。
由于上述原因，有引起集成在显示装置等中的驱动薄膜晶体管的工作特性的变化，从而产生显示不匀(mura)的问题。具体地说，在多个彼此并联电连接的薄膜晶体管间的变化是个问题。另外，在形成其中集成了具有薄膜晶体管的电路的CPU等的情况下，也有引起薄膜晶体管的工作特性的变化并且难以进行均匀工作的问题。
涉及使用连续波激光器结晶半导体膜的技术最近已经引起关注。在连续波激光器的情况下，与常规脉冲激光器不同，当激光束在一个方向上扫描来照射半导体膜时，可能在扫描方向上连续生长晶体并且形成包括在扫描方向上延长的单晶晶粒的聚集。因此，不会产生不平坦、即脊。通过上述方法，可以形成几乎不存在至少与TFT的沟道方向相交叉的晶界的半导体膜。
本发明的一个方面是在制造包括多个薄膜晶体管的电路时，增加了通过用连续波激光照射半导体膜而被熔化了的区域(不包括微晶区域)的宽度LP，并且在一个区域中设置了多个薄膜晶体管(彼此并联电连接)的有源层。
作为包括多个薄膜晶体管的电路，典型地给出CMOS电路、NMOS电路、PMOS电路等。可以使用CMOS电路、NMOS电路或PMOS电路来制造反相电路、NAND(与非)电路、AND(与门)电路、NOR(或非)电路、OR(或)电路、移位寄存器电路、取样电路、D/A变换器电路、A/D变换器电路、锁存电路、缓冲电路等。另外，通过组合这些电路可以构建存储元件，例如SRAM或DRAM、或者其它元件。
当用连续波激光照射半导体膜时，在照射区和非照射区之间形成具有小晶粒尺寸的微晶区。在相对置的两侧形成微晶区，以夹着具有较大晶体的晶体区。另外，当用激光照射半导体膜的整个表面时，优选扫描激光，使得这些微晶区彼此重叠。
本说明书中的间距是指包括在一侧的一个微晶区的照射区的宽度。此外，激光束宽度LP是指不包括微晶区的照射区的宽度，换句话说，是相邻的微晶区之间的距离(具有较大晶体的晶体区的宽度)。另外，激光束的总宽度是指包括相对着的两侧的两个微晶区的照射区域的宽度，换句话说，是被照射表面上的激光束形状的总宽度。
在本说明书中公开的本发明的结构是一种半导体装置，其中在具有绝缘表面的衬底上形成半导体薄膜，并且用连续波激光束照射以熔化并冷却半导体薄膜使之再结晶，并且所述装置包括每个都使用半导体薄膜作为有源层的多个薄膜晶体管；其中所述多个薄膜晶体管彼此并联电连接，并且其中WC和WS的总和小于连续波激光束的宽度LP，其中WC是多个薄膜晶体管中沟道形成区宽度的和而WS是沟道形成区之间的间隔。
在并列设置至少两个薄膜晶体管的情况下，本发明的另一种结构是一种半导体装置，其中在具有绝缘表面的衬底上形成半导体薄膜，并且用连续波激光束照射以熔化并冷却半导体膜使之再结晶，并且所述装置包括每个都使用半导体薄膜作为有源层的多个薄膜晶体管；其中所述多个薄膜晶体管中至少两个薄膜晶体管彼此并联电连接，并且其中W1+W2+W3的和，即在第一薄膜晶体管中的沟道形成区的宽度W1、第一薄膜晶体管中的沟道形成区和在与第一薄膜晶体管的沟道相邻位置处形成的第二薄膜晶体管中的沟道形成区之间的间隔W2、以及第二薄膜晶体管中的沟道形成区的宽度W3之和，小于连续波激光束的宽度LP。
在本发明中，可以使用重复率为10MHz或更高的脉冲激光器(也称作准CW激光器)来代替连续波(CW)激光器。所述重复率远高于常规脉冲激光器的几十至几百Hz的重复率。据说在用脉冲激光照射半导体膜后使半导体膜完全固化需要几十至几百ns。当脉冲激光具有10MHz或更高的重复率时，在半导体膜已经由前面的激光熔化后，可以在半导体膜固化前用脉冲激光照射半导体膜。
因此，与使用常规脉冲激光的情况不同，固相和液相间的界面可以在半导体膜中连续移动，并且形成具有在扫描方向上连续生长的晶粒的半导体膜。具体地说，可以形成晶粒的聚集，每个晶粒在扫描方向上具有10～30μm、优选10～60μm的宽度并且在与扫描方向垂直的方向上具有约1～5μm的宽度。
与连续波激光器相比，准CW激光器可以显著地增大束斑的面积、抑制对玻璃衬底的热损伤、使晶体在扫描方向上连续生长，并且形成在扫描方向上延长的单晶的聚集。
本发明的另一种结构是一种半导体装置，其中在具有绝缘表面的衬底上形成半导体薄膜，并且用重复率为大于等于10MHz且小于等于100GHz的脉冲激光束照射以熔化并冷却半导体膜使之再结晶，并且所述装置包括每个都使用半导体薄膜作为有源层的多个薄膜晶体管；其中所述多个薄膜晶体管彼此并联电连接，并且其中WC和WS的总和小于脉冲激光束的宽度LP，其中WC是多个薄膜晶体管中沟道形成区宽度的和而WS是沟道形成区之间的间隔。
本发明的另一种结构是一种半导体装置，其中在具有绝缘表面的衬底上面形成半导体薄膜，并且用重复率大于等于10MHz且小于等于100GHz的脉冲激光束照射以熔化并冷却半导体膜使之再结晶，并且所述装置包括每个都使用半导体薄膜作为有源层的多个薄膜晶体管；其中所述多个薄膜晶体管中的至少两个薄膜晶体管彼此并联电连接，并且其中W1+W2+W3的和，即第一薄膜晶体管中的沟道形成区的宽度W1、第一薄膜晶体管中的沟道形成区和在与第一薄膜晶体管的沟道相邻位置处形成的第二薄膜晶体管中的沟道形成区之间的间隔W2、以及第二薄膜晶体管中的沟道形成区的宽度W3之和，小于脉冲激光束的宽度LP。
本发明的一个特征是在上述结构中，以相等的间隔设置所述多个薄膜晶体管。
本发明中使用的CW激光器没有具体限制，并且可以使用YAG激光器、YVO4激光器、GdVO4激光器、YLF激光器、或Ar激光器。
可以使用任意激光器作为准CW激光器，只要它可以发射20ps或更小脉冲宽度的极短脉冲激光束即可。例如，可以使用受激准分子激光器、Ar激光器、Kr激光器、CO2激光器、YAG激光器、Y2O3激光器、YVO4激光器、YLF激光器、YAlO3激光器、玻璃激光器、红宝石激光器、变石激光器、Ti:蓝宝石激光器、铜蒸气激光器或金蒸气激光器等。
当使用本发明的制造结晶半导体膜的方法制造结晶半导体膜时，可以获得高产量的、具有优良特性的结晶半导体膜。另外，当使用通过本发明的制造结晶半导体膜的方法结晶的结晶半导体膜制造半导体元件时，可以降低半导体膜元件之间的特性变化。
附图说明
图1A～1C是根据本发明一个方面(实施方式1)的俯视图和剖视图；
图2A和2B分别是根据本发明一个方面(实施方式2)的俯视图；
图3是激光照射设备；
图4是激光束在半导体膜表面上的扫描路径；
图5A～5C是激光照射方法和半导体装置的制造方法；
图6A～6D是激光照射方法和半导体装置的制造方法；
图7A～7D是激光照射方法和半导体装置的制造方法；
图8是发光装置中的驱动电路和像素的结构，该发光装置是使用激光照射设备形成的一个半导体显示装置；
图9A和9B分别是发光元件的剖视图；
图10是发光组件的俯视图；
图11A和11B分别显示了电子装置的一个实例；以及
图12A～12E分别显示了电子装置的一个实例。
(附图标记说明)
11：激光束，12：扫描方向，13：非照射区(无定形)，14a：照射区(晶体)，14b：照射区(微晶体)；15a：要成为沟道的区域，15b：要成为有源层的区域，16a：第一半导体层，16b：第二半导体层，17：栅布线，18：源布线，19：漏布线，20：衬底，21a：氧化氮化硅膜，21b：氮氧化硅，22：源区，23：漏区，24a：第一绝缘膜，24b：第二绝缘膜，25：层间绝缘膜，31：激光束，32：扫描方向，33：非照射区(无定形)，34a：照射区(晶体)，34b：照射区(微晶体)；35a：要成为沟道的区域，35b：要成为有源层的区域，36a：第一半导体层，36b：第二半导体层，36c：第三半导体层，37：栅布线，38：源布线，39：漏布线，101：激光振荡器，102：非线性光学元件，103：反射镜，104：透镜，105：衬底，106：半导体膜，107：样品台，108：用于X轴的单轴向机器人，109：用于Y轴的单轴向机器人，110：束斑，401：第一衬底，403：第二衬底，404：TFT，405：透明的保护层，410：平坦化膜，411：层间绝缘膜，412：反射电极，413：透明电极，414：包含有机化合物的层，415：透明电极，416：透明保护层，417：填充物，419：绝缘体，500：衬底，501：基膜，502：半导体膜，503：半导体膜，505：透明保护层，506：光学膜，507：岛形半导体膜，508：岛形半导体膜，509：岛形半导体膜，510：平坦化膜，511：层间绝缘膜，513：透明电极，514：包含有机化合物的层，515：透明电极，516：透明保护层，517：填充物，519：绝缘体，520：半导体膜，521：半导体膜，522：氧化膜，523：半导体膜，524：岛形半导体膜，525：岛形半导体膜，526：岛形半导体膜，530：半导体膜，531：半导体膜，532：氧化硅膜，533：掺杂磷的区域，534：岛形半导体膜，535：岛形半导体膜，536：岛形半导体膜，538：激光，540：掩模，1201：源极侧驱动电路，1202：像素部分，1203：栅极侧驱动电路，1204：密封衬底，1205：密封材料，1207：连接区，1208：端子部分，1209：FPC，1210：衬底，2001：外壳，2002：支架2002，2003：显示部分，2004：扬声器部分，2005：成像部分，2006：视频输入终端，2101：主体，2102：显示部分，2103：图像部分，2104：操作键，2106：快门，2201：主体，2202：外壳，2203：显示部分，2204：键盘，2205：外部连接端口，2206：鼠标，2401：主体，2402：外壳，2403：显示部分A，2404：显示部分B，2405：记录介质装载部分，2406：操作键，2407：扬声器部分，2701：主体，2702：外壳，2703a：显示部分，2703b：显示部分，2704：音频输入部分，2705：音频输出部分，2706a：操作键，2706b：操作键，2706c：操作键，2708：天线，6000：衬底，6001：基膜，6002：薄膜晶体管，6003：岛形半导体膜，6004：栅绝缘膜，6005：栅电极，6006：第一层间绝缘膜，6007：第二层间绝缘膜，6008：第三层间绝缘膜，6009：第四层间绝缘膜，6010：第一电极，6011：电致发光层，6012：第三电极，6013：发光元件，6014：有机树脂膜，6015：开口部分，6016：保护膜，6017：连接电极，6018：岛形半导体膜，6019：岛形半导体膜，6020：薄膜晶体管，6021：栅电极，6022：源电极，6023：漏电极，6024：第二电极
具体实施方式
下文将参考附图说明根据本发明的实施方式。本发明可以以许多不同的方式实施，并且本领域技术人员容易理解可以在许多方面修改本文所公开的方式和细节而不会背离本发明的精神和范围。应当注意本发明不应解释为局限于下面给出的实施方式的说明。
实施方式1
参考图1A～1C说明在衬底上形成的半导体膜表面上扫描CW激光束的状态和所制造的TFT。
图1A是显示激光束11在无定形半导体膜表面上的扫描状态的俯视图。激光束11具有伸长的椭圆形束斑并且在由图中箭头所示的扫描方向12上扫描，以部分地形成晶体区。
尽管图1A中未显示，但是因为图中显示了形成顶栅型TFT的实例，在具有绝缘表面的衬底上方形成了基础绝缘膜并且在其上形成了无定形半导体膜。
在无定形半导体膜的结晶化过程中，在本实施方式中使用连续波固态激光器并且将具有基波的二次、三次或四次谐波的激光束发射到半导体膜上，以获得具有大晶粒尺寸的晶体。典型地，例如优选使用Nd:YVO4激光器(基波为1064nm)的二次谐波(532nm)或三次谐波(355nm)。具体地说，通过非线性光学元件将从连续波YVO4激光器发射的激光束转换成谐波，从而获得输出功率为10W的激光束。作为谐振器的一个实例，在谐振器中包括YVO4晶体和非线性光学元件来发出谐波。然后，优选通过光学系统将激光束在被照射的表面上定形(shaping)成矩形或者椭圆形束斑，从而用激光束照射物体。在此情况下，需要大约0.01～100MW/cm2(优选为0.1～10MW/cm2)的功率密度。
作为扫描激光的方法，有如下方法：固定作为加工对象的衬底而移动激光照射位置的照射系统移动方法；固定激光照射位置而移动衬底的加工对象移动方法；以及组合这两种方法的方法。在任何情况下，需要控制每个激光束斑相对于半导体膜的移动方向。在本实施方式中，相对于激光以大约10～2000cm/sec的速率移动要被激光照射的无定形半导体膜。当衬底膨胀时，优选根据该膨胀通过操作自动聚焦机构来进行激光照射。
形成了由激光照射在扫描方向上生长的晶粒的区域14a具有非常优良的结晶度。因此，当该区域用于TFT的沟道形成区时，可以期望非常高的迁移率或者导通电流。
如图1A中所示，优选按照使成为后面要形成的TFT沟道的区域15a位于照射区域14a内部的方式来设计。具体地说，如图1B的俯视图中所示，当将两个TFT并行设置成彼此电连接时，要成为两个TFT的沟道的区域位于照射区域14a的内部。在图1B中，两个TFT设置在与扫描方向垂直的方向上。换句话说，本发明的一个特征是照射区域14a的宽度LP大于第一TFT的沟道宽度W1、第二TFT的沟道宽度W3以及两个沟道之间的间隔W2之和(W1+W2+W3)。
在照射区域14a和非照射区域13之间的区域中，形成要成为微晶14b的照射区域。以使其不与要成为有源层15b的区域重叠的方式形成照射区域14b，这是因为不希望将要成为微晶14b的照射区域用作TFT的有源层的一部分。另外，进行扫描，使得在重复照射的情况下要成为微晶14b的区域彼此重叠。换句话说，要成为微晶14b的部分区域是重叠的。
在激光照射后，进行图案化以形成两个岛形半导体层，并且通过已知的方法形成栅绝缘膜、栅电极、层间绝缘膜、源布线、漏布线等，完成薄膜晶体管。
图1B显示了两个完成的TFT的连接方式。与图1A相应地显示图1B；但是事实上，由于在TFT的制造过程中衬底等因热处理等而收缩，因此降低了有源层的尺寸。
在图1B中，并列设置第一半导体层16a和第二半导体层16b。另外，在两个TFT中共用栅布线17、源布线18和漏布线19，并且两个TFT彼此并联电连接。
图1C中显示了沿着图1B中的实线A-A’截取的剖视图。下文简要表示根据本发明典型的TFT制造过程。
在图1C中，衬底20可以是玻璃衬底、石英衬底等。另外，可以使用耐热性足以抵抗加工温度的塑料衬底。
如图1C所示，在衬底20上形成由例如氧化硅膜、氮化硅膜或氮氧化硅膜(SiOxNy)的绝缘膜形成的基础绝缘膜。作为基础绝缘膜的典型实例，可以使用两层结构，其中连续堆叠了使用SiH4、NH3和N2O作为反应气体形成的50～100nm厚的氧化氮化硅膜21a以及使用SiH4和N2O作为反应气体形成的100～150nm厚的氮氧化硅膜21b。另外，优选使用10nm或更小厚度的氮化硅膜(SiN膜)或者氮氧化硅膜(SiNxOy膜，x＞y)作为基础绝缘膜的一层。可选地，可以使用三层结构，其中连续堆叠了氧化氮化硅膜、氮氧化硅膜和氮化硅膜。
然后，在所述基础绝缘膜上方形成具有无定形结构的半导体膜。可以使用主要包含硅的半导体材料作为半导体膜。典型地，通过已知方法(例如溅射、LPCVD或等离子体CVD)形成无定形硅膜或无定形硅锗膜。然后，通过上述CW激光器，获得具有结晶结构的半导体膜。
然后，通过光刻方法进行图案化，获得第一和第二半导体层。使用含臭氧的水溶液或者通过在氧气气氛中的紫外光照射来产生臭氧，在形成图案化中的抗蚀剂掩模前形成保护每个半导体层的氧化物膜。该氧化物膜还具有增加抗蚀剂可湿性的功能。
应当指出如果需要的话，在图案化前穿过氧化物膜来掺杂少量的杂质元素(硼或磷)来控制TFT的阈值。当掺杂是穿过氧化膜进行的时，将氧化膜除去然后使用含臭氧的水溶液再次形成氧化膜。
此后，形成要成为栅绝缘膜的主要包含硅的绝缘膜来覆盖每个半导体层。通过PCVD形成具有10～100nm、优选为10～30nm的较薄厚度的氧化硅膜或者氮氧化硅膜作为栅绝缘膜。通过使栅绝缘膜变薄可以在更高速率下驱动包括TFT的电路。此处，形成的栅绝缘膜具有包括氧化硅膜的第一绝缘膜24a和包括氧化硅氧化膜的第二绝缘膜24b的叠层结构。应当注意在形成栅绝缘膜之前可以使用含氢氟酸的刻蚀剂除去氧化膜。另外，不一定完全除去半导体层中的氧化膜，而可以留下薄薄的氧化膜。如果刻蚀过度而暴露出半导体层，就有表面被杂质污染的危险。
然后，清洗栅绝缘膜的表面。此后，通过溅射法形成金属膜(选自Mo、Ta、W、Ti、Al和Cu中的元素、或者主要含有所述元素的合金材料或化合物材料的单层或叠层)。
通过光刻法图案化金属膜来形成栅布线17。
适当地向每个半导体层中掺杂赋予n型导电性(例如P或As)的杂质元素或者赋予p型导电性(例如B)的杂质元素，形成源区22和漏区23。通过离子掺杂方法或者离子注入方法穿过栅绝缘膜向半导体层中添加这种杂质元素。如果要形成n沟道TFT，可以添加赋予n型导电性的杂质元素形成杂质区。如果要形成p沟道TFT，可以添加赋予p型导电性的杂质元素形成杂质区。
在下面的步骤中，形成层间绝缘膜25，进行氢化，形成达到源区22和漏区23的接触孔，形成导电膜并且图案化来形成源电极18和漏电极19，从而完成TFT。
本发明不局限于图1C中所示的TFT结构。如果需要，可以使用在沟道形成区和漏区(或者源区)之间具有LDD区的LDD(轻掺杂漏区)结构。在这种结构中，在通过用高浓度杂质元素进行掺杂而形成的沟道形成区和漏区或者源区之间设置其中被添加了低浓度杂质元素的区域，该区域被称为LDD区。另外，还可以使用GOLD(栅-漏重叠LDD)结构，其中LDD区与栅电极夹着栅绝缘膜而重叠。
此处作为一个实例描述了顶栅型TFT，但是可以运用本发明而不管TFT结构，并且本发明可以运用于例如交错型TFT。
根据本发明，使用CW激光器代替常规的脉冲激光器，因此可以获得具有平面表面而无脊的半导体层16a。另外，可以使栅绝缘膜24a和24b更薄。
实施方式2
参考图2A和2B说明在衬底上方形成的半导体膜表面上扫描准CW激光束的状态和所制造的TFT。
图2A是显示激光束31在无定形半导体膜表面上的扫描状态的俯视图。激光束31具有伸长的椭圆形束斑并且在由图中箭头所示的扫描方向32上扫描，以部分地形成晶体区。
尽管图2A中未显示，但是因为图中显示了形成顶栅型TFT的实例，在具有绝缘表面的衬底上形成了基础绝缘膜并且在其上面形成了无定形半导体膜。
在将无定形半导体膜结晶化过程中，使用输出功率为1.8W的YVO4激光器并且重复率为80MHz且脉冲宽度大约为12ps。脉冲重复率在本发明中不局限于80MHz，而可以是10MHz或更高。另外，在本发明中，重复率的上限可以是100GHz，从而获得在不妨碍聚焦性质的程度上具有相同波前并且具有高圆形度的激光。另外，本发明不局限于可以获得大约1.8W输出功率的固态激光器，而可以使用例如可获得大至300W的输出功率的大功率激光器。
在本实施方式中，激光振荡器包括稳态谐振器并且优选具有TEM00模式的空间分布。在TEM00模式的情况下，激光具有高斯强度分布并且具有优良的聚焦性质，并因此束斑可以容易地被变形。
通过光学系统在照射表面上形成尺寸大约为10μm×100μm的激光束31。激光束在照射表面上的总宽度为100μm。在激光束31的短轴方向上扫描样品台。注意束斑的扫描速度优选为几十至几百mm/sec，此处采用400mm/sec。通过扫描样品台，在图2A中所示的扫描方向32上相对于半导体膜的表面扫描激光束31。在已被激光束束斑照射的照射区34a中半导体膜熔化，并且固相和液相间的界面在扫描方向上连续移动。因此，形成了在扫描方向上生长的多个单晶晶粒，其中每个单晶晶粒的宽度为几μm而大度约为10～30μm，以铺设(填充)出LP宽度为70μm的区域。
如图2A中所示，优选在照射区34a内部形成要成为后来要形成的TFT沟道的区域35a。具体地说，在如图2B的俯视图所示的并联电连接了三个TFT的情况下，要成为三个TFT的沟道的区域优选存在于照射区34a内部。在图2B中，设计成使得三个TFT靠一起排列在与扫描方向垂直的方向上。换句话说，本发明的一个特征是照射区34a的宽度LP大于第一TFT的沟道宽度W1、第二TFT的沟道宽度W3、第三TFT的沟道宽度W5、以及沟道之间的间隔W2和W4的和(W1+W2+W3+W4+W5)。
此外，在图2B中，设计成使得在扫描方向上也排列三个TFT，并因此排列总共9个TFT。沟道形成区以相等的间隔排列。
在照射区域34a和非照射区域33之间形成要成为微晶34b的照射区域。此处，以照射区的总宽度100μm(激光束的总宽度)，在对着LP宽度为70μm的区域的一侧形成15μm宽的微晶区，在其中生长晶体。因为不希望使要成为微晶34b的照射区域成为TFT有源层的一部分，所以以使其不与要成为有源层15b的区域重叠的方式形成要成为微晶34b的照射区域。
在向半导体膜整个表面上进行激光照射时，重复扫描的间距为85μm，以使15μm宽的微晶区彼此重叠。
在完成激光照射后，进行图案化以形成两个岛形半导体层，并且通过已知的方法形成栅绝缘膜、栅电极、层间绝缘膜、源布线、漏布线等，从而完成TFT。
图2B显示了三个完成了的TFT的连接方式。与图2A相应地显示图2B；但是事实上，由于在TFT的制造过程中衬底等因热处理等而收缩，降低了有源层的尺寸。
在图2B中，并列设置了第一半导体层36a、第二半导体层36b和第三半导体层36c。另外，在三个TFT中共用栅布线37、源布线38和漏布线39，并且三个TFT彼此并联电连接。
在实施方式1中使用的CW激光器的情况下，用激光照射半导体膜中某些点的时间是10μs的量级。但是在本实施方式中，因为脉冲重复率高达10MHz或更高，所以脉冲宽度小于等于1ns。因此，用激光照射一个点的时间可以是CW激光器的10-4倍，并且可以使峰值功率远远高于CW激光器。为此，当将在衬底上形成的半导体膜进行结晶化时，与CW激光器相比，根据本发明可以显著地抑制对衬底提供的热量。因此，可以防止衬底收缩并且阻止杂质从其他膜扩散到半导体膜中。其结果是，可以提高半导体元件的特性并且可以增加成品率。
使用准CW激光器代替常规的脉冲激光器，因此可以获得具有平坦表面而无脊的半导体层36a、第二半导体层36b和第三半导体层36c。另外，可以使栅绝缘膜更薄。
因为使用这种远远高于传统脉冲激光器的重复率，所以还可以获得其他优点，即甚至当激光垂直发射到衬底上时也能抑制由于从衬底背表面反射的光所引起的干涉。因为可以垂直地将激光发送到衬底上，所以容易进行光学设计并且可以使所得束斑的能量分布更加均匀。
本实施方式可以与实施方式1结合。
下面通过实施例详细地说明具有上述结构的本发明。
实施例
实施例1
在实施方式1中，参考图3说明激光照射设备的结构。
附图标记101代表脉冲激光振荡器，在本实施例中它是具有1.8W输出功率的脉冲YVO4激光器。附图标记102代表非线性光学元件。激光振荡器101包括稳态谐振器并且优选具有TEM00模式的空间分布。在TEM00模式的情况下，激光具有高斯强度分布并且在聚焦性质方面是优越的，因此束斑容易被变形。通过非线性光学元件102将从激光振荡器101发射出的激光转换成二次谐波(波长532nm)。尽管谐波不特别地局限于二次谐波，但是因为二次谐波在能量效率方面优于其它更高次谐波，所以它是优选的。脉冲重复率设置为80MHz并且脉冲宽度设置为大约12ps。
脉冲重复率不局限于80MHz，它可以大于等于10MHz。另外，在本发明中，重复率的上限可以是100GHz，从而获得在不妨碍聚焦性质的程度上具有相同波前并且具有高圆形度的激光。
在图3中的激光照射设备中，可以在包括在激光振荡器101中的谐振器内部提供非线性光学元件102，或者可以在基波的激光振荡器外面单独提供配备有非线性光学元件的谐振器。前者结构具有设备的尺寸变得紧凑并且不需要精确控制谐振器长度的优点。后者结构具有可以忽略基波和谐波相互作用的优点。
作为非线性光学元件102，使用非线性光学常数较大的晶体，例如KTP(KTiOPO4)、BBO(β-BaB2O4)、LBO(LiB3O5)、CLBO(CsLiB6O10)、GdYCOB(YCa4O(BO3)3、KDP(KD2PO4)、KB5、LiNbO3或者Ba2NaNb5O15。特别是例如LBO、BBO、KDP、KTP、KB5、CLBO等的晶体可以增加从基波向谐波的转换效率。
因为激光一般以水平方向发射，所以通过反射镜103反射从激光振荡器101发射的激光并且改变其传播方向，使得与垂直方向具有角度(入射角)θ。在本实施例中，角度θ是18°。由透镜104将已经改变了传播方向的激光的束斑变形并且发送到固定在样品台107上的加工对象。在图3中，在衬底105上形成的半导体膜106是加工对象。另外，在图3中，反射镜103和透镜104对应于将激光汇聚到半导体膜106上的光学系统。
图3显示了使用平凸球面透镜作为透镜104的实例，平凸球面透镜具有20mm的焦距。设置平凸球面透镜，使得激光进入曲面的中心并且其平面部分与衬底105平行。平凸球面透镜的平面部分和半导体膜106间的距离是20mm。这就在半导体膜106的表面上形成具有大约10μm×100μm尺寸的束斑110。因为透镜104的散光作用而使束斑110可能被伸长。
在如图3所示使用在其上面形成了半导体膜106的衬底105作为加工对象的情况下，当半导体膜106是无定形半导体时，优选在激光照射前对半导体膜106进行热退火，以增加半导体膜106对激光的耐性。具体地说，可以在500℃的氮气气氛中进行大约1小时的热退火。代替热退火，可以进行使用催化剂金属的结晶化来使半导体膜结晶。对于通过热退火或者使用催化剂元素的结晶化而结晶的半导体膜，激光照射的最佳条件几乎是相同的。
利用用于在X轴方向上扫描的机器人108(用于X轴的单轴机器人)和用于在Y轴方向上扫描的机器人109(对于Y轴的单轴机器人)，样品台107可以在与衬底105平行的平面上的XY方向上移动。
使用用于Y轴的单轴机器人109在束斑110的短轴方向上扫描样品台107。样品台107的扫描速度在大约几十至几千mm/s的范围内是适当的，并且在本实施例中将其设置为400mm/s。样品台107的扫描相对于半导体膜106的表面移动束斑110。因此，被束斑110照射的半导体膜中的区域熔化，并且固相和液相间的界面在扫描方向上连续移动。这样，形成了在扫描方向上生长的多个单晶晶粒，每个单晶晶粒的宽度为几μm而长度约10～30μm，以铺设(填充)出LP宽度为70μm的区域。
接着，图4显示了束斑110在半导体膜106上的扫描路径。在用激光照射相当于加工对象的半导体膜106的整个表面的情况下，在使用用于Y轴的单轴机器人109在一个方向上扫描了束斑110后，使用用于X轴的单轴机器人108在与用于Y轴的单轴机器人109所扫描的方向垂直的方向上滑动束斑110。滑动的距离相应于间距。
举例来说，通过用于Y轴的单轴机器人109在一个方向上扫描束斑110。在图4中，用A1表示扫描路径。然后，使用用于X轴的单轴机器人108在与扫描路径A1垂直的方向上滑动束斑110。用B1表示滑动的扫描路径。接着，使用用于Y轴的单轴机器人109在与扫描路径A1相反的一个方向上扫描束斑110。用A2表示该扫描路径。然后，使用用于X轴的单轴机器人108在与扫描路径A2垂直的方向上滑动束斑110。用B2表示此时滑动的扫描路径。通过用于Y轴的单轴机器人109和用于X轴的单轴机器人108依次重复扫描，可以用激光照射半导体膜106的整个表面。
由激光照射形成的在扫描方向上生长了晶粒的区域具有非常优越的结晶度。因此，当该区域被用作TFT的沟道形成区时，可以期望非常高的迁移率和导通电流。但是，当在半导体膜中有不需要这么高结晶度的区域时，不需要用激光照射该区域。可选地，可以在不获得高结晶度的条件下，例如在增大了扫描速度下发射激光。
作为扫描激光的方法，有如下方法：固定作为加工对象的衬底而移动激光照射位置的照射系统移动方法；如图3和4中所示，固定激光照射位置而移动衬底的加工对象移动方法；以及组合这两种方法的方法。在任何情况下，都需要控制每个束斑相对于半导体膜的移动方向。
下面说明TFT的制造步骤。
在0.7mm厚的玻璃衬底的一个表面上形成200nm厚的氧化硅，然后通过等离子体CVD法在其上面形成66nm厚的无定形硅(a-Si)膜作为半导体膜。此后，为了增加半导体膜对激光的耐性，在500℃的氮气气氛中进行1小时的热退火。
然后，使用图3所示的激光照射设备使所述无定形硅膜结晶化，条件为：YVO4激光器具有功率为1.8W的二次谐波(532nm)、TEM00模式的空间分布、80MHz的脉冲重复率和12ps的脉冲宽度；扫描速度为400mm/sec；并且束斑尺寸为约10μm×100μm。情况是宽度为几μm且长度为10～30μm并且在扫描方向上生长的单晶晶粒铺设(填充)出LP宽度为70μm的区域。
在所得到的LP宽度为70μm的区域内，图案化出多个岛形的半导体层。举例来说，在LP宽度为70μm的区域中并列排列沟道宽度为W1(W1是20μm)的第一沟道形成区和沟道宽度为W2(W2是20μm)的第二沟道形成区，并且将其间的间隔为设置10μm。其结果是，可以使晶体区的LP宽度大于沟道宽度和间隔的总和(晶体区的宽度70μm＞20μm+20μm+10μm)。应当指出第一沟道形成区的沟道长度L1和第二沟道形成区的沟道长度L2的每个都是8μm。
在下面的步骤中，使用已知的技术形成了至少两个具有上述沟道形成区的TFT并且这些TFT是并联电连接的。如此，可以获得第一TFT(L1/W1＝8μm/20μm)和第二TFT(L2/W2＝8μm/20μm)。在所得到的两个TFT中，在至少两个沟道形成区中均匀地进行结晶化并且TFT表现出几乎相同的电学特性。
当将并联电连接的两个TFT用于集成在显示装置等中的驱动电路时，可以使工作特性一致，并且可以消除由于驱动电路引起的显示不匀性(mura)。
相似地，当使用上述两个TFT制造例如其中集成了NMOS电路、PMOS电路或CMOS电路的CPU时，可以降低薄膜晶体管工作特性的变化并且可以获得一致的操作。
本实施例可以与实施方式1或2自由结合。
实施例2
参考图5A～5C说明实施例2所述的半导体装置的制造方法。
如图5A中所示，首先在衬底500上形成基膜501。举例来说，可以使用玻璃衬底，例如硼硅酸钡玻璃或者硼硅酸铝玻璃、石英衬底、不锈钢衬底等作为衬底500。另外，尽管包括诸如以PET、PES或PEN为代表的丙烯酸或塑料之类的柔性合成树脂的衬底趋向于在耐热方面比上述衬底差，但是当它可以耐受制造过程中的处理温度时也可以使用包括柔性合成树脂的衬底。
设置了基膜501以防止衬底500中所包括的碱土金属或者碱金属(例如Na)扩散入半导体膜中而不利地影响半导体元件的特性。因此，使用绝缘材料形成基膜，例如氧化硅、氮化硅、或者氧化氮化硅，它们可以抑制碱土金属和碱金属扩散到半导体膜中。在本实施例中，通过等离子体CVD法形成10～400nm(优选为50～300nm)厚的氧化氮化硅膜。
注意基膜501可以由单层绝缘膜形成，或者可以通过堆叠多层绝缘膜形成。在使用甚至包括少量碱金属或碱土金属的衬底，例如玻璃衬底、不锈钢衬底或者塑料衬底的情况下，在防止杂质扩散方面提供基膜是有效的。当使用杂质难以扩散进去的衬底，例如石英衬底时，并不总是需要提供基膜。
接下来，在基膜501上形成25～100nm(优选30～60nm)厚的半导体膜502。半导体膜502可以是无定形半导体或者多晶半导体。另外，不仅可以使用硅而且可以使用硅锗作为半导体。
接下来，使用图3中的激光照射设备用激光照射半导体膜502，从而使半导体膜502结晶化，如图5B中所示。
在本实施例中，使用以80MHz的重复率提供了在532nm(二次谐波)下2W、脉冲宽度为12ps和空间分布为TEM00模式的YVO4激光器进行激光照射。另外，由光学系统将激光定形而在半导体膜502表面上形成的束斑具有短边为10μm且长边为100μm的矩形形状。
然后，在由图5B中所示的轮廓箭头表示的方向上在半导体膜502的表面上扫描束斑。通过将脉冲重复率设置为80MHz，固相和液相间的界面可以在由该轮廓箭头表示的方向上连续移动。因此，形成在扫描方向上连续生长的晶粒。通过形成在扫描方向上延长的单晶晶粒，可以形成至少在TFT的沟道方向上几乎没有晶粒晶界的半导体膜。
可以在惰性气体气氛，例如稀有气体或氮气中进行激光照射。这样，通过激光照射可以抑制半导体表面的粗糙度，并且可以抑制由界面态密度变化而产生的阈值变化。
通过用如上所述的激光照射半导体膜502，形成了结晶度更高的半导体膜503。
接下来，图案化半导体膜503，形成如图5C中所示的岛形半导体膜507～509。使用岛形半导体膜507～509形成以TFT为代表的各种半导体元件。
在制造TFT的情况下，尽管未显示，但形成了栅绝缘膜来覆盖岛形半导体膜507～509。可以通过等离子体CVD法、溅射法等用例如氧化硅、氮化硅、或氧化氮化硅等形成栅绝缘膜。
接下来，通过在栅绝缘膜上形成导电膜并且将其图案化来形成栅电极。然后，利用该栅电极或者图案化的抗蚀剂作为掩模，向岛形半导体膜507～509中添加赋予n型导电性或p型导电性的杂质，形成源区、漏区和/或LDD区。
通过上述步骤，可以形成TFT。制造本发明的半导体装置的方法不局限于如本实施例中所示的在形成岛形半导体膜后的TFT制造过程。当使用通过上述激光照射方法结晶的半导体膜作为TFT的有源层时，可以抑制元件之间的迁移率、阈值和导通电流的变化。
在激光结晶化工序之前，可以进行使用催化剂元素的结晶化工序。作为催化剂元素，可以使用镍(Ni)、锗(Ge)、铁(Fe)、钯(Pd)、锡(Sn)、铅(Pb)、钴(Co)、铂(Pt)、铜(Cu)、金(Au)等。当在使用催化剂元素的结晶化后进行激光结晶化时，激光照射不会熔化更接近衬底一侧的半导体膜的下部。因此，在更接近衬底一侧的半导体膜的下部中晶体保留而不会被熔化并且变成晶核，并且促进了均匀地从更接近衬底一侧的下部向半导体膜的上部结晶化。与仅用激光结晶化半导体膜的情况相比，可以进一步提高半导体膜的结晶度，并且抑制激光结晶化后半导体膜表面的粗糙度。因此，可以更加抑制随后要形成的以TFT为代表的半导体元件的特性变化，并且还可以抑制截止电流。
注意可以以在为了促进结晶化而在添加了催化剂元素后进行热处理，然后进行激光照射以进一步提高结晶度的方式进行结晶化。可选地，可以省略热处理。具体地说，在添加催化剂元素后，代替热处理，可以将激光发射到半导体膜上来提高结晶度。
本实施例可以与实施方式1或2、或者实施例1自由结合。
实施例3
与实施例2不同，实施例3解释了使用图3中的激光照射设备的结晶化方法与使用催化剂元素的结晶化方法结合的实施例。
参考实施例2中的图5A进行直至形成半导体膜502的过程。接下来，如图6A中所示，通过旋涂方法向半导体膜502的表面上施加含有1～100ppm重量范围Ni的醋酸镍溶液。注意不仅可以通过上面的方法，而且可以通过其它方法，例如溅射法、蒸气沉积法或者等离子体处理来添加催化剂元素。接着，在500～650℃范围的温度下进行4～24小时的热处理，例如在570℃的温度下处理14小时。该热处理形成半导体膜520，其中在从其上面施加了醋酸镍溶液的表面到衬底500的垂直方向上促进了结晶(图6A)。
通过使用灯作为热源的RTA(快速热退火)或者使用热气体的RTA(气体RTA)，例如在740℃的温度下进行180秒的热处理。设定温度是由高温计测量的衬底温度，并且此处将测定的温度定义为热处理中的设定温度。可以使用在550℃温度的退火炉进行4小时的热处理作为另一种方法。它是具有在结晶中降低温度并缩短时间的催化活性的金属元素的行为。
尽管本实施例使用镍(Ni)作为催化剂元素，但是也可以使用其它元素，例如锗(Ge)、铁(Fe)、钯(Pd)、锡(Sn)、铅(Pb)、钴(Co)、铂(Pt)、铜(Cu)或金(Au)。
随后，如图6B中所示，使用图3中的激光照射设备使半导体膜520结晶化。在本实施例中，使用重复率为80MHz且脉冲宽度为约12ps的脉冲YVO4激光器的二次谐波作为激光。
通过激光照射上述的半导体膜520，形成结晶度更高的半导体膜521。认为使用催化剂元素结晶化了的半导体膜521包含浓度约为1×1019原子/cm3的催化剂元素(此处为Ni)。接着，进行半导体膜521中存在的催化剂元素的吸气(gettering)。
如图6C中所示，在半导体膜521的表面上形成了氧化膜522。通过形成厚度约1～10nm的氧化膜522，可以防止半导体膜521的表面在后续的刻蚀过程中变得粗糙。可以通过已知的方法形成氧化膜522。例如，可以通过使用臭氧水或者使用过氧化氢溶液与硫酸、盐酸、或硝酸等混合的溶液来氧化半导体膜521的表面以形成氧化膜522。可选地，可以在含氧气氛中通过等离子体处理、热处理、紫外射线照射等形成氧化膜522。另外，还可以通过其它方法，例如等离子体CVD法、溅射法、气相沉积法等形成氧化膜522。
通过溅射方法在氧化膜522上方形成25～250nm厚的吸气用半导体膜523，其含有浓度为1×1020原子/cm3的稀有气体元素。为了增加半导体膜523和半导体膜521的刻蚀选择性，吸气用半导体膜523的质量密度优选低于半导体膜521。作为稀有气体元素，使用选自氦(He)、氖(Ne)、氩(Ar)、氪(Kr)和氙(Xe)中的一种或多种元素。
接下来，通过根据炉退火方法或RTA方法的热处理进行吸气。当使用炉退火方法时，在氮气气氛中在450～600℃的温度下进行0.5～12小时的热处理。当使用RTA方法时，打开加热用的灯光源1～60秒、优选30～60秒，重复1～10次、优选2～6次。可以任意设置灯光源的发光密度，但是设置它使得半导体膜在600～1000℃、优选约700～750℃的温度下被立即加热。
通过热处理，如箭头所示，半导体膜521内部的催化剂元素因扩散而移向吸气用半导体膜523，催化剂元素因此被吸气。
接着，通过刻蚀选择性地除去吸气用半导体膜523。通过使用ClF3而不施加等离子体的干法刻蚀或者使用例如含有肼或四乙基氢氧化铵(化学式(CH3)4NOH)的溶液的碱性溶液的湿法刻蚀来实施刻蚀过程。在此情况下，氧化膜522可以防止半导体膜521被刻蚀。
接着，在由氢氟酸除去氧化膜522后，图案化半导体膜521来形成岛形半导体层膜524～526(图6D)。使用这些岛形半导体层膜524～526可以形成各种半导体元件，典型地是TFT。注意吸气方法不局限于本实施例中所示的方法。也可以使用其它方法减少半导体膜中的催化剂元素。
在本实施例中，激光照射熔化半导体膜的上部分，但是不熔化更接近衬底一侧的半导体膜的下部分。因此，在更接近衬底一侧的半导体膜的下部分中通过使用催化剂元素的结晶化而形成的晶体留下来而不被熔化而成为晶核，并且从衬底一侧的下部到半导体膜的上部均匀地促进了结晶。另外，晶体的取向容易排列整齐。因此，与实施例2中的情况相比，防止了半导体膜的表面变得粗糙。另外，可以进一步抑制随后要形成的以TFT为代表的半导体元件的特性的变化。
注意本实施例已经解释了通过在添加了催化剂元素后进行热处理来促进结晶化，并且通过激光照射进一步提高了结晶度。但是，本发明不局限于此，也可以省略热处理。具体地说，在添加了催化剂元素后，为了提高结晶度，可以发射激光来代替热处理。
本实施例可以与实施方式1或2、或者实施例1或2自由结合。
实施例4
实施例4也解释了使用图3的激光照射设备的结晶方法与使用催化剂元素的结晶方法结合的实施例。但是，此处的实施例与实施例3中不同。
参考实施例2中的图5A进行直至形成半导体膜502的过程。接下来，在半导体膜502上方形成具有开口的掩模540。然后，通过旋涂方法向半导体膜502的表面上施加含有1～100ppm重量范围的Ni的醋酸镍溶液。不仅可以通过上面的方法，而且可以通过溅射法、气相沉积法或者等离子体处理等添加催化剂元素。施加的醋酸镍溶液通过掩模540的开口与半导体膜502接触(图7A)。
接着，在500～650℃范围的温度下进行4～24小时的热处理，例如在570℃的温度下处理14小时。该热处理形成半导体膜530，其中如实心箭头(图7A)所示，从其上面被施加了醋酸镍溶液的表面促进了结晶。不仅可以通过上面的方法，而且可以通过例如在实施例3中所示方法的其它方法进行热处理。另外，可以使用实施例3中引用的元素作为催化剂元素。
随后，在除去掩模540后，如图7B中所示，用图3中的激光照射设备使半导体膜530结晶化。在本实施例中，使用在532nm(二次谐波)下提供了2W、重复率为80MHz且脉冲宽度为约12ps的YVO4激光器。如此，通过用激光538照射半导体膜530，形成了结晶度更加提高的半导体膜531。
如图7B中所示，认为使用催化剂元素结晶化的半导体膜531包含浓度大约为1×1019原子/cm3的催化剂元素(此处为Ni)。然后，进行半导体膜531中存在的催化剂元素的吸气。
如图7C中所示，形成了150nm厚的氧化硅膜532用作掩模，从而覆盖半导体膜531。然后，图案化氧化硅膜532，形成开口，使得半导体膜531的一部分被暴露出来。然后，向半导体膜531中添加磷，以形成添加了磷的区域533。当在这种状态下、在氮气气氛中在550～800℃的温度下进行5～24小时的热处理、例如在600℃的温度下处理12小时时，添加了磷的区域533用作吸气部位，而留在半导体膜531中的催化剂元素移向添加了磷的吸气区533。
通过刻蚀除去添加了磷的区域533，在剩余的半导体膜531中催化剂元素的浓度可以降低至1×1017原子/cm3或更低。接着，在除去了用作掩模的氧化硅膜532后，图案化半导体膜531，形成岛形半导体层膜534～536(图7D)。使用这些岛形半导体层膜534～536可以形成各种半导体元件，典型地是TFT。吸气方法不局限于本实施例中所示的方法。也可以使用其它方法降低半导体膜中的催化剂元素。
在本实施例中，激光照射熔化了半导体膜的上部，但是不熔化更接近衬底一侧的半导体膜的下部。因此，在更接近衬底一侧的半导体膜的下部中通过使用催化剂元素结晶化而形成的晶体留下来而不被熔化，成为晶核，并且从衬底一侧的下部到半导体膜的上部均匀地促进了结晶。另外，晶体的取向容易排列整齐。因此，与实施例2中的情况相比，防止了半导体膜的表面变得粗糙。另外，可以进一步抑制随后要形成的以TFT为代表的半导体元件的特性的变化。
注意本实施例已经解释了通过在添加了催化剂元素后进行热处理而促进了结晶化，并且进一步通过激光照射提高了结晶度。但是，本发明不局限于此，也可以省略热处理。具体地说，在添加了催化剂元素后，为了提高结晶度，可以发射激光来代替热处理。
本实施例可以与实施方式1或2、或者实施例1、2或3自由结合。
实施例5
实施例5参考图8解释了发光装置的驱动电路和像素结构，所述发光装置是可以使用图3中的激光照射设备制造的半导体显示装置。
在图8中，在衬底6000上形成基膜6001，并且在基膜6001上形成薄膜晶体管6002和6020。设置在像素部分中的薄膜晶体管6002包括岛形半导体膜6003、栅电极6005和插在岛形半导体膜6003与栅电极6005之间的栅绝缘膜6004。设置在驱动电路中的薄膜晶体管6020包括岛形半导体膜6018和6019、栅电极6021和插在岛形半导体膜与栅电极6021之间的栅绝缘膜6004。
岛形半导体膜6003、6018和6019每个都是使用图3中的激光照射设备在沟道宽度的方向上扫描激光而被结晶化了的多晶半导体膜。此处，只显示了两个TFT，但是在驱动电路中提供了至少两行×两列的TFT并且被并联电连接。驱动电路的一部分用实施方式1或2中所述的方法形成，因而降低了电路工作时的变化。注意与沟道宽度方向垂直的沟道长度对应于与栅电极6021重叠的沟道形成区的长度。
可以使用氧化硅、氮化硅、或者氮氧化硅作为栅绝缘膜6004。另外，可以通过堆叠这些材料来形成栅绝缘膜6004。举例来说，可以使用在SiO2上形成了SiN的膜作为栅绝缘膜。栅电极6005由选自Ta、W、Ti、Mo、Al和Cu中的元素、或者由包括这些元素作为其主要组分的合金材料或者化合物材料形成。此外，也可以使用以掺杂了例如磷的杂质元素的多晶硅膜为代表的半导体膜作为栅电极6005。不仅可以使用单层导电膜，而且可以使用多个导电膜的叠层作为栅电极6005。
第一层间绝缘膜6006覆盖着晶体管6002和6020。依次在第一层间绝缘膜6006上方形成第二层间绝缘膜6007和第四层间绝缘膜6009。第一层间绝缘膜6006可以是通过等离子体CVD法或者溅射法形成的由氧化硅、氮化硅、或者氮氧化硅组成的单层或叠层。
第二层间绝缘膜6007和第四层间绝缘膜6009可以由有机树脂膜、无机绝缘膜、例如硅氧烷基材料等包含Si-CHx键和Si-O键的绝缘膜形成。在本实施例中，使用了非光敏的丙烯酸树脂膜。
在形成了第一电极6010、源电极6022和漏电极6023后，使用第一电极6010、源电极6022和漏电极6023作为掩模来刻蚀在第二层间绝缘膜6007的一部分上形成的第三层间绝缘膜6008。第三层间绝缘膜6008使用与其它绝缘膜相比难以使例如水或氮气等促进发光元件劣化的物质渗透的膜。典型地，优选使用例如DLC膜、氮化碳膜、由RF溅射形成的氮化硅膜等。
在图8中，附图标记6017是连接电极；6024是第二电极；6011是电致发光层；6012是第三电极；而堆叠了第二电极6024、电致发光层6011和第三电极6011的部分对应于发光元件6013。晶体管6002是控制施加给发光元件6013的电流的驱动晶体管，并且与发光元件6013直接连接或者经其它电路元件与发光元件6013串联连接。电致发光层6011包括单层发光层或者包括发光层的多层的叠层结构。
在第四层间绝缘膜6009的上方形成了第二电极6024。在第四层间绝缘膜6009的上方形成有机树脂膜6014作为堤坝(bank)。尽管本实施例使用有机树脂膜作为堤坝，但是也可以使用无机绝缘膜、例如硅氧烷基材料的包含Si-CHx键和Si-O键的绝缘膜等作为堤坝。有机树脂膜6014具有开口部分6015，并且通过在开口部分6015中堆叠第二电极6024、电致发光层6011和第三电极6012来形成发光元件6013。
在有机树脂膜6014和第三电极6012的上方形成了保护膜6016。与第三层间绝缘膜6008一样，还使用与其它绝缘膜相比，难以使促进发光元件劣化的物质(例如水或氮气)渗透的膜形成保护膜6016。例如，使用DLC膜、氮化碳膜、由RF溅射形成的氮化硅膜等作为保护膜6016。
优选使有机树脂膜6014的开口部分6015的边缘部分为圆形，从而防止与有机树脂膜6014部分重叠的电致发光层6011穿孔。具体地说，有机树脂膜在该开口部分中的剖面优选具有约0.2～2μm的曲率半径。在该结构下，可以改善然后要形成的电致发光层和第三电极的覆盖度，并且可以在电致发光层6011中形成的孔内防止第二电极6024和第三电极6012间的短路。另外，当电致发光层6011的应力被缓和时，可以降低发光区减小的所谓收缩的缺陷并且提高可靠性。
图8显示了使用正光敏的丙烯酸树脂作为有机树脂膜6014的实施例。至于光敏有机树脂，有暴露于例如光、电或离子的能量下的区域被去除的正型和暴露于能量下的区域不被去除的负型。在本发明中可以使用负型有机树脂膜。另外，可以使用光敏聚酰亚胺来形成有机树脂膜6014。在使用负型丙烯酸形成有机树脂膜6014的情况下，开口部分6015的边缘部分横截面形状像字母S。在此情况下，开口部分的上边缘部分和下边缘中的曲率半径优选为0.2～2μm的范围。
第二电极6024和第三电极6012中的一个是阳极而另一个是阴极。
可以使用透光的导电氧化物材料形成阳极，例如氧化铟锡(ITO)、氧化锌(ZnO)、氧化铟锌(IZO)、或者掺杂了镓的氧化锌(GZO)。另外，可以使用包括氧化硅的氧化铟锡(ITO)(下文称作ITSO)、或者包含向其中添加了2～20％的氧化锌(ZnO)的氧化硅的氧化铟。此外，阳极可以是包含选自TiN、ZrN、Ti、W、Ni、Pt、Cr、Ag、Al等中的一种或多种元素的单层；通过堆叠氮化钛膜和主要包含铝的膜而形成的双层；通过堆叠氮化钛膜、主要包含铝的膜和氮化钛膜形成的三层等。当使用与透光的导电氧化物材料不同的材料形成阳极并且从阳极一侧发光时，阳极被形成为使其具有足以透过光的厚度(优选约5～30nm)。
阴极可以使用均具有低功函数的金属、合金、导电化合物、或者这些材料的混合物来形成。具体地说，阴极可以由碱金属，例如Li或Cs；碱土金属，例如Ca、Sr或Mg；包括这些元素的合金，例如Mg:Ag、Al:Li或Mg:In；这些元素的化合物，例如CaF2或CaN；或者稀土金属，例如Yb或Er。当在电致发光层6011中提供电子注入层时，可以使用例如Al的导电层。当从阴极一侧发射光时，阴极可以由透光的导电氧化物材料形成，例如氧化铟锡(ITO)、氧化锌(ZnO)、氧化铟锌(IZO)、或者掺杂了镓的氧化锌(GZO)。另外，可以使用包括氧化硅的氧化铟锡(下文称作ITSO)、或者包含向其中进一步混合了2～20％的氧化锌(ZnO)的氧化硅的氧化铟来形成阴极。在使用这种透光的导电氧化物材料的情况下，优选对于后续要形成的电致发光层6011提供电子注入层。通过形成厚度足以传播光的(优选约5～30nm)的阴极而不使用透光的导电氧化物材料，可以从阴极一侧获取光。在此情况下，可以通过使用透光的导电氧化物材料形成透光的导电膜与阴极的上部或下部接触，以抑制阴极的方块电阻。
尽管图8显示了从发光元件发射的光穿过衬底6000的结构，但是发光装置可以具有光线从与衬底相反一侧发光的结构。
在获得了图8中所示的发光装置后，优选使用高度气密的并且几乎不脱气的透光覆盖材料或保护膜(层压膜、紫外线可固化膜等)来封装(包装)发光装置以使其不暴露于空气中。如果用覆盖材料在内部封装惰性气氛或者在内部设置吸湿材料(例如氧化钡)，就会提高发光元件的可靠性。
尽管本实施例显示了发光装置作为半导体显示装置的一个实例，但是使用本发明的制造方法形成的半导体显示装置不局限于此。
本实施例可以与实施方式1或2、或者实施例1、2、3或4自由结合。
实施例6
尽管在实施例5中说明了底部发光装置的一个实例，但是在实施例6中说明制造顶部发光装置的一个实例。
首先，在第一衬底401上方形成基础绝缘膜。对第一衬底401没有特别限制，只要它是平坦的并且耐热的即可。形成由例如氧化硅膜、氮化硅膜或者氮氧化硅膜的绝缘膜形成的基膜作为基础绝缘膜。
然后，在基础绝缘膜上方形成了半导体层。使用已知的方法(溅射法、LPCVD法、等离子体CVD法等)形成具有无定形结构的半导体膜。然后，使用第一光掩模将使用图3中的激光照射设备并且实施了根据实施方式1或2的已知结晶化过程而获得的结晶半导体膜图案化成具有所需的形状。
在本实施例中，使用固态CW激光器基波的二次谐波至四次谐波。典型地，可以使用Nd:YVO4激光器(基波是1064nm)的二次谐波(532nm)或三次谐波(355nm)。
形成25～80nm厚(优选30～70nm厚)的半导体层。对结晶半导体膜的材料没有限制，可以使用硅、硅锗(SiGe)合金等。
在除去抗蚀剂掩模后，形成覆盖半导体层的栅绝缘膜。通过等离子体CVD法、溅射法或者热氧化法形成1～200nm厚的栅绝缘膜。
然后，在该栅绝缘膜上方形成厚度100～600nm的导电膜。此处，通过溅射法形成具有TaN膜和W膜的叠层的导电膜。尽管此处的导电膜是TaN膜和W膜的叠层，但是对导电膜没有特别限制。可以使用选自Ta、W、Ti、Mo、Al和Cu中元素、包含所述元素作为为主要组分的合金材料或者化合物材料的单层、或者它们的叠层来形成导电膜。可选地，也可以使用以向其中掺杂了例如磷的杂质元素的多晶硅膜为代表的半导体膜。
然后，使用第二光掩模形成抗蚀剂掩模并且通过干法刻蚀或湿法刻蚀进行刻蚀。通过在刻蚀过程中刻蚀导电膜来形成TFT 404的栅电极。
在除去抗蚀剂掩模后，使用第三光掩模形成新的抗蚀剂掩模，并且为了形成图中未显示的n沟道TFT，实施加于向半导体中掺杂赋予n型导电性的杂质元素(典型地是磷或砷)的第一掺杂步骤，以形成低浓度区域。抗蚀剂掩模覆盖要成为p沟道TFT的区域和导电层的附近。根据第一掺杂步骤，穿过绝缘膜实施掺杂，以形成n型低浓度杂质区。尽管使用多个TFT驱动一个发光元件，但当只使用一个p型TFT来驱动发光元件时不是特别需要掺杂步骤。
在除去抗蚀剂掩模后，使用第四光掩模形成新的抗蚀剂掩模，并且实施加于向半导体中掺杂赋予p型导电性的杂质元素(典型地是硼)的第二掺杂步骤，以形成高浓度区域。根据第二掺杂步骤，穿过栅绝缘膜实施掺杂，以形成p型高浓度杂质区。
然后，使用第五光掩模形成新的抗蚀剂掩模，并且为了形成图中未显示的n沟道TFT，实施加于向半导体中掺杂赋予n型导电性的杂质元素(典型地是P(磷)或As(砷))的第三掺杂步骤，以形成高浓度区域。抗蚀剂掩模覆盖要成为p沟道TFT的区域和导电层的附近。根据第三掺杂步骤，穿过绝缘膜实施掺杂，以形成n型高浓度杂质区。
此后，在除去了抗蚀剂掩模并且形成含氢的绝缘膜后，将加入半导体层中的杂质元素活化并氢化。使用通过PCVD法获得的氧化氮化硅膜(SiNO膜)作为含氢的绝缘膜。
然后，形成要成为第二层间绝缘膜的平坦化膜410。使用无机材料(氧化硅、氮化硅、氮氧化硅等)、光敏或非光敏有机材料(聚酰亚胺、丙烯酸、聚酰胺、聚酰亚胺酰胺、抗蚀剂、或者苯并环丁烯)、它们的叠层等形成平坦化膜410。另外，可以使用通过涂覆法获得的由含有烷基的SiOx膜形成的绝缘膜，例如使用二氧化硅玻璃、烷基硅氧烷聚合物、烷基倍半硅氧烷聚合物、氢化倍半硅氧烷聚合物、氢化烷基倍半硅氧烷聚合物等作为用作平坦化膜的另一种膜。作为硅氧烷基聚合物的例子，有例如由Toray Industries，Inc.制造的#PSB-K1和PSB-K31以及由Catalysts & Chemicals Industries Co.，Ltd.制造的ZRS-5PH等用于绝缘膜的涂布材料。
接着，通过使用第六掩模在层间绝缘膜中形成接触孔。在除去第六掩模并且形成导电膜(TiN膜、Al(C+Ni)合金膜和TiN膜的叠层)后，使用第七掩模进行刻蚀，以形成导线(TFT的源极和漏布线，供电导线等)。
然后，除去第七掩模并且形成第三层间绝缘膜411。第三层间绝缘膜411是使用其中分散了黑色着色剂的光敏或非光敏有机材料，通过涂覆法获得的。在本实施例中，使用蔽光的层间绝缘膜来改善对比度并且吸收杂散光。为了保护第三层间绝缘膜411，可以在其上面堆叠由PCVD法获得的氧化氮化硅膜(SiNO膜)作为第四层间绝缘膜。当形成了第四层间绝缘膜后，优选通过在后续的步骤中将第一电极图案化后，使用第一电极作为掩模来选择性地除去第四层间绝缘膜。
然后，使用第八掩模在第三层间绝缘膜411中形成接触孔。
在形成了反射导电膜和透明导电膜后，使用第九掩模进行图案化，以获得反射电极412和透明电极413的叠层。使用Ag、Al或Al(C+Ni)合金膜形成反射电极412。举例来说，可以使用透明导电材料形成透明电极413，除了氧化铟锡(ITO)外，例如还有包含Si元素的氧化铟锡(ITSO)或者其中在氧化铟中混合了2％～20％的氧化锌(ZnO)的IZO(氧化铟锌)。
接着，使用第十掩模形成通过覆盖反射电极412和透明电极413的边缘部分而成为堤坝的绝缘体419。使用光敏或非光敏有机材料(聚酰亚胺、丙烯酸、聚酰胺、聚酰亚胺酰胺、抗蚀剂、或者苯并环丁烯)或者SOG膜(例如包括烷基的SiOx膜)形成膜厚为0.8～1μm的绝缘体419。
然后，使用气相沉积法或者涂覆法形成含有有机化合物的层414。为了获得全色显示器，选择性地形成含有有机化合物的层414，形成R、G和B三种像素。
然后，在含有有机化合物的层414的上方形成10～800nm厚的透明电极415，也就是有机发光元件的阴极。除了氧化铟锡(ITO)外，例如还可以使用含有Si元素的氧化铟锡(ITSO)或者包含在氧化铟中混合了2％～20％的氧化锌(ZnO)的IZO(氧化铟锌)来形成透明电极415。
如此形成了发光元件。
接着，形成用来防止水渗透的透明保护层405和416来覆盖发光元件。可以使用氮化硅膜、氧化硅膜、氮氧化硅膜(SiNO膜(组成比N＞O)或者SiON膜(组成比O＞N))、包含碳作为主要组分的薄膜(例如DLC膜或者CN膜)等来形成透明保护层405和416，可以通过溅射法或CVD法获得所述层。
然后，使用包含间隙材料(填充物(纤维棒)、细颗粒(例如二氧化硅间隔物)等)的密封材料使第二衬底403和第一衬底401彼此粘接，从而在衬底之间维持间隙。在一对衬底之间填充填充物417，该填充物417典型地是紫外线固化的环氧树脂或者热固性环氧树脂。另外，每个均都具有透光性质的玻璃衬底、石英衬底、或者塑料衬底可以用于第二衬底403。与在衬底对之间存在空间(惰性气体)的情况相比，通过在衬底对之间填充透明填充物(反射率约为1.50)可以改善整体透射率。
如图9A中所示，根据本实施例的发光元件中的透明电极415、透明保护层416和405、以及填充物417均由透光材料形成，从而如轮廓箭头所示向上发光。
下文中，参考图9B说明制造双发光装置的实例。
首先在第一透光衬底501上方形成基础绝缘膜。对第一衬底501没有特别限制，只要是透光衬底即可。
然后，在基础绝缘膜上方形成半导体层。形成覆盖半导体层的栅绝缘膜并且在该栅绝缘膜上方形成栅电极。
然后，通过掺杂适当地形成n型低浓度杂质区、p型高浓度杂质区、和n型高浓度杂质区等。在除去了抗蚀剂掩模并且形成了含氢绝缘膜(透光层间绝缘膜)后，将加入半导体层中的杂质元素活化并氢化。
然后，形成要成为第二层间绝缘膜的透光平坦化膜510。使用无机材料(氧化硅、氮化硅、氮氧化硅等)、光敏或非光敏有机材料(聚酰亚胺、丙烯酸、聚酰胺、聚酰亚胺酰胺、抗蚀剂、或者苯并环丁烯)、它们的叠层等形成透光平坦化膜510。
在层间绝缘膜中形成了接触孔后，形成导电膜(TiN膜、Al(C+Ni)合金膜和TiN膜的叠层)，然后选择性地实施刻蚀，形成布线(TFT的源和漏布线，供电布线等)。
然后，形成第三层间绝缘膜511。使用由含有烷基的SiOx膜形成的绝缘膜形成第三层间绝缘膜511，它可通过涂覆法获得。为了保护第三层间绝缘膜511，可以堆叠由PCVD法获得的氧化氮化硅膜(SiNO膜)作为第四层间绝缘膜。当形成了第四层间绝缘膜后，优选通过在后续的步骤中将第一电极图案化后，使用第一电极作为掩模来选择性地除去第四层间绝缘膜。
在第三层间绝缘膜4511中形成接触孔。
在形成了透明导电膜后，通过图案化获得透明电极513。举例来说，使用具有高功函数(4.0eV或更高)的透明导电材料来形成透明电极513，除了氧化铟锡(ITO)外，还有例如包含Si元素的氧化铟锡(ITSO)或者其中在氧化铟中混合了2％～20％的氧化锌(ZnO)的IZO(氧化铟锌)。
然后，使用掩模形成覆盖透明电极513的边缘部分的绝缘体519。
使用气相沉积法或者涂覆法形成含有有机化合物的层514。
然后，在含有有机化合物的层514上形成10～800nm厚的透明电极515，也就是有机发光元件的阴极。除了氧化铟锡(ITO)外，例如还可以使用含有Si元素的氧化铟锡(ITSO)或者其中在氧化铟中混合了2％～20％的氧化锌(ZnO)的IZO(氧化铟锌)来形成透明电极515。
接着，形成用来防止水渗透的透明保护层505和516来覆盖发光元件。然后，使用包含间隙材料的密封材料使第二衬底503和第一衬底501彼此粘接，从而在衬底之间维持间隙。另外，每个都具有透光性质的玻璃衬底、石英衬底、或者塑料衬底可以用于第二衬底503。
如图9B中所示，在如此获得的发光元件中的透明电极515和填充物517均由发光材料形成，从而如轮廓箭头所示向上并且向下发光。
然后，提供光学膜(偏振板或者圆偏振板)506来改善对比度。
举例来说，衬底501具备光学膜507(从衬底一侧依次设置四分之一波长板和偏振板)并且第二衬底503具备光学膜506(从衬底一侧依次设置四分之一波长板和偏振板)。
另外，作为另一个例子，衬底501具备光学膜507(从衬底一侧依次设置四分之一波长板、半波长板和偏振板)并且第二衬底503具备光学膜506(从衬底一侧依次设置四分之一波长板、半波长板和偏振板)。
因此，根据本发明，根据双发光装置可以提供偏振板、圆偏振板、或者它们的组合。因此，可以实现清晰的黑色显示并且改善了对比度。此外，圆偏振板可以防止反射光。
本实施例可以与实施方式1或2、或者实施例1、2、3、4或5自由结合。
实施例7
在实施例7中说明在根据上述实施例制造EL显示板中的安装FPC或驱动IC的实例。
图10是作为示例的发光装置的俯视图，其中将FPC 1209附加到四个端子部分1208上。在衬底1210上方形成包括发光元件和TFT的像素部分1202、包括TFT的栅极侧驱动电路1203和包括TFT的源极侧驱动电路1201。当TFT的有源层每个均由具有结晶结构的半导体膜形成时，可以在一个衬底上形成这些电路。因此，可以制造出实现面板上系统(system-on-panel)的EL显示面板。
除接触部分以外的衬底1210部分被保护膜覆盖并且在保护膜上设置了包含具有光催化功能的材料的基层。
设置了夹着像素部分的两个连接区1207以使发光元件的第二电极接触下导线。使发光元件的第一电极与像素部分中提供的TFT电连接。
通过围绕着像素部分和驱动电路的密封材料1205和用密封材料围绕着的填充物将密封衬底1204固定到衬底1210上。另外，还可以使用填充了包括透明干燥剂的填充物的结构。可以在不与像素部分重叠的区域中设置干燥剂。
图10中显示的结构适用于XGA级别的较大尺寸的发光装置(例如对角尺寸为4.3英寸)；但是本发明没有特别限制。可以通过COG模式安装驱动IC作为驱动电路的一部分。
因为它具有更长的边，驱动IC在外部尺寸方面优于IC芯片。当使用长边形成为15～80mm的驱动IC时，与使用IC芯片的情况相比，安装对应于像素部分所需要的驱动IC的数量较少，从而改善了制造成品率。当在玻璃衬底上形成了驱动IC时，因为对母衬底的形状没有限制，生产率不会受到损失。与从圆形晶片上取出IC芯片的情况相比，这是很大的优点。
另外，可以使用TAB模式，并且在此情况下，可以粘接多个载带并且可以在载带上安装驱动IC。同在COG模式的情况下一样，可以在一个载带上安装一个驱动IC。在此情况下，优选一起粘接将用于固定驱动IC的金属片等来提高强度。
本实施例可以与实施方式1或2、或者实施例1、2、3、4、5或6自由结合。
实施例8
可以给出下面的装置作为根据本发明的显示装置和电子装置的实例：照相机，例如摄像机或者数字照相机、护目镜型显示器(头戴式显示器)、导航系统、音频再现装置(例如汽车音响或音响组件)、膝上型计算机、游戏机、便携式信息终端(例如移动计算机、蜂窝电话、便携式游戏机或者电子书籍)、具备记录介质的图像再现装置(具体地说能够播放记录介质的装置，例如数字多用光盘(DVD)以及具有可以显示图像的显示装置的装置)、视频-音频双向通讯装置、通用远程控制装置等。图11A和11B以及图12A～12E每个都显示了电子装置的具体实例。
图11A和11B显示了数字照相机，其包括主体2101、显示部分2102、成像部分2103、操作键2104、快门2106等。根据本发明，可以实现具有没有显示不匀(mura)的显示部分2102的数字照相机。
图12A显示了具有22～50英寸大屏幕的大尺寸显示装置，其包括外壳2001、支架2002、显示部分2003、扬声器部分2004、图像部分2005、视频输入终端2006等。注意显示装置包括用于信息显示的全部类型显示装置，例如用于个人计算机、用于TV广播接收等。根据本发明，甚至在具有22～50英寸大屏幕的情况下，也可以实现抑制了显示不匀(mura)或者降低了驱动电路工作变化的大尺寸显示装置。
图12B显示了膝上型计算机，其包括主体2201、外壳2202、显示部分2203、键盘2204、外部连接端口2205、鼠标2206等。根据本发明，可以实现抑制了显示不匀(mura)或者降低了驱动电路工作变化的膝上型计算机。
图12C显示了具备记录介质便携式图像再现装置(具体地说，DVD播放器)，其包括主体2401、外壳2402、显示部分A 2403、显示部分B 2404、记录介质(例如DVD)装载部分2405、操作键2406、扬声器部分2407等。显示部分A 2403主要显示图像信息，显示部分B2404主要显示字符信息。注意具备记录介质的便携式图像再现装置包括家用游戏机等。根据本发明，可以实现抑制了显示不匀(mura)或者降低了驱动电路工作变化的图像再现装置。
图12D是便携式信息终端的透视图，而图12E显示了表示将其用于蜂窝电话折叠状态的透视图。在图12D中，像操作键盘一样，用户通过用他/她的右手指点击操作键2706a并且用他/她的左手指点击操作键2706b操作蜂窝电话。根据本发明，可以实现抑制了显示不匀(mura)或者降低了驱动电路工作变化的便携式信息终端。
如图12E中所示，在蜂窝电话折叠时，用户一手把持主体2701和外壳2702并且使用音频输入部分2704、音频输出部分2705、操作键2706c、天线2708等。
图12D和12E中所示的便携式信息终端每个包括主要水平地显示图像和字符的高清晰显示部分2703a并且和垂直地显示它们的高清晰显示部分2703b。
如上所述，通过使用在实施方式1和2以及实施例1～7任一个中的制造方法或结构，可以实现各种电子装置。
 

Claims (16)

1.一种半导体装置，其中在具有绝缘表面的衬底上形成有半导体薄膜，并且用连续波激光束照射以熔化该半导体薄膜并冷却该半导体薄膜使之再结晶，并且所述装置包括每个都使用所述半导体薄膜作为有源层的多个薄膜晶体管；
其中所述多个薄膜晶体管并联电连接，并且
其中WC和WS的总和小于所述连续波激光束的宽度LP，其中WC是所述多个薄膜晶体管中的沟道形成区宽度之和，而WS是所述沟道形成区之间的间隔之和。
2.一种半导体装置，其中在具有绝缘表面的衬底上形成有半导体薄膜，并且用重复率大于等于10MHz且小于等于100GHz的脉冲激光束照射以熔化该半导体薄膜并冷却该半导体薄膜使之再结晶，并且所述装置包括每个都使用所述半导体薄膜作为有源层的多个薄膜晶体管；
其中所述多个薄膜晶体管并联电连接，并且
其中WC和WS的总和小于所述脉冲激光束的宽度LP，其中WC是所述多个薄膜晶体管中的沟道形成区宽度之和，而WS是所述沟道形成区之间的间隔之和。
3.一种半导体装置，其中在具有绝缘表面的衬底上形成有半导体薄膜，并且用连续波激光束照射以熔化该半导体薄膜并冷却该半导体薄膜使之再结晶，并且所述装置包括每个都使用所述半导体薄膜作为有源层的多个薄膜晶体管；
其中所述多个薄膜晶体管中的至少两个薄膜晶体管并联电连接，并且
其中W1+W2+W3的和，即第一薄膜晶体管中的沟道形成区的宽度W1、所述第一薄膜晶体管中的沟道形成区和在与所述第一薄膜晶体管的沟道相邻位置处形成的第二薄膜晶体管中的沟道形成区之间的间隔W2、以及所述第二薄膜晶体管中的沟道形成区的宽度W3之和，小于所述连续波激光束的宽度LP。
4.一种半导体装置，其中在具有绝缘表面的衬底上形成有半导体薄膜，并且用重复率大于等于10MHz且小于等于100GHz的脉冲激光束照射以熔化该半导体薄膜并冷却该半导体薄膜使之再结晶，并且所述装置包括每个都使用所述半导体薄膜作为有源层的多个薄膜晶体管；
其中所述多个薄膜晶体管中的至少两个薄膜晶体管并联电连接，并且
其中W1+W2+W3的和，即第一薄膜晶体管中的沟道形成区的宽度W1、所述第一薄膜晶体管中的沟道形成区和在与所述第一薄膜晶体管的沟道相邻位置处形成的第二薄膜晶体管中的沟道形成区之间的间隔W2、以及所述第二薄膜晶体管中的沟道形成区的宽度W3之和，小于所述脉冲激光束的宽度LP。
5. 如权利要求1所述的半导体装置，其中所述多个薄膜晶体管是以相等的间隔被设置的。
6.如权利要求2所述的半导体装置，其中所述多个薄膜晶体管是以相等的间隔被设置的。
7.如权利要求3所述的半导体装置，其中所述多个薄膜晶体管是以相等的间隔被设置的。
8.如权利要求4所述的半导体装置，其中所述多个薄膜晶体管是以相等的间隔被设置的。
9.如权利要求1所述的半导体装置，其中所述半导体装置是便携式信息终端、从摄像机和数字照相机的组中选择的照相机、和个人计算机之一。
10.如权利要求2所述的半导体装置，其中所述半导体装置是便携式信息终端、从摄像机和数字照相机的组中选择的照相机、和个人计算机之一。
11.如权利要求3所述的半导体装置，其中所述半导体装置是便携式信息终端、从摄像机和数字照相机的组中选择的照相机、和个人计算机之一。
12.如权利要求4所述的半导体装置，其中所述半导体装置是便携式信息终端、从摄像机和数字照相机的组中选择的照相机、和个人计算机之一。
13.如权利要求1所述的半导体装置，其中所述半导体装置是视频-音频双向通讯装置和通用远程控制装置之一。
14.如权利要求2所述的半导体装置，其中所述半导体装置是视频-音频双向通讯装置和通用远程控制装置之一。
15.如权利要求3所述的半导体装置，其中所述半导体装置是视频-音频双向通讯装置和通用远程控制装置之一。
16.如权利要求4所述的半导体装置，其中所述半导体装置是视频-音频双向通讯装置和通用远程控制装置之一。
CN200910145815A 2004-07-30 2005-07-25 半导体装置 Pending CN101807588A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2004224281 2004-07-30
JP2004-224281 2004-07-30

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CNB2005800258366A Division CN100524659C (zh) 2004-07-30 2005-07-25 半导体装置

Publications (1)

Publication Number Publication Date
CN101807588A true CN101807588A (zh) 2010-08-18

Family

ID=36036206

Family Applications (2)

Application Number Title Priority Date Filing Date
CNB2005800258366A Expired - Fee Related CN100524659C (zh) 2004-07-30 2005-07-25 半导体装置
CN200910145815A Pending CN101807588A (zh) 2004-07-30 2005-07-25 半导体装置

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CNB2005800258366A Expired - Fee Related CN100524659C (zh) 2004-07-30 2005-07-25 半导体装置

Country Status (2)

Country Link
CN (2) CN100524659C (zh)
WO (1) WO2006027912A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103339728A (zh) * 2011-02-03 2013-10-02 美光科技公司 具有拥有低于主体区域的带隙的带隙的连接区域的存储器装置

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3887027A4 (en) * 2018-11-28 2022-08-10 3M Innovative Properties Company ULTRAVIOLET TREATMENT OF MEMBRANES AND RESULTING MEMBRANE

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6133076A (en) * 1999-08-24 2000-10-17 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor
US6933527B2 (en) * 2001-12-28 2005-08-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and semiconductor device production system
TWI261358B (en) * 2002-01-28 2006-09-01 Semiconductor Energy Lab Semiconductor device and method of manufacturing the same

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103339728A (zh) * 2011-02-03 2013-10-02 美光科技公司 具有拥有低于主体区域的带隙的带隙的连接区域的存储器装置
CN103339728B (zh) * 2011-02-03 2015-11-25 美光科技公司 具有拥有低于主体区域的带隙的带隙的连接区域的存储器装置
US9640260B2 (en) 2011-02-03 2017-05-02 Micron Technology, Inc. Memory devices with a connecting region having a band gap lower than a band gap of a body region
US9953710B2 (en) 2011-02-03 2018-04-24 Micron Technology, Inc. Memory devices with a connecting region having a band gap lower than a band gap of a body region

Also Published As

Publication number Publication date
WO2006027912A1 (en) 2006-03-16
CN100524659C (zh) 2009-08-05
CN1993816A (zh) 2007-07-04

Similar Documents

Publication Publication Date Title
KR101354162B1 (ko) 레이저 조사방법, 레이저 조사장치, 및 반도체장치 제조방법
US7704812B2 (en) Semiconductor circuit and method of fabricating the same
US7977253B2 (en) Manufacturing method of semiconductor device
US9330940B2 (en) Semiconductor device and manufacturing method thereof
CN1912739B (zh) 曝光掩模以及使用其的半导体器件的制造方法
US7105392B2 (en) Semiconductor device and method of manufacturing the same
KR100963811B1 (ko) 반도체 디바이스 제조 방법
TW523791B (en) Method of processing beam, laser irradiation apparatus, and method of manufacturing semiconductor device
US6855584B2 (en) Method of manufacturing a semiconductor device
KR100820251B1 (ko) 레이저 어닐 방법 및 반도체장치 제작방법
JP4954495B2 (ja) 半導体装置の作製方法
US7358165B2 (en) Semiconductor device and method for manufacturing semiconductor device
TW200300585A (en) A semiconductor fabricating apparatus
TW200300611A (en) Method of manufacturing a thin film transistor
KR20080086846A (ko) 결정성 반도체막의 제조방법 및 박막트랜지스터의 제조방법
JP4071005B2 (ja) 半導体装置の作製方法
US7902002B2 (en) Semiconductor device
JP2006148086A (ja) レーザ照射方法、レーザ照射装置、および半導体装置の作製方法
CN100524659C (zh) 半导体装置
JP5094099B2 (ja) 半導体装置の作製方法
US7332431B2 (en) Method of manufacturing semiconductor device
JP2006066908A (ja) 半導体装置およびその作製方法
JP4837871B2 (ja) 半導体装置の作製方法
JP2004281577A (ja) 半導体素子の製造方法、電気光学装置、電子機器

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C12 Rejection of a patent application after its publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20100818