KR100820251B1 - 레이저 어닐 방법 및 반도체장치 제작방법 - Google Patents

레이저 어닐 방법 및 반도체장치 제작방법 Download PDF

Info

Publication number
KR100820251B1
KR100820251B1 KR1020010085724A KR20010085724A KR100820251B1 KR 100820251 B1 KR100820251 B1 KR 100820251B1 KR 1020010085724 A KR1020010085724 A KR 1020010085724A KR 20010085724 A KR20010085724 A KR 20010085724A KR 100820251 B1 KR100820251 B1 KR 100820251B1
Authority
KR
South Korea
Prior art keywords
laser
laser beam
substrate
delete delete
semiconductor film
Prior art date
Application number
KR1020010085724A
Other languages
English (en)
Other versions
KR20020053760A (ko
Inventor
타나카코이치로
Original Assignee
가부시키가이샤 한도오따이 에네루기 켄큐쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 한도오따이 에네루기 켄큐쇼 filed Critical 가부시키가이샤 한도오따이 에네루기 켄큐쇼
Publication of KR20020053760A publication Critical patent/KR20020053760A/ko
Application granted granted Critical
Publication of KR100820251B1 publication Critical patent/KR100820251B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02422—Non-crystalline insulating materials, e.g. glass, polymers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02425—Conductive materials, e.g. metallic silicides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02502—Layer structure consisting of two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02592—Microstructure amorphous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02595—Microstructure polycrystalline
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02672—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using crystallisation enhancing elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H01L21/02678—Beam shaping, e.g. using a mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H01L21/02683—Continuous wave laser beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H01L21/02686—Pulsed laser beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02691—Scanning of a beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • H01L27/1285—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor using control of the annealing or irradiation parameters, e.g. using different scanning direction or intensity for different transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Materials Engineering (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Electromagnetism (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Recrystallisation Techniques (AREA)
  • Thin Film Transistor (AREA)

Abstract

반도체막에 YAG 레이저의 제2 고조파를 조사하면, 몇몇 반도체막에는 동심원 패턴이 관찰된다. 이러한 현상은 반도체막의 특성의 불균일 때문이다. 그러한 반도체막을 사용하여 TFT를 제조하면, TFT의 전기적 특성에 악영향을 미치게 된다. 동심원 패턴은 반도체막 표면에서 반사된 반사 빔(1)과 기판의 배면에서 반사된 반사 빔(2) 사이의 간섭에 의해 형성된다. 반사 빔(1)과 반사 빔(2)이 서로 겹치지 않으면, 그러한 간섭은 일어나지 않는다. 이 때문에, 레이저 빔을 반도체막에 비스듬히 조사하여 간섭 문제를 해결한다. 이 방법으로 형성된 결정성 규소막의 특성은 균일하고, 그러한 결정성 규소막을 사용하여 제조된 TFT는 양호한 전기적 특성을 가진다.
레이저 어닐, 제2 고조파, 레이저광 조사, 입사각

Description

레이저 어닐 방법 및 반도체장치 제작방법{Laser annealing method and semiconductor device fabricating method}
도 1은 레이저 조사 장치의 구성의 일 예를 나타내는 도면.
도 2는 동심원 패턴의 일 예를 나타내는 도면.
도 3(A)는 파장에 대한 비정질 규소막(두께 55 ㎚)에 있어서의 반사율을 나타내는 도면.
도 3(B)는 파장에 대한 비정질 규소막(두께 55 ㎚)에 있어서의 투과율을 나타내는 도면.
도 4는 기판 스테이지의 영향을 제거하여 레이저 어닐을 행하는 방법을 나타내는 도면.
도 5(A) 및 도 5(B)는 기판 스테이지의 영향을 제거하여 레이저 어닐을 행한 결과의 일 예를 나타내는 도면.
도 6은 기판 스테이지의 배면의 영향을 제거하여 레이저 어닐을 행하는 방법을 나타내는 도면.
도 7(A) 및 도 7(B)는 기판 스테이지의 배면의 영향을 제거하여 레이저 어닐을 행한 결과의 일 예를 나타내는 도면.
도 8은 반도체막의 표면으로부터 반사된 빔과, 반도체막과 기판의 계면으로부터 반사된 빔의 간섭에 관하여 고찰하기 위한 도면.
도 9는 기판의 x 및 y 방향의 설명도.
도 10(A)는 기판의 x 방향에 대한 왜곡(distortion)의 예를 나타내는 도면.
도 10(B)는 기판의 y 방향에 대한 왜곡의 예를 나타내는 도면.
도 11은 본 발명에 따른 레이저 어닐 방법의 일 예를 나타내는 도면.
도 12는 본 발명에 따른 레이저 어닐 방법의 다른 예를 나타내는 도면.
도 13(A)∼도 13(C)는 화소 TFT 및 구동회로용 TFT의 제작공정을 나타내는 단면도.
도 14(A)∼도 14(C)는 화소 TFT 및 구동회로용 TFT의 제작공정을 나타내는 단면도.
도 15(A)∼도 15(C)는 화소 TFT 및 구동회로용 TFT의 제작공정을 나타내는 단면도.
도 16은 화소 TFT 및 구동회로용 TFT의 제작공정을 나타내는 단면도.
도 17은 화소 TFT의 구성을 나타내는 상면도.
도 18은 액티브 매트릭스형 액정 표시장치의 제작공정을 나타내는 단면도.
도 19는 발광장치의 구동회로 및 화소부의 단면 구조를 나타내는 도면.
도 20(A)는 발광장치의 상면도.
도 20(B)는 발광장치의 구동회로 및 화소부의 단면 구조를 나타내는 도면.
도 21(A)∼도 21(F)는 본 발명에 따른 반도체장치의 여러 예를 나타내는 도면.
도 22(A)∼도 22(D)는 반도체장치의 여러 예를 나타내는 도면.
도 23(A)∼도 23(C)는 반도체장치의 여러 예를 나타내는 도면.
(도면의 주요 부분에 대한 부호의 설명)
10: 기판 11: 반도체막 12: 입사 빔
13: 반사 빔 41: 기판 스테이지 42: 지지대
43: 실리콘 웨이퍼
본 발명은 레이저 빔을 사용하여 반도체막을 어닐(이하, 레이저 어닐이라 함)하는 방법에 관한 것이다. 또한, 본 발명은 단일 공정으로서 레이저 어닐 방법을 포함하는 반도체장치 제작방법에 관한 것이다. 한편, 본 명세서에 사용된 "반도체장치"란 용어는 반도체 특성을 이용하여 기능하는 장치 전반을 가리키고, 액정 표시장치 및 발광장치와 같은 전기광학장치와, 그 전기광학장치를 구성 부품으로 포함하는 전자 장치도 포함한다.
최근, 유리 기판과 같은 절연 기판 상에 형성된 반도체막에 레이저 어닐을 가하여 반도체막을 결정화하거나 그의 결정성을 향상시키는 기술이 널리 연구되고 있다. 그러한 반도체막에는 규소가 널리 사용되고 있다. 본 명세서에서는, 결정성 반도체막을 얻기 위해 레이저 빔으로 반도체막을 결정화하는 수단을 레이저 결정화라고 부른다.
종래 널리 사용되어 온 합성 석영 유리 기판과 비교하여, 유리 기판은 가격이 저렴하고 가공성이 풍부하고 대면적 기판의 제조가 용이한 이점을 가지고 있다. 이것이 상기 연구가 행해지는 이유이다. 결정화에 레이저를 우선적으로 사용하는 이유는 유리 기판의 융점이 낮기 때문이다. 레이저는 기판의 온도를 크게 증가시키지 않고 반도체막에 높은 에너지를 부여할 수 있다. 또한, 레이저는 전열로를 사용한 가열 수단에 비하여 스루풋(throughput)이 현저히 높다.
결정성 반도체는 다수의 결정립으로 이루어져 있고, 다결정 반도체막이라고도 불린다. 레이저 어닐을 가하여 형성된 결정성 반도체막은 높은 이동도를 가지기 때문에, 결정성 반도체막은 박막트랜지스터(TFT)를 형성하는데 사용된다. 박막트랜지스터는 하나의 유리 기판 상에 화소 구동용 TFT와 구동회로용 TFT가 제조되는 모놀리식형 액정 전기광학 장치에 널리 사용되고 있다.
엑시머 레이저 빔과 같은 고출력의 펄스 레이저 빔을, 조사면(照射面)에서 수 ㎝ 평방의 스폿(spot) 또는 길이 10 ㎝ 이상의 선형이 되도록 광학계에 의해 가공하고, 레이저 빔을 주사하여(또는 레이저 빔으로 조사되는 위치를 피조사면에 대하여 상대적으로 이동시켜) 레이저 어닐을 행하는 방법은 생산성이 높고 공업적인 면에서 우수하기 때문에 우선적으로 사용되고 있다.
특히 선형 레이저 빔을 사용하면, 전후 좌우 방향으로의 주사가 필요한 스폿형 레이저 빔을 사용하는 경우와 달리, 선형 레이저 빔의 길이방향에 수직인 방향으로만 주사함으로써 전체 조사면을 선형 레이저 빔으로 조사할 수 있기 때문에, 높은 생산성을 실현할 수 있다. 선형 레이저 빔을 길이방향으로 주사하는 이유는 길이방향이 가장 효율적인 주사 방향이기 때문이다. 이러한 높은 생산성 때문에, 현재, 레이저 어닐 방법에서는, 펄스 발진 엑시머 레이저 빔을 적절한 광학계로 가공한 선형 레이저 빔을 사용하는 것이 TFT를 사용한 액정 장치로 대표되는 반도체장치의 제조기술의 주류로 되어 있다.
다양한 종류의 레이저가 있지만, 일반적으로는 펄스 발진형 엑시머 레이저를 광원으로 하는 레이저 빔(이하, 엑시머 레이저 빔이라 함)에 의한 레이저 결정화가 사용되고 있다. 엑시머 레이저는 고출력이기 때문에 고주파수로 반복되는 조사를 가능하게 하는 이점을 가지고, 규소막에 대한 높은 흡수계수를 나타내는 이점을 가진다.
엑시머 레이저 빔을 형성하기 위해, KrF(파장 248 ㎚) 및 XeCl(파장 308 ㎚)을 여기 가스로 사용하지만, Kr(크립톤) 및 Xe(크세논)과 같은 가스는 매우 고가이고, 가스 교체 빈도가 높게 됨에 따라 제조 비용이 크게 증가하는 문제가 있다.
또한, 레이저 발진을 위한 레이저 튜브와 발진 과정에서 발생된 불필요한 화합물을 제거하기 위한 가스 정제기와 같은 부속 기기는 2년 또는 3년마다 교체될 필요가 있다. 이들 부속 기기는 대부분 고가이므로, 제조 비용의 증가를 초래하는 문제가 있다.
상기한 바와 같이, 엑시머 레이저 빔을 사용하는 레이저 조사 장치는 분명 높은 성능을 가지지만, 매우 복잡한 유지보수(maintenance)를 필요로 하고, 이 레이저 조사 장치를 생산용 레이저 조사 장치로 사용할 경우 그의 가동 비용(가동에 수반하여 발생하는 비용을 의미함)이 너무 높게 된다는 단점도 가지고 있다.
엑시머 레이저에 비하여 가동 비용이 저렴한 레이저 조사 장치와, 그러한 레이저 조사 장치를 사용한 레이저 어닐 방법을 실현하기 위해, 고체 레이저(공진 캐비티로서 형성된 결정 봉에 의해 레이저 빔을 출력하는 레이저)를 사용하는 방법이 있다.
대표적인 고체 레이저 중 하나인 YAG 레이저를 사용하여 반도체막을 조사하였다. YAG 레이저의 출력을 비선형 광학소자에 의해 제2 고조파로 변조시키고, 얻어진 레이저 빔(파장 532 ㎚)을 광학계에 의해 조사면에서 선형이 되는 선형 레이저 빔으로 가공하였다. 반도체막은 코닝사의 #1737 유리 기판 상에 플라즈마 CVD법에 의해 형성된 두께 55 ㎚의 비정질 규소막이었다. 그러나, 비정질 규소막에 레이저 어닐을 행하여 얻어진 결정성 규소막에는 도 2에 나타낸 것과 같은 동심원 패턴이 형성되었다. 이 패턴은 결정성 규소막의 면내(in-plane) 특성이 불균일하다는 것을 나타낸다. 따라서, 동심원이 형성된 결정성 규소막을 사용하여 TFT를 제조하면, TFT의 전기적 특성에 악영향을 미친다. 본 명세서에서는, 도 2에 나타낸 것과 같은 패턴을 동심원 패턴이라 부른다.
본 발명은, 종래 기술에 비해 가동 비용이 낮은 레이저 조사 장치를 이용한 레이저 어닐 방법을 제공하고, 구체적으로는, 동심원 패턴을 형성하지 않거나 또는 감소시킬 수 있는 레이저 어닐 방법, 및 그 레이저 어닐 방법을 1 공정으로서 포함하는 반도체장치 제작방법을 제공하는 것을 과제로 한다.
먼저, 도 2에 나타낸 것과 같은 동심원 패턴이 형성되는 원인에 대해 고찰한다. 비정질 규소막에 조사된 레이저 빔은 조사면에서 선형이 되는 선형 레이저 빔이었다. 이 때문에, 레이저 빔을 조사한 후 얻어진 결정성 규소막에 어떤 패턴이 형성되었다고 하여도, 그 패턴은 반도체막, 기판 및 기판 스테이지가 완전히 평탄하면 선형 레이저 빔에 평행하거나 수직인 패턴이 되어야 한다. 그러나, 도 2에서 관찰되는 패턴은 동심원의 형상을 가지고 있기 때문에, 이 패턴은 선형 레이저 빔에 기인하지 않은 것으로 고려될 수 있다. 즉, 동심원 패턴의 발생 원인은 반도체막, 기판 및 기판 스테이지 중 어느 하나 또는 다수의 것의 왜곡(distortion)에 있다고 단정할 수 있다.
도 2에서 관찰되는 동심원 패턴은 뉴톤 고리(Newton's ring)와 유사하다. 뉴톤 고리는 다수의 반사면으로부터 반사된 광들이 서로 간섭할 때 형성되는 프린지(fringe) 패턴이다. 이러한 사실로부터, 동심원도 마찬가지로 다수의 반사면으로부터 반사되는 광들의 간섭에 의한 것이라고 추측할 수 있다. 그래서, 다수의 반사면이 어떤 면이가를 검증하기 위해 실험을 행하였다.
도 3(A) 및 도 3(B)는 각각, 파장에 대한 비정질 규소막(두께 55 ㎚)의 반사율 및 투과율을 나타낸다. 비정질 규소막은 #1737 기판 상에 플라즈마 CVD법에 의해 형성된 것이다. 도 3(A) 및 도 3(B)로부터, YAG 레이저의 제2 고조파(파장 532 ㎚)에 대한 반사율 및 투과율은 각각 26% 및 38%인 것을 알 수 있다. 즉, 비정질 규소막의 반사율 및 투과율이 높기 때문에, 비정질 규소막의 표면으로부터의 반사 빔과, 비정질 규소막을 투과한 레이저 빔이 어떤 면에서 반사될 때 일어나는 반사 빔 사이에 간섭이 일어나는 것으로 고려될 수 있다.
비정질 규소막을 투과한 YAG 레이저의 제2 고조파가 반사될 수 있는 면(반사면)은 다음의 3개인 것으로 고려될 수 있다.
(A) 기판 스테이지,
(B) 기판의 배면,
(C) 비정질 규소막과 기판 사이의 계면.
이들 반사면 중 어떤 것이 동심원 패턴의 원인이 되는지를 확인하기 위해, 반사 빔 각각의 영향을 제거하는 제1 및 제2 실험을 행하였고, 제1 및 제2 실험의 결과로부터 이론식이 얻어졌다. 제1 및 제2 실험 각각에서, 5인치 평방, 두께 0.7 ㎜의 #1737 유리 기판 상에 형성된 두께 55 ㎚의 비정질 규소막을 반도체막으로서 사용하였다. 본 명세서에서는, 기판의 표면은 막이 성막되어 있는 면으로 정의되고, 기판의 배면은 막이 성막되어 있는 면의 반대쪽 면으로 정의된다.
먼저, 제1 실험으로서, 기판 스테이지(41)로부터의 반사 빔의 영향을 제거하는 실험을 행하였다. 제1 실험에 대하여 도 4를 참조하여 설명한다. 도 4에 도시된 바와 같이, 기판 스테이지(41)와 반도체막(11)이 성막된 기판(10) 사이에 실리콘 웨이퍼(43)를 비스듬히 배치하여, 기판 스테이지(41)의 표면으로부터의 반사 빔이 반도체막(11)의 표면으로부터의 반사 빔(45)과 간섭하지 않도록 하고, 이 상태에서, 레이저 어닐을 행하였다. 부호 44는 입사 빔이고, 부호 46은 실리콘 웨이퍼(43)의 표면으로부터의 반사 빔이다. 또한, 기판 스테이지(41)와 기판(10)이 서로 접촉하지 않은 것에 기인한 현상과, 실리콘 웨이퍼(43)가 기판 스테이지(41)와 기판(10) 사이에 비스듬히 배치되는 것에 기인한 현상을 분리하기 위해, 실리콘 웨이퍼(43)를 생략한 상태에서 유사한 실험을 행하였다.
도 5(A) 및 도 5(B)는 제1 실험의 결과의 일 예를 나타내는 도면이다. 도 5(A)는 서로 다른 결정성 규소막을 나타내고 있고, 그 중 하나는 실리콘 웨이퍼(43)를 기판 스테이지(41)로부터 4 ㎝ 떨어져 비스듬히 배치한 채 레이저 어닐을 행한 때 얻어진 것이고, 다른 하나는 실리콘 웨이퍼(43)를 배치하지 않은 채 레이저 어닐을 행한 때 얻어진 것이다. 도 5(B)는 도 5(A)의 모식도이다. 도 5(A) 및 도 5(B)로부터, 동심원 패턴이 실리콘 웨이퍼(43)의 유무에 상관없이 나타나는 것을 알 수 있다. 이 사실로부터, 동심원 패턴은 기판 스테이지(41)로부터의 반사 빔과 무관한 것을 알 수 있다.
그 다음, 제2 실험으로서, 기판(10)의 배면으로부터의 반사 빔의 영향을 제거하는 실험을 행하였다. 제2 실험에 대하여 도 6을 참조하여 설명한다. 도 6에 도시된 바와 같이, 기판(10)을 입사 빔(64)에 대해 경사지게 하여, 기판 스테이지(41)의 배면으로부터의 반사 빔(66)과 반도체막(11)의 표면으로부터의 반사 빔(65)이 서로 간섭하지 않도록 하고, 이 상태에서 레이저 어닐을 행하였다. 또한, 지지대(42)를 기판 스테이지(41) 상에 배치하고, 기판(10)을 지지대(42)에 기댄 상태로 경사지게 하였다. 지지대(42)의 높이를 변화시켜 입사 빔(64)의 각도를 변경하였다.
도 7(A) 및 도 7(B)는 제2 실험의 결과를 나타내는 도면이다. 도 7(A)는 지지대를 각각 5 ㎜, 10 ㎜, 15 ㎜의 높이로 배치한 상태에서 레이저 어닐을 행한 때 얻어진 서로 다른 결정성 규소막을 나타내고 있다. 도 7(B)는 도 7(A)의 모식도이다. 도 7(A) 및 도 7(B)로부터, 기판(10)의 한면을 5 ㎜ 높이의 지지대에 받쳤을 때 동심원 패턴이 나타나고, 기판(10)의 한면을 10 ㎜ 높이의 지지대에 받쳤을 때는 동심원 패턴이 사라졌음을 알 수 있다. 즉, 입사 레이저 빔이 비스듬히 입사한 때, 경사각이 어떤 각도 이상이 되면 동심원 패턴이 사라지는 것을 알 수 있다.
반도체막의 표면으로부터의 반사 빔과, 반도체막과 기판의 계면으로부터의 반사 빔과의 간섭에 대하여 도 8을 참조하여 고찰한다. 비정질 규소막을 굴절률 n의 평행 평판인 것으로 가정한다. 비정질 규소막에 각도 θ1로 입사한 레이저 빔(84)이 평행 평판에서 굴절되어 각도 θ2로 주행한다. 여기서, YAG 레이저의 제2 고조파(파장 532 ㎚)에 대한 비정질 규소막과 기판의 굴절률을 각각 4와 1.5라고 가정한다. 양 굴절률의 차이 때문에, 비정질 규소막의 표면에서는 위상 편차가 일어나지 않지만, 비정질 규소막과 기판의 계면에서는 π의 상대적 위상 편차가 일어난다. 이러한 사실을 고려하여, 반사 빔 A(85)와 반사 빔 B(86)에 대한 최소 조건은 하기 식 1로 된다.
[식 1]
2nd ×cosθ2 = mλ (m은 정수임)
상기 식 1에서, λ는 입사 빔의 파장을 나타내고, n은 파장 λ에서의 비정질 규소막의 굴절률을 나타내고, d는 비정질 규소막의 두께를 나타낸다. 아래의 구체적인 값들을 식 1에 대입한다.
n = 4
d = 55 [㎚]
λ= 532 [㎚]
이 값들을 대입하면, 하기 식 2가 얻어진다.
[식 2]
cosθ2 = m ×532/(2 ×4 ×55) = m ×532/440
상기 식 2로부터, m이 0만을 취할 수 있기 때문에, 반사 빔 A(85)와 반사 빔 B(86)의 간섭을 최소로 하는 θ2 의 값이 한가지만을 취할 수 있음을 알 수 있다. m이 다수의 값을 가지는 경우에 간섭 프린지(fringe)가 발생한다는 사실로부터, 비정질 규소막과 기판의 계면에서 반사되는 빔으로부터는 명암 프린지가 번갈아 나타나는 프린지 패턴이 형성될 가능성이 없음을 알 수 있다.
상기한 실험 결과 및 이론식으로부터, 동심원 패턴을 형성하는 원인은 비정질 규소막의 표면으로부터의 반사 빔과 기판의 배면으로부터의 반사 빔의 간섭인 것으로 단정할 수 있다. 동심원 패턴이 형성되는 원인은 기판이 한 방향만이 아니라 2개의 다른 방향으로 뒤틀려 있기 때문인 것으로 고려될 수 있다. 기판이 원통형(실린드리컬) 렌즈와 같이 한 방향으로만 뒤틀려 있으면, 동심원 패턴은 나타나지 않고, 평행한 프린지 패턴이 형성된다. 도 10(A) 및 도 10(B)는 640℃에서 5시간 가열처리한 후의 #1737 유리 기판의 뒤틀림을 측정한 결과를 나타낸다. 도 10(A)에서, 수평축은 x 방향을 나타내고, 도 10(B)에서 수평축은 y 방향을 나타내고, 도 10(A) 및 도 10(B) 각각의 세로축은 뒤틀림을 나타낸다. 각각 수평축으로 나타내어진 x 방향 및 y 방향은, 도 9에 도시된 바와 같이 기판의 우측 상부에 "배향 플랫"(orientation flat)이라 불리는 절단부가 위치하는 상태로 기판이 배치되도록 편의상 결정된 것이다. 도 10(A) 및 도 10(B)로부터, 기판이 x 방향과 y 방향 모두로 뒤틀려 있음이 명백하다. 이 때, 이러한 뒤틀림은 레이저 어닐에 영향을 미칠 수 있고, 뒤틀림의 정도는 TFT와 같은 반도체장치를 제조하는 어떤 다른 공정에서는 문제가 되지 않는다.
제2 실험에서 기판을 경사지게 한 채 레이저 어닐을 행한 때 동심원 패턴이 나타나지 않은 사실에 기초하여, 본 발명은 기판에 비스듬히 레이저 빔을 조사하는 기술을 제공한다. 본 발명에 따르면, 레이저 빔의 간섭으로 인한 각각의 반도체막의 특성의 불균일을 제거하거나 감소시키는 것이 가능하다. 이러한 결정성 반도체막을 사용하여 TFT를 제조함으로써, 전기적 특성이 우수한 TFT를 얻을 수 있다.
본 발명에서 사용되는 레이저 빔은 광학계에 의해 선형으로 가공된 상태로 조사되는 것이 바람직하다. 레이저 빔을 선형으로 가공하는 것은, 조사면에서 선형 형상이 되도록 레이저 빔을 가공하는 것을 의미한다. 또한, 본 명세서에서 사용되는 "선형"이란 용어는 엄밀한 의미에서 "선"을 의미하는 것이 아니고, 큰 어스펙트 비(aspect ratio)를 가지는 직사각형(또는 장타원)을 의미한다. 예를 들어, "선형"이란 용어는 10 이상(바람직하게는 100∼10,000)의 어스펙트 비를 가지는 형상을 가리킨다.
고체 레이저는 YAG 레이저(통상은 Nd:YAG 레이저), Nd:YLF 레이저, Nd:YVO4 레이저, Nd:YAlO3 레이저, 루비 레이저, 알렉산드라이트 레이저 또는 Ti:사파이어 레이저와 같은 일반적으로 알려진 유형의 레이저를 사용할 수 있다. 특히, 간섭성(coherence)과 펄스 에너지가 우수한 YVO4 및 YAG 레이저가 바람직하다.
그러나, 레이저는 반도체막을 투과할 수 있는 파장을 가져야 하는데, 이는 기판의 배면으로부터의 반사 빔이 반도체막의 표면으로부터의 반사 빔과 간섭하기 때문이다. 도 3(B)는 파장에 대한 비정질 규소막(두께 55 ㎚)의 투과율을 나타낸다. 도 3(B)로부터, 레이저 빔은 두께 55 ㎚의 비정질 규소막을 투과할 수 있도록 350 ㎚ 이상(바람직하게는 400 ㎚ 이상)의 파장을 가져야 함을 알 수 있다. 그러나, 본 발명에서는, 반도체막의 재료가 특별히 한정되지 않고, 규소 뿐만 아니라 규소 게르마늄(SiGe) 합금 등의 비정질 구조를 가진 화합물 반도체막도 본 발명에 적용될 수 있다. 반도체막을 투과할 수 있는 파장은 반도체막의 종류, 두께 등에 따라 다르기 때문에, 파장은 실시자에 의해 적절히 결정될 수 있다.
예를 들어, YAG 레이저를 사용할 경우, YAG 레이저의 기본파가 1064 ㎚의 긴 파장을 가지기 때문에, 제2 고조파(파장 532 ㎚)를 사용하는 것이 바람직하다. 제1 고조파가 비선형 소자를 포함하는 파장 변조기에 의해 제2 고조파, 제3 고조파 또는 제4 고조파로 변조될 수 있다. 각 고조파의 형성은 공지의 기술에 따를 수 있다. 여기서는, "광원으로서 고체 레이저를 사용하는 레이저 빔"에는 제1 고조파 뿐만 아니라, 광로의 도중에 파장 변조되는 다른 고조파도 포함된다.
또한, YAG 레이저에 널리 사용되는 Q-스위칭 방법(Q-변조 스위칭 방법)도 사용될 수 있다. Q-스위칭 방법은, 레이저 공진기의 Q 값을 충분히 낮은 값으로 유지한 상태로부터 Q 값을 높은 값으로 급격히 증가시킴으로써 매우 높은 에너지 수준과 가파른 펄스 엣지를 가지는 펄스 레이저를 출력하는 방법이다. Q-스위칭 방법은 공지의 기술이다.
본 발명에서 사용되는 고체 레이저는 기본적으로는 고체 결정, 공진 거울 및 고체 결정을 여기하기 위한 광원을 사용하여 레이저 빔을 출력할 수 있기 때문에, 고체 레이저는 엑시머 레이저와 달리 매우 복잡한 유지보수를 필요로 하지 않는다. 즉, 고체 레이저는 엑시머 레이저에 비해 가동 비용이 매우 낮기 때문에, 반도체장치의 제조 비용을 크게 줄일 수 있게 한다. 또한, 유지보수 횟수가 감소함에 따라, 생산 라인의 가동율이 증가하므로, 제조공정의 전체 스루풋이 증가하고, 이것도 반도체장치의 제조 비용의 절감에 크게 기여한다. 또한, 고체 레이저가 차지하는 면적이 엑시머 레이저에 비해 작기 때문에, 고체 레이저는 제조 라인의 설계에도 유리하다.
이하, 레이저 빔의 입사각에 대하여, 후에 설명되는 본 발명의 바람직한 실시형태와 관련하여 도 1을 참조하여 설명한다.
빔 폭 w1의 레이저 빔이 반도체막(조사 타겟)에 입사한다. 이 때의 입사각을 θ라 한다. 일반적으로, 반도체막은 25∼80 ㎚의 두께로 성막되고, 반도체막이 유리 기판의 두께 D(0.7 ㎜)에 비하여 매우 얇기 때문에 반도체막으로 인한 레이저 빔의 광로의 편향은 무시될 수 있다. 따라서, 반도체막을 투과한 레이저 빔은 기판의 배면 쪽으로 거의 직선으로 주행하고, 기판의 배면에서 반사된다. 기판의 배면에 의해 반사된 레이저 빔(반사 빔)은 다시 반도체막에 도달하고, 기판으로부터 나간다. 이 때, 입사 빔과 반사 빔이 반도체막에서 서로 전혀 교차하지 않으면, 반도체막 내에서의 빔의 간섭이 일어나지 않는다. 즉, 동심원 패턴이 형성되지 않는다.
동심원 패턴이 일어나지 않는 조건은 도 1로부터 하기 식 3과 같이 표현된다.
[식 3]
D ×tanθ ≥ w/2
∴θ≥arctan(w/(2 ×D))
(여기서, w = (w1 + w2)/2이다)
그러나, 제2 실험 결과는, 입사 빔과 반사 빔이 서로 완전히 분리되지 않아도, 동심원 패턴이 감소될 수 있다는 것을 나타낸다. 따라서, D = 0.7 ㎜, tanθ = 5/126, w1 = w2 = w = 0.4 ㎜로 하면, 동심원 패턴이 감소될 수 있는 조건은 다음과 같이 계산된다.
0.7 ×5/126 ≥0.4/x (x는 정수임)
∴ x ≤ 14.4
그러나, x는 분모이고, 정수만을 취할 수 있기 때문에,
x ≤14
따라서, 실험으로부터 얻어진, 동심원 패턴이 일어나지 않는 조건은 하기 식 4가 된다.
[식 4]
D ×tanθ ≥w/14
∴ θ≥arctan(w/(14 ×D))
이 조건을 만족하는 각도 θ로 입사하는 레이저 빔으로 반도체막을 어닐하면, 이제껏 반도체막에 형성되었던 동심원 패턴이 감소될 수 있고, 이것에 의해, 우수한 결정성 반도체막이 형성될 수 있다. 이 결정성 반도체막을 사용하여 제조된 TFT는 우수한 전기적 특성을 가진다. 본 명세서에서, 각도 θ는 기판에 수직인 방향으로부터의 편향을 가리킨다.
[실시예 1]
본 실시예를 도 11 및 도 13(A)를 참조하여 설명한다.
먼저, 기판(300)으로서, 코닝사의 #7059 유리 또는 #1737 유리로 대표되는 바륨 붕규산 유리 또는 알루미나 붕규산 유리 등의 유리로 된 투광성 기판을 준비한다. 기판(300)으로서는, 석영 기판 또는 규소 기판을 사용할 수도 있다. 또는, 본 실시예의 처리온도에 견디는 내열성을 가지는 플라스틱 기판도 사용할 수 있다. 본 실시예에서는, 코닝사의 #1737 유리로 된 유리 기판을 준비하였다.
그 다음, 기판(300) 위에, 산화규소막, 질화규소막 또는 산화질화규소막과 같은 절연막으로 된 하지막(下地膜)(301)을 형성한다. 본 실시예에서는 하지막(301)이 2층 구조를 사용하지만, 상기 절연막 중 어느 하나로 된 단층 막 또는 상기 절연막을 2개 이상 적층한 구조를 사용할 수도 있다. 하지막(301)의 제1 층으로서, 플라즈마 CVD법에 의해 SiH4, NH3 및 N2O를 반응 가스로 사용하여 산화질화규소막(301a)을 10∼200 nm(바람직하게는 50∼100 nm)의 두께로 성막한다. 본 실시예에서는, 두께 50 nm의 산화질화규소막(301a)(조성비: Si = 32%, O = 27%, N = 24%, H = 17%)을 형성하였다. 그 다음, 하지막(301)의 제2 층으로서, 플라즈마 CVD법에 의해 SiH4와 N2O를 반응 가스로 사용하여 산화질화규소막을 50∼200 nm(바람직하게는 100∼150 nm)의 두께로 형성한다. 본 실시예에서는, 두께 100 nm의 산화질화규소막(401b)(조성비: Si = 32%, O = 59%, N = 7%, H = 2%)을 형성하였다.
그 다음, 기판(300) 위에 반도체막(302)을 형성한다. 반도체막(302)으로서는, 공지의 방법(스퍼터링법, LPCVD법, 또는 플라즈마 CVD법)에 의해 비정질 구조를 가진 반도체막을 25∼80 nm(바람직하게는 30∼60 nm)의 두께로 형성한다. 반도체막의 재료에 특별한 한정은 없으나, 규소 또는 규소 게르마늄(SiGe) 합금 등으로 반도체막을 형성하는 것이 바람직하다. 본 실시예에서는, 플라즈마 CVD법에 의해 두께 55 nm의 비정질 규소막을 성막하였다.
본 실시예에서는, 기판 상에 질화규소막 또는 산화질화규소막과 같은 하지(下地) 절연막을 형성한 후 반도체막을 형성하였다. 기판 상에 하지 절연막을 형성한 후 반도체막을 형성하는 경우, 레이저 빔을 반사하는 면의 수가 증가한다. 그러나, 기판과 하지 절연막의 굴절률이 서로 거의 동일하기 때문에, 하지 절연막과 기판의 계면에서의 굴절률 편차는 무시될 수 있다.
그 다음, 반도체막의 결정화를 행한다. 반도체막의 결정화에는 레이저 어닐법을 사용한 결정화가 적용된다. 반도체막의 결정화 방법으로서는, 레이저 어닐법을 사용한 결정화 이외에, 열 결정화법 또는 니켈 등의 촉매를 사용한 열 결정화법이 있다. 또는, 상기 결정화 방법들 중 어느 하나와 레이저 어닐법을 조합할 수도 있다. 본 발명은 레이저 결정화법에 적용되어 실시된다.
레이저 어닐법을 사용한 결정화에서는, 비정질 반도체막에 함유된 수소를 미리 방출시키는 것이 바람직하다. 구체적으로는, 비정질 반도체막을 질소 분위기에 400∼500℃로 약 1시간 노출시켜 수소 함량을 5 원자% 이하로 감소시키는 것이 바람직하다. 이렇게 하여, 막의 레이저 저항이 현저하게 개선된다.
다음에, 레이저 빔을 위한 광학계를 도 11을 참조하여 설명한다. 레이저 발진기(201)로서, 고출력의 연속 또는 펄스 발진 고체 레이저(YAG 레이저, YVO4 레이저, YLF 레이저, YAlO3 레이저, 루비 레이저, 알렉산드라이트 레이저, Ti:사파이어 레이저 등)를 사용하는 것이 바람직하다. 물론, 고출력을 가진다면, 기체 레이저, 유리 레이저 등도 사용될 수 있다. 레이저 발진기(201)로부터 발생된 레이저광을 광학계를 사용하여 조사면에서 선형을 가지는 선형 빔으로 가공한다. 광학계는, 예를 들어, 레이저 빔을 길게 확대시키기 위한 긴 초점거리의 원통형(실린드리컬) 렌즈(205)와, 레이저 빔을 얇게 집광히기 위한 원통형 렌즈(206)를 사용한다. 이러한 긴 초점거리의 원통형 렌즈를 사용함으로써, 수차가 감소되고 조사면 또는 조사면 부근에서의 에너지 분포가 균일한 레이저 빔을 얻을 수 있다. 또한, 긴 초점거리의 원통형 렌즈는 반도체막에 입사하는 빔의 빔 폭과 기판의 배면으로부터의 반사 빔의 빔 폭 사이에 현저한 차이가 발생하는 것을 억제하는데 효과적이다. 본 발명자의 실험 결과, 초점거리가 500 ㎜ 이상인 원통형 렌즈를 사용한 경우 수차의 영향이 대폭 감소될 수 있는 것으로 나타났다.
레이저 빔의 진행 방향을 변경할 수 있도록 원통형 렌즈(206)의 전방에 반사 거울(207)이 제공된다. 레이저 빔이 조사면에 입사하는 각도는 반사 거울(207)에 의해 소망의 각도 θ로 조정될 수 있다. 반사 거울(207)의 각도에 따라 원통형 렌즈(206)의 각도가 변경되면, 조사면에서 대칭성이 훨신 높은 레이저 빔이 형성될 수 있다.
또한, 선형 빔을 반도체막에 조사하는 경우, 선형 빔은 50∼98%의 중첩(오버랩)률로 조사되거나 또는 중첩 없이 조사될 수도 있다. 최적의 조건은 반도체막의 상태 또는 레이저 빔의 지연 기간 등에 따라 다르기 때문에, 최적의 조건을 실시자가 적절히 결정하는 것이 바람직하다.
본 실시예에서는, 레이저 발진기(201)로서 YAG 레이저를 사용하였다. 비선형 광학소자(202)에 의해 YAG 레이저의 출력을 제2 고조파로 변조한 다음, 광학계를 사용하여 길이 130 ㎜, 폭 0.4 ㎜의 선형 빔으로 가공하고, 이 선형 빔을 반도체막에 조사하였다. 이 때, 선형 빔은 기판에 수직인 방향으로부터 5˚ 벗어난 각도로 조사되었다. 긴 초점거리의 원통형 렌즈(206)를 사용하였기 때문에, w1 = w2 = w = 0.4 ㎜가 사용될 수 있다. 본 실시예의 조사 조건을 상기 식 4에 적용하면, 좌변이 0.7 ×tan5 = 0.0612가 되고, 우변은 0.4/8 = 0.0500이 된다.
따라서, 식 4가 만족되고, 레이저 어닐에 의해 얻어지는 결정성 반도체막에서 동심원 패턴이 관찰되지 않았다. 이 결정성 반도체막을 사용하여 제조된 TFT는 우수한 전기적 특성을 가진다.
[실시예 2]
본 실시예에서는 실시예 1과 다른 실시예에 대하여 도 12를 참조하여 설명한다.
기판 및 반도체막은 실시예 1에 따라 제조되었다. 본 실시예에서도, 코닝사의 #1737 유리 기판을 사용하고, 이 유리 기판 위에 CVD법에 의해 비정질 규소막(두께 35 ㎚)을 형성하였다.
본 실시예의 광학계를 도 12를 참조하여 설명한다. 도 12에서, 도 11에 나타낸 광학계에 사용된 것에 해당하는 부분에 대해서는 동일 부호를 사용하였다. 본 실시예에서는, 반사 거울(207)을 레이저 빔에 대해 45°로 고정시키고, 기판 스테이지(203)를 수평 방향으로부터 각도 θ만큼 경사지게 하였다.
본 실시예에서는, 레이저 발진기(201)로서 YAG 레이저를 사용하였다. YAG 레이저의 출력을 비선형 광학소자(202)에 의해 제2 고조파로 변조한 다음, 광학계를 사용하여 길이 130 ㎜, 폭 0.4 ㎜의 선형 빔으로 가공하고, 이 선형 빔을 반도체막에 조사하였다. 이 때, 선형 빔은 기판에 수직인 방향으로부터 10˚ 벗어난 각도로 조사되었다. 긴 초점거리의 원통형 렌즈(206)를 사용하였기 때문에, w1 = w2 = w = 0.4 ㎜가 사용될 수 있다. 실시예 1의 조사 조건을 상기 식 4에 적용하면, 좌변이 0.7 ×tan10 = 0.1234가 되고, 우변은 0.4/8 = 0.0500이 된다.
따라서, 식 4가 만족되고, 레이저 어닐에 의해 얻어지는 결정성 만도체막에 동심원 패턴이 관찰되지 않았다. 이 결정성 반도체막을 사용하여 제조된 TFT는 우수한 전기적 특성을 가진다.
[실시예 3]
본 실시예에서는, 액티브 매트릭스 기판의 제작방법에 대하여 도 13∼도 20을 사용하여 설명한다.
본 실시예에서는, 먼저, 코닝사의 #7059 유리 및 #1737 유리로 대표되는 바륨 붕규산 유리 또는 알루미늄 붕규산 유리 등의 유리로 된 기판(300)을 사용한다. 기판(300)으로서, 석영 기판, 규소 기판, 금속 기판, 또는 표면에 절연막이 형성된 스테인리스 기판이 사용될 수도 있다. 또한, 본 실시예의 처리온도에 견디는 내열성을 가지는 플라스틱 기판도 사용될 수 있다.
그 다음, 기판(300) 상에, 산화규소막, 질화규소막 또는 산화질화규소막과 같은 절연막으로 된 하지막(301)을 형성한다. 본 실시예에서는, 하지막(301)으로서 2층 구조를 사용하지만, 상기 절연막의 단층막 또는 2층 이상 적층시킨 구조를 사용할 수도 있다. 하지막(301)의 제1 층으로서, 플라즈마 CVD법에 의해 SiH4, NH3, N2O를 반응 가스로 사용하여 산화질화규소막(301a)을 10∼200 nm(바람직하게는 50∼100 nm)의 두께로 형성한다. 본 실시예에서는, 막 두께 50 nm의 산화질화규소막(301a)(조성비: Si = 32%, O = 27%, N = 24%, H = 17%)을 형성하였다. 그 다음, 하지막(201)의 제2 층으로서, 플라즈마 CVD법에 의해 SiH4와 N2O를 반응 가스로 사용하여 산화질화규소막(301b)을 50∼200 nm(바람직하게는 100∼150 nm)의 두께의 형성한다. 본 실시예에서는, 막 두께 100 nm의 산화질화규소막(301b)(조성비: Si = 32%, O = 59%, N = 7%, H = 2%)을 형성하였다.
이어서, 하지막(301) 상에 반도체막(302)을 형성한다. 이 반도체막(302)은 공지의 방법(스퍼터링법, LPCVD법, 또는 플라즈마 CVD법)에 의해 비정질 구조를 가진 반도체막으로부터 25∼80 nm (바람직하게는 30∼60 nm)의 두께로 형성된다. 반도체막의 재료에 한정은 없으나, 그 반도체막을 규소 또는 규소 게르마늄(SiGe) 합금 등으로 형성하는 것이 바람직하다. 본 실시예에서는, 플라즈마 CVD법에 의해 두께 55 nm의 비정질 규소막을 형성하였다.
그 다음, 반도체막의 결정화를 행한다. 반도체막의 결정화에는 레이저 결정화법이 적용된다. 또한, 반도체막의 결정화에는, 레이저 결정화법 이외에, 열 결정화법 또는 니켈 등의 촉매를 사용한 열 결정화법이 적용될 수도 있다. 반도체막의 결정화는 레이저 결정화와 상기 열 결정화법들 중 하나를 조합시킨 방법으로 행해질 수도 있다. 본 발명을 적용하여 레이저 결정화를 실시한다. 예를 들어, 고체 레이저(YAG 레이저, YVO4 레이저, YLF 레이저, YAlO3 레이저, 루비 레이저, 알렉산드라이트 레이저, Ti:사파이어 레이저, 유리 레이저 등)를 광원으로 한 레이저광을 광학계에 의해 선형 빔으로 가공한다. 그 레이저광을 도 11 또는 도 12에 도시된 방법을 사용하여 반도체막에 조사한다. 본 실시예에서는, 기판을 500℃의 질소 분위기에 1시간 노출시킨 후, 도 11에 도시된 레이저 어닐 방법에 의해 반도체막의 결정화를 행하여, 큰 입경의 결정립을 가지는 결정성 규소막을 형성하였다. 여기서, 레이저 발진기에는 YAG 레이저를 사용하였다. 비선형 광학소자에 의해 제2 고조파로 변조된 레이저광을 광학계에 의해 선형 빔으로 가공하여 반도체막에 조사한다. 선형 빔을 반도체막에 조사할 때, 선형 빔의 중첩률을 50∼98%로 할 수 있지만, 반도체막의 상태 및 레이저광의 파장에 따라 최적 조건이 다르기 때문에, 그 중첩률은 실시자에 의해 적절히 결정될 수 있다.
이렇게 하여 형성된 결정성 반도체막을 소망의 형상으로 패터닝하여 반도체층(402∼406)을 형성한다. 본 실시예에서는, 결정성 규소막을 포토리소그래피법을 사용하여 패터닝하여, 반도체층(402∼406)을 형성하였다.
또한, 반도체층(402∼406)을 형성한 후, TFT의 스레시홀드값을 제어하기 위해 미량의 불순물 원소(붕소 또는 인)를 도핑할 수도 있다.
그 다음, 반도체층(402∼406)을 덮도록 게이트 절연막(407)을 형성한다. 이 게이트 절연막(407)은 플라즈마 CVD법 또는 스퍼터링법에 의해 규소를 함유하는 절연막으로 40∼150 ㎚의 막 두께로 형성된다. 본 실시예에서는, 플라즈마 CVD법에 의해 두께 110 ㎚의 산화질화규소막(조성비: Si= 32%, O= 59%, N= 7%, H= 2%)으로 게이트 절연막(407)을 형성하였다. 물론, 게이트 절연막이 산화질화규소막에 한정되지 않고, 규소를 함유하는 다른 절연막을 단층 또는 적층 구조로 하여 사용할 수도 있다.
또한, 산화규소막을 사용하는 경우에는, 플라즈마 CVD법에 의해 TEOS(테트라에틸 오르소실리케이트)와 O2를 혼합하고, 40 ㎩의 반응 압력과 300∼400℃의 기판 온도에서 0.5∼0.8 W/㎠의 고주파(13.56 ㎒) 전력 밀도로 방전시켜 형성할 수 있다. 이렇게 하여 형성된 산화규소막은 그 후 400∼500℃의 열 어닐에 의해 게이트 절연막으로서 양호한 특성을 얻을 수 있다.
그 다음, 도 13(B)에 도시된 바와 같이, 게이트 절연막(407) 상에, 두께 20∼100 ㎚의 제1 도전막(408)과 두께 100∼400 ㎚의 제2 도전막(409)을 적층 형성한다. 본 실시예에서는, 막 두께 30 ㎚의 TaN 막으로 된 제1 도전막(408)과 막 두께 370 ㎚의 W 막으로 된 제2 도전막(409)을 적층 형성하였다. TaN 막은 질소 함유 분위기에서 Ta을 타겟으로 하여 스퍼터링법에 의해 형성된다. W 막은 W을 타겟으로 하여 스퍼터링법에 의해 형성된다. 그 외에, 6불화 텅스텐(WF6)을 사용하여 열 CVD법에 의해 W 막을 형성할 수도 있다. 어느 방법을 사용하든, 게이트 전극으로 사용하기 위해서는 재료를 저저항화하는 것이 필요하고, W 막의 저항률은 20 μΩ㎝ 이하인 것이 바람직하다. W 막은 결정립을 크게 함으로써 저저항화할 수 있으나, 산소와 같은 불순물 원소가 W 막 내에 많이 존재하는 경우에는, 결정화가 저해되고, 저항률이 높아진다. 따라서, 본 실시예에서는, 고순도(순도 99.9999%)의 W 타겟을 사용한 스퍼터링법을 사용하고, 또한, 성막 중에 기상(氣相) 중의 불순물이 혼입되지 않도록 충분히 배려하여 W 막을 형성함으로써, 9∼20 μΩ㎝의 저항률을 실현할 수 있었다.
본 실시예에서는, 제1 도전막(408)을 TaN로 형성하고, 제2 도전막 (409)을 W으로 형성하였지만, 재료에 한정은 없고, 어느 막이라도, Ta, W, Ti, Mo, Al, Cu, Cr 및 Nd로 이루어진 군에서 선택된 원소, 또는 상기 원소를 주성분으로 하는 합금 재료 또는 화합물 재료로 형성될 수도 있다. 또한, 인과 같은 불순물 원소가 도핑된 다결정 규소막으로 대표되는 반도체막이 사용될 수도 있다. 또한, AgPdCu 합금이 사용될 수도 있다. 또한, 제1 도전막이 탄탈(Ta)로 형성되고, 제2 도전막이 W으로 형성되는 조합, 제1 도전막이 질화티탄(TiN)으로 형성되고, 제2 도전막이 W으로 형성되는 조합, 제1 도전막이 질화탄탈(TaN)로 형성되고, 제2 도전막이 Al으로 형성되는 조합, 제1 도전막이 질화탄탈(TaN)로 형성되고, 제2 도전막이 Cu로 형성되는 조합 등의 어느 조합이라도 채용될 수 있다.
그 다음, 포토리소그래피법을 사용하여 레지스트로 된 마스크(410∼415)를 형성하고, 전극 및 배선을 형성하기 위한 제1 에칭 처리를 행한다. 제1 에칭 처리는 제1 에칭 조건과 제2 에칭 조건으로 행해진다. 본 실시예에서는, 제1 에칭 조건으로서, ICP(유도 결합형 플라즈마) 에칭법을 사용하고, 에칭 가스로서 CF4, Cl2 및 O2의 가스 혼합물을 사용하고, 가스 유량비를 25/25/10 (sccm)으로 하고, 1 ㎩의 압력에서 코일형 전극에 500 W의 RF(13.56 ㎒) 전력을 인가하여 플라즈마를 생성시켜 에칭을 행하였다. 여기서는, 마쯔시다 일렉트릭 인더스트리알 캄퍼니, 리미티드에서 제조한 ICP를 이용한 건식 에칭 장치(모델: E645-ICP)를 사용하였다. 기판 측(시료 스테이지)에도 150 W의 RF(13.56㎒) 전력을 인가하여, 실질적으로 부(負)의 셀프바이어스 전압을 인가한다. 제1 에칭 조건에 의해 W 막을 에칭하여, 제1 도전층의 단부를 테이퍼 형상으로 형성한다.
그후, 레지스트로 된 마스크(410∼415)를 제거하지 않고, 제1 에칭 조건을 제2 에칭 조건으로 바꾸고, 에칭 가스로서 CF4 및 Cl2의 혼합 가스를 사용하고, 가스 유량비를 30/30 (sccm)으로 하고, 1 ㎩의 압력에서 코일형 전극에 500 W의 RF(13.56 ㎒) 전력을 인가하여 플라즈마를 생성시켜 약 30초간 에칭을 행한다. 기판측(시료 스테이지)에도 20 W의 RF(13.56㎒) 전력을 인가하여, 실질적으로 부의 셀프바이어스 전압을 인가한다. CF4와 Cl2를 혼합한 제2 에칭 조건에서는, W 막과 TaN 막이 모두 동일한 정도로 에칭된다. 게이트 절연막 상에 어떠한 잔사(殘渣)도 남기지 않고 에칭을 행하기 위해서는, 에칭 시간을 약 10∼20%만큼 증가시킬 수도 있다.
제1 에칭 처리에서는, 레지스트 마스크의 형상을 적절한 것으로 함으로써 기판측에 인가되는 바이어스 전압의 효과로 인해, 제1 도전층 및 제2 도전층의 단부가 테이퍼 형상으로 된다. 이 테이퍼부의 각도는 15∼45°로 할 수 있다. 그리하여, 제1 에칭 처리에 의해 제1 도전층 및 제2 도전층으로 이루어진 제1 형상의 도전층(417∼422)(제1 도전층(417a∼422a) 및 제2 도전층(417b∼422b))이 형성된다. 부호 416은 게이트 절연막을 나타내고, 게이트 절연막 중, 제1 형상의 도전층(417∼422)으로 덮이지 않은 영역이 에칭에 의해 약 20∼50 ㎚만큼 얇게 된다.
그 다음, 레지스트로 된 마스크를 제거하지 않고, 제1 도핑 처리를 행하여, n형 도전성을 부여하는 불순물 원소를 반도체층에 첨가한다(도 14(A)). 도핑은 이온 도핑법 또는 이온 주입법에 의해 행해질 수 있다. 이온 도핑법의 조건은, 도즈량을 1×1013∼5×1015 /cm2으로 하고, 가속전압을 60∼100 keV로 한다. 본 실시예에서는, 도즈량을 1.5×1015 /cm2으로 하고, 가속전압을 80 keV로 하였다. n형 도전성을 부여하는 불순물 원소로서는, 주기율표 15족에 속하는 원소, 전형적으로는 인(P) 또는 비소(As)를 사용하고, 여기서는, 인(P)을 사용하였다. 이 경우, 도전층(417∼422)이 n형 도전성을 부여하는 불순물 원소에 대한 마스크가 되어, 자기정합적으로 고농도 불순물 영역(306∼310)이 형성된다. 이 고농도 불순물 영역(306∼310)에는 n형 도전성을 부여하는 불순물 원소가 1×1020∼1×1021 /cm3의 농도로 첨가된다.
그후, 레지스트로 된 마스크를 제거하지 않고, 제2 에칭 처리를 행한다. 에칭 가스로서 CF4, Cl2, O2의 혼합 가스를 사용하고, W 막을 선택적으로 에칭한다. 제2 에칭 처리에 의해 제2 도전층(428b∼433b)이 형성된다. 한편, 제1 도전층(417a∼422a)은 거의 에칭되지 않고, 제2 형상의 도전층(428∼433)을 형성한다.
그 다음, 레지스트로 된 마스크를 제거하지 않고, 도 14(B)에 도시된 바와 같이 제2 도핑 처리를 행한다. 이 경우, 도즈량을 제1 도핑 처리에서의 것보다 낮게 하고, 가속전압을 70∼120 keV로 한 조건에서, n형 도전성을 부여하는 불순물 원소를 도핑한다. 본 실시예에서는, 도즈량을 1.5×1014 /cm2으로 하고, 가속전압을 90 keV로 하였다. 제2 도핑 처리는 제2 형상의 도전층(428∼433)을 마스크로 사용하고, 제2 도전층(428b∼433b) 아래의 반도체층에도 불순물 원소를 도핑한다. 제2 고농도 불순물 영역(423a∼427a)과 저농도 불순물 영역(423b∼427b)이 새로이 형성된다.
그 다음, 마스크를 제거한 후, 레지스트로 된 마스크(434a, 434b)를 새로이 형성하고, 도 14(C)에 도시된 바와 같이 제3 에칭 처리를 행한다. 에칭 가스로서 SF6 및 Cl2의 혼합 가스를 사용하고, 가스 유량비를 50/10 (sccm)으로 하고, 1.3 ㎩의 압력에서 코일형 전극에 500 W의 RF(13.56 ㎒) 전력을 인가하여 플라즈마를 생성시켜 약 30초간 에칭을 행한다. 기판측(시료 스테이지)에도 10 W의 RF(13.56㎒) 전력을 인가하여, 실질적으로 부의 셀프바이어스 전압을 인가한다. 그리하여, 상기한 제3 에칭 처리에 의해 p채널형 TFT 및 화소부의 TFT(화소 TFT)의 TaN막을 에칭함으로써 제3 형상의 도전층(435∼438)이 형성된다.
그 다음, 레지스트로 된 마스크를 제거한 후, 제2 형상의 도전층(428, 430) 및 제3 형상의 도전층(435∼438)을 마스크로 사용하여, 게이트 절연막(416)을 선택적으로 제거하여, 절연층(439∼444)을 형성한다.(도 15(A))
이어서, 레지스트로 된 마스크(445a∼445c)를 새로이 형성하고 제3 도핑 처리를 행한다. 제3 도핑 처리에 의해, p채널형 TFT의 활성층을 구성하는 반도체층에 상기한 도전형과 반대의 도전형을 부여하는 불순물 원소가 첨가된 불순물 영역(446, 447)이 형성된다. 이 불순물 영역은 제2 도전층(435a, 438a)을 불순물 원소에 대한 마스크로 사용하여 p형을 부여하는 불순물 원소를 첨가함으로써 자기정합적으로 형성된다. 본 실시예에서는, 디보란(B2H6)을 사용한 이온 도핑법에 의해 불순물 영역(446, 447)을 형성하였다(도 15(B)). 제3 도핑 처리에서는, n채널형 TFT를 형성하는 반도체층이 레지스트로 된 마스크(445a∼445c)로 덮인다. 불순물 영역(446, 447)에는 제1 도핑 처리와 제2 도핑 처리에 의해 서로 다른 농도로 인이 첨가되어 있으나, 어느 영역에서도, p형을 부여하는 불순물 원소의 농도가 2×1020∼2×1021 /cm3 범위 내로 되도록 도핑 처리를 행함으로써, 그 불순물 영역이 p채널형 TFT의 소스 영역 및 드레인 영역으로서 기능하므로, 아무런 문제가 없다. 본 실시예에서는, p채널형 TFT의 활성층을 구성하는 반도체층의 일부가 노출되어 있으므로, 불순물 원소(붕소)가 쉽게 첨가될 수 있는 이점이 얻어진다.
이상까지의 공정에 의해 각각의 반도체층에 불순물 영역이 형성된다.
그 다음, 레지스트로 된 마스크(445a∼445c)를 제거하고, 제1 층간절연막(461)을 형성한다. 제1 층간절연막(461)은 플라즈마 CVD법 또는 스퍼터링법을 사용하여 규소를 포함하는 절연막에 의해 100∼200 ㎚의 두께로 형성된다. 본 실시예에서는, 플라즈마 CVD법에 의해 막 두께 150 ㎚의 산화질화규소막을 형성하였다. 물론, 제1 층간절연막(461)이 산화질화규소막에 한정되지 않고, 규소를 포함하는 다른 절연막이 단층 또는 적층 구조로 사용될 수도 있다.
그 다음, 도 15(C)에 도시된 바와 같이, 각각의 반도체층에 첨가된 불순물 원소의 활성화를 행한다. 이 활성화 공정은 어닐 노(furnce)를 사용하는 열 어닐법에 의해 행해진다. 열 어닐법은 산소 농도가 1 ppm 이하, 바람직하게는 0.1 ppm 이하인 질소 분위기에서 400∼700℃, 대표적으로는 500∼550℃로 행해질 수 있고, 본 실시예에서는, 550℃, 4시간의 가열처리에 의해 활성화를 행하였다. 또한, 열 어닐법 이외에, 레이저 어닐법 또는 급속 열 어닐법(RTA법)이 적용될 수도 있다.
또한, 결정화 공정에서 니켈 등을 촉매로 사용하는 열 결정화법이 적용된 경우에는, 상기 활성화와 동시에, 고농도로 인을 포함하는 불순물 영역(423a, 425a, 426a, 446a, 447a)을 결정화한다. 따라서, 상기한 금속 원소가 상기한 불순물 영역에 의해 게터링(gettering)되고, 주로 채널 형성 영역을 구성하는 반도체층 중의 금속원소 농도가 감소된다. 이렇게 하여 제조된 채널 형성 영역을 가지는 TFT는 오프 전류값이 감소되고, 결정성이 우수하고, 따라서, 높은 전계효과 이동도가 얻어지고, 우수한 전기 특성이 달성될 수 있다.
또한, 제1 층간절연막을 형성하기 전에 열처리를 행할 수도 있다. 그러나, 사용되는 배선 재료가 열에 약한 경우에는, 본 실시예에서와 같이 배선을 보호하기 위해 층간절연막(규소를 주성분으로 하는 막, 예를 들어, 질화규소막)을 형성한 후 활성화를 행하는 것이 바람직하다.
또한, 3∼100%의 수소를 포함하는 분위기에서 300∼550℃로 1∼12시간 열처리를 행하여 반도체층을 수소화하는 공정을 행한다. 본 실시예에서는, 약 3%의 수소를 포함하는 질소 분위기에서 410℃로 1시간 열처리를 행하였다. 이 공정은 층간절연막에 포함된 수소에 의해 반도체층의 댕글링 본드(dangling bond)를 종단시키는 공정이다. 수소화의 다른 수단으로서, 플라즈마 수소화(플라즈마에 의해 여기된 수소를 사용)를 행할 수도 있다.
또한, 활성화로서 레이저 어닐법을 사용하는 경우에는, 수소화를 행한 후 YAG 레이저 등의 레이저 빔을 조사하는 것이 바람직하다.
그 다음, 제1 층간절연막(461) 위에, 무기 절연 재료 또는 유기 절연 재료를 포함하는 제2 층간절연막(462)을 형성한다. 본 실시예에서는, 막 두께 1.6 ㎛의 아크릴 수지막을 형성하고, 점도 10∼1000 cp, 바람직하게는 40∼200 cp인 막을 사용하고, 그의 표면에 요철을 형성한다.
본 실시예에서는, 거울 반사를 방지하기 위해, 표면에 요철을 가지는 제2 층간절연막을 형성하여 화소 전극의 표면에 요철을 형성하였다. 또한, 화소 전극의 표면에 요철을 형성하여 광 산란성을 얻기 위해, 화소 전극 아래의 영역에 돌기부를 형성할 수도 있다. 이 경우, TFT의 형성과 동일한 포토마스크가 사용되기 때문에, 공정 수를 증가시키지 않고 돌기부를 형성할 수 있다. 돌기부는 기판 상에서 배선과 TFT부를 제외한 화소부 영역에 적절히 제공될 수 있다. 따라서, 돌기부를 덮는 절연막의 표면에 형성된 요철을 따라 화소 전극의 표면에 요철이 형성된다.
또한, 제2 층간절연막(462)으로서, 평탄화된 표면을 가진 막을 사용할 수도 있다. 이 경우, 다음의 것이 바람직하다. 즉, 화소 전극의 형성 후, 샌드 블라스트(sand blast)법 또는 에칭법과 같은 공지의 방법을 사용하는 공정으로 표면에 요철을 형성한다. 그리하여, 거울 반사가 방지되고 반사광이 산란되기 때문에, 백색도가 바람직하게 증가한다.
그 다음, 구동회로(506)에서, 각각의 불순물 영역에 각각 전기적으로 접속되는 배선(463∼467)을 형성한다. 이들 배선은 막 두께 50 ㎚의 Ti 막과 막 두께 500 ㎚의 합금막(Al과 Ti의 합금막)의 적층막을 패터닝하여 형성된다.
또한, 화소부(507)에서는, 화소 전극(470), 게이트 배선(469) 및 접속 전극(468)이 형성된다(도 16). 이 접속 전극(468)에 의해, 소스 배선(불순물 영역(443b)과 제1 도전층(449)의 적층)과 화소 TFT과의 전기적 접속이 형성된다. 또한, 게이트 배선(469)과 화소 TFT의 게이트 전극과의 전기적 접속이 형성된다. 화소 전극(470)에 관해서는, 화소 TFT의 드레인 영역(442)과의 전기적 접속이 형성되고, 보유용량을 형성하는 전극들 중 한쪽 전극으로서 기능하는 반도체층(458)과의 전기적 접속이 형성된다. 화소 전극(470)으로서는, Al 또는 Ag을 주성분으로 하는 막 또는 그의 적층막과 같은 반사성이 우수한 재료를 사용하는 것이 바람직하다.
이상과 같이 하여, n채널형 TFT(501) 및 p채널형 TFT(502)로 형성된 CMOS 회로 및 n채널형 TFT(503)를 가지는 구동회로(506)와, 화소 TFT(504) 및 보유용량(505)을 가지는 화소부(507)가 동일 기판 상에 형성될 수 있다. 그 결과, 액티브 매트릭스 기판이 완성된다.
구동회로(506)의 n채널형 TFT(501)는 채널 형성 영역(423c), 게이트 전극의 일부를 구성하는 제1 도전층(428a)과 겹쳐 있는 저농도 불순물 영역(GOLD 영역)(423b), 및 소스 영역 또는 드레인 영역으로서 기능하는 고농도 불순물 영역(423a)을 가진다. 전극(466)을 통해 n채널형 TFT(501)와 접속하여 CMOS 회로를 형성하는 p채널형 TFT(502)는 채널 형성 영역(446d), 게이트 전극 외측에 형성되는 불순물 영역(446b, 446c), 및 소스 영역 또는 드레인 영역으로서 기능하는 고농도 불순물 영역(446a)을 가진다. n채널형 TFT(503)는 채널 형성 영역(425c), 게이트 전극의 일부를 구성하는 제1 도전층(430a)과 겹쳐 있는 저농도 불순물 영역(425b)(GOLD 영역), 및 소스 영역 또는 드레인 영역으로서 기능하는 고농도 불순물 영역(425a)을 가진다.
화소부의 화소 TFT(504)는 채널 형성 영역(426c), 게이트 전극 외측에 형성되는 저농도 불순물 영역(426b)(LDD 영역), 및 소스 영역 또는 드레인 영역으로서 기능하는 고농도 불순물 영역(426a)을 포함한다. 또한, 보유용량(505)의 전극들 중 한쪽 전극으로서 기능하는 반도체층(447a, 447b) 각각에 p형 도전성을 부여하는 불순물 원소가 첨가되어 있다. 보유용량(505)은 절연막(444)을 유전체로 하여 전극(438a와 438b의 적층)과 반도체층(447a∼447c)으로 형성된다.
또한, 본 실시예의 화소 구조에서는, 화소 전극들 사이의 간극이 블랙 매트릭스를 사용하지 않고 차광되도록 화소 전극의 단부를 소스 배선과 겹치도록 배치하여 형성한다.
본 실시예에서 제조된 액티브 매트릭스 기판의 화소부의 상면도가 도 17에 도시되어 있다. 도13∼도 16에 대응하는 부분을 동일한 부호로 나타내고 있다. 도 16의 점선 A-A'는 도 17의 A-A'선을 따라 취한 단면도에 대응하고, 또한, 도 16의 점선 B-B'는 도 17의 B-B'선을 따라 취한 단면도에 대응한다.
이렇게 하여 형성된 액티브 매트릭스 기판은 균일하게 어닐된 반도체막을 사용하여 형성된 TFT를 가진다. 따라서, 액티브 매트릭스 기판의 충분한 동작 특성 및 신뢰성이 얻어질 수 있다.
본 실시예는 실시예 1 및 2와 자유롭게 조합하여 실행될 수 있다.
[실시예 4]
본 실시예에서는, 실시예 3에 따라 제조된 액티브 매트릭스 기판으로부터 반사형 액정 표시장치를 제조하는 방법에 대하여 설명한다. 설명에는 도 18을 사용한다.
먼저, 실시예 3에 따라, 도 17에 도시된 상태의 액티브 매트릭스 기판을 얻은 후, 도 17의 액티브 매트릭스 기판 상에서 적어도 화소 전극(470) 상에 배향막(567)을 형성하고, 러빙(rubbing) 처리를 행한다. 본 실시예에서는, 배향막(567)의 형성 전에, 아크릴 수지막과 같은 유기 수지막을 패터닝하여, 기판들 사이의 간격을 유지하기 위한 스페이서(572)를 소망의 위치에 형성하였다. 또한, 주상(柱狀) 스페이서 대신에, 구상(球狀) 스페이서를 기판의 전면에 산포할 수도 있다.
그 다음, 대향 기판(569)을 준비한다. 이 대향 기판(569) 상에 착색층(570, 517) 및 평탄화 막(573)이 형성된다. 적색 착색층(570)과 청색 착색층(572)이 서로 부분적으로 겹쳐 차광부를 형성한다. 적색 착색층과 녹색 착색층이 서로 부분적으로 겹쳐 차광부를 형성할 수도 있다.
본 실시예에서는, 실시예 3에 나타낸 기판이 사용된다. 따라서, 실시예 3의 화소부의 상면도를 나타내는 도 17에서는, 적어도 게이트 배선(469)과 화소 전극(470) 사이의 간극, 게이트 배선(469)과 접속 전극(468) 사이의 간극, 및 접속 전극(468)과 화소 전극(470) 사이의 간극을 차광할 필요가 있다. 본 실시예에서는, 착색층의 적층으로 형성된 차광부가 차광이 필요한 부분과 겹치도록 착색층을 배치하여 대향 기판 및 액티브 매트릭스 기판을 붙인다.
이와 같이, 블랙 마스크를 사용하지 않고, 각각의 화소들 사이의 간극을 차광부에 의해 차광한다. 그 결과, 제조 공정의 감소가 실현될 수 있다.
그 다음, 평탄화 막(573) 상에서 적어도 화소부 상에 투명 도전막으로 된 대향 전극(576)을 형성한다. 대향 기판 전면에 배향막(574)을 형성하고, 러빙 처리를 행한다.
그 다음, 화소부 및 구동회로가 형성된 액티브 매트릭스 기판과 대향 기판을 밀봉제(568)로 접합한다. 밀봉제(568)에는, 충전제가 혼입되고, 이 충전제와 주상 스페이서의 효과에 의해 균일한 간극을 유지하면서 양 기판을 서로 접합한다. 그후, 두 기판 사이에 액정 재료(575)를 주입하여, 기판을 봉지제(도시되지 않음)로 완전히 봉지(封止)한다. 액정 재료(575)로서는 공지의 액정 재료가 사용될 수 있다. 그리하여, 도 18에 도시된 반사형 액정 표시장치가 완성된다. 그 다음, 필요에 따라서는, 액티브 매트릭스 기판 또는 대향 기판을 소망의 형상으로 분단할 수 있다. 또한, 편광판(도시되지 않음)을 대향 기판에만 부착한다. 그 다음, 공지된 기술을 이용하여 FPC를 부착한다.
이렇게 하여 형성된 액정 표시장치는 균일한 어닐을 행한 반도체막을 사용하여 형성된 TFT를 가지므로, 상기한 액정 표시장치의 충분한 동작 특성 및 신뢰성을 얻을 수 있다. 이러한 액정 표시장치는 각종 전자 장치의 표시부로서 사용될 수 있다.
본 실시예는 실시예 1 내지 3과 자유롭게 조합될 수 있다.
[실시예 5]
본 실시예에서는, 실시예 3에서 나타낸 액티브 매트릭스 기판을 형성할 때의 TFT 제작방법을 사용하여 발광장치를 제조하는 예를 설명한다. 본 명세서에서, 발광장치는 기판과 커버재 사이에 발광소자를 봉입한 표시 패널과, 그 표시 패널 상에 IC를 실장한 표시 모듈을 총칭하는 것이다. 발광소자는 전계를 인가함으로써 발생되는 전계 발광(electroluminescence)을 얻을 수 있는 유기 화합물을 함유하는 발광층과, 양극층 및 음극층을 가진다. 또한, 유기 화합물에서의 발광에는, 1중항 여기 상태로부터 기저 상태로 복귀할 때의 발광(형광)과, 3중항 여기 상태로부터 기저 상태로 복귀할 때의 발광(인광)이 있다. 이들 발광 중 어느 하나 또는 모두가 포함된다.
또한, 본 실시예에서는, 유기 발광층은 양극과 음극 사이에 형성되는 모든 층으로 정의된다. 유기 발광층은 구체적으로는, 발광층, 정공 주입층, 전자 주입층, 정공 수송층 및 전자 수송층을 포함한다. 기본적으로, 발광소자는 양극층, 발광층 및 음극층이 차례로 적층된 구조를 가진다. 또한, 발광층은 다음의 2가지 구조를 가질 수 있다. 첫번째 구조는 양극층, 정공 주입층, 발광층 및 음극층이 차례로 적층된 구조이고, 두번째 구조는 양극층, 정공 주입층, 발광층, 전자 주입층 및 음극층이 차례로 적층된 구조이다.
도 19는 본 발명의 발광장치의 단면도이다. 도 19에서, 기판(700) 상에 제공된 스위칭용 TFT(603)는 도 19의 n채널형 TFT(503)를 사용하여 형성된다. 따라서, 이 구조는 n채널형 TFT(503)에 대한 설명을 참조할 수 있다.
본 실시예에서는, 2개의 채널 형성 영역이 형성되어 있는 2중 게이트 구조를 사용한다. 그러나, 1개의 채널 형성 영역이 형성되어 있는 단일 게이트 구조 또는 3개의 채널 형성 영역이 형성되어 있는 3중 게이트 구조를 사용할 수도 있다.
기판(700) 상에 제공된 구동회로는 도 19의 CMOS 회로를 사용하여 형성된다. 따라서, 이 구조는 n채널형 TFT(501) 및 p채널형 TFT(502)에 대한 설명을 참조할 수 있다. 본 실시예에서는, 단일 게이트 구조를 사용하지만, 이중 게이트 구조 또는 삼중 게이트 구조를 사용할 수도 있다.
또한, 배선(701, 703)은 CMOS 회로의 소스 배선으로서 기능하고, 배선(702)은 CMOS 회로의 드레인 배선으로서 기능한다. 배선(704)은 스위칭용 TFT의 소스 영역과 소스 배선(708)을 전기적으로 접속하는 배선으로서 기능한다. 배선(705)은 스위칭용 TFT의 드레인 영역과 드레인 배선(709)을 전기적으로 접속하는 배선으로서 기능한다.
전류 제어용 TFT(604)는 도 19의 p채널형 TFT(502)를 사용하여 형성된다. 따라서, 이 구조는 p채널형 TFT(502)에 대한 설명을 참조할 수 있다. 본 실시예에서는, 단일 게이트 구조를 사용하지만, 이중 게이트 구조 또는 삼중 게이트 구조를 사용할 수도 있다.
또한, 배선(706)은 전류 제어용 TFT의 소스 배선(전류 공급선에 대응)이다. 부호 707은 전류 제어용 TFT의 화소 전극(710)과 중첩되어 화소 전극(710)과 전기적으로 접속되는 전극을 나타낸다.
부호 710은 투명 도전막으로 된 화소 전극(발광소자의 양극)을 나타낸다. 투명 도전막으로서는, 산화인듐과 산화주석의 화합물, 산화인듐과 산화아연의 화합물, 산화아연, 산화주석 또는 산화인듐이 사용될 수 있다. 또한, 갈륨이 첨가된 투명 도전막을 사용할 수도 있다. 화소 전극(710)은 상기 배선들을 형성하기 전에 평탄한 층간절연막(711) 상에 형성된다. 본 실시예에서는, 수지로 된 평탄화 막(711)을 사용하여 TFT에 의한 단차를 평탄화하는 것이 매우 중요하다. 후에 형성되는 발광층이 매우 얇기 때문에, 단차로 인하여 발광 불량이 일어나는 경우가 있다. 따라서, 가능한 한 평탄한 면에 발광층을 형성하기 위해, 화소 전극(710)을 형성하기 전에 단차를 평탄화하는 것이 바람직하다.
배선(701∼707)을 형성한 후, 도 19에 도시된 바와 같이, 뱅크(712)를 형성한다. 뱅크(712)는 두께 100∼400 ㎚의 규소 또는 유기 수지막을 함유하는 절연막을 패터닝하여 형성될 수 있다.
이 뱅크(712)는 절연막이기 때문에, 성막 시의 소자의 정전파괴에 주의가 필요하다. 본 실시예에서는, 뱅크(712)의 재료인 절연막에 탄소 입자 또는 금속 입자를 첨가하여 저항률을 감소시킨다. 따라서, 정전기 발생이 억제된다. 여기서, 탄소 입자 또는 금속 입자의 첨가량은 저항률이 1×106∼1×1012 Ωm (바람직하게는 1×108∼1×1010 Ωm)이 되도록 제어될 수 있다.
화소 전극(710) 상에 EL 층(713)을 형성한다. 도 19에는 1개의 화소만이 도시되어 있으나, 본 실시예에서는, R(적색), G(녹색), 및 B(청색)의 각 색에 대응하여 발광층을 형성한다. 또한, 본 실시예에서는, 저분자계 유기 발광 재료를 증착법에 의해 형성한다. 구체적으로는, 정공 주입층으로서 두께 20 ㎚의 구리 프탈로시아닌(CuPc)막을 제공하고, 그 위에, 발광층으로서 두께 70 ㎚의 트리스-8-뷔놀리놀레이트 알루미늄 착체(Alq3) 막을 제공한다. 그리하여, 이들 막의 적층 구조가 형성된다. Alq3에 퀴나크리돈, 페릴렌 또는 DCM1과 같은 형광 색소를 첨가함으로써 발광색이 제어될 수 있다.
상기 예는 발광층으로 사용될 수 있는 유기 발광 재료의 일 예이고, 본 실시예에 한정될 필요는 없다. 발광층과 전하 수송층 또는 전하 주입층을 자유롭게 조합하여 발광층(발광, 및 그 발광을 위한 캐리어의 이동을 행하기 위한 층)이 형성될 수 있다. 예를 들어, 본 실시예에서는, 발광층으로서 저분자계 유기 발광 재료를 사용하는 예를 나타내었지만, 고분자계 유기 발광 재료를 사용할 수도 있다. 또한, 전하 수송층 또는 전하 주입층으로서 탄화규소와 같은 무기 재료를 사용할 수 있다. 유기 발광 재료 및 무기 재료로서 공지의 재료들이 사용될 수 있다.
그 다음, 발광층(713) 상에 도전막으로 된 음극(714)을 제공한다. 본 실시예의 경우는, 도전막으로서 알루미늄과 리튬의 합금막을 사용한다. 물론, 공지의 MgAg막(마그네슘과 음의 합금막)을 사용할 수도 있다. 음극 재료로서는, 주기율표 1족 또는 2족에 속하는 원소로 된 도전막 또는 이들 원소가 첨가된 도전막을 사용할 수도 있다.
이 음극(714)까지 형성한 시점에서, 발광소자(715)가 완성된다. 여기서 완성되는 발광소자(715)는 화소 전극(양극)(710), 발광층(713) 및 음극(714)에 의해 형성된 다이오드를 가리킨다.
발광소자(715)를 완전히 덮기 위해 패시베이션 막(716)을 제공하는 것이 효과적이다. 패시베이션 막(716)으로서는, 탄소막, 질화규소막 또는 산화질화규소막을 함유하는 절연막의 단층 또는 상기 절연막과의 조합으로 된 적층이 사용된다.
여기서, 패시베이션 막으로서 커버리지가 우수한 막을 사용하는 것이 바람직하고, 탄소막, 특히 DLC(diamond like carbon) 막을 사용하는 것이 효과적이다. DLC 막은 실온 내지 100℃의 범위에서 성막될 수 있기 때문에, 내열성이 낮은 발광층(713) 위에 쉽게 형성될 수 있다. 또한, DLC 막이 산소에 대한 차폐 효과가 높기 때문에, 발광층(713)의 산화를 억제할 수 있다. 따라서, 후속 봉지 공정 중에 발광층(713)의 산화를 방지할 수 있다.
또한, 패시베이션 막(716) 상에 봉지재(717)를 제공한 다음, 커버재(718)를 봉지재(717)에 접착한다. 봉자재(717)로서는, 자외선 경화 수지를 사용할 수 있고, 흡습 효과가 있는 물질 또는 산화 억제 효과가 있는 물질을 내부에 제공하는 것이 효과적이다. 또한, 본 실시예에서는, 커버재(718)로서, 탄소막(바람직하게는 DLC 막)이 유리 기판, 석영 기판 또는 플라스틱 기판(플라스틱 필름을 포함)의 양면에 형성된 것을 사용한다.
그리하여, 도 19에 도시된 바와 같은 구조의 발광장치가 완성된다. 뱅크(712)를 형성한 후 패시베이션 막(716)의 형성까지의 공정을 멀티체임버 방식(또는 인라인 방식)의 성막 장치를 사용하여 외기에의 노출 없이 연속적으로 행하는 것이 효과적이다. 또한, 더욱 발전시켜, 커버재(718)의 부착 공정까지를 외기에의 노출 없이 연속적으로 행할 수도 있다.
그리하여, 플라스틱 기판을 하지로 하는 절연체(501) 상에 n채널형 TFT(601, 602), 스위칭용 TFT(n채널형 TFT)(603) 및 전류 제어용 TFT(n채널형 TFT)(604)가 형성된다. 여기까지의 제조 공정에 요구되는 마스크 수는 일반적인 액티브 매트릭스형 발광장치에 요구되는 것보다 적다.
즉, TFT의 제조 공정이 크게 간략화되어, 수율 향상 및 제조 비용의 감소가 실현될 수 있다.
또한, 도 19를 사용하여 설명된 바와 같이, 절연막을 사이에 두고 게이트 전극과 겹쳐 있는 불순물 영역을 제공함으로써, 핫 캐리어 효과로 인한 열화에 강한 n채널형 TFT를 형성할 수 있다. 따라서, 신뢰성이 높은 발광장치가 실현될 수 있다.
본 실시예에서는, 화소부와 구동회로의 구성만을 나타내었으나, 본 실시예의 제조 공정에 따르면, 그 외에도, 신호 분할 회로, D/A 컨버터, 연산 증폭기 및 γ-보정 회로와 같은 논리 회로를 동일 절연체 상에 형성할 수 있다. 또한, 메모리 및 마이크로프로세서도 형성될 수 있다.
발광소자를 보호하기 위한 봉지(封止)(또는 봉입(封入)) 공정까지 행한 후의 본 실시예의 발광장치에 대하여 도 20(A) 및 도 20(B)를 사용하여 설명한다. 필요에 따라, 도 19에 사용된 부호를 인용한다.
도 20(A)는 EL 소자의 봉지 후의 상태를 나타내는 상면도이고, 도 20(B)는 도 20(A)의 A-A'선에 따른 단면도이다. 점선으로 나타낸 부호 801은 소스측 구동회로를 나타내고, 부호 806은 화소부를 나타내고, 부호 807은 게이트측 구동회로를 나타낸다. 또한, 부호 901은 커버재를 나타내고, 부호 902는 제1 밀봉재를 나타내며, 부호 903은 제2 밀봉재를 나타낸다. 제1 밀봉재(902)에 의해 둘러싸인 내부에 봉지재(907)가 제공된다.
부호 904는 소스측 구동회로(801)과 게이트측 구동회로(807)에 입력되는 신호를 전송하기 위한 배선을 나타낸다. 이 배선(904)은 외부 입력 단자가 되는 FPC(가요성 인쇄 회로)(905)로부터 비디오 신호와 클록 신호를 받는다. 도 20(A)에서는 FPC만이 도시되어 있지만, 이 FPC에는 인쇄 배선판(PWB)이 부착될 수도 있다. 본 명세서에서의 발광장치는 발광장치 본체 뿐만 아니라 FPC 또는 PWB가 부착된 발광장치도 포함한다.
다음에, 도 20(B)를 참조하여 단면 구조를 설명한다. 기판(700) 상에 화소부(806) 및 게이트측 구동회로(807)가 형성되어 있다. 화소부(806)는 다수의 화소로 형성되고, 각각의 화소는 전류 제어용 TFT(604)와 그 전류 제어용 TFT의 드레인 영역에 전기적으로 접속된 화소 전극(710)을 가지고 있다. 또한, 게이트측 구동회로(807)는 n채널형 TFT(601)와 p채널형 TFT(602)가 조합되어 있는 CMOS 회로(도 14 참조)를 사용하여 형성된다.
화소 전극(710)은 발광 소자의 양극으로서 기능한다. 또한, 화소 전극(710)의 양 단부에는 뱅크(712)가 형성되어 있다. 화소 전극(710) 상에는 발광층(713) 및 발광소자의 음극(714)이 형성되어 있다.
음극(714)은 모든 화소에 공통의 배선으로도 기능하고, 접속 배선(904)을 통해 FPC(905)에 전기적으로 접속되어 있다. 또한, 화소부(806)와 게이트측 구동회로(807)에 포함되는 모든 소자는 음극(714)과 패시베이션 막(716)으로 덮여 있다.
또한, 커버재(901)가 제1 밀봉재(902)에 의해 기판(700)에 부착되어 있다. 커버재(901)와 발광소자 사이의 간격을 유지하기 위해, 수지막으로 된 스페이서가 제공될 수도 있다. 그 다음, 제1 밀봉재(902)의 내부가 봉지재(907)로 충전된다. 제1 밀봉재(902) 및 봉지재(907)로서 에폭시 수지가 사용되는 것이 바람직하다. 또한, 제1 밀봉재(902)는 수분과 산소가 가능한 한 침투하지 않는 재료인 것이 바람직하다. 또한, 흡습 효과를 가지는 물질 또는 산화 억제 효과를 가지는 물질이 봉지재(907)에 함유될 수도 있다.
발광소자를 덮기 위해 제공된 봉지재(907)는 커버재(901)를 기판(700)에 부착하기 위한 접착제로도 기능한다. 또한, 본 실시예에서는, 커버재(901)를 구성하는 플라스틱 기판(901a)의 재료로서, FRP(유리섬유 강화 플라스틱), PVF(폴리비닐플루오라이드), 마일러(Mylar), 폴리에스터 또는 아크릴이 사용될 수 있다.
또한, 봉지재(907)를 사용하여 커버재(901)를 부착한 후, 봉자재(907)의 측면(노출된 표면)을 덮도록 제2 밀봉재(903)가 제공된다. 제2 밀봉재(903)에는, 제1 밀봉재(902)와 동일한 재료가 사용될 수 있다.
상기와 같은 구조에서 발광소자를 봉지재(907)로 봉입함으로써, 발광소자가 외부로부터 완전히 차단될 수 있고, 발광층의 산화로 인한 열화를 조장하는 물질(수분또는 산소 등)이 외부로부터 침입하는 것이 방지될 수 있다. 그리하여, 신뢰성이 높은 발광 디스플레이가 얻어진다.
이렇게 하여 형성된 발광장치는 균일한 어닐을 행한 반도체막을 사용하여 형성된 TFT를 가진다. 따라서, 상기한 발광장치의 충분한 동작 특성 및 신뢰성이 얻어질 수 있다. 그러한 발광장치는 각종 전자 장치의 표시부로서 사용될 수 있다.
본 실시예는 실시예 1∼3과 자유롭게 조합되어 실행될 수 있다.
[실시예 6]
본 발명을 적용하여 다양한 반도체장치(액티브 매트릭스형 액정 표시장치, 액티브 매트릭스형 발광장치 또는 액티브 매트릭스형 EC 표시장치)가 형성될 수 있다. 즉, 본 발명은 그러한 전기광학 장치를 표시부에 설치한 모든 전자 기기에 실시될 수 있다.
그러한 전자 기기로서는, 비디오 카메라, 디지털 카메라, 프로젝터, 헤드 장착형 디스플레이(고글형 디스플레이), 자동차 내비게이션 시스템, 자동차 스테레오, 퍼스널 컴퓨터 또는 휴대형 정보 단말기(모바일 컴퓨터, 휴대 전화기, 전자 책 등)이 있다. 이들의 예를 도 21(A)∼도 21(F), 도 22(A)∼도 22(D) 및 도 23(A)∼도 23(C)에 나타낸다.
도 21(A)는 본체(2001), 화상 입력부(2002), 표시부(2003) 및 키보드(2004) 등을 포함하는 퍼스널 컴퓨터를 나타낸다. 본 발명은 표시부(2003)에 적용될 수 있다.
도 21(B)는 본체(2101), 표시부(2102), 음성 입력부(2103), 조작 스위치(2104), 배터리(2105) 및 수상(受像)부(2106) 등을 포함하는 비디오 카메라를 나타낸다. 본 발명은 표시부(2102)에 적용될 수 있다.
도 21(C)는 본체(2201), 카메라부(2202), 수상부(2203), 조작 스위치(2204) 및 표시부(2205) 등을 포함하는 모바일 컴퓨터를 나타낸다. 본 발명은 표시부(2205)에 적용될 수 있다.
도 21(D)는 본체(2301), 표시부(2302) 및 아암(arm)부(2303) 등을 포함하는 고글형 디스플레이를 나타낸다. 본 발명은 표시부(2302)에 적용될 수 있다.
도 21(E)는 프로그램이 기록된 기록 매체(이하, 기록 매체라 함)를 사용하는 플레이어를 나타내고, 이 플레이어는 본체(2401), 표시부(2402), 스피커부(2403), 기록 매체(2404) 및 조작 스위치(2405) 등을 포함한다. 이 플레이어는 기록 매체로서 DVD(Digital Versatile Disc), CD 등을 사용하고, 음악 감상, 영화 감상, 게임 및 인터넷을 행할 수 있게 한다. 본 발명은 표시부(2402)에 적용될 수 있다.
도 21(F)는 본체(2501), 표시부(2502), 접안부(2503), 조작 스위치(2504), 수상부(도시되지 않음) 등을 포함하는 디지털 카메라를 나타낸다. 본 발명은 표시부(2502)에 적용될 수 있다.
도 22(A)는, 투사 장치(2601), 스크린(2602) 등을 포함하는 프론트형 프로젝터를 나타낸다. 본 발명은 투사 장치(2601)에 적용될 수 있다.
도 22(B)는 본체(2701), 투사 장치(2702), 거울(2703), 스크린(2704) 등을 포함하는 리어형 프로젝터를 나타낸다. 본 발명은 투사 장치(2702)에 적용될 수 있다.
도 22(C)는 도 22(A) 및 도 22(B)에 각각 도시된 투사 장치(2601, 2702) 각각의 구조의 일 예를 나타낸다. 투사 장치(2601, 2702) 각각은 광원 광학계(2801), 거울(2802, 2804∼2806), 다이크로익 미러(2803), 프리즘(2807), 액정 표시장치(2808), 위상차 판(2809), 및 투사 광학계(2810)를 포함한다. 투사 광학계(2810)는 투사 렌즈를 포함하는 광학계로 이루어져 있다. 본 실시예는 3판식의 예이지만, 이것에 한정되지 않고, 단판식일 수도 있다. 또한, 본 발명의 실시자는 도 22(C)에 화살표로 나타낸 광로에 광학 렌즈, 편광 기능을 가진 필름, 위상차를 조정하는 필름 또는 IR 필름과 같은 광학계를 적절히 배치할 수도 있다.
도 22(D)는 도 22(C)에 나타낸 광원 광학계(2801)의 구조의 일 예를 나타내는 도면이다. 본 실시예에서는, 광원 광학계(2801)가 반사기(2811), 광원(2812), 렌즈 어레이(2813, 2814), 편광 변환 소자(2815), 및 집광 렌즈(2816)로 이루어져 있다. 또한, 도 22(D)에 나타낸 광원 광학계는 일 예이고, 본 발명이 도시된 구조에 한정되지 않는다. 예를 들어, 본 발명의 실시자는 광학 렌즈, 편광 기능을 가진 필름, 위상차를 조정하는 필름 또는 IR 필름과 같은 광학계를 적절히 배치할 수도 있다.
도 22(A)∼도 22(D)에 도시된 프로젝터는 투과형 전기광학 장치를 사용한 유형이고, 본 발명이 반사형 전기광학 장치 및 발광장치에 적용된 예는 도시되어 있지 않다.
도 23(A)는 본체(2901), 음성 출력부(2902), 음성 입력부(2903), 표시부(2904), 조작 스위치(2905), 안테나(2906) 등을 포함하는 휴대 전화기를 나타낸다. 본 발명은 표시부(2904)에 적용될 수 있다.
도 23(B)는 본체(3001), 표시부(3002, 3003), 기억 매체(3004), 조작 스위치(3005), 안테나(3006) 등을 포함하는 휴대형 책(전자 책)을 나타낸다. 본 발명은 표시부(3002, 3003)에 적용될 수 있다.
도 23(C)는 본체(3101), 지지대(3102), 표시부(3103) 등을 포함하는 디스플레이를 나타낸다. 본 발명은 표시부(3103)에 적용될 수 있다. 본 발명은 대화면 디스플레이에 특히 유리하고, 대각선 크기가 10 인치 이상(특히 30 인치 이상)인 디스플레이에 유리하다.
상기 설명으로부터 명백한 바와 같이, 본 발명의 적용 범위는 매우 넓고, 본 발명은 모든 범위의 전자 기기에 적용될 수 있다. 본 발명에 따른 전자 기기는 실시예 1∼5 중 임의의 것들의 조합으로 이루어진 구성을 사용하여 실현될 수 있다.
본 발명에 따르면, 레이저 어닐 중에 레이저 빔을 선형으로 가공함으로써, 레이저 어닐의 스루풋을 향상시키는 것이 가능하고, 또한, 용이한 유지보수를 가능하게 하는 고체 레이저를 사용함으로써, 기존의 엑시머 레이저를 사용한 레이저 어닐로 달성될 수 있는 것보다 더 큰 스루풋 향상을 달성하는 것이 가능하다. 또한, TFT 또는 TFT로 형성된 액정 표시장치와 같은 반도체장치의 제조 비용을 저감하는 것이 가능하다.
또한, 레이저 빔을 반도체막에 비스듬히 조사함으로써, 반도체막 상에 형성되는 동심원 패턴을 없애거나 감소시키는 것이 가능하고, 이것에 의해, 레이저 어닐 후의 반도체막의 특성이 균일하게 될 수 있다. 이러한 반도체막을 사용하여 반도체장치를 제조함으로써, 반도체장치의 성능을 크게 향상시킬 수 있다.

Claims (66)

  1. 기판 위의 반도체막을 레이저 빔으로 결정화하여 결정성 반도체막을 얻는 것을 포함하는 반도체장치 제작방법에 있어서,
    상기 레이저 빔의 일부가 상기 반도체막을 투과하고,
    상기 레이저 빔의 입사각 θ가 식 θ≥ arctan(w/(14×D)), (w = (w1+w2)/2) (여기서, w1은 상기 반도체막에 조사되는 레이저 빔의 빔 폭을 나타내고, w2는 상기 기판의 배면에 의해 반사된 후 상기 반도체막에서의 레이저 빔 부분의 빔 폭을 나타내고, D는 상기 기판의 두께를 나타낸다)를 만족시키는 것을 특징으로 하는 반도체장치 제작방법.
  2. 삭제
  3. 제 1 항에 있어서, 상기 레이저 빔의 형상이 조사면에서 또는 조사면 부근에서 선형이고, 선형은 10∼10000의 어스펙트 비(aspect ratio)를 가지는 직사각형 또는 장타원을 의미하는 것을 특징으로 하는 반도체장치 제작방법.
  4. 제 1 항에 있어서, 상기 레이저 빔의 에너지 분포가 균일화되어 있고, 상기 레이저 빔의 형상이 조사면에서 또는 조사면 부근에서 선형인 것을 특징으로 하는 반도체장치 제작방법.
  5. 삭제
  6. 삭제
  7. 삭제
  8. 기판 위에 형성된 조사 타겟의 표면에 입사각 θ로 레이저 빔을 조사하는 것을 포함하는 레이저 어닐 방법에 있어서,
    상기 레이저 빔의 일부가 상기 조사 타겟을 투과하고,
    상기 입사각 θ는 식 θ≥ arctan(w/(14×D)), (w = (w1+w2)/2) (여기서, w1은 상기 조사 타겟에 조사되는 레이저 빔의 빔 폭을 나타내고, w2는 상기 기판의 배면에 의해 반사된 후 상기 조사 타겟에서의 레이저 빔 부분의 빔 폭을 나타내고, D는 상기 기판의 두께를 나타낸다)를 만족시키는 것을 특징으로 하는 레이저 어닐 방법.
  9. 삭제
  10. 삭제
  11. 삭제
  12. 삭제
  13. 삭제
  14. 삭제
  15. 기판 위에 형성된 조사 타겟의 표면에 입사각 θ로 레이저 빔을 조사하는 것을 포함하는 레이저 어닐 방법에 있어서,
    상기 레이저 빔의 일부가 상기 조사 타겟을 투과하고,
    상기 입사각 θ는 식 θ≥ arctan(w/(2×D)), (w = (w1+w2)/2) (여기서, w1은 상기 조사 타겟에 조사되는 레이저 빔의 빔 폭을 나타내고, w2는 상기 기판의 배면에 의해 반사된 후 상기 조사 타겟에서의 레이저 빔 부분의 빔 폭을 나타내고, D는 상기 기판의 두께를 나타낸다)를 만족시키는 것을 특징으로 하는 레이저 어닐 방법.
  16. 제 8 항 또는 제 15 항에 있어서, 상기 레이저 빔의 에너지 분포가 조사면에서 또는 조사면 부근에서 균일화되어 있는 것을 특징으로 하는 레이저 어닐 방법.
  17. 제 8 항 또는 제 15 항에 있어서, 상기 레이저 빔의 형상이 조사면에서 또는 조사면 부근에서 선형인 것을 특징으로 하는 레이저 어닐 방법.
  18. 제 8 항 또는 제 15 항에 있어서, 상기 레이저 빔의 에너지 분포가 균일화되어 있고, 상기 레이저 빔의 형상이 조사면에서 또는 조사면 부근에서 선형인 것을 특징으로 하는 레이저 어닐 방법.
  19. 제 8 항 또는 제 15 항에 있어서, 상기 레이저 빔이 350 ㎚ 이상의 파장을 가지는 것을 특징으로 하는 레이저 어닐 방법.
  20. 제 8 항 또는 제 15 항에 있어서, 상기 레이저 빔이 400 ㎚ 이상의 파장을 가지는 것을 특징으로 하는 레이저 어닐 방법.
  21. 제 8 항 또는 제 15 항에 있어서, 상기 레이저 빔이 YAG 레이저, YVO4 레이저, YLF 레이저, YAIO3 레이저, 루비 레이저, 알렉산드라이트 레이저, Ti:사파이어 레이저, 및 유리 레이저로 이루어진 군에서 선택되는 1종류의 제2 고조파인 것을 특징으로 하는 레이저 어닐 방법.
  22. 제 8 항 또는 제 15 항에 있어서, 상기 레이저 빔이, 반사된 레이저 빔과의 간섭을 방지하기 위해 비스듬히 조사되는 것을 특징으로 하는 레이저 어닐 방법.
  23. 삭제
  24. 삭제
  25. 삭제
  26. 삭제
  27. 삭제
  28. 삭제
  29. 삭제
  30. 기판 위에 반도체막을 형성하는 공정과,
    상기 반도체막을 레이저 빔에 의해 결정화하여 결정성 반도체막을 얻는 공정을 포함하는 반도체장치 제작방법에 있어서,
    상기 레이저 빔의 일부가 상기 반도체막을 투과하고,
    상기 레이저 빔의 입사각 θ는 식 θ≥ arctan(w/(2×D)), (w = (w1+w2)/2) (여기서, w1은 상기 반도체막에 조사되는 레이저 빔의 빔 폭을 나타내고, w2는 상기 기판의 배면에 의해 반사된 후 상기 반도체막에서의 레이저 빔 부분의 빔 폭을 나타내고, D는 상기 기판의 두께를 나타낸다)를 만족시키는 것을 특징으로 하는 반도체장치 제작방법.
  31. 삭제
  32. 삭제
  33. 삭제
  34. 삭제
  35. 삭제
  36. 삭제
  37. 삭제
  38. 삭제
  39. 기판 위에 반도체막을 형성하는 공정과,
    상기 반도체막의 표면에 입사각 θ로 레이저 빔을 조사하는 공정을 포함하는 반도체장치 제작방법에 있어서,
    상기 레이저 빔의 일부가 상기 반도체막을 투과하고,
    상기 입사각 θ는 식 θ≥ arctan(w/(14×D)), (w = (w1+w2)/2) (여기서, w1은 상기 반도체막에 조사되는 레이저 빔의 빔 폭을 나타내고, w2는 상기 기판의 배면에 의해 반사된 후 상기 반도체막에서의 레이저 빔 부분의 빔 폭을 나타내고, D는 상기 기판의 두께를 나타낸다)를 만족시키는 것을 특징으로 하는 반도체장치 제작방법.
  40. 삭제
  41. 삭제
  42. 삭제
  43. 삭제
  44. 삭제
  45. 삭제
  46. 삭제
  47. 삭제
  48. 기판 위에 반도체막을 형성하는 공정과,
    상기 반도체막의 표면에 입사각 θ로 레이저 빔을 조사하는 공정을 포함하는 반도체장치 제작방법에 있어서,
    상기 레이저 빔의 일부가 상기 반도체막을 투과하고,
    상기 입사각 θ는 식 θ≥ arctan(w/(2×D)), (w = (w1+w2)/2) (여기서, w1은 상기 반도체막에 조사되는 레이저 빔의 빔 폭을 나타내고, w2는 상기 기판의 배면에 의해 반사된 후 상기 반도체막에서의 레이저 빔 부분의 빔 폭을 나타내고, D는 상기 기판의 두께를 나타낸다)를 만족시키는 것을 특징으로 하는 반도체장치 제작방법.
  49. 제 1 항, 제 30 항, 제 39 항, 제 48 항 중 어느 한 항에 있어서, 상기 레이저 빔의 에너지 분포가 원통형(실린드리컬) 렌즈를 사용하여 조사면에서 또는 조사면 부근에서 균일화되어 있는 것을 특징으로 하는 반도체장치 제작방법.
  50. 제 30 항, 제 39 항, 제 48 항 중 어느 한 항에 있어서, 상기 레이저 빔의 형상이 선형인 것을 특징으로 하는 반도체장치 제작방법.
  51. 제 30 항, 제 39 항, 제 48 항 중 어느 한 항에 있어서, 상기 레이저 빔의 에너지 분포가 원통형(실린드리컬) 렌즈를 사용하여 균일화되어 있고, 상기 레이저 빔의 형상이 조사면에서 또는 조사면 부근에서 선형인 것을 특징으로 하는 반도체장치 제작방법.
  52. 제 1 항, 제 30 항, 제 39 항, 제 48 항 중 어느 한 항에 있어서, 상기 레이저 빔이 350 ㎚ 이상의 파장을 가지는 것을 특징으로 하는 반도체장치 제작방법.
  53. 제 1 항, 제 30 항, 제 39 항, 제 48 항 중 어느 한 항에 있어서, 상기 레이저 빔이 400 ㎚ 이상의 파장을 가지는 것을 특징으로 하는 반도체장치 제작방법.
  54. 제 1 항, 제 30 항, 제 39 항, 제 48 항 중 어느 한 항에 있어서, 상기 레이저 빔이 YAG 레이저, YVO4 레이저, YLF 레이저, YAIO3 레이저, 루비 레이저, 알렉산드라이트 레이저, Ti:사파이어 레이저, 및 유리 레이저로 이루어진 군에서 선택되는 1종류의 제2 고조파인 것을 특징으로 하는 반도체장치 제작방법.
  55. 제 30 항, 제 39 항, 제 48 항 중 어느 한 항에 있어서, 상기 반도체막이 규소를 함유하는 막인 것을 특징으로 하는 반도체장치 제작방법.
  56. 제 30 항, 제 39 항, 제 48 항 중 어느 한 항에 있어서, 상기 반도체장치가, 퍼스널 컴퓨터, 비디오 카메라, 모바일 컴퓨터, 고글형 디스플레이, 플레이어, 디지털 카메라, 프론트형 프로젝터, 리어형 프로젝터, 휴대 전화기, 휴대형 전자책, 및 디스플레이로 이루어진 군에서 선택되는 전자 기기에 설치되는 것을 특징으로 하는 반도체장치 제작방법.
  57. 제 1 항, 제 30 항, 제 39 항, 제 48 항 중 어느 한 항에 있어서, 상기 레이저 빔이, 반사된 레이저 빔과의 간섭을 방지하기 위해 비스듬히 조사되는 것을 특징으로 하는 반도체장치 제작방법.
  58. 삭제
  59. 삭제
  60. 삭제
  61. 삭제
  62. 삭제
  63. 삭제
  64. 삭제
  65. 삭제
  66. 삭제
KR1020010085724A 2000-12-27 2001-12-27 레이저 어닐 방법 및 반도체장치 제작방법 KR100820251B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2000399462 2000-12-27
JPJP-P-2000-00399462 2000-12-27

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020060122971A Division KR100848668B1 (ko) 2000-12-27 2006-12-06 액티브 매트릭스 장치 제작방법

Publications (2)

Publication Number Publication Date
KR20020053760A KR20020053760A (ko) 2002-07-05
KR100820251B1 true KR100820251B1 (ko) 2008-04-08

Family

ID=18864236

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020010085724A KR100820251B1 (ko) 2000-12-27 2001-12-27 레이저 어닐 방법 및 반도체장치 제작방법
KR1020060122971A KR100848668B1 (ko) 2000-12-27 2006-12-06 액티브 매트릭스 장치 제작방법

Family Applications After (1)

Application Number Title Priority Date Filing Date
KR1020060122971A KR100848668B1 (ko) 2000-12-27 2006-12-06 액티브 매트릭스 장치 제작방법

Country Status (6)

Country Link
US (3) US7160764B2 (ko)
KR (2) KR100820251B1 (ko)
CN (2) CN100437909C (ko)
MY (1) MY134849A (ko)
SG (1) SG113399A1 (ko)
TW (1) TW523814B (ko)

Families Citing this family (42)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001023918A (ja) * 1999-07-08 2001-01-26 Nec Corp 半導体薄膜形成装置
US6580053B1 (en) * 2000-08-31 2003-06-17 Sharp Laboratories Of America, Inc. Apparatus to control the amount of oxygen incorporated into polycrystalline silicon film during excimer laser processing of silicon films
US6809012B2 (en) * 2001-01-18 2004-10-26 Semiconductor Energy Laboratory Co., Ltd. Method of making a thin film transistor using laser annealing
TW552645B (en) 2001-08-03 2003-09-11 Semiconductor Energy Lab Laser irradiating device, laser irradiating method and manufacturing method of semiconductor device
KR100885904B1 (ko) * 2001-08-10 2009-02-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 레이저 어닐링장치 및 반도체장치의 제작방법
US6844523B2 (en) * 2001-09-07 2005-01-18 Semiconductor Energy Laboratory Co., Ltd. Laser apparatus, laser irradiation method, manufacturing method for a semiconductor device, semiconductor device and electronic equipment
US7589032B2 (en) * 2001-09-10 2009-09-15 Semiconductor Energy Laboratory Co., Ltd. Laser apparatus, laser irradiation method, semiconductor manufacturing method, semiconductor device, and electronic equipment
JP4397571B2 (ja) * 2001-09-25 2010-01-13 株式会社半導体エネルギー研究所 レーザ照射方法およびレーザ照射装置、並びに半導体装置の作製方法
SG108878A1 (en) * 2001-10-30 2005-02-28 Semiconductor Energy Lab Laser irradiation method and laser irradiation apparatus, and method for fabricating semiconductor device
US6700096B2 (en) 2001-10-30 2004-03-02 Semiconductor Energy Laboratory Co., Ltd. Laser apparatus, laser irradiation method, manufacturing method for semiconductor device, semiconductor device, production system for semiconductor device using the laser apparatus, and electronic equipment
WO2003041143A1 (fr) * 2001-11-09 2003-05-15 Semiconductor Energy Laboratory Co., Ltd. Dispositif de traitement par faisceau laser et dispositif semi-conducteur
TWI289896B (en) * 2001-11-09 2007-11-11 Semiconductor Energy Lab Laser irradiation apparatus, laser irradiation method, and method of manufacturing a semiconductor device
US7026227B2 (en) * 2001-11-16 2006-04-11 Semiconductor Energy Laboratory Co., Ltd. Method of irradiating a laser beam, and method of fabricating semiconductor devices
US7105048B2 (en) * 2001-11-30 2006-09-12 Semiconductor Energy Laboratory Co., Ltd. Laser irradiation apparatus
US6849825B2 (en) * 2001-11-30 2005-02-01 Semiconductor Energy Laboratory Co., Ltd. Laser irradiation apparatus
JP3949564B2 (ja) * 2001-11-30 2007-07-25 株式会社半導体エネルギー研究所 レーザ照射装置及び半導体装置の作製方法
KR100967824B1 (ko) * 2001-11-30 2010-07-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치의 제작방법
US7133737B2 (en) * 2001-11-30 2006-11-07 Semiconductor Energy Laboratory Co., Ltd. Program for controlling laser apparatus and recording medium for recording program for controlling laser apparatus and capable of being read out by computer
US7113527B2 (en) * 2001-12-21 2006-09-26 Semiconductor Energy Laboratory Co., Ltd. Method and apparatus for laser irradiation and manufacturing method of semiconductor device
US6984573B2 (en) * 2002-06-14 2006-01-10 Semiconductor Energy Laboratory Co., Ltd. Laser irradiation method and apparatus
JP2004128421A (ja) * 2002-10-07 2004-04-22 Semiconductor Energy Lab Co Ltd レーザ照射方法およびレーザ照射装置、並びに半導体装置の作製方法
SG129265A1 (en) * 2002-11-29 2007-02-26 Semiconductor Energy Lab Laser irradiation apparatus, laser irradiation method, and method for manufacturing a semiconductor device
JP4282985B2 (ja) * 2002-12-27 2009-06-24 株式会社半導体エネルギー研究所 表示装置の作製方法
DE602004020538D1 (de) * 2003-02-28 2009-05-28 Semiconductor Energy Lab Verfahren und Vorrichtung zur Laserbestrahlung, sowie Verfahren zur Herstellung von Halbleiter.
JP4515034B2 (ja) * 2003-02-28 2010-07-28 株式会社半導体エネルギー研究所 半導体装置の作製方法
US7304005B2 (en) * 2003-03-17 2007-12-04 Semiconductor Energy Laboratory Co., Ltd. Laser irradiation apparatus, laser irradiation method, and method for manufacturing a semiconductor device
JP4373115B2 (ja) * 2003-04-04 2009-11-25 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4152806B2 (ja) * 2003-05-28 2008-09-17 株式会社半導体エネルギー研究所 レーザ光照射装置
JP2005064453A (ja) * 2003-07-29 2005-03-10 Advanced Display Inc 薄膜トランジスタ及びその製造方法
US7294874B2 (en) * 2003-08-15 2007-11-13 Semiconductor Energy Laboratory Co., Ltd. Laser irradiation method, method for manufacturing a semiconductor device, and a semiconductor device
EP1537938A3 (en) 2003-12-02 2009-02-18 Semiconductor Energy Laboratory Co., Ltd. Laser irradiation apparatus, laser irradiation method, and method for manufacturing semiconductor device
EP1547719A3 (en) * 2003-12-26 2009-01-28 Semiconductor Energy Laboratory Co., Ltd. Laser irradiation apparatus, laser irradiation method, and method for manufacturing crystalline semiconductor film
EP1553643A3 (en) * 2003-12-26 2009-01-21 Sel Semiconductor Energy Laboratory Co., Ltd. Laser irradiation method and method for manufacturing crystalline semiconductor film
US8110775B2 (en) * 2004-06-18 2012-02-07 Electro Scientific Industries, Inc. Systems and methods for distinguishing reflections of multiple laser beams for calibration for semiconductor structure processing
KR100787452B1 (ko) * 2006-07-13 2007-12-26 삼성에스디아이 주식회사 유기 발광 표시소자
DE102012200915A1 (de) 2012-01-23 2013-07-25 Robert Bosch Gmbh Verfahren zur Herstellung eines strukturierten Mehrschichtsystems
CN103008879A (zh) * 2012-12-17 2013-04-03 合肥知常光电科技有限公司 一种透明光学元件的快速激光预处理方法及装置
JP6615658B2 (ja) 2016-03-16 2019-12-04 株式会社ブイ・テクノロジー マスク及び薄膜トランジスタの製造方法
CN109686686A (zh) * 2019-01-30 2019-04-26 北京华卓精科科技股份有限公司 激光热处理装置及激光热处理方法
CN111438140B (zh) * 2019-12-29 2021-09-07 武汉光谷航天三江激光产业技术研究院有限公司 一种适用于丝材、棒料的激光清洗方法与装置
CN112435920B (zh) * 2020-11-05 2024-02-23 北京华卓精科科技股份有限公司 一种长波长激光退火方法及装置
CN115128815B (zh) * 2022-08-29 2022-12-20 泽景(西安)汽车电子有限责任公司 一种图像展示方法、装置、电子设备及存储介质

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09102468A (ja) * 1995-10-05 1997-04-15 Japan Steel Works Ltd:The レーザーアニール処理装置
JPH09321311A (ja) * 1996-05-24 1997-12-12 Sony Corp 薄膜半導体装置の製造方法
JPH1012891A (ja) * 1996-06-20 1998-01-16 Sony Corp 薄膜半導体装置の製造方法
JPH10256152A (ja) * 1997-03-14 1998-09-25 Toshiba Corp 多結晶半導体膜の製造方法
KR0153834B1 (ko) * 1994-03-14 1998-12-01 모리시따 요오이찌 반도체 박막의 레이저 어닐링 방법 및 박막 반도체 장치
JP2000133593A (ja) * 1998-10-28 2000-05-12 Nec Corp レーザ照射装置およびレーザ照射方法

Family Cites Families (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4330363A (en) * 1980-08-28 1982-05-18 Xerox Corporation Thermal gradient control for enhanced laser induced crystallization of predefined semiconductor areas
JPS5890723A (ja) 1981-11-25 1983-05-30 Mitsubishi Electric Corp レ−ザビ−ム照射による物性変化方法
US5521107A (en) * 1991-02-16 1996-05-28 Semiconductor Energy Laboratory Co., Ltd. Method for forming a field-effect transistor including anodic oxidation of the gate
JP2845303B2 (ja) * 1991-08-23 1999-01-13 株式会社 半導体エネルギー研究所 半導体装置とその作製方法
KR970010652B1 (ko) * 1992-07-06 1997-06-30 가부시키가이샤 한도오따이 에네루기 겐큐쇼 박막형 반도체 장치 및 그 제작방법
JPH06232069A (ja) * 1993-02-04 1994-08-19 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
JPH0851207A (ja) * 1994-08-05 1996-02-20 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US5712191A (en) * 1994-09-16 1998-01-27 Semiconductor Energy Laboratory Co., Ltd. Method for producing semiconductor device
US6242289B1 (en) * 1995-09-08 2001-06-05 Semiconductor Energy Laboratories Co., Ltd. Method for producing semiconductor device
JPH0897141A (ja) 1994-09-22 1996-04-12 A G Technol Kk 多結晶半導体層の形成方法、多結晶半導体ｔｆｔ、及びビームアニール装置
EP0724229B1 (en) * 1994-12-28 2001-10-10 Canon Kabushiki Kaisha Image processing apparatus and method
JP3727034B2 (ja) 1995-01-13 2005-12-14 株式会社半導体エネルギー研究所 レーザー照射装置
US5854803A (en) * 1995-01-12 1998-12-29 Semiconductor Energy Laboratory Co., Ltd. Laser illumination system
JP3778456B2 (ja) * 1995-02-21 2006-05-24 株式会社半導体エネルギー研究所 絶縁ゲイト型薄膜半導体装置の作製方法
JPH09116160A (ja) * 1995-10-18 1997-05-02 Hitachi Ltd 薄膜半導体素子のレーザアニール法及びその装置
JPH09260681A (ja) * 1996-03-23 1997-10-03 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
US6759628B1 (en) 1996-06-20 2004-07-06 Sony Corporation Laser annealing apparatus
US5970368A (en) 1996-09-30 1999-10-19 Kabushiki Kaisha Toshiba Method for manufacturing polycrystal semiconductor film
US6455359B1 (en) * 1997-02-13 2002-09-24 Semiconductor Energy Laboratory Co., Ltd. Laser-irradiation method and laser-irradiation device
JP4056577B2 (ja) * 1997-02-28 2008-03-05 株式会社半導体エネルギー研究所 レーザー照射方法
JP3770999B2 (ja) * 1997-04-21 2006-04-26 株式会社半導体エネルギー研究所 レーザー照射装置及びレーザー照射方法
JP3462053B2 (ja) * 1997-09-30 2003-11-05 株式会社半導体エネルギー研究所 ビームホモジェナイザーおよびレーザー照射装置およびレーザー照射方法および半導体デバイス
JPH11162868A (ja) 1997-12-02 1999-06-18 Toshiba Corp レ−ザ照射装置
JP2000058478A (ja) * 1998-08-05 2000-02-25 Toshiba Corp エキシマレーザアニール装置および半導体膜の製造方法
EP1003207B1 (en) * 1998-10-05 2016-09-07 Semiconductor Energy Laboratory Co., Ltd. Laser irradiation apparatus, laser irradiation method, beam homogenizer, semiconductor device, and method of manufacturing the semiconductor device
JP4213800B2 (ja) * 1998-12-09 2009-01-21 株式会社ニデック 斜入射干渉計
JP3504528B2 (ja) 1999-03-18 2004-03-08 株式会社日本製鋼所 レーザ光照射装置
US6426245B1 (en) * 1999-07-09 2002-07-30 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a semiconductor device
JP2001033593A (ja) * 1999-07-22 2001-02-09 Mitsubishi Pencil Co Ltd 中性子カーボンミラーおよびその製造方法
CN100409341C (zh) * 2000-08-24 2008-08-06 皇家菲利浦电子有限公司 包含芯片的光盘拷贝保护
US7217605B2 (en) * 2000-11-29 2007-05-15 Semiconductor Energy Laboratory Co., Ltd. Laser irradiation method and method of manufacturing a semiconductor device
TW552645B (en) 2001-08-03 2003-09-11 Semiconductor Energy Lab Laser irradiating device, laser irradiating method and manufacturing method of semiconductor device
TWI282126B (en) * 2001-08-30 2007-06-01 Semiconductor Energy Lab Method for manufacturing semiconductor device
US6849825B2 (en) * 2001-11-30 2005-02-01 Semiconductor Energy Laboratory Co., Ltd. Laser irradiation apparatus

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0153834B1 (ko) * 1994-03-14 1998-12-01 모리시따 요오이찌 반도체 박막의 레이저 어닐링 방법 및 박막 반도체 장치
JPH09102468A (ja) * 1995-10-05 1997-04-15 Japan Steel Works Ltd:The レーザーアニール処理装置
JPH09321311A (ja) * 1996-05-24 1997-12-12 Sony Corp 薄膜半導体装置の製造方法
JPH1012891A (ja) * 1996-06-20 1998-01-16 Sony Corp 薄膜半導体装置の製造方法
JPH10256152A (ja) * 1997-03-14 1998-09-25 Toshiba Corp 多結晶半導体膜の製造方法
JP2000133593A (ja) * 1998-10-28 2000-05-12 Nec Corp レーザ照射装置およびレーザ照射方法

Also Published As

Publication number Publication date
US7872246B2 (en) 2011-01-18
US7498212B2 (en) 2009-03-03
KR20020053760A (ko) 2002-07-05
KR20060132779A (ko) 2006-12-22
US20090072162A1 (en) 2009-03-19
US7160764B2 (en) 2007-01-09
SG113399A1 (en) 2005-08-29
CN1694226A (zh) 2005-11-09
CN1214451C (zh) 2005-08-10
US20070254392A1 (en) 2007-11-01
CN1362730A (zh) 2002-08-07
KR100848668B1 (ko) 2008-07-28
CN100437909C (zh) 2008-11-26
TW523814B (en) 2003-03-11
US20020094008A1 (en) 2002-07-18
MY134849A (en) 2007-12-31

Similar Documents

Publication Publication Date Title
KR100848668B1 (ko) 액티브 매트릭스 장치 제작방법
KR100863919B1 (ko) 빔 처리 방법, 레이저 조사 장치, 및 반도체 디바이스제조 방법
KR100929505B1 (ko) 레이저 조사 장치 및 반도체 장치를 제조하는 방법
KR100803231B1 (ko) 반도체장치 및 그의 제작방법
JP4515034B2 (ja) 半導体装置の作製方法
US7787187B2 (en) Laser irradiation apparatus, laser irradiation method, and method for manufacturing semiconductor device
JP2003051446A (ja) 半導体装置の作製方法
KR100856840B1 (ko) 반도체장치 제작방법
KR100871449B1 (ko) 반도체장치 제작방법
JP2003229578A (ja) 半導体装置、表示装置およびその作製方法
JP4845309B2 (ja) レーザアニール方法及び半導体装置の作製方法
JP4827305B2 (ja) 半導体装置の作製方法
JP5046439B2 (ja) 半導体装置の作製方法
JP5292453B2 (ja) 半導体装置の作製方法
JP4748873B2 (ja) 半導体装置の作製方法
JP2005322935A (ja) 半導体装置およびその作製方法
JP5222450B2 (ja) レーザー照射装置及び半導体装置の作製方法
JP4397582B2 (ja) 半導体装置の作製方法
JP2002305148A (ja) 半導体装置の作製方法
JP2007043191A (ja) レーザ照射装置及びレーザ照射方法
JP4566504B2 (ja) レーザ照射装置およびレーザ照射方法、並びに半導体装置の作製方法
JP2002261008A (ja) 半導体装置の作製方法
JP2004200559A6 (ja) レーザ照射方法および半導体装置の作製方法
JP2002305209A (ja) 半導体装置の作製方法
JP4677546B2 (ja) 半導体装置の作製方法

Legal Events

Date Code Title Description
A107 Divisional application of patent
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130318

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20140320

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20160310

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20170317

Year of fee payment: 10