실시예
모드
본 실시예 모드에서, 선형 빔을 형성하는 방법이 도 1 및 도 2를 참조하여 하기에 서술될 것이다.
레이저(101)로부터 방출된 레이저빔은 미러(102)를 통해서 볼록 렌즈(103)로 입사한다. 여기서, 레이저(101)로서, 연속 발진 또는 펄스 발진의 고체 레이저, 가스 레이저 또는 금속 레이저가 이용된다. 상기 고체 레이저로서, YAG 레이저, YVO4 레이저, YLF 레이저, YAlO3 레이저, 유리 레이저, 루비 레이저, 알렉산드라이트 (alexandrite) 레이저, Ti:사파이어 레이저 등이 열거되고, 상기 가스 레이저로서, 연속 발진 또는 펄스 발진의 엑시머 레이저, Ar 레이저, Kr 레이저, CO2 레이저 등이 열거되고, 상기 금속 레이저로서, 헬륨-카드뮴 레이저, 구리 증기 레이저 (copper vapor laser), 금 증기 레이저 등이 열거된다는 것을 유의해야 한다. 그 때, 레이저(101)로부터 발진된 레이저가 비선형 광학 소자에 의해 더 높은 고조파(harmonic wave)로 변환될 수 있다. 또한, 레이저(101)와 미러(102)사이 또는 미러(102)와 볼록 렌즈(103)사이의 빔 확장기(beam expander)가 설정되고, 각각 더 긴 방향 또는 더 짧은 방향의 모두에서 원하는 크기로 확장될 수 있다. 빔 확장기는 특히 레이저로부터 방출된 레이저빔의 모양이 작은 경우에 효과적이다. 또한, 미러는 설정되지 않을 수 있거나 또는 복수의 미러가 설정될 수 있다.
레이저빔은 볼록 렌즈(103)에 대해 경사지게 입사하도록 된다. 초점 위치는 그와 같은 방식으로 입사함에 의해 비점 수차와 같은 수차로 이동되며, 선형 빔(106)은 조사 표면상에 또는 그 주변에 형성될 수 있다. 볼록 렌즈(103)가 합성 석영 유리로 만들어진다면, 높은 투명도가 얻어지므로 바람직하다는 것이 유의되어야 한다. 또한, 볼록 렌즈(103)의 표면상에 제공된 코팅에 대해서, 이용된 레이저빔의 파장에 대한 99 % 또는 그 이상의 투명도를 얻을 수 있는 것이 이용되는 것이 바람직하다. 그러나, 볼록 렌즈에 대해서, 구면 렌즈 수차가 보정된 비구면 렌즈가 이용되는 것이 바람직하다. 비구면 렌즈가 이용된다면, 집광 성질이 향상되고, 에너지 밀도의 분포와 종횡비가 또한 향상된다.
그 다음에, 그렇게 형성된 선형 빔(106)이 조사하는 동안, 예를 들어, 그것은, 예를 들어, 참조 번호(107)로 표시된 방향으로 또는 참조 번호들(108, 109)로 표시된 방향들로, 조사체(104)에 대해 상대적으로 이동됨으로써, 조사체(104)상의 전체 영역 또는 원하는 영역을 조사할 수 있다. "상대적으로 이동됨"은 "스테이지 상에 배치된 조사체를 동작시키는 것"으로 구체적으로 언급될 수 있다.
그러나, 레이저빔의 파장에 의존하여, 간섭은 조사체(104)가 형성된 기판(105)의 후면 표면상의 반사 빔과 조사체(104)의 표면상의 반사 빔 사이에서 발생할 수 있다. 도 2에서, 조사체(104)로서, 반도체(11)가 기판(10)에 형성된 예가 도시된다. 반도체 막(11)의 표면상의 반사 빔(14)과 기판(10)의 후면 표면상의 반사 빔(13)이 중첩되지 않는다면, 이들 빔들로 인한 간섭은 일어나지 않는다.
이 경우에, 조사된 표면에 수직하고, 긴 빔의 모양인 것으로 가정되는 직사각형의 긴 측면과 짧은 측면을 포함하는 평면중 하나인, 평평한 평면은 입사 표면으로서 정의된다. 레이저빔의 입사각 θ가 θ≥arctan(W/2d)을 만족하는 것이 요구되고, 여기서 W는 입사 표면에 포함된 긴 측면과 짧은 측면의 길이이고, 레이저빔에 대해 투명성을 갖는 기판의 두께는 d이다. 이러한 W는, W1이 조사된 표면에 입사하는 레이저빔의 빔 폭(15)이고, W2가 기판(10)의 후면 표면으로부터 반사된 레이저빔의 빔 폭일 때, W = (W1 + W2)/2 이다. 레이저빔의 궤적(locus)이 입사 표면에 존재하지 않을 때, 입사 표면상의 궤적 중 투영된 하나의 입사각은 θ로서 정의된다는 것을 유의해야 한다. 레이저빔이 입사각 θ로 입사한다면, 기판의 표면상의 반 사된 빔은 레이저빔의 조사가 균일하게 수행되는 것을 가능케 하기 위해 기판의 후면 표면으로부터의 반사된 빔과 간섭되지 않는다. 또한, 조사체 상의 입사각 θ를 브류스터 각(Brewster's angle)으로 설정함으로써, 반사도는 레이저빔이 효과적으로 이용되는 것을 가능케 하기 위해 최소화된다. 상기에서, 기판의 굴절률은 1이다. 실제적으로, 많은 기판들의 굴절률은 약 1.5이다. 이러한 값이 고려될 때, 상기에 계산된 각도보다 큰 계산 값이 얻어진다. 그러나, 선형 빔의 세로의 방향(lengthwise direction)의 양쪽 측면들의 에너지들이 감쇠되므로, 간섭 영향은 이 부분에서 작으며 충분한 간섭 감쇠 효과가 상기 계산된 값으로 얻어진다.
또한, 반사 방지막은 조사체의 표면상에 형성될 수 있다.
반도체 막의 어닐링이 그와같은 레이저 조사 장치를 이용하여 수행될 때, 관련된 반도체 막이 결정화될 수 있고, 결정질 반도체는 결정성을 향상시킴으로써 얻어질 수 있고 불순물 원소들의 활성화가 실행될 수 있다.
레이저빔들의 모양들은 레이저들로부터 방출된 레이저빔들의 종류들에 의존하여 다르며, 레이저빔이 광학 시스템에 의해 형성되는 경우에도, 영향받기 쉬우며 원래의 모양으로 용이하게 영향받는다는 것이 유의되어야 한다. 예를 들어, XeCl 엑시머 레이저로부터 방출된 레이저빔의 모양은 직사각형 모양이며, 고체 레이저로부터 방출된 레이저빔의 모양에 대해서, 막대 모양이 원통 모양에 있다면, 이것은 원형 모양이 되고, 슬랩(slab) 모양에 있다면, 직사각형 모양이 된다. 본 발명은 임의의 모양에 적용될 수 있다.
상기에 서술된 구성들을 포함하는 본 발명은 하기에 표시된 실시예들에 의해 더 상세히 서술될 것이다.
실시예들
실시예
1
본 발명에서, 선형 빔이 본 발명에 의해 형성되는 예는 도 1 및 도 3을 참조하여 하기에 서술될 것이다.
레이저(101)로서, YAG 레이저가 이용된다. 레이저(101)로부터 발진된 레이저빔이 레이저(101)에 포함된 비-선형 광학 소자에 의해 제 2 의 더 높은 고조파로 변환된다고 가정한다. 이때에, 레이저빔은 TEM00 모드에 있고, 2.25 mm의 빔 직경과 0.35 mrad의 확산 각을 갖는다고 가정한다.
그 다음에, 빔은 20도의 입사각 φ에서 20 mm의 초점 길이를 갖는 볼록 렌즈(103)에 대해 입사한다. 그 다음에, 본 실시예에서, 시뮬레이션이 볼록 렌즈에 평행하게 배치된 조사 표면상에서 형성된 레이저빔의 모양으로 수행된다. 이것들의 결과들은 도 3에 도시된다. 도 3으로부터, 420 ㎛의 길이와 40 ㎛의 폭을 갖는 선형 빔이 조사 표면상에 형성된다는 것이 이해된다. 또한, 선형 빔의 에너지 밀도의 분포는 가우시안 분포이다.
이러한 시뮬레이션의 결과들로부터, 선형 빔은 본 발명에 따라 조사 표면 또는 그 주변에 형성된다는 것이 확인될 수 있다. 그 다음에, 반도체 막의 어닐링이 그와 같은 레이저 조사 장치를 이용하여 수행될 때, 관련된 반도체 막이 결정화될 수 있고, 결정질 반도체 막은 결정성을 향상시킴으로써 얻어질 수 있고, 불순물의 활성화가 실행될 수 있다.
실시예
2
본 실시예에서, 레이저빔의 조사가 복수의 레이저빔을 이용하여 수행되는 예가 도 4를 참조하여 하기에 서술될 것이다. 레이저들(111a 내지 111c)로서, YAG 레이저들이 이용되고, 이것들은 비선형 광학 소자에 의해 제 2 의 더 높은 고조파로 변환된다. 그 다음에, 레이저들(111a 내지 111c)로부터 방출된 각각의 레이저빔들의 미러들(112a 내지 112c)을 통해 진행한 이후에, 이것들은 볼록 렌즈들(113a 내지 113c)에 대해 경사지게 입사된다. 경사지게 입사됨으로써, 초점 위치는 비점 수차 등과 같은 수차에 의해 이동되고, 선형 빔은 조사 표면 또는 그 주변에 형성될 수 있다. 또한, 비구면 렌즈가 볼록 렌즈에 대해 이용되는 것이 바람직하다. 레이저들(111a 내지 111c)과 미러들(112a 내지 112c) 사이 또는 미러들(112a 내지 112c)과 볼록 렌즈들(113a 내지 113c)사이의 빔 확장기가 설정되고 더 긴 방향 또는 더 짧은 방향으로 각각 원하는 크기들로 확장될 수 있다는 것이 유의되어야 한다. 또한, 미러는 설정되지 않을 수 있거나 또는 복수의 미러들이 설정될 수 있다.
그 다음에, 이러한 방식으로 형성된 선형 빔이 조사하는 동안, 이것은 예를 들어 참조 번호(107)로 표시된 방향 또는 참조 번호들(108, 109)로 표시된 방향들로, 조사체(104)에 대해 상대적으로 이동됨으로써 조사체(104) 상의 전체 영역 또는 원하는 영역을 조사할 수 있다.
본 발명에서, 선형 빔을 형성하는 광학 시스템은 매우 간단한 구성을 가지므 로, 복수의 레이저빔들을 조사된 표면상에 동일한 모양을 갖는 선형 빔들로 만드는 것이 용이하다. 그러므로, 동일한 어닐링이 임의의 선형 빔이 조사하는 임의의 조사 표면상에서 실행되므로, 조사체의 전체 표면은 균일한 물리적 성질을 가지게 되며, 산출량이 향상된다.
본 발명에서, 레이저들의 3개의 빔들이 이용되는 예가 예시되지만, 레이저들의 수는 이에 한정되지 않으며, 동일한 종류의 레이저가 이용되지 않을 수 있다는 것이 유의되어야 한다. 예를 들어, 복수의 서로 다른 레이저들이 채용되며, 원하는 영역이 원하는 레이저에 의해 조사되며, 서로 다른 반도체 성질들을 가지는 반도체 막들이 형성되고, 서로 다른 성질들을 가지는 TFT들이 동일한 기판 상에서 준비되는 것이 또한 가능하다.
실시예
3
본 실시예에서, 레이저빔들의 조사가 복수의 레이저를 이용하여 조사체의 양쪽 측면들로부터 실행되는 예가 도 5를 참조하여 하기에 서술될 것이다.
레이저들(121a, 121b)로서, 연속 발진의 YVO4 레이저들이 이용되고, 이것들은 비선형 광학 소자를 이용하여 제 2 의 더 높은 고조파로 변환된다. 그 다음에, 레이저들(121a, 121b)로부터 방출된 각각의 레이저빔들이 미러들(122a, 122b)을 통해 진행한 이후에, 이것들은 볼록 렌즈들(123a, 123b)에 대해 경사지게 입사된다. 경사지게 입사됨으로써, 초점 위치가 비점 수차 등과 같은 수차에 의해 이동되며, 선형 빔은 조사 표면 또는 그 주변 상에 형성될 수 있다. 또한, 비구면 렌즈가 볼록 렌즈를 위해 이용되는 것이 바람직하다.
레이저들(121a, 121b)과 미러들(122a, 122b) 사이 또는 미러들(122a, 122b)과 볼록 렌즈들(123a, 123b) 사이의 빔 확장기가 설정되고, 각각 더 긴 방향 및 더 짧은 방향 모두에서 원하는 크기들로 확장될 수 있다는 것이 유의되어야 한다. 또한, 미러는 설정되지 않을 수 있거나 또는 복수의 미러들이 설정될 수 있다.
그 다음에, 이런 방식으로 형성된 선형 빔이 조사하는 동안, 이것은, 예를 들어, 참조 번호(107)로 표시된 방향으로 또는 참조 번호들(108, 109)로 표시된 방향들로, 조사체(104)에 대해 상대적으로 이동됨으로써 조사체(104) 상의 전체 영역 또는 원하는 영역을 조사할 수 있다. 본 발명에서, 선형 빔을 형성하는 광학 시스템은 매우 간단한 구성을 가지므로, 복수의 레이저빔을 조사 표면상에 동일한 모양을 갖는 선형 빔들로 만드는 것이 용이하다. 그러므로, 복수의 선형 빔들은 용이하게 서로 중첩될 수 있다. 더 낮은 출력을 갖는 레이저가 조사체에 의존하여 이용되는 경우에도, 이것은 본 실시예에 따라 충분히 적용될 수 있다.
본 발명에서, 레이저들의 2개의 빔들이 이용되는 예가 예시되지만, 레이저들의 수는 이에 한정되지 않으며, 서로 다른 종류의 레이저들이 이용될 수 있다는 것이 유의되어야 한다. 또한, 본 실시예가 실시예 2와 결합되는 것이 실행될 수 있다.
실시예
4
본 실시예에서, 레이저빔들의 조사가 복수의 레이저를 이용하고 이것들을 조사체의 표면상에 중첩시킴으로써 실행되는 예는 도 6을 참조하여 하기에 서술될 것이다.
레이저들(131a, 131b)로서, 연속 발진의 YLF 레이저들이 이용되고, 이것들은 비선형 광학 소자를 이용함으로써 제 3 의 더 높은 고조파로 변환된다. 그 다음에, 레이저들(131a, 131b)로부터 방출된 각각의 레이저빔들이 볼록 렌즈들(133a, 133b)에 대해 경사지게 입사된다. 경사지게 입사됨으로써, 초점 위치는 비점 수차 등과 같은 수차에 의해 이동되며, 선형 빔은 조사 표면 또는 그 주변에서 형성될 수 있다. 또한, 비구면 렌즈가 볼록 렌즈에 대해 이용되는 것이 바람직하다.
레이저들(131a, 131b)과 볼록 렌즈들(133a, 133b) 사이의 빔 확장기들이 설정되며, 각각 더 긴 방향 및 더 짧은 방향 모두에서 원하는 크기들로 확장될 수 있다는 것이 유의되어야 한다. 또한, 미러는 설정되지 않을 수 있거나, 또는 복수의 미러가 설정될 수 있다. 그 다음에, 이런 방식으로 형성된 선형 빔이 조사하는 동안, 이것은 예를 들어, 참조 번호(107)로 표시된 방향으로 또는 참조 번호들(108, 109)로 표시된 방향들로, 조사체(104)에 대해 상대적으로 이동됨으로써 조사체 (104)상의 전체 영역 또는 원하는 영역을 조사할 수 있다.
본 발명에서, 선형 빔을 형성하는 광학 시스템은 매우 간단한 구성을 가지므로, 복수의 레이저빔들을 조사 표면상에 동일한 모양을 가지는 선형 빔들로 만드는 것이 용이하다. 그러므로, 복수의 선형 빔들이 서로 용이하게 중첩될 수 있다. 더 낮은 출력을 가지는 레이저가 조사체에 의존하여 이용되는 경우에도, 본 발명에 따 라 충분히 적용될 수 있다.
본 발명에서, 레이저들의 2개의 빔들이 이용되는 예가 예시되지만, 레이저들의 수는 이에 한정되지 않으며, 서로 다른 종류의 레이저들이 이용될 수 있다는 것이 유의되어야 한다. 또한, 레이저빔들이 조사된 표면상에서 합성되더라도, 합성된 후에, 선형 빔이 광학 시스템에 의해 형성될 수 있다.
또한, 본 실시예가 실시예 2 또는 실시예 3과 자유로이 결합되는 것이 가능하다.
실시예
5
액티브 매트릭스 기판을 제조하는 방법은 도 8 내지 도 11을 이용하여 본 실시예에서 설명된다. CMOS 회로, 구동기 회로 및, 보유 용량(holding capacity)과 TFT 픽셀을 갖는 픽셀부가 함께 형성되는 기판이 편이를 위해 액티브 매트릭스 기판으로 불린다.
먼저, 바륨 보로실리케이트 유리(barium borosilicate glass) 또는 알루미늄 보로실리케이트 유리(aluminum borosilicate glass)와 같은 유리로 이루어진 기판(400)이 본 실시예에서 이용된다. 석영 기판들, 실리콘 기판들, 금속 기판들 및 기판 표면상에 형성된 절연막을 갖는 스테인리스 스틸 기판들과 같은 기판들이 또한 기판(400)으로서 이용될 수 있다는 것을 유의해야 한다. 또한, 본 실시예에서 이용된 프로세싱 온도를 견딜 수 있는 열 저항 성질들을 갖는 플라스틱 기판이 또한 이용될 수 있다. 본 발명은 균일한 에너지 분포를 가진 선형 빔을 용이하게 형 성할 수 있으므로, 큰 면적 기판을 어닐링하는 것이 복수의 선형 빔을 이용하여 효과적으로 수행되는 것이 가능하다.
다음에, 실리콘 산화 막, 실리콘 질화 막 또는, 실리콘 산화질화물 막(silicon oxynitride film)과 같은 절연 막으로부터 이루어진 베이스 막(base film)(401)이 공지된 방법에 의해 기판(400)상에 형성된다. 2개의 층 구조가 이러한 실시예에서 베이스 막(401)으로 이용되지만, 그러나 상기에 언급된 절연 막의 단일 층이 또한 이용될 수 있고, 2개 이상의 층들이 적층되는 구조가 또한 이용될 수 있다.
다음에, 반도체 층들이 베이스 막 상에 형성된다. 우선, 반도체 막은 공지된 방법(스퍼터링 방법, LPCVD 방법 및 플라즈마 CVD 방법)에 의해 25 내지 200 nm(바람직하게는 30 내지 150 nm)의 두께로 형성된다. 그 다음에, 반도체 막은 레이저 결정화 방법에 의해 결정화된다. 레이저 결정화 방법으로서, 레이저빔은 실시예들 1 내지 4중 하나를 적용함으로써 또는 실시예들 1 내지 4중 임의의 하나를 자유로이 결합함으로써 반도체 막에 조사한다. 연속 발진 또는 펄스 발진의 고체 레이저, 가스 레이저 또는 금속 레이저가 이용되는 것이 바람직하다. 고체 레이저로서, YAG 레이저, YVO4 레이저, YLF 레이저, YAlO3 레이저, 유리 레이저, 루비 레이저, 알렉산드라이트(alexandrite) 레이저, Ti:사파이어 레이저 등이 주어질 수 있다. 가스 레이저로서, 연속 발진 또는 펄스 발진의 엑시머 레이저, Ar 레이저, Kr 레이저, CO2 레이저 등이 주어질 수 있다. 금속 레이저로서, 헬륨-카드뮴 레이저, 구리 증 기 레이저(copper vapor laser), 금 증기 레이저가 주어질 수 있다. 물론, 레이저 결정화 방법뿐 아니라 임의의 다른 공지된 결정화 방법(RTA, 노 어닐링(furnace annealing)을 이용하는 열적 결정화 방법, 결정화를 촉진하는 금속 원소들을 이용하는 열적 결정화 방법)이 또한 결합될 수 있다. 반도체 막은 비정질 반도체 막, 마이크로결정 반도체 막 또는 결정질 반도체 막일 수 있다. 대안으로, 반도체 막은 비정질 실리콘 게르마늄 막과 같은 비정질 구조를 갖는 화합물 반도체 막일 수 있다.
본 실시예에서, 플라즈마 CVD 방법이 50 nm의 두께를 가진 비정질 실리콘 막을 형성하기 위해 이용되고, 그 다음에 결정화를 촉진하는 금속 원소들을 이용하는 열적 결정화 방법과, 레이저 결정화 방법이 비정질 실리콘 막에 대해 이용된다. 니켈은 금속 원소로서 이용되고, 용액 코팅 방법에 의해 비정질 실리콘 막으로 도입된다. 그 다음에, 열처리가 500℃에서 5시간동안 수행되고, 그에 의해 제 1 결정화 실리콘 막을 얻는다. 그 후에, 출력 10 W를 가진 연속 발진 YVO4 레이저로부터의 레이저빔 발사는 비선형 광학 소자에 의해 제 2 의 더 높은 고조파로 변환되고, 그 다음에 선형 레이저빔이 실시예들 1 내지 4에 도시된 광학 시스템 중 하나에 의해 또는 이들 실시예들을 결합한 광학 시스템에 의해 형성되고 조사되어, 그에 의해 제 2 의 결정화 실리콘 막을 얻는다. 레이저빔을 제 1 결정질 실리콘 막에 조사하고, 제 1 결정질 실리콘 막을 제 2 결정질 실리콘 막으로 변화시키는 것은 제 2 결정질 실리콘 막의 결정성을 개선한다. 이때에, 약 0.01 내지 100 MW/cm2(양호하게는 0.1 내지 10 MW/cm2)의 에너지 밀도가 필요하다. 스테이지(stage)는 약 0.5 내지 2000 cm/s의 속도로 레이저빔으로 상대적으로 이동되며, 조사하고, 그 다음에 결정질 실리콘 막이 형성된다. 펄스 발진의 엑시머 레이저가 이용될 때, 300 Hz의 주파수와 100 내지 1000 mj/cm2(통상적으로, 200 내지 800 mj/cm2)의 에너지 밀도가 이용되는 것이 바람직하다. 이때에, 레이저빔은 50 내지 98 % 만큼 오버랩될 수 있다.
물론, TFT가 제 1 결정질 실리콘 막을 이용하여 형성될 수 있지만, 제 2 결정질 실리콘 막이 TFT를 형성하기 위해 이용되는 것이 바람직한데, 제 2 결정질 실리콘 막이 개선된 결정성을 가지며, TFT의 전기 특성들이 개선되기 때문이다. 예를 들어, TFT가 제 1 결정질 실리콘 막을 이용하여 형성될 때, 이동도(mobility)는 거의 300 cm2/Vs 이지만, TFT가 제 2 결정질 실리콘 막을 이용하여 형성될 때, 이동도는 약 500 내지 600 cm2/Vs 로 크게 개선된다.
반도체 층들(402 내지 406)은 포토리소그래피 방법을 이용하여 그렇게 얻어진 반도체 막에 패터닝 프로세싱을 수행함으로써 형성된다.
매우 작은 양의 불순물 원소(붕소 또는 인)의 도핑이 TFT 문턱값을 제어하기 위해 반도체 층들(402 내지 406)을 형성한 이후에 수행될 수 있다.
게이트 절연 막(407)이 다음에 형성되며, 반도체 층들(402 내지 406)을 덮는다. 게이트 절연 막(407)은 플라즈마 CVD 또는 스퍼터링을 이용하여 40 내지 150 nm의 두께를 가진 실리콘을 포함하는 절연 막에 의해 형성된다. 본 실시예에서, 110 nm의 막 두께를 갖는 실리콘 산화질화물 막은 플라즈마 CVD 방법에 의해 형성된다. 게이트 절연 막은 물론 실리콘 산화질화물 막에 한정되지 않으며, 실리콘을 포함하는 다른 절연막들은 단일 층에서 또는 적층 구조(lamination structure)에서 이용될 수 있다.
또한, 실리콘 산화 막이 이용된다면, 이것은 TEOS(테트라에틸 올소실리케이트(Tetraethyl Orthosilicate))와 O2의 혼합물로, 40 Pa의 반응 압력에서, 300 내지 400 ℃로부터 설정된 기판 온도로, 0.5 내지 0.8 W/cm2의 고주파(13.56 MHz)전력 밀도에서 방전하여 플라즈마 CVD 방법에 의해 형성될 수 있다. 게이트 절연막으로서의 양호한 특성들이 그렇게 제조된 실리콘 산화 막의, 400 내지 500 ℃에서의, 열적 어닐링을 그 후에 수행함으로써 얻어질 수 있다.
그 다음에, 20 내지 100 nm의 막 두께를 갖는 제 1 도전 막(408)과 100 내지 400 nm의 막 두께를 갖는 제 2 도전 막(409)이 게이트 절연 막(407)상에 형성되고 적층된다. 30 nm의 막 두께를 가진 TaN 막으로 이루어진 제 1 도전 막(408)과, 370 nm의 막 두께를 가진 W 막으로 이루어진 제 2 도전 막(409)이 본 실시예에서 형성되고 적층된다. TaN 막이 스퍼터링에 의해 형성되고, Ta 타겟의 스퍼터링은 질소 분위기에서 수행된다. 또한, W 막은 W 타겟을 이용하여 스퍼터링에 의해 형성된다. 부가하면, W 막은 또한 텅스텐 헥사플루오라이드(tungsten hexafluoride)(WF6)를 이용하여 열적 CVD 방법에 의해 형성될 수 있다. 어느 것이 이용되더라도, 게이트 전 극으로 이용하기 위해 막이 낮은 저항이 되게 할 수 있는 것이 필요하며, W 막의 저항률(resistivity)이 20 μΩcm 미만이 되는 것이 바람직하다.
제 1 도전 막(408)이 TaN이고 제 2 도전 막(409)이 본 실시예에서 W일지라도, 도전 막들에 어떠한 특정한 제한들도 없다. 제 1 도전 막(408)과 제 2 도전 막(409)은 또한 Ta, W, Ti, Mo, Al, Cu, Cr 및 Nd로 구성된 그룹으로부터 또는 이들 원소들 중 한 원소를 주요 성분으로서 갖는 합금 재료로부터 또는 이들 원소들의 화학적 화합물로부터 선택된 원소로부터 또한 형성될 수 있다. 또한, 인과 같은 불순물 원소가 도핑될 수 있는 반도체 막, 통상적으로는 다결정 결정질 실리콘 막이 AgPdCu 합금에서와 같이 또한 이용될 수 있다.
마스크들(410 내지 415)이 포토리소그래피 방법을 이용하여 레지스트로부터 다음에 형성되며, 제 1 에칭 프로세스가 전극들 및 배선들을 형성하기 위해 수행된다. 제 1 에칭 프로세싱이 제 1 및 제 2 에칭 조건들에 따라 수행된다(도 8b). ICP(유도결합된 플라즈마(Inductively Coupled Plasma)) 에칭 방법이 본 실시예에서 제 1 에칭 조건으로서 이용된다. CF4, Cl2 및 O2의 가스 혼합물이 에칭 가스로서 이용되며, 가스 흐름 속도들은 25 : 25 : 10 (sccm)으로 각각 설정되고, 플라즈마가 1 Pa의 압력에서 코일 모양 전극에 500 W RF(13.56 MHz) 전력을 공급함으로써 발생되고, 에칭이 수행된다. 150 W RF(13.56 MHz) 전력이 또한 기판 측(샘플 스테이지)에 인가되고, 그에 의해 실질적으로 네거티브인 셀프-바이어스 전압을 인가한다. W 막은 제 1 에칭 조건들 하에서 에칭되고, 제 1 도전 층의 에지 부분은 테이 퍼링된 모양(tapered shape)으로 만들어진다.
에칭 조건들은 레지스트로 이루어진 마스크들(410 내지 415)을 제거하지 않고서 제 2 에칭 조건으로 변화된다. CF4 및 Cl2의 가스 혼합물이 에칭 가스로서 이용되고, 가스 흐름 속도들은 30 : 30 (sccm)으로 각각 설정되고, 플라즈마는 1 Pa의 압력에서 코일 모양 전극에 500 W RF(13.56 MHz) 전력을 인가함으로써 발생되고, 에칭은 약 30 초 동안 수행된다. 20 W RF(13.56 MHz) 전력이 또한 기판 측(샘플 스테이지)에 인가되고, 그에 의해 실질적으로 네거티브인 셀프-바이어스 전압을 인가한다. W 막과 TaN 막은 모두 CF4과 Cl2의 가스 혼합물을 이용하여 제 2 에칭 조건들에 의해 동일한 순서로 에칭된다. 에칭 시간이 어떤 잔여물도 게이트 절연 막상에 남아있지 않도록 에칭을 수행하기 위해 10 내지 20 %의 정도로 증가될 수 있다는 것을 유의해야 한다.
제 1 도전 층과 제 2 도전 층의 에지 부분들은, 레지스트 마스크들의 모양들을 상기에 언급된 제 1 에칭 조건에 적합하게 함으로써, 기판 측에 인가된 바이어스 전압의 효과에 따라 테이퍼링된 모양으로 된다. 테이퍼링된 부분들의 각은 15 내지 45˚이다. 제 1 모양 도전층들(417 내지 422)(제 1 도전 층들(417a 내지 422a)과 제 2 도전 층들(417b 내지 422b))은 제 1 에칭 프로세스에 의해 제 1 도전층들과 제 2 도전층들로부터 형성된다. 참조 번호(416)는 게이트 절연 막을 표기하고, 제 1 모양 도전 층들(417 내지 422)에 의해 덮이지 않은 영역들은 에칭을 통해 약 20 내지 50 nm 만큼 더 얇아진다.
그 다음에, 제 2 에칭 프로세스가 레지스트로 이루어진 마스크들을 제거하지 않고서 수행된다(도 8c). 여기서, W 막은 에칭 가스에 대해 CF4, Cl2 및 O2를 이용하여 선택적으로 에칭된다. 이때에, 제 2 도전층들(428b 내지 433b)은 제 2 에칭 프로세스에 의해 형성된다. 반면에, 제 1 도전층들(417a 내지 422a)은 거의 에칭되지 않으며 제 2 모양 도전층들(428 내지 433)이 형성된다.
그 다음에, 제 1 도핑 프로세스가 레지스트로 이루어진 마스크들을 제거하지 않고서 수행되며, 반도체 층에 낮은 농도에서 n-타입을 부여하는 불순물 원소가 첨가된다. 도핑 프로세스는 이온 도핑 방법 또는 이온 주입 방법에 의해 수행될 수 있다. 이온 도핑은 선량(dosage)이 1 ×1013 내지 5 ×1014/cm2로 설정되고, 가속 전압이 40 내지 80 keV로 설정되는 프로세스 조건들로 수행된다. 도핑은 1.5 ×1013/cm2 로 설정된 선량과 60 keV로 설정된 가속 전압으로 본 실시예에서 수행된다. 15족에 속하는 원소, 통상적으로는 인(P) 또는 비소(As)가 n-타입을 부여하는 불순물 원소로서 이용된다. 인(P)이 여기서 이용된다. 이 경우에 도전 층들(428 내지 433)은 n-타입 도전성을 부여하는 불순물 원소에 대해 마스크들로서 작용하고, 불순물 영역들(423 내지 427)은 자기-정렬 방식(self-aligning manner)으로 형성된다. n-타입을 부여하는 불순물 원소는 1 ×1018 내지 1 ×1020 /cm3 의 범위의 농도에서 불순물 영역들(423 내지 427)에 첨가된다.
다음에, 레지스트로 이루어진 마스크들을 제거한 이후에, 레지스트로 이루어 진 새로운 마스크들(434a 내지 434c)이 형성되고, 제 2 도핑 프로세스가 제 1 도핑 프로세스보다 더 높은 가속 전압에서 수행된다. 이온 도핑은 1 ×1013 내지 1×1015/cm2로 선량이 설정되고 가속 전압이 60 내지 120 keV로 설정된 프로세스 조건들로 수행된다. 도핑 프로세스는 제 2 도전 층들(428b 내지 432b)을 마스크들로서 이용하여 수행되고, 제 1 도전 층의 테이퍼링된 부분 하의 반도체 층에 불순물 원소가 첨가된다. 연속적으로, 가속 전압은 제 2 도핑 프로세스보다 낮아지고, 제 3 도핑 프로세스가 행해지고, 도 9a의 상태가 얻어진다. 이온 도핑 방법은 선량이 1 ×1015 내지 1 ×1017/cm2으로 설정되고 가속 전압이 50 내지 100 keV로 설정되는 프로세스 조건들로 수행된다. 제 1 도전 층과 오버랩하는 낮은 농도 불순물 영역들(436, 442 및 448)에는 불순물 원소가 첨가되고, 이것은 제 2 도핑 프로세스 및 제 3 도핑 프로세스에 의해 1 ×1018 내지 5 ×1019/cm2의 밀도의 범위 내에서 n-타입을 부여하며, 고 농도 불순물 영역들(435, 441, 444 및 447)에는 불순물 원소가 첨가되고, 이것은 1 ×1019 내지 5 ×1021/cm2의 밀도 범위 내에서 n-타입을 부여한다.
물론, 제 2 도핑 프로세스와 제 3 도핑 프로세스는 이것을 가속 전압에 적합하게 함으로써 원-타임 도핑 프로세스들일 수 있고, 저 농도 불순물 영역과 고 농도 불순물 영역을 형성하는 것이 또한 가능하다.
다음으로, 레지스트로 이루어진 마스크들을 제거한 이후에, 레지스트로 이루 어진 새로운 마스크들(450a 내지 450c)이 형성되고, 제 4 도핑 프로세스가 수행된다. 상기의 한 도전 형의 것과 반대인 도전 형을 부여하는 불순물 원소가 첨가된 불순물 영역들(453, 454, 459 및 460)이, p-채널 타입 TFT들의 액티브 층들이 되는 반도체 막들에서 제 4 도핑 프로세스에 따라 형성된다. 제 2 도전 층들(429b 내지 432b)은 불순물 원소에 대해 마스크들로서 이용되고, p-타입 도전성을 부여하는 불순물 원소는 자기-정렬 방식으로 불순물 영역들을 형성하기 위해 첨가된다. 불순물 영역들(453, 454, 459 및 460)은 본 실시예에서 디보란(diborane)(B2H6)을 이용하여 이온 도핑 방법에 의해 형성된다(도 9b). n-채널 타입 TFT를 형성하는 반도체 층들은 제 4 도핑 프로세스가 수행될 때 레지스트로 이루어진 마스크들(450a 내지 450c)로 덮여진다. 인이 제 1 내지 제 3 도핑 프로세스에 의해 불순물 영역들(439 내지 447)로 서로 다른 농도들로 첨가된다. 그러나, p-타입 도전성을 부여하는 불순물 원소의 농도가 각각의 영역들에서 1 ×1019 내지 5 ×1021 atoms/cm3가 되도록 도핑을 수행함으로써, 영역들이 p-채널 타입 TFT의 소스 영역들과 드레인 영역들로서 기능하도록 하는데 있어 어떤 문제도 발생되지 않았다.
따라서, 불순물 영역들은 이 점을 통한 단계들에 의해 각각의 반도체 층들에서 형성된다.
제 1 층간 절연 막(461)은 레지스트로 이루어진 마스크들(450a 내지 450c)을 제거한 후에 다음에 형성된다. 이러한 제 1 층간 절연 막(461)은 플라즈마 CVD 방법 또는 스퍼터링 방법을 이용함으로써, 100 내지 200 nm의 두께를 갖는, 실리콘을 포함하는 절연 막으로부터 형성된다. 150 nm의 두께를 갖는 실리콘 산화질화물 막이 본 실시예에서 플라즈마 CVD 방법에 의해 형성된다. 제 1 층간 절연 막(461)은 물론 실리콘 산화질화물 막에 한정되지 않으며, 실리콘을 포함하는 다른 절연 막들이 단일 층 또는 적층 구조로서 또한 이용될 수 있다.
그 후에, 반도체 층의 결정성의 회복(recovery)과 각각의 반도체 층들에 첨가된 불순물 원소들의 활성화는 도 9c에 도시된 바와 같이 레이저빔을 조사함으로써 수행된다. 레이저 활성화로서, 레이저빔은 실시예들 1 내지 4중 하나를 적용하거나 또는 이들 실시예들과 자유로이 결합시킴으로써 반도체 막에 조사한다. 연속 발진 또는 펄스 발진의 고체 레이저, 가스 레이저 또는 금속 레이저가 이용되는 것이 바람직하다. 고체 레이저로서, 연속 발진 또는 펄스 발진의 YAG 레이저, YVO4 레이저, YLF 레이저, YAlO3 레이저, 유리 레이저, 루비 레이저, 알렉산드라이트 (alexandrite) 레이저, Ti:사파이어 레이저 등이 주어질 수 있다. 가스 레이저로서, 연속 발진 또는 펄스 발진의 엑시머 레이저, Ar 레이저, Kr 레이저, CO2 레이저 등이 주어질 수 있다. 그리고, 금속 레이저로서, 헬륨-카드뮴 레이저, 구리 증기 레이저(copper vapor laser), 금 증기 레이저가 주어질 수 있다. 이때에, 연속 발진 레이저가 이용된다면, 약 0.01 내지 100 MW/cm2(양호하게는 0.1 내지 10 MW/cm2)의 레이저빔의 에너지 밀도가 필요하다. 기판은 약 0.5 내지 2000 cm/s의 속도로 레이저빔으로 상대적으로 이동된다. 그리고, 펄스 발진 레이저가 이용된다면, 300 Hz의 주파수와 50 내지 1000 mj/cm2(통상적으로, 50 내지 500 mj/cm2)의 레이저 에너지 밀도가 이용되는 것이 바람직하다. 이때에, 레이저빔은 50 내지 98 %만큼 오버랩될 수 있다. 레이저 어닐링 방법이외에, 열적 어닐링 방법 또는 급속 열적 어닐링 방법(rapid thermal annealing method)(RTA method) 등이 적용될 수 있다.
또한, 활성화는 또한 제 1 층간 절연 막의 형성 전에 수행될 수 있다. 그러나, 이용된 배선 재료가 열에 대해 약하다면, 본 실시예에서와 같이, 배선들 등을 보호하기 위해 층간 절연 막(주 성분으로서 실리콘을 가지는 절연 막, 예를 들어 실리콘 질화 막)을 형성한 이후에 활성화 프로세싱을 수행하는 것이 바람직하다.
그 다음에, 열처리가 (1 내지 12시간동안 300 내지 550 ℃에서) 또한 수행될 수 있고, 수소화(hydrogenation)를 수행하는 것이 가능하다. 이러한 프로세스는 제 1 층간 절연 막(461) 내에 포함된 수소에 의해 반도체 층들에서 댕글링 결합 (dangling bond)들을 종결(terminate)하는 것 중 하나이다. 반도체 층들은 제 1 층간 절연 막이 존재하든지 존재하지 않든지 수소화될 수 있다. 플라즈마 수소화(플라즈마에 의해 여기된 수소를 이용함)와, 3 내지 100 %의 수소를 포함하는 분위기에서 300 내지 450 ℃의 온도에서 1 내지 12시간동안의 열처리는 수소화의 다른 수단으로서 또한 수행될 수 있다.
그 후에, 무기 절연 막 재료 또는 유기 절연 재료로 이루어진 제 2 층간 절연 막(462)은 제 1 층간 절연 막(461)상에 형성된다. 1.6 ㎛의 막 두께를 갖는 아크릴 수지 막이 본 실시예에서 형성되고, 이용된 재료는 10 내지 1000 cp, 바람직 하게는 40 내지 200 cp의 점성도(viscosity)를 가질 수 있다. 불균일함(unevenness )이 표면에 형성되는 재료가 이용된다.
미러 반사를 방지하기 위해, 픽셀 전극의 표면은 본 실시예에서 불균일한 표면을 형성하는 제 2 층간 절연 막을 형성함으로써 불균일하게 된다. 또한, 픽셀 전극 표면은 불균일하게 될 수 있고 광 산란 특성을 가질 수 있고, 그러므로 볼록 부분이 또한 픽셀 전극 아래의 영역에 형성될 수 있다. 볼록 부분의 형성은 TFT들을 형성하기 위한 것과 동일한 포토마스크에 의해 수행될 수 있고, 그러므로 프로세스 단계들의 수를 증가시키지 않고서 형성될 수 있다. 볼록 부분은 또한 배선들과 TFT들을 제외한 픽셀부 영역의 기판 상에 적절하게 형성될 수 있다는 것을 유의해야 한다. 이런 방식으로, 불균일함은 볼록 부분을 덮는 절연 막의 표면에 형성된 불균일함을 따라 픽셀 전극의 표면에 형성된다.
평평한 표면(level surface)을 갖는 막은 또한 제 2 층간 절연막(462)으로서 이용될 수 있다. 이 경우에, 표면이 미러 반사를 방지하기 위해 공지된 샌드블래스팅 (sandblasting) 프로세스 또는 에칭 프로세스와 같은 부가된 프로세스에 의해 불균일하게 되는 것이 선호되며, 그에 의해 반사된 광을 산란시킴으로써 백색 (whiteness)을 증가시킨다.
그 다음에, 각각의 불순물 영역들을 전기적으로 접속시키는 배선들(463 내지 467)이 구동 회로(506)에 형성된다. 50 nm의 두께를 갖는 Ti 막과 500 nm의 두께를 갖는 합금 박(Al과 Ti의 합금)의 적층 막이 배선들을 형성하기 위해 패터닝된다. 물론, 이것은 2층 구조에 한정되지 않으며, 단일 층 또는 3층 이상의 적층 구조가 또한 수용될 수 있다. 또한, Al과 Ti은 배선 재료에 한정되지 않는다. 예를 들어, Al과 Cu는 TaN 막 상에서 형성디고, Ti 막을 형성하는 적층 막은 패터닝에 의해 형성되고 배선을 형성한다(도 10).
또한, 픽셀 전극(470), 게이트 배선(469) 및 접속 전극(468)은 픽셀부(507)에 형성된다. 전기적 접속이 접속 전극(468)에 의해 픽셀 TFT와 소스 배선으로 형성된다. 또한, 게이트 배선(469)은 픽셀 TFT의 게이트 전극과의 전기적 접속을 형성한다. 픽셀 전극(470)은 픽셀 TFT의 드레인 영역(444)과의 전기적 접속을 형성하고, 부가하면, 저장 커패시터를 형성하는 하나의 전극으로서 기능하는 반도체 층(459)과의 전기적 접속을 형성한다. 주 성분으로서 Al 또는 Ag를 갖는 막 또는 픽셀 전극(470)으로서 그와 같은 막들의 적층 막과 같은, 우수한 반사도를 갖는 재료를 이용하는 것이 선호된다.
따라서, n-채널 TFT(501)와 p-채널 TFT(502)로 구성된 CMOS 회로, n-채널 TFT(503)를 갖는 구동기 회로(506) 및 픽셀 TFT(504)와 저장 커패시터(505)를 갖는 픽셀부(507)는 동일한 기판 상에 형성될 수 있다. 따라서, 액티브 매트릭스 기판이 완성된다.
구동기 회로(506)의 n-채널 TFT(501)는, 채널 형성 영역(437)과, 게이트 전극의 부분을 구성하는 제 1 도전층(428a)과 오버랩하는 저 농도 불순물 영역(436) (GOLD 영역)과, 소스 영역 또는 드레인 영역으로서 기능하는 고 농도 불순물 영역(452)을 갖는다. 전기적 접속에 의해 n-채널 TFT(501) 및 전극(466)으로 CMOS 회로를 형성하는, p-채널 TFT(502)는, 채널 형성 영역(455)과, 저 농도 불순물 영 역(454)과, n-형 및 p-형을 부여하는 불순물 원소들이 도입되는 불순물 영역(453)을 갖는다. 또한, n-채널 TFT(503)는 채널 형성 영역(443)과, 게이트 전극의 부분을 구성하는 제 1 도전 층(430a)으로 오버랩하는 저 농도 불순물 영역(442)(GOLD 영역)과, 소스 영역 또는 드레인 영역으로서 기능하는 고 농도 불순물 영역(441)을 가진다.
픽셀부의 픽셀 TFT(504)는 채널 형성 영역(446)과, 게이트 전극의 외측 상에 형성된 저 농도 불순물 영역(445)(LDD 영역)과, 소스 영역 또는 드레인 영역으로서 기능하는 고 농도 불순물 영역(458)을 갖는다. 또한, n-형을 부여하는 불순물 원소와 p-형을 부여하는 불순물 원소는 저장 커패시터(505)의 하나의 전극으로서 기능하는 반도체 층에 첨가된다. 저장 커패시터(505)는 전극(432a와 432b의 적층)과 반도체 층을 포함하며, 절연 막(416)은 유전체로서 기능한다.
픽셀 전극들의 에지 부분들은 소스 배선들(source wirings)과 겹치도록 배치되어, 픽셀 전극들간의 갭들이 블랙 매트릭스를 사용함이 없이, 본 실시예의 픽셀 구조로 광을 차폐시킨다.
본 실시예에서 제조된 액티브 매트릭스 기판의 픽셀부의 상부 표면 다이어그램이 도11에 도시된다. 도 8 내지 11에서의 참조부호들에 대응하는 부분들에 대해서는 동일한 참조부호들을 사용한다는 것에 유념하라. 도 10에서의 일점쇄선 A-A'은 도 11 내의 일점쇄선 A-A'를 따라 절취한 단면도에 대응한다. 또한, 도 10에서의 일점쇄선 B-B'는 도 11 내의 일점쇄선 B-B'를 따라 절취한 단면도에 대응한다.
실시예
6
실시예 5에서 제조된 액티브 매트릭스 기판으로부터 반사형 액정 디스플레이 장치를 제조하는 방법이 본 실시예에서 아래에 설명된다. 그 설명에서 도 12가 사용된다.
도 10의 상태에서 액티브 매트릭스 기판이 실시예 5에 따라 먼저 얻어지고, 그런 다음 도 10의 액티브 매트릭스 기판 상의 적어도 픽셀 전극(470) 상에 배향 막(567)이 형성되며, 러빙 프로세스(rubbing process)가 실시된다. 본 실시예에서 상기 배향 막(567)을 형성하기 전에, 원주형 스페이서(columnar spacer)(572)가, 기판들간의 갭을 유지하기 위하여, 아크릴 수지 막과 같은, 유기 수지 막을 패터닝함으로써 원하는 위치들에 형성된다는 것을 유념하라. 또한, 기판의 전 표면 상에 상기 원주형 스페이서들 대신에 구형 스페이서들이 배치될 수도 있다.
대향 기판(569)은 다음에 준비된다. 그런 다음, 채색층들(coloring layers) (570 및 571), 및 단차 막(leveling film)(573)이 상기 대향막(569) 위에 형성된다. 적 채색층(57)과 청 채색층(571)이 겹쳐져서 광차폐부를 형성한다. 또한, 상기 광차폐부는 상기 적 채색층이 일부를 녹 채색층과 겹치게 함으로써 형성될 수도 있다.
실시예 5에서 도시된 기판은 본 실시예에서 사용된다. 그러므로, 도 11에 도시된 실시예의 픽셀부의 상면(top view) 때문에, 적어도, 게이트 배선(469)과 픽셀 전극(468)간의 갭, 게이트 배선(469)과 접속 전극(468)간의 갭, 및 접속 전극(468)과 픽셀 전극(470)간의 갭이 광으로부터 차폐될 필요가 있다. 상기 채색층들 각각 은, 상기 채색층들의 적층으로 만들어진 광차폐부들이 광으로부터 차폐되어야만 하는 위치들에 형성되고 그런 다음 상기 대향 기판에 결합되도록 배열된다.
그래서, 블랙 마스크와 같은 광차폐층을 형성함이 없이, 채색층들의 적층으로 이루어진, 광차폐부들을 사용함으로써 픽셀들간의 각각의 갭들이 광차폐를 실시하여 프로세스 단계들의 수를 감소시킬 수 있다.
투명 도전막으로 만들어진 대향 전극(576)은 적어도 픽셀부 위의 단차 막(573) 위에 형성되고, 배향 막(574)은 상기 대향 기판의 전 표면 위에 형성되며, 러빙 프로세스가 실시된다.
상기 픽셀 및 구동 회로가 형성되는 액티브 매트릭스 기판, 및 상기 대향 기판은 그런 다음 실링 재료(sealing material)(568)에 의해 결합된다. 필터가 실링 재료(568)에 혼합되고, 두 기판들은, 필터와 원주형 스페이서들(columnar spacers)에 따라 일정한 갭을 유지하는 동안 결합된다. 액정 재료(575)가 그런 다음 두기판들간에 주입되고, 기판들은 실란트(sealant)(도면에 도시되지 않음)를 사용함으로써 완전히 밀폐된다. 공지의 액정 재료가 상기 액정 재료(575)용으로 사용될 수 있다. 도 12에 도시된 반사형 액정 디스플레이 장치는 그래서 완성된다. 상기 액티브 매트릭스 기판 또는 상기 대향 기판은 그런 다음 필요하다면 원하는 형상으로 절단된다. 부가해서, 상기 대향 기판에만 편광판(polarizing plate)(도시되지 않음)이 부착될 수 있다. FPC가 그런 다음 공지의 기술을 사용해서 부착된다.
위에서 언급한 방법에 의해 만들어진 액정 디스플레이 장치는, 에너지 분포의 매우 우수한 규칙성을 갖는 레이저빔이 조사되기 때문에, 완전히 어닐링된 반도 체 막을 사용함으로써 제조된 TFT를 갖는다. 위에서 언급한 액정 디스플레이 장치의 충분한 동작 특징 및 신뢰성을 갖는 것이 될 수 있다. 그러한 액정 디스플레이는 다양한 종류의 전자 제품에서 디스플레이부로서 사용될 수 있다.
본 실시예를 실시예들 1 내지 5와 자유롭게 결합할 수 있음을 유념하라.
실시예
7
본 실시예에서는, 액티브 매트릭스 기판을 형성하기 위해 사용되는 TFT의 제조 방법을 사용함으로써 발광 장치를 제조하는 예가 제공된다. 본 명세서에서, 발광 장치는 위에서 언급한 기판과 커버 부재간의 기판 위에 형성된 발광 소자를 에워싸는 디스플레이 패널에 대한 일반적 용어이다. 부수적으로, 상기 발광 소자는, 전기 루미네선스가 전계(발광층), 애노드, 및 캐소드를 사용함으로써 얻어질 수 있는 화합물을 포함하는 층을 갖는다. 한편 유기 화합물 내의 전기 루미네선스는 싱글릿-여기 상태(singlet-excited state)에서 기저 상태(ground state)로 복귀할 때의 광방출(형광(fluorescence)) 및 트리플릿-여기 상태(triplet-excited state)에서 기저 상태로 복귀할 때의 광방출(인광(phosphorescence)), 및 상기 광방출들 중 어느 하나 또는 모두를 포함한다.
본 명세서에서, 발광 소자 내의 애노드와 캐소드간에 형성된 모든 층들은 유기 발광층으로서 정의된다. 발광층, 정공 주입층, 전자 주입층, 정공 수송층, 및 전자 수송층 등은 상기 유기 발광층에 구체적으로(concretely) 포함된다. 상기 발광 소자는 기본적으로, 애노드 층, 발광층, 및 캐소드 층이 순차적으로 적층되는 구조를 갖는다. 이 구조 이외에, 상기 발광 소자는 또한 애노드 층, 정공 주입층, 발광층, 및 캐소드 층이 순차적으로 적층되는 구조, 또는 애노드 층, 정공 주입층, 발광층, 정공 수송층, 및 캐소드 층 등이 순차적으로 적층되는 구조를 가질 수 있다.
도 13은 본 실시예의 발광 장치에 대한 단면도이다. 도 13에서, 기판(700) 위에 제공된 스위칭 TFT(603)는 도 10의 n-채널 TFT(503)를 사용함으로써 형성된다. 결과적으로, 상기 구조에 대한 설명과 관련해서, n-채널 TFT(503)에 관한 설명을 참조하는 것으로 충분하다.
부수적으로, 본 실시예가 두개의 채널 영역들로 형성된 이중의 게이트 구조로 되어 있지만, 하나의 채널 영역으로 형성된 단일의 게이트 구조 또는 3개로 형성된 3중의 게이트 구조를 사용할 수 있다.
기판(700) 위에 제공된 구동 회로는 도 10의 CMOS 회로를 사용함으로써 형성된다. 결과적으로, 상기 구조의 설명과 관련해서, n-채널 TFT(601) 및 p-채널 TFT(602)에 관한 설명을 참조하는 것으로 충분하다. 부수적으로, 본 실시예가 단일의 게이트 구조로 되어 있지만, 이중의 게이트 구조 또는 3중의 게이트 구조를 사용할 수 있다.
한편, 배선들(710, 703)은 CMOS 회로의 소스 배선들의 역할을 하고 배선(702)은 드레인 배선의 역할을 한다. 한편, 배선(704)은 소스 배선(708)과 스위칭 TFT의 소스 영역 사이를 전기적으로 접속시키는 배선의 역할을 하고, 배선(705)은 드레인 배선(709)과 스위칭 TFT의 드레인 영역 사이를 전기적으로 접속시키는 배선의 역할을 한다.
부수적으로, 도 10의 p-채널 TFT(502)를 사용함으로써 전류 제어 TFT(604)가 형성된다. 결과적으로, 상기 구조의 설명과 관련해서, p-채널 TFT(502)에 관한 설명을 참조하는 것으로 충분하다. 부수적으로, 본 실시예가 단일의 게이트 구조로 되어 있지만, 이중의 게이트 구조 또는 3중의 게이트 구조를 사용할 수 있다.
한편, 배선(706)은 (전류 공급 라인에 대응하는) 전류 제어 TFT의 소스 배선이고, 배선(707)은 픽셀 전극(711)에 전기적으로 접속되는 전극이다.
한편, 도면 부호(711)는 투명 도전막에 의해 형성된 픽셀 전극(발광 소자의 애노드)이다. 상기 투명 도전막으로서, 인듐 산화물과 주석 산화물의 화합물, 인듐 산화물 및 아연 산화물의 화합물, 아연 산화물, 주석 산화물 또는 인듐 산화물이 사용될 수 있거나, 또는 그렇지 않으면, 위의 것에 갈륨을 첨가하여 투명 도전막이 사용될 수도 있다. 픽셀 전극(711)은 상기 배선들을 형성하기 전에, 평면 층간 절연막(710) 위에 형성된다. 본 실시예에서, 수지 평탄막(resin planarizing film)(710)을 사용함으로써 TFT로 인한 단차(step)를 평탄화하는 것이 매우 중요하다. 나중에 형성되는 발광층은, 두께가 극히 얇기 때문에, 단차의 존재로 인하여 열등한 발광을 야기할 가능성이 있다. 따라서, 발광층이 가능한 평면으로 될 수 있도록 픽셀 전극을 형성하기 전에 평탄화를 제공하는 것이 바람직하다.
배선들(701, 707)을 형성한 후, 도 13에 도시된 바와 같이 뱅크(bank)(712)가 형성된다. 상기 뱅크(712)는 100 내지 400 nm을 갖는 실리콘을 포함하는 유기 수지 막 또는 절연막을 패터닝함으로써 형성될 수 있다.
부수적으로, 상기 뱅크(712)는 절연막이기 때문에, 증착 동안 소자 정전 파손(element electrostatic breakdown)에 주의해야만 한다. 본 실시예에서는 탄소 입자나 금속 입자가 뱅크용 재료로서 절연막에 첨가되며, 이에 의해 저항력(resistivity)을 감소시키고 정전기의 발생을 억제한다. 그러한 경우에, 탄소 및 금속 입자의 첨가량은 1 ×106 내지 1 ×1012 Ωm(양호하게는 1 ×108 내지 1 ×1010 Ωm)의 저항력을 제공하도록 조정될 수 있다.
발광 소자(713)는 픽셀 전극(711) 위에 형성된다. 부수적으로, 도 13은 하나의 픽셀만을 도시하고 있지만, 본 실시예는 R(적), G(녹), 및 B(청)의 각각의 컬러들에 대응해서 발광층을 개별적으로 형성한다. 한편, 본 실시예에서는 증착 프로세스에 의해 저분자 중량의 유기 발광 재료(low molecular weight organic light emitting material)를 형성한다. 구체적으로 설명하면, 이것은 20 nm의 두께로 정공 주입층으로서 제공된 구리 프탈로시아닌(phthalocyanine)(CuPc) 및 70 nm의 두께로 발광층으로서 그 위에 제공된 트리스-8-퀴이놀리노라토알루미늄 합성물(tris-8-qyuinolinolatoaluminum) 막(Alq3)을 갖는 적층 구조이다. 발광의 컬러는, 퀴나크리돈(quinacridone), 퍼릴린(perylene) 또는 DCM1과 같은 형광 안료를 Alg3에 첨가함으로써 제어될 수 있다.
그렇지만, 위의 예는 발광층에 사용되는 유기 발광 재료의 예일 뿐이며 반드시 이것에 제한되는 것은 아니다. 발광층, 전하 수송층 및 전자 주입층을 자유로이 결합시킴으로써 발광층(그러므로 발광 및 캐리어 이동을 위한 층)을 형성하는 것으 로 충분하다. 예를 들어, 본 실시예에서는 저분자 중량의 유기 발광 재료가 발광층을 위해 사용되는 예가 도시되었지만, 중간의 유기 발광 재료 및 고분자 중량 유기 발광 재료를 사용할 수 있다. 또한, 승화 속성(sublimation property)을 갖지 않지만 20 또는 그 미만의 개수의 분자들을 갖거나 10 ㎛ 또는 그 미만의 길이를 갖는 연결된 분자들을 갖는 유기 발광 재료가 중간의 분자 유기 발광 재료로서 제공된다. 고분자 중량 유기 발광 재료를 사용하는 예의 경우, 20 nm의 두께를 갖는 폴리디오펜(polythiophene)(PEDOT)막은 스핀 코팅법에 의해 정공 주입층으로서 형성되고, 그 안에 약 100 nm의 파라페닐렌비닐렌(paraphenylenvinylene)(PPV)를 발광층으로서 설치하는 적층 구조도 우수할 수 있다. 발광파 길이(luminescence wave length)는 PPV의
-결합 타입 중합체를 사용함으로써 적(red)에서부터 청(blue)까지 선택될 수 있다. 한편, 전자 수송층 또는 전하 주입층을 위해 실리콘 탄화물과 같은 무기 재료(inorganic material)를 사용할 수 있다. 이들 유기 발광 재료들 또는 무기 재료들은 공지의 재료가 될 수 있다.
다음, 도전막의 캐소드(714)는 발광층(713) 위에 제공된다. 본 실시예에서, 알루미늄 및 리튬의 합금막이 도전막으로서 사용된다. 물론, 공지의 MgAg 막(마그네슘 및 은의 합금막)이 사용될 수도 있다. 주기율표 1 또는 2족에 속하는 원소의 도전막, 또는 그러한 원소막과 함께 첨가된 도전막이 캐소드 재료로서 사용될 수 있다.
발광 소자(715)는 캐소드(714)까지 형성된 시간에서 완성된다. 부수적으로, 본 문헌에서 발광 소자(715)는 픽셀 전극(애노드), 발광층(713) 및 캐소드(714)와 함께 형성된 다이오드를 지칭한다.
상기 발광 소자(715)를 완전하게 커버하는 방식으로 패시베이션 막(716)을 제공하는 것이 효과적이다. 상기 패시베이션 막(716)은 탄소막, 실리콘 질화막 또는 실리콘 산화질화물(silicon oxynitride)을 포함하는 절연막에 의해 형성되며, 단층 또는 결합된 적층의 절연막이 사용된다.
그러한 경우, 적용가능범위(coverage)에서 유리한 막을 패시베이션 막으로서 사용하는 것이 양호하다. 탄소막, 특히 DLC(다이아몬드형 탄소) 막을 사용하는 것이 효과적이다. 실내 온도로부터 100℃보다 높지 않은 온도 범위에서 증착될 수 있는, 상기 DLC막은 열 저항이 낮은 발광층(713) 위에 용이하게 증착될 수 있다. 한편, 산소에 대해 높은 차단 효과를 갖는 DLC막은 발광층(713)을 산화로부터 억제할 수 있다. 결과적으로, 산화의 문제는 이후의 실링 프로세스(sealing process) 동안발광층에서 방지될 수 있다.
또한, 실링 부재는 패시베이션 막(716) 상에 제공되어 커버 부재(718)를 결합시킨다. 사용된 실링 부재(717)에 있어서 자외선 경화가능 수지가 될 수 있다. 거기에 하이드로스코픽 효과(hydroscopic effect) 또는 산화방지 효과(antioxidant effect)를 갖는 기판을 제공하는 것이 효과적이다. 한편 본 실시예에서, 커버 부재(718)에 있어서, 유리 기판, 석영 기판 또는 이 기판들 모두 위에 형성된 탄소막들(양호하게는 다이아몬드형 탄소막들)을 갖는 (플라스틱 막을 포함하는) 플라스틱 기판이 사용된다. 탄소막 이외에, 알루미늄막(예를 들어, AlON, AlN 및 AlO), SiN 및 등이 사용된다.
그래서, 도 13에 도시된 바와 같은 구조를 갖는 발광 장치가 완성된다. 부수적으로, 에어에 노출됨이 없이, 멀티-챔버 방식(multi-chamber scheme)(또는 일렬 방식(in-line scheme))의 증착 장치를 사용함으로써 뱅크(712)를 형성한 후 패시베이션 막(716)을 형성하기 위한 프로세스를 계속해서 실시하는 것이 효과적이다. 부가해서, 추가의 현상(development)을 이용해서, 에어에 노출됨이 없이, 커버 부재(718)를 결합할 때까지 프로세스를 계속해서 실행하는 것이 가능하다.
이 방식에서, n-채널 TFT들(601 및 602), 스위칭 TFT(n-채널 TFT)(603) 및 전류 제어 TFT(p-채널 TFT)(604)가 기판(700) 위에 형성된다.
또한, 도 13을 사용해서 설명한 바와 같이, 절연막을 통해 게이트 전극과 겹치는 불순물 영역을 제공함으로써, 핫-캐리어 효과(hot-carrier effect)에 기인하는 저하에 저항하는 n-채널 TFT를 형성할 수 있다. 결과적으로, 높은 신뢰성을 갖는 발광 장치가 실현될 수 있다.
한편, 본 실시예는 픽셀부와 구동 회로의 구성만을 보이고 있다. 그렇지만, 본 실시예의 제조 프로세스에 따라, 이들 이외에도, 신호 분할 회로, D/A 변환기, 연산 증폭기,
-보정 회로 등과 같은 그러한 논리 회로들을 동일한 절연 부재 위에 형성할 수 있다. 또한, 메모리 또는 마이크로프로세서가 형성될 수 있다.
위에서 언급한 방식에 의해 형성된 발광 장치는, 매우 우수한 규칙적인 에너지 분포를 갖는 레이저빔이 조사되기 때문에, 전체적으로 어닐링된 반도체 막을 사용하여 형성된 TFT를 갖는다. 그러므로, 위에서 언급한 발광 장치는 충분한 동작 특성 및 신뢰성을 얻는다. 그러한 발광 장치는 다양한 전자 제품들의 디스플레이부 들로서 사용될 수 있다.
부수적으로, 본 실시예는 실시예들 1 내지 5와 자유로이 결합될 수 있다.
실시예
8
본 실시예는 광학 시스템을 사용함으로써 반도체 막의 결정화를 실시하는 예가 도 1 및 도 17을 참조해서 설명될 것이다.
본 실시예에서, 400 nm의 두께를 갖는 실리콘 산화질화물 막(조성비: Si = 32%, O = 59%, N = 7%, H = 2%)이 플라즈마 CVD법에 의해 베이스 막으로서 유리 기판 위에 형성된다. 그 다음에, 150 nm의 두께를 가진 비정질 실리콘 막이 플라즈마 CVD 법에 의해 반도체 막으로서 베이스 막 위에 형성된다. 반도체 막에 포함된 수소는 3시간 동안 500℃에서 열처리를 실시함으로써 해제된다. 그런 다음, 반도체 막의 결정화는, 레이저 어닐링 방법에 의해 수행된다. 반도체 막의 결정화는 레이저 어닐링 방법의 조건 하에서 실행되며, 상기 방법에서는, YVO4 레이저의 제 2 고조파(harmonic wave)가 레이저빔으로서 사용되고, 도 1에 도시된 광학 시스템의 볼록 렌즈(103)에 대한 레이저빔의 입사각 Φ는 직사각형 형상의 빔을 형성하도록 18°로 설정되며, 이에 의해, 기판을 50 cm/s의 속도로 이동시키면서 반도체 막을 조사한다.
그래서 얻어진 결정성 반도체 막에 대해 세코-에칭(seco-etching)이 실시되고, SEM(스캐닝 전자 현미경)을 이용해서 결정성 반도체 막의 표면을 1천배로 관찰 한 결과가 도 17에 도시되어 있다. 세코-에칭에서 세코 용액은 HF : H2O = 2 : 1에 대한 K2Cr2O7를 첨가제로서 사용함으로써 만들어진 것임을 유념하라. 도 17은 도면에서 화살표로 표시된 방향으로 레이저빔을 상대적으로 스캐닝함으로써 얻어졌으며, 도 17은 큰 입자 크기의 결정 입자들(crystal grains)이, 주사 방향에 대해 수직 방향으로 형성되는 모습을 도시하고 있다.
그러므로, 큰 입자 크기의 결정 입자들은, 본 발명을 사용함으로써 결정화가 행해지는 반도체 막에 형성되기 때문에, TFT가 상기 반도체 막을 사용하여 제조될 때, 채널 형성 영역에 포함될 수 있는 결정 경계들의 수가 감소될 수 있다. 또한, 개개의 결정 입자는, 실질적으로 단결정으로 간주될 수 있는 결정성을 갖고 있기 때문에, 단결정 반도체를 사용하여 트랜지스터와 같거나 또는 더 높은 이동도(mobility)(전계 효과 이동도)가 얻어질 수 있다.
부가해서, 형성된 결정 입자들은 한 방향으로 채워지기 때문에, 캐리어에 의해 결정 입자 경계를 횡단하는 수는 현저하게 감소될 수 있다. 그러므로, 온 전류값(TFT의 온 상태에서 흐르는 드레인 전류의 값), 오프 전류값(TFT의 오프 상태에서 흐르는 드레인 전류의 값), 문턱 전압, S 값, 및 전계 효과 이동도의 변동들을 감소시킬 수 있다. 또한 전기 특성은 극히 개선된다.
실시예
9
본 실시예는 도 1 및 도 18을 참조해서 실시예 8과는 다른 방법으로 반도체 막의 결정화를 행하는 예에 대해 설명할 것이다.
실시예 8에 따라 비정질 실리콘 막을 반도체 막으로서 형성한다. 또한, 일본특개평7-183540에 개시된 방법을 사용하여, 수성 니켈 아세테이트 용액(중량 변환 농도 5 ppm, 체적 10 ml)을 스핀 코팅법으로 반도체 막의 표면에 인가해서, 1시간 동안 500℃의 질소 분위기에서 그리고 12시간 동안 550℃의 질소 분위기에서 열처리를 실행한다. 이후, 반도체 막의 결정성의 개선이 레이저 어닐링 방법에 의해 실행된다. 반도체 막의 결정성의 개선은 레이저 어닐링 방법의 조건 하에서 실행되며, 상기 방법에서는 YVO4 레이저의 제 2 고조파가 레이저빔으로서 사용되고, 도 1에 도시된 광학 시스템의 볼록 렌즈(103)에 대한 레이저빔의 입사각 Φ는 직사각형 형상 빔을 형성하도록 18°로 설정되며, 이에 의해 50 cm/s의 속도로 기판이 이동함에 따라 반도체 막이 조사된다.
그래서 얻어진 결정성 반도체 막에 대해 세코-에칭이 실행되며, 상기 결정성 반도체 막의 표면은 SEM을 이용해서 1천배로 관찰된다. 관찰 결과가 도 18에 도시되어 있다. 도 18에서의 관찰 결과는 도면에서 화살표로 표시된 방향으로 레이저빔을 상대적으로 스캐닝함으로써 얻어졌으며, 도 18은 큰 입자 크기의 결정 입자들이 주사 방향에 대해 평행 방향으로 형성되는 것을 도시하고 있다. 또한, 도 18에 도시된 결정 입자들은, 도 17에 도시된 입자 경계들보다, 레이저빔의 상대적 주사 방향에 대해 교차하는 방향으로 형성된 더 작은 수의 입자 경계들을 갖는 것이 특징이다.
그러므로, 큰 결정 크기의 결정 입자들은, 본 발명을 사용함으로써 결정화가 행해지는 반도체 막에 형성되기 때문에, TFT가 반도체 막을 사용함으로써 제조될 때, 채널 형성 영역에 포함될 수 있는 결정 경계들의 수는 감소될 수 있다. 또한, 개개의 결정 입자는 실질적으로 단결정으로 간주될 수 있는 결정성을 갖기 때문에, 단결정 반도체를 사용해서 트랜지스터와 같거나 또는 더 높은 이동도(전계 효과 이동도)가 얻어질 수 있다.
부가해서, 형성된 결정 입자들은 한 방향으로 채워지기 때문에, 캐리어에 의해 결정 입자 경계를 횡단하는 수는 현저하게 감소될 수 있다. 그러므로, 온 전류값, 오프 전류값, 문턱 전압, S 값, 및 전계 효과 이동도의 변동들을 감소시킬 수 있다. 또한 전기 특성이 극히 개선된다.
실시예
10
본 실시예는 도 1, 도 19 및 도 20을 참조해서, 본 발명의 광학 시스템을 사용함으로써 반도체 막의 결정화를 행하는 것과 상기 반도체 막을 사용함으로써 TFT를 제조하는 예에 대해 설명할 것이다.
본 실시예에서, 50 nm의 두께를 갖는 실리콘 산화질화물 막(조성비: Si = 32%, O = 27%, N = 24%, H = 17%) 및 100 nm의 두께를 갖는 실리콘 산화질화물 막(조성비: Si = 32%, O = 59%, N = 7%, H = 2%)이 플라즈마 CVD법에 의해 유리 기판 위에 적층된다. 이후, 150 nm의 두께를 갖는 비정질 실리콘 막이 CVD법에 의해 반도체 막(22)으로서 베이스 막(21) 위에 형성된다. 반도체 막에 포함된 수소는 3시 간 동안 500℃에서 열처리를 실시함으로써 해제된다. 그런 다음, YVO4 레이저의 제 2 고조파(harmonic wave)가 레이저빔으로서 사용되고, 도 1에 도시된 광학 시스템의 볼록 렌즈(103)에 대한 레이저빔의 입사각 Φ는 직사각형 형상의 빔을 형성하도록 18°로 설정되며, 이에 의해, 기판이 50 cm/s의 속도로 이동함에 따라 반도체 막을 조사한다(도 19b).
이후, 제 1 도핑 프로세싱이 행해진다. 제 1 도핑 프로세싱은 문턱값을 제어하는 채널 도핑이다. 제 1 도핑 프로세싱은 재료 가스로서 B2H6를 사용하고, 가스 흐름 레이트를 30 sccm으로, 전류 밀도를 0.05 A로, 가속도 전압을 60 kV로, 선량(dose)을 1 ×1014 /cm2로 설정함으로써 행해진다(도 19c).
이후, 미리 결정된 형상으로 반도체 막(24)을 에칭하기 위해 패터닝이 실행되고, 그런 다음 두께 115 nm을 갖는 실리콘 산화질화물 막이, 플라즈마 CVD법에 의해 상기 에칭된 반도체 막을 덮는 게이트 절연막(27)으로서 형성된다. 이후, 30 nm의 두께를 갖는 TaN 막(28)과 370 nm의 두께를 갖는 W 막(29)이 게이트 절연막(27) 위에 적층된다(도 19d).
레지스트로 만들어진 마스크(도시되지 않음)는 상기 W 막, 상기 TaN 막 및 게이트 절연막을 에칭하기 위해 포토리소그래피법으로 형성된다.
이후, 레지스터로 만들어진 마스크는 제거되고, 제 2 도핑 프로세싱을 행하기 위해 새로운 마스크(33)가 형성되며, 이에 의해 반도체 막에 n-타입을 제공하는 불순물 원소들을 도입한다. 이 경우, 도전층들(30 및 31)이 n-타입을 각각 제공하 는 불순물 원소들에 대해 마스크들이 되며 불순물 영역(34)은 자기-정렬 방식으로 형성된다. 본 실시예에서, 제 2 도핑 프로세싱은, 반도체 막의 막 두께가 150 nm으로 매우 두껍기 때문에, 2 조건들로 분할되어 실행된다. 본 실시예에서, 먼저, 제 1 조건의 제 2 도핑 프로세싱은 포스핀(phosphine)(PH3)을 재료 가스로서 사용하고, 선량을 2 ×1013 /cm2으로, 가속도 전압을 90 kV로 설정함으로써 행해진다. 그런 다음, 제 2 조건의 제 2 도핑 프로세싱은 선량을 5 ×1014 /cm2으로, 가속도 전압을 10 kV로 설정함으로써 행해진다(도 19e).
다음, 레지스트로 만들어진 마스크(33)가 제거되고, 새로운 마스크(35)가 형성되며, 제 3 도핑 프로세싱이 행해진다. 제 3 도핑 프로세싱에 의해, 상기 하나의 도전형과는 반대의 도전형을 제공하는 불순물 원소가 불순물 영역(36)에 첨가된다. 불순물 영역(36)은 p-채널 TFT의 액티브 층으로 되는 반도체 막에 형성된다. 도전층들(30 및 31)은 상기 불순물 원소에 대한 마스크로서 사용되고, p-타입을 제공하는 불순물 원소가, 자기-정렬 방식으로 불순물 영역(36)을 형성하도록 첨가된다. 본 실시예에서, 제 3 도핑 프로세싱은, 반도체 막의 막 두께가 150 nm으로 매우 두껍기 때문에, 2가지 조건들로 분할되어 행해진다. 본 실시예에서, 제 1 조건의 제 3 도핑 프로세싱은 디보란(diborane)(B2H6)을 재료 가스로서 사용하고, 선량을 2 ×1013 /cm2으로, 가속도 전압을 90 kV로 설정함으로써 행해진다. 그런 다음, 제 2 조건의 제 3도핑 프로세싱은 선량을 1 ×1015 /cm2으로, 가속도 전압을 10 kV로 설정함 으로써 행해진다(도 19f).
지금까지의 단계들에 의해, 불순물 영역들(34 및 36)이 각각의 반도체 층들에 형성된다.
다음, 레지스트로 만들어진 마스크(35)는 제거되고 50 nm의 두께를 갖는 실리콘 산화질화물 막(조성비 : Si=32.8%, O=63.7%, H=3.5%)이 플라즈마 CVD법에 의해 제 1 층간 절연막으로서 형성된다.
다음, 반도체 층들의 결정성의 복구 및 각각의 반도체 층들에 첨가된 불순물 원소의 활성화가 열처리에 의해 행해진다. 본 실시예에서, 열처리는 어닐링 노(annealing furnace)를 사용해서 열 어닐링법에 의해 4시간 동안 550℃에서 질소 분위기에서 행해진다(도 19g).
다음, 유기 절연막 재료들 또는 무기 절연체 재료들로 만들어진 제 2 층간 절연막(38)은 제 1 층간 절연막(37) 위에 형성된다. 본 실시예에서, 50 nm의 두께를 갖는 실리콘 질화막이 CVD법에 의해 형성되고 그런 다음 400 nm의 두께를 갖는 실리콘 산화막이 형성된다.
다음, 상기 열처리 후 수소화(hydrogeneration) 프로세싱이 행해질 수 있다. 본 실시예에서, 열처리는 어닐링 노를 사용함으로써 1시간 동안 410℃에서 질소 분위기에서 행해진다.
이후, 각각의 불순물 영역들에 전기적으로 접속되는 배선(39)이 형성된다. 본 실시예에서, 50 nm의 두께를 갖는 Ti막, 500 nm의 두께를 갖는 Al-Si막, 및 50 nm의 두께를 갖는 Ti막의 적층이 패터닝되어 형성된다. 물론, 2층 구조에 제한되는 것은 아니며, 단층 구조 또는 3층 또는 그 이상의 적층 구조가 될 수도 있다. 또한, 배선들을 위한 재료들은 Al 및 Ti에 제한되지 않는다. 예를 들어, 배선들은 TaN 막 위에 Al 또는 Cu를 형성하고 Ti막이 형성되는 적층막을 패터닝함으로써 형성될 수 있다(도 19h).
위에서 언급한 바와 같이, n-채널 TFT(51) 및 p-채널 TFT(52)가 형성된다.
전기 특성들을 측정함으로써, n-채널 TFT(51)의 전기 특성이 도 20a에 도시되어 있으며 p-채널 TFT(52)의 전기 특성이 도 20b에 도시되어 있다. 전기 특성들의 측정 조건으로서, 측정 점이 2개의 점인 것으로 가정하고, 게이트 전압(Vg)은 -16 내지 16 V의 범위 내로 설정되고, 드레인 전압(Vd)은 1 V 및 5 V로 각각 설정된다. 또한, 도 20a 및 20b에서, 드레인 전류(ID) 및 게이트 전류(ID)는 실선으로 도시되어 있고 이동도(μFE)는 점선으로 도시되어 있다.
도 20a 및 20b는 본 발명을 사용함으로써 제조된 TFT의 전기 특성들이 현저하게 개선된다는 것을 보여준다. TFT가 반도체 막을 사용함으로써 제조될 때, 채널 형성 영역에 포함될 수 있는 결정 입자 경계들의 수는 감소될 수 있는데, 왜냐하면 큰 입자 크기의 결정 입자가 반도체 막에 형성되고, 이것은 본 발명을 사용함으로써 결정화되기 때문이다. 또한, 결정 입자들은 동일한 방향으로 형성되기 때문에, 캐리어에 의해 입자 경계를 횡단하는 수를 현저하게 감소시킬 수 있다. 그러므로, n-채널 TFT에서 이동도는 524 cm2 /Vs이고 p-채널 TFT에서 이동도는 205 cm2 /Vs이다. 반도체 장치가 그러한 TFT를 사용함으로써 제조될 때, 반도체 장치의 이동도 특성 및 신뢰성은 개선될 수 있다.
실시예
11
본 실시예에서는, 실시예 10과는 다른 방법에 의해 반도체 막의 결정화를 행하는 것과 상기 반도체 막을 사용함으로써 TFT를 제조하는 예를 도 1, 21a 내지 21c, 22a 내지 22b 및 23a 내지 23b를 참조해서 설명할 것이다.
실시예 10에 따라 비정질 실리콘 막을 반도체 막으로서 형성한다. 또한, 일본특개평7-183540에 개시된 방법을 사용해서, 수성 니켈 아세테이트 용액(aqueous nickel acetate solution)(중량 변환 농도 5 ppm, 체적 10 ml)을 스핀 코팅법으로 반도체 막의 표면에 인가하고, 이에 의해 금속을 포함하는 층(41)을 형성한다. 그런 다음 1시간 동안 500℃의 질소 분위기에서 그리고 12시간 동안 550℃의 질소 분위기에서 열처리를 실행한다(도 21b). 그후에, 반도체 막의 결정성의 개선이 레이저 어닐링 방법에 의해 수행된다. 반도체 막의 결정성의 개선은, YVO4 레이저의 제 2 고조파(harmonic wave)가 레이저빔으로서 사용되고, 도 1에 도시된 광학 시스템의 볼록 렌즈(103)에 대한 레이저빔의 입사각 Φ는 직사각형 형상의 빔을 형성하도록 18°로 설정되는 조건들 하에서, 레이저 어닐링법에 의해 실행되고, 이에 의해, 기판이 20 cm/s 내지 50 cm/s의 속도로 이동함에 따라 반도체 막을 조사하여 반도체 막의 결정성을 개선시킨다(도 21c).
실시예 10에 따라, n-채널 TFT(51) 및 p-채널 TFT(52)는 이후 형성된다. n- 채널 TFT 및 p-채널 TFT의 전기 특성들은 측정되고, 그런 다음 레이저 어닐링 단계에서, 기판이 20 cm/s의 속도로 이동함으로써 제조된 n-채널 TFT(51)의 전기 특성이 도 22a에 도시되어 있고, 기판이 20 cm/s의 속도로 이동함으로써 제조된 p-채널 TFT(52)의 전기 특성이 도 22b에 도시되어 있고, 기판이 50 cm/s의 속도로 이동함으로써 제조된 n-채널 TFT(51)의 전기 특성이 도 23a에 도시되어 있고, 기판이 50 cm/s의 속도로 이동함으로써 제조된 n-채널 TFT(52)의 전기 특성이 도 23b에 각각 도시되어 있다. 전기 특성들의 측정 조건으로서, 측정 점이 2개의 점인 것으로 가정하고, 게이트 전압(Vg)은 -16 내지 16 V의 범위 내로 설정되고, 드레인 전압(Vd)은 1.5 V로 설정된다. 또한, 도 22a 내지 22b, 및 도 23a 내지 도 23b에서, 드레인 전류(ID) 및 게이트 전류(ID)는 실선으로 도시되어 있고 이동도(μFE)는 점선으로 도시되어 있다.
도 22a 내지 22b 및 도 23a 내지 도 23b는 본 발명을 사용함으로써 제조된 TFT의 전기 특성들이 현저하게 개선된다는 것을 보여준다. TFT가 반도체 막을 사용함으로써 제조될 때, 채널 형성 영역에 포함될 수 있는 결정 입자 경계들의 수는 감소될 수 있는데, 왜냐하면 큰 입자 크기의 결정 입자가 반도체 막에 형성되고, 이것은 본 발명을 사용함으로써 결정화되기 때문이다. 또한, 형성된 결정 입자들은 한 방향으로 완료되고, 레이저 광의 상대적 스캐닝 방향에 교차하는 방향으로 형성되는 수 개의 입자 경계들이 존재하기 때문에, 캐리어에 의해 입자 경계를 횡단하는 수를 현저하게 감소시킬 수 있다. 그러므로, 도 22a 내지 도 22b에 도시된 바와 같이, n-채널 TFT에서 이동도는 510 cm2 /Vs이고 p-채널 TFT에서 이동도는 200 cm2 /Vs이며, 도 23a 내지 도 23b에 도시된 바와 같이, n-채널 TFT에서 이동도는 595 cm2 /Vs이고 p-채널 TFT에서 이동도는 199 cm2 /Vs이며, 이들 이동도는 매우 우수하다는 것을 이해할 수 있다. 반도체 장치가 그러한 TFT를 사용함으로써 제조될 때, 반도체 장치의 이동도 특성 및 신뢰성은 개선될 수 있다.
실시예
12
실시예들 10 및 11에서는, TFT가 서로 상이한 결정화 방법들에 의해 제조되는 예가 도시되어 있다. 본 실시예 12에서는, 결정성들의 차이가 TFT 특성들로부터 고려된다.
TFT(이후 PG6으로서 칭함)는 레이점 빔과, 결정화에서 촉매 기능(catalytic function)를 갖는 니켈을 사용하는 열 결정화의 조합에 의해 실시예 11에 따라 제조된다. 도 25는 채널 길이 상에서 TFT(PG6)의 드레인 전류-게이트 전압 특성(ID-VG)의 의존성을 도시한다. 한편, TFT(이후 LG6으로 칭함)는 실시예 10에 따라 레이저빔 조사만으로 제조된다. 도 26은 채널 길이 상에서 TFT(LG6)의 ID-VG 특성의 의존성을 도시한다. 채널 길이는 1.5㎛ (A) 및 2.0㎛ (B) 및 3.0㎛ (C)이다. 본 실시예에서는 n-채널 TFT가 어떠한 경우에도 사용된다는 것을 유념해야 한다.
도 25 및 26에서, 샘플의 반도체 막은 66 nm이다. 이 두께에서, 완전한 공핍형으로 동작될 수 있다. 도면들에서 쌍방을 비교함으로써 명백한 바와 같이, 채널 길이가 2㎛만큼 작은 경우, 오프 영역(off region)에서 뚜렷한 차이가 발견되었다. 즉, TFT(LG6)에서, 드레인 전류가 이상하게 상승하는 현상이 관찰된다. 이 현상은 채널 선량에 의존하는 것으로 확인되었다. 임의의 경우에, 채널 길이가 짧을수록, PG6는 소스와 드레인간의 내전압(withstand voltage)과 관련해서 LG6보다 우수하게 되는 것으로 판명된다.
반도체 막의 작은 두께를 갖는 완전한 공핍형에서, 소스 및 드레인 내전압에서 현저한 차이가 발견되었다. 반도체 막의 두께로서 150 nm을 갖는 부분적 공핍형에서 유사한 경향이 관찰되는지를 알기 위해 측정이 행해진다. 도 27 및 28에, ID-VG 특성이 도시되어 있다. 오프 영역에서의 드레인 전류의 이상 상승(extraordinary jump up)은 드레인 전압에 의해 영향을 받는다. 드레인 전압이 증가함에 따라, 드레인 전류의 이상 상승은 뚜렷해진다. 그렇지만, 그 영향을 고려할지라도, PG6는 소스와 드레인간의 내전압과 관련해서 우수한 것으로 판명된다. 또한, 부분적 공핍형에서 PG6는 소스와 드레인간의 내전압이 높다는 것으로 판단된다.
위의 결과는 PG6가, TFT의 소자 치수가 서브미크론 수준으로 최소화되는 경우에 적절하다는 것을 제시한다.
실시예
13
다양한 반도체 장치들(액티브 매트릭스형 액정 디스플레이 장치, 액티브 매트릭스형 발광 장치 또는 액티브 매트릭스형 EC 디스플레이 장치)이 본 발명을 사용함으로써 형성될 수 있다. 구체적으로 설명하면, 본 발명은 그러한 전자-광학 장 치가 디스플레이부와 일체화되는 임의의 유형의 전자 제품에서 구현될 수 있다.
그러한 전자 제품으로는 비디오 카메라, 디지털 카메라, 프로젝터, 헤드 장착 디스플레이(고글형 디스플레이), 카 내비게이션 시스템, 카 스테레오, 개인용 컴퓨터, 모바일 정보 단말(예를 들면, 모바일 컴퓨터, 모바일 전화기 또는 전자 책 등) 등이 있다. 도 14a 내지 14f, 도 15a 내지 15d 및 도 16a 내지 도 16c는 그 예들 중 하나를 도시한다.
도 14a는 본체(3001), 영상 입력부(3002), 디스플레이부(3003), 키보드 (3004) 등을 포함하는 개인용 컴퓨터를 도시한다. 본 발명의 개인용 컴퓨터는 본 발명에 의해 제조된 반도체 장치를 디스플레이부(3003)에 적용함으로써 완성될 수 있다.
도 14b는 본체(3101), 디스플레이부(3102), 사운드 입력부(3103), 동작 스위치들(3104), 배터리(3105), 영상 수신부(3106) 등을 포함하는 비디오 카메라를 도시한다. 본 발명의 비디오 카메라는 본 발명에 의해 제조된 반도체 장치를 디스플레이부(3102)에 적용함으로써 완성될 수 있다.
도 14c는 본체(3201), 카메라부(3202), 영상 수신부(3203), 동작 스위치 (3204), 디스플레이부(3205) 등을 포함하는 모바일 컴퓨터를 도시한다. 본 발명의 모바일 컴퓨터는 본 발명에 의해 제조된 반도체 장치를 디스플레이부(3205)에 적용함으로써 완성될 수 있다.
도 14d는 본체(3301), 디스플레이부(3302), 아암부들(arm portions)(3303) 등을 포함하는 고글형 디스플레이를 도시한다. 본 발명의 고글형 디스플레이는 본 발명에 의해 제조된 반도체 장치를 디스플레이부(3302)에 적용함으로써 완성될 수 있다.
도 14e는 프로그램이 기록되어 있는 기록 매체(이후 기록 매체라 칭함)를 사용하는 플레이어를 도시하며, 상기 플레이어는 본체(3401), 디스플레이부(3402), 스피커부들(3403), 기록 매체(3404), 동작 스위치들(3405) 등을 포함한다. 이 플레이어는 DVD(디지털 버서타일 디스크), CD 등을 기록 매체로서 사용하고, 사용자가 음악, 영화, 게임 및 인터넷을 즐길 수 있게 해준다. 본 발명의 기록 매체는 본 발명에 의해 제조된 반도체 장치를 디스플레이부(3402)에 적용함으로써 완성될 수 있다.
도 14f는 본체(3501), 디스플레이부(3502), 아이피스부(eyepiece portion) (3503), 동작 스위치들(3504), 영상 수신부(도시되지 않음) 등을 포함하는 디지털 카메라를 도시한다. 본 발명의 디지털 카메라는 본 발명에 의해 제조된 반도체 장치를 디스플레이부(3502)에 적용함으로써 완성될 수 있다.
도 15a는 프로젝션 장치(3601), 스크린(3602) 등을 포함하는 프론트형 프로젝터를 도시한다. 프론트형 프로젝터는 프로젝션 장치(3601)의 일부와 다른 구동 회로들을 구성하는 액정 디스플레이 장치(3808)를 적용함으로써 완성될 수 있다.
도 15b는 본체(3701), 프로젝션 장치(3702), 미러(3703), 스크린(3704) 등을 포함하는 리어형 프로젝터(rear type projector)를 도시한다. 리어형 프로젝터는 프로젝션 장치(3702)의 일부와 다른 구동 회로들을 구성하는 액정 디스플레이 장치를 적용함으로써 완성될 수 있다.
도 15c는 도 15a 및 15b에 각각 도시된 프로젝션 장치들(3601 및 3702) 각각의 구조에 대한 예를 도시한다. 프로젝션 장치들(3601 및 3702) 각각은 광원 광학 시스템(3801), 미러들(3802 및 3804 내지 3806), 디크로닉 미러(dichronic mirror) (3803), 프리즘(3807), 액정 디스플레이 장치(3808), 위상 차 플레이트(phase difference plate)(3809) 및 프로젝션 광학 시스템(3810)으로 만들어진다. 프로젝션 광학 시스템(3810)은 프로젝션 렌즈를 포함하는 광학 시스템으로 만들어진다. 본 실시예는 3-플레이트 타입의 예이지만, 이 예에 제한되는 것은 아니며 단일-플레이트 타입으로 될 수도 있다. 부가해서, 본 발명을 구현하는 기술인들은 광학 렌즈와 같은 광학 시스템, 편광 기능을 갖는 막, 위상차를 조정하는 막, IR 막 등을 도 15c에 화살표로 표시한 경로에 적절하게 배치할 수 있다.
도 15d는 도 15c에 도시된 광원 광학 시스템(3801)의 구조의 일례를 도시하는 도면이다. 본 실시예에서, 광원 광학 시스템(3801)은 반사기(3811), 광원(3812), 렌즈 어레이(3813 및 3814), 분극 변환 소자(3815) 및 콘덴서 렌즈(3816)로 만들어진다. 부수적으로, 도 15d에 도시된 광원 광학 시스템은 일실시예이며, 본 발명은 도시된 구성에 특별히 제한되지 않는다. 예를 들어, 본 발명을 구현하는 기술인들은, 광학 렌즈와 같은 광학 시스템, 편광 기능을 가진 막, 위상차를 조정하는 막, IR 막 등을 적절하게 배치할 수 있다.
도 15a 내지 15d에 도시된 프로젝터는 투명 타입의 전자-광학 장치를 사용하는 유형이지만 본 발명이 반사형의 전자-광학 장치 및 발광 장치에 적용되는 예는 도시되어 있지 않다.
도 16a는 본체(3901), 사운드 출력부(3902), 사운드 입력부((3903), 디스플레이부(3904), 동작 스위치들(3905), 안테나(3906) 등을 포함하는 모바일 전화기를 도시한다. 본 발명의 모바일 전화기는 본 발명에 의해 제조된 반도체 장치를 디스플레이부(3904)에 적용함으로써 완성될 수 있다.
도 16b는 본체(4001), 디스플레이부들(4002 및 4003), 저장 매체(4004), 동작 스위치들(4005), 안테나(4006) 등을 포함하는 모바일 책(전자 책)을 도시한다. 본 발명의 모바일 책은 본 발명에 의해 제조된 반도체 장치를 디스플레이부들(4002 및 4003)에 적용함으로써 완성될 수 있다.
도 16c는 본체(4101), 지지 베이스(4102), 디스플레이부(4103) 등을 포함하는 디스플레이를 도시한다. 본 발명의 디스플레이는 본 발명에 의해 제조된 반도체 장치를 디스플레이부(4103)에 적용함으로써 완성될 수 있다. 본 발명은 특히 대형-스크린 디스플레이에 유리하며, 10 인치 또는 그 이상의 대각 크기(특히, 30 인치 또는 그 이상)를 갖는 디스플레이에 유리하다.
위의 설명으로부터 분명한 바와 같이, 본 발명의 적용 범위는 극히 넓으며, 본 발명은 전자 장치들의 임의의 카테고리에 적용될 수 있다. 본 발명에 따른 전자 장치는 실시예들 1 내지 6 및 8 내지 11 또는 실시예들 1 내지 5 및 7 내지 11 중에서 임의의 것들의 조합으로 만들어진 구성을 사용함으로써 실현될 수 있다.
실시예
14
본 실시예에서는, 실시예 1에서 사용된 볼록 렌즈 대신에 회절 광학(회절 격 자)을 사용하여 선형 빔을 형성하는 예에 대해 도 24를 참조해서 설명할 것이다.
도 24에는, 레이저(401), 미러(402), 회절 광학(403), 선형 빔(406), 비조사된 본체(non-irradiated body)(104) 및 유리 기판(105)이 도시되어 있다. 또한, 도면 번호(107, 108 및 109)는 기판이 이동되는 방향들을 가리킨다. 레이저(401)로부터 방출된 레이저빔이 미러(402)를 통해 회절 광학(403)으로 입사할 때, 선형 빔(406)이 조사 표면 위 또는 그 주위에 형성될 수 있다. 상기 선형 빔의 형상은 회절 광학을 적절하게 설계함으로써 형성될 수 있다. 또한, 상기 선형 빔이 상기 조사 표면에 경사지게 입사하면, 간섭이 방지될 수 있다.
빔 확장기(beam expander)가 레이저(401)와 미러(402) 사이에, 또는 미러(402)와 회절 광학(403) 사이에 설치될 수 있으며, 긴 방향 및 짧은 방향 쌍방에서 원하는 크기들로 각각 확장될 수 있다. 또한, 미러는 설치되지 않을 수 있거나, 또는 복수의 미러들이 설치될 수도 있다.
그런 다음, 이 방법으로 형성된 선형 빔이 조사되는 동안, 도면 부호 107로 표시된 방향으로 또는 도면 부호들 108, 109로 표시된 방향들로, 조사된 본체(104)에 대해 상대적으로 이동됨으로써 상기 조사된 본체(104) 상의 원하는 영역이나 전체 영역을 조사할 수 있다.
본 발명에서, 선형 빔을 형성하는 광학 시스템은 매우 간단한 구성이기 때문에, 복수의 레이저빔들을, 조사 표면 상에서 동일한 형상을 갖는 빔들로 만드는 것은 용이하다. 그러므로, 임의의 선형 빔이 조사되는 임의의 영역에서 동일한 어닐링이 실행되기 때문에, 상기 조사된 본체의 전체 표면은 일정한 물리적 속성들을 가지도록 추구되며 처리량은 향상된다. 실시예들 2 내지 4에서, 본 실시예에서와 같이, 회절 광학이 볼록 렌즈 대신에 사용될 수 있음을 유념하라.
본 발명의 광학 시스템은 실시예들 5 내지 7과 자유로이 결합될 수 있음을 유념하라.
다음과 같이 표시된 기초적인 중요성들은 본 발명의 구성을 적용함으로서 얻어질 수 있다.
(a) 매우 단순화된 구성이기 때문에, 광학 조정은 용이하며 장치는 크기 면에서 콤팩트하게 된다. 유사하게, 동일한 종류의 복수의 레이저들 또는 상이한 종류의 복수의 레이저들이 사용되는 경우, 광학 조정은 용이하며, 장치는 크기 면에서 콤팩트하게 된다.
(b) 복수의 레이저들과 관련해서 경사지게 입사하기 때문에, 복귀 빔이 방지될 수 있으며 보다 단순한 구성이 된다.
(c) 레이저의 조사가 복수의 레이저빔들을 사용해서 실행되는 경우일지라도, 광학 시스템이 간단해지므로, 모든 레이저빔들의 동일한 형상들을 용이하게 만들 수 있다. 그러므로, 균일한 어닐링이 조사체에 실행될 수 있다. 이것은 특히 기판이 큰 영역을 갖는 경우에 효과적이다.
(d) 복수의 레이저빔들의 합성이 크게 단순화된다. 그러므로, 낮은 출력을 갖는 레이저일지라도, 이들 복수 개를 채용함으로써 충분히 응용가능하다.
(e) 처리량이 향상될 수 있다.
(f) 위에서 언급한 이들 이점들을 만족함과 동시에, 반도체 장치의 동작 주 파수 및 신뢰성의 향상이 액티브 매트릭스형 결정 디스플레이 장치로 대표되는 반도체 장치에서 실현될 수 있다. 또한, 반도체 장치의 제조 비용의 감소가 실현될 수 있다.