CN105355544A - 低温多晶硅薄膜及薄膜晶体管的制备方法、以及薄膜晶体管 - Google Patents
低温多晶硅薄膜及薄膜晶体管的制备方法、以及薄膜晶体管 Download PDFInfo
- Publication number
- CN105355544A CN105355544A CN201510831028.4A CN201510831028A CN105355544A CN 105355544 A CN105355544 A CN 105355544A CN 201510831028 A CN201510831028 A CN 201510831028A CN 105355544 A CN105355544 A CN 105355544A
- Authority
- CN
- China
- Prior art keywords
- amorphous silicon
- silicon layer
- preparation
- layer
- temperature polysilicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 229910021420 polycrystalline silicon Inorganic materials 0.000 title claims abstract description 59
- 229920005591 polysilicon Polymers 0.000 title claims abstract description 56
- 238000002360 preparation method Methods 0.000 title claims abstract description 33
- 239000010409 thin film Substances 0.000 title claims abstract description 33
- 229910021417 amorphous silicon Inorganic materials 0.000 claims abstract description 113
- 238000000034 method Methods 0.000 claims abstract description 57
- 238000001259 photo etching Methods 0.000 claims abstract description 32
- 230000008569 process Effects 0.000 claims abstract description 31
- 238000005224 laser annealing Methods 0.000 claims abstract description 27
- 239000000758 substrate Substances 0.000 claims abstract description 20
- 239000010410 layer Substances 0.000 claims description 153
- 239000010408 film Substances 0.000 claims description 50
- 239000012212 insulator Substances 0.000 claims description 24
- 239000011248 coating agent Substances 0.000 claims description 17
- 238000000576 coating method Methods 0.000 claims description 17
- 239000011229 interlayer Substances 0.000 claims description 15
- 239000012528 membrane Substances 0.000 claims description 14
- 230000008021 deposition Effects 0.000 claims description 13
- 239000002184 metal Substances 0.000 claims description 11
- 238000000059 patterning Methods 0.000 claims description 8
- -1 grid Substances 0.000 claims description 6
- FMGSKLZLMKYGDP-USOAJAOKSA-N dehydroepiandrosterone Chemical class C1[C@@H](O)CC[C@]2(C)[C@H]3CC[C@](C)(C(CC4)=O)[C@@H]4[C@@H]3CC=C21 FMGSKLZLMKYGDP-USOAJAOKSA-N 0.000 claims description 2
- 238000000151 deposition Methods 0.000 abstract description 17
- 239000013078 crystal Substances 0.000 abstract description 11
- 230000031700 light absorption Effects 0.000 abstract 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 19
- 230000008859 change Effects 0.000 description 17
- 238000005286 illumination Methods 0.000 description 16
- 229910052581 Si3N4 Inorganic materials 0.000 description 12
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 12
- 238000010521 absorption reaction Methods 0.000 description 9
- 238000005516 engineering process Methods 0.000 description 9
- 238000001953 recrystallisation Methods 0.000 description 9
- 229910052814 silicon oxide Inorganic materials 0.000 description 8
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 7
- 238000002425 crystallisation Methods 0.000 description 7
- 238000009826 distribution Methods 0.000 description 7
- 229910052710 silicon Inorganic materials 0.000 description 7
- 239000010703 silicon Substances 0.000 description 7
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 6
- 238000005229 chemical vapour deposition Methods 0.000 description 6
- 239000001257 hydrogen Substances 0.000 description 6
- 229910052739 hydrogen Inorganic materials 0.000 description 6
- 230000015572 biosynthetic process Effects 0.000 description 5
- 230000008025 crystallization Effects 0.000 description 5
- 239000011521 glass Substances 0.000 description 5
- 239000003595 mist Substances 0.000 description 5
- 239000000377 silicon dioxide Substances 0.000 description 5
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 5
- 230000000694 effects Effects 0.000 description 4
- 238000005468 ion implantation Methods 0.000 description 4
- 150000002500 ions Chemical class 0.000 description 4
- 230000003287 optical effect Effects 0.000 description 4
- 238000001816 cooling Methods 0.000 description 3
- 239000007789 gas Substances 0.000 description 3
- 238000003475 lamination Methods 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- 206010034972 Photosensitivity reaction Diseases 0.000 description 2
- ISQINHMJILFLAQ-UHFFFAOYSA-N argon hydrofluoride Chemical compound F.[Ar] ISQINHMJILFLAQ-UHFFFAOYSA-N 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 238000005660 chlorination reaction Methods 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 238000006356 dehydrogenation reaction Methods 0.000 description 2
- 239000007792 gaseous phase Substances 0.000 description 2
- 238000005984 hydrogenation reaction Methods 0.000 description 2
- 230000006872 improvement Effects 0.000 description 2
- 230000001678 irradiating effect Effects 0.000 description 2
- 238000002844 melting Methods 0.000 description 2
- 230000008018 melting Effects 0.000 description 2
- 239000012071 phase Substances 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- 230000036211 photosensitivity Effects 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- 229910052724 xenon Inorganic materials 0.000 description 2
- FHNFHKCVQCLJFQ-UHFFFAOYSA-N xenon atom Chemical compound [Xe] FHNFHKCVQCLJFQ-UHFFFAOYSA-N 0.000 description 2
- 229920001621 AMOLED Polymers 0.000 description 1
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000003197 catalytic effect Effects 0.000 description 1
- 208000037265 diseases, disorders, signs and symptoms Diseases 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 238000004050 hot filament vapor deposition Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000004093 laser heating Methods 0.000 description 1
- 230000001795 light effect Effects 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 239000007791 liquid phase Substances 0.000 description 1
- 238000001755 magnetron sputter deposition Methods 0.000 description 1
- 229910021645 metal ion Inorganic materials 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 230000036632 reaction speed Effects 0.000 description 1
- 238000005096 rolling process Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 239000007790 solid phase Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
- H01L29/6675—Amorphous silicon or polysilicon transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78651—Silicon transistors
- H01L29/7866—Non-monocrystalline silicon transistors
- H01L29/78672—Polycrystalline or microcrystalline silicon transistor
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- High Energy & Nuclear Physics (AREA)
- Ceramic Engineering (AREA)
- Electromagnetism (AREA)
- Optics & Photonics (AREA)
- Crystallography & Structural Chemistry (AREA)
- Health & Medical Sciences (AREA)
- Toxicology (AREA)
- Chemical & Material Sciences (AREA)
- Thin Film Transistor (AREA)
- Recrystallisation Techniques (AREA)
Abstract
一种低温多晶硅薄膜的制备方法，包括如下步骤：在基板上形成缓冲层；在所述缓冲层上沉积非晶硅层；对所述非晶硅层的预定区域进行光刻写；对所述非晶硅层进行激光退火处理，使所述非晶硅层形成多晶硅薄膜。上述低温多晶硅薄膜的制备方法，由于对非晶硅层的预定区域进行光刻写，以改变非晶硅层不同区域的吸光系数，利用吸光系数的不同，使得在激光退出时非晶硅层形成温度梯度，从而使制得的低温多晶硅薄膜的多晶硅的晶粒较大、分布较均匀。此外，上述工艺简单、易于操作。
Description
技术领域
本发明涉及技术领域，特别是涉及一种低温多晶硅薄膜及薄膜晶体管的制备方法、以及薄膜晶体管。
背景技术
多晶硅(p-Si)薄膜具有远大于非晶硅(a-Si)、并与单晶硅可相比拟的高载流子迁移率，常代替非晶硅应用于薄膜晶体管(TFT)的有源层，因此在集成周边驱动的有源液晶显示(AMLCD)和有源有机发光二极管(AMOLED)中具有非常重要的应用。平板显示器的多晶硅薄膜的衬底是难以承受高温工艺的玻璃，在此条件限制下，低温多晶硅(LTPS)技术是业界必然的选择。
就目前的技术而言，低温多晶硅技术主要有以下几种：快速退火固相晶化法(RTA)、准分子激光退火晶化法(ELA)、金属诱导横向结晶(MILC)及热丝催化化学气相沉积(Cat-CVD)等。其中，ELA和MILC为目前产业界使用最为广泛。
ELA属于液相再结晶法，此方法制备的多晶硅晶粒大，晶粒间缺陷少，因此其TFT器件性能优越，例如，具有高场效应迁移率，低亚阈值摇摆值及低阈值电压。ELA制作低温多晶硅的方法是在玻璃上生长一缓冲层，然后生长非晶硅，利用准分子激光扫描非晶硅，非晶硅受到高温熔化重结晶形成多晶硅。在ELA制程中，非晶硅受到高温后变成临界完全熔融(nearlycompletelymelts)状态，然后重结晶形成多晶硅。重结晶时会按照低能量向高能量方向结晶，低温向高温方向结晶。现有技术中，非晶硅层直接形成于缓冲层上，在准分子激光退火的过程中，非晶硅层各个区域的受热情况趋于一致，在重结晶的起点与晶粒的生长方向是凌乱的，导致重结晶后的低温多晶硅晶粒尺寸偏小，晶粒间晶界偏多，影响多晶硅的电子迁移率，进而影响平板显示的反应速度。
在对低温多晶硅薄膜的激光退火(laserannealing)工艺研究中，为了生长大晶粒和晶界控制，许多研究都不约而同地朝向温度梯度(ThermalGradient)的控制。温度梯度的控制，是触发晶粒超级横向成长的基本条件，其原理是：在激光照射阶段，通过各种方法改变非晶硅膜层的不同区域所吸收激光能量，在非晶硅膜层不同的区域间形成温度梯度；在随后的冷却再结晶阶段，膜层的晶粒由较低温的区域往较高温的区域横向生长。目前的工艺技术中，为了在硅膜层中构建温度梯度，方法主要有：在硅膜层上面增加光刻画图后的抗反射层如氧化硅膜；在硅膜底层光刻构图挖孔以改变膜层厚度；在照射晶化光源端加相位掩膜板等。但这些技术也存在着很多缺点，比如：加抗反射层的技术增加了一道mask光刻工艺，增加了工艺的复杂度；挖孔改变膜层厚度的方法在增加了一道mask光刻工艺的同时，其膜层厚度的凹凸变化有可能给TFT特性造成不利影响；加相位掩膜板的方法具有激光照射能量利用率低的缺点。
发明内容
基于此，有必要针对上述问题，提供一种低温多晶硅薄膜及薄膜晶体管的制备方法、以及薄膜晶体管，该制备方法制得的低温多晶硅薄膜的多晶硅的晶粒较大、分布较均匀、且工艺简单。
一种低温多晶硅薄膜的制备方法，包括如下步骤：
在基板上形成缓冲层；
在所述缓冲层上沉积非晶硅层；
对所述非晶硅层的预定区域进行光刻写；
对所述非晶硅层进行激光退火处理，使所述非晶硅层形成多晶硅薄膜。
在其中一个实施例中，利用掩膜板对所述非晶硅层的预定区域进行光刻写。
在其中一个实施例中，对所述非晶硅层的预定区域进行光刻写的步骤中，光的能量阈值为0.1～0.5mJ/cm2。
在其中一个实施例中，对所述非晶硅层的预定区域进行光刻写之后还包括步骤：对所述非晶硅层进行脱氢处理。
在其中一个实施例中，所述激光退火处理采用308nm波长的XeCl准分子激光器，所述激光退火处理的参数设置如下：激光的脉冲频率为400～600Hz，重叠率为92％～97％，能量密度为420～490mJ/cm2，脉冲时间为20～30nm。
在其中一个实施例中，对所述非晶硅层的预定区域进行光刻写之前还包括步骤：对所述非晶硅层进行离子掺杂。
一种薄膜晶体管的制备方法，包括如下步骤：
在基板上形成多晶硅薄膜，并通过构图工艺形成有源层；
其中，所述多晶硅薄膜通过权利要求1～6中任一所述的低温多晶硅薄膜的制备方法得到。
在其中一个实施例中，还包括如下步骤：
在所述有源层的上方形成栅极绝缘层、栅极、层间绝缘层及源极和漏极，所述源极和所述漏极分别通过过孔与所述有源层连接。
在其中一个实施例中，对所述有源层的上方形成栅极绝缘层、栅极、层间绝缘层及源极和漏极，具体包括：
在所述有源层的上方形成栅极绝缘层；
在所述栅极绝缘层的上方形成栅极金属层，并通过构图工艺形成栅极；
在所述栅极上方形成层间绝缘层；
在所述栅极绝缘层及所述层间绝缘层上形成过孔；
在所述过孔内形成源极和漏极，并使所述源极和所述漏极分别与所述有源层连接。
一种薄膜晶体管，所述薄膜晶体管采用上述任一所述的方法制得。
上述低温多晶硅薄膜的制备方法，由于对非晶硅层的预定区域进行光刻写，以改变非晶硅层不同区域的吸光系数，利用吸光系数的不同，使得在激光退出时非晶硅层形成温度梯度，从而使制得的低温多晶硅薄膜的多晶硅的晶粒较大、分布较均匀。此外，上述工艺简单、易于操作。
附图说明
图1为本发明一实施例中低温多晶硅薄膜的制备方法流程示意图；
图2A-2D分别为图1所示的低温多晶硅薄膜在制备过程中的各步骤的结构示意图。
具体实施方式
为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图对本发明的具体实施方式做详细的说明。在下面的描述中阐述了很多具体细节以便于充分理解本发明。但是本发明能够以很多不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本发明内涵的情况下做类似改进，因此本发明不受下面公开的具体实施例的限制。
请参阅图1，其为本发明一实施例中低温多晶硅薄膜制备方法的流程图。
S110：在基板上形成缓冲层。
请参阅图2A，在干净的基板100上形成缓冲层200，基板100可为玻璃基板或柔性基板。形成的缓冲层200可以提高待形成的非晶硅与基板之间的附着程度，有利于降低热传导效应，减缓被激光加热的硅的冷却速率，有利于多晶硅的结晶。同时，还可以防止基板中的金属离子扩散至有源层，降低杂质缺陷，并且可以减少漏电流的产生。
具体地，在玻璃基板上利用等离子体化学气相沉积法(PECVD)沉积一层一定厚度的缓冲层，例如，所述缓冲层的厚度为50～400nm。沉积材料可以为单层的氧化硅(SiOx)膜层或氮化硅(SiNx)膜层，或者为氧化硅(SiOx)和氮化硅(SiNx)的叠层。在本实施例中，请参阅图2A，缓冲层200包括依次层叠在基板100上的氮化硅层210及氧化硅层220，例如，氮化硅层210设置于基板100与氧化硅层220之间，又如，氮化硅层及氧化硅层的厚度比例为1:2至1:4；优选为1:3；又如，氮化硅层及氧化硅层的总厚度为280nm。这样有利于后续的氢化过程，及得到良好的电学性能。又如，在本实施例中，氮化硅层210的厚度为50～100nm，氧化硅层220的厚度为150～300nm。
其中，形成SiNx膜层的反应气体为SiH4、NH3、N2的混合气体，或者为SiH2Cl2、NH3、N2的混合气体；形成SiOx膜层的反应气体为SiH4、N2O的混合气体，或者为SiH4、硅酸乙酯(TEOS)的混合气体。
S120、在缓冲层上沉积非晶硅层。
请参阅图2B，在缓冲层200上沉积非晶硅层300。例如，采用等离子体增强化学气相沉积(PECVD)工艺在绝缘层上沉积非晶硅层。又如，沉积温度一般控制在500℃以下。
在本实施例中，非晶硅层的厚度为40nm～50nm。当然，也可根据具体的工艺需要选择合适的厚度。例如，非晶硅层的厚度为42nm～50nm，又如，非晶硅层的厚度为45nm、48nm或50nm。
S130、对非晶硅层的预定区域进行光刻写，以改变非晶硅层局部的吸光系数。
具体的，对非晶硅层的预定区域进行光刻写，即：对非晶硅层的局部区域进行强光照射。可以理解，非晶硅在强光作用下，吸收系数会随着光强度变化。当强光束的能量密度在一定的阈值之上，此阈值能量密度不仅使得非晶硅膜对光束发生非线性吸收，而且要使得在光刻写的强光停止照射之后，光束对非晶硅层吸收系数的改变能较长时间保留下来，因此，利用强光照射，可以使强光照射区域的非晶硅层发生非线性光吸收，从而改变其光吸收系数；而无强光照射区域的非晶硅层的光吸收系数则没变化，以此使非晶硅层的吸光系数不完全相同，即，部分区域的吸光系数较大，部分区域的吸光系数较小。需要说明的是，本案中所指的强光束为高功率、短脉冲时间激光器所发出的光束。优选的，光束的能量阈值为0.1～0.5mJ/cm2。需要说明的是，步骤S130中对非晶硅层的预定区域进行光刻写，其对光束的要求较低，采用普通的激光器即可。
进一步的，请参阅图2C，利用掩膜板20对非晶硅层300的预定区域进行光刻写，由于掩膜板对强光的遮蔽作用，使得掩膜板开口以外的其他区域的非晶硅层没有强光照射，因而吸光系数没有发生改变，而掩膜板开口区域的非晶硅层由于强光照射，吸光系数则会发生改变。
进一步的，为了提高非晶硅层的光敏感性，例如，对所述非晶硅层的预定区域进行光刻写之前还包括步骤：对所述非晶硅层进行离子掺杂。例如，通过离子注入的方式对非晶硅层进行掺杂，如磷掺杂或硼掺杂。又如，利用掩膜板在非晶硅层的部分区域进行离子注入，再利用同一掩膜板对离子掺杂区域的非晶硅层进行强光照射。由于离子掺杂后会改变非晶硅层的吸光系数，从而可以提高非晶硅层的光敏感性。
S140、对非晶硅层进行激光退火处理，使非晶硅层形成多晶硅薄膜，其完成后的截面图请参阅图2D。
例如，激光退火可采用氯化氙(XeCl)、氟化氪(KrF)、氟化氩(ArF)等准分子激光器。在本实施例中，采用波长为308nm的XeCl激光器来进行准分子激光退火。激光光束经过光学系统后为线性光源。
例如，准分子激光退火的脉冲频率为300～800Hz，又如，准分子激光退火的脉冲频率为400～600Hz；又如，脉冲时间为20～30nm；又如，重叠率为92％～97％；又如，激光能量密度为250～600mJ/cm2，又如，激光能量密度为420～490mJ/cm2；又如，脉冲之间能量波动6sigma值小于2.7％，光束截面能量均匀度(uniformity)2sigma值长轴小于1.8％、短轴小于3％。
优选地，在进行激光退火工艺之前，需要对非晶硅层进行去氢处理，使得氢含量降至1％以下，防止氢爆现象的产生。例如，采用热退火处理将氢从非晶硅层中排除。又如，热退火处理的温度为400～450℃，时间为7～8min。
在激光退火工艺过程中，由于非晶硅层不同的区域吸光系数有所不同，所以非晶硅层在激光退火时不同的吸光系数区域存在温度梯度，熔融状态也有所不同；当非晶硅层中高吸光系数区域已经处于完全熔融状态时，低吸光系数区域的硅膜处于非完全熔融状态；在冷却再结晶时，再结晶晶粒就会以低温区域剩下的固态微晶为“种子”、向高温区域生长，实现晶粒结晶生长方向可控制的超级横向生长，可以拓展ELA工艺能量窗口，并且制备的多晶硅薄膜晶粒尺寸较大、分布较均匀。
上述低温多晶硅薄膜的制备方法，由于对非晶硅层的预定区域进行光刻写，以改变非晶硅层不同区域的吸光系数，利用吸光系数的不同，使得在激光退出时非晶硅层形成温度梯度，从而使制得的低温多晶硅薄膜的多晶硅的晶粒较大、分布较均匀。此外，上述工艺简单、易于操作。
本发明还提供一种上述制备方法所制得的低温多晶硅薄膜，该低温多晶硅薄膜不仅可用于薄膜晶体管的制作，而且可用于太阳能电池材料，或者用于其它半导体器件的制作中。
本发明另一实施例还提供一种薄膜晶体管的制备方法，其包括如下步骤：
在基板上形成多晶硅薄膜，并通过构图工艺形成有源层；
在所述有源层的上方依次形成栅极绝缘层、栅极、层间绝缘层、及源极和漏极，所述源极和漏极分别通过过孔与所述有源层连接。
其中，所述多晶硅薄膜采用步骤S110～S140制得。
具体的，对所述有源层的上方形成栅极绝缘层、栅极、层间绝缘层及源极和漏极，具体包括：
在所述有源层的上方形成栅极绝缘层；
在所述栅极绝缘层的上方形成栅极金属层，并通过构图工艺形成栅极；
在所述栅极上方形成层间绝缘层；
在所述栅极绝缘层及所述层间绝缘层上形成过孔；
在所述过孔内形成源极和漏极，并使所述源极和漏极与所述有源层连接。
另外，本发明还提供一种薄膜晶体管，包括上述方法制备的薄膜晶体管。本实施例中的低温多晶硅薄膜晶粒较大、分布较均匀，可以有效降低薄膜晶体管的漏电流、提高载流子迁移率。
又如，本发明另一实施例的薄膜晶体管的制备方法，其包括如下步骤：
S101、在基板上形成缓冲层。
例如，在玻璃基板上利用等离子体化学气相沉积法(PECVD)沉积一层一定厚度的缓冲层。沉积材料可以为单层的氧化硅(SiOx)膜层或氮化硅(SiNx)膜层，或者为氧化硅(SiOx)和氮化硅(SiNx)的叠层。在本实施例中，所述缓冲层包括依次层叠在基板上的氮化硅层及氧化硅层，这样有利于后续的氢化过程，及得到良好的电学性能。在本实施例中，氮化硅层210的厚度为50～100nm，氧化硅层220的厚度为150～300nm。
S102、在缓冲层上沉积非晶硅层。
在缓冲层200上沉积非晶硅层300。例如，采用等离子体增强化学气相沉积(PECVD)工艺在绝缘层上沉积非晶硅层。又如，沉积温度一般控制在500℃以下。
在本实施例中，非晶硅层的厚度为40nm～50nm。当然，也可根据具体的工艺需要选择合适的厚度。例如，非晶硅层的厚度为42nm～50nm，又如，非晶硅层的厚度为45nm、48nm或50nm。
S103、对非晶硅层的部分区域离子掺杂，以在非晶硅层中形成重掺杂区域。
例如，利用掩膜板对非晶硅层的部分局域进行离子注入，以在非晶硅层中形成重掺杂区域，形成源区及漏区。具体的，根据设计需要，注入介质为含硼元素和/或含磷元素的气体，以形成P型或N型薄膜晶体管。例如，以PH3/H2的混合气体为注入介质。
S104、对非晶硅层的预定区域进行光刻写，以改变非晶硅层局部的吸光系数。
具体的，对非晶硅层的预定区域进行光刻写，即：对非晶硅层的局部区域进行强光照射，当强光束的能量密度在一定的阈值之上，此阈值能量密度不仅使得非晶硅膜对光束发生非线性吸收，而且要使得在光刻写的强光停止照射之后，光束对非晶硅层吸收系数的改变能较长时间保留下来，因此，利用强光照射，可以使强光照射区域的非晶硅层发生非线性光吸收，从而改变其光吸收系数；而无强光照射区域的非晶硅层的光吸收系数则没变化，以此使非晶硅层的吸光系数出现不同。需要说明的是，本案中所指的强光束为高功率、短脉冲时间激光器发出的光束。优选的，光束的能量阈值为0.1～0.5mJ/cm2。
进一步的，利用掩膜板对非晶硅层的预定区域进行光刻写，由于掩膜板对强光的遮蔽作用，使得掩膜板开口以外的其他区域的非晶硅层没有强光照射，因而吸光系数没有发生改变，而掩膜板开口区域的非晶硅层由于强光照射，吸光系数则会发生改变。优选的，对非晶硅层中的重掺杂区域进行强光照射，即，使掩膜板的开口区域对应重掺杂区域，以提高非晶硅层对光束的敏感性。
S105、对非晶硅层进行激光退火处理，使非晶硅层形成多晶硅薄膜。
例如，激光退火可采用氯化氙(XeCl)、氟化氪(KrF)、氟化氩(ArF)等准分子激光器。在本实施例中，采用波长为308nm的XeCl激光器来进行准分子激光退火。激光光束经过光学系统后为线性光源。
例如，准分子激光退火的脉冲频率为300～800Hz，又如，准分子激光退火的脉冲频率为400～600Hz；又如，脉冲时间为20～30nm；又如，重叠率为92％～97％；又如，激光能量密度为250～600mJ/cm2，又如，激光能量密度为420～490mJ/cm2；又如，脉冲之间能量波动6sigma值小于2.7％，光束截面能量均匀度(uniformity)2sigma值长轴小于1.8％、短轴小于3％。
优选地，在进行激光退火工艺之前，需要对非晶硅层进行去氢处理，使得氢含量降至1％以下，防止氢爆现象的产生。例如，采用热退火处理将氢从非晶硅层中排除。
S105、对多晶硅薄膜进行构图工艺，形成有源层。
例如，具体地，其包括以下步骤：
S1051、利用光刻工艺形成掩膜，采用干法刻蚀方法形成图形，形成包括源区、漏区和沟道区的有源层，并使重掺杂区域成为有源层的源区或漏区。
S1052、在有源层上沉积栅极绝缘层。
例如，采用化学气相沉积方法，在形成了有源层的基板上形成栅极绝缘层。又如，沉积温度一般控制在500℃以下。又如，栅极绝缘层的厚度可为80～200nm，也可根据具体工艺需要选择合适的厚度。又如，栅极绝缘层采用单层的氧化硅、氮化硅，或者二者的叠层。
S106、在栅极绝缘层上沉积栅极金属层，通过构图工艺形成栅极。
本实施例中，在栅极绝缘层上形成栅极金属层的过程可以采用本领域技术人员熟知的形成栅极的步骤，如先在栅极绝缘层形成栅极金属层，然后对栅极金属层进行光刻和湿法刻蚀等操作最终在栅极绝缘层上形成栅极，在此不做限定。
S107、在所述栅极上形成层间绝缘层。
S108、在所述栅极绝缘层和所述层间绝缘层上刻蚀形成过孔。
S109、在所述过孔内形成源极和漏极，并使所述源极与源区连接，使所述漏极与所述漏区连接。
本实施例中，在栅极绝缘层上形成栅极金属层的过程可以采用本领域技术人员熟知的形成栅极的步骤，例如，采用磁控溅射等常用的成膜方式在过孔内以及层间绝缘层上形成金属膜，然后对金属膜进行光刻及湿法刻蚀等操作形成源极和漏极。
另外，本发明还提供一种薄膜晶体管，包括上述方法制备的薄膜晶体管。本实施例中的低温多晶硅薄膜晶粒较大、分布较均匀，可以有效降低薄膜晶体管的漏电流、提高载流子迁移率。
由以上可知，本发明通过对非晶硅层的预定区域进行光刻写，以改变非晶硅层不同区域的吸光系数，使得激光退火工艺过程中，由于非晶硅层不同的区域吸光系数有所不同，非晶硅层在激光退火时不同的吸光系数区域存在温度梯度，熔融状态也有所不同；当非晶硅层中高吸光系数区域已经处于完全熔融状态时，低吸光系数区域的硅膜处于非完全熔融状态；在冷却再结晶时，再结晶晶粒就会以低温区域剩下的固态微晶为“种子”、向高温区域生长，实现晶粒结晶生长方向可控制的超级横向生长，可以拓展ELA工艺能量窗口，并且制备的多晶硅薄膜晶粒尺寸较大、分布较均匀，进而降低薄膜晶体管的漏电流、提高载流子迁移率。
以上所述实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。
以上所述实施例仅表达了本发明的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变形和改进，这些都属于本发明的保护范围。因此，本发明专利的保护范围应以所附权利要求为准。
Claims (10)
1.一种低温多晶硅薄膜的制备方法，其特征在于，包括如下步骤：
在基板上形成缓冲层；
在所述缓冲层上沉积非晶硅层；
对所述非晶硅层的预定区域进行光刻写；
对所述非晶硅层进行激光退火处理，使所述非晶硅层形成多晶硅薄膜。
2.根据权利要求1所述的低温多晶硅薄膜的制备方法，其特征在于，利用掩膜板对所述非晶硅层的预定区域进行光刻写。
3.根据权利要求1所述的低温多晶硅薄膜的制备方法，其特征在于，对所述非晶硅层的预定区域进行光刻写的步骤中，光的能量阈值为0.1～0.5mJ/cm2。
4.根据权利要求1所述的低温多晶硅薄膜的制备方法，其特征在于，对所述非晶硅层的预定区域进行光刻写之后还包括步骤：对所述非晶硅层进行脱氢处理。
5.根据权利要求1所述的低温多晶硅薄膜的制备方法，其特征在于，所述激光退火处理采用308nm波长的XeCl准分子激光器，所述激光退火处理的参数设置如下：激光的脉冲频率为400～600Hz，重叠率为92％～97％，能量密度为420～490mJ/cm2，脉冲时间为20～30nm。
6.根据权利要求1所述的低温多晶硅薄膜的制备方法，其特征在于，对所述非晶硅层的预定区域进行光刻写之前还包括步骤：对所述非晶硅层进行离子掺杂。
7.一种薄膜晶体管的制备方法，其特征在于，包括如下步骤：
在基板上形成多晶硅薄膜，并通过构图工艺形成有源层；
其中，所述多晶硅薄膜通过权利要求1～6中任一所述的低温多晶硅薄膜的制备方法得到。
8.根据权利要求7所述的薄膜晶体管的制备方法，其特征在于，还包括如下步骤：
在所述有源层的上方形成栅极绝缘层、栅极、层间绝缘层及源极和漏极，所述源极和所述漏极分别通过过孔与所述有源层连接。
9.根据权利要求8所述的薄膜晶体管的制备方法，其特征在于，对所述有源层的上方形成栅极绝缘层、栅极、层间绝缘层及源极和漏极，具体包括：
在所述有源层的上方形成栅极绝缘层；
在所述栅极绝缘层的上方形成栅极金属层，并通过构图工艺形成栅极；
在所述栅极上方形成层间绝缘层；
在所述栅极绝缘层及所述层间绝缘层上形成过孔；
在所述过孔内形成源极和漏极，并使所述源极和所述漏极分别与所述有源层连接。
10.一种薄膜晶体管，其特征在于，所述薄膜晶体管采用如权利要求8～9任一所述的方法制得。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510831028.4A CN105355544A (zh) | 2015-11-24 | 2015-11-24 | 低温多晶硅薄膜及薄膜晶体管的制备方法、以及薄膜晶体管 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510831028.4A CN105355544A (zh) | 2015-11-24 | 2015-11-24 | 低温多晶硅薄膜及薄膜晶体管的制备方法、以及薄膜晶体管 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN105355544A true CN105355544A (zh) | 2016-02-24 |
Family
ID=55331486
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201510831028.4A Pending CN105355544A (zh) | 2015-11-24 | 2015-11-24 | 低温多晶硅薄膜及薄膜晶体管的制备方法、以及薄膜晶体管 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN105355544A (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2017206208A1 (zh) * | 2016-05-31 | 2017-12-07 | 武汉华星光电技术有限公司 | 阵列基板、显示器及阵列基板的制备方法 |
| CN117265470A (zh) * | 2023-07-11 | 2023-12-22 | 安徽立光电子材料股份有限公司 | 一种超薄复合铜箔的制备方法及超薄复合铜箔 |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1614745A (zh) * | 2004-11-25 | 2005-05-11 | 友达光电股份有限公司 | 制造多晶硅层的方法及其光罩 |
| CN101626034A (zh) * | 2008-07-08 | 2010-01-13 | 乐金显示有限公司 | 薄膜晶体管及其制造方法 |
| CN102074502A (zh) * | 2009-11-20 | 2011-05-25 | 乐金显示有限公司 | 制造阵列基板的方法 |
| CN103151388A (zh) * | 2013-03-05 | 2013-06-12 | 京东方科技集团股份有限公司 | 一种多晶硅薄膜晶体管及其制备方法、阵列基板 |
| CN103390592A (zh) * | 2013-07-17 | 2013-11-13 | 京东方科技集团股份有限公司 | 阵列基板制备方法、阵列基板以及显示装置 |
| CN103594355A (zh) * | 2013-11-13 | 2014-02-19 | 深圳市华星光电技术有限公司 | 可控制多晶硅生长方向的多晶硅制作方法 |
| CN104505340A (zh) * | 2014-11-28 | 2015-04-08 | 信利（惠州）智能显示有限公司 | 一种低温多晶硅薄膜的制备方法 |
-
2015
- 2015-11-24 CN CN201510831028.4A patent/CN105355544A/zh active Pending
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1614745A (zh) * | 2004-11-25 | 2005-05-11 | 友达光电股份有限公司 | 制造多晶硅层的方法及其光罩 |
| CN101626034A (zh) * | 2008-07-08 | 2010-01-13 | 乐金显示有限公司 | 薄膜晶体管及其制造方法 |
| CN102074502A (zh) * | 2009-11-20 | 2011-05-25 | 乐金显示有限公司 | 制造阵列基板的方法 |
| CN103151388A (zh) * | 2013-03-05 | 2013-06-12 | 京东方科技集团股份有限公司 | 一种多晶硅薄膜晶体管及其制备方法、阵列基板 |
| CN103390592A (zh) * | 2013-07-17 | 2013-11-13 | 京东方科技集团股份有限公司 | 阵列基板制备方法、阵列基板以及显示装置 |
| CN103594355A (zh) * | 2013-11-13 | 2014-02-19 | 深圳市华星光电技术有限公司 | 可控制多晶硅生长方向的多晶硅制作方法 |
| CN104505340A (zh) * | 2014-11-28 | 2015-04-08 | 信利（惠州）智能显示有限公司 | 一种低温多晶硅薄膜的制备方法 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2017206208A1 (zh) * | 2016-05-31 | 2017-12-07 | 武汉华星光电技术有限公司 | 阵列基板、显示器及阵列基板的制备方法 |
| US10141351B2 (en) | 2016-05-31 | 2018-11-27 | Wuhan China Star Optoelectronics Technology Co., Ltd | Array substrate, display device and manufacturing method for array substrate |
| CN117265470A (zh) * | 2023-07-11 | 2023-12-22 | 安徽立光电子材料股份有限公司 | 一种超薄复合铜箔的制备方法及超薄复合铜箔 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7563659B2 (en) | Method of fabricating poly-crystalline silicon thin film and method of fabricating transistor using the same | |
| CN102651311B (zh) | 一种低温多晶硅薄膜的制备方法及低温多晶硅薄膜 | |
| TWI492315B (zh) | 低溫多晶矽薄膜晶體管製造方法 | |
| WO2017008368A1 (zh) | Tft基板的制作方法及制得的tft基板 | |
| Kubo et al. | Characteristics of polycrystalline-Si thin film transistors fabricated by excimer laser annealing method | |
| US9299808B2 (en) | Manufacturing method of low temperature polysilicon, low temperature polysilicon film and thin film transistor | |
| JPH03231472A (ja) | 薄膜トランジスタの作製方法 | |
| JP5508535B2 (ja) | 半導体薄膜の形成方法、半導体装置、半導体装置の製造方法、基板及び薄膜基板 | |
| CN104966663B (zh) | 低温多晶硅薄膜及其制备方法、以及薄膜晶体管 | |
| WO2005119788A1 (ja) | 電界効果トランジスタおよびその製造方法 | |
| JP2700277B2 (ja) | 薄膜トランジスタの作製方法 | |
| CN105513950A (zh) | 低温多晶硅薄膜及薄膜晶体管的制备方法 | |
| CN109638174B (zh) | Oled显示面板及其制作方法 | |
| WO2014153841A1 (zh) | 低温多晶硅薄膜制作方法、薄膜晶体管制作方法 | |
| WO2016155154A1 (zh) | 薄膜晶体管及其制备方法、阵列基板和显示装置 | |
| CN105355544A (zh) | 低温多晶硅薄膜及薄膜晶体管的制备方法、以及薄膜晶体管 | |
| CN105140130B (zh) | 低温多晶硅薄膜晶体管及其制备方法 | |
| CN104900491A (zh) | 薄膜晶体管及其制作方法、显示装置 | |
| US20060088961A1 (en) | Method of fabricating poly crystalline silicon TFT | |
| Sugawara et al. | Crystallization of double-layered silicon thin films by solid green laser annealing for high-performance thin-film transistors | |
| CN105742370B (zh) | 低温多晶硅薄膜晶体管的制备方法 | |
| Kim et al. | Poly-Si TFT fabricated by laser-induced in-situ fluorine passivation and laser doping | |
| JP3332467B2 (ja) | 多結晶半導体の製造方法 | |
| JP2001332492A (ja) | 炭化ケイ素薄膜構造体およびその製造方法ならびに薄膜トランジスタ | |
| JPH03293731A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20160224 |
|
| RJ01 | Rejection of invention patent application after publication |