CN104900491A - 薄膜晶体管及其制作方法、显示装置 - Google Patents
薄膜晶体管及其制作方法、显示装置 Download PDFInfo
- Publication number
- CN104900491A CN104900491A CN201510224918.9A CN201510224918A CN104900491A CN 104900491 A CN104900491 A CN 104900491A CN 201510224918 A CN201510224918 A CN 201510224918A CN 104900491 A CN104900491 A CN 104900491A
- Authority
- CN
- China
- Prior art keywords
- active layer
- amorphous silicon
- layer
- doped region
- source
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 24
- 238000004519 manufacturing process Methods 0.000 title abstract description 20
- 229910021417 amorphous silicon Inorganic materials 0.000 claims abstract description 73
- 238000000034 method Methods 0.000 claims abstract description 52
- 239000000758 substrate Substances 0.000 claims abstract description 42
- 230000008569 process Effects 0.000 claims abstract description 24
- 230000004913 activation Effects 0.000 claims abstract description 23
- 238000002425 crystallisation Methods 0.000 claims abstract description 21
- 230000008025 crystallization Effects 0.000 claims abstract description 20
- 238000005468 ion implantation Methods 0.000 claims abstract description 20
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 19
- 229920005591 polysilicon Polymers 0.000 claims abstract description 18
- 238000000576 coating method Methods 0.000 claims description 26
- 239000011248 coating agent Substances 0.000 claims description 24
- 238000002360 preparation method Methods 0.000 claims description 24
- 238000009413 insulation Methods 0.000 claims description 14
- 238000005516 engineering process Methods 0.000 claims description 13
- 238000000059 patterning Methods 0.000 claims description 10
- 238000005229 chemical vapour deposition Methods 0.000 claims description 6
- 230000015572 biosynthetic process Effects 0.000 claims description 4
- 239000012212 insulator Substances 0.000 claims description 4
- 238000001994 activation Methods 0.000 abstract description 22
- 150000002500 ions Chemical class 0.000 abstract description 19
- 230000001678 irradiating effect Effects 0.000 abstract description 3
- 239000010410 layer Substances 0.000 description 106
- 239000010408 film Substances 0.000 description 20
- 239000011229 interlayer Substances 0.000 description 15
- 101001074571 Homo sapiens PIN2/TERF1-interacting telomerase inhibitor 1 Proteins 0.000 description 14
- 102100036257 PIN2/TERF1-interacting telomerase inhibitor 1 Human genes 0.000 description 14
- 229920002120 photoresistant polymer Polymers 0.000 description 9
- 239000011521 glass Substances 0.000 description 8
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 7
- MWUXSHHQAYIFBG-UHFFFAOYSA-N Nitric oxide Chemical compound O=[N] MWUXSHHQAYIFBG-UHFFFAOYSA-N 0.000 description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical group [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 6
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 6
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 5
- 229910052710 silicon Inorganic materials 0.000 description 5
- 239000010703 silicon Substances 0.000 description 5
- 230000007547 defect Effects 0.000 description 4
- 239000000428 dust Substances 0.000 description 4
- 238000004544 sputter deposition Methods 0.000 description 4
- 239000004973 liquid crystal related substance Substances 0.000 description 3
- 239000012528 membrane Substances 0.000 description 3
- 241000931526 Acer campestre Species 0.000 description 2
- 238000000137 annealing Methods 0.000 description 2
- 238000010276 construction Methods 0.000 description 2
- FMGSKLZLMKYGDP-USOAJAOKSA-N dehydroepiandrosterone Chemical class C1[C@@H](O)CC[C@]2(C)[C@H]3CC[C@](C)(C(CC4)=O)[C@@H]4[C@@H]3CC=C21 FMGSKLZLMKYGDP-USOAJAOKSA-N 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 150000004767 nitrides Chemical class 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 239000010453 quartz Substances 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- 239000000243 solution Substances 0.000 description 2
- 230000001052 transient effect Effects 0.000 description 2
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 229910004205 SiNX Inorganic materials 0.000 description 1
- 238000010521 absorption reaction Methods 0.000 description 1
- 230000003213 activating effect Effects 0.000 description 1
- 239000000654 additive Substances 0.000 description 1
- 230000000996 additive effect Effects 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 238000001505 atmospheric-pressure chemical vapour deposition Methods 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 230000003749 cleanliness Effects 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 238000003795 desorption Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 238000005224 laser annealing Methods 0.000 description 1
- 238000004093 laser heating Methods 0.000 description 1
- 238000001755 magnetron sputter deposition Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 229910001092 metal group alloy Inorganic materials 0.000 description 1
- 229910021645 metal ion Inorganic materials 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 238000005215 recombination Methods 0.000 description 1
- 230000006798 recombination Effects 0.000 description 1
- 238000001953 recrystallisation Methods 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- 238000002207 thermal evaporation Methods 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
- H01L29/6675—Amorphous silicon or polysilicon transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02656—Special treatments
- H01L21/02664—Aftertreatments
- H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
- H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Optics & Photonics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Recrystallisation Techniques (AREA)
- Thin Film Transistor (AREA)
Abstract
本发明提供一种薄膜晶体管及其制备方法、显示装置，所述方法包括：在衬底上形成包括非晶硅层的有源层；对所述有源层进行离子注入，形成源漏掺杂区；对所述有源层采用准分子激光进行照射，使所述有源层中非晶硅层晶化成多晶硅层，所述源漏掺杂区的离子活化。上述方法实现晶化和活化通过一个激光照射步骤完成，简化了工艺制程，降低了制备LTPS TFT的成本，提高LTPS TFT的生产率。
Description
技术领域
本发明涉及薄膜晶体管制造工艺领域，尤其涉及一种薄膜晶体管及其制作方法、显示基板、显示装置。
背景技术
目前，液晶平板显示其的背板大部分采用的是非晶硅薄膜晶体管，非晶硅作为有源层，具有易于大面积制备，均一性好，成本低等优点。但是，非晶硅薄膜晶体管也有致命缺陷，比如电子迁移率低，阈值电压漂移等，这些缺点使非晶硅薄膜晶体管不能适应有机发光二极管(Organic Light-Emitting Diode，OLED)的驱动，以及液晶显示器周边驱动电路的制备。
为此，业内人士采用非晶硅结构的多晶硅薄膜晶体管改善上述的非晶硅薄膜晶体管的电子迁移率低，阈值电压漂移等缺陷。然而，制备包含多晶硅薄膜晶体管的平板显示所采用的玻璃基板最高能承受的温度一般都低于600℃，远远低于非晶硅晶化转变所需要的温度，无法推广使用。因此，业内产生低温多晶硅薄膜晶体管(Low TemperaturePoly Silicon Thin Film Transistor，简称LTPS TFT)技术克服上述缺陷。
目前，已经实现量产的LTPS TFT技术有激光退火晶化法，一般用的准分子激光有XeCl激光、ArF激光、KrF激光和XeF激光等，这类准分子激光器产生紫外波段的激光束，通过紫外波段的短脉冲激光束照射非晶硅薄膜，非晶硅会快速吸收激光能量而融化和再结晶，而基本会使衬底的温度升高，因此可应用于玻璃基板上非晶硅的晶化。
但是目前LTPS TFT制备过程中，需要单独对非晶硅进行晶化和对源漏掺杂区的离子进行高温活化，导致LTPS TFT工艺制程较为复杂，为此，如何获取制程简单、成本低廉的LTPS TFT成为当前需要解决的问题。
发明内容
本发明提供一种薄膜晶体管及其制作方法、显示装置，用于简化现有技术中制备LPTS TFT的工艺过程，降低制备LTPS TFT的成本。
第一方面，本发明提供一种薄膜晶体管的制作方法，包括：
在衬底上形成包括非晶硅的有源层；
对所述有源层进行离子注入，形成源漏掺杂区；
对所述有源层采用准分子激光进行照射，使所述有源层中非晶硅晶化成多晶硅，所述源漏掺杂区的离子活化。
可选地，对所述有源层进行离子注入，形成源漏掺杂区，包括：
采用掩膜覆盖所述有源层的预定非掺杂区；
对所述有源层的预定源漏掺杂区进行离子注入，形成源漏掺杂区。
可选地，还包括：
在所述有源层上依次形成栅极绝缘层和栅极，并且在形成所述栅极之前对所述有源层采用准分子激光进行照射。
可选地，在对所述有源层进行离子注入之前，在所述有源层上依次形成栅绝缘层和栅极；
所述对所述有源层进行离子注入，形成源漏掺杂区包括：
将所述栅极作为掩膜，对所述有源层进行离子注入，形成源漏掺杂区。
可选地，对所述有源层采用准分子激光进行照射，包括：
从所述衬底的底面侧采用准分子激光对有源层进行照射。
可选地，在衬底上形成包括非晶硅的有源层，包括：
提供一衬底基板；
在所述衬底基板上形成缓冲层；
在所述缓冲层上形成非晶硅层；
对所述非晶硅层进行脱氢工艺和构图工艺，得到包括非晶硅的有源层。
可选地，所述在所述缓冲层上形成非晶硅层，包括：
在所述缓冲层上，采用等离子体增强化学气相沉积法沉积所述非晶硅层。
第二方面，本发明提供一种薄膜晶体管，所述薄膜晶体管采用如上任一所述的方法制备。
第三方面，本发明提供一种显示基板，包括上述的薄膜晶体管。
第四方面，本发明提供一种显示装置，所述显示装置包括如上所述的显示基板。
由上述技术方案可知，本发明的薄膜晶体管及其制作方法、显示装置，通过对有源层采用准分子激光进行照射，使得有源层中非晶硅晶化成多晶硅层，源漏掺杂区的离子活化，因此，与现有技术相比，简化了LTPS TFT的制作流程，降低了制作成本，同时提高了LTPS TFT的生产率。
附图说明
图1A至图1F为现有技术中LPTS TFT的制作工艺步骤流程图；
图2为本发明一实施例提供的LPTS TFT的制作方法的流程示意图；
图3A至图3F为本发明一实施例提供的LPTS TFT的制作工艺步骤流程图；
图4A至图4G为本发明另一实施例提供的LPTS TFT的制作工艺步骤流程图。
附图标记：
10玻璃衬底、11缓冲层、12非晶硅层、13多晶硅层、14栅绝缘层、15栅极、16层间介质层/层间绝缘层、13a和13b源漏掺杂区；
30衬底、31缓冲层、32非晶硅层、33、多晶硅层、34栅绝缘层、35栅极、36层间介质层/层间绝缘层、32a和32b源漏掺杂区。
具体实施方式
下面结合附图和实施例，对本发明的具体实施方式作进一步详细描述。以下实施例用于说明本发明，但不用来限制本发明的范围。
为更好的说明本发明实施例中的LPTS TFT的制备工艺，先对现有技术中LPTS TFT的制作工艺进行简单介绍，参见图1A至图1F所示。
如图1A所示，在玻璃衬底10上依次沉积一层缓冲层11和非晶硅层12(a-Si层)，接着对图1A的结构进行脱氢工艺和晶化工艺，得到包括多晶硅层13(p-Si层)的有源层；对多晶硅层13进行刻蚀，形成“硅岛”，如图1B所示，然后在图1B所示的结构上沉积栅绝缘层14(如图1C所示)和栅极15，并对栅极15进行图形化，接着以栅极15为掩膜，对有源层进行离子注入，形成源漏掺杂区13a和13b，如图1D所示；
再接着，在图1D的结构上沉积层间绝缘层(ILD)16，如图1E所示，并对层间绝缘层16图形化，然后通过高温炉退火方法使源漏掺杂区的离子激活，再通过构图工艺在层间绝缘层16上形成源电极和漏电极，如图1F所示。其中，源电极和漏电极分别通过形成在层间绝缘层16和栅绝缘层14上的过孔与源漏掺杂区接触。
上述方法需要单独对非晶硅层进行晶化，以及需要单独对源漏掺杂区的离子进行高温活化，导致LTPS TFT工艺制程较为复杂，且工艺时间较长，影响产能，为此，如何获取制程简单、成本低廉的LTPS TFT成为当前需要解决的问题。
鉴于上述工艺过程复杂的问题，本发明的薄膜晶体管采用下面图2及图3A至图3F、图4A至图4G所示的方法制备，具体地，制备的LPTSTFT可包括下述的步骤：
201、在衬底上形成包括非晶硅的有源层；
202、对所述有源层进行离子注入，形成源漏掺杂区；
203、对所述有源层采用准分子激光进行照射，使所述有源层中非晶硅晶化成多晶硅，所述源漏掺杂区的离子活化。
本实施例中，通过对有源层采用准分子激光进行照射，使得有源层中非晶硅晶化成多晶硅，源漏掺杂区的离子活化，因此，与现有技术相比，简化了LTPS TFT的制作流程，实现晶化和活化通过一个激光照射步骤完成，提高活化效率，降低制备工艺的时间和成本，同时提高了LTPS TFT的生产率。
下面结合图3A至图3F及具体实施例对本发明一实施例的LPTSTFT的制作方法进行详细介绍。
M01，提供一衬底基板30如玻璃基板或石英基板，在衬底基板上形成缓冲层31；
其中，图3A至图3D所述的结构均形成于包括缓冲层31的衬底基板30上。应说明的是，若衬底基板30的洁净度不满足要求时，可首先对衬底基板30进行预清洗，进而在衬底基板30上形成缓冲层31。
优选地，采用等离子体增强化学气相沉积法(Plasma EnhancedChemical Vapor Deposition，简称PECVD)在衬底基板30上沉积缓冲层31。缓冲层31的厚度约为2000埃至6000埃，缓冲层31材料可选用氧化物、氮化物或者氮氧化物等。缓冲层31可以为单层、双层或者多层结构。具体地，缓冲层31可以是SiNx，SiOx或Si(ON)x。
可理解的是，衬底基板上的缓冲层的作用是：防止衬底基板中的金属离子扩散至LTPS TFT的有源区，降低缺陷和减少漏电流的产生。合适的缓冲层可以改善多晶硅背面界面的质量，防止在多晶硅背面界面出产生漏电流；进一步地，适当的缓冲层可以降低热传导，减缓被激光加热的硅的冷却速率。
M02、在所述缓冲层31上形成非晶硅层32，如图3A所示。
本实施例中具体地，可以采用PECVD、LPCVD或者溅射方法形成非晶硅层32。
M03、对所述非晶硅层32进行脱氢工艺和构图工艺，得到包括非晶硅的有源层，如图3B所示。
举例来说，对脱氢处理后的非晶硅层进行构图工艺，形成如图3B所示的“硅岛”，例如，在脱氢处理后的非晶硅层上形成光刻胶薄膜，并采用掩膜板对形成有光刻胶薄膜的结构进行曝光，显影后形成光刻胶完全保留部分和光刻胶完全去除部分；其中，所述光刻胶完全保留部分与“硅岛”的非晶硅层对应，光刻胶完全去除部分对应其余部分，采用刻蚀工艺去除所述光刻胶完全去除部分的非晶硅层，形成非晶硅层；采用剥离工艺将光刻胶完全保留部分去除。
M04、采用掩膜覆盖非晶硅层32的预定非掺杂区；对所述非晶硅层32的预定源漏掺杂区进行离子注入，形成源漏掺杂区32a、32b，如图3C所示。此步骤中的掩膜例如可以为采用光刻胶形成的掩膜图案。
本实施例中，离子注入程序中的离子可为下述的一种或多种：B离子、P离子、As离子、PHx离子。
具体的，离子注入可采用具有质量分析仪的离子注入、不具有质量分析仪的离子云式注入、等离子注入或者固态扩散式注入等方法，可根据实际需要进行注入。
M05，在非晶硅层32上形成栅极绝缘层34，并对沉积栅极绝缘层34的基板采用准分子激光进行照射，如图3D所示，使基板中的非晶硅层32晶化成多晶硅层(p-Si)33，所述源漏掺杂区的离子活化，如图3E所示。
具体地，可以采用PEVCD方法，在非晶硅层32上沉积栅绝缘层34，栅绝缘层34可以选用氧化物、氮化物或氮氧化物等。另外，栅绝缘层34可以使单层、双层或多层结构等。
本步骤中可采用的激光器例如包括：ArF、KrF和XeCl，相应的激光波长例如分别为193nm、248nm和308nm，脉宽例如在10～50ns之间。可选地，由于XeCl激光器的激光波长较长，激光能量注入非晶硅薄膜较深，晶化效果较好，优选采用XeCl激光器。
应说明的是，对有源层采用准分子激光进行照射可以在图3C的形成源漏掺杂区之后的有源层上方直接进行照射，也可以在有源层上形成栅极绝缘层34之后在进行照射，本实施例不对其进行限定，可根据实际需要选择，图3C和图3D仅为举例说明，并不对其进行限定。
该步骤中的准分子激光照射可为从基板的正面进行照射，可以使现有技术中的晶化和活化在一个步骤中实现，减少了高温炉火活化的过程，提高了活化效率。
M06、对上述图3E所示的结构上方依次形成栅极35和层间绝缘层36，再通过构图工艺在层间绝缘层形成源电极和漏电极。其中，源电极和漏电极分别通过形成在层间绝缘层36和栅绝缘层34上的过孔与源漏掺杂区接触，如图3F所示。
举例来说，可在栅绝缘层33上采用磁控溅射、热蒸发、PEVCD等方法形成栅极34。本实施例中的栅极34的金属可为Pt、Ru、Au、Ag、Mo、Cr、Al、Ta、Ti、W中的一种或多种。
层间绝缘层可以为单层的氧化硅或者氧化硅和氮化硅的叠层，ILD的厚度可以为3000埃至9000埃。
在通过构图工艺形成源电极和漏电极时，可采用湿法刻蚀或者干法刻蚀，漏电极和源电极可以由金属、金属合金等导电材料构成。
上述方法采用准分子激光器正面照射方式，可实现有源层的非晶硅晶化成多晶硅，源漏掺杂区的离子活化在一个步骤中完成，即减少了现有技术中的单独的ELA的晶化工艺，同时降低源漏掺杂区离子活化所需的温度，提供活化效率，进而可较好的简化制备LTPS TFT的工艺流程，降低工艺成本。
上述实施例制备的LTPS TFT可应用于液晶显示器、OLED等相关领域。
下面结合图4A至图4G及具体实施例对本发明另一实施例的LPTS TFT的制作方法进行详细介绍。
首先，提供一衬底基板30如玻璃基板或石英基板，在衬底基板上形成缓冲层31；
例如，可在经过预先清洗的玻璃基板上，以PECVD、低压化学气相沉积(LPCVD)、大气压化学气相沉积(APCVD)、电子回旋谐振化学气相沉积(ECR-CVD)或者溅射等方法形成缓冲层，用于阻挡玻璃中所含的杂质扩散进入有源层，防止对薄膜晶体管元件的阈值电压和漏电流等特性产生影响。
S02、在所述缓冲层31上形成非晶硅层32，如图4A所示。
具体地，可以采用PECVD、LPCVD或者溅射方法形成非晶硅层即非晶硅薄膜。在采用沉积方法形成非晶硅层时，沉积温度可控制在600℃以下。非晶硅层的厚度可以为100埃至3000埃，优选500埃至1000埃。
S03、对所述非晶硅层32进行脱氢工艺和构图工艺，得到包括非晶硅的有源层，如图4B所示。
可选地，本实施例中脱氢温度可为400～600℃，处理时间可为20～120分钟。需要说明的是，若采用其他方法使非晶硅层中氢含量在3％以下，则可以省去对非晶硅层的脱氢工艺，具体步骤可根据实际情况进行。
另外，本实施例中对非晶硅层进行构图工艺，得到如图4B中“硅岛”的非晶硅层结构，进而得到包括非晶硅层的有源层。
S04、在所述有源层上依次形成栅绝缘层34和栅极35，如图4C所示。
例如，可采用PECVD、LPCVD或者溅射方法形成栅绝缘层34和栅极35。
S05、将所述栅极35作为掩膜，对所述有源层进行离子注入，形成源漏掺杂区32a、32b，如图4D所示。
S06、从所述衬底的底面侧采用准分子激光对有源层进行照射，如图4E所示，使所述有源层中非晶硅层晶化成多晶硅层，所述源漏掺杂区的离子活化，如图4F所示。
具体地，采用准分子激光照射处理，在约50～150ns时间内使非晶硅层瞬间达到1000℃以上的高温而变成熔融状态，然后对熔融状态的非晶硅进行退火，使之晶化形成多晶硅层。
在此过程中，可以保证衬底基板的温度在400℃左右，其原理是：激光脉冲首先在非晶硅层中激发出热电子-空穴对，之后电子-空穴对再以非辐射复合的方式将能量传递给晶格原子，从而实现非晶硅层的瞬间加热。其中，由于激光脉冲的瞬间能量被非晶硅层吸收并转化为相变能，因此不会有过多的热能传导至衬底基板，可以避免一般高温炉退火工艺中使衬底基板温度升高而产生变形的问题。
同时，在源漏掺杂区，激光脉冲的能量被离子吸收，产生高温，进而实现活化。采用准分子激光器活化可提高活化效率，同时降低活化时间。
S07、对上述图4F所示的基板上方形成层间绝缘层，再通过构图工艺在层间绝缘层上形成源电极和漏电极。其中，源电极和漏电极分别通过形成在层间绝缘层36和栅绝缘层34上的过孔与源漏掺杂区接触，如图4G所示。
上述制备流程可简化现有技术中的LPTS TFT制备过程，使LPTSTFT制备工艺中的晶化和活化利用准分子激光器同时进行，减少了现有技术中的单独的晶化工艺，省去了使用高温炉活化工艺，同时降低活化所需的温度，提高活化效率，缩短了制备LPTS TFT的制备流程，且能够使用普通基板制备，进而可降低制备成本，提高制备LPTS TFT的生产率。同时，相对于在前实施例的技术方案，本实施例的技术方案由于在衬底的底面侧进行激光照射，栅极不会对照射形成阻挡，因此可以先制作栅极再进行激光照射，然后将栅极作为掩膜进行离子注入，不需要专门制备掩膜图案，省去了掩膜制作工艺，从而进一步减少了产品的制备时间和生产成本。
可理解的是，本发明实施例中在衬底基板上制备缓冲层，可使后期制备的非晶硅层均匀，且可大批生产，进而提高生产效率。
另外，本发明还提供一种薄膜晶体管，该薄膜晶体管可采用前述任意实施例所述的制备方法制备薄膜晶体管。
进一步地，本发明还提供一种显示基板，该显示基板包括采用上述任意实施例提供的制备方法制备的薄膜晶体管。该显示基板例如为阵列基板。
本发明还可提供一种显示装置，该显示装置可包括通过上述方法制备的薄膜晶体管的显示基板，由此，本实施例的显示装置具有较好的显示质量。显示装置可以为：显示面板、电子纸、电视、显示器、数码相框、手机、平板电脑等任何具有显示功能的产品或部件。
最后应说明的是：以上各实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述各实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明权利要求所限定的范围。
Claims (10)
1.一种薄膜晶体管的制备方法，其特征在于，包括：
在衬底上形成包括非晶硅的有源层；
对所述有源层进行离子注入，形成源漏掺杂区；
对所述有源层采用准分子激光进行照射，使所述有源层中非晶硅晶化成多晶硅，所述源漏掺杂区的离子活化。
2.根据权利要求1所述的方法，其特征在于，对所述有源层进行离子注入，形成源漏掺杂区，包括：
采用掩膜覆盖所述有源层的预定非掺杂区；
对所述有源层的预定源漏掺杂区进行离子注入，形成源漏掺杂区。
3.根据权利要求2所述的方法，其特征在于，还包括：
在所述有源层上依次形成栅极绝缘层和栅极，并且在形成所述栅极之前对所述有源层采用准分子激光进行照射。
4.根据权利要求1所述的方法，其特征在于，在对所述有源层进行离子注入之前，在所述有源层上依次形成栅绝缘层和栅极；
所述对所述有源层进行离子注入，形成源漏掺杂区包括：
将所述栅极作为掩膜，对所述有源层进行离子注入，形成源漏掺杂区。
5.根据权利要求4所述的方法，其特征在于，对所述有源层采用准分子激光进行照射，包括：
从所述衬底的底面侧采用准分子激光对有源层进行照射。
6.根据权利要求1至5任一所述的方法，其特征在于，在衬底上形成包括非晶硅的有源层，包括：
提供一衬底基板；
在所述衬底基板上形成缓冲层；
在所述缓冲层上形成非晶硅层；
对所述非晶硅层进行脱氢工艺和构图工艺，得到包括非晶硅的有源层。
7.根据权利6所述的方法，其特征在于，所述在所述缓冲层上形成非晶硅层，包括：
在所述缓冲层上，采用等离子体增强化学气相沉积法沉积所述非晶硅层。
8.一种薄膜晶体管，其特征在于，所述薄膜晶体管采用如上权利要求1至7任一项所述的方法制备。
9.一种显示基板，包括权利要求8所述的薄膜晶体管。
10.一种显示装置，其特征在于，所述显示装置包括如权利要求9所述的显示基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510224918.9A CN104900491A (zh) | 2015-05-05 | 2015-05-05 | 薄膜晶体管及其制作方法、显示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510224918.9A CN104900491A (zh) | 2015-05-05 | 2015-05-05 | 薄膜晶体管及其制作方法、显示装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN104900491A true CN104900491A (zh) | 2015-09-09 |
Family
ID=54033088
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201510224918.9A Pending CN104900491A (zh) | 2015-05-05 | 2015-05-05 | 薄膜晶体管及其制作方法、显示装置 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN104900491A (zh) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105304641A (zh) * | 2015-09-24 | 2016-02-03 | 武汉华星光电技术有限公司 | 一种低温多晶硅tft阵列基板的制造方法 |
| CN105938800A (zh) * | 2016-07-01 | 2016-09-14 | 深圳市华星光电技术有限公司 | 薄膜晶体管的制造方法及阵列基板的制造方法 |
| CN106783544A (zh) * | 2016-12-23 | 2017-05-31 | 武汉华星光电技术有限公司 | 多晶硅层的制造方法和薄膜晶体管的制造方法 |
| CN107393830A (zh) * | 2017-07-21 | 2017-11-24 | 京东方科技集团股份有限公司 | 薄膜晶体管的制备方法 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1429382A (zh) * | 2000-04-11 | 2003-07-09 | 索尼株式会社 | 平板显示器的制造方法 |
| CN1632932A (zh) * | 2005-02-06 | 2005-06-29 | 广辉电子股份有限公司 | 一种薄膜晶体管的制造方法 |
| CN103839826A (zh) * | 2014-02-24 | 2014-06-04 | 京东方科技集团股份有限公司 | 一种低温多晶硅薄膜晶体管、阵列基板及其制作方法 |
| CN103839825A (zh) * | 2014-02-24 | 2014-06-04 | 京东方科技集团股份有限公司 | 一种低温多晶硅薄膜晶体管、阵列基板及其制作方法 |
| CN104538352A (zh) * | 2014-12-31 | 2015-04-22 | 京东方科技集团股份有限公司 | 阵列基板及其制造方法、显示装置 |
-
2015
- 2015-05-05 CN CN201510224918.9A patent/CN104900491A/zh active Pending
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1429382A (zh) * | 2000-04-11 | 2003-07-09 | 索尼株式会社 | 平板显示器的制造方法 |
| CN1632932A (zh) * | 2005-02-06 | 2005-06-29 | 广辉电子股份有限公司 | 一种薄膜晶体管的制造方法 |
| CN103839826A (zh) * | 2014-02-24 | 2014-06-04 | 京东方科技集团股份有限公司 | 一种低温多晶硅薄膜晶体管、阵列基板及其制作方法 |
| CN103839825A (zh) * | 2014-02-24 | 2014-06-04 | 京东方科技集团股份有限公司 | 一种低温多晶硅薄膜晶体管、阵列基板及其制作方法 |
| CN104538352A (zh) * | 2014-12-31 | 2015-04-22 | 京东方科技集团股份有限公司 | 阵列基板及其制造方法、显示装置 |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105304641A (zh) * | 2015-09-24 | 2016-02-03 | 武汉华星光电技术有限公司 | 一种低温多晶硅tft阵列基板的制造方法 |
| CN105938800A (zh) * | 2016-07-01 | 2016-09-14 | 深圳市华星光电技术有限公司 | 薄膜晶体管的制造方法及阵列基板的制造方法 |
| WO2018000478A1 (zh) * | 2016-07-01 | 2018-01-04 | 深圳市华星光电技术有限公司 | 薄膜晶体管的制造方法及阵列基板的制造方法 |
| US10290663B2 (en) | 2016-07-01 | 2019-05-14 | Shenzhen China Star Optoelectronics Technology Co., Ltd | Manufacturing method of thin film transistor and manufacturing method of array substrate |
| CN106783544A (zh) * | 2016-12-23 | 2017-05-31 | 武汉华星光电技术有限公司 | 多晶硅层的制造方法和薄膜晶体管的制造方法 |
| CN107393830A (zh) * | 2017-07-21 | 2017-11-24 | 京东方科技集团股份有限公司 | 薄膜晶体管的制备方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102543860B (zh) | 一种低温多晶硅tft阵列基板的制造方法 | |
| JP4802364B2 (ja) | 半導体層のドーピング方法、薄膜半導体素子の製造方法、及び半導体層の抵抗制御方法 | |
| CN103839825A (zh) | 一种低温多晶硅薄膜晶体管、阵列基板及其制作方法 | |
| CN103839826B (zh) | 一种低温多晶硅薄膜晶体管、阵列基板及其制作方法 | |
| TWI492315B (zh) | 低溫多晶矽薄膜晶體管製造方法 | |
| CN104064472B (zh) | 薄膜晶体管及其制作方法、显示装置 | |
| CN102651337A (zh) | 一种多晶硅tft阵列基板的制造方法 | |
| CN103972050A (zh) | 多晶硅薄膜、多晶硅薄膜晶体管及阵列基板的制备方法 | |
| WO2015165164A1 (zh) | 低温多晶硅薄膜晶体管及其制作方法、阵列基板和显示装置 | |
| CN105070724A (zh) | Tft基板的制作方法及制得的tft基板 | |
| JP5508535B2 (ja) | 半導体薄膜の形成方法、半導体装置、半導体装置の製造方法、基板及び薄膜基板 | |
| CN104900491A (zh) | 薄膜晶体管及其制作方法、显示装置 | |
| WO2016206239A1 (zh) | 低温多晶硅薄膜晶体管及其制备方法 | |
| CN105655404B (zh) | 低温多晶硅薄膜晶体管及其制作方法 | |
| JP2700277B2 (ja) | 薄膜トランジスタの作製方法 | |
| KR20120127318A (ko) | 폴리실리콘 활성층을 함유한 박막트랜지스터, 그 제조방법 및 어레이 기판 | |
| CN104299891B (zh) | 低温多晶硅薄膜的制备方法、tft、阵列基板及显示装置 | |
| JP2007220918A (ja) | レーザアニール方法、薄膜半導体装置及びその製造方法、並びに表示装置及びその製造方法 | |
| CN102832169A (zh) | 阵列基板及其制备方法、显示器件 | |
| US9837542B2 (en) | Polycrystalline silicon thin-film transistor | |
| CN104617151B (zh) | 低温多晶硅薄膜晶体管及制作方法、阵列基板及显示装置 | |
| CN105742370B (zh) | 低温多晶硅薄膜晶体管的制备方法 | |
| CN105140130A (zh) | 低温多晶硅薄膜晶体管及其制备方法 | |
| CN101728436A (zh) | 薄膜晶体管元件及其制作方法 | |
| JP2005340827A (ja) | 多結晶シリコン薄膜構造体及びその製造方法、並びにそれを用いるｔｆｔの製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20150909 |
|
| RJ01 | Rejection of invention patent application after publication |