JP5090690B2 - 半導体薄膜の製造方法、薄膜トランジスタの製造方法、及び半導体薄膜の製造装置 - Google Patents

半導体薄膜の製造方法、薄膜トランジスタの製造方法、及び半導体薄膜の製造装置 Download PDF

Info

Publication number
JP5090690B2
JP5090690B2 JP2006231054A JP2006231054A JP5090690B2 JP 5090690 B2 JP5090690 B2 JP 5090690B2 JP 2006231054 A JP2006231054 A JP 2006231054A JP 2006231054 A JP2006231054 A JP 2006231054A JP 5090690 B2 JP5090690 B2 JP 5090690B2
Authority
JP
Japan
Prior art keywords
thin film
semiconductor thin
film
laser
tft
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2006231054A
Other languages
English (en)
Other versions
JP2008053642A (ja
Inventor
徹 竹口
信介 由良
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2006231054A priority Critical patent/JP5090690B2/ja
Priority to TW096125377A priority patent/TW200814163A/zh
Priority to US11/836,312 priority patent/US7732815B2/en
Priority to KR1020070084821A priority patent/KR100915160B1/ko
Priority to CN200710148148XA priority patent/CN101136429B/zh
Publication of JP2008053642A publication Critical patent/JP2008053642A/ja
Application granted granted Critical
Publication of JP5090690B2 publication Critical patent/JP5090690B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H01L21/02686—Pulsed laser beam
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/02—Positioning or observing the workpiece, e.g. with respect to the point of impact; Aligning, aiming or focusing the laser beam
    • B23K26/06—Shaping the laser beam, e.g. by masks or multi-focusing
    • B23K26/064—Shaping the laser beam, e.g. by masks or multi-focusing by means of optical elements, e.g. lenses, mirrors or prisms
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/02—Positioning or observing the workpiece, e.g. with respect to the point of impact; Aligning, aiming or focusing the laser beam
    • B23K26/06—Shaping the laser beam, e.g. by masks or multi-focusing
    • B23K26/064—Shaping the laser beam, e.g. by masks or multi-focusing by means of optical elements, e.g. lenses, mirrors or prisms
    • B23K26/066—Shaping the laser beam, e.g. by masks or multi-focusing by means of optical elements, e.g. lenses, mirrors or prisms by using masks
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/02—Positioning or observing the workpiece, e.g. with respect to the point of impact; Aligning, aiming or focusing the laser beam
    • B23K26/06—Shaping the laser beam, e.g. by masks or multi-focusing
    • B23K26/073—Shaping the laser spot
    • B23K26/0738—Shaping the laser spot into a linear shape
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/08—Devices involving relative movement between laser beam and workpiece
    • B23K26/082—Scanning systems, i.e. devices involving movement of the laser beam relative to the laser head
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/08—Devices involving relative movement between laser beam and workpiece
    • B23K26/083—Devices involving movement of the workpiece in at least one axial direction
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/36—Removing material
    • B23K26/40—Removing material taking account of the properties of the material involved
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02422—Non-crystalline insulating materials, e.g. glass, polymers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02502—Layer structure consisting of two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02595—Microstructure polycrystalline
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H01L21/02678—Beam shaping, e.g. using a mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02691—Scanning of a beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K2101/00—Articles made by soldering, welding or cutting
    • B23K2101/36—Electric or electronic devices
    • B23K2101/42—Printed circuits
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K2103/00—Materials to be soldered, welded or cut
    • B23K2103/50—Inorganic material, e.g. metals, not provided for in B23K2103/02 – B23K2103/26
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • H01L27/1285—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor using control of the annealing or irradiation parameters, e.g. using different scanning direction or intensity for different transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1296—Multistep manufacturing methods adapted to increase the uniformity of device parameters

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Mechanical Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Materials Engineering (AREA)
  • Thin Film Transistor (AREA)
  • Recrystallisation Techniques (AREA)
  • Liquid Crystal (AREA)

Description

本発明は、結晶整列性の高い半導体薄膜、薄膜トランジスタ、それらの製造方法、及び半導体薄膜の製造装置に関する。
従来からの一般的な薄型パネルの一つである液晶表示装置（ＬＣＤ）は、低消費電力や小型軽量といった特徴がある。このような特徴を活かして、ＬＣＤは、パーソナルコンピュータのモニタや携帯情報端末機器のモニタなどに広く用いられている。また近年では、ＴＶ用途としても広く用いられ、従来のブラウン管にとってかわろうとしている。しかし、ＬＣＤは、視野角及びコントラストの制限や、動画対応の高速応答への追従が困難といった問題がある。このような問題をクリアした次世代の薄型パネル用デバイスとして、ＥＬ表示装置が用いられるようになってきている。これは、ＥＬ素子のような発光体を画素表示部に用いた電界発光型ＥＬ表示装置である。このように、ＥＬ表示装置は、自発光型で広視野角、高コントラスト、高速応答等、ＬＣＤにはない特徴がある。
これらの表示装置には、スイッチング素子として、薄膜トランジスタ（ＴＦＴ）が用いられる。ＴＦＴとしては、半導体薄膜を用いたＭＯＳ構造が多用される。ＴＦＴには、逆スタガ型やトップゲート型といった種類があり、半導体薄膜にも非晶質半導体薄膜や多結晶半導体薄膜がある。それらは、表示装置の用途や性能により適宜選択される。小型のパネルにおいては、多結晶半導体薄膜を使用することが多い。これは、表示領域の開口率を上げることができ、ＴＦＴの小型化が可能となる。多結晶半導体薄膜の作成方法としては、まず下地膜として形成されたシリコン酸化膜（ＳｉＯ２膜）等の上層に、非晶質半導体薄膜を形成した後、レーザー光を照射することにより半導体薄膜を多結晶化する方法が知られている（特許文献１）。
このような多結晶半導体薄膜を作成した後に、ＴＦＴを製造する方法も知られている。具体的には、まず多結晶半導体薄膜上にＳｉＯ２等からなるゲート絶縁膜を形成し、ゲート電極を形成する。次に、ゲート絶縁膜を介して多結晶半導体薄膜にＰ（リン）やＢ（ボロン）等の不純物を導入することによりソース・ドレイン領域を形成する。また、ソース・ドレイン領域とは、多結晶半導体薄膜の不純物を含む導電性領域である。そして、後に、ソース領域には、ソース電極が接続され、ドレイン領域には、ドレイン電極が接続される。ここで、ソース・ドレイン領域に挟まれる領域がチャネル領域である。その後、ゲート電極とゲート絶縁膜とを覆うように層間絶縁膜を形成する。そして、多結晶半導体薄膜のソース・ドレイン領域に到達するコンタクトホールを層間絶縁膜とゲート絶縁膜とに開口する。層間絶縁膜上に金属膜を形成し、多結晶半導体膜に形成されたソース・ドレイン領域に接続するようにパターニングして、ソース・ドレイン電極を形成する。その後は、ドレイン電極に接続されるように、画素電極やＥＬ素子を形成することにより、ＴＦＴが形成される。
また、非晶質半導体薄膜へ公知のレーザー照射方法を用いて、多結晶半導体薄膜を形成する場合、約０．２〜１．０ｕｍ程度のランダムな大きさを有する結晶が配列した構造をとる。このような様々な結晶粒径（結晶の大きさ）を有する多結晶半導体薄膜を用いて、ＴＦＴを形成する場合、ＴＦＴ特性のばらつきを発生させる要因となっていた。これは、ＴＦＴを配置する場所によってチャネル内に存在する結晶粒のサイズや数が異なるためである。これにより、ＴＦＴ特性が左右される。このような特性のばらつきを有するＴＦＴを画素内や周辺駆動回路に使用した場合、各画素に書き込む電圧や電流にばらつきが発生する。これが表示ムラとなって視認されることとなり、表示特性を低下させる。
このようなランダムなばらつきを有する結晶粒サイズを均一にし、ＴＦＴ特性のばらつきを低減する研究がなされている。例えば、非特許文献１においては、真空チャンバ内にて基板温度を３５０℃に保持した状態でＮｄ：ＹＡＧレーザーの第２高調波（以下、ＹＡＧ−２ωレーザーと呼ぶ）を照射する。さらに、基板を９０°回転させて再度ＹＡＧ−２ωレーザーを照射すると、ほぼ等間隔に格子状に整列した結晶粒が得られることが記載されている。このような方法で形成した多結晶半導体薄膜を用いてＴＦＴを作製した場合には、チャネル内に存在する結晶粒のサイズや数を均一にすることが可能となる。このため、ＴＦＴ特性のばらつきを低減することができると考えられる。
特開２００３−１７５０５号公報 Y. Nakata, A. Shimoyama and S. Horita著、「ＡＭ−ＬＣＤ２０００」、ｐ２６５−２６８
しかしながら、このような方法では一旦レーザー照射した半導体薄膜に再度レーザー照射するという作製上の手間を要するため、量産には不向きである。また、得られる結晶粒径は、ほぼレーザー発振波長と同じ０．５ｕｍ程度となる。このような大きな結晶粒径では、ＴＦＴの信頼性を低下させる要因となる。これは、外部から印加する電界によって加速されたキャリアが、結晶粒界あるいは結晶粒内において、衝突電離を繰り返して、電子−正孔対が形成されるためである。あるいは、結晶の無理な肥大化により内部欠陥準位が増大し、特性低下の要因となっている。
本発明は、上記のような問題を解決するためになされたものであり、結晶粒径が小さく、かつ等間隔で格子状に整列した結晶粒を有する半導体薄膜、薄膜トランジスタ、それらの製造方法、及び半導体薄膜の製造装置を得ることを目的とする。
本発明にかかる半導体薄膜は、非晶質の半導体薄膜にレーザー光を照射することにより多結晶化された半導体薄膜であって、結晶粒が格子状に整列し、前記結晶粒の大きさが前記レーザー光の発振波長の略半分のものである。
また、本発明にかかる半導体薄膜の製造方法は、基板上に非晶質半導体膜を形成する工程と、前記非晶質半導体薄膜にレーザー光を照射することにより、格子状に整列した結晶粒を有する多結晶化された半導体薄膜を形成する工程とを備え、前記結晶粒の大きさは、照射する前記レーザー光の発振波長の略半分となる方法である。
本発明にかかる半導体薄膜の製造装置は、非晶質の半導体薄膜にレーザー光を照射することにより多結晶化された半導体薄膜の製造装置であって、照射される前記レーザー光に円偏光を生じさせる円偏光手段と、前記非晶質の半導体薄膜上から前記レーザー光を照射する照射手段とを備え、結晶粒が格子状に整列し、前記結晶粒の大きさが前記レーザー光の発振波長の略半分となる装置である。
本発明によれば、結晶粒径が小さく、かつ等間隔で格子状に整列した結晶粒を有する半導体薄膜、薄膜トランジスタ、それらの製造方法、及び半導体薄膜の製造装置を得ることができる。
実施の形態．
まず、本実施の形態にかかる薄膜トランジスタ（ＴＦＴ）が用いられるＴＦＴアレイ基板について図１を用いて説明する。図１は、ＴＦＴアレイ基板の構成を示す平面模式図である。また、ＴＦＴアレイ基板は、液晶表示装置やＥＬ表示装置等の平面型表示装置（フラットパネルディスプレイ）に用いられる。また、ＥＬ表示装置には、有機ＥＬ表示装置、無機ＥＬ表示装置がある。
ＴＦＴアレイ基板１００には、表示領域１０１と表示領域１０１を囲むように設けられた額縁領域１０２とが設けられている。この表示領域１０１には、複数のゲート信号線（走査信号配線）１０９と複数のソース信号線（表示信号配線）１１０とが形成されている。複数のゲート信号線１０９は平行に設けられている。同様に、複数のソース信号線１１０は平行に設けられている。ゲート信号線１０９と、ソース信号線１１０とは、互いに交差するように形成されている。ゲート信号線１０９とソース信号線１１０とは直交している。そして、隣接するゲート信号線１０９とソース信号線１１０とで囲まれた領域が画素１０５となる。従って、ＴＦＴアレイ基板１００では、画素１０５がマトリクス状に配列される。
さらに、ＴＦＴアレイ基板１００の額縁領域１０２には、走査信号駆動回路１０３と表示信号駆動回路１０４とが設けられている。ゲート信号線１０９は、表示領域１０１から額縁領域１０２まで延設されている。そして、ゲート信号線１０９は、ＴＦＴアレイ基板１００の端部で、走査信号駆動回路１０３に接続される。ソース信号線１１０も同様に表示領域１０１から額縁領域１０２まで延設されている。そして、ソース信号線１１０は、ＴＦＴアレイ基板１００の端部で、表示信号駆動回路１０４と接続される。走査信号駆動回路１０３の近傍には、外部配線１０６が接続されている。また、表示信号駆動回路１０４の近傍には、外部配線１０７が接続されている。外部配線１０６、１０７は、例えば、ＦＰＣ（Flexible Printed Circuit）などの配線基板である。
外部配線１０６、１０７を介して走査信号駆動回路１０３、及び表示信号駆動回路１０４に外部からの各種信号が供給される。走査信号駆動回路１０３は外部からの制御信号に基づいて、ゲート信号（走査信号）をゲート信号線１０９に供給する。このゲート信号によって、ゲート信号線１０９が順次選択されていく。表示信号駆動回路１０４は外部からの制御信号や、表示データに基づいて表示信号をソース信号線１１０に供給する。これにより、表示データに応じた表示電圧を各画素１０５に供給することができる。なお、走査信号駆動回路１０３と表示信号駆動回路１０４は、ＴＦＴアレイ基板１００上に配置される構成に限られるものではない。例えば、ＴＣＰ（Tape Carrier Package）により駆動回路を接続してもよい。
画素１０５内には、少なくとも１つのＴＦＴ１０８が形成されている。ＴＦＴ１０８はソース信号線１１０とゲート信号線１０９の交差点近傍に配置される。例えば、このＴＦＴ１０８が画素電極に表示電圧を供給する。スイッチング素子であるＴＦＴ１０８のゲート電極はゲート信号線１０９に接続され、ゲート端子から入力される信号によってＴＦＴ１０８のＯＮとＯＦＦを制御している。ＴＦＴ１０８のソース電極はソース信号線１１０に接続されている。ゲート電極に電圧を印加するとソース信号線１１０から電流が流れるようになる。これにより、ソース信号線１１０から、ＴＦＴ１０８のドレイン電極に接続された画素電極に表示電圧が印加される。そして、画素電極と、対向電極との間に、表示電圧に応じた電界が生じる。
さらに、液晶表示装置の場合、ＴＦＴアレイ基板１００には、対向基板が対向して配置されている。対向基板は、例えば、カラーフィルタ基板であり、視認側に配置される。対向基板には、カラーフィルタ、ブラックマトリクス（ＢＭ）、対向電極、及び配向膜等が形成されている。なお、例えばＩＰＳ方式の液晶表示装置の場合、対向電極は、ＴＦＴアレイ基板１００側に配置される。そして、ＴＦＴアレイ基板１００と対向基板との間に液晶層が挟持される。すなわち、ＴＦＴアレイ基板１００と対向基板との間には液晶が注入されている。さらに、ＴＦＴアレイ基板１００と対向基板との外側の面には、偏光板、及び位相差板等などが設けられる。また、液晶表示パネルの反視認側には、バックライトユニット等が配設される。
画素電極と対向電極との間の電界によって、液晶が駆動される。すなわち、基板間の液晶の配向方向が変化する。これにより、液晶層を通過する光の偏光状態が変化する。すなわち、偏光板を通過して直線偏光となった光は液晶層によって、偏光状態が変化する。具体的には、バックライトユニットからの光及び外部から入射した外光は、偏光板によって直線偏光になる。そして、この直線偏光が液晶層を通過することによって、偏光状態が変化する。
従って、偏光状態によって、対向基板側の偏光板を通過する光量が変化する。すなわち、バックライトユニットから液晶表示パネルを透過する透過光のうち、視認側の偏光板を通過する光の光量が変化する。液晶の配向方向は、印加される表示電圧によって変化する。従って、表示電圧を制御することによって、視認側の偏光板を通過する光量を変化させることができる。すなわち、画素毎に表示電圧を変えることによって、所望の画像を表示することができる。
また、有機ＥＬ表示装置の場合、ＴＦＴアレイ基板１００上に、画素電極であるアノード電極、対向電極であるカソード電極が設けられている。また、アノード電極とカソード電極との間には、有機層が配置される。なお、画素電極をアノード電極とするか、カソード電極とするかは、光学的な設計により適宜選択する。
アノード電極とカソード電極との間に電流を供給することによって、アノード電極からは正孔が、カソード電極からは電子がそれぞれ有機層に注入されて再結合する。その際に生ずるエネルギーにより有機層内の発光性化合物の分子が励起される。励起された分子は基底状態に失活し、その過程において有機層が発光する。そして、有機層から発光された光は、視認側に出射する。各画素が駆動回路からの信号に従って発光層の発光量を制御することによって、表示領域は画像表示を行う。
このようなＴＦＴアレイ基板には、ＴＦＴ１０８を構成するために、半導体薄膜が用いられる。本実施の形態に係る半導体薄膜の製造方法について図２を用いて説明する。図２は、本実施の形態に係る半導体薄膜の製造方法を示す断面模式図である。
まず、ガラス基板や石英基板などの透過性を有する絶縁性基板１上に、ＣＶＤ法を用いて、下地膜を形成する。下地膜は、透過性絶縁膜であるシリコン窒化膜（ＳｉＮ膜）やシリコン酸化膜（ＳｉＯ２膜）である。これを、後に成膜される半導体薄膜の下地として成膜する。本実施の形態では、ガラス基板上に、ＳｉＮ膜２を４０〜６０ｎｍの膜厚に成膜し、その上にＳｉＯ２膜３を１８０〜２２０ｎｍの膜厚に成膜する。つまり、下地膜がＳｉＮ膜２とＳｉＯ２膜３の積層構造となっている。このような下地膜は、ガラス基板からのＮａなどの可動イオンが半導体薄膜へ拡散することを防止する目的で設けたものであり、上記の膜厚に限るものではない。また、上記の構成に限るものでもない。
次に、下地膜の上に非晶質半導体薄膜４をＣＶＤ法により成膜する。本実施の形態では、非晶質半導体薄膜４としてシリコン膜（Ｓｉ膜）を用いた。また、Ｓｉ膜は３０〜１００ｎｍ、好ましくは６０〜８０ｎｍの膜厚に成膜する。これら下地膜及び非晶質半導体薄膜４は、同一装置あるいは同一チャンバ内にて連続的に成膜することが好ましい。これにより、大気雰囲気中に存在するボロンなどの汚染物質が各膜の界面に取り込まれることを防止することができる。
なお、非晶質半導体薄膜４の成膜後に、高温中でアニールを行うことが好ましい。これは、ＣＶＤ法によって成膜した非晶質半導体薄膜４の膜中に、多量に含有された水素を低減するために行う。本実施の形態では、窒素雰囲気の低真空状態で保持したチャンバ内を４８０℃程度に加熱し、非晶質半導体薄膜４を成膜した基板を４５分間保持した。このような処理を行っておくことにより、非晶質半導体薄膜４を結晶化する際に、温度が上昇しても水素の急激な脱離が起こらない。そして、非晶質半導体薄膜４表面の荒れを抑制することが可能となる。以上の工程により、図２（ａ）に示す構成となる。
そして、非晶質半導体薄膜４表面に形成された自然酸化膜をフッ酸などでエッチング除去する。次に、非晶質半導体薄膜４に対して窒素などのガスを吹き付けながら、図２（ｂ）に示されるように、非晶質半導体薄膜４の上からレーザー光１２を照射する。レーザー光１２は、所定の光学系を通して線状のビーム形状に変換された後、非晶質半導体薄膜４に照射される。本実施の形態では、レーザー光１２としてＹＡＧレーザーの第２高調波（発振波長：５３２ｎｍ）を用いた。また、従来のＹＡＧレーザーの第２高調波（ＹＡＧ−２ωレーザー）のレーザー光が直線偏光であった。ここで照射されるレーザー光１２は、円偏光となっている。また、スポットを約６０ｕｍ×１００ｍｍの線状ビーム形状とし、照射エネルギー密度を３７０ｍＪ／ｃｍ２とした。そして、線状ビームの長方向に対して垂直に、送りピッチ２ｕｍとして、非晶質半導体薄膜４の上を走査した。なお、本実施の形態においては、パルス発振型のレーザーを用いるのが好ましい。また、ＹＡＧ−２ωレーザーの代わりに、エキシマレーザーを用いることもできる。一般的に、エキシマレーザーのレーザー光の偏光は、様々な偏光が混在した無偏光の状態で照射される。ここで、本実施の形態では、エキシマレーザーを用いた場合でも、レーザー光１２を円偏光としている。なお、好適な照射エネルギー密度は、３７０ｍＪ／ｃｍ２に限られるものではない。例えば、非晶質半導体薄膜４の下地膜の構成によっても、好適な照射エネルギー密度は変化する。これは、レーザー光１２を非晶質半導体薄膜４上から照射したときの下地膜からの反射成分が、下地膜厚によって異なるためである。下地膜による反射により、非晶質半導体薄膜４を加熱されるため、好適な照射エネルギー密度は下地膜の構成によって変化する。さらには、レーザー光１２のビームプロファイルによっても好適な照射エネルギー密度が変化する可能性がある。これらのことを考慮すると、好適な照射エネルギー密度は、例えば３６０〜３８０ｍＪ／ｃｍ２の範囲となる。
レーザー光１２を照射するとき、非晶質半導体薄膜４に対して一回の走査を行うことにより、ほぼ等間隔の格子状に整列した結晶粒６を有する多結晶半導体薄膜５を形成することができる。ここで、結晶粒６とは、レーザー光１２を照射した際に、成長する結晶と結晶とが互いに衝突しあって隆起した結晶粒界７に囲まれた部分のことを示す。なお、本実施の形態で形成される多結晶半導体薄膜５は、ポリシリコン膜（ｐ−Ｓｉ膜）である。以上の工程により、図２（ｃ）に示す構成となる。
なお、図３は本実施の形態によって形成された多結晶半導体薄膜５を示す平面模式図である。図３に示されたように、結晶粒界７は、格子状に形成されており、格子間隔は、略λ／２の大きさとなる。すなわち、格子間隔は、レーザー光１２の発振波長λに依存している。また、上述のように、結晶粒界７に囲まれた部分が結晶粒６となるので、結晶粒６の大きさは、格子間隔と同様になり、略λ／２（発振波長λの略半分）である。つまり、結晶粒６は、大きさが略均一で、格子状に整列して配置されている。本実施の形態では、ＹＡＧ−２ωレーザー（発振波長：５３２ｎｍ）を用いているため、結晶粒界７のピッチは、ほぼ２６０ｎｍの大きさとなる。つまり、格子間隔が２６０ｎｍであり、結晶粒６の大きさも２６０ｎｍとなる。なお、図３に示されたＹ方向がレーザー照射走査方向、Ｘ方向が結晶粒６の配列方向となる。すなわち、格子状に整列した結晶粒６の配列方向は、図３に示す通りレーザー照射走査方向と垂直となる。
さらに、窒素ガスを非晶質半導体薄膜４に吹き付けながらレーザー光１２を照射することにより、結晶粒界７部分に発生する隆起高さを抑制することができる。本実施の形態では、結晶の平均粗さＲａを３ｎｍ以下まで小さくすることが可能となる。また、最大粗さＲｍａｘは、３０ｎｍ以下にすることが可能となる。このように、多結晶半導体薄膜５の表面粗さが十分に小さいため、多結晶化後の表面凹凸を低減するための平坦化処理を行う必要がない。
結晶粒界７がほぼ等間隔に格子状に形成される原理は次の通りである。溶融半導体が結晶化する際、結晶粒界部は隆起する。非特許文献１によれば、レーザー光１２がこの隆起部により散乱を受ける。このため、散乱光の効果で波長λのピッチで入熱分布が増加する。これが、更に隆起部の温度を上げるため、これが隆起を大きくしていく。繰り返しパルスレーザー光の照射を受けた後に、λのピッチで結晶粒界７が生成されやすくなる。一方、多結晶半導体薄膜５を底まで溶融するだけのパルスエネルギーでレーザー照射を行うと、０．１〜０．３μｍのサイズの結晶が生成されやすい。これは、レーザー光１２照射後の溶融したシリコンが固化に要する冷却時間が数十ｎｓｅｃとなるためである。これにより、結晶の成長速度が数ｍ／ｓ以下となり、生成される結晶のサイズが０．１〜０．３μｍとなる。従って、λ＝５３２ｎｍのピッチで生成される結晶粒界７の中央部にも、結晶粒界７が生成されることになる。この中央部の結晶粒界７においても、やはりλのピッチで結晶粒界７が生成される。このため、λ／２離れてピッチλでの結晶粒界７の配列が２つ重なることになる。つまり、ＹＡＧ−２ωレーザーの波長λ＝５３２ｎｍの１／２λの０．２６μｍピッチで結晶粒界７が生成される。
次に、本実施の形態にかかる非晶質の半導体薄膜にレーザー光１２を照射することにより、多結晶化された半導体薄膜の製造装置について図４を用いて説明する。ここでは、半導体薄膜の製造装置として、レーザーアニール装置を用いる。図４は、レーザーアニール装置の構成を示す模式図である。
レーザーアニール装置は、円偏光手段としてのλ／４波長板１９、照射手段としてのレーザー光発振器２０を備える。さらに、ステージ２１、ビーム成形光学系２２、ミラー２３、駆動モーター２４、制御部２５を備える。また、ステージ２１の上には、非晶質半導体薄膜４が形成された絶縁性基板１が載置されている。レーザー光発振器２０は、レーザー光１２を出射する。ここでは、上述のようにＹＡＧ−２ωレーザーのレーザー光１２が出射される。また、この段階では、レーザー光１２は直線偏光となっている。そして、レーザー光発振器２０によって出射されたレーザー光１２は、ビーム成形光学系２２に入射する。ビーム成形光学系２２は、アパーチャーやスリットあるいはレンズ等を備えており、レーザー光１２のスポットを適当な形状のビームスポットに成形することが可能である。ビーム成形光学系２２に入射した光は、λ／４波長板１９に出射する。そして、λ／４波長板１９は、入射したレーザー光１２に円偏光を生じさせる。なお、レーザー光１２に円偏光を生じさせることが可能であれば、λ／４波長板１９でなくてもよい。例えば、円偏光板を用いてもよい。そして、円偏光となったレーザー光１２は、ミラー２３によって、非晶質半導体薄膜４の方向に反射される。このようにして、非晶質半導体薄膜４上からレーザー光１２が照射される。つまり、レーザー光発振器２０によって発生したレーザー光１２が、λ／４波長板１９を通して照射される。これにより、円偏光のレーザー光１２が絶縁性基板１上に形成された非晶質半導体薄膜４に照射される。本実施の形態では、ＹＡＧ−２ωレーザーのレーザー光１２を円偏光として、非晶質半導体薄膜４の上から照射している。また、駆動モーター２４は、制御部２５によって制御され、ステージ２１を移動させる。これにより、ステージ２１は、絶縁性基板１が載置された載置面に対して、平行に移動する。レーザー光１２を非晶質半導体薄膜４の任意の位置に照射するように、ステージ２１を移動させる。そして、ステージ２１を、ステージ２１の長方向、つまり図４の矢印方向に移動させる。すなわち、図４の矢印方向がレーザー照射走査方向となる。レーザー光１２が照射されると、非晶質半導体薄膜４が結晶化して、多結晶半導体薄膜５となる。なお、本実施の形態にかかる半導体薄膜の製造装置によれば、多結晶半導体薄膜５の結晶粒６が格子状に整列し、結晶粒６の大きさがレーザー光１２の発振波長λの略半分となる。
次に、上述の半導体薄膜を用いたＴＦＴ１０８の構造について、図５を用いて説明する。図５は、ＴＦＴ１０８の構造を示す平面模式図である。
絶縁性基板１上に、透過性の絶縁膜であるＳｉＮ膜２、ＳｉＯ２膜３が積層構造となって下地膜が形成される。そして、下地膜の上層には、多結晶半導体薄膜５が形成される。これは、図２に示されるように、非晶質半導体薄膜４にレーザー光１２を照射することにより形成されている。なお、これらの製造方法等の詳細については、上述の半導体薄膜の説明の通りである。本実施の形態にかかる半導体薄膜は、以上のように構成されている。
また、多結晶半導体薄膜５には、不純物を含む導電性領域があり、これがソース領域１６、ドレイン領域１７を形成する。そして、ソース・ドレイン領域に挟まれる領域がチャネル領域１８である。また、チャネル領域１８の向きは、格子状に整列した結晶粒６と略同じ方向に配置されている。なお、多結晶半導体薄膜５は、端部がテーパー形状となっている。このため、多結晶半導体薄膜５上に成膜されたゲート絶縁膜８が良好に被覆されている。従って、絶縁破壊等の不良を十分抑制することができ、ＴＦＴ１０８の信頼性の向上に寄与している。
さらに、それらを覆うように絶縁層であるゲート絶縁膜８が形成される。具体的には、ゲート絶縁膜８は、多結晶半導体薄膜５に接して形成される。そして、チャネル領域１８と対向して、ゲート絶縁膜８の上にゲート電極１０が形成される。これらを覆うように、層間絶縁膜１１が形成される。また、ソース領域１６及びドレイン領域１７に対向する層間絶縁膜１１及びゲート絶縁膜８には、コンタクトホール１５がそれぞれ設けられている。そして、ソース領域１６には、ソース電極１３が形成され、コンタクトホール１５を介して多結晶半導体薄膜５に接続される。また、ドレイン領域１７には、ドレイン電極１４が形成され、コンタクトホールを介して多結晶半導体薄膜５に接続される。本実施の形態にかかる半導体薄膜を有するＴＦＴ１０８は、以上のように構成されている。
また、上述のように、本実施の形態にかかるＴＦＴ１０８を用いて、液晶表示装置、有機ＥＬ表示装置等をなすことも可能である。液晶表示装置の場合、このようなＴＦＴ１０８のドレイン電極１４上にコンタクトホールを有する絶縁膜が設けられる。そして、画素電極が絶縁膜上に形成され、コンタクトホールを介してドレイン電極１４と接続される。有機ＥＬ表示装置の場合、このようなＴＦＴ１０８のドレイン電極１４上にコンタクトホールを有する平坦化膜が設けられる。そして、アノード電極が平坦化膜上に形成され、コンタクトホールを介してドレイン電極１４と接続される。
次に、上述の半導体薄膜を用いたＴＦＴ１０８の具体的な製造方法について、図６を用いて説明する。図６は、ＴＦＴ１０８の製造方法を示す断面模式図である。
まず、上述のように、絶縁性基板１上に、ＳｉＮ膜２、ＳｉＯ２膜３、非晶質半導体薄膜４を順次成膜する。そして、上述の方法により、非晶質半導体薄膜４を、ほぼ格子状に整列した結晶粒６を有する多結晶半導体薄膜５にする（図２（ｃ））。そして、形成された多結晶半導体薄膜５上に感光性樹脂であるレジストをスピンコートによって塗布し、塗布したレジストを露光、現像する公知の写真製版法を行う。これにより、所望の形状にフォトレジストがパターニングされる。その後、多結晶半導体薄膜５をエッチングし、フォトレジストパターンを除去する。これにより、所望の形状に多結晶半導体薄膜５がパターニングされる。本実施の形態では、ＣＦ４とＯ２を混合したガスを用いたドライエッチング法により、多結晶半導体薄膜５を島状に形成した。また、エッチングに用いられるガスに、Ｏ２が混合されているため、写真製版法によって形成したレジストを後退させながらエッチングすることが可能となる。従って、多結晶半導体薄膜５は、端部にテーパー形状を有する構造とすることができる。以上の工程により、図６（ａ）に示す構成となる。
次に、ゲート絶縁膜８を基板表面全体を覆うように成膜する。つまり、多結晶半導体薄膜５の上にゲート絶縁膜８を成膜する。また、ゲート絶縁膜８としては、ＳｉＮ膜、ＳｉＯ２膜等が用いられる。本実施の形態では、ゲート絶縁膜８として、ＳｉＯ２膜を用い、ＣＶＤ法によって５０〜１００ｎｍの膜厚に成膜した。また、多結晶半導体薄膜５の表面粗さをＲａ≦３ｎｍ、Ｒｍａｘ≦３０ｎｍとしており、さらに多結晶半導体薄膜５パターンの端部をテーパー形状としている。従って、ゲート絶縁膜８の被覆性が高く、初期故障を大幅に低減することが可能となる。以上の工程により、図６（ｂ）に示す構成となる。
次に、ゲート電極及び配線を形成するための第１の導電膜９を成膜する。第１の導電膜９は、Ｍｏ、Ｃｒ、Ｗ、Ａｌ、Ｔａやこれらを主成分とする合金膜であればよい。本実施の形態では、Ｍｏを膜厚２００〜４００ｎｍとして、ＤＣマグネトロンを用いたスパッタリング法により、第１の導電膜９を形成した。以上の工程により、図６（ｃ）に示す構成となる。
次に、形成した第１の導電膜９を公知の写真製版法を用いて、所望の形状にパターニングし、ゲート電極１０及び配線を形成する。本実施の形態では、ゲート電極１０のエッチングは、リン酸系のエッチング液を用いたウェットエッチング法により行った。また、ＳＦ６とＯ２を混合したガスを用いたドライエッチング法により行うことも可能である。ここで、ゲート電極１０は、ほぼ同じ大きさで格子状に整列した多結晶半導体薄膜５の結晶粒６の整列方向に沿うように形成される。つまり、チャネル領域１８の向きが、格子状に整列した結晶粒６と略同じ方向に配置されている。このようにすることにより、ＴＦＴ１０８のチャネル内に存在する結晶粒６のサイズや数を均一にすることが可能となる。従って、チャネル内の結晶粒６の不均一が要因のＴＦＴ特性のばらつきを抑制する効果を更に高めることが可能となる。
次に、形成したゲート電極１０をマスクとして、多結晶半導体薄膜５のソース・ドレイン領域に不純物元素を導入する。ここで導入する不純物元素としてＰ、Ｂを用いることができる。Ｐを導入すればｎ型のＴＦＴ１０８を形成することができ、Ｂを導入すればｐ型のＴＦＴ１０８を形成することができる。また、ゲート電極１０の加工をｎ型ＴＦＴ用ゲート電極とｐ型ＴＦＴ用ゲート電極の２回に分けて行えば、ｎ型とｐ型のＴＦＴ１０８を同一基板上に作り分けることができる。ここで、ＰやＢの不純物元素の導入には、イオンドーピング法を用いて行った。以上の工程により、ゲート電極１０、ソース領域１６、ドレイン領域１７が形成され、図６（ｄ）に示す構成となる。
次に、層間絶縁膜１１を基板表面全体を覆うように成膜する。つまり、ゲート電極１０の上に層間絶縁膜１１を成膜する。本実施の形態では、ＳｉＯ２膜を膜厚５００〜１０００ｎｍとして、ＣＶＤ法により層間絶縁膜１１を成膜した。そして、窒素雰囲気中で４５０℃に加熱したアニール炉に１時間程度保持した。これは、多結晶半導体薄膜５のソース・ドレイン領域に導入した不純物元素をさらに活性化させるためである。
次に、形成したゲート絶縁膜８及び層間絶縁膜１１を公知の写真製版法を用いて所望の形状にパターニングする。ここでは、多結晶半導体薄膜５のソース領域１６及びドレイン領域１７に到達するコンタクトホール１５をそれぞれ形成する。つまり、コンタクトホール１５では、ゲート絶縁膜８及び層間絶縁膜１１が除去され、多結晶半導体薄膜５が露出している。本実施の形態では、コンタクトホール１５のエッチングは、ＣＨＦ３、Ｏ２とＡｒの混合ガスを用いたドライエッチング法により行った。以上の工程により、図６（ｅ）に示す構成となる。
次に、ソース・ドレイン電極及び配線を形成するための第２の導電膜を成膜する。第２の導電膜は、Ｍｏ、Ｃｒ、Ｗ、Ａｌ、Ｔａやこれらを主成分とする合金膜であればよい。また、これらを積層させた多層構造としてもよい。本実施の形態では、Ｍｏ／Ａｌ／Ｍｏの積層させた構造とし、膜厚はＡｌ膜が２００〜４００ｎｍ、Ａｌ下層及び上層のＭｏ膜が５０〜１５０ｎｍとした。これらは、ＤＣマグネトロンを用いたスパッタリング法により形成した。
次に、形成した第２の導電膜を公知の写真製版法を用いて所望の形状にパターニングして、ソース・ドレイン電極及び配線を形成する。本実施の形態では、ソース・ドレイン電極及び配線を形成するためのエッチングは、ＳＦ６とＯ２の混合ガス及びＣｌ２とＡｒの混合ガスを用いたドライエッチング法により行った。以上の工程により、ソース領域１６では、多結晶半導体薄膜５に接続されるソース電極１３が形成される。また、ドレイン領域１７では、多結晶半導体薄膜５に接続されるドレイン電極１４が形成される。これにより、図６（ｆ）に示す構成となる。
これらの一連の工程を経ることで、ＴＦＴ１０８を製造することができる。また、本実施の形態によって、製造されたＴＦＴ１０８は、ほぼ等間隔の格子状の整列された結晶粒６を有する多結晶半導体薄膜５が用いられている。つまり、ほぼ同じ大きさの結晶粒６が整列して配置された構成となっている。このようにして、作製されたＴＦＴ１０８のチャネル内に存在する結晶粒６のサイズや数を均一にすることが可能となる。このため、従来チャネル内の結晶粒６の不均一が要因で発生するＴＦＴ特性のばらつきを低減することができる。さらに、結晶サイズをレーザー発振波長の略半分の大きさにしているため、外部から印加した電界によって加速されたキャリアの衝突電離が発生しにくい。従って、ゲート絶縁膜８中への電子注入が軽減され、ＴＦＴ１０８の信頼性が向上する。さらに、多結晶半導体薄膜５の底部に蓄積される正孔が軽減されるため、ＴＦＴ１０８のソース・ドレイン耐圧が向上する。さらに、多結晶半導体薄膜５の表面粗さが小さいため、ゲート絶縁膜８破壊による初期故障が低減されるという効果を奏する。そして、ＩｄＶｄ特性の飽和特性が良好であり、かつ高い信頼性を有するＴＦＴを得ることができる。
ＴＦＴアレイ基板の構成を示す平面模式図である。 実施の形態にかかる半導体薄膜の製造方法を示す断面模式図である。 実施の形態にかかる半導体薄膜を示す平面模式図である。 実施の形態にかかるレーザーアニール装置の構成を示す模式図である。 実施の形態にかかるＴＦＴの構造を示す平面模式図である。 実施の形態にかかるＴＦＴの製造方法を示す断面模式図である。
符号の説明
１ 絶縁性基板、２ ＳｉＮ膜、３ ＳｉＯ２膜、４ 非晶質半導体薄膜、
５ 多結晶半導体薄膜、６ 結晶粒、７ 結晶粒界、８ ゲート絶縁膜、
９ 第１の導電膜、１０ ゲート電極、１１ 層間絶縁膜、１２レーザー光、
１３ ソース電極、１４ ドレイン電極、１５ コンタクトホール、１６ ソース領域、
１７ ドレイン領域、１８ チャネル領域、１９ λ／4波長板、
２０ レーザー光発振器、２１ ステージ、２２ ビーム成形光学系、２３ ミラー、
２４ 駆動モーター、２５ 制御部、
１００ ＴＦＴアレイ基板、１０１ 表示領域、１０２ 額縁領域、
１０３ 走査信号駆動回路、１０４ 表示信号駆動回路、１０５ 画素、
１０６ 外部配線、１０７ 外部配線、１０８ ＴＦＴ、１０９ ゲート信号線、
１１０ ソース信号線

Claims (9)

  1. 基板上に非晶質半導体薄膜を形成する工程と、
    前記非晶質半導体薄膜にレーザー光を照射することにより、格子状に整列した結晶粒を有する多結晶化された半導体薄膜を形成する工程とを備え、
    前記結晶粒の大きさは、照射する前記レーザー光の発振波長の略半分となる半導体薄膜の製造方法。
  2. 前記レーザー光がＮｄ：ＹＡＧレーザーの第２高調波である請求項１に記載の半導体薄膜の製造方法。
  3. 前記多結晶化された半導体薄膜の表面粗さにおける平均粗さＲａが３ｎｍ以下である請求項１又は２に記載の半導体薄膜の製造方法。
  4. 前記多結晶化された半導体薄膜がポリシリコン膜から形成される請求項１乃至３のいずれかに記載の半導体薄膜の製造方法。
  5. 前記結晶粒の配列方向がレーザー照射走査方向と垂直である請求項１乃至４のいずれかに記載の半導体薄膜の製造方法。
  6. 前記レーザー光の偏光が円偏光となっている請求項１乃至５のいずれかに記載の半導体薄膜の製造方法。
  7. 請求項１乃至６のいずれかに記載の半導体薄膜の製造方法を有する薄膜トランジスタの製造方法。
  8. 前記半導体薄膜のチャネルの向きが、前記格子状に整列した結晶粒とほぼ同じ方向に配置されている請求項７に記載の薄膜トランジスタの製造方法。
  9. 非晶質の半導体薄膜にレーザー光を照射することにより多結晶化された半導体薄膜の製造装置であって、
    照射される前記レーザー光に円偏光を生じさせる円偏光手段と、
    前記非晶質の半導体薄膜上から前記レーザー光を照射する照射手段とを備え、
    結晶粒が格子状に整列し、
    前記結晶粒の大きさが前記レーザー光の発振波長の略半分となる半導体薄膜の製造装置。
JP2006231054A 2006-08-28 2006-08-28 半導体薄膜の製造方法、薄膜トランジスタの製造方法、及び半導体薄膜の製造装置 Active JP5090690B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2006231054A JP5090690B2 (ja) 2006-08-28 2006-08-28 半導体薄膜の製造方法、薄膜トランジスタの製造方法、及び半導体薄膜の製造装置
TW096125377A TW200814163A (en) 2006-08-28 2007-07-12 Semiconductor thin film, thin film transistor, method of manufacturing the semiconductor thin film, method of manufacturing the thin film transistor, and manufacturing device of semiconductor thin film
US11/836,312 US7732815B2 (en) 2006-08-28 2007-08-09 Semiconductor thin film, thin film transistor, method of manufacturing the semiconductor thin film, method of manufacturing the thin film transistor, and manufacturing device of semiconductor thin film
KR1020070084821A KR100915160B1 (ko) 2006-08-28 2007-08-23 반도체 박막, 박막 트랜지스터, 그것들의 제조 방법 및반도체 박막의 제조 장치
CN200710148148XA CN101136429B (zh) 2006-08-28 2007-08-28 半导体薄膜、薄膜晶体管、其制造方法以及半导体薄膜的制造装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006231054A JP5090690B2 (ja) 2006-08-28 2006-08-28 半導体薄膜の製造方法、薄膜トランジスタの製造方法、及び半導体薄膜の製造装置

Publications (2)

Publication Number Publication Date
JP2008053642A JP2008053642A (ja) 2008-03-06
JP5090690B2 true JP5090690B2 (ja) 2012-12-05

Family

ID=39112522

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006231054A Active JP5090690B2 (ja) 2006-08-28 2006-08-28 半導体薄膜の製造方法、薄膜トランジスタの製造方法、及び半導体薄膜の製造装置

Country Status (5)

Country Link
US (1) US7732815B2 (ja)
JP (1) JP5090690B2 (ja)
KR (1) KR100915160B1 (ja)
CN (1) CN101136429B (ja)
TW (1) TW200814163A (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5041255B2 (ja) * 2007-04-18 2012-10-03 三菱電機株式会社 半導体薄膜の製造方法
JP2012043819A (ja) * 2008-08-29 2012-03-01 Ulvac Japan Ltd 薄膜トランジスタの製造方法及び薄膜トランジスタ
TWM421516U (en) 2011-07-05 2012-01-21 Chunghwa Picture Tubes Ltd Top-gate type transistor array substrate

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4026191B2 (ja) * 1996-05-22 2007-12-26 ソニー株式会社 シリコン単結晶粒子群の形成方法及びフラッシュメモリセルの製造方法
KR100706136B1 (ko) 1999-06-28 2007-04-11 가부시키가이샤 히타치세이사쿠쇼 다결정 반도체 박막 기판, 그 제조 방법, 반도체 장치 및전자 장치
JP3460678B2 (ja) * 2000-06-02 2003-10-27 松下電器産業株式会社 レーザ加工方法および加工装置
JP2002158184A (ja) * 2000-11-16 2002-05-31 Mitsubishi Electric Corp レーザ熱処理用のレーザ光学系
JP4987198B2 (ja) 2001-04-23 2012-07-25 株式会社ジャパンディスプレイセントラル 多結晶シリコン薄膜トランジスタの製造方法
JP2003001470A (ja) * 2001-06-22 2003-01-08 Canon Inc レーザ加工装置およびレーザ加工方法
JP4100962B2 (ja) * 2002-05-30 2008-06-11 三菱電機株式会社 半導体装置の製造方法
JP2004265897A (ja) * 2003-01-20 2004-09-24 Sharp Corp 結晶化半導体素子およびその製造方法ならびに結晶化装置
US7247527B2 (en) * 2003-07-31 2007-07-24 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device, and laser irradiation apparatus
US7358165B2 (en) * 2003-07-31 2008-04-15 Semiconductor Energy Laboratory Co., Ltd Semiconductor device and method for manufacturing semiconductor device
JP4624023B2 (ja) * 2003-07-31 2011-02-02 株式会社半導体エネルギー研究所 半導体装置、及びその作製方法
JP4602023B2 (ja) * 2003-07-31 2010-12-22 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2005079497A (ja) * 2003-09-03 2005-03-24 Toshiba Corp レーザ加工方法と加工装置および表示装置の製造方法と表示装置
JP2005166768A (ja) * 2003-12-01 2005-06-23 Advanced Display Inc レーザーアニール装置及び薄膜トランジスタ製造方法
US7341907B2 (en) * 2005-04-05 2008-03-11 Applied Materials, Inc. Single wafer thermal CVD processes for hemispherical grained silicon and nano-crystalline grain-sized polysilicon

Also Published As

Publication number Publication date
US20080048187A1 (en) 2008-02-28
CN101136429B (zh) 2013-03-27
US7732815B2 (en) 2010-06-08
TW200814163A (en) 2008-03-16
JP2008053642A (ja) 2008-03-06
CN101136429A (zh) 2008-03-05
KR20080019548A (ko) 2008-03-04
KR100915160B1 (ko) 2009-09-03

Similar Documents

Publication Publication Date Title
US7666769B2 (en) Method for fabricating image display device
US8021937B2 (en) Array substrate including thin film transistor and method of fabricating the same
US7358165B2 (en) Semiconductor device and method for manufacturing semiconductor device
JP5416881B2 (ja) 半導体装置の作製方法
JP4923069B2 (ja) 薄膜トランジスタ基板、及び半導体装置
JP2011253921A (ja) アクティブマトリックス基板及び液晶装置
JP4646368B2 (ja) 液晶表示装置の作製方法
JP5277020B2 (ja) 表示装置
JP4282985B2 (ja) 表示装置の作製方法
JP5090690B2 (ja) 半導体薄膜の製造方法、薄膜トランジスタの製造方法、及び半導体薄膜の製造装置
JP2011165717A (ja) 表示装置及び表示装置の製造方法
US7923725B2 (en) Semiconductor device and a method of manufacturing the same
JP5032077B2 (ja) 表示装置及びその製造方法
JP4907063B2 (ja) 半導体装置の作製方法
JP2009117709A (ja) 半導体薄膜、薄膜トランジスタアレイ基板、及びそれらの製造方法、並びに、半導体薄膜の製造装置
JP2009147232A (ja) 半導体装置の製造方法及び半導体製造装置
KR100430234B1 (ko) 유기 전계발광 표시장치의 박막 트랜지스터 형성방법
JP2009224396A (ja) 薄膜トランジスタ基板、およびその製造方法、並びに表示装置
JP2009283522A (ja) Ｔｆｔの製造方法及びｔｆｔ
JP2005347764A (ja) 画像表示装置の製造方法
JP2008112807A (ja) Ｔｆｔ基板の製造方法、及びこれを用いた表示装置の製造方法
JP2009267281A (ja) 半導体装置およびその製造方法
JP2008263059A (ja) 半導体装置、その製造方法、及び表示装置
JP2008135609A (ja) 半導体膜及び薄膜トランジスタ

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090728

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100716

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120629

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120710

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120822

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120911

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120913

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150921

Year of fee payment: 3

R151 Written notification of patent or utility model registration

Ref document number: 5090690

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150921

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250