JP2009283522A - Ｔｆｔの製造方法及びｔｆｔ - Google Patents

Abstract

【課題】生産性及びトランジスタ特性が向上するＴＦＴの製造方法及びＴＦＴを提供すること。
【解決手段】本発明にかかるＴＦＴの製造方法では、レーザー光１０を非晶質半導体膜に対して照射し、ゲート電極２によって反射させて再度非晶質半導体膜に照射する。これにより、ゲート絶縁膜３との界面部の非晶質半導体膜を結晶性を有する微結晶半導体膜４に変換する。そして、不純物濃度がゲート電極２とは反対側からゲート電極２側に向かって連続的に単調減少するように、微結晶半導体膜４に対して不純物元素１１を注入する。
【選択図】図３

Description

本発明は、ＴＦＴの製造方法及びＴＦＴに関する。

従来からの一般的な薄型パネルのひとつである液晶表示装置（以下、ＬＣＤ）は、低消費電力や小型軽量といったメリットを活かしてパーソナルコンピュータのモニターや携帯情報端末機器のモニターなどに広く用いられている。また近年ではブラウン管に代わってＴＶ用途としても広く用いられるようになった。さらに、ＬＣＤで問題となる視野角やコントラストの制限や、動画対応の高速応答への追従が困難といった問題点をクリアした自発光型の電界発光型ＥＬ表示装置も、次世代の薄型パネル用デバイスとして用いられるようになってきている。電界発光型ＥＬ表示装置は、ＥＬ素子のような発光体を画素表示部に用い、広視野角、高コントラスト、高速応答等、ＬＣＤにはない特徴を有する。

このような表示装置に用いられる薄膜トランジスタ（以下、ＴＦＴ）としては、半導体膜を用いたＭＩＳ構造が多用される。ＴＦＴには、逆スタガ型やトップゲート型といった種類がある。また、半導体膜にも非晶質半導体膜や多結晶半導体膜がある。これらは、表示装置の用途や性能により適宜選択される。非晶質半導体膜を用いてＴＦＴを形成する場合、トランジスタ特性のドレイン電流（オン電流）は小さいものの、基板上に形成するＴＦＴの特性ばらつきを小さく形成することが可能である。しかし、駆動条件によっては閾値電圧が変動するなど信頼性の点で問題がある。

一方、移動度の大きな結晶性を有する半導体膜を用いてＴＦＴを形成する場合、基板上に駆動回路を形成することができる。このため、単結晶半導体を用いた外付けのＩＣ点数を減らすことができる利点がある。多結晶半導体膜を用いたＴＦＴについては、例えば特許文献１、２に開示されている。多結晶半導体膜の作成方法としては、まず下地膜として形成された酸化珪素膜等の上層に非晶質半導体膜を形成する。その後、レーザー光を照射することにより、半導体膜を多結晶化する方法が知られている（例えば特許文献１参照）。このように、形成された多結晶半導体膜では、約０．２〜１．０μｍ程度のランダムな大きさを有する結晶が配列した構造をとる。このように様々な結晶粒径を有する多結晶半導体膜を用いて、ＴＦＴを形成する場合、ＴＦＴを配置する場所によってチャネル内に存在する結晶粒のサイズや数が異なる。これにより、トランジスタ特性が左右され、特性ばらつきを発生させる要因となっていた。このような特性ばらつきを有するＴＦＴを画素内や周辺駆動回路に使用した場合、各画素に書き込む電圧や電流にばらつきが発生する。これが表示ムラとなって視認されることとなり、表示特性を低下させる。

また、最近では、非晶質半導体膜や多結晶半導体膜の代わりに微結晶半導体膜をチャネルに使用する研究がなされている。これにより、上記のランダムなばらつきを有する結晶粒サイズを均一にし、トランジスタ特性ばらつきを低減するとともに、信頼性を向上させることができる。微結晶半導体膜の形成方法としては、プラズマＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法により堆積する方法が知られている（例えば特許文献３参照）。そして、このように形成された微結晶シリコンを半導体層に使用したトップゲート型のＴＦＴを作成している（例えば特許文献３参照）。

このような方法で形成した微結晶半導体膜を用いてＴＦＴを作製した場合には、チャネル内に存在する結晶粒のサイズや数を均一にすることが可能となる。これにより、ドレイン電流（オン電流）は多結晶シリコンを使用したＴＦＴより小さくなるものの、トランジスタ特性のばらつきを低減することができると考えられる。またチャネル領域を結晶性の半導体膜としていることで、非晶質半導体中の弱接合起因の信頼性低下を抑制することができると考えられる。
特開２００３−１７５０５号公報 特開平５−３３５５８０号公報 特開平８−９７４３６号公報

しかしながら、微結晶を半導体層に使用したトップゲート型ＴＦＴは、逆スタガ型ＴＦＴより製造工程が多く、製造コストが高いという欠点がある。そこで、微結晶を半導体層に使用した逆スタガ型ＴＦＴが開発されている。この微結晶半導体膜を用いた逆スタガ型ＴＦＴは、従来の非晶質半導体を半導体層に使用したＴＦＴの非晶質半導体を微結晶半導体に置き換えた構造をしている。このため、製造工程が従来の非晶質半導体ＴＦＴとほぼ同じであり、さらに既存の非晶質半導体ＴＦＴの製造工場を使用できる利点を有する。

しかし、従来のプラズマＣＶＤ法により形成される半導体膜は、膜の上方では微結晶もしくは微結晶と非晶質の混在状態となっているが、膜の初期層は非晶質となっている。従って、逆スタガ型の薄膜トランジスタ構造をとる場合は、チャネルとなるゲート絶縁膜近傍が非晶質半導体膜になってしまう。このため、トランジスタ特性が向上せず、また半導体層中の弱接合起因による閾値電圧シフトが発生し、ゲートドライバなどの周辺駆動回路が正常に動作しなくなる。

本発明は、上記の問題を鑑みるためになされたものであり、生産性及びトランジスタ特性が向上するＴＦＴの製造方法及びＴＦＴを提供することを目的とする。

本発明にかかるＴＦＴの製造方法は、絶縁性基板上に、反射性を有する材料によりゲート電極を形成する工程と、前記ゲート電極上に、ゲート絶縁膜を成膜する工程と、前記ゲート絶縁膜上に、非晶質半導体膜を成膜する工程と、レーザー光を前記非晶質半導体膜に対して照射し、前記ゲート電極によって反射させて再度前記非晶質半導体膜に照射することにより、前記ゲート絶縁膜との界面部の前記非晶質半導体膜を結晶性を有する半導体膜に変換する工程と、不純物濃度が前記ゲート電極とは反対側から前記ゲート電極側に向かって連続的に単調減少するように、前記半導体膜に対して不純物元素を注入する工程と、不純物元素を注入された前記半導体膜上に、ソース・ドレイン電極を形成する工程とを備える方法である。

本発明にかかるＴＦＴは、反射性を有する材料により形成されたゲート電極と、前記ゲート電極上に形成されたゲート絶縁膜と、前記ゲート絶縁膜上に形成され、前記ゲート絶縁膜との界面部が結晶化され、前記ゲート電極とは反対側から前記ゲート電極側に向かって、不純物濃度が連続的に単調減少するように不純物元素が注入された半導体膜と、前記半導体膜上に形成されたソース・ドレイン電極とを備えるものである。

本発明によれば、生産性及びトランジスタ特性が向上するＴＦＴの製造方法及びＴＦＴを提供することができる。

実施の形態．
始めに、図１を参照して、本実施の形態にかかる表示装置を構成するＴＦＴ基板について説明する。図１は、表示装置に用いられるＴＦＴ基板の構成を示す正面模式図である。以下、表示装置としては、アクティブマトリクス型の液晶表示装置を例として説明するが、あくまでも例示的なものである。もちろん、表示装置として、有機ＥＬ表示装置等の他の平面型表示装置（フラットパネルディスプレイ）等に用いることも可能である。

液晶表示装置は、ＴＦＴ基板１００を有している。ＴＦＴ基板１００は、例えば、薄膜トランジスタ（ＴＦＴ）１０８がアレイ状に配列したＴＦＴアレイ基板である。ＴＦＴ基板１００には、表示領域１０１と表示領域１０１を囲むように設けられた額縁領域１０２とが設けられている。この表示領域１０１には、複数のゲート配線（走査信号線）１１０、複数の保持容量配線（不図示）、及び複数のソース配線（表示信号線）１１１が形成されている。複数のゲート配線１１０及び複数の保持容量配線は、平行に設けられている。保持容量配線は、隣接するゲート配線１１０間にそれぞれ設けられている。すなわち、ゲート配線１１０と保持容量配線とは、交互に配置されている。そして、複数のソース配線１１１は平行に設けられている。ゲート配線１１０とソース配線１１１とは互いに交差するように形成されている。同様に、保持容量配線とソース配線１１１とは互いに交差するように形成されている。ゲート配線１１０とソース配線１１１とは直交している。同様に、保持容量配線とソース配線１１１とは直交している。そして、隣接するゲート配線１１０と隣接するソース配線１１１とで囲まれた領域が画素１０５となる。すなわち、保持容量配線は、画素１０５を横断するように形成されている。ＴＦＴ基板１００では、画素１０５がマトリクス状に配列される。

さらに、ＴＦＴ基板１００の額縁領域１０２には、走査信号駆動回路１０３と表示信号駆動回路１０４とが設けられている。ゲート配線１１０は、表示領域１０１から額縁領域１０２まで延設されている。そして、ゲート配線１１０は、ＴＦＴ基板１００の端部で、走査信号駆動回路１０３に接続される。ソース配線１１１も同様に表示領域１０１から額縁領域１０２まで延設されている。そして、ソース配線１１１は、ＴＦＴ基板１００の端部で、表示信号駆動回路１０４と接続される。走査信号駆動回路１０３の近傍には、外部配線１０６が接続されている。また、表示信号駆動回路１０４の近傍には、外部配線１０７が接続されている。外部配線１０６、１０７は、例えば、ＦＰＣ（Flexible Printed Circuit）などの配線基板である。

外部配線１０６、１０７を介して走査信号駆動回路１０３、及び表示信号駆動回路１０４に外部からの各種信号が供給される。走査信号駆動回路１０３は外部からの制御信号に基づいて、ゲート信号（走査信号）をゲート配線１１０に供給する。このゲート信号によって、ゲート配線１１０が順次選択されていく。表示信号駆動回路１０４は外部からの制御信号や、表示データに基づいて表示信号をソース配線１１１に供給する。これにより、表示データに応じた表示電圧を各画素１０５に供給することができる。なお、走査信号駆動回路１０３と表示信号駆動回路１０４は、ＴＦＴ基板１００上に配置される構成に限られるものではない。例えば、ＴＣＰ（Tape Carrier Package）により駆動回路を接続してもよい。

画素１０５内には、少なくとも１つのＴＦＴ１０８と、ＴＦＴ１０８と接続された保持容量１０９とが形成されている。ＴＦＴ１０８はソース配線１１１とゲート配線１１０の交差点近傍に配置される。例えば、このＴＦＴ１０８が画素電極に表示電圧を供給するためのスイッチング素子となる。ＴＦＴ１０８のゲート電極はゲート配線１１０に接続され、ゲート端子から入力されるゲート信号によってＴＦＴ１０８のＯＮとＯＦＦを制御している。ＴＦＴ１０８のソース電極はソース配線１１１に接続されている。ゲート電極に電圧が印加され、ＴＦＴ１０８がＯＮされると、ソース配線１１１から電流が流れるようになる。これにより、ソース配線１１１から、ＴＦＴ１０８のドレイン電極に接続された画素電極に表示電圧が印加される。そして、画素電極と、対向電極との間に、表示電圧に応じた電界が生じる。

一方、保持容量１０９は、ＴＦＴ１０８だけでなく、保持容量配線を介して対向電極とも電気的に接続されている。従って、保持容量１０９は、画素電極と対向電極との間の容量と並列接続されていることになる。保持容量１０９は、対向配置される電極間に誘電体絶縁膜を形成して構成される。そして、保持容量１０９によって画素電極に印加される電圧を一定時間保持することができる。ＴＦＴ基板１００の表面には、配向膜（不図示）が形成される。ＴＦＴ基板１００は、以上のように構成される。

さらに、液晶表示装置の場合、ＴＦＴ基板１００には、対向基板が対向して配置されている。対向基板は、例えばカラーフィルタ基板であり、視認側に配置される。対向基板には、カラーフィルタ、ブラックマトリクス（ＢＭ）、対向電極、及び配向膜等が形成されている。なお、例えば、ＩＰＳ方式の液晶表示装置の場合、対向電極は、ＴＦＴ基板１００側に配置される。そして、ＴＦＴ基板１００と対向基板との間に液晶層が挟持される。すなわち、ＴＦＴ基板１００と対向基板との間には液晶が注入されている。さらに、ＴＦＴ基板１００と対向基板との外側の面には、偏光板、及び位相差板等などが設けられる。また、以上のように構成された液晶表示パネルの反視認側には、バックライトユニット等が配設される。

画素電極と対向電極との間の電界によって、液晶が駆動される。すなわち、基板間の液晶の配向方向が変化する。これにより、液晶層を通過する光の偏光状態が変化する。すなわち、偏光板を通過して直線偏光となった光は液晶層によって、偏光状態が変化する。具体的には、バックライトユニットからの光及び外部から入射した外光は、ＴＦＴ基板１００側の偏光板によって直線偏光になる。そして、この直線偏光が液晶層を通過することによって、偏光状態が変化する。

従って、偏光状態によって、対向基板側の偏光板を通過する光量が変化する。すなわち、バックライトユニットから液晶表示パネルを透過する透過光のうち、視認側の偏光板を通過する光の光量が変化する。液晶の配向方向は、印加される表示電圧によって変化する。従って、表示電圧を制御することによって、視認側の偏光板を通過する光量を変化させることができる。すなわち、画素毎に表示電圧を変えることによって、所望の画像を表示することができる。また、ＴＦＴ基板１００上に形成された素子面積が小さいほど、バックライトユニットからの光を透過することができる。このため、輝度が高く、またバックライトユニットの光量を低減することができ、消費電力の低減にもつながる。なお、これら一連の動作で、保持容量１０９においては画素電極と対向電極との間の電界と並列に電界を形成させることにより、表示電圧の保持に寄与する。

次に、図２を参照して、ＴＦＴ基板１００の表示領域に設けられた画素スイッチング用のＴＦＴ１０８の構成について説明する。図２は、本実施の形態にかかる表示装置における画素スイッチング用のＴＦＴ１０８の構成を示す断面模式図である。ここでは、逆スタガ型の微結晶シリコンＴＦＴ（μｃ−Ｓｉ ＴＦＴ）の構成について説明する。

絶縁性基板１上に、ゲート電極２が形成される。ゲート電極２には、ゲート配線１１０を介してゲート信号が入力され、ＴＦＴ１０８のＯＮとＯＦＦとを制御している。また、絶縁性基板１としては、ガラスや石英基板等の透明絶縁性基板を用いることができる。ゲート電極２としては、高反射率を有する材料が用いられる。具体的には、Ａｌを主成分とした金属膜（合金膜）を用いることができる。そして、ゲート電極２を覆うように、ゲート絶縁膜３が形成される。ゲート絶縁膜３としては、透過性の無機絶縁膜であるシリコン窒化膜（ＳｉＮ膜）、シリコン酸化膜（ＳｉＯ膜）が順次積層された積層膜を用いる。そして、ゲート絶縁膜３上に、結晶性を有する半導体膜としての微結晶半導体膜４が形成される。具体的には、ゲート絶縁膜３のＳｉＯ膜と微結晶半導体膜４とが接する。また、ゲート電極２と微結晶半導体膜４とがゲート絶縁膜５を介して対向配置される。微結晶半導体膜４としては、微結晶シリコン（μｃ−Ｓｉ）膜を用いることができる。

微結晶半導体膜４には、不純物元素が注入されている。また、微結晶半導体膜４における不純物濃度は、ゲート電極２とは反対側からゲート電極２側に向かって、連続的に単調減少している。換言すると、不純物濃度は、後述するソース・ドレイン電極５、６との界面が最も高く、ゲート絶縁膜３に向かうにつれて連続的に単調減少する。すなわち、微結晶半導体膜４の厚み方向（深さ方向）に濃度勾配を有する。また、ゲート電極２上において、微結晶半導体膜４の中央部は、膜厚が薄くなっている。すなわち、この中央部では、高濃度に不純物元素が注入された微結晶半導体膜４上層が除去され、チャネル領域４ｂとなる。また、チャネル領域４ｂを挟んで、ソース・ドレイン領域４ａ、４ｃが対向配置される。すなわち、ソース・ドレイン領域４ａ、４ｃは、微結晶半導体膜４の両端に形成される。ソース・ドレイン領域４ａ、４ｃは、不純物元素を含む導電性領域である。

このように、微結晶半導体膜４は、ＴＦＴ１０８において、ソース領域４ａ、ドレイン領域４ｃ、及びチャネル領域４ｂを有する。ソース・ドレイン領域４ａ、４ｃは、チャネル領域４ｂより低抵抗となっている。ここで、チャネル領域４ｂとは、ゲート電極２にゲート電圧を印加した際に、チャネルが形成される領域を示す。これにより、ゲート電極２にゲート電圧を印加すると、チャネル領域４ｂのゲート絶縁膜３近傍には、チャネルが形成される。そして、ソース領域４ａとドレイン領域４ｃとの間に所定の電圧を与えた状態でゲート電圧を印加すると、ソース領域４ａとドレイン領域４ｃの間にはゲート電圧に応じたドレイン電流が流れる。

そして、微結晶半導体膜４上にソース・ドレイン電極５、６が形成される。微結晶半導体膜４とソース・ドレイン電極５、６とは接している。具体的には、微結晶半導体膜４のソース領域４ａ上に、ソース電極５が形成される。そして、微結晶半導体膜４のドレイン領域４ｃ上に、ドレイン電極６が形成される。ソース電極５には、ソース配線１１１を介して表示信号が供給される。ここで、ソース電極５は、ソース配線１１１と一体となって形成されてもよい。そして、ドレイン電極６及びソース電極５を介してＴＦＴ１０８のソース−ドレイン電圧が印加される。

そして、ソース電極５とドレイン電極６を覆うように、層間絶縁膜７が形成される。ドレイン電極６上の層間絶縁膜７には、コンタクトホール８が形成される。層間絶縁膜７上には、画素電極９が形成される。画素電極９は、コンタクトホール８に充填され、ドレイン電極６と接続される。すなわち、コンタクトホール８を介して、画素電極９とドレイン電極６とが電気的に接続される。そして、画素電極９によって、液晶や自発光材料等の電気光学材料（不図示）に電圧が印加されることにより表示が行われる。本実施の形態にかかるＴＦＴ基板１００のＴＦＴ１０８は、以上のような構成である。

本実施の形態にかかるＴＦＴ１０８には、結晶性を有する微結晶半導体膜４が形成される。具体的には、微結晶半導体膜４は、チャネルとなる、ゲート絶縁膜３との界面部が結晶化されている。このため、ドレイン電流が高く、信頼性の良好なＴＦＴ１０８が得られる。また、微結晶半導体膜４を用いているため、チャネル内に存在する結晶粒のサイズや数を均一にすることができる。そして、トランジスタ特性のばらつきを抑えることができる。さらに、微結晶半導体膜４は、ソース・ドレイン電極５、６との界面に高濃度の不純物元素を含む。このため、良好なオーミックコンタクト特性が得られる。また、微結晶半導体膜４は、厚み方向に連続的に単調減少する不純物元素濃度を有する。すなわち、急峻な濃度変化は発生しないため、電界集中が抑制され、信頼性を向上することができる。

次に、図３を参照して、本実施の形態におけるＴＦＴ１０８の製造方法について説明する。図３は、本実施の形態にかかるＴＦＴ１０８の製造方法を示す断面模式図である。

まず、ガラス基板や石英基板などの光透過性を有する絶縁性基板１上に、ＤＣマグネトロンスパッタ法を用いて、反射性を有する導電膜を成膜する。本実施の形態においては、絶縁性基板１としては、無アルカリガラス基板を用いる。また、導電膜としては、アルミニウムを主成分とする金属膜（合金膜）を用いる。本実施の形態では、導電膜として、アルミニウムにニッケルとネオジムを所定量添加した合金膜を用いる。これにより、耐熱性が向上し、後に照射されるレーザー光による変形等のダメージを軽減することができる。そして、この合金膜をおよそ２００ｎｍの膜厚に成膜する。

そして、導電膜上に、感光性樹脂であるフォトレジストをスピンコートによって塗布し、塗布したレジストを露光、現像する従前の写真製版法を行う。これにより、所望の形状にフォトレジストがパターニングされる。その後、フォトレジストをマスクとして、導電膜をウェットエッチングし、所望の形状にパターニングする。その後、フォトレジストパターンを除去する。これにより、ゲート電極２が形成される。本実施の形態では、ウェットエッチングのエッチング液として、リン酸を主成分とする薬液を用いる。なお、ゲート電極２の端面はテーパー形状とすることが望ましい。テーパー形状とすることにより、後に成膜するゲート絶縁膜３の被覆性が向上する。そして、絶縁膜耐圧が向上するという効果を奏する。以上の工程により、図３（ａ）に示す構成となる。

次に、形成したゲート電極２の上に、プラズマＣＶＤ法を用いてゲート絶縁膜３を成膜する。また、ゲート絶縁膜３としては、後述するレーザー光１０が透過する材料を用いる。本実施の形態では、ゲート絶縁膜３として、窒化シリコン膜（ＳｉＮ膜）、酸化シリコン膜（ＳｉＯ膜）が順次積層された積層膜を用いる。具体的には、まず、ＳｉＮ膜をおよそ３００ｎｍの膜厚に成膜する。そして、ＳｉＮ膜上に、ＳｉＯ膜をおよそ１００ｎｍの膜厚に成膜する。なお、ゲート絶縁膜３の膜厚は上記膜厚に限るものではなく、絶縁耐圧や絶縁膜容量などを勘案して決定すればよい。また、後に成膜される半導体膜との界面をＳｉＯ膜としているため、界面への電荷蓄積が低減され、閾値電圧の変動を抑制することができる。

その後、ゲート絶縁膜３の上に、非晶質半導体膜をプラズマＣＶＤ法により成膜する。本実施の形態では、非晶質半導体膜として非晶質シリコン（ａ−Ｓｉ）膜を用いる。そして、ａ−Ｓｉ膜をおよそ１５０ｎｍの膜厚に成膜する。プラズマＣＶＤ法にて成膜した非晶質半導体膜は、膜中に水素が多量に含有される。このため、この水素を低減するための処理として、高温中でアニールしておくことが好ましい。本実施の形態では窒素雰囲気の低真空状態で保持したチャンバ内を４００℃に加熱し、非晶質半導体膜を成膜した基板を３０分間保持する。このような処理を行っておくことにより、非晶質膜を結晶化する際の温度上昇に伴う水素の急激な脱離による半導体膜表面の荒れを抑制することが可能となる。

次に、非晶質半導体膜に対して窒素などの不活性ガスを吹き付けて、非晶質半導体膜の表面の酸素濃度を低下させる。この状態でレーザー光１０を非晶質半導体膜に照射する。レーザー光１０は、非晶質半導体膜のゲート電極２とは反対側から照射される。この際、レーザー光１０は所定の光学系を通して線状のビーム形状に成型された後、非晶質半導体膜に照射される。そして、非晶質半導体膜に対して１回の走査を行うことにより、非晶質半導体膜は溶融し、結晶性を有する微結晶半導体膜４となる。レーザー光１０としては、パルスレーザー光を用いる。また、レーザー光１０としては、固体を動作媒質とする固体レーザー光を用いる。本実施の形態では、レーザー光１０として、ＹＡＧレーザーの第２高調波（発振波長：５３２ｎｍ）を用いる。以降、ＹＡＧレーザーの第２高調波をＹＡＧ−２ωレーザーと称す。また、ビーム形状は、およそ３０μｍ×２００ｍｍの線状ビーム形状とし、照射エネルギーを２５０ｍＪ／ｃｍ^２とする。そして、線状ビームの長方向に対して垂直に、送りピッチ２μｍとして、非晶質半導体薄膜の上を走査する。

ここで、発振波長５３２ｎｍのレーザー光１０のａ−Ｓｉ膜（非晶質半導体薄膜）への侵入長は約１μｍである。また、レーザー光１０の侵入長は、非晶質半導体薄膜の膜厚よりも十分に大きくなっている。本実施の形態では、非晶質半導体薄膜を１５０ｎｍの膜厚で成膜するので、レーザー光１０は非晶質半導体薄膜の底部にまで到達する。具体的には、レーザー光１０は、非晶質半導体薄膜とゲート絶縁膜３との界面にまで到達する。さらに、レーザー光１０は、ゲート絶縁膜３を透過して、高い反射特性を有するゲート電極２によって反射される。そして、反射したレーザー光１０は、ゲート電極２上の非晶質半導体薄膜に再度照射される。すなわち、ゲート電極２が配置された領域上の非晶質半導体薄膜底部への照射量が、ゲート電極２が配置されない領域上の非晶質半導体薄膜への照射量より大きくなる。このため、ゲート電極２を配置された領域上では、ゲート電極２を配置しない領域上よりも確実に非晶質半導体薄膜の底部まで結晶化することが容易となる。すなわち、チャネル領域４ｂとなる非晶質半導体薄膜の底部は、結晶性が高くなる。また、ゲート電極２が配置されない領域では、レーザー光１０は、ほとんど反射されない。このため、ソース・ドレイン領域４ａ、４ｃとなる非晶質半導体薄膜には、反射されたレーザー光１０が再度照射されない。

したがって、レーザー光１０の照射パワー密度を小さくしても、ゲート電極２上の非晶質半導体薄膜は全体が溶融する。このため、ゲート絶縁膜３界面まで非晶質半導体薄膜の残存をなくすことができる。すなわち、ゲート絶縁膜３との界面部を含め非晶質半導体膜全体を結晶性を有する半導体膜（微結晶半導体膜４）に変換することができる。また、半導体膜の溶融にゲート電極２からの反射成分も活用しているので、従来よりもレーザー光１０の照射パワー密度を下げることができ、エネルギーの省電力化ができる。半導体膜全体を結晶化しているので、ドレイン電流の高い、信頼性の優れたＴＦＴ１０８を得ることができる。一方、発振波長３０８ｎｍのエキシマレーザー光では、非晶質半導体薄膜への侵入長が非常に浅く、非晶質半導体薄膜全体を溶融することが困難である。このため、チャネルとなるゲート絶縁膜３界面付近では非晶質膜が残存し、良好な特性を得ることは難しい。以上の工程により、図３（ｂ）に示す構成となる。

次に、イオンドーピング法によって、形成した微結晶半導体膜４に不純物元素１１を注入する。これにより、微結晶半導体膜４にオーミックコンタクト層であるｎ層を形成する。本実施の形態では、不純物元素として、リンイオンを用いる。そして微結晶半導体膜４に対して２段階のドーピングを行う。具体的には、まず加速電圧３ｋＶ、ドープ量３×１０^１５／ｃｍ^２でドーピングを行う。その後、加速電圧１０ｋＶ、ドープ量２×１０^１５／ｃｍ^２でドーピングを行う。このようなドーピングを行うことで、図４に示される不純物濃度プロファイルを得ることができる。図４において、縦軸が微結晶半導体膜４の深さ、横軸が微結晶半導体膜４中の不純物濃度を表す。すなわち、図４においては、縦軸の上端は、ソース・ドレイン電極５、６と微結晶半導体膜４との界面（ＳＤ／半導体膜界面２０）を示す。そして、縦軸の上端から下に向かうにつれて、ゲート絶縁膜３側の微結晶半導体膜４を示す。

図４に示されるように、ＳＤ／半導体膜界面２０では、不純物濃度が最も高くなっている。すなわち、微結晶半導体膜４は、ソース・ドレイン電極５、６とのコンタクト界面部において、不純物濃度が高くなっている。このため、良好なオーミックコンタクト特性が得られる。そして、ＳＤ／半導体膜界面２０から微結晶半導体膜４の深さが深くなるにつれて、不純物濃度が連続的に単調減少する。換言すると、ゲート電極２とは反対側からゲート電極２側に向かって、不純物濃度が連続的に単調減少する。すなわち、ＳＤ／半導体膜界面２０をピークにして、不純物濃度が徐々に減少する。このように、微結晶半導体膜４の深さ方向（厚み方向）に対して、急峻な濃度変化は発生しないため、電界集中が抑制され、信頼性を向上することが可能となる。以上の工程により、図３（ｃ）に示す構成となる。

次に、公知の写真製版法およびドライエッチング法を用いて、微結晶半導体膜４を所望のパターンに加工する。本実施の形態では、エッチングガスとして、ＣＦ_４とＯ_２の混合ガスを用いる。そして、フォトレジストを後退させながらエッチングを行うことにより、微結晶半導体膜４のパターン端部をテーパー形状とする。このように、テーパー形状とすることにより、後に成膜する金属膜の被覆性が向上する。そして、微結晶半導体膜４のパターン段差部による断線を抑制することができるという効果を奏する。

次に、微結晶半導体膜４上に、ソース・ドレイン電極５、６を形成するための金属膜をＤＣマグネトロンスパッタ法を用いて成膜する。本実施の形態では、金属膜として、Ｃｒ膜を用いる。そして、Ｃｒ膜をおよそ３００ｎｍの膜厚に成膜する。次に、公知の写真製版法およびウェットエッチング法により、金属膜を所望のパターンに加工する。ウェットエッチングに用いるエッチング液としては、過塩素酸と硝酸セリウムアンモニウムからなる薬液を用いる。

次に、微結晶半導体膜４のチャネルとなる面と対向する側の微結晶半導体膜４をドライエッチング法によりエッチングする。すなわち、バックチャネルエッチ（ＢＣＥ）を行う。具体的には、ソース・ドレイン電極５、６をマスクとして、微結晶半導体膜４のエッチングを行う。すなわち、ソース・ドレイン電極５、６の間の微結晶半導体膜４がエッチングされる。これにより、ゲート電極２上において、微結晶半導体膜４の厚み方向における一部が除去される。本実施の形態では、微結晶半導体膜４のエッチング量をおよそ８０ｎｍとする。すなわち、微結晶半導体膜４はおよそ１５０ｎｍの膜厚に成膜していたので、チャネル領域４ｂの微結晶半導体膜４の膜厚はおよそ７０ｎｍとなる。つまり、チャネル領域４ｂでは、微結晶半導体膜４表面に不純物元素を注入して低抵抗化した層は、ほぼ完全に除去するようにエッチングされる。このように、チャネル領域４ｂには、ｎ層がほぼ完全に除去される。

具体的には、図４に示されるＢＣＥ掘り込み深さ２１までエッチングする。すなわち、チャネル領域４ｂには、不純物元素がほとんど存在しない。このため、チャネル領域４ｂの背面側を流れる電流は抑制され、したがってリーク電流を低減することができる。また、ソース・ドレイン電極５、６下層の微結晶半導体膜４は、エッチングされない。このため、この領域では、微結晶半導体膜４表面に不純物元素が高濃度で導入されている。これにより、ｎ層を有するソース・ドレイン領域４ａ、４ｃが形成される。また、ソース・ドレイン電極５、６をエッチングマスクとして使用しているため、写真製版工程を増加させることはなく、生産工程を簡略化することができる。このため、写真製版工程で消費されるレジストなどの材料を減量化することができる。以上の工程により、ソース領域４ａ、チャネル領域４ｂ、ドレイン領域４ｃが形成され、図３（ｄ）に示す構成となる。

その後、プラズマＣＶＤ法を用いて、ソース・ドレイン電極５、６を覆うように層間絶縁膜７を成膜する。本実施の形態においては、層間絶縁膜７として、ＳｉＮ膜を用いる。そして、ＳｉＮ膜をおよそ３００ｎｍの膜厚に成膜する。そして、公知の写真製版法およびドライエッチング法を用いて、層間絶縁膜７を所望のパターンに加工する。これにより、ドレイン電極６上の層間絶縁膜７を除去して、コンタクトホール８を形成する。すなわち、コンタクトホール８では、ドレイン電極６が露出する。以上の工程により、図３（ｅ）に示す構成となる。

次に、層間絶縁膜７上に、画素電極９を形成するため、ＩＴＯやＩＺＯなどの透明性を有する導電膜を成膜する。本実施の形態においては、ＤＣマグネトロンを用いたスパッタリング法により、加工性に優れた非晶質の透明導電膜を成膜する。なお、ここでは、Ａｒガス、Ｏ_２ガス、Ｈ_２Ｏガスを混合したガスを用いる。そして、公知の写真製版法により所望の形状にパターニングして画素電極９を形成する。ここで、画素電極９はコンタクトホール８を介して、ドレイン電極６と接続するようにパターニングされる。本実施の形態では、導電膜のエッチングは、シュウ酸を主成分とする薬液を用いたウェットエッチング法によって行う。この後は、不要なレジストを除去後に、アニールを行う。これにより、非晶質性透明導電膜からなる画素電極９を結晶化させる。そして、図３（ｆ）に示されるように、ＴＦＴ基板１００のＴＦＴ１０８が完成する。

本実施の形態においては、反射特性の高いアルミニウムを主成分とする膜によりゲート電極２を形成する。そして、非晶質半導体膜を結晶性を有する微結晶半導体膜４へ変換するためのレーザー光１０として、ＹＡＧ−２ωレーザーを用いる。レーザー光１０が非晶質半導体膜に照射され、下層のゲート電極２によってレーザー光１０が反射される。これにより、半導体膜の全体が微結晶構造となる。すなわち、半導体膜中、特にゲート絶縁膜３と微結晶半導体膜４の界面付近にも非晶質半導体膜の残存を抑制している。

そして、この微結晶半導体膜４を用いて作製した逆スタガ型ＴＦＴは、ドレイン電流が高く、信頼性特性が向上する。また、結晶を微結晶にするため、チャネル内に存在する結晶粒のサイズや数を均一にすることが可能となる。これにより、トランジスタ特性のばらつきを低減することができる。さらに、ソース・ドレイン電極５、６とのコンタクト界面付近において、微結晶半導体膜４は、不純物濃度が高くなっている。このため、ソース・ドレイン電極５、６と微結晶半導体膜４との電気的コンタクト性が良好となっている。また、特許文献２に示されたような従来の半導体膜では、不純物濃度のピークが半導体膜の上層部にある。これに対して、本実施の形態では、微結晶半導体膜４とソース・ドレイン電極５、６との界面において、不純物元素が最も高くなっている。そして、ソース・ドレイン電極５、６との界面からゲート絶縁膜３側に向けて、微結晶半導体膜４の不純物濃度が単調減少している。このため、従来と比較して、さらに良好な、ソース・ドレイン電極５、６と微結晶半導体膜４との電気的コンタクト特性を有する。

また、ソース・ドレイン電極５、６とのコンタクト界面からゲート絶縁膜３界面に向かって、不純物濃度に連続的な勾配を持たせている。従って、急峻な濃度変化を抑制した所謂ＬＤＤ構造が形成されているため、信頼性が向上するという効果を奏する。したがって、素子信頼性が必要となる駆動回路を同一基板上に構成することができる。すなわち、外部ＩＣ点数を減らしてコスト削減を図るとともに、外部ＩＣ点数を減らすことによる資源削減を達成した半導体装置を得ることが可能となる。

また、上記のように、微結晶半導体膜４の下層においても、非晶質半導体膜の残存が抑制される。このため、ゲート電圧が印加された際、チャネルが形成される部分に、非晶質半導体膜がほとんど存在しない。このため、上記のように、逆スタガ型とした場合でも、トランジスタ特性が低下せず、半導体膜中の弱接合起因による閾値電圧シフトが抑制される。また、逆スタガ型（ボトムゲート型）は、トップゲート型と比較して製造工程が少ないため、逆スタガ型とすることにより生産性が向上する。また、本実施の形態では、微結晶半導体膜４上層を除去することにより、チャネル領域４ｂを形成している。このように、バックチャネルエッチ型を採用することにより、例えばエッチストッパ型と比較して、生産性が向上する。

なお、本実施の形態では、ゲート電極２として、Ａｌを主成分とする膜を用いたが、これに限られない。Ａｇ等の反射性を有する材料であれば、ゲート電極２として用いることができる。

実施の形態にかかる表示装置に用いられるＴＦＴ基板の構成を示す正面模式図である。 実施の形態にかかるＴＦＴの構成を示す断面模式図である。 実施の形態にかかるＴＦＴの製造方法を示す断面模式図である。 実施の形態にかかる半導体膜の不純物濃度プロファイルを示すグラフである。

符号の説明

１ 絶縁性基板、２ ゲート電極、３ ゲート絶縁膜、４ 微結晶半導体膜、
４ａ ソース領域、４ｂ チャネル領域、４ｃ ドレイン領域、５ ソース電極、
６ ドレイン電極、７ 層間絶縁膜、８ コンタクトホール、９ 画素電極、
１０ レーザー光、１１ 不純物元素、
２０ ＳＤ／半導体膜界面、２１ ＢＣＥ掘り込み深さ、
１００ ＴＦＴ基板、１０１ 表示領域、１０２ 額縁領域、
１０３ 走査信号駆動回路、１０４ 表示信号駆動回路、１０５ 画素、
１０６ 外部配線、１０７ 外部配線、１０８ ＴＦＴ、１０９ 保持容量、
１１０ ゲート配線、１１１ ソース配線

Claims (9)

1. 絶縁性基板上に、反射性を有する材料によりゲート電極を形成する工程と、
   前記ゲート電極上に、ゲート絶縁膜を成膜する工程と、
   前記ゲート絶縁膜上に、非晶質半導体膜を成膜する工程と、
   レーザー光を前記非晶質半導体膜に対して照射し、前記ゲート電極によって反射させて再度前記非晶質半導体膜に照射することにより、前記ゲート絶縁膜との界面部の前記非晶質半導体膜を結晶性を有する半導体膜に変換する工程と、
   不純物濃度が前記ゲート電極とは反対側から前記ゲート電極側に向かって連続的に単調減少するように、前記半導体膜に対して不純物元素を注入する工程と、
   不純物元素を注入された前記半導体膜上に、ソース・ドレイン電極を形成する工程とを備えるＴＦＴの製造方法。
2. 前記ゲート絶縁膜として、ＳｉＮ膜とＳｉＯ膜とが順次積層された積層膜を用い、
   前記ＳｉＯ膜は、前記半導体膜と接する請求項１に記載のＴＦＴの製造方法。
3. 前記ソース・ドレイン電極を形成する工程後に、前記ゲート電極上において、前記半導体膜の厚み方向における一部を除去し、チャネル領域を形成する工程をさらに有する請求項１又は２に記載のＴＦＴの製造方法。
4. 前記レーザー光は、ＹＡＧレーザーの第２高調波である請求項１乃至３のいずれか１項に記載のＴＦＴの製造方法。
5. 前記ゲート電極は、アルミニウムに、ニッケル及びネオジムが添加された膜により形成される請求項１乃至４のいずれか１項に記載のＴＦＴの製造方法。
6. 反射性を有する材料により形成されたゲート電極と、
   前記ゲート電極上に形成されたゲート絶縁膜と、
   前記ゲート絶縁膜上に形成され、前記ゲート絶縁膜との界面部が結晶化され、前記ゲート電極とは反対側から前記ゲート電極側に向かって、不純物濃度が連続的に単調減少するように不純物元素が注入された半導体膜と、
   前記半導体膜上に形成されたソース・ドレイン電極とを備えるＴＦＴ。
7. 前記ゲート絶縁膜は、ＳｉＮ膜とＳｉＯ膜とが順次積層された積層膜であり、
   前記ＳｉＯ膜は、前記半導体膜と接する請求項６に記載のＴＦＴ。
8. 前記半導体膜は、前記ゲート電極上において、厚み方向における一部が除去されることにより形成されたチャネル領域を有する請求項６又は７に記載のＴＦＴ。
9. 前記電極は、アルミニウムに、ニッケル及びネオジムが添加された膜により形成された請求項６乃至８のいずれか１項に記載のＴＦＴ。

Images