CN101136429A - 半导体薄膜、薄膜晶体管、其制造方法以及半导体薄膜的制造装置 - Google Patents

半导体薄膜、薄膜晶体管、其制造方法以及半导体薄膜的制造装置 Download PDF

Info

Publication number
CN101136429A
CN101136429A CNA200710148148XA CN200710148148A CN101136429A CN 101136429 A CN101136429 A CN 101136429A CN A200710148148X A CNA200710148148X A CN A200710148148XA CN 200710148148 A CN200710148148 A CN 200710148148A CN 101136429 A CN101136429 A CN 101136429A
Authority
CN
China
Prior art keywords
thin film
mentioned
semiconductive thin
laser
crystal grain
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA200710148148XA
Other languages
English (en)
Other versions
CN101136429B (zh
Inventor
竹口彻
由良信介
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of CN101136429A publication Critical patent/CN101136429A/zh
Application granted granted Critical
Publication of CN101136429B publication Critical patent/CN101136429B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H01L21/02686—Pulsed laser beam
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/02—Positioning or observing the workpiece, e.g. with respect to the point of impact; Aligning, aiming or focusing the laser beam
    • B23K26/06—Shaping the laser beam, e.g. by masks or multi-focusing
    • B23K26/064—Shaping the laser beam, e.g. by masks or multi-focusing by means of optical elements, e.g. lenses, mirrors or prisms
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/02—Positioning or observing the workpiece, e.g. with respect to the point of impact; Aligning, aiming or focusing the laser beam
    • B23K26/06—Shaping the laser beam, e.g. by masks or multi-focusing
    • B23K26/064—Shaping the laser beam, e.g. by masks or multi-focusing by means of optical elements, e.g. lenses, mirrors or prisms
    • B23K26/066—Shaping the laser beam, e.g. by masks or multi-focusing by means of optical elements, e.g. lenses, mirrors or prisms by using masks
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/02—Positioning or observing the workpiece, e.g. with respect to the point of impact; Aligning, aiming or focusing the laser beam
    • B23K26/06—Shaping the laser beam, e.g. by masks or multi-focusing
    • B23K26/073—Shaping the laser spot
    • B23K26/0738—Shaping the laser spot into a linear shape
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/08—Devices involving relative movement between laser beam and workpiece
    • B23K26/082—Scanning systems, i.e. devices involving movement of the laser beam relative to the laser head
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/08—Devices involving relative movement between laser beam and workpiece
    • B23K26/083—Devices involving movement of the workpiece in at least one axial direction
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/36—Removing material
    • B23K26/40—Removing material taking account of the properties of the material involved
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02422—Non-crystalline insulating materials, e.g. glass, polymers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02502—Layer structure consisting of two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02595—Microstructure polycrystalline
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H01L21/02678—Beam shaping, e.g. using a mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02691—Scanning of a beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K2101/00—Articles made by soldering, welding or cutting
    • B23K2101/36—Electric or electronic devices
    • B23K2101/42—Printed circuits
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K2103/00—Materials to be soldered, welded or cut
    • B23K2103/50—Inorganic material, e.g. metals, not provided for in B23K2103/02 – B23K2103/26
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • H01L27/1285—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor using control of the annealing or irradiation parameters, e.g. using different scanning direction or intensity for different transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1296—Multistep manufacturing methods adapted to increase the uniformity of device parameters

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Mechanical Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Materials Engineering (AREA)
  • Thin Film Transistor (AREA)
  • Recrystallisation Techniques (AREA)
  • Liquid Crystal (AREA)

Abstract

本发明的目的是获得具有排列成格子状、间隔大致相等、并且结晶粒径小的晶粒的半导体薄膜、薄膜晶体管、半导体薄膜和薄膜晶体管的制造方法及半导体薄膜的制造装置。本发明的半导体薄膜是通过在非晶半导体薄膜上照射激光(12)多晶化而成。此外，本发明的半导体薄膜中，晶粒(6)排列成格子状。另外，晶粒(6)的大小为激光(12)的振荡波长的大致一半。

Description

半导体薄膜、薄膜晶体管、其制造方法以及半导体薄膜的制造装置
技术领域
本发明涉及结晶定向性高的半导体薄膜、薄膜晶体管、半导体薄膜和薄膜晶体管的制造方法、以及半导体薄膜的制造装置。
背景技术
液晶显示装置(LCD)作为现有的普通薄型面板(panel)的一种，具有耗电少、体积小、重量轻等特征。通过对这些特征的充分利用，LCD被广泛应用于个人电脑(personal computer)的监视器(monitor)或携带信息终端设备的监视器等。另外，近年来也被广泛用于TV中，正在逐渐取代现有的阴极射线管(cathode-ray tube)。但是，LCD存在着视角和对比度(contrast)局限较大以及很难满足显示动画时的高速响应需求等问题。作为解决(clear)了这类问题的新一代薄型面板用设备(device)，人们开始使用EL显示装置。这是一种在像素显示部中使用EL元件之类的发光体的电场发光型显示装置。这种EL显示装置是自发光型的，其具备视角广、对比度高、响应速度快等LCD所不具备的特征。
这些显示装置中使用薄膜晶体管(TFT)作为开关(switching)元件。TFT大多采用使用半导体薄膜的MOS结构。TFT分为逆交错(staggered)型和顶栅(top gate)型等不同种类，半导体薄膜也有非晶半导体薄膜和多晶半导体薄膜之分。根据显示装置的用途和性能对其做出适当选择。在小型面板中多数使用多晶半导体薄膜。这是因为，这样可以提高显示区域的开口率，有助于实现TFT的小型化。已知的多晶半导体薄膜的制作方法是，首先在作为基底膜而形成的硅(silicon)氧化膜(SiO2膜)等的上层形成非晶半导体薄膜后，通过激光照射使半导体薄膜多晶化(专利文献1)。
已知也有在制作出这种多晶半导体薄膜之后制造TFT的方法。具体是，首先在多晶半导体薄膜上形成由SiO2等构成的栅极(gate)绝缘膜，然后形成栅电极。接着，通过栅极绝缘膜向多晶半导体薄膜导入P(磷(Phosphorus))或B(硼(Boron))等杂质，由此形成源极(source)·漏极(drain)区域。另外，所谓的源极·漏极区域指的是多晶半导体薄膜含有杂质的导电性区域。继而，以后在源极区域中连接源极(source)电极，在漏极区域中连接漏极(drain)电极。这里，源极·漏极区域所包夹的区域就是沟道(channel)区域。其后，覆盖着栅电极和栅极绝缘膜形成层间绝缘膜。继而，在层间绝缘膜和栅极绝缘膜上开口，形成到达多晶半导体薄膜的源极·漏极区域的接触孔(contact hole)。在层间绝缘膜上形成金属膜，并进行构图(patterning)以连接到形成在多晶半导体膜上的源极·漏极区域，形成源极·漏极电极。其后，以连接着漏电极形成像素电极或EL元件，由此形成TFT。
另外，在对非晶半导体薄膜应用众所周知的激光照射法以形成多晶半导体薄膜的情况下，采用由具有约0.2～1.0um左右的随机(random)大小的结晶排列而成的结构。在使用这种具有各种不同结晶粒径(结晶大小)的多晶半导体薄膜形成TFT的情况下，TFT特性会变得参差不齐。这是因为，沟道内所存在的晶粒的尺寸(size)和数量因TFT的配置场所而不同。由此，TFT特性受到影响。在将具有这种特性偏差的TFT用于像素内或周边驱动电路的情况下，写入各个像素的电压或电流也会出现偏差。这会在视觉上形成显示不均匀(uneven)，导致显示特性下降。
因此，人们正在研究怎样使具有这种随机偏差的晶粒尺寸变得均匀，以减少TFT特性的参差不齐。例如，在非专利文献1中描述的是，在真空室腔(chamber)内将基板温度保持在350℃，在此状态下照射Nd：YAG激光的第2高次谐波(以下称为YAG-2ω激光)。进而，将基板旋转90°后再次照射YAG-2ω激光，就可以获得排列成格子状、间隔大致相等的晶粒。在使用借助于这种方法所形成的多晶半导体薄膜制作TFT的情况下，可以使沟道内所存在的晶粒尺寸和数量变得均匀。因此，可以认为，这样做可以降低TFT特性的偏差。
【专利文献1】特开2003-17505号公报
【非专利文献1】Y. Nakata，A.Shimoyama和S.Horita著，《AM-LCD2000》，p265-268
但是，如果使用这种方法，需要再次对已经过激光照射的半导体薄膜进行激光照射，因此在制作上费时费力，所以不适合批量生产。另外，所得到的结晶粒径是与激光振荡波长大致相等的0.5um左右。这种大小的结晶粒径形成了导致TFT可靠性下降的主要原因。这是因为，被外部所施加的电场加速后的载流子(carrier)在晶界或晶粒内重复发生碰撞电离，最终形成电子-正孔对。或者，结晶过大导致内部缺陷能级增大，成为导致特性低下的主要原因。
发明内容
本发明是为了解决上述问题而提出，其目的是得到具有排列成格子状、间隔相等、并且结晶粒径小的晶粒的半导体薄膜、薄膜晶体管、半导体薄膜和薄膜晶体管的制造方法及半导体薄膜的制造装置。
本发明的半导体薄膜是通过在非晶半导体薄膜上照射激光而多晶化的半导体薄膜，其晶粒排列成格子状，上述晶粒的大小大致相当于上述激光的振荡波长的一半。
另外，本发明的半导体薄膜的制造方法具备：在基板上形成非晶半导体薄膜的工序和通过在上述非晶半导体薄膜上照射激光而形成具有排列成格子状的晶粒的多晶化的半导体薄膜的工序；上述晶粒的大小大致相当于所照射的上述激光的振荡波长的一半。
本发明的半导体薄膜的制造装置是一种通过在非晶半导体薄膜上照射激光而多晶化的半导体薄膜的制造装置，其具备在所照射的上述激光中产生圆偏振光的圆偏振光单元和从上述非晶半导体薄膜上照射上述激光的照射单元；该装置中，晶粒排列成格子状，上述晶粒的大小大致相当于上述激光的振荡波长的一半。
借助于本发明，能够得到具有排列成格子状、间隔相等、并且结晶粒径小的晶粒的半导体薄膜、薄膜晶体管、半导体薄膜和薄膜晶体管的制造方法及半导体薄膜的制造装置。
附图说明
图1是表示TFT阵列基板的结构的平面示意图。
图2是表示实施方式中的半导体薄膜的制造方法的截面示意图。
图3是表示实施方式中的半导体薄膜的平面示意图。
图4是表示实施方式中的激光退火装置的结构的示意图。
图5是表示实施方式中的TFT的结构的截面示意图。
图6是表示实施方式中的TFT的制造方法的截面示意图。
符号说明
1绝缘基板、2SiN膜、3SiO2膜、4非晶半导体薄膜、5多晶半导体薄膜、6晶粒、7晶界、8栅极绝缘膜、9第1导电膜、10栅电极、11层间绝缘膜、12激光、13源电极、14漏电极、15接触孔、16源极区域、17漏极区域、18沟道区域、191/4波长板、20激光振荡器、21载物台、22光束成形光学系统、23反射镜、24驱动马达、25控制部、100TFT阵列基板、101显示区域、102边框区域、103扫描信号驱动电路、104显示信号驱动电路、105像素、106外部布线、107外部布线、108 TFT、109栅极信号线、110源极信号线
具体实施方式
实施方式
首先，使用图1说明使用了本实施方式的薄膜晶体管(TFT)的TFT阵列基板。图1是表示TFT阵列基板的结构的平面示意图。另外，TFT阵列基板适用于液晶显示装置或EL显示装置等平面型显示装置(平板显示器)。另外，EL显示装置包括有机EL显示装置和无机EL显示装置。
TFT阵列基板100中设置有显示区域101和包围着显示区域101而设置的边框区域102。该显示区域101中形成有多条栅极信号线(扫描信号布线)109和多条源极信号线(显示信号布线)110。多条栅极信号线109平行设置。同样地，多条源极信号线110也平行设置。栅极信号线109和源极信号线110相互交叉着形成。栅极信号线109和源极信号线110正交。此外，相邻栅极信号线109和源极信号线110所包围的区域构成像素105。因此，TFT阵列(array)基板100中，像素105排列成矩阵(matrix)状。
进而，在TFT阵列基板100的边框区域102中设置有扫描信号驱动电路103和显示信号驱动电路104。栅极信号线109从显示区域101开始延伸设置到边框区域102。此外，栅极信号线109在TFT阵列基板100的端部与扫描信号驱动电路103相连接。源极信号线110也同样地从显示区域101开始延伸设置到边框区域102。此外，源极信号线110在TFT阵列基板100的端部与显示信号驱动电路104相连接。在扫描信号驱动电路103的附近连接着外部布线106。另外，在显示信号驱动电路104的附近连接着外部布线107。外部布线106、107是例如FPC(FlexiblePrinted Circuit：挠性印制线路)等布线基板。
经由外部布线106、107向扫描信号驱动电路103和显示信号驱动电路104提供来自外部的各种信号。扫描信号驱动电路103根据来自外部的控制信号向栅极信号线109提供选通信号(扫描信号)。借助于该选通信号依次选择栅极信号线109。显示信号驱动电路104根据来自外部的控制信号或显示数据(data)向源极信号线110提供显示信号。由此，就能够向各个像素105提供与显示数据相应的显示电压。此外，扫描信号驱动电路103和显示信号驱动电路104并不限于配置于TFT阵列基板100上的结构。例如，也可以借助于TCP(Tape Carrier Package：带载封装)连接驱动电路。
像素105内至少形成有1个TFT108。TFT108配置于源极信号线110和栅极信号线109的交叉点附近。例如，该TFT108向像素电极提供显示电压。开关元件即TFT108的栅电极连接到栅极信号线109，借助于由栅极端子输入的信号，控制TFT108的ON和OFF。TFT108的源电极连接到源极信号线110。如果向栅电极施加电压，就会有电流从源极信号线110流出。由此，连接到TFT108的漏电极上的像素电极上就施加了来自源极信号线110的显示电压。此外，在像素电极和对置电极之间产生了与显示电压相应的电场。
进而，如果是液晶显示装置，则TFT阵列基板100上相向配置着对置基板。对置基板是例如彩色滤光片(color filter)基板，配置于观看者一侧。对置基板上形成有彩色滤光片、黑色矩阵(black matrix)(BM)、对置电极和取向膜等。此外，如果是例如IPS方式的液晶显示装置，则对置电极配置于TFT阵列基板100一侧。此外，在TFT阵列基板100和对置基板之间夹着液晶层。亦即，在TFT阵列基板100和对置基板之间注入了液晶。进而，在TFT阵列基板100和对置基板的外侧面上设置有偏振板和相位差板等。另外，在液晶显示面板的与观看者相反的一侧配设有背光单元(back light unit)等。
借助于像素电极和对置电极之间的电场，驱动液晶。亦即，基板之间的液晶的取向方向发生变化。由此，穿过液晶层的光的偏振状态发生变化。亦即，穿过偏振板后变为直线偏振光的光受到液晶层的影响后其偏振状态发生变化。具体地，背光单元发出的光和由外部入射的外来光线借助于偏振板的作用变成直线偏振光。继而，该直线偏振光穿过液晶层后，偏振状态发生变化。
因此，穿过对置基板一侧的偏振板的光量随着偏振状态而不同。亦即，来自背光单元并穿过液晶显示面板的透射光之中，穿过观看者一侧的偏振板的光的光量发生变化。液晶的取向方向随着所施加的显示电压而变化。因此，通过控制显示电压就能够改变穿过观看者一侧的偏振板的光量。亦即，通过按每一个像素改变显示电压，就能够显示出所期望的图像。
另外，如果是有机EL显示装置，则在TFT阵列基板100上设置有像素电极即阳极(anode)电极、对置电极即阴极(cathode)电极。另外，在阳极电极和阴极电极之间配置有机层。此外，根据光学设计适当选择像素电极使用阳极电极还是阴极电极。
通过向阳极电极和阴极电极之间供应电流，从阳极电极和阴极电极向有机层中分别注入正孔和电子，使其再次复合。通过利用此时所产生的能量(energy)激发有机层内的发光性化合物的分子。被激发的分子去活化为基态，有机层在此过程中发光。继而，有机层所发出的光出射到观看者一侧。各个像素按照来自驱动电路的信号控制发光层的发光量，由此实现显示区域的图像显示。
在这种TFT阵列基板中，使用半导体薄膜构成TFT108。使用图2说明本实施方式的半导体薄膜的制造方法。图2是表示本实施方式的半导体薄膜的制造方法的截面示意图。
首先，使用CVD法在玻璃(glass)基板或石英基板等具有透射性的绝缘基板1上形成基底膜。基底膜是氮化硅膜(SiN膜)或氧化硅膜(SiO2膜)等透射性绝缘膜。将其成膜为以后要形成的半导体薄膜的基底。在本实施方式中，在玻璃基板上形成膜厚度为40～60nm的SiN膜2，然后在其上形成膜厚度为180～220nm的SiO2膜3。即，基底膜成为SiN膜2和SiO2膜3的层叠结构。设置这种基底膜的目的是防止来自玻璃基板的Na等可动离子(ion)扩散到半导体薄膜中，但并不限于上述膜厚度。另外，也不限于上述结构。
接着，使用CVD法在基底膜上形成非晶半导体薄膜4。在本实施方式中，使用硅膜(Si膜)作为非晶半导体薄膜4。另外，Si膜其膜厚度为30～100nm，优选是60～80nm。这些基底膜和非晶半导体薄膜4优选是在同一装置或同一室腔内连续成膜。这样能够防止在大气环境中所存在的硼等污染物质侵入到各个膜的界面中。
此外，在形成非晶半导体薄膜4之后，优选是在高温中实施退火(anneal)处理。这是为了减少使用CVD法形成的非晶半导体薄膜4的膜中所含的大量的氢。在本实施方式中，将保持在氮气体环境的低真空状态下的室腔内加热至480℃左右，并将形成了非晶半导体薄膜4的基板保持45分钟。通过实施这种处理，在使非晶半导体薄膜4晶化时即使温度上升也不会出现氢骤然脱离的现象。此外，可以抑制非晶半导体薄膜4表面的粗糙。通过以上工序形成图2(a)所示的结构。
继而，通过氢氟酸(hydrogen fluoride)等蚀刻(etching)去除形成在非晶半导体薄膜4表面上的自然氧化膜。接着，一边向非晶半导体薄膜4吹喷氮等气体(gas)，一边如图2(b)所示那样从非晶半导体薄膜4的上方照射激光12。激光12在穿过预定的光学系统变换成线状光束(beam)形状后照射到非晶半导体薄膜4上。在本实施方式中，激光12使用YAG激光的第2高次谐波(振荡波长：532nm)。另外，现有的YAG激光的第2高次谐波(YAG-2ω激光)的激光是直线偏振光。这里所照射的激光12是圆偏振光。另外，光点(spot)形成约60um×100mm的线状光束形状，照射能量密度为370mJ/cm2。此外，以2um的进给间距(pitch)沿着线状光束的长方向的垂直方向扫描非晶半导体薄膜4的上方。此外，在本实施方式中优选是使用脉冲振荡型激光。另外，除了YAG-2ω激光之外，也可以代之以使用受激准分子激光器(excimerlaser)。一般来说，受激准分子激光器的激光的偏振光是以各种各样的偏振光混合后的无偏振状态照射的。这里，在本实施方式中，即使使用受激准分子激光器，激光12仍然采用圆偏振光。此外，合适的照射能量密度并不限于370mJ/cm2。例如，合适的照射能量密度也会随着非晶半导体薄膜4的基底膜的结构而变化。这是因为，从非晶半导体薄膜4的上方照射激光12时基底膜的反射成分因基底膜厚度而不同。基底膜的反射会将非晶半导体薄膜4加热，因此，合适的照射能量密度会随着基底膜的结构而变化。进一步，激光12的光束剖面光强分布情况(beamprofile)也可能会导致合适的照射能量密度发生变化。考虑这些因素，合适的照射能量密度就在例如360～380mJ/cm2的范围内。
在照射上述这种激光12的情况下，对非晶半导体薄膜4进行一次扫描，就能够形成具有排列成格子状、间隔大致相等的晶粒6的多晶半导体薄膜5。这里，晶粒6表示的是在照射激光12时成长的结晶之间相互冲撞而隆起的晶界7所包围的部分。此外，在本实施方式中形成的多晶半导体薄膜5是多晶硅膜(p-Si膜)。通过以上工序形成图2(c)所示的结构。
此外，图3是表示通过本实施方式形成的多晶半导体薄膜5的平面示意图。如图3所示，晶界7形成为格子状，格子间隔大小约为λ/2。亦即，格子间隔取决于激光12的振荡波长λ。另外，如上所述，晶界7所包围的部分形成晶粒6，因此，晶粒6的大小变得与格子间隔相同，也是约为λ/2(大致相当于振荡波长λ的一半)。即，晶粒6的大小大致均匀，并排列成格子状。在本实施方式中使用了YAG-2ω激光器(振荡波长：532nm)，因此，晶界7的间距大小约为260nm。即，格子间隔为260nm，晶粒6的大小也是260nm。此外，图3所示的Y方向成为激光照射扫描方向，X方向成为晶粒6的排列方向。亦即，如图3所示，排列成格子状的晶粒6的排列方向与激光照射扫描方向垂直。
进而，一边向非晶半导体薄膜4吹喷氮气一边照射激光12，由此能够抑制晶界7部分发生的隆起高度。在本实施方式中，能够将结晶的平均粗糙度Ra控制在3nm以下。另外，能够将最大粗糙度Rmax控制在30nm以下。依照此种方式，由于多晶半导体薄膜5的表面粗糙度足够小，因此不需要实施用以减少多晶化后的表面凹凸的平坦化处理。
晶界7形成大致等间隔的格子状的原理如下。熔融的半导体结晶时晶界部位会隆起。根据非专利文献1，激光12受到该隆起部影响变成散射光。因此，这种散射光效果使得热输入分布以波长λ的间距(pitch)增加。这会进一步使隆起部的温度升高，因此导致隆起增大。反复照射脉冲激光的话，就容易以λ的间距生成晶界7。另一方面，如果所照射的激光刚好具有将多晶半导体薄膜5熔化到底的脉冲能量(pulseenergy)，则容易生成0.1～0.3μm大小的结晶。这是因为，照射激光12后熔化的硅固化所需要的冷却时间为数十nsec。因此，结晶的生长速度为数m/s以下，所生成的结晶大小为0.1～0.3μm。因此，以λ＝532nm的间距生成的晶界7的中央部位也会生成晶界7。在该中央部位的晶界7中最终也会以λ的间距生成晶界7。因此，以λ的间距排列的距离为λ/2的晶界7就会两两重叠。即，以YAG-2ω激光的波长λ＝532nm的1/2λ的0.26μm间距生成晶界7。
接着，使用图4说明以激光12照射本实施方式的非晶半导体薄膜而多晶化的半导体薄膜的制造装置。这里，使用激光退火装置作为半导体薄膜的制造装置。图4是表示激光退火装置的结构的示意图。
激光退火装置具备用作圆偏振光单元的1/4波长板(λ/4板)19和用作照射单元的激光振荡器20。进而，具备载物台(stage)21、光束成形光学系统22、反射镜(mirror)23、驱动马达(motor)24、控制部25。另外，载物台21上承载着形成有非晶半导体薄膜4的绝缘基板1。激光振荡器20射出激光12。这里，射出如上所述的YAG-2ω激光器的激光12。另外，激光12在该阶段是直线偏振光。继而，由激光振荡器20射出的激光12射入光束成形光学系统22。光束成形光学系统22具备光圈(aperture)、开口(slit)或镜头(lens)等，由此能够将激光12的光点成形为适当形状的光束光点。射入光束成形光学系统22的光出射到1/4波长板19。继而，1/4波长板19在射入的激光12中产生圆偏振光。此外，只要能够在激光12中产生圆偏振光，也可以不是1/4波长板19。例如，也可以使用圆偏振光板。而且，变为圆偏振光的激光12借助于反射镜23反射到非晶半导体薄膜4的方向。这样一来，就从非晶半导体薄膜4上方照射激光12。即，由激光振荡器20发出的激光12穿过1/4波长板19而照射。由此，圆偏振光的激光12就照射到形成在绝缘基板1上的非晶半导体薄膜4。在本实施方式中，采用YAG-2ω激光器的激光12作为圆偏振光，从非晶半导体薄膜4的上方照射下来。另外，驱动马达24由控制部25进行控制，在载物台21上移动。由此，载物台21相对于承载着绝缘基板1的承载面平行移动。并且，移动载物台21，使得激光12照射到非晶半导体薄膜4的任意位置。此外，使载物台21沿着载物台21的长方向、即图4的箭头方向移动。亦即，图4的箭头方向就是激光照射扫描方向。当照射激光12时，非晶半导体薄膜4就会晶化，成为多晶半导体薄膜5。此外，借助于本实施方式的半导体薄膜的制造装置，多晶半导体薄膜5的晶粒6排列为格子状，晶粒6的大小大致相当于激光12的振荡波长λ的一半。
接着，使用图5说明使用了上述半导体薄膜的TFT108的结构。图5是表示TFT108的结构的截面示意图。
在绝缘基板1上形成有由透射性绝缘膜SiN膜2、SiO2膜3层叠构成的基底膜。此外，基底膜的上层中形成有多晶半导体薄膜5。这是通过如图2所示那样向非晶半导体薄膜4照射激光12而形成的。此外，这些制造方法等的详细情况如上述半导体薄膜的说明。本实施方式的半导体薄膜就是按照以上方式构成的。
另外，多晶半导体薄膜5具有包含杂质的导电性区域，由此形成源极区域16、漏极区域17。此外，源极·漏极区域所包夹的区域是沟道区域18。另外，沟道区域18的朝向配置为与排列为格子状的晶粒6的方向大致相同。此外，多晶半导体薄膜5的端部呈锥形(taper)形状。因此，在多晶半导体薄膜5上形成的栅极绝缘膜8被很好地覆盖。因此，能够充分抑制绝缘破坏等不良情况，有助于提高TFT108的可靠性。
进而，覆盖着它们而形成绝缘层，即栅极绝缘膜8。具体地说，栅极绝缘膜8接触着多晶半导体薄膜5而形成。此外，在栅极绝缘膜8上形成栅电极10，与沟道区域18相向。从而覆盖着这些而形成层间绝缘膜11。另外，在与源极区域16和漏极区域17相向的层间绝缘膜11和栅极绝缘膜8中分别设有接触孔15。此外，在源极区域16中形成源电极13，通过接触孔15连接到多晶半导体薄膜5。另外，在漏极区域17中形成漏电极14，通过接触孔15连接到多晶半导体薄膜5。具有本实施方式的半导体薄膜的TFT108就是按照以上方式构成的。
另外，如上所述，使用本实施方式的TFT108可以构成液晶显示装置、有机EL显示装置等。如果是液晶显示装置，则在这种TFT108的漏电极14上设置具有接触孔的绝缘膜。此外，在绝缘膜上形成像素电极，通过接触孔与漏电极14相连。如果是有机EL显示装置，则在这种TFT108的漏电极14上设置具有接触孔的平坦化膜。此外，在平坦化膜上形成阳极电极，通过接触孔与漏电极14相连。
接着，使用图6说明使用了上述半导体薄膜的TFT108的具体制造方法。图6是表示TFT108的制造方法的截面示意图。
首先，如上所述，在绝缘基板1上依次形成SiN膜2、SiO2膜3、非晶半导体薄膜4。然后，利用上述方法将非晶半导体薄膜4制作成具有大致呈格子状排列的晶粒6的多晶半导体薄膜5(图2(c))。然后，利用旋涂法(spin coating)在所形成的多晶半导体薄膜5上涂敷感光性树脂即光致抗蚀剂(photo resist)，利用众所周知的照相制版法将所涂敷的光致抗蚀剂曝光、显影。由此，将光致抗蚀剂按照所期望的形状进行构图(patterning)。其后，将多晶半导体薄膜5蚀刻，去除光致抗蚀剂图案(pattern)。由此，将多晶半导体薄膜5按照所期望的形状进行构图。在本实施方式中，借助于使用CF4和O2混合后的气体的干蚀刻(dryetching)法形成岛状的多晶半导体薄膜5。另外，蚀刻中所使用的气体中混合了O2，因此可以一边使利用照相制版法所形成的光致抗蚀剂后退，一边进行蚀刻。因此，多晶半导体薄膜5能够形成端部具有锥形状的结构。通过以上工序形成图6(a)所示的结构。
接着，覆盖着整个基板表面而形成栅极绝缘膜8。即，在多晶半导体薄膜5上形成栅极绝缘膜8。另外，使用SiN膜、SiO2膜等作为栅极绝缘膜8。在本实施方式中，使用SiO2膜，利用CVD法形成膜厚度为50～100nm的栅极绝缘膜8。另外，将多晶半导体薄膜5的表面粗糙度设定为Ra≤3nm、Rmax≤30nm，进而将多晶半导体薄膜5图案的端部做成锥形状。因此，可以提高栅极绝缘膜8的覆盖性，大幅度降低初始故障。通过以上工序形成图6(b)所示的结构。
接着，形成第1导电膜9，用于形成栅电极和布线。第1导电膜9可以是Mo、Cr、W、Al、Ta或以这些元素为主要成分的合金膜。在本实施方式中，使用Mo形成厚度为200～400nm的膜，借助于使用DC磁控管(magnetron)的溅镀(sputtering)法形成第1导电膜9。通过以上工序形成图6(c)所示的结构。
接着，使用众所周知的照相制版法，将所形成的第1导电膜9构图成所期望的形状，形成栅电极10和布线。在本实施方式中，栅电极10的蚀刻是借助于使用了磷酸系蚀刻液的湿(wet)蚀刻法实施的。另外，也可以借助于使用混合了SF6和O2的气体的干蚀刻法实施。这里，栅电极10沿着大小大致相同、呈格子状排列的多晶半导体薄膜5的晶粒6的排列方向形成。即，沟道区域18的朝向配置为与排列成格子状的晶粒6的方向大致相同。这样一来，TFT108的沟道内所存在的晶粒6的大小和数量就会变得均匀。因此，可以进一步提高对主要因沟道内的晶粒6的不均匀所导致的TFT特性的参差不齐的抑制效果。
接着，以所形成的栅电极10为掩模(mask)，向多晶半导体薄膜5的源极·漏极区域导入杂质元素。这里所导入的杂质元素可以使用P、B。如果导入P，则能够形成n型TFT108；如果导入B，则能够形成p型TFT108。另外，如果将栅电极10的加工分为n型TFT用栅电极和p型TFT用栅电极这样2次来实施，就能够在同一基板上分别制作出n型和p型TFT108。这里，在导入P或B杂质元素时使用离子掺杂(iondoping)法。借助于以上工序，形成栅电极10、源极区域16、漏极区域17，成为图6(d)所示的结构。
接着，覆盖着整个基板表面而形成层间绝缘膜11。即，在栅电极10上形成层间绝缘膜11。在本实施方式中，采用膜厚度为500～1000nm的SiO2膜，借助于CVD法形成层间绝缘膜11。此外，在氮气环境中，在加热至450℃的退火炉中保持1个小时左右。这是为了使多晶半导体薄膜5的源极·漏极区域中所导入的杂质元素进一步活性化。
接着，使用众所周知的照相制版法将所形成的栅极绝缘膜8和层间绝缘膜11构图成所期望的形状。这里，分别形成到达多晶半导体薄膜5的源极区域16和漏极区域17的接触孔15。即，在接触孔15中，栅极绝缘膜8和层间绝缘膜11被去除，多晶半导体薄膜5显露出来。在本实施方式中，接触孔15的蚀刻是借助于使用了CHF3、O2和Ar的混合气体的干蚀刻法实施。通过以上工序形成图6(e)所示的结构。
接着，形成第2导电膜，用于形成源极·漏极电极和布线。第2导电膜可以是Mo、Cr、W、Al、Ta或以这些元素为主要成分的合金膜。另外，也可以采用由这些层叠而成的多层结构。在本实施方式中，采用Mo/Al/Mo这样的层叠结构，Al膜厚度为200～400nm，位于Al膜的下层和上层的Mo膜厚度为50～150nm。它们是借助于使用了DC磁控管的溅射法形成的。
接着，使用众所周知的照相制版法，将所形成的第2导电膜构图成所期望的形状，形成源极·漏极电极和布线。在本实施方式中，用于形成源极·漏极电极和布线的蚀刻是借助于使用了SF6和O2的混合气体以及Cl2和Ar的混合气体的干蚀刻法实施的。借助于以上工序，在源极区域16中形成与多晶半导体薄膜5相连接的源电极13。另外，在漏极区域17中形成与多晶半导体薄膜5相连接的漏电极14。由此形成图6(f)所示的结构。
通过这一系列工序就能够制作出TFT108。另外，根据本实施方式所制造出来的TFT108使用了具有大致等间隔且呈格子状排列的晶粒6的多晶半导体薄膜5。即，形成了由大小大致相同的晶粒6排列而成的结构。这样，所制造出来的TFT108的沟道内所存在的晶粒6的大小和数量就会变得均匀。因此，能够减少现有的沟道内的晶粒6的不均匀所导致产生的TFT特性的参差不齐。进而，将结晶尺寸设定为激光振荡波长的大致一半大小，因此，由从外部所施加的电场加速后的载流子不容易发生碰撞电离。因此，减少了电子向栅极绝缘膜8中的注入，TFT108的可靠性得到提高。进而，积蓄在多晶半导体薄膜5的底部的空穴减少，因此，TFT108的源极·漏极耐压得到提高。进而，多晶半导体薄膜5的表面粗糙度小，因此，达到栅极绝缘膜8的损坏所导致的初始故障减少的效果。此外，能够获得IdVd特性的饱和特性良好、并且具有高可靠性的TFT。

Claims (15)

1.一种半导体薄膜，是一种通过在非晶半导体薄膜上照射激光而多晶化的半导体薄膜，
其晶粒排列成格子状，
上述晶粒的大小约为上述激光的振荡波长的一半。
2.如权利要求1所述的半导体薄膜，其特征在于：
上述多晶化的半导体薄膜的表面的平均粗糙度在3nm以下。
3.如权利要求1或2所述的半导体薄膜，其特征在于：
上述多晶化的半导体薄膜是由多晶硅膜形成。
4.如权利要求1或2所述的半导体薄膜，其特征在于：
上述排列成格子状的晶粒的排列方向与激光照射扫描方向垂直。
5.一种薄膜晶体管，其具有权利要求1或2所述的半导体薄膜。
6.如权利要求5所述的薄膜晶体管，其特征在于：
沟道的朝向配置为与上述排列成格子状的晶粒大致相同的方向。
7.一种半导体薄膜的制造方法，其具备：
在基板上形成非晶半导体薄膜的工序；和
通过在上述非晶半导体薄膜上照射激光，而形成具有排列成格子状的晶粒的多晶化的半导体薄膜的工序，
上述晶粒的大小大致相当于所照射的上述激光的振荡波长的一半。
8.如权利要求7所述的半导体薄膜的制造方法，其特征在于：
上述激光是Nd:YAG激光的第2高次谐波。
9.如权利要求7或8所述的半导体薄膜的制造方法，其特征在于：
上述多晶化的半导体薄膜的表面的平均粗糙度在3nm以下。
10.如权利要求7或8所述的半导体薄膜的制造方法，其特征在于：
上述多晶化的半导体薄膜是由多晶硅膜形成。
11.如权利要求7或8所述的半导体薄膜的制造方法，其特征在于：
上述晶粒的排列方向与激光照射扫描方向垂直。
12.如权利要求7或8所述的半导体薄膜的制造方法，其特征在于：
上述激光的偏振光是圆偏振光。
13.一种薄膜晶体管的制造方法，其具有权利要求7或8所述的半导体薄膜的制造方法。
14.如权利要求13所述的薄膜晶体管的制造方法，其特征在于：
上述半导体薄膜的沟道的朝向配置为与上述排列成格子状的晶粒大致相同的方向。
15.一种半导体薄膜的制造装置，是一种通过在非晶半导体薄膜上照射激光而多晶化的半导体薄膜的制造装置，其具备
在所照射的上述激光中产生圆偏振光的圆偏振光单元；和
从上述非晶半导体薄膜上照射上述激光的照射单元，
其晶粒排列成格子状，
上述晶粒的大小约为上述激光的振荡波长的一半。
CN200710148148XA 2006-08-28 2007-08-28 半导体薄膜、薄膜晶体管、其制造方法以及半导体薄膜的制造装置 Expired - Fee Related CN101136429B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2006231054A JP5090690B2 (ja) 2006-08-28 2006-08-28 半導体薄膜の製造方法、薄膜トランジスタの製造方法、及び半導体薄膜の製造装置
JP2006-231054 2006-08-28
JP2006231054 2006-08-28

Publications (2)

Publication Number Publication Date
CN101136429A true CN101136429A (zh) 2008-03-05
CN101136429B CN101136429B (zh) 2013-03-27

Family

ID=39112522

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200710148148XA Expired - Fee Related CN101136429B (zh) 2006-08-28 2007-08-28 半导体薄膜、薄膜晶体管、其制造方法以及半导体薄膜的制造装置

Country Status (5)

Country Link
US (1) US7732815B2 (zh)
JP (1) JP5090690B2 (zh)
KR (1) KR100915160B1 (zh)
CN (1) CN101136429B (zh)
TW (1) TW200814163A (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008129719A1 (ja) * 2007-04-18 2008-10-30 Mitsubishi Electric Corporation 半導体薄膜の製造方法および半導体装置
JP2012043819A (ja) * 2008-08-29 2012-03-01 Ulvac Japan Ltd 薄膜トランジスタの製造方法及び薄膜トランジスタ
TWM421516U (en) 2011-07-05 2012-01-21 Chunghwa Picture Tubes Ltd Top-gate type transistor array substrate

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4026191B2 (ja) * 1996-05-22 2007-12-26 ソニー株式会社 シリコン単結晶粒子群の形成方法及びフラッシュメモリセルの製造方法
TW490770B (en) 1999-06-28 2002-06-11 Hitachi Ltd Poly crystal semiconductor thin film substrate, its manufacture method, semiconductor apparatus and electronic apparatus
JP3460678B2 (ja) * 2000-06-02 2003-10-27 松下電器産業株式会社 レーザ加工方法および加工装置
JP2002158184A (ja) * 2000-11-16 2002-05-31 Mitsubishi Electric Corp レーザ熱処理用のレーザ光学系
JP4987198B2 (ja) 2001-04-23 2012-07-25 株式会社ジャパンディスプレイセントラル 多結晶シリコン薄膜トランジスタの製造方法
JP2003001470A (ja) * 2001-06-22 2003-01-08 Canon Inc レーザ加工装置およびレーザ加工方法
JP4100962B2 (ja) * 2002-05-30 2008-06-11 三菱電機株式会社 半導体装置の製造方法
JP2004265897A (ja) * 2003-01-20 2004-09-24 Sharp Corp 結晶化半導体素子およびその製造方法ならびに結晶化装置
US7247527B2 (en) * 2003-07-31 2007-07-24 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device, and laser irradiation apparatus
US7358165B2 (en) * 2003-07-31 2008-04-15 Semiconductor Energy Laboratory Co., Ltd Semiconductor device and method for manufacturing semiconductor device
JP4624023B2 (ja) * 2003-07-31 2011-02-02 株式会社半導体エネルギー研究所 半導体装置、及びその作製方法
JP4602023B2 (ja) * 2003-07-31 2010-12-22 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2005079497A (ja) * 2003-09-03 2005-03-24 Toshiba Corp レーザ加工方法と加工装置および表示装置の製造方法と表示装置
JP2005166768A (ja) * 2003-12-01 2005-06-23 Advanced Display Inc レーザーアニール装置及び薄膜トランジスタ製造方法
US7341907B2 (en) * 2005-04-05 2008-03-11 Applied Materials, Inc. Single wafer thermal CVD processes for hemispherical grained silicon and nano-crystalline grain-sized polysilicon

Also Published As

Publication number Publication date
TW200814163A (en) 2008-03-16
CN101136429B (zh) 2013-03-27
KR100915160B1 (ko) 2009-09-03
JP2008053642A (ja) 2008-03-06
JP5090690B2 (ja) 2012-12-05
US7732815B2 (en) 2010-06-08
US20080048187A1 (en) 2008-02-28
KR20080019548A (ko) 2008-03-04

Similar Documents

Publication Publication Date Title
CN101271827B (zh) 用于制造半导体器件的方法
CN101330094B (zh) 有机发光二极管显示装置及其制造方法
US7691545B2 (en) Crystallization mask, crystallization method, and method of manufacturing thin film transistor including crystallized semiconductor
CN101196668B (zh) 显示装置及其制造方法
KR20050066315A (ko) 레이저 빔 패턴 마스크 및 이를 이용한 결정화 방법
CN101740499A (zh) 包括薄膜晶体管的阵列基板及其制造方法
CN100474085C (zh) 薄膜晶体管阵列面板
US20100176399A1 (en) Back-channel-etch type thin-film transistor, semiconductor device and manufacturing methods thereof
CN102379041A (zh) 薄膜晶体管阵列器件、有机el显示装置以及薄膜晶体管阵列器件的制造方法
KR20120090190A (ko) 유기발광다이오드 표시장치 및 그 제조 방법
JP2007183656A (ja) アクティブマトリックス有機電界発光ディスプレイ装置及びその製造方法
US7078275B2 (en) Semiconductor device and manufacturing method for same
CN101136429B (zh) 半导体薄膜、薄膜晶体管、其制造方法以及半导体薄膜的制造装置
JP4336119B2 (ja) アクティブマトリクス型ｌｅｄ表示装置およびその要素
KR20060084489A (ko) 박막 트랜지스터 표시판
KR100430234B1 (ko) 유기 전계발광 표시장치의 박막 트랜지스터 형성방법
KR100920343B1 (ko) 다결정 규소 박막 트랜지스터 표시판 및 그 제조 방법
KR101100875B1 (ko) 결정화용 레이저빔 조사 장치, 이를 이용한 결정화 방법및 이를 포함하는 박막 트랜지스터 표시판의 제조 방법
KR100592264B1 (ko) 박막 트랜지스터와, 이의 제조 방법과, 이를 구비한 평판표시 장치
KR19980060717A (ko) 실리콘박막의 결정화방법
KR100611747B1 (ko) 박막 트랜지스터의 제조방법
KR20100055194A (ko) 박막 트랜지스터 및 그 제조방법
KR100796755B1 (ko) 다결정 규소를 이용한 표시 장치용 박막 트랜지스터 및그의 제조 방법
KR20060084490A (ko) 결정화용 마스크 및 그를 이용한 박막 트랜지스터 표시판
JP2003197630A (ja) 薄膜トランジスタと表示装置およびその製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20130327

Termination date: 20200828