CN101196668B - 显示装置及其制造方法 - Google Patents

显示装置及其制造方法 Download PDF

Info

Publication number
CN101196668B
CN101196668B CN200710198911XA CN200710198911A CN101196668B CN 101196668 B CN101196668 B CN 101196668B CN 200710198911X A CN200710198911X A CN 200710198911XA CN 200710198911 A CN200710198911 A CN 200710198911A CN 101196668 B CN101196668 B CN 101196668B
Authority
CN
China
Prior art keywords
mentioned
film
contact hole
electrode
conducting film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN200710198911XA
Other languages
English (en)
Other versions
CN101196668A (zh
Inventor
竹口彻
今村卓司
山吉一司
入住智之
西浦笃德
本并薰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of CN101196668A publication Critical patent/CN101196668A/zh
Application granted granted Critical
Publication of CN101196668B publication Critical patent/CN101196668B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136213—Storage capacitors associated with the pixel electrode
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Nonlinear Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Liquid Crystal (AREA)
  • Mathematical Physics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Chemical & Material Sciences (AREA)
  • Thin Film Transistor (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

本发明涉及显示装置及其制造方法。在使用了多晶半导体膜的薄膜晶体管中，在形成保持电容的情况下，多是将多晶半导体膜也用于电容的一个电极。在具备了具有这样的多晶半导体膜的保持电容和薄膜晶体管的显示装置中，由于保持电容表现出起因于半导体膜的电压依赖性，故引起了显示不良。在本发明的显示装置中，在由用作保持电容(130)的下部电极的多晶半导体膜构成的半导体层(4d)的上层层叠了金属性导电膜(5)。

Description

显示装置及其制造方法
技术领域
本发明涉及显示装置，特别是涉及针对具备薄膜晶体管和保持电容的有源矩阵型显示装置的结构及其制造方法。
背景技术
以往，作为一般的薄型面板之一的液晶显示装置(LCD)有效地利用低功耗和小型轻量的优点而被广泛地应用于个人计算机的监视器和便携式信息终端设备的监视器等。另外，近年来，作为TV用途也得到广泛应用，将要取代现有的阴极射线管。进而，在解决了在液晶显示装置中成为问题的视角和对比度的限制、以及对应动态图像的高速响应的追踪困难这样的问题的自发光型中，EL元件有效地利用了宽视角、高对比度、高速响应等LCD所没有的特长，将EL元件之类的发光体用于图像显示部的电致发光型EL显示装置也被用作下一代的薄型面板用器件。
在这样的显示装置的像素区形成有薄膜晶体管(TFT)等开关元件。作为常用的TFT，可举出使用了半导体膜的MOS结构。作为TFT的结构，有反交错型和顶栅型这些种类，另外，硅膜等半导体膜也有非晶半导体膜和多晶半导体膜的分类，而这些要根据显示装置的用途或性能适当地加以选择。在中型或大型的面板中，采取使用了非晶半导体膜的薄膜晶体管(a-Si TFT)，而在小型面板中，就可提高显示区的开口率这一点而言，多是使用可使TFT小型化的多晶半导体膜。
也就是说，通过在显示区采用使用了多晶半导体膜的薄膜晶体管(LTPS-TFT)，从而不仅可减小每个像素的开关晶体管的电容，也可缩小与漏极侧连接的保持电容的面积，因此能够实现高分辨率且高开口率的液晶显示装置。进而，通过将LTPS-TFT不仅用作显示区，也用作显示装置周边的电路，从而可削减IC和IC安装基板，简化显示装置的周边，因此能实现窄边框且高可靠性的显示装置。因此，在移动电话使用程度的小型面板的QVGA(像素数：240×320)或VGA(像素数：480×640)的高分辨率液晶显示装置中，LTPS-TFT起主导的作用。这样，LTPS-TFT与a-Si TFT相比，在性能方面有较大的优点，预计今后高精细化会进一步取得进展。
作为在LTPS-TFT中所用的多晶半导体膜的制作方法，我们知道，首先在作为基板上的基底膜所形成的氧化硅膜等的上层形成非晶半导体膜后，通过照射激光而使半导体膜多晶化的方法。还知道，在制作了这样的多晶半导体膜后制造TFT的方法。具体地说，首先在基板上所形成的多晶半导体膜上形成由氧化硅膜构成的栅绝缘膜并形成栅电极后，以该栅电极为掩模，经栅绝缘膜向多晶半导体膜导入磷或硼等杂质，从而形成源漏区。其后，在形成了层间绝缘膜用以覆盖栅电极和栅绝缘膜后，在层间绝缘膜和栅绝缘膜内开口出到达源漏区的接触孔。在层间绝缘膜上形成金属膜，并进行构图以形成源漏电极，以便经接触孔与源漏区连接。(例如，参照专利文献1、2)其后，通过形成像素电极和自发光元件，使之与漏电极连接，从而形成有源矩阵型显示装置。
在LTPS-TFT中，一般采用上述说明过的顶栅型的TFT。在这样的TFT中，作为栅绝缘膜，以100nm左右的非常薄的膜厚所形成的氧化硅膜被栅电极与多晶半导体膜夹持，形成MOS结构。进而，由于该氧化硅膜的膜厚非常薄，故通过兼用作与TFT同时形成的保持电容的电介质绝缘膜，也有可减小保持电容的面积的效果。此时，为了形成保持电容，一般来说，首先在经栅绝缘膜向下层的多晶半导体膜导入磷或硼等杂质使之低电阻化后，在栅绝缘膜上形成导电膜图形，使之经栅绝缘膜与低电阻化了的多晶半导体膜对置。(例如，参照专利文献3)
可是，在有源矩阵型显示装置的每个像素中配置的保持电容的结构在LTPS-TFT与a-Si-TFT中有很大的不同。在与LTPS-TFT同时形成的保持电容的情况下，相当于下部电极的是通过杂质的导入而低电阻化了的多晶半导体膜，相当于电介质绝缘膜的是膜厚非常薄的栅绝缘膜。另一方面，在与a-Si TFT同时形成的保持电容中，用于栅布线和源布线的金属膜之间多采取夹持具有300～700nm左右的膜厚的绝缘膜的结构。因此，如先前说明过的，所需的保持电容的面积以LTPS-TFT较小即可。
但是，在LTPS-TFT的情况下，由于构成保持电容的一个电极的不是金属膜，而是多晶半导体膜，故随之出现高电阻的问题。一般来说，导入磷等杂质进行低电阻化，但即便如此，通过薄层电阻换算，最多也只能降低至几kΩ/□左右。因此，例如从TFT到保持电容将多晶半导体膜迂回布线时就会出现大的问题。进而，源于多晶半导体膜本身所具有的半导体的性质，保持电容产生了电压依赖性，从而也存在得不到与绝缘膜的膜厚对应的所希望的电容值，使有源矩阵型显示装置的显示品质下降的问题。为了解决这样的问题，例如可考虑在多晶半导体膜的下层预先形成金属等的导电膜的技术，但激光等的高温处理导致在半导体膜结晶化时导电膜对结晶化产生不良影响，不能得到优质的多晶半导体膜，从这一点看，该技术是不现实的。(例如，参照专利文献4)
[专利文献1]日本专利公开2003-75870号公报(图1)
[专利文献2]日本专利公开平11-261076号公报(图1)
[专利文献3]日本专利公开2000-206566号公报(图1)
[专利文献4]日本专利公开平10-177163号公报(图10)
发明内容
本发明是为了解决上述那样的问题而进行的，其目的在于，在具备了具有半导体膜的保持电容和薄膜晶体管的显示装置中，通过不影响对半导体膜的高温处理地形成无电压依赖性的保持电容，从而使显示装置的显示品质得到提高。
在本发明的显示装置中，其特征在于，在以往用作保持电容的下部电极的多晶半导体膜的上层层叠导电膜。
在本发明的显示装置中，由于在作为保持电容的下部电极的多晶半导体膜的上层层叠导电膜，故可得到与绝缘膜的膜厚对应的所希望的保持电容值，并可提高显示装置的显示品质。
附图说明
图1是表示构成显示装置的TFT基板的结构的平面图。
图2是表示构成实施方式1的显示装置的TFT和保持电容的结构的剖面图。
图3是表示构成实施方式1的显示装置的TFT和保持电容的制造方法的制造工序的剖面图。
图4是表示构成实施方式1的显示装置的TFT和保持电容的制造方法的制造工序的剖面图。
图5是表示构成实施方式1的显示装置的TFT和保持电容的制造方法的制造工序的剖面图。
图6是表示构成实施方式1的显示装置的TFT和保持电容的制造方法的制造工序的剖面图。
图7是表示构成实施方式1的显示装置的TFT和保持电容的制造方法的制造工序的剖面图。
图8是表示构成实施方式2的显示装置的TFT和保持电容的结构的剖面图。
图9是表示构成实施方式3的显示装置的TFT和保持电容的结构的剖面图。
图10是表示构成实施方式4的显示装置的TFT和保持电容的结构的剖面图。
图11是表示构成实施方式4的显示装置的TFT和保持电容的制造方法的制造工序的剖面图。
图12是表示构成实施方式4的显示装置的TFT和保持电容的制造方法的制造工序的剖面图。
具体实施方式
实施方式1
首先，说明构成本发明的显示装置的TFT基板。图1是表示显示装置中所用的TFT基板的结构的正视图。虽然以液晶显示装置为例说明本发明的显示装置，但这毕竟是例示性的，也可采用有机EL显示装置等平面型显示装置(平板显示器)等。
本发明的显示装置具有TFT基板110。TFT基板110例如是TFT阵列基板。在TFT基板110上，设置显示区111和包围显示区111而设置的边框区112。在该显示区111上，形成有多条栅布线(扫描信号线)121和多条源布线(显示信号线)122。多条栅布线121被平行地设置。同样，多条源布线122也被平行地设置。栅布线121与源布线122相互交叉地形成。栅布线121与源布线122正交。而且，由邻接的栅布线121和源布线122包围的区域成为像素117。因此，在TFT基板110上，像素117被排列成矩阵状。进而，与栅布线121平行地形成有横截像素117的蓄积电容布线123。
进而，在TFT基板110的边框区112，设置有扫描信号驱动电路115和显示信号驱动电路116。栅布线121从显示区111被延伸设置到边框区112。栅布线121在TFT基板110的端部，与扫描信号驱动电路115连接。源布线122也同样地从显示区111被延伸设置到边框区112。源布线122在TFT基板110的端部，与显示信号驱动电路116连接。在扫描信号驱动电路115的附近，连接有外部布线118。另外，在显示信号驱动电路116的附近，连接有外部布线119。外部布线118、119例如是FPC(Flexible Printed Circuit：柔性印刷电路)等的布线基板。
经外部布线118、119对扫描信号驱动电路115和显示信号驱动电路116供给来自外部的各种信号。扫描信号驱动电路115根据来自外部的控制信号，对栅布线121供给栅信号(扫描信号)。按照该栅信号，依次选择栅布线121。显示信号驱动电路116根据来自外部的控制信号或显示数据，对源布线122供给显示信号。由此，可对各像素117供给与显示数据对应的显示电压。
在像素117内，形成有至少1个TFT120和与TFT120连接的保持电容130。TFT120被配置在源布线122与栅布线121的交叉点附近。例如，该TFT120对像素电极供给显示电压。即，通过来自栅布线121的栅信号，使作为开关元件的TFT120导通。由此，从源布线122对与TFT的漏电极连接的像素电极施加显示电压。而且，在像素电极与对置电极之间，产生与显示电压对应的电场。另一方面，对于保持电容130，不仅与TFT120连接，还经保持电容布线123与对置电极电连接。因此，保持电容130跟像素电极与对置电极之间的电容并联连接。另外，在TFT基板110的表面上，形成有取向膜(未图示)。
进而，在TFT基板110上对置地配置有对置基板。对置基板例如是滤色器基板，被配置在观察侧。在对置基板上，形成有滤色器、黑矩阵(BM)、对置电极和取向膜等。再有，对置电极也有被配置在TFT基板110侧的情况。而且，在TFT基板110与对置电极之间夹持有液晶层。即，在TFT基板110与对置电极之间注入有液晶。进而，在TFT基板110与对置电极的外侧的面上，设置有偏振板和相位差板等。另外，在液晶显示面板的反观察侧配设有背光单元等。
由像素电极与对置电极之间的电场来驱动液晶。即，基板间的液晶的取向方向发生变化。由此，通过液晶层的光的偏振状态发生变化。即，通过偏振板后成为线偏振光的光的偏振状态因液晶层而发生变化。具体地说，来自背光单元的光因阵列基板侧的偏振板而成为线偏振光。而且，利用该线偏振光通过液晶层，从而使其偏振状态发生变化。
因此，通过对置基板侧的偏振板的光量随偏振状态而变化。即，从背光单元透过液晶显示面板的透射光之中通过观察侧的偏振板的光的光量发生变化。液晶的取向方向随所施加的显示电压而变化。因此，通过控制显示电压，可使通过观察侧的偏振板的光量发生变化。即，通过按每个像素来改变显示电压，从而可显示所希望的图像。再有，在这一系列的工作中，在保持电容130中，通过跟像素电极与对置电极之间的电场并列地形成电场，从而有助于显示电压的保持。
接着，用图2说明设置在TFT基板110上的TFT120和保持电容130的结构。图2是实施方式1的显示装置中的TFT120和保持电容130的剖面图。在作为绝缘性基板的玻璃基板1上的SiN膜2和SiO2膜3上形成有由多晶硅等构成的半导体层4。半导体层4在TFT120中具有源区4a、沟道区4c、漏区4b，在保持电容130中具有保持电容下部4d。源区4a和漏区4b中被导入杂质，形成比沟道区4c低的电阻。另外，在保持电容下部4d上形成有导电膜5，保持电容下部4d与导电膜5的层叠结构具有作为保持电容130的下部电极的功能。再有，在图2中，虽未对保持电容下部4d与漏区4b的边界进行记述，但相当于导电膜5的下部的部分在以下作为保持电容下部4d进行说明。接着，形成有由SiO2构成的栅绝缘膜6，使之覆盖在半导体层4、导电膜5和SiO2膜3上。在栅绝缘膜6的上层，形成有栅电极7，使之与作为半导体层4的一部分的沟道区4c对置；形成有保持电容的上部电极8，使之与导电膜5对置。在此处，保持电容130由半导体层4与导电膜5的层叠结构、保持电容的上部电极8、和作为电介质绝缘膜的栅绝缘膜6构成。
进而，在以覆盖栅电极7和保持电容的上部电极8的方式形成的第1层间绝缘膜9和栅绝缘膜6上，开口出第1接触孔10，第1层间绝缘膜9上的源电极11、漏电极12经第1接触孔10与各个源区4a和漏区4b连接。在此处，源电极11也可与源布线122形成为一体。在以覆盖源电极11和漏电极12的方式形成的第2层间绝缘膜13上，开口出第2接触孔14，第2层间绝缘膜13上形成的像素电极15和漏电极12经第2接触孔14连接起来。在此处虽未图示，但通过利用像素电极15对液晶、自发光材料等光电材料施加电压来进行显示。这样，通过使低电阻的导电膜也具有作为保持电容的下部电极的功能，从而可对下部电极可靠地施加所希望的电压，起到可形成稳定的电容的效果。通过使用如此完成的TFT基板110，可形成无电压依赖性的保持电容，所以具有与绝缘膜厚对应的所希望的电容值，可得到初期故障少的显示装置。
接着，用图3至图7说明本实施方式1中的显示装置的TFT基板的制造方法。图3至图7是表示与图2表示的剖面图相关的制造工序的工序剖面图。首先，参照图3(a)，在由玻璃或石英等具有光透过性的材料构成的绝缘性基板即玻璃基板1上，用CVD法形成光透过性的绝缘膜即SiN膜2或SiO2膜3作为半导体层4的基底膜。在本实施方式中，在玻璃基板上形成以40～60nm的膜厚将SiN膜成膜、进而以180～220nm的膜厚将SiO2膜成膜的层叠结构。设置这些基底膜的目的在于，主要是防止来自玻璃基板1的Na等可动离子扩散到半导体层4内，这些基底膜不限于上述的膜结构和膜厚。
在基底膜上用CVD法形成非晶半导体膜。在本实施方式中，使用了硅膜作为非晶半导体膜。硅膜以30～100nm的膜厚成膜，最好以60～80nm的膜厚成膜。优选这些基底膜和非晶半导体膜在同一装置或同一腔室内连续地成膜。由此，可防止存在于大气气氛中的硼等污染物质取入各膜的界面。再有，优选在非晶半导体膜成膜后在高温中进行退火。这是为了减少包含于用CVD法成膜的非晶半导体膜的膜中的大量氢而进行的。在本实施方式中，将在氮气氛的低真空状态下保持的腔室内加热到480℃左右，将非晶半导体膜成膜后的基板保持45分钟。通过预先进行这样的处理，从而在使非晶半导体膜结晶时，即使温度上升，也不致引起氢的过激的脱离。而且，可抑制非晶半导体膜在结晶后所产生的表面粗糙。
然后，用氢氟酸等刻蚀除去在非晶半导体膜表面上形成的自然氧化膜。接着，对非晶半导体膜一边喷涂氮等气体，一边从非晶半导体膜之上照射激光。当激光通过规定的光学系统变换成线状的光束后，照射到非晶半导体膜上。在本实施方式中，用YAG激光器的2次谐波(振荡波长：532nm)作为激光，但也可用受激准分子激光器来代替YAG激光器的2次谐波。在此处，通过一边喷涂氮一边对非晶半导体膜照射激光，可抑制晶粒边界部分所发生的隆起高度。这样一来，就形成了其后将要被加工成半导体层4的多晶半导体膜16。
接着，将用于形成保持电容形成区的下部电极的导电膜5成膜。导电膜5只要是Cr、Mo、W、Ta或以它们为主要成分的合金膜即可。在本实施方式中，用DC磁控管溅射法形成膜厚约为20nm的Mo膜。在此处，将导电膜5的膜厚定为20nm，但为25nm以下即可。通过将导电膜5的膜厚定为25nm以下，从而在其后进行的杂质离子掺杂时，由于杂质离子到达至下层的半导体层4，故起到了可在导电膜5与半导体层4之间得到良好的欧姆性接触的效果。
接着，用旋涂法将作为感光性树脂的光致抗蚀剂17涂敷在所形成的导电膜5上，用公知的照相制版法将所涂敷的光致抗蚀剂17曝光、显影。由此，光致抗蚀剂17被构图成所希望的形状。另外，导电膜5的刻蚀通过使用了硝酸与磷酸的混合药液的湿法刻蚀进行。由此，如图3(b)所示，对导电膜5进行了构图。在此处，导电膜5如图2所示形成在保持电容下部4d上。
接着，参照图3(c)，用公知的照相制版法将多晶半导体膜16构图成所希望的形状，形成半导体层4。在本实施方式中，通过使用了CF4与O2的混合气体的干法刻蚀，将半导体层4加工成岛状。另外，由于在刻蚀气体中混合了O2，故可一边使通过照相制版法形成的光致抗蚀剂17后退、一边刻蚀。因此，半导体层4可形成在端部具有锥形的结构。
在多晶半导体膜16和其上相接的导电膜5的构图中，通过采用公知的半色调掩模(halftone mask)，也可在1次照相制版工序中形成。即，对多晶半导体膜的形成部分的光致抗蚀剂进行半曝光(half expose)以减薄膜厚而形成，增厚导电膜形状部分的光致抗蚀剂的膜厚而形成。采用这样的抗蚀剂图形将导电膜和多晶半导体膜构图。接着，通过灰化处理，除去预先减薄膜厚所形成的部分的抗蚀剂，仅保留所希望的导电膜形状部分的光致抗蚀剂图形。只要采用所保留的光致抗蚀剂图形，再次将导电膜构图即可。
以下，用图4、图5详细地进行说明。图4(a)是形成了多晶半导体膜16后的工序剖面图，与图3(a)相同。接着，在导电膜5上进行涂敷，并通过在采用公知的半色调掩模进行半曝光的照相制版后进行显影，从而形成图4(b)所示的光致抗蚀剂17。在图4(b)中，光致抗蚀剂17包含与半导体层4对应的区域的光致抗蚀剂17a和与保持电容130对应的区域的光致抗蚀剂17b。再有，在此处，所谓与半导体层4对应的区域，是指为了最终形成半导体层4所需的光致抗蚀剂17a的形成区域，在发生图形伴随加工而缩小等的情况下，不用说必须有预料到这些的区域。光致抗蚀剂17b也是同样的。
在本实施方式中，使用了正型的光致抗蚀剂，但正型抗蚀剂的曝光量越大，显影后所残存的光致抗蚀剂的膜厚就变得越薄。因此，为了形成图4(b)所示的形状的光致抗蚀剂17，在曝光时，在半导体层4中照射到保持电容下部4d以外的区域17a的光量比照射到相当于保持电容下部4d的区域17b的光量大，并且比照射到不形成半导体层4的区域的光量小即可。在本实施方式中，以按每个曝光部位调整照射光量的方式，用具有透过光量以至少2级不同的区域的半曝光用光掩模进行曝光。通过使用这样的光掩模，可曝光1次。
在此处，也可分为对保持电容下部4d以外的区域用弱的光量进行照射的曝光工序以及对半导体层4以外的区域用强的光量进行照射的曝光工序。此时，曝光工序需要2次，但无需透过光量以至少2级不同的半曝光用的光掩模，即使用通常的光掩模也可形成图4(b)所示的光致抗蚀剂17。另外，在使用负型的抗蚀剂的情况下，不用说曝光时的照射光量的大小关系变为相反。
在以图4(b)所示的光致抗蚀剂17为掩模对导电膜5进行刻蚀后，对多晶半导体膜16进行刻蚀后加工成半导体层4的状态示于图4(c)。在本实施方式中，由于用Mo合金膜作为导电膜5，故采取使用了CF4与O2的混合气体的干法刻蚀。由于混合了O2，故可一边使光致抗蚀剂17的图形端部后退、一边刻蚀，导电膜5和半导体层4可被加工成其图形端部成为锥形形状。
接着，参照图5(a)，将光致抗蚀剂17的膜厚减薄至仅在相当于保持电容下部4d的区域残存光致抗蚀剂17b。在本实施方式中，借助于采用了O2气的灰化，使光致抗蚀剂17的膜厚均匀地减薄。再有，灰化时间既可预先决定，又可当导电膜5暴露于灰化的等离子体中时通过监视所产生的发光现象来决定。再有，此处虽可在将导电膜5和多晶半导体膜16刻蚀后，减薄光致抗蚀剂17的膜厚，但也可同时进行这2道工序。即，通过考虑了刻蚀的膜的膜厚和刻蚀速度的比率的刻蚀，从而即使从图4(b)所示的状态立刻转移到图5(a)所示的状态也没有关系。
接着，参照图5(b)，以光致抗蚀剂17b为掩模，刻蚀除去导电膜5。虽然优选具有不刻蚀基底层的半导体层4那样的选择性的刻蚀，但也可刻蚀除去在导电膜5与半导体层4的界面产生的反应层。在本实施方式中，由于使用了Mo合金作为导电膜5，故通过使用了磷酸与硝酸的混合药液的湿法刻蚀以刻蚀除去导电膜5。
按照以上的工序，应用1次照相制版工序就能得到图5(b)所示的结构，即导电膜5的图形被配置在半导体层4的图形内所希望的位置上的结构。换言之，形成有导电膜5的区域是形成有半导体层4的区域的内部。另外，通过采取这样的结构，从而在制造方法中，比起分别将导电膜5和多晶半导体膜16构图，可减少照相制版工序1道，可提高生产率。
接着，参照作为TFT和保持电容的工序剖面图的图6，形成栅绝缘膜6，使之覆盖整个基板表面。即，在半导体层4和导电膜5上使栅绝缘膜6成膜。作为栅绝缘膜6，采用SiN膜、SiO2膜等。在本实施方式中，用SiO2膜作为栅绝缘膜6，用CVD法以80～100nm的膜厚成膜。另外，由于将半导体层4的表面粗糙度定为3nm以下，将与栅电极7交叉的图形的端部形成为锥形，故栅绝缘膜6的覆盖性高，从而可大幅度减少初期故障。
进而，在将用于形成栅电极7和布线的导电膜成膜后，应用公知的照相制版法，构图成所希望的形状，形成保持电容的上部电极8、栅电极7和栅布线121(参照图1)。保持电容的上部电极8与导电膜5对置地形成。作为保持电容的上部电极8和栅电极7，可采用Cr、Mo、W、Ta或以它们为主要成分的合金膜等。在本实施方式中，通过使用了DC磁控管的溅射法以200～400nm的膜厚形成以Mo为主要成分的合金膜。另外，导电膜的刻蚀采取使用了磷酸与硝酸的混合药液的湿法刻蚀来进行。
接着，以所形成的栅电极7为掩模经栅绝缘膜6将杂质导入半导体层4内。作为此处导入的杂质元素可采用P、B。如导入P，则可形成n型的TFT。另外，对栅电极7的加工如分成n型TFT用栅电极和p型TFT用栅电极两次来进行，则可在同一基板上分开制作n型和p型的TFT，形成CMOS结构。(未图示)在此处，P或B的杂质元素的导入用离子掺杂法进行。在该离子掺杂法中，也可应用从与玻璃基板1的表面和垂直的方向照射离子的公知的方法，但从斜方向照射离子亦可。
在利用离子掺杂法如图6所示形成导入了杂质的源区4a和漏区4b的同时，还形成因被栅电极7掩蔽而未导入杂质的沟道区4c。另外，虽然在保持电容下部4d的上层形成有导电膜5，但如先前说明过的那样，导电膜5的膜厚薄至25nm以下。因此，例如在有导电膜5未被保持电容的上部电极8覆盖而伸出的区域的情况下，杂质也被导入该区域内的保持电容下部4d，可在导电膜5与半导体层4之间得到欧姆性接触。另外，即使在导电膜5没有那样的伸出区域的情况下，通过从斜方向进行离子照射，可避开保持电容的上部电极8而将杂质导入保持电容下部4d的情形也可收到同样的效果。
按照以上的工序，如图6所示，在形成有TFT的区域中，形成有栅电极7、栅绝缘膜6和半导体层4的层叠结构，而在形成有保持电容的区域中则形成有保持电容的上部电极8、栅绝缘膜6、导电膜5和保持电容下部4d的层叠结构。
接着，参照作为本实施方式的TFT和保持电容的工序剖面图的图7，使第1层间绝缘膜9成膜，使之覆盖整个基板表面。也就是说，在栅电极7上使第1层间绝缘膜9成膜。在本实施方式中，用CVD法使膜厚为500～700nm的SiO2膜成膜，作为第1层间绝缘膜9。然后，在氮气氛中在加热到450℃的退火炉中保持1小时左右。这是为了使导入半导体层4的源区4a、漏区4b的杂质元素激活而进行的。再有，第1层间绝缘膜9不限于SiO2膜，也可以是SiN膜或有机膜。
进而，应用公知的照相制版法将形成的栅绝缘膜6和第1层间绝缘膜9构图成所希望的形状。在此处，形成到达半导体层4的源区4a和漏区4b的第1接触孔10。也就是说，在第1接触孔10内，除去栅绝缘膜6和第1层间绝缘膜9，露出半导体层4的源区4a和漏区4b。在本实施方式中，第1接触孔10的刻蚀通过使用了CHF3、O2和Ar的混合气体的干法刻蚀来进行。
接着，参照作为本实施方式的TFT和保持电容的剖面图的图7，在第1层间绝缘膜9上使导电膜成膜，使之覆盖第1接触孔10，应用公知的照相制版法构图成所希望的形状，形成作为信号线的源电极11、漏电极12和源布线122(参照图1)。作为本实施方式中的导电膜，采用了通过使用DC磁控管的溅射法使Mo膜、Al膜和Mo膜连续地成膜所形成的Mo/Al/Mo的层叠结构。膜厚为：将Al膜定为200～400nm，将Mo膜定为50～150nm。另外，导电膜的刻蚀通过使用了SF6与O2的混合气体和Cl2与Ar的混合气体的干法刻蚀来进行。按照以上的工序，如图2和图7所示，在源区4a上形成有与半导体层4连接的源电极11。另外，在漏区4b上形成有与半导体层4连接的漏电极12。
经过这一系列的工序，可形成TFT120和保持电容130。形成与TFT串联连接的保持电容的不是仅半导体层4，而是在上层形成了导电膜5的层叠结构。这样，通过使低电阻的导电膜也作为保持电容的下部电极发挥功能，从而能可靠地对下部电极施加所希望的电压，会起到可形成稳定的电容的效果。
在将以上那样形成的TFT应用于有源矩阵型的显示装置时，将像素电极附加于漏电极12上。以下，参照图7至表示进而形成了像素电极的状况的剖面图的图2进行说明。首先，使第2层间绝缘膜13成膜，使之覆盖整个基板表面。也就是说，在源电极11和漏电极12上使第2层间绝缘膜13成膜。其后，应用公知的照相制版法在第2层间绝缘膜13内开口出到达漏电极12的第2接触孔14。在本实施方式中，用CVD法使膜厚为200～300nm的SiN膜成膜，作为第2层间绝缘膜13。第2接触孔14的开口通过使用了CF4与O2的混合气体的干法刻蚀来进行。
接着，为了形成像素电极，使ITO或IZO等具有透明性的导电膜成膜，通过公知的照相制版法构图成所希望的形状，形成像素电极15。在本实施方式中，通过使用了应用Ar气、O2气和H2O气的混合气体的DC磁控管的溅射法，使加工性能优越的非晶透明导电膜作为导电膜成膜。在此处，对像素电极15进行构图，使之经第2接触孔14与漏电极12连接。另外，导电膜的刻蚀通过使用了以草酸为主要成分的药液的湿法刻蚀来进行。
其后，通过在除去不需要的抗蚀剂后进行退火，使由非晶性透明导电膜构成的像素电极15结晶，以完成显示装置中所使用的TFT基板110。在实施方式1中，只在形成与TFT串联连接的保持电容的半导体层上形成导电膜。这样，通过使低电阻的导电膜也作为保持电容的下部电极发挥功能，从而能可靠地对下部电极施加所希望的电压，会起到可形成稳定的电容的效果。通过使用如此完成的TFT基板110，可形成无电压依赖性的保持电容，所以可具有与绝缘膜膜厚对应的所希望的电容值，能得到初期故障少的显示装置。
实施方式2
在实施方式1中，只在作为形成保持电容的下部电极的半导体层的保持电容下部的上部形成导电膜。在实施方式2中，其特征在于，在半导体层的上部形成的导电膜不仅在保持电容处形成，而且还在漏区中与漏电极接触的部分和在源区中与源电极接触的部分形成。在图8中示出了实施方式2的显示装置中的TFT120和保持电容130的剖面图。
在图8中，导电膜5不是仅在保持电容130处形成，而是在从保持电容120处延伸至TFT120的漏区4b上形成。另外，也在源区4a上形成。即，作为导电膜5，不仅有在保持电容130而且有在源区4a上形成的导电膜5和在漏区4b上形成的导电膜5。按照该结构，除了在实施方式1中所得到的效果外，还收到可防止在开口出第1接触孔10时容易产生的半导体层4的穿通的效果。进而，通过将导电膜5从保持电容130延伸至TFT120，会起到可降低TFT120与保持电容130之间的布线连接电阻的效果。进而，在导电膜5上使用了Mo或以Mo为主要成分的膜的情况下，在形成接触孔时干法刻蚀气体的沉积物难以附着，从而起到可获得与源电极或与漏电极的良好的电接触特性的效果。
就制造方法而言，由于与实施方式1不同点只是导电膜5的构图形状不同这一点，故省略其详细的说明。另外，在采用公知的半色调掩模的方法中，除了使光致抗蚀剂17的最厚的形成区域17b从保持电容下部4d上延伸至漏区4b上，也在源区4a上形成外，由于与实施方式1相同，故省略其说明。再有，在本实施方式2中，由于导电膜5的膜厚为25nm以下，故即使是导电膜5的下层，也可用离子掺杂法向源区4a和漏区4b导入杂质。
再有，在图8中，导电膜5从保持电容下部4d延伸至漏区4b，但不一定必须使之延伸。也可只在漏区4b和保持电容下部4d的上部形成导电膜5。虽然没有使TFT与保持电容之间的布线连接电阻降低的效果，但可收到防止在开口出第1接触孔10时的半导体层4的穿通的效果。通过这些效果，在显示装置中也收到可提高显示品质的效果。
实施方式3
在图9中示出了本实施方式3的显示装置中的TFT120和保持电容130的剖面图。在本实施方式3中，在栅绝缘膜6和第1层间绝缘膜9中所形成的第1接触孔10与在第2层间绝缘膜13中所形成的第2接触孔14在大致同一位置重叠形成这一点，以及像素电极15与导电膜5不经漏电极12而直接连接这一点，与实施方式1、2不同。另外，在制造方法中，只是漏电极12的有无和第1接触孔10的形成时期不同。即，与在实施方式2中在形成了第1层间绝缘膜9后开口出第1接触孔10相比，在本实施方式3中，其特征在于，在形成了第2层间绝缘膜13后，连续开口出第2接触孔14和第1接触孔10，其后形成的像素电极15经第2接触孔14和第1接触孔10至少与在漏区4b上所形成的导电膜5直接连接。
在现有的结构中，在由透明导电性氧化膜形成像素电极15、使源漏区4a、4b与像素电极15直接接触的情况下，在作为像素电极15的透明导电性氧化膜与半导体层4的界面上，半导体层4被氧化，在界面上形成绝缘性的氧化物。因此，难以使像素电极15与半导体层4直接接触而得到良好的接触电阻，因而要经作为金属膜的源电极11、漏电极12使之接触。因此，在实施方式1中，半导体层4与像素电极15也至少经漏电极12连接。但是，在图9所示的本实施方式3的TFT结构中，由于在半导体层4上形成导电膜5，即使在不经漏电极12连接的情况下，半导体层4也不被氧化，可得到良好的接触电阻。
另外，在本实施方式3中，其特征还在于，在结构上，影响到像素电极15与导电膜5的连接的接触孔开口工序只是1次。即，接触孔的开口一般采用干法刻蚀，但此情况下，因为有在开口时对基底造成损伤、或生成覆盖所露出的基底的残渣物的可能，往往阻碍电接触。因此，在接触孔开口工序较少的本实施方式3中，与实施方式1、2相比，收到可进一步降低接触电阻的效果。进而，在本实施方式3中，与实施方式2同样地，也有防止在接触孔开口时伴生的半导体层4的穿通的效果。由于这些效果，在显示装置中也收到可提高显示品质的效果。
实施方式4
在图10中示出了构成本实施方式4中的显示装置的TFT120和保持电容130的剖面图。在玻璃基板1上的SiN膜2和SiO2膜3上形成有由多晶硅等构成的多晶半导体膜4作为半导体层。半导体层4在TFT120中具有源区4a、沟道区4c、漏区4b，在保持电容130中具有保持电容下部4d。源区4a和漏区4b中被导入杂质，形成比沟道区4c低的电阻。另外，在保持电容下部4d上形成导电膜5，保持电容下部4d与导电膜5的层叠结构作为保持电容130的下部电极发挥功能。导电膜5进而也在源区4a和漏区4b上形成。形成由SiO2构成的栅绝缘膜6，使之覆盖在半导体层4、导电膜5和SiO2膜3上。在栅绝缘膜6的上层，形成栅电极7，使之与沟道区4c对置；也在保持电容130中，形成保持电容的上部电极8，使之与导电膜5对置。在此处，保持电容130由保持电容下部4d与导电膜5的层叠结构、保持电容的上部电极8和作为电介质绝缘膜的栅绝缘膜6构成。
形成第1层间绝缘膜9使之覆盖栅电极7和保持电容的上部电极8，在第1层间绝缘膜9上形成源电极11，使第2层间绝缘膜13成膜，使之覆盖第1层间绝缘膜9和源电极11。在第2层间绝缘膜13内形成第2接触孔14a、14b，在第1层间绝缘膜9和栅绝缘膜6内形成第1接触孔10a、10b。第1接触孔10a与第2接触孔14a，第1接触孔10b与第2接触孔14b分别在相同的位置重叠形成，各自抵达在源区4a上所形成的导电膜5和在漏区4b上所形成的导电膜5。进而，在第2层间绝缘膜13内形成第3接触孔19，使之到达源电极11。
再有，在此处，第1接触孔10a是在栅绝缘膜6和第1层间绝缘膜9内开口并对源区4a上所形成的导电膜5开口的接触孔，第1接触孔10b是在栅绝缘膜6和第1层间绝缘膜9内开口并对漏区4b上所形成的导电膜5开口的接触孔。另外，第2接触孔14a在第2层间绝缘膜13内形成，在与第1接触孔10a相同的位置处重叠，第2接触孔14b在第2层间绝缘膜13内形成，在与第1接触孔10b相同的位置处重叠。另外，第3接触孔19也与第2接触孔14a、14b同样地，在第2层间绝缘膜13内形成，而在第2接触孔14a、14b的底部连接的对方是源区4a和漏区4b，或在其上部所形成的导电膜5。另一方面，在开口部的孔底处连接的对方为源电极11的情况下，为了区别起见，称为第3接触孔19。
在第2层间绝缘膜13上，形成由透明性氧化导电膜等构成的像素电极15和连接电极18。与实施方式3同样地，像素电极15经第1接触孔10b和第2接触孔14b，与在漏区4b上所形成的导电膜5连接。另外，连接电极18经第1接触孔10a和第2接触孔14a，与在源区4a上所形成的导电膜5连接，进而，经第3接触孔19与源电极11连接。即，通过经第3接触孔19、第1接触孔10a和第2接触孔14a，连接电极18将源电极11和在源区4a上所形成的导电膜5连接。在此处虽未图示，但通过像素电极15将电压施加到液晶或自发光材料等光电材料上来进行显示。
以往，一旦在第1层间绝缘膜9和栅绝缘膜6内形成第1接触孔10，形成源电极11和漏电极12，进而在形成了第2层间绝缘膜13后，必须形成用于连接像素电极15和漏电极12的接触孔，但在本实施方式4的TFT的结构中，同时将第1～第3接触孔构图，并可以借助于与像素电极15相同、作为透明性导电膜的连接电极18将布线之间连接起来。其结果是，可削减照相制版工序数，从而收到提高生产率的效果。另外，在本实施方式4中，与实施方式2、3同样地，可防止接触孔开口所伴生的半导体层的穿通。另外，与实施方式1～3同样地，通过使低电阻的导电膜也作为保持电容的下部电极的发挥功能，故能可靠地对下部电极施加所希望的电压，从而收到可形成稳定的电容的效果。通过使用如此完成的TFT基板110，可形成无电压依赖性的保持电容，所以可具有与绝缘膜膜厚对应的所希望的电容值，得到初期故障少的显示装置。
接着，说明本实施方式4的显示装置中的TFT和保持电容的制造方法。在使第1层间绝缘膜9成膜的工序以前，由于与实施方式2、3相同，故省略其说明。参照图11，在使第1层间绝缘膜9成膜后使导电膜成膜，应用公知的照相制版法构图成所希望的形状，形成源电极11和源布线122(参照图1)。作为本实施方式4中的导电膜，采用了通过使用了DC磁控管的溅射法使Mo膜、Al膜和Mo膜连续地成膜所形成的Mo/Al/Mo的层叠结构。膜厚为：将Al膜定为200～400nm，将Mo膜定为50～150nm。另外，导电膜的刻蚀通过使用了SF6与O2的混合气体和Cl2与Ar的混合气体的干法刻蚀来进行。再有，在本实施方式4中，由于源电极11与其它布线连接的部位只是上层，故也可没有下层的Mo膜，也可用由上层为Mo膜、下层为Al膜或Al合金膜构成的层叠膜形成。
其后，使第2层间绝缘膜13成膜，使之覆盖整个基板表面。也就是说，在源电极11和源布线上使第2层间绝缘膜13成膜。其后，参照图12，应用公知的照相制版法和蚀刻法在第2层间绝缘膜13内开口出到达源电极11的第3接触孔19。与此同时，在第2层间绝缘膜13、第1层间绝缘膜9和栅绝缘膜6内开口出第2接触孔14a、14b和第1接触孔10a、10b，使之到达在源区4a上和漏区4b上所形成的导电膜5。在本实施方式中，用CVD法使膜厚为200～300nm的SiN膜成膜，作为第2层间绝缘膜13。第1～第3接触孔的开口采取使用了CF4与O2的混合气体的干法刻蚀来进行。
接着，为了形成像素电极15和连接电极18，使ITO或IZO等具有透明性的导电膜成膜，应用公知的照相制版法构图成所希望的形状，形成像素电极15和连接电极18。在此处，像素电极15构图成经第1接触孔10b和第2接触孔14b与在漏区4b上所形成的导电膜5连接。另外，连接电极18形成为经第1接触孔10a和第2接触孔14a与在源区4a上所形成的导电膜5连接并且经第3接触孔19与源电极11连接。在本实施方式中，通过使用了应用Ar气、O2气和H2O气的混合气体的DC磁控管的溅射法，使加工性能优越的非晶透明导电膜成膜，作为导电膜。另外，导电膜的刻蚀通过使用了以草酸为主要成分的药液的湿法刻蚀来进行。
其后，通过在除去不需要的抗蚀剂后进行退火，使由非晶性透明导电膜构成的像素电极15和连接电极18结晶，以完成显示装置中所使用的TFT基板110。在本实施方式4中，与实施方式1～3同样地在形成与TFT串联连接的保持电容的半导体层上形成导电膜。这样，通过使低电阻的导电膜也作为保持电容的下部电极发挥功能，从而能可靠地对下部电极施加所希望的电压，会收到可形成稳定的电容的效果。另外，与实施方式2同样地，由于也在漏区和源区的上部形成了导电膜，故收到防止在接触孔开口时的半导体层的穿通的效果。进而，与实施方式3同样地，由于将连接像素电极与在漏区上所形成的导电膜的接触孔开口工序减少到1道工序，故收到可进一步降低接触电阻的效果。最后，在本实施方式4中，通过同时将第1～第3接触孔构图，并用连接电极连接布线之间，从而收到可削减照相制版工序数并提高生产率的效果。
通过使用如此完成的TFT基板110，可形成无电压依赖性的保持电容，所以可具有与绝缘膜膜厚对应的所希望的电容值，能得到初期故障少的显示装置。另外，由于照相制版工序少，故可得到低成本的显示装置。

Claims (12)

1.一种显示装置，在绝缘性基板上具备薄膜晶体管、像素电极和保持电容，其特征在于，
上述薄膜晶体管具备：半导体层；栅绝缘膜，覆盖在上述半导体层上；栅电极，具有经上述栅绝缘膜与上述半导体层对置的区域；以及源电极，与上述半导体层电连接，
上述像素电极与上述半导体层电连接，
上述保持电容具备：保持电容下部电极，其由上述半导体层延伸而成的半导体延伸部和与所述半导体延伸部的上层相接形成的导电膜的层叠构造形成；由所述栅绝缘膜构成的电介质绝缘膜；以及经上述栅绝缘膜与上述下部电极对置的保持电容的上部电极。
2.如权利要求1所述的显示装置，其特征在于，该显示装置还具备：
第1层间绝缘膜，覆盖上述栅绝缘膜和上述栅电极；
第1接触孔，形成在上述第1层间绝缘膜和上述栅绝缘膜中；
第2层间绝缘膜，形成在上述第1层间绝缘膜的上层；以及
第2接触孔，形成在上述第2层间绝缘膜中，
其中，上述导电膜形成在上述半导体层的漏区上，
形成在上述漏区上的上述导电膜经上述第1接触孔和上述第2接触孔与上述像素电极电连接。
3.如权利要求2所述的显示装置，其特征在于，还包括：
形成在上述第1层间绝缘膜的上层的漏电极，
其中，形成在上述漏区上的导电膜经上述第1接触孔与上述漏电极电连接，
上述漏电极经上述第2接触孔与上述像素电极连接。
4.如权利要求2所述的显示装置，其特征在于，
形成在上述漏区上的导电膜经上述第1接触孔和上述第2接触孔与上述像素电极直接连接。
5.如权利要求2所述的显示装置，其特征在于，还包括：
形成在上述半导体层的源区上的导电膜；和
形成在上述第1层间绝缘膜和上述栅绝缘膜中的第3接触孔，
其中，上述源电极形成在上述第1层间绝缘膜上，
形成在上述源区上的导电膜经上述第3接触孔与上述源电极连接。
6.如权利要求4所述的显示装置，其特征在于，还包括：
导电膜，形成在上述半导体层的源区上；
源电极，形成在上述第1层间绝缘膜上；
形成在上述第1层间绝缘膜和上述栅绝缘膜中的第3接触孔；
形成在上述第2层间绝缘膜中的第4接触孔；
第5接触孔，形成为在上述第2层间绝缘膜中对上述源电极进行开口；以及
连接电极，经上述第3接触孔和上述第4接触孔与形成在上述源区上的导电膜连接，并且经上述第5接触孔与上述源电极连接。
7.如权利要求6所述的显示装置，其特征在于，
上述连接电极形成在与上述像素电极相同的层中。
8.如权利要求2所述的显示装置，其特征在于，
上述导电膜从上述薄膜晶体管延伸至上述保持电容。
9.如权利要求1所述的显示装置，其特征在于，
形成有上述导电膜的区域在形成有上述半导体层的区域的内部。
10.如权利要求9所述的显示装置，其特征在于，
上述导电膜由Mo或以Mo为主要成分的合金膜形成。
11.如权利要求9所述的显示装置，其特征在于，
上述导电膜的膜厚为25nm以下。
12.一种根据权利要求1所述的显示装置的制造方法，其中，具备下述工序：
在绝缘性基板上形成多晶半导体膜；
在上述多晶半导体膜上形成导电膜；
在上述导电膜上涂敷抗蚀剂；
加工上述抗蚀剂，使得在形成上述半导体层的区域以外不残留上述抗蚀剂，并且使与上述保持电容下部对应的区域的上述抗蚀剂膜厚为最厚；
在对未被上述抗蚀剂覆盖的上述导电膜进行刻蚀后，对上述多晶半导体膜进行刻蚀，加工成上述半导体层，并均匀地减薄上述抗蚀剂，以除去与上述保持电容下部对应的区域以外的上述抗蚀剂；
除去与上述保持电容下部对应的区域以外的上述导电膜，形成上述保持电容下部与上述导电膜的层叠结构；
除去上述抗蚀剂；
在上述导电膜和上述半导体层上使上述栅绝缘膜成膜；
以与上述半导体层对置的方式在上述栅绝缘膜上形成上述栅电极和上述保持电容的上部电极；
形成与上述半导体层连接的上述源电极；以及
形成与上述半导体层连接的上述像素电极。
CN200710198911XA 2006-12-07 2007-12-07 显示装置及其制造方法 Expired - Fee Related CN101196668B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2006330528A JP4967631B2 (ja) 2006-12-07 2006-12-07 表示装置
JP2006330528 2006-12-07
JP2006-330528 2006-12-07

Publications (2)

Publication Number Publication Date
CN101196668A CN101196668A (zh) 2008-06-11
CN101196668B true CN101196668B (zh) 2010-12-22

Family

ID=39496941

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200710198911XA Expired - Fee Related CN101196668B (zh) 2006-12-07 2007-12-07 显示装置及其制造方法

Country Status (5)

Country Link
US (1) US7754541B2 (zh)
JP (1) JP4967631B2 (zh)
KR (1) KR100915159B1 (zh)
CN (1) CN101196668B (zh)
TW (1) TW200834198A (zh)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009057444A1 (ja) * 2007-11-02 2009-05-07 Sharp Kabushiki Kaisha 回路基板及び表示装置
KR101876819B1 (ko) * 2011-02-01 2018-08-10 삼성디스플레이 주식회사 박막트랜지스터 기판 및 그의 제조방법
JP2012208294A (ja) * 2011-03-29 2012-10-25 Seiko Epson Corp 電気光学装置の製造方法、電気光学装置、投射型表示装置および電子機器
JP6019329B2 (ja) * 2011-03-31 2016-11-02 株式会社Ｊｏｌｅｄ 表示装置および電子機器
KR101903671B1 (ko) * 2011-10-07 2018-10-04 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
CN102646632B (zh) 2012-03-08 2014-04-02 京东方科技集团股份有限公司 阵列基板及其制作方法和显示装置
CN102709328B (zh) * 2012-05-25 2013-07-03 京东方科技集团股份有限公司 一种阵列基板、其制造方法、显示面板及显示装置
CN103456740B (zh) * 2013-08-22 2016-02-24 京东方科技集团股份有限公司 像素单元及其制造方法、阵列基板和显示装置
CN105321825A (zh) * 2015-11-18 2016-02-10 武汉华星光电技术有限公司 低温多晶硅薄膜晶体管及其制作方法
CN106158882B (zh) * 2016-09-27 2019-02-26 厦门天马微电子有限公司 一种显示装置、显示面板、阵列基板及其制作方法
CN107170753B (zh) * 2017-05-10 2020-04-07 京东方科技集团股份有限公司 一种阵列基板及其制备方法、显示装置
WO2019028670A1 (en) * 2017-08-08 2019-02-14 Boe Technology Group Co., Ltd. MATRIX SUBSTRATE, DISPLAY APPARATUS, AND METHOD FOR MANUFACTURING MATRIX SUBSTRATE
JP6774464B2 (ja) * 2018-08-24 2020-10-21 株式会社Ｊｏｌｅｄ 半導体基板および発光装置

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10153801A (ja) * 1990-04-11 1998-06-09 Seiko Epson Corp 液晶パネルの製造方法
JP3024620B2 (ja) 1990-04-11 2000-03-21 セイコーエプソン株式会社 液晶パネルの製造方法
JP2800956B2 (ja) * 1992-03-10 1998-09-21 シャープ株式会社 アクティブマトリクス基板
JPH1138439A (ja) * 1997-07-16 1999-02-12 Toshiba Corp アクティブマトリクス基板及びその製造方法並びにアクティブマトリクス型液晶表示装置
US6369410B1 (en) 1997-12-15 2002-04-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the semiconductor device
JPH11261076A (ja) 1998-03-13 1999-09-24 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JP2003121878A (ja) * 1998-11-26 2003-04-23 Seiko Epson Corp 電気光学装置及び電子機器
JP2000206566A (ja) 1999-01-18 2000-07-28 Toshiba Corp 薄膜半導体装置
JP4147747B2 (ja) * 2000-03-17 2008-09-10 セイコーエプソン株式会社 電気光学装置及びプロジェクタ
JP3753613B2 (ja) * 2000-03-17 2006-03-08 セイコーエプソン株式会社 電気光学装置及びそれを用いたプロジェクタ
JP2002359252A (ja) * 2000-09-29 2002-12-13 Toshiba Corp 平面表示装置及びその製造方法
JP4739510B2 (ja) * 2000-12-15 2011-08-03 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
US7701130B2 (en) * 2001-08-24 2010-04-20 Semiconductor Energy Laboratory Co., Ltd. Luminous device with conductive film
JP2003075870A (ja) 2001-09-06 2003-03-12 Toshiba Corp 平面表示装置およびその製造方法
KR100971950B1 (ko) * 2003-06-30 2010-07-23 엘지디스플레이 주식회사 액정표시장치용 어레이기판과 제조방법
JP4631255B2 (ja) * 2003-07-16 2011-02-16 セイコーエプソン株式会社 アクティブマトリクス基板、表示装置、及び電子機器
KR20070049740A (ko) * 2005-11-09 2007-05-14 엘지.필립스 엘시디 주식회사 액정표시장치용 어레이기판과 그 제조방법
JP2007173652A (ja) * 2005-12-23 2007-07-05 Mitsubishi Electric Corp 薄膜トランジスタ装置およびその製造方法、ならびに、該薄膜トランジスタ装置を備えた表示装置

Also Published As

Publication number Publication date
JP2008145578A (ja) 2008-06-26
US20080135909A1 (en) 2008-06-12
KR100915159B1 (ko) 2009-09-03
TW200834198A (en) 2008-08-16
JP4967631B2 (ja) 2012-07-04
US7754541B2 (en) 2010-07-13
KR20080052460A (ko) 2008-06-11
CN101196668A (zh) 2008-06-11

Similar Documents

Publication Publication Date Title
CN101196668B (zh) 显示装置及其制造方法
JP4021194B2 (ja) 薄膜トランジスタ装置の製造方法
US5734177A (en) Semiconductor device, active-matrix substrate and method for fabricating the same
CN101552242B (zh) 薄膜晶体管阵列面板及其制造方法
CN101800229B (zh) 显示装置
US7566906B2 (en) Thin film transistor array panel and manufacturing method thereof
CN101236993B (zh) 薄膜晶体管及其制法、以及使用该薄膜晶体管的显示装置
US7642141B2 (en) Manufacturing method for display device
US20080197356A1 (en) Thin film transistor substrate and method of manufacturing the same
CN101165908A (zh) Tft衬底及其制造方法、以及具有该tft衬底的显示装置
KR101134989B1 (ko) 어레이 기판의 제조방법
JP2009099824A (ja) 薄膜トランジスタ装置、表示装置及びその製造方法
US20060065894A1 (en) Thin film transistor array panel and manufacturing method thereof
US8754416B2 (en) Method for fabrication of active-matrix display panels
CN100543927C (zh) 薄膜晶体管阵列面板及其制造方法
KR101051004B1 (ko) 두 가지 타입의 박막트랜지스터를 포함하는액정표시장치용 어레이기판 및 그 제조방법
TWI257646B (en) Thin film transistor array substrate and method of manufacturing the same
JPH06167722A (ja) アクティブマトリクス基板及びその製造方法
JPH10133233A (ja) アクティブマトリクス型表示回路およびその作製方法
JPH0667203A (ja) 液晶表示装置
US6362030B1 (en) Method of manufacturing an active matrix substrate
KR101735833B1 (ko) 유기전계발광표시장치 및 그 제조방법
KR20070109162A (ko) 박막 트랜지스터 기판 및 그의 제조 방법
KR101087750B1 (ko) 두가지 타입의 박막트랜지스터를 포함하는 액정표시장치용어레이기판 및 그 제조방법
JPH10209452A (ja) 薄膜トランジスタ及びその製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20101222

Termination date: 20191207