KR101051004B1 - 두 가지 타입의 박막트랜지스터를 포함하는액정표시장치용 어레이기판 및 그 제조방법 - Google Patents
두 가지 타입의 박막트랜지스터를 포함하는액정표시장치용 어레이기판 및 그 제조방법 Download PDFInfo
- Publication number
- KR101051004B1 KR101051004B1 KR1020040099753A KR20040099753A KR101051004B1 KR 101051004 B1 KR101051004 B1 KR 101051004B1 KR 1020040099753 A KR1020040099753 A KR 1020040099753A KR 20040099753 A KR20040099753 A KR 20040099753A KR 101051004 B1 KR101051004 B1 KR 101051004B1
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- amorphous silicon
- silicon layer
- forming
- driving element
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 24
- 239000000758 substrate Substances 0.000 title claims description 52
- 229910021417 amorphous silicon Inorganic materials 0.000 claims abstract description 78
- 238000000034 method Methods 0.000 claims abstract description 70
- 239000004973 liquid crystal related substance Substances 0.000 claims abstract description 46
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 35
- 239000010409 thin film Substances 0.000 claims abstract description 33
- 229920005591 polysilicon Polymers 0.000 claims abstract description 28
- 239000010410 layer Substances 0.000 claims description 184
- 229910052751 metal Inorganic materials 0.000 claims description 32
- 239000002184 metal Substances 0.000 claims description 32
- 239000012535 impurity Substances 0.000 claims description 28
- 239000010408 film Substances 0.000 claims description 27
- 229920002120 photoresistant polymer Polymers 0.000 claims description 23
- 239000011651 chromium Substances 0.000 claims description 16
- 239000010949 copper Substances 0.000 claims description 14
- 239000010936 titanium Substances 0.000 claims description 14
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 11
- 239000011241 protective layer Substances 0.000 claims description 11
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 11
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 claims description 8
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 claims description 8
- 229910052804 chromium Inorganic materials 0.000 claims description 8
- 229910052750 molybdenum Inorganic materials 0.000 claims description 8
- 239000011733 molybdenum Substances 0.000 claims description 8
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 7
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 7
- 229910052802 copper Inorganic materials 0.000 claims description 7
- 239000002356 single layer Substances 0.000 claims description 7
- 229910052715 tantalum Inorganic materials 0.000 claims description 7
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 claims description 7
- 229910052719 titanium Inorganic materials 0.000 claims description 7
- 238000005984 hydrogenation reaction Methods 0.000 claims description 3
- 230000001678 irradiating effect Effects 0.000 claims description 3
- 230000005540 biological transmission Effects 0.000 claims description 2
- 230000000903 blocking effect Effects 0.000 claims description 2
- 238000000151 deposition Methods 0.000 description 7
- 238000005530 etching Methods 0.000 description 6
- 229910004298 SiO 2 Inorganic materials 0.000 description 5
- 210000002858 crystal cell Anatomy 0.000 description 5
- 239000011810 insulating material Substances 0.000 description 5
- 238000002161 passivation Methods 0.000 description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 229910052814 silicon oxide Inorganic materials 0.000 description 4
- 230000005684 electric field Effects 0.000 description 3
- 239000011229 interlayer Substances 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 238000002425 crystallisation Methods 0.000 description 2
- 230000008025 crystallization Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 2
- 239000007769 metal material Substances 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 238000002834 transmittance Methods 0.000 description 2
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 238000004380 ashing Methods 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 125000004435 hydrogen atom Chemical class [H]* 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 238000005224 laser annealing Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
- H01L27/1229—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with different crystal properties within a device or between different devices
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136231—Active matrix addressed cells for reducing the number of lithographic steps
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Nonlinear Science (AREA)
- Manufacturing & Machinery (AREA)
- Mathematical Physics (AREA)
- Optics & Photonics (AREA)
- Thin Film Transistor (AREA)
- Liquid Crystal (AREA)
Abstract
본 발명은 액정표시장치에 관한 것으로, 특히 박막트랜지스터 및 그 제조방법에 관한 것이다.
본 발명의 특징은 저마스크공정을 이용하여 액정패널의 스위칭소자로 비정질실리콘 박막트랜지스터를 형성하며, 구동소자로 폴리실리콘 박막트랜지스터를 형성하는 것이다.
이와 같이 하면, 패널제조단가를 줄일 수 있어 저가의 액정표시장치를 제작할 수 있다.
또한, 구동소자로 비정질실리콘 박막트랜지스터를 사용하는 것에 비해 구동소자의 소자성능을 향상시킬 수 있으며, 구동소자 및 스위칭소자로 폴리실리콘 박막트랜지스터를 사용했던 종래 기술의 문제점인 신뢰성 저하 및 누설전류 특성을 개선할 수 있다.
Description
도 1은 일반적인 액정패널의 개략적인 도면.
도 2는 종래의 제1 예에 따른 구동회로 일체형 액정표시장치용 어레이기판의 비정질실리콘 박막트랜지스터 제조공정을 나타낸 블록도.
도 3은 종래의 제1 예에 따른 구동회로 일체형 액정표시장치용 어레이기판의 비정질실리콘 박막트랜지스터의 단면도.
도 4는 종래의 제2 예에 따른 구동회로 일체형 폴리실리콘 박막트랜지스터 제조공정을 나타낸 블록도.
도 5는 종래의 제2 예에 따른 구동회로 일체형 액정표시장치용 어레이기판의 폴리실리콘 박막트랜지스터의 단면도.
도 6a ~ 도 6k는 본 발명의 실시 예에 따른 구동소자부에 폴리실리콘 박막트랜지스터를 포함하고, 표시부에 비정질실리콘 박막트랜지스터를 포함하는 구동회로 일체형 액정표시장치용 어레이기판의 제조방법을 공정순서에 따라 개략적으로 도시한 단면도.
<도면의 주요부분에 대한 부호의 설명>
111: 기판 113: 게이트전극
115: 게이트절연막 117: 다결정실리콘층
119: 비정질실리콘층 121: 에치스토퍼층
123: 불순물비정질층 126a: 소스전극
126b: 드레인전극 129: 보호층
133: 화소전극
본 발명은 액정표시장치에 관한 것으로 특히, 구동소자로 다결정 박막트랜지스터를 사용하고 스위칭소자로 비정질 박막트랜지스터를 사용한 액정표시장치용 어레이기판 및 그 제조방법에 관한 것이다.
일반적인 액정표시장치는 전계를 이용하여 액정의 광투과율을 조절함으로써 화상을 표시하게 된다. 이를 위하여 액정표시장치는 액정셀들이 매트릭스 형태로 배열되어진 액정패널과 액정패널을 구동하기 위한 구동회로를 구비한다.
액정표시패널에는 다수의 화소를 구성하며, 각 화소의 일측과 타측을 따라 게이트라인들과 데이터라인들이 교차하게 배열되고 상기 각 화소에 액정셀들이 위치하게 된다. 이 액정표시패널에는 액정셀들 각각에 전계를 인가하기 위한 화소전 극들과 공통전극이 마련된다.
도 1은 일반적인 구동회로 일체형 액정표시장치의 개략적인 평면도이다.
화소전극(PE)들 각각은 스위칭소자인 박막트랜지스터(T)의 소스 및 드레인 단자들을 경유하여 데이터라인(DL)에 접속된다. 구동소자부(GP, DP)는 게이트라인(GL)들을 구동하기 위한 게이트구동회로(GP)와 데이터라인(DL)들을 구동하기 위한 데이터구동회로(DP)를 구비한다.
게이트구동회로(GP)는 스캐닝신호를 게이트라인(GL)들에 순차적으로 공급하여 액정표시패널 상의 액정셀들을 순차적으로 구동한다.
데이터구동회로(DP)는 게이트라인(GL)들 중 어느 하나에 게이트신호가 공급될 때마다 데이터라인(DL)들 각각에 비디오신호를 공급한다. 이러한 비디오신호에 따라 화소전극(P)과 공통전극사이에 인가되는 전계에 의해 액정셀의 광투과율을 조절함으로써 표시부(4)로 화상을 표시하게 된다.
이러한 액정표시장치에 이용되는 박막트랜지스터(T)는 액티브층으로 비정질실리콘(a-si:H) 또는 폴리실리콘(p-si:H)을 이용한다.
일반적으로, 상기 액티브층을 비정질실리콘으로 사용할 경우에는 게이트전극이 하부에 구성된 인버티드 스테거드 타입(Inverted staggered type)으로 박막트랜지스터를 사용하게 되며, 상기 인버티드 스테거드 타입 또한 에치백 타입(etch-back type)과 에치스토퍼 타입(etch-stopper type)으로 나눌 수 있다.
에치백 타입은 비정질실리콘층이 과식각되므로 비정질실리콘층이 두꺼워야 하는데, 비정질실리콘층이 두꺼울수록 빛에 대한 민감도 증가로 누설전류가 많아지 는 단점이 있다.
에치스토퍼 타입은 에치백 타입과는 다르게 채널부의 에치스토퍼층이 비정질실리콘층의 식각을 방지하여 비정질실리콘층의 두께를 얇게 형성할 수 있는 장점이 있다.
이하, 도면을 참조하여 일반적인 에치스토퍼 타입의 박막트랜지스터를 포함하는 구동회로 일체형 액정표시장치용 어레이기판의 제조공정을 설명한다.
도 2는 일반적으로 적용되는 구동회로일체형 액정표시장치용 어레이기판의 비정질실리콘 박막트랜지스터의 제작 공정을 도시한 흐름도로써, 도 3의 구동회로 일체형 액정표시장치용 어레이기판의 비정질실리콘 박막트랜지스터의 단면도를 참조하여 설명한다.
제1단계(st1)는 제 1마스크공정으로, 구동소자부(Ⅰ)와 표시부(Ⅱ)가 정의된 투명한 절연기판(3) 상에 게이트전극(5)을 형성한다. 상기 게이트전극(5)을 형성한 기판(3)의 전면에 질화실리콘(SiNx)과 산화실리콘(SiO2)을 포함한 무기절연 물질 그룹 중 선택된 하나를 증착하여 제1절연막인 게이트절연막(7)을 형성한다.
제2단계(st2)는 제2마스크공정으로, 상기 게이트절연막(7) 상부에 순수 비정질실리콘층(미도시)을 형성한다. 상기 순수 비정질실리콘층(미도시)의 상부에 질화실리콘(SiNx)과 산화실리콘(SiO2)을 포함하는 무기절연물질 그룹 중 선택된 하나를 증착하고 패터닝하여 에치스토퍼층(11)을 형성한다.
다음은 제3단계(st3)의 제3마스크공정으로, 상기 에치스토퍼층(11)이 형성된 기판(3)의 전면에 불순물 비정질실리콘층(미도시)을 적층한다.
동시에, 상기 불순물 비정질실리콘층(미도시) 상부에 금속층(미도시)을 적층하여 형성한다.
상기 적층된 금속층과 그 하부의 불순물 비정질실리콘층과, 부분적으로 결정화된 순수 비정질실리콘층을 회절노광법을 이용한 마스크공정으로 패터닝하여, 상기 소스 및 드레인영역에 서로 이격되도록 소스전극(15a)과 드레인전극(15b)을 형성한다.
연속하여, 상기 이격된 소스 및 드레인전극(15a, 15b)의 하부에 이와 접촉하는 오믹콘택층(13)과 , 오믹콘택층(13)의 하부에 액티브층(9)을 형성한다.
제4단계(st4)는 제4마스크공정으로, 상기 소스 및 드레인전극(15a, 15b)이 형성된 기판(3)의 전면에 제2절연막인 보호층(17)을 형성한다. 연속하여 상기 표시부(Ⅱ)의 보호층(17)을 패터닝하여 상기 드레인전극(15b)의 일부를 노출하는 콘택홀(미도시)을 형성한다.
제5단계(st5)는 제5마스크공정으로, 상기 표시부(Ⅱ)의 보호층(17)이 형성된 기판(3)의 전면에 인듐-틴 옥사이드(ITO)와 인듐-징크-옥사이드(IZO)를 포함하는 투명 도전성 금속물질 그룹 중 선택된 하나를 증착하고 제5마스크 공정으로 패터닝하여, 상기 드레인전극(15b)과 접촉하는 투명 화소전극(19)을 형성한다.
전술한 공정을 통해 종래의 제1 예에 따른 구동회로 일체형 액정표시장치용 어레이기판을 제작할 수 있다.
이하, 일반적인 폴리실리콘박막트랜지스터를 포함하는 구동회로 일체형 액정 표시장치용 어레이기판의 제조공정을 설명한다.
도 4는 일반적으로 적용되는 구동회로일체형 액정표시장치용 어레이기판의 폴리실리콘 박막트랜지스터의 제작 공정을 도시한 흐름도로써, 도 5의 구동회로 일체형 액정표시장치용 어레이기판의 폴리실리콘 박막트랜지스터의 단면도를 참조하여 설명한다.
제1단계(st1)는 제1마스크공정으로, 폴리실리콘 박막트랜지스터는 먼저 구동소자부(Ⅰ)와 표시부(Ⅱ)가 정의된 절연기판(3) 상에 SiO2등의 절연물질로 이루어진 버퍼층(23)이 증착된다.
다음은 제2단계(st2)인 제2마스크공정으로, 상기 버퍼층(23) 상에 비정질실리콘막(미도시)이 증착된다.
이어서, 비정질실리콘막(미도시)이 레이저에 의해 결정화되어 폴리실리콘막이 되고, 그 폴리실리콘막이 패터닝됨으로써 액티브층(25)이 형성된다.
상기 액티브층(25)이 형성된 버퍼층(23) 위에 게이트절연막(27)을 전면 형성하고, 그 위에 게이트금속층(미도시)이 증착된다. 상기 게이트금속층(미도시)은 제2마스크공정으로 패터닝하여 게이트전극(29)이 된다.
다음으로, 상기 게이트전극(29)을 이용한 셀프얼라인(self-align) 방법으로 불순물 주입 및 주입된 불순물을 활성화시켜 소스영역과 드레인영역을 형성한다. 소스 및 드레인영역은 게이트전극(29)의 일측과 타측으로 노출된 액티브층(25)의 표면에 n+ 또는 p+이온을 주입하고 레이저빔을 조사하여 주입된 불순물을 활성화시 켜 형성된다.
다음은 제3단계(st3)인 제3마스크공정으로, 게이트전극(29)이 형성된 게이트절연막(27) 상에 층간 절연막(31)이 전면 증착하고 패터닝하여 상기 층간절연막(31)과 게이트절연막(27)을 관통하는 소스접촉홀(미도시) 및 드레인접촉홀(미도시)이 형성된다.
다음 제4단계(st4)는 제4마스크공정으로, 소스 및 드레인금속층(미도시)이 증착되고 패터닝되어, 소스 및 드레인전극(33a, 3b)이 형성된다. 여기서 소스 및 드레인전극(33a, 33b) 각각은 소스접촉홀(미도시) 및 드레인접촉홀(미도시)을 통해 액티브층(25)의 소스영역 및 드레인영역과 접촉하게 된다.
제5단계(st5)는 제5마스크공정으로, 이러한 소스 및 드레인전극(33a, 33b)이 형성된 층간절연막(31) 위에 보호막(35)이 전면 증착되고 패터닝되어, 표시부(Ⅱ)의 드레인전극(33b)을 노출시키는 드레인콘택홀(미도시)이 형성된다.
제6단계(st6)는 제6마스크공정으로, 상기 표시부(Ⅱ)의 보호막(35) 위에 투명도전물질이 증착되고 패터닝되어, 드레인전극(33b)과 접속되는 화소전극(37)이 형성된다.
전술한 공정을 통해 종래의 제 2 예에 따른 구동회로 일체형 액정표시장치용 어레이기판을 제작할 수 있다.
그러나, 전술한 제 1 예와 같이 비정질실리콘 박막트랜지스터로 스위칭소자와 구동소자를 모두 형성하면, 구동소자의 비정질실리콘 박막트랜지스터는 소자 이동도(Mobility)가 낮아 구동부의 집적도가 떨어지게 되며, 제 2 예와 같이 폴리실 리콘 박막트랜지스터로 스위칭소자와 구동소자 모두 형성하면, 소자 이동성의 성능이 향상되나 제조공정이 복잡하여 액정표시패널의 제조단가 상승의 원인이 된다.
또한, 전하이동에 의한 누설전류 값을 갖는 단점을 지닌다.
본 발명은 전술한 문제를 해결하기 위해 제안된 것으로, 본 발명의 목적은 기판 상에 구동소자와 스위칭소자 박막트랜지스터를 각각 다른 타입의 박막트랜지스터로 구성하되 동일한 저마스크 공정으로 형성하여 패널제조단가를 줄이는 것을 제1목적으로 한다.
또한, 신뢰성 개선 및 누설 전류의 저감의 효과를 가져오는 액정표시장치를 제공하는 것을 제2목적으로 한다.
전술한 바와 같은 목적을 달성하기 위해, 본 발명은 표시부와 구동소자부가 정의된 투명한 절연기판과; 상기 절연기판 상의 표시부와 구동소자부에 각각 형성된 게이트전극과; 상기 게이트전극의 상부에 형성된 게이트절연막과; 상기 표시부의 게이트절연막 상부에 형성된 순수 비정질실리콘층과; 상기 구동소자부의 게이트절연막 상부에 형성된 다결정실리콘층과; 상기 표시부에 형성된 순수 비정질실리콘층과, 상기 구동소자부에 형성된 다결정실리콘층 상부에 각각 형성된 에치스토퍼층과; 상기 표시부와 구동소자부의 상기 에치스토퍼층을 중심으로 서로 이격되게 형성된 불순물 비정질실리콘층과; 상기 표시부와 구동소자부의 상기 불순물 비정질실리콘층 상부에 크롬(Cr), 티타늄(Ti), 몰리브덴(Mo), 탄탈륨(Ta), 구리(Cu) 중 선택된 하나로 단일층 또는 이중층으로 서로 이격되게 형성된 소스 및 드레인전극과 상기 표시부와 구동소자부의 상부에 형성되고, 상기 표시부의 드레인전극의 일부를 노출하는 보호층과; 상기 노출된 드레인전극과 전기적으로 접촉하는 화소전극를 포함하는 구동회로 일체형 액정표시장치용 어레이기판을 제공한다.
이때, 상기 표시부와 상기 구동소자부의 박막트랜지스터는 NMOS소자이며, 에치스토퍼(Etch-stopper) 타입인 것을 특징으로 하며, 상기 게이트절연막은 질화실리콘(SiNx)으로 형성하는 것을 특징으로 한다.
그리고, 상기 표시부의 상기 순수 비정질실리콘층과 상기 구동소자부의 상기 다결정실리콘층은 100Å ~ 1000Å의 두께인 것을 특징으로 한다.
또한, 본 발명은 기판에 표시부와 구동소자부를 정의하는 단계와; 상기 표시부와 구동소자부에 대응하는 상기 기판 상에 게이트전극을 형성하는 단계와; 상기 게이트전극 상부에 게이트절연막을 형성하는 단계와; 상기 게이트절연막 상부에 순수 비정질실리콘층을 형성하는 단계와; 상기 구동소자부의 상기 순수 비정질실리콘층을 결정화하여 다결정실리콘층을 형성하는 단계와; 상기 표시부의 상기 순수비정질실리콘층과 상기 구동소자부의 상기 다결정실리콘층 상부에 에치스토퍼층을 형성하는 단계와; 상기 에치스토퍼층을 중심으로 서로 이격되게 불순물 비정질실리콘층을 형성하는 단계와; 상기 불순물 비정질실리콘층 상부에 크롬(Cr), 티타늄(Ti), 몰리브덴(Mo), 탄탈륨(Ta), 구리(Cu) 중 선택된 하나로 단일층 또는 이중층으로 서로 이격되는 소스 및 드레인전극을 형성하는 단계와; 상기 구동소자부 및 상기 표시부 상부에 형성되고, 상기 표시부의 드레인전극의 일부를 노출시키는 보호층을 형성하는 단계와; 상기 노출된 드레인전극과 전기적으로 접촉되도록 형성된 화소전극을 형성하는 단계를 포함하는 구동회로 일체형 액정표시장치용 어레이기판 제조방법을 제공한다.
또한, 본 발명은 기판에 표시부와 구동소자부를 정의하는 단계와; 상기 구동소자부와 표시부에 대응하는 기판 상에 각각 게이트전극을 형성하는 제1마스크공정 단계와; 상기 게이트전극 상부에 게이트절연막을 형성하는 단계와; 상기 구동소자부와 상기 표시부의 상기 게이트전극이 형성된 상기 기판의 전면에 순수 비정질실리콘층을 형성하고, 상기 구동소자부의 상기 순수 비정질실리콘층을 결정화하여 다결정실리콘층을 형성하는 단계와; 상기 각 게이트전극에 대응하는 상기 표시부의 상기 순수 비정질실리콘층과 상기 구동소자부의 상기 다결정실리콘층의 상부에 에치스토퍼층을 형성하는 제2마스크공정 단계와; 상기 에치스토퍼층이 형성된 상기 기판의 상부에 불순물 비정질실리콘층을 형성하고, 상기 불순물비정질실리콘층 상부에 크롬(Cr), 티타늄(Ti), 몰리브덴(Mo), 탄탈륨(Ta), 구리(Cu) 중 선택된 하나로 단일층 또는 이중층으로 금속층을 형성하는 단계와; 상기 순수비정질실리콘층과 상기 다결정실리콘층과 상기 불순물비정질실리콘층 및 상기 금속층을 패터닝하여, 상기 각 게이트전극의 상부에 액티브층과 오믹콘택층을 형성하며, 상기 오믹콘택층 상부에 서로 이격되는 소스 및 드레인전극을 형성하는 제3마스크공정 단계와; 상기 표시부와 구동소자부에 대응하는 소스 및 드레인전극이 형성된 기판의 전면에 보호층을 형성하고, 상기 표시부의 상기 드레인전극을 노출하는 제4마스크공정 단계와; 상기 노출된 드레인전극과 접촉하는 화소전극을 형성하는 제5마스크공정 단계를 포함하는 구동회로 일체형 액정표시장치용 어레이기판 제조방법을 제공한다.
이때, 상기 표시부와 상기 구동소자부의 박막트랜지스터는 NMOS소자이며, 에치스토퍼(Etch-stopper) 타입인 것을 특징으로 하며, 상기 게이트절연막은 질화실리콘(SiNx)으로 형성하여, 수소화공정을 생략하는 것을 특징으로 한다.
그리고, 상기 구동소자부의 상기 순수 비정질실리콘층을 결정화하는 방법은 저온 엑시머레이져를 이용하여 부분결정화하는 것을 특징으로 하며, 상기 순수 비정질실리콘층은 100Å ~ 1000Å의 두께로 형성하는 것을 특징으로 한다.
또한, 상기 제3마스크공정 단계는 상기 금속층의 상부에 포토레지스트층을 형성하는 단계와; 상기 포토레지스트층의 이격된 상부에 투과부와 차단부와 회절부로 구성된 회절노광마스크를 위치시키는 단계와; 상기 회절노광마스크를 통해 빛을 조사하여 상기 포토레지스트층을 노광하고, 현상하여 단차가 존재하는 포토레지스트 패턴을 형성하는 단계와; 상기 포토레지스트 패턴의 주변으로 노출된 금속층과 그 하부의 불순물비정질실리콘층과 순수비정질실리콘층을 제거하는 단계와; 상기 포토레지스트 패턴의 단차 중 낮은 부분을 제거하여 하부의 금속층의 일부를 노출하는 단계와; 상기 노출된 금속층을 제거하여 이격된 소스 및 드레인전극을 형성하는 단계와; 상기 소스 및 드레인전극의 이격된 영역으로 노출된 하부의 불순물비정질실리콘층을 제거하여, 그 하부의 에치스토퍼층을 노출하는 단계와; 상기 포토레지스트 패턴을 제거하는 단계를 포함하는 구동회로 일체형 액정표시장치용 어레이기판 제조방법을 제공한다.
그리고, 상기 포토레지스트 패턴의 낮은 부분은 게이트전극 상부와 대응하는 부분이며, 그 이외의 부분은 소스 및 드레인전극의 상부와 대응하는 부분인 것을 특징으로 한다.
이때, 상기 표시부와 상기 구동소자부의 박막트랜지스터는 NMOS소자이며, 에치스토퍼(Etch-stopper) 타입인 것을 특징으로 하며, 상기 게이트절연막은 질화실리콘(SiNx)으로 형성하는 것을 특징으로 한다.
그리고, 상기 표시부의 상기 순수 비정질실리콘층과 상기 구동소자부의 상기 다결정실리콘층은 100Å ~ 1000Å의 두께인 것을 특징으로 한다.
또한, 본 발명은 기판에 표시부와 구동소자부를 정의하는 단계와; 상기 표시부와 구동소자부에 대응하는 상기 기판 상에 게이트전극을 형성하는 단계와; 상기 게이트전극 상부에 게이트절연막을 형성하는 단계와; 상기 게이트절연막 상부에 순수 비정질실리콘층을 형성하는 단계와; 상기 구동소자부의 상기 순수 비정질실리콘층을 결정화하여 다결정실리콘층을 형성하는 단계와; 상기 표시부의 상기 순수비정질실리콘층과 상기 구동소자부의 상기 다결정실리콘층 상부에 에치스토퍼층을 형성하는 단계와; 상기 에치스토퍼층을 중심으로 서로 이격되게 불순물 비정질실리콘층을 형성하는 단계와; 상기 불순물 비정질실리콘층 상부에 크롬(Cr), 티타늄(Ti), 몰리브덴(Mo), 탄탈륨(Ta), 구리(Cu) 중 선택된 하나로 단일층 또는 이중층으로 서로 이격되는 소스 및 드레인전극을 형성하는 단계와; 상기 구동소자부 및 상기 표시부 상부에 형성되고, 상기 표시부의 드레인전극의 일부를 노출시키는 보호층을 형성하는 단계와; 상기 노출된 드레인전극과 전기적으로 접촉되도록 형성된 화소전극을 형성하는 단계를 포함하는 구동회로 일체형 액정표시장치용 어레이기판 제조방법을 제공한다.
또한, 본 발명은 기판에 표시부와 구동소자부를 정의하는 단계와; 상기 구동소자부와 표시부에 대응하는 기판 상에 각각 게이트전극을 형성하는 제1마스크공정 단계와; 상기 게이트전극 상부에 게이트절연막을 형성하는 단계와; 상기 구동소자부와 상기 표시부의 상기 게이트전극이 형성된 상기 기판의 전면에 순수 비정질실리콘층을 형성하고, 상기 구동소자부의 상기 순수 비정질실리콘층을 결정화하여 다결정실리콘층을 형성하는 단계와; 상기 각 게이트전극에 대응하는 상기 표시부의 상기 순수 비정질실리콘층과 상기 구동소자부의 상기 다결정실리콘층의 상부에 에치스토퍼층을 형성하는 제2마스크공정 단계와; 상기 에치스토퍼층이 형성된 상기 기판의 상부에 불순물 비정질실리콘층을 형성하고, 상기 불순물비정질실리콘층 상부에 크롬(Cr), 티타늄(Ti), 몰리브덴(Mo), 탄탈륨(Ta), 구리(Cu) 중 선택된 하나로 단일층 또는 이중층으로 금속층을 형성하는 단계와; 상기 순수비정질실리콘층과 상기 다결정실리콘층과 상기 불순물비정질실리콘층 및 상기 금속층을 패터닝하여, 상기 각 게이트전극의 상부에 액티브층과 오믹콘택층을 형성하며, 상기 오믹콘택층 상부에 서로 이격되는 소스 및 드레인전극을 형성하는 제3마스크공정 단계와; 상기 표시부와 구동소자부에 대응하는 소스 및 드레인전극이 형성된 기판의 전면에 보호층을 형성하고, 상기 표시부의 상기 드레인전극을 노출하는 제4마스크공정 단계와; 상기 노출된 드레인전극과 접촉하는 화소전극을 형성하는 제5마스크공정 단계를 포함하는 구동회로 일체형 액정표시장치용 어레이기판 제조방법을 제공한다.
이때, 상기 표시부와 상기 구동소자부의 박막트랜지스터는 NMOS소자이며, 에치스토퍼(Etch-stopper) 타입인 것을 특징으로 하며, 상기 게이트절연막은 질화실리콘(SiNx)으로 형성하여, 수소화공정을 생략하는 것을 특징으로 한다.
그리고, 상기 구동소자부의 상기 순수 비정질실리콘층을 결정화하는 방법은 저온 엑시머레이져를 이용하여 부분결정화하는 것을 특징으로 하며, 상기 순수 비정질실리콘층은 100Å ~ 1000Å의 두께로 형성하는 것을 특징으로 한다.
또한, 상기 제3마스크공정 단계는 상기 금속층의 상부에 포토레지스트층을 형성하는 단계와; 상기 포토레지스트층의 이격된 상부에 투과부와 차단부와 회절부로 구성된 회절노광마스크를 위치시키는 단계와; 상기 회절노광마스크를 통해 빛을 조사하여 상기 포토레지스트층을 노광하고, 현상하여 단차가 존재하는 포토레지스트 패턴을 형성하는 단계와; 상기 포토레지스트 패턴의 주변으로 노출된 금속층과 그 하부의 불순물비정질실리콘층과 순수비정질실리콘층을 제거하는 단계와; 상기 포토레지스트 패턴의 단차 중 낮은 부분을 제거하여 하부의 금속층의 일부를 노출하는 단계와; 상기 노출된 금속층을 제거하여 이격된 소스 및 드레인전극을 형성하는 단계와; 상기 소스 및 드레인전극의 이격된 영역으로 노출된 하부의 불순물비정질실리콘층을 제거하여, 그 하부의 에치스토퍼층을 노출하는 단계와; 상기 포토레지스트 패턴을 제거하는 단계를 포함하는 구동회로 일체형 액정표시장치용 어레이기판 제조방법을 제공한다.
그리고, 상기 포토레지스트 패턴의 낮은 부분은 게이트전극 상부와 대응하는 부분이며, 그 이외의 부분은 소스 및 드레인전극의 상부와 대응하는 부분인 것을 특징으로 한다.
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
이하, 첨부한 도면을 참조하여 본 발명에 따른 실시예를 상세히 설명한다.
도 6a 내지 도 6k는 본 발명의 실시예에 따른 구동회로 일체형 액정표시장치용 어레이기판의 제조공정을 공정순서에 따라 도시한 공정 단면도이다.
도 6a는 제1마스크공정을 도시한 도면으로, 구동소자부(Ⅲ)와 표시부(Ⅳ)가 정의된 투명한 절연기판(111) 상에 스퍼터링 방법 등의 증착방법을 통해 게이트금속층(미도시)을 형성한다.
이어서, 상기 게이트금속층(미도시)을 패터닝 함으로써, 상기 구동소자부와 표시부에 각각의 게이트전극(113)을 형성한다.
상기 게이트전극(113)은 크롬(Cr), 몰리브덴(Mo), 알루미늄(Al)계 금속 등을 단일층 또는 이중층으로 하여 형성할 수 있다.
도 6b에 도시한 바와 같이, 게이트전극(113)이 형성된 절연기판(111)의 전면에 질화실리콘(SiNx)을 증착하여 게이트절연막(115)을 형성하고, 게이트절연막(115) 상부에 순수비정질실리콘(119)을 얇게 약 100Å~1000Å이하로 증착한다.
본 발명에서 질화실리콘(SiNx)으로 게이트절연막(115)을 형성하는 이유는 질화실리콘(SiNx) 자체 내에 함유하고 있는 수소(H2)에 의해 액티브층(미도시)에 자동 적으로 수소화가 진행되도록 하기 위해서이다.
다음으로, 상기 게이트절연막(115) 상의 구동소자부(Ⅲ)에 증착된 순수비정질실리콘(미도시)을 결정화하여 다결정실리콘(117)으로 형성한다.
이때, 다결정실리콘(117)을 형성하기 위한 방법으로는 다결정실리콘을 직접 증착하는 방법과 비정질실리콘을 증착한 후 다결정실리콘으로 결정화하는 방법이 있는데, 일반적으로 비정질실리콘층을 형성한 후 결정화공정을 실시하여 상기 비정질실리콘층을 다결정실리콘층으로 전환시키는 후자의 방법이 이용된다.
본 발명의 실시예에서는 저온 다결정 엑시머레이저 어닐링법을 사용하여 비정질실리콘층을 다결정실리콘층으로 결정화한다.
그리고, 도 6c에 도시한 바와 같이, 상기 구동소자부(Ⅲ)와 표시부(Ⅳ)에 제2마스크를 사용하여, 질화실리콘(SiNx)과 산화실리콘(SiO2)을 포함하는 무기절연물질 그룹 중 선택된 하나를 증착하여 절연막층(120)을 형성한다.
상기 절연막층(120)이 형성된 상기 액티브층의 일부 영역을 임으로 액티브영역으로 한다.
다음으로 도 6d는 제2마스크공정을 도시한 도면으로, 상기 절연막층(120)을 패터닝하여 상기 액티브영역에 대응하여 에치스토퍼층(121)을 형성한다.
그리고 도 6e에 도시한 바와 같이, 상기 에치스토퍼층(121) 상부에 불순물 비정질실리콘(123)을 증착한다.
다음으로, 소스 및 드레인금속층(125)을 순차적으로 형성한다.
상기 금속층(125)은 크롬(Cr), 티타늄(Ti), 몰리브덴(Mo), 탄탈륨(Ta), 구리(Cu)등을 포함하는 도전성 금속 그룹 중 선택된 하나로 형성할 수 있다.
다음으로, 도 6f ~ 도 6i는 본 발명의 실시예에 따른 제3마스크공정을 각각 공정순서에 맞게 도시한 단면도이다.
도 6f에 도시한 바와 같이, 상기 구동소자부(Ⅲ)와 표시부(Ⅳ)에 형성된 소스 및 드레인금속층(125) 상부에 제3마스크를 이용하여 포토레지스트 패턴(127)을 형성한다. 이 경우 제3마스크는 박막트랜지스터의 채널부(130)에 대응하여 회절노광부를 갖는 회절노광마스크이다.
이때, 회절노광부는 빛의 강도를 약화시키는 역할을 한다.
따라서, 채널부(130)의 포토레지스트 패턴(127)이 다른 소스 및 드레인금속층(125)의 포토레지스트 패턴(127)보다 낮은 높이를 갖게 된다.
다음으로 도 6g에 도시한 바와 같이, 상기 소스 및 드레인금속층(125a)을 식각하여 아일랜드 형상으로 패터닝하여 소스 및 드레인금속층(125b)을 형성하고, 연속하여 상기 패터닝된 소스 및 드레인금속층(125b)의 주변으로 노출된 순수비정질실리콘층(117)과 불순물실리콘층(123)을 식각공정으로 제거한다.
다음으로 도 6h에 도시한 바와 같이, 앞서 회절노광에 의해 상대적으로 얇게 형성된 포토레지스트 패턴(127)을 애슁(ashing)에 의해 제거하여, 패터닝된 소스 및 드레인금속층(125b)의 채널부(130)를 노출시킨다.
다음으로 식각공정에 의해 상기 패터닝된 소스 및 드레인금속층(125b)의 노출된 부분을 식각하여 서로 이격된 소스 및 드레인전극(도 6i의 126a, 126b)을 형 성한다.
연속하여 도 6i에 도시한 바와 같이, 동일한 포토레지스트 패턴(127)을 이용한 식각공정으로 상기 소스 및 드레인전극(126a, 126b) 사이로 노출된 불순물비정질실리콘층(123)을 제거하여 하부의 에치스토퍼층(121)을 노출하는 공정을 진행한다.
이어서, 스트립공정으로 소스 및 드레인전극(126a, 126b) 위에 남아있는 포토레지스트 패턴(미도시)을 제거한다.
다음으로 도 6j는 제4마스크공정을 도시한 도면으로, 구동소자부(Ⅲ)와 표시부(Ⅳ)의 소스 및 드레인전극(126a, 126b)의 상부에 PECVD등의 증착방법으로 질화실리콘(SiNx)과 산화실리콘(SiO2)을 포함하는 무기절연물질 그룹 중 선택된 하나를 증착하여 제2절연막인 보호막(129)을 전면 형성한다.
다음으로 표시부(Ⅳ)의 보호막(129)에 드레인콘택홀(131)을 형성한다.
상기 드레인콘택홀(131)은 보호막(129)을 관통하여 드레인전극(126b)을 노출한다.
다음으로 도 6k는 제5마스크공정을 도시한 도면으로, 상기 보호막(129)이 형성된 기판(111)의 전면에 스퍼터링등의 증착방법으로 인듐-틴-옥사이드(ITO)와 인듐-징크-옥사이드(IZO)를 포함하는 투명 도전성 금속물질 그룹 중 선택된 하나를 증착하고 제5마스크공정으로 패터닝 하여 상기 표시부(Ⅳ)의 드레인전극(126b)과 전기적으로 접촉하는 투명 화소전극(133)을 형성한다.
이상으로 본 발명에 따른 구동회로 일체형 액정표시장치용 어레이기판을 제작할 수 있다.
전술한 바와 같이, 본 발명에 따른 구동회로 일체형 액정표시장치용 어레이기판은 동일한 에치스토퍼 타입의 5마스크공정을 통해 구동부에 다결정실리콘 박막트랜지스터를 구성하고, 표시부에 비정질실리콘 박막트랜지스터를 동시에 구성할 수 있는 것을 특징으로 한다.
본 발명은 상기 실시예들로 한정되지 않고, 본 발명의 취지를 벗어나지 않는 한도내에서 다양하게 변경하여 실시할 수 있다.
본 발명은 각각 다른 타입인 구동소자와 스위칭소자를 에치스토퍼 타입의 5마스크공정으로 동시에 형성함으로써, 공정을 단순화하는 효과가 있다.
또한, 공정 단순화를 통해 제조비용을 절감하고, 공정시간을 단축할 수 있으므로 생산수율을 개선하는 효과가 있다.
Claims (12)
- 표시부와 구동소자부가 정의된 투명한 절연기판과;상기 절연기판 상의 표시부와 구동소자부에 각각 형성된 게이트전극과;상기 게이트전극의 상부에 형성된 게이트절연막과;상기 표시부의 게이트절연막 상부에 형성된 순수 비정질실리콘층과;상기 구동소자부의 게이트절연막 상부에 형성된 다결정실리콘층과;상기 표시부에 형성된 순수 비정질실리콘층과, 상기 구동소자부에 형성된 다결정실리콘층 상부에 각각 형성된 에치스토퍼층과;상기 표시부와 구동소자부의 상기 에치스토퍼층을 중심으로 서로 이격되게 형성된 불순물 비정질실리콘층과;상기 표시부와 구동소자부의 상기 불순물 비정질실리콘층 상부에 크롬(Cr), 티타늄(Ti), 몰리브덴(Mo), 탄탈륨(Ta), 구리(Cu) 중 선택된 하나로 단일층 또는 이중층으로 서로 이격되게 형성된 소스 및 드레인전극과;상기 표시부와 구동소자부의 상부에 형성되고, 상기 표시부의 드레인전극의 일부를 노출하는 보호층과;상기 노출된 드레인전극과 전기적으로 접촉하는 화소전극를 포함하는 구동회로 일체형 액정표시장치용 어레이기판.
- 제 1항에 있어서,상기 표시부와 상기 구동소자부의 박막트랜지스터는 NMOS소자이며, 에치스토퍼(Etch-stopper) 타입인 것을 특징으로 하는 구동회로 일체형 액정표시장치용 어레이기판.
- 제 1항에 있어서,상기 게이트절연막은 질화실리콘(SiNx)으로 형성하는 것을 특징으로 하는 구동회로 일체형 액정표시장치용 어레이기판.
- 제 1항에 있어서,상기 표시부의 상기 순수 비정질실리콘층과 상기 구동소자부의 상기 다결정실리콘층은 100Å ~ 1000Å의 두께인 것을 특징으로 하는 구동회로 일체형 액정표시장치용 어레이기판.
- 기판에 표시부와 구동소자부를 정의하는 단계와;상기 표시부와 구동소자부에 대응하는 상기 기판 상에 게이트전극을 형성하는 단계와;상기 게이트전극 상부에 게이트절연막을 형성하는 단계와;상기 게이트절연막 상부에 순수 비정질실리콘층을 형성하는 단계와;상기 구동소자부의 상기 순수 비정질실리콘층을 결정화하여 다결정실리콘층을 형성하는 단계와;상기 표시부의 상기 순수비정질실리콘층과 상기 구동소자부의 상기 다결정실리콘층 상부에 에치스토퍼층을 형성하는 단계와;상기 에치스토퍼층을 중심으로 서로 이격되게 불순물 비정질실리콘층을 형성하는 단계와;상기 불순물 비정질실리콘층 상부에 크롬(Cr), 티타늄(Ti), 몰리브덴(Mo), 탄탈륨(Ta), 구리(Cu) 중 선택된 하나로 단일층 또는 이중층으로 서로 이격되는 소스 및 드레인전극을 형성하는 단계와;상기 구동소자부 및 상기 표시부 상부에 형성되고, 상기 표시부의 드레인전극의 일부를 노출시키는 보호층을 형성하는 단계와;상기 노출된 드레인전극과 전기적으로 접촉되도록 형성된 화소전극을 형성하는 단계를 포함하는 구동회로 일체형 액정표시장치용 어레이기판 제조방법.
- 기판에 표시부와 구동소자부를 정의하는 단계와;상기 구동소자부와 표시부에 대응하는 기판 상에 각각 게이트전극을 형성하는 제1마스크공정 단계와;상기 게이트전극 상부에 게이트절연막을 형성하는 단계와;상기 구동소자부와 상기 표시부의 상기 게이트전극이 형성된 상기 기판의 전면에 순수 비정질실리콘층을 형성하고, 상기 구동소자부의 상기 순수 비정질실리콘층을 결정화하여 다결정실리콘층을 형성하는 단계와;상기 각 게이트전극에 대응하는 상기 표시부의 상기 순수 비정질실리콘층과 상기 구동소자부의 상기 다결정실리콘층의 상부에 에치스토퍼층을 형성하는 제2마스크공정 단계와;상기 에치스토퍼층이 형성된 상기 기판의 상부에 불순물 비정질실리콘층을 형성하고, 상기 불순물비정질실리콘층 상부에 크롬(Cr), 티타늄(Ti), 몰리브덴(Mo), 탄탈륨(Ta), 구리(Cu) 중 선택된 하나로 단일층 또는 이중층으로 금속층을 형성하는 단계와;상기 순수비정질실리콘층과 상기 다결정실리콘층과 상기 불순물비정질실리콘층 및 상기 금속층을 패터닝하여, 상기 각 게이트전극의 상부에 액티브층과 오믹콘택층을 형성하며, 상기 오믹콘택층 상부에 서로 이격되는 소스 및 드레인전극을 형성하는 제3마스크공정 단계와;상기 표시부와 구동소자부에 대응하는 소스 및 드레인전극이 형성된 기판의 전면에 보호층을 형성하고, 상기 표시부의 상기 드레인전극을 노출하는 제4마스크공정 단계와;상기 노출된 드레인전극과 접촉하는 화소전극을 형성하는 제5마스크공정 단계를 포함하는 구동회로 일체형 액정표시장치용 어레이기판 제조방법.
- 제 5항에 있어서,상기 표시부와 상기 구동소자부의 박막트랜지스터는 NMOS소자이며, 에치스토퍼(Etch-stopper) 타입인 것을 특징으로 하는 구동회로 일체형 액정표시장치용 어레이기판 제조방법.
- 제 5항에 있어서,상기 게이트절연막은 질화실리콘(SiNx)으로 형성하여, 수소화공정을 생략하는 것을 특징으로 하는 구동회로 일체형 액정표시장치용 어레이기판 제조방법.
- 제 5항에 있어서,상기 구동소자부의 상기 순수 비정질실리콘층을 결정화하는 방법은 저온 엑시머레이져를 이용하여 부분결정화하는 것을 특징으로 하는 구동회로 일체형 액정표시장치용 어레이기판 제조방법.
- 제 5항에 있어서,상기 순수 비정질실리콘층은 100Å ~ 1000Å의 두께로 형성하는 것을 특징으로 하는 구동회로 일체형 액정표시장치용 어레이기판 제조방법.
- 제 6항에 있어서,상기 제3마스크공정 단계는상기 금속층의 상부에 포토레지스트층을 형성하는 단계와;상기 포토레지스트층의 이격된 상부에 투과부와 차단부와 회절부로 구성된 회절노광마스크를 위치시키는 단계와;상기 회절노광마스크를 통해 빛을 조사하여 상기 포토레지스트층을 노광하고, 현상하여 단차가 존재하는 포토레지스트 패턴을 형성하는 단계와;상기 포토레지스트 패턴의 주변으로 노출된 금속층과 그 하부의 불순물비정질실리콘층과 순수비정질실리콘층을 제거하는 단계와;상기 포토레지스트 패턴의 단차 중 낮은 부분을 제거하여 하부의 금속층의 일부를 노출하는 단계와;상기 노출된 금속층을 제거하여 이격된 소스 및 드레인전극을 형성하는 단계와;상기 소스 및 드레인전극의 이격된 영역으로 노출된 하부의 불순물비정질실리콘층을 제거하여, 그 하부의 에치스토퍼층을 노출하는 단계와;상기 포토레지스트 패턴을 제거하는 단계를 포함하는 구동회로 일체형 액정표시장치용 어레이기판 제조방법.
- 제 11항에 있어서,상기 포토레지스트 패턴의 낮은 부분은 게이트전극 상부와 대응하는 부분이며, 그 이외의 부분은 소스 및 드레인전극의 상부와 대응하는 부분인 것을 특징으로 하는 구동회로 일체형 액정표시장치용 어레이기판 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020040099753A KR101051004B1 (ko) | 2004-12-01 | 2004-12-01 | 두 가지 타입의 박막트랜지스터를 포함하는액정표시장치용 어레이기판 및 그 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020040099753A KR101051004B1 (ko) | 2004-12-01 | 2004-12-01 | 두 가지 타입의 박막트랜지스터를 포함하는액정표시장치용 어레이기판 및 그 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20060060937A KR20060060937A (ko) | 2006-06-07 |
| KR101051004B1 true KR101051004B1 (ko) | 2011-07-26 |
Family
ID=37157553
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020040099753A KR101051004B1 (ko) | 2004-12-01 | 2004-12-01 | 두 가지 타입의 박막트랜지스터를 포함하는액정표시장치용 어레이기판 및 그 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR101051004B1 (ko) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101330376B1 (ko) * | 2011-08-30 | 2013-11-15 | 엘지디스플레이 주식회사 | 산화물 박막 트랜지스터 제조방법 및 이를 이용한 유기발광표시장치 제조방법 |
| WO2017215043A1 (zh) * | 2016-06-15 | 2017-12-21 | 武汉华星光电技术有限公司 | 薄膜晶体管的制备方法 |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008124266A (ja) * | 2006-11-13 | 2008-05-29 | Hitachi Displays Ltd | 表示装置および表示装置の製造方法 |
| KR101281167B1 (ko) | 2006-11-22 | 2013-07-02 | 삼성전자주식회사 | 유기발광 디스플레이의 단위 화소부 구동소자 및 그제조방법 |
| KR101338021B1 (ko) * | 2007-04-04 | 2013-12-06 | 삼성디스플레이 주식회사 | 박막 트랜지스터, 이를 포함하는 유기 발광 표시 장치 및그 제조 방법 |
| KR100982311B1 (ko) | 2008-05-26 | 2010-09-15 | 삼성모바일디스플레이주식회사 | 박막트랜지스터, 그의 제조방법 및 이를 포함하는유기전계발광표시장치 |
| KR101528506B1 (ko) * | 2008-11-18 | 2015-06-12 | 엘지디스플레이 주식회사 | 어레이 기판 및 이의 제조방법 |
| KR101668325B1 (ko) * | 2010-05-13 | 2016-10-24 | 엘지디스플레이 주식회사 | 표시장치용 박막트랜지스터 및 그 제조방법 |
| KR102235443B1 (ko) * | 2014-01-10 | 2021-04-02 | 삼성디스플레이 주식회사 | 박막 트랜지스터 표시판 및 그 제조 방법 |
| CN110867458B (zh) * | 2019-11-25 | 2022-05-17 | 昆山龙腾光电股份有限公司 | 金属氧化物半导体薄膜晶体管阵列基板及制作方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100198728B1 (ko) * | 1996-05-11 | 1999-06-15 | 구자홍 | 구동회로 일체형 액정표시소자 및 제조방법 |
| KR20000040113A (ko) * | 1998-12-17 | 2000-07-05 | 김영환 | Tft-lcd의 제조방법 |
-
2004
- 2004-12-01 KR KR1020040099753A patent/KR101051004B1/ko active IP Right Grant
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100198728B1 (ko) * | 1996-05-11 | 1999-06-15 | 구자홍 | 구동회로 일체형 액정표시소자 및 제조방법 |
| KR20000040113A (ko) * | 1998-12-17 | 2000-07-05 | 김영환 | Tft-lcd의 제조방법 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101330376B1 (ko) * | 2011-08-30 | 2013-11-15 | 엘지디스플레이 주식회사 | 산화물 박막 트랜지스터 제조방법 및 이를 이용한 유기발광표시장치 제조방법 |
| WO2017215043A1 (zh) * | 2016-06-15 | 2017-12-21 | 武汉华星光电技术有限公司 | 薄膜晶体管的制备方法 |
| US10141433B2 (en) | 2016-06-15 | 2018-11-27 | Wuhan China Star Optoelectronics Technology Co., Ltd | Method of manufacturing thin film transistor |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20060060937A (ko) | 2006-06-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4021194B2 (ja) | 薄膜トランジスタ装置の製造方法 | |
| JP4420462B2 (ja) | 液晶表示装置及びその製造方法 | |
| JP4403115B2 (ja) | 表示装置及びその製造方法 | |
| KR101122228B1 (ko) | 박막 트랜지스터 표시판 및 그 제조 방법 | |
| US7612836B2 (en) | Liquid crystal display device and fabrication method thereof | |
| US7344926B2 (en) | Liquid crystal display device and method of manufacturing the same | |
| US7396765B2 (en) | Method of fabricating a liquid crystal display device | |
| US20080197356A1 (en) | Thin film transistor substrate and method of manufacturing the same | |
| JP2002134756A (ja) | 半導体装置およびその製造方法 | |
| US7471350B2 (en) | Array substrate for liquid crystal display and fabrication method thereof | |
| US7479415B2 (en) | Fabrication method of polycrystalline silicon liquid crystal display device | |
| KR101051004B1 (ko) | 두 가지 타입의 박막트랜지스터를 포함하는액정표시장치용 어레이기판 및 그 제조방법 | |
| KR100566612B1 (ko) | 다결정 실리콘 박막 트랜지스터 및 그 제조 방법 | |
| KR100644122B1 (ko) | 박막 반도체 소자 및 박막 반도체 소자의 제조방법 | |
| KR20050001937A (ko) | 액정표시패널 및 그 제조 방법 | |
| KR101338106B1 (ko) | 액정표시장치 및 그 제조방법 | |
| KR20110053721A (ko) | 어레이 기판 및 이의 제조방법 | |
| US20050218407A1 (en) | Array substrate, liquid crystal display device and method of manufacturing array substrate | |
| JP2002094064A (ja) | 薄膜トランジスタ、薄膜トランジスタの製造方法、液晶表示装置およびエレクトロルミネッセンス表示装置 | |
| KR100386003B1 (ko) | 반사형 액정 표시장치 및 그 제조방법_ | |
| KR101087750B1 (ko) | 두가지 타입의 박막트랜지스터를 포함하는 액정표시장치용어레이기판 및 그 제조방법 | |
| US8018545B2 (en) | Method of fabricating a liquid crystal display device | |
| JP2006259241A (ja) | 電気光学装置の製造方法 | |
| US7701524B2 (en) | LCD device comprising the drain electrode connected to an upper and a side portion of the pixel electrode and fabrication method thereof | |
| KR100242946B1 (ko) | 박막트랜지스터 및 그 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20140630 Year of fee payment: 4 |
|
| FPAY | Annual fee payment |
Payment date: 20150629 Year of fee payment: 5 |
|
| FPAY | Annual fee payment |
Payment date: 20160630 Year of fee payment: 6 |
|
| FPAY | Annual fee payment |
Payment date: 20190617 Year of fee payment: 9 |