KR101668325B1 - 표시장치용 박막트랜지스터 및 그 제조방법 - Google Patents

표시장치용 박막트랜지스터 및 그 제조방법 Download PDF

Info

Publication number
KR101668325B1
KR101668325B1 KR1020100045130A KR20100045130A KR101668325B1 KR 101668325 B1 KR101668325 B1 KR 101668325B1 KR 1020100045130 A KR1020100045130 A KR 1020100045130A KR 20100045130 A KR20100045130 A KR 20100045130A KR 101668325 B1 KR101668325 B1 KR 101668325B1
Authority
KR
South Korea
Prior art keywords
layer
amorphous silicon
conductive layer
forming
thin film
Prior art date
Application number
KR1020100045130A
Other languages
English (en)
Other versions
KR20110125546A (ko
Inventor
배준현
이슬
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020100045130A priority Critical patent/KR101668325B1/ko
Publication of KR20110125546A publication Critical patent/KR20110125546A/ko
Application granted granted Critical
Publication of KR101668325B1 publication Critical patent/KR101668325B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Optics & Photonics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Recrystallisation Techniques (AREA)
  • Thin Film Transistor (AREA)

Abstract

본 발명은 표시장치용 박막트랜지스터 및 그 제조방법에 관한 것으로, 개시된 구성은 절연기판 상에 게이트전극을 형성하는 단계; 상기 게이트전극을 포함한 절연기판 전면에 게이트절연막, 순수 비정질실리콘층 및 식각방지층을 차례로 적층하는 단계; 상기 식각방지층 상에 열전이층을 형성하는 단계; 상기 열전이층 상에 무기절연물질로 이루어진 캡핑층을 형성하는 단계; 상기 캡핑층 상에 IR 레이저를 이용한 스캐닝을 실시하여 상기 순수 비정질실리콘층을 결정화시키는 단계; 상기 캡핑층과 열전이층을 식각하는 단계; 상기 식각방지층을 선택적으로 식각하여 식각방지층패턴을 형성하는 단계; 상기 식각방지층패턴을 포함한 절연기판 전면에 불순물이 도핑된 비정질실리콘층을 형성하는 단계; 상기 불순물이 도핑된 비정질실리콘층 상에 도전층을 형성하는 단계; 및 상기 도전층과 불순물이 도핑된 비정질실리콘층 및 결정화된 비정질실리콘층을 선택적으로 패터닝하여 소스전극 및 드레인전극과, 오믹콘택층 및 결정화된 비정질실리콘층패턴을 형성하는 단계;를 포함하여 구성된다.

Description

표시장치용 박막트랜지스터 및 그 제조방법{THIN FILM TRANSISTOR FOR DISPLAY DEVICE AND METHOD FOR FABRICATING THE SAME}
본 발명은 표시장치에 관한 것으로, 보다 상세하게는 표시장치용 박막트랜지스터 및 그 제조방법에 관한 것이다.
최근에 표시장치 중에서 유기전계 발광표시장치(OLED; Organic Light Emitted Diode device) 및 액정표시장치(LCD; Liquid Crystal Display device)는 소비전력이 낮고, 휴대성이 양호한 기술집약적이며 부가가치가 높은 차세대 첨단 디스플레이 소자로 각광받고 있다.
상기 액정표시장치는 박막트랜지스터(Thin Film Transistor; TFT)를 포함하는 어레이 기판과 컬러 필터(color filter) 기판 사이에 액정을 주입하여, 이 액정의 이방성에 따른 빛의 굴절률 차이를 이용하여 영상 효과를 얻는 비발광 소자에 의한 화상표시장치를 의미한다.
현재의 평판 디스플레이 분야에서는 능동 구동 액정표시소자(AMLCD: Active Matrix Liquid Crystal Display)가 주류를 이루고 있다. AMLCD에서는 박막 트랜지스터(TFT: Thin Film Transistor) 하나가 화소 한 개의 액정에 걸리는 전압을 조절하여 화소의 투과도를 변화시키는 스위칭 소자로 사용된다.
이러한 박막트랜지스터 소자로는 수소화된 비정질 실리콘(amorphous- Silicon:H; 이하 비정질 실리콘이라 약칭함)이 주로 이용되는데, 이는 대면적으로 제작이 용이하여 생산성이 높고, 350℃ 이하의 낮은 기판온도에서 증착이 가능하여 저가의 절연기판을 사용할 수 있기 때문이다.
그러나, 수소화된 비정질 실리콘은 원자 배열이 무질서하기 때문에 약한 결합(weak Si-Si bond) 및 댕글링 본드(dangling bond)가 존재하여 빛 조사나 전기장 인가시 준 안정 상태로 변화되어 박막트랜지스터 소자로 활용시 안정성이 문제로 대두되고 있다. 특히, 비정질 실리콘은 빛 조사에 의해 특성이 저하되는 문제점이 있고, 표시화소 구동소자의 전기적 특성(낮은 전계효과 이동도: 0.1∼1.0 cm2/V·s)과 신뢰성 저하로 인해 구동회로에 쓰기 어렵다.
즉, 비정질 실리콘 박막트랜지스터 기판은 TCP(Tape Carrier Package) 구동 IC (Integrated Circuit)를 이용하여 절연기판과 PCB(Printed Circuit Board)를 연결하며, 구동IC 및 실장 비용이 원가에 많은 부분을 차지한다.
더욱이, 액정표시장치용 액정패널의 해상도가 높아지면, 박막트랜지스터 기판의 게이트 배선 및 데이터 배선을 상기 TCP와 연결하는 기판 외부의 패드 피치 (Pitch)가 짧아져 TCP 본딩 자체가 어려워진다.
그러나, 다결정 실리콘은 비정질 실리콘에 비하여 전계효과 이동도가 크기 때문에 기판 위에 구동회로를 만들 수 있어, 이 다결정 실리콘에 비하여 광전류가 적어 빛이 많이 쬐이는 디스플레이 장치에도 적용할 수 있다.
이 다결정 실리콘의 제조방법은 공정온도에 따라 저온 공정과 고온 공정으로 나뉜다. 고온 공정은 공정온도가 1000℃ 근처로 절연기판의 변형 온도 이상의 온도조건이 요구되어 열저항력이 높은 고가의 석영기판을 사용해야되는 단점이 있으므로, 저온 증착이 가능한 비정질 실리콘을 이용하여 이를 결정화시켜 다결정 실리콘으로 형성하는 기술이 연구·개발되고 있다.
또한, 고온 공정에 의한 다결정 실리콘 박막의 경우 성막시 높은 표면조도 (surface roughness)와 미세 결정립 등의 저품위 결정성으로, 저온 결정화 공정에 의한 다결정 실리콘보다 소자응용 특성이 떨어지는 것으로 알려져 있다.
상기 저온 결정화 공정은 간접 열적 결정화(Indirect Thermal Crystallization; ITC)공정, 금속유도 결정화(Metal Induced Crystallization; 이하, MIC라 칭함) 공정 등으로 분류할 수 있다.
이 중에서, 상기 간접 열적 결정화(Indirect Thermal Crystallization; ITC)공정은 열 전이층(Heat Transition Layer; HTL)를 이용하여 비정질 실리콘 (a-Si)를 간접적으로 결정화시키는 단위 공정으로서, 이 열전이층의 특성이 비정질 실리콘의 결정화에 중요한 역할을 한다.
상기 열 전이층은 IR 레이저의 파장 에너지를 흡수하여 열을 담아 내는 층으로서, 비정질 실리콘층(a-Si)에 열을 전달하여 실리콘(Si)을 결정화시키게 된다. 따라서, 결정화 에너지 효율은 열전이층이 IR 레이저를 얼마나 잘 흡수할 수 있는지가 중요하다.
이러한 열전이층을 이용하여 비정질 실리콘을 결정화시키는 종래기술에 따른 액정표시장치용 박막트랜지스터 제조방법에 대해 첨부된 도면을 참조하여 설명하면 다음과 같다.
도 1은 일반적인 액정표시장치의 개략적인 평면도이다.
도 2a 내지 도 2l은 종래기술에 따른 액정표시장치용 박막트랜지스터 제조방법을 설명하기 위한 공정 단면도이다.
도 3은 종래기술에 따른 액정표시소자용 박막트랜지스터 제조방법에 있어서, 레이저 빔 에너지 프로파일과 열적 프로파일(Thermal Profile)의 관계를 나타낸 그래프이다.
도 1에 도시된 바와 같이, 일반적인 액정표시장치의 화소전극(10) 들 각각은 스위칭 소자인 박막트랜지스터(T)의 드레인전극(미도시)과 접촉된다. 구동소자부는 게이트라인(6) 들을 구동하기 위한 게이트 구동회로부(5)와 데이터라인(8)을 구동하기 위한 데이터구동회로부(7)를 구비한다.
여기서, 상기 게이트구동회로부(5)는 스캐닝 신호를 게이트라인(6) 들에 순차적으로 공급하여 액정표시패널 상의 액정셀들을 순차적으로 구동한다.
또한, 상기 데이터 구동회로부(7)는 게이트라인(6) 들 중 어느 하나에 게이트 신호가 공급될 때마다 데이터라인(8) 들 각각에 비디오 신호를 공급한다. 이에 따라, 액정표시장치는 액정 셀 별로 비디오 신호에 따라 화소전극(10)과 공통전극(미도시) 사이에 전계가 발생하게 되고, 이로 인해 액정의 광투과율을 조절함으로써 표시부(4)를 통해 화상을 표시하게 된다.
이러한 액정표시장치에 이용되는 스위칭 소자인 박막트랜지스터(T) 제조방법에 대해 설명하면, 도 2a에 도시된 바와 같이, 구동소자부와 표시부가 정의된 절연기판(11) 상에 도전성 금속을 증착하고 노광마스크(미도시)를 이용한 포토리소그라피 공정기술 및 식각공정을 통해 상기 도전성 금속층을 식각하여 게이트전극(13)을 형성한다. 이때, 상기 표시부에는 게이트전극(13)과 함께 이에 연결된 게이트배선(미도시)을 형성한다.
그 다음, 도 2b에 도시된 바와 같이, 상기 게이트전극(13)이 형성된 절연기판(11)의 전면에 게이트절연막(15)과 순수 비정질실리콘층(a-Si:H; 17), 식각방지층(19) 및 열전이층(heat transition layer)(21)을 차례로 적층한다. 이때, 상기 열전이층(19) 재질로는 몰리브덴(Mo)을 사용한다.
이어서, 도 2c에 도시된 바와 같이, 상기 열전이층(21) 전면에 IR 레이저 (laser; 23)를 이용하여 스캐닝(scan)을 진행한다. 이때, 상기 열전이층(21)으로 사용한 몰리브덴(Mo)은 IR 레이저(23)의 에너지를 흡수하여, 비정질실리콘층 (a-Si:H; 19)에 열을 전달하여 미세 결정화 실리콘(μ-Si)으로 결정화시키게 된다.
그 다음, 도 2d 및 도 2e에 도시된 바와 같이, 건식 식각(dry etch) 공정을 실시하여 상기 열전이층(21)을 제거하여 상기 식각방지층(19)이 노출되도록 한다.
이어서, 도면에는 도시하지 않았지만, 노광마스크(미도시)를 이용한 포토리소그라피 공정기술 및 식각공정을 통해 상기 식각방지층(19)을 패터닝하여, 도 2f에서와 같이, 식각방지층패턴(19a)을 형성한다. 이때, 상기 식각방지층패턴(19a)은 채널 영역에 해당하는 결정화된 비정질실리콘층(17a) 부분이 데미지를 입는 것을 방지함과 동시에, 열전이층(21)으로부터 몰리브덴 실리사이드막이 생성되는 것을 방지하는 역할을 하게 된다.
그 다음, 도 2g에 도시된 바와 같이, 상기 식각방지층패턴(19a)을 포함한 절연기판 전면에 고농도 불순물, 즉 예를 들어 n+ 또는 p+ 불순물이 도핑된 불순물 비정질실리콘층(25)을 증착한다.
이어서, 도 2h에 도시된 바와 같이, 상기 고농도 불순물이 도핑된 불순물 비정질실리콘층(25) 상에 소스전극 및 드레인전극 형성용 도전성 금속을 증착하여 도전층(27)을 형성한다.
그 다음, 도 2i에 도시된 바와 같이, 상기 도전층(27) 상부에 감광성 물질을 도포하고, 이를 회절마스크(미도시)에 의한 포토리소그라피 공정기술을 이용한 회절 노광 및 현상 공정을 통해 상기 감광성 물질층(미도시)을 선택적으로 제거하여 감광막패턴(29)을 형성한다.
이어서, 도 2j에 도시된 바와 같이, 상기 감광막패턴(29)을 차단막으로 하여 상기 도전층(27), 불순물 비정질실리콘층(25) 및 결정화된 비정질실리콘층(19a)을 선택적으로 제거하여, 소스전극 및 드레인전극 영역, 오믹콘택층 영역 및 액티브영역을 정의한다.
그 다음, 채널영역에 위치하는 상기 도전층(27) 부분과 함께 그 아래의 불순물 비정질실리콘층(25)을 순차적으로 제거하여 서로 이격된 소스전극(27a) 및 드레인전극(27b)과 오믹콘택층(25a)을 형성함으로써 액정표시소자용 박막트랜지스터(T)를 제조한다.
이어서, 도 2k에 도시된 바와 같이, 잔류하는 감광막패턴(29)을 제거한 후, 절연기판 전면에 절연물질을 증착하여 보호층(31)을 형성한다.
이어서, 콘택홀 형성용 마스크(미도시)를 이용한 포토리소그라피 공정기술 및 식각공정을 통해 상기 보호층(31)을 선택적으로 패터닝하여 상기 드레인전극 (27b)을 노출시키는 콘택홀(33)을 형성한다.
그 다음, 상기 콘택홀(33)을 포함한 보호층(31) 상에 투명성 도전물질(미도시)을 스퍼터링 방법으로 증착하여 투명도전층(미도시)을 형성한다.
이어서, 도 2l에 도시된 바와 같이, 화소전극 형성용 마스크(미도시)를 이용한 포토리소그라피 공정기술 및 식각공정을 통해 상기 투명도전층(미도시)을 선택적으로 패터닝하여 상기 드레인전극(27b)과 전기적으로 접촉하는 화소전극(35)을 형성함으로써, 액정표시장치용 박막트랜지스터 어레이기판 제조를 완료한다.
이상에서와 같이, 종래기술에 따른 액정표시장치 용 박막트랜지스터 제조방법에 의하면 다음과 같은 문제점이 있다.
종래기술에 따른 액정표시장치 용 박막트랜지스터 제조방법은, 소자의 성능 균일도를 향상시키기 위해, 열전이층을 이용하여 비정질실리콘을 결정화시키지만, 간접적으로 결정화시키는 것이므로 공정 중에 손실되는 에너지가 크기 때문에 에너지 효율이 떨어지는 문제점이 있으며, 이는 향후 양산성 검토 관점에서도 발목을 잡는 중요한 요인으로 작용하게 된다.
또한, 종래기술에 따른 박막트랜지스터 제조방법에 의하면, 비정질실리콘은 결정화 에너지를 열전이층으로부터 간접적으로 전달받기 때문에 열전이층에서 IR 레이저의 에너지 흡수 능력을 향상시켜야 결정화 에너지 효율을 향상시킬 수 있는데, 도 3에서와 같이, 열전이층의 IR 레이저의 에너지 흡수 능력에 따라 실제 비정질실리콘에 전달되는 에너지는 열적 프로파일과 같기 때문에 그만큼 열전이층에서의 IR 레이저의 에너지 흡수 능력에는 한계가 있다.
그리고, 종래기술에 따른 박막트랜지스터 제조방법은 열전이층에서 IR 레이저의 반사로 인한 레이저 헤드(laser head)의 데미지(damage)를 고려해서 레이저를 일정 각도만큼 기울어진 상태에서 결정화 공정을 진행하기 위한 스캐닝공정을 진행하기 때문에 결정화 에너지 효율이 떨어지는 문제점이 있다. 즉, 레이저 광을 경사지게 조사하는 경우보다 수직되게 조사함으로써 열전이층에 입사되는 결정화 에너지 효율이 그만큼 향상되기 때문이다.
이에 본 발명은 상기 종래기술의 제반 문제점을 해결하기 위하여 안출한 것으로서, 본 발명의 목적은 열전이층(heat transition layer)에서 IR 레이저의 에너지 흡수 능력을 향상시켜 비정질 실리콘을 결정화시키는 에너지 효율을 개선함으로써 결정화 공정의 생산성을 향상시킬 수 있는 표시장치용 박막트랜지스터 제조방법을 제공함에 있다.
상기 목적을 달성하기 위한 본 발명에 따른 표시장치용 박막트랜지스터 제조방법은, 절연기판 상에 게이트전극을 형성하는 단계; 상기 게이트전극을 포함한 절연기판 전면에 게이트절연막, 순수 비정질실리콘층 및 식각방지층을 차례로 적층하는 단계; 상기 식각방지층 상에 열전이층을 형성하는 단계; 상기 열전이층 상에 무기절연물질로 이루어진 캡핑층을 형성하는 단계; 상기 캡핑층 상에 IR 레이저를 이용한 스캐닝을 실시하여 상기 순수 비정질실리콘층을 결정화시키는 단계; 상기 캡핑층과 열전이층을 식각하는 단계; 상기 식각방지층을 선택적으로 식각하여 식각방지층패턴을 형성하는 단계; 상기 식각방지층패턴을 포함한 절연기판 전면에 불순물이 도핑된 비정질실리콘층을 형성하는 단계; 상기 불순물이 도핑된 비정질실리콘층 상에 도전층을 형성하는 단계; 및 상기 도전층과 불순물이 도핑된 비정질실리콘층 및 결정화된 비정질실리콘층을 선택적으로 패터닝하여 소스전극 및 드레인전극과, 오믹콘택층 및 결정화된 비정질실리콘층패턴을 형성하는 단계;를 포함하여 구성되는 것을 특징으로 한다.
본 발명에 따른 표시장치용 박막트랜지스터 제조방법에 의하면 다음과 같은 효과가 있다.
본 발명에 따른 표시장치용 박막트랜지스터 제조방법은, 열전이층 상에 무기절연물질로 이루어진 캡핑층(capping layer)을 적층시킴으로써, IR 레이저 조사시에 열전이층에서 반사되는 IR 레이저 광을 재반사시켜 열전이층에 재흡수되도록 함으로써 IR 레이저의 에너지 흡수 능력을 향상시킬 수 있다.
또한, 본 발명에 따른 표시장치용 박막트랜지스터 제조방법은, IR 레이저 헤드의 데미지(damage)를 방지하기 위해 경사지게 배치된 레이저의 입사각을 캡핑층의 굴절률을 이용하여 보상할 수 있음으로써, 결정화 에너지 효율 측면에서 유리한 수직 입사와 같은 특성을 얻을 수 있게 된다.
따라서, 본 발명에 따른 표시장치용 박막트랜지스터 제조방법은, IR 레이저를 이용한 결정화 공정시에 캡핑층을 열전이층 상부에 적층시킴으로써 IR 레이저의 에너지 흡수능력을 향상시켜 결정화 에너지의 효율을 향상시킬 수 있으며, 그로 인해 박막트랜지스터 소자의 성능을 개선시킬 수 있으며, 박막트랜지스터를 사용한 표시장치의 대면적화가 가능하게 된다.
도 1은 일반적인 액정표시장치의 개략적인 평면도이다.
도 2a 내지 도 2l는 종래기술에 따른 액정표시장치용 박막트랜지스터 제조방법을 설명하기 위한 공정 단면도이다.
도 3은 종래기술에 따른 액정표시소자용 박막트랜지스터 제조방법에 있어서, 레이저 빔 에너지 프로파일과 열적 프로파일(Thermal Profile)의 관계를 나타낸 그래프이다.
도 4a 내지 도 4m은 본 발명에 따른 표시장치용 박막트랜지스터 제조방법을 설명하기 위한 공정 단면도이다.
도 5는 본 발명에 따른 표시장치용 박막트랜지스터 제조방법에 있어서, 열전이층 상에 형성된 캡핑층에 따른 결정화 에너지와 결정화 선폭의 그래프이다.
이하 본 발명의 바람직한 실시 예에 따른 표시장치용 박막트랜지스터 제조방법에 대해 첨부된 도면을 참조하여 상세히 설명한다.
도 4a 내지 도 4m은 본 발명에 따른 표시장치용 박막트랜지스터 제조방법을 설명하기 위한 공정 단면도이다.
여기서는 액정표시장치에 적용되는 박막트랜지스터 제조방법에 대해 설명하지만, 액정표시장치(LCD; Liquid Crystal Display device), 유기전계발광소자 (OLED; Organic Light Emitted Diode Device)를 포함한 표시장치에 적용되는 박막트랜지스터에도 동일하게 적용됨을 밝혀 두기로 한다.
도면에는 도시하지 않았지만, 구동소자부와 표시부가 정의된 절연기판(101) 상에 알루미늄(Al), 알루미늄합금, 크롬(Cr), 텅스텐(W), 몰리브덴티타늄합금 (MoTi), 구리(Cu) 등이 포함된 도전성 금속그룹 중에서 선택된 하나 또는 2 이상 금속물질을 증착하여 도전층(미도시)을 형성한다. 이때, 상기 도전층(미도시)의 구성으로는 단일 막, 이중 막 또는 삼중 막 구조로 형성될 수 있으나, 도면에서는 편의상 단일 막 구조로 도시하였다.
그 다음, 도면에는 도시하지 않았지만, 상기 도전층(미도시) 상부에 감광막(미도시)을 도포한 후, 노광마스크(미도시)을 이용한 노광 공정 및 현상공정을 통해 상기 감광막(미도시)을 선택적으로 제거하여 감광막패턴(미도시)을 형성한다.
이어서, 도 4a에 도시된 바와 같이, 상기 감광막패턴(미도시)을 차단막으로 이용한 식각공정을 통해 상기 도전층(미도시)을 선택적으로 식각하여 게이트전극 (103)을 형성한다.
그 다음, 도 4b에 도시된 바와 같이, 상기 감광막패턴(미도시)을 제거하고, 상기 게이트전극(103)이 형성된 절연기판(101)의 전면에 실리콘산화막(SiO2) 및 실리콘질화막(SiNx)으로 구성된 무기절연 물질그룹, 또는 경우에 따라서는 벤조사이클로부텐 (Benzocyclobutene)과, 아크릴(Acryl)계 수지(resin)로 구성된 유기절연 물질그룹 중에서 선택된 하나를 증착 또는 도포하여 게이트절연막(105)을 형성한다.
이어서, 상기 게이트절연막(105) 상에 채널영역으로 사용하는 순수 비정질 실리콘층(a-Si:H; 107)과 실리콘산화막 또는 실리콘질화막으로 이루어진 식각방지층 (109)을 차례로 적층한다. 이때, 상기 식각방지층(109)은 채널 영역에 해당하는 순수 비정질실리콘층(107) 부분이 데미지(damage)를 입는 것을 방지함과 동시에, 그 상부에 후속 공정에서 형성되는 열전이층(111)으로부터 몰리브덴 실리사이드막이 생성되는 것을 방지하는 역할을 한다.
그 다음, 상기 식각방지층(109) 상부에 몰리브덴(Mo)을 스퍼티링 방법으로 증착하여 열전이층(heat transition layer; 111)을 형성한다. 이때, 상기 열전이층 (111)은 IR 레이저 광을 흡수할 수 있는 재질, 즉 몰리브덴을 포함하는 전이금속 중에서 어느 하나 또는 그 이상을 선택하여 사용할 수도 있다.
또한, 상기 열전이층(111)은 IR 레이저의 파장 에너지를 흡수하여 열을 담아 내는 층으로서, 순수 비정질실리콘층(a-Si:H)(107)에 열을 전달하여 실리콘(Si)을 결정화시키게 된다. 따라서, 결정화 에너지 효율은 열전이층(111)이 IR 레이저를 얼마나 잘 흡수할 수 있는지가 매우 중요하다.
이어서, 상기 열전이층(111) 상에 실리콘질화막(SiNx)을 포함하는 무기절연물질 중에서 어느 하나를 증착하여 캡핑층(capping layer)(113)을 형성한다. 이때, 상기 캡핑층(113) 재질로는 무기절연물질 중에서 굴절률이 약 1.6 이상인 무기절연물질을 사용하는 것이 바람직하다. 특히, 굴절률이 약 1.6 이상인 무기절연물질 중에서도 실리콘질화막(SiNx)을 사용하는 것이 더욱 바람직하다. 이는 굴절률 (Refractive Index)이 클수록 IR 레이저의 광 흡수율이 증가하기 때문이다.
또한, 상기 실리콘질화막(SiNx)의 두께는 100Å 내지 2000 Å 정도의 범위를 가지며, 약 400Å 내지 600Å 정도가 바람직하다.
그 다음, 도 4c에 도시된 바와 같이, 상기 캡핑층(113) 전면에 IR 레이저 (laser)(115)를 이용한 스캐닝(scan)을 진행하여 상기 열전이층(111)으로 사용한 몰리브덴(Mo)이 상기 IR 레이저(115)의 에너지를 흡수하여, 상기 순수 비정질실리콘층(a-Si:H; 107)에 열을 전달하도록 함으로써 미세 결정화 실리콘(μ-Si)으로 된 결정화 비정질실리콘층(107a)을 형성한다. 이때, 상기 열전이층(111)을 이용하여 비정질실리콘을 간접적으로 결정화시키는 공정을 간접 열 결정화(Indirect Thermal Crystallization; ITC) 공정으로 정의하며, 이러한 결정화 공정에서 상기 열전이층 (111)의 특성이 비정질실리콘의 결정화에 중요한 역할을 하게 된다. 특히, 상기 캡핑층(113)은 상기 열전이층(111)에서 반사되는 IR 레이저 광을 재반사시켜 열전이층(111)에 재흡수되도록 함으로써 IR 레이저 광의 흡수 능력을 향상시켜 주는 역할을 함은 물론, 상기 캡핑층(113)의 굴절률을 이용하여 상기 레이저 헤드(laser head)의 데미지(damage)를 방지하기 위해 기울어진 레이저의 입사각을 보상해 주기 때문에, 그만큼 상기 열전이층(111) 상에 적층된 캡핑층(113)이 상기 열전이층 (111)에 재흡수되는 IR 레이저 광의 흡수능력을 향상시켜 줌으로써 IR 레이저의 결정화 에너지 효율이 향상된다.
이어서, 도 4d 및 도 4e에 도시된 바와 같이, 상기 순수 비정질실리콘층 (107)의 결정화 공정 이후, 동일한 진공 챔버 내에서 건식 식각(dry etch) 공정을 실시하여 상기 캡핑층(113)과 열전이층(111)을 차례로 식각한다. 이때, 상기 건식 식각 공정시에, 상기 캡핑층(113)과 열전이층(111)의 식각 선택비가 다르기 때문에, 상기 캡핑층(113)을 식각하고 난 직후에 열전이층(111) 식각시에는 상기 캡핑층(113) 식각시에 사용되는 식각가스 대신에 다른 식각가스를 진공 챔버 내로 흘려 주면서 식각공정을 진행하여 열전이층(111)을 식각하게 된다.
그 다음, 도면에는 도시하지 않았지만, 상기 식각방지층(109) 상에 감광성 물질을 도포한 후 포토리소그라피 공정기술을 이용한 노광공정 및 현상공정을 통해 패터닝하여 감광막패턴(미도시)을 형성한다.
이어서, 도 4f에 도시된 바와 같이, 상기 감광막패턴(미도시)을 차단막으로 하여 상기 식각방지층(109)을 선택적으로 식각하여 식각방지층패턴(109a)을 형성한다. 이때, 상기 식각방지층패턴(109a)은 채널 영역에 해당하는 부분인 결정화된 비정질실리콘층(107a)이 식각되는 것을 방지함과 동시에, 상기 열전이층(111)의 몰리브덴 실리사이드막이 생성되는 것을 방지하는 역할을 하게 된다.
그 다음, 도 4g에 도시된 바와 같이, 상기 식각방지층패턴(109a)을 포함한 절연기판 전면에 고농도 불순물, 즉 예를 들어 n+ 또는 p+ 불순물이 도핑된 불순물 비정질실리콘층(117)을 증착한다.
이어서, 도 4h에 도시된 바와 같이, 상기 고농도 불순물이 도핑된 불순물 비정질실리콘층(117) 상에 소스전극 및 드레인전극 형성용 도전성 금속을 스퍼터링방법으로 증착하여 도전층(119)을 형성한다. 이때, 상기 도전층(119)의 재질로는 몰리브덴 티타늄합금 (MoTi), 알루미늄(Al), 알루미늄합금, 크롬(Cr), 텅스텐(W), 구리(Cu) 등이 포함된 도전성 금속 그룹 중에서 선택된 하나 또는 2 이상이 사용한다.
그 다음, 도 4i에 도시된 바와 같이, 상기 도전층(119) 상부에 감광성 물질(미도시)을 도포한 후, 회절마스크(120)을 이용한 포토리소그라피 공정기술을 통해 상기 감광성 물질층(미도시)을 패터닝하여 감광막패턴(121)을 형성한다. 이때, 상기 회절마스크(120)로는 슬릿마스크 또는 하프톤마스크 (Half-tone mask)를 사용하는데, 상기 회절마스크 이외에 일반 마스크를 사용할 수도 있다. 또한, 도면에는 도시하지 않았지만, 상기 회절마스크(120)는 투과영역(120a), 광차단영역(120b) 및 반투과영역(120c)으로 구성되는데, 상기 반투과영역(120c)을 통해 노광되어 현상되고 남은 감광막패턴(121)의 두께는 상기 광차단영역(120b)을 통해 노광되어 현상되고 남은 감광막패턴(121)의 두께에 비해 얇게 형성된다. 그리고, 상기 반투과영역 (120c) 아래에 위치하는 감광막패턴(121) 부분은 채널영역에 대응되며, 상기 광차단영역(120b) 아래에 위치하는 감광막패턴(121) 부분은 소스영역 및 드레인영역에 대응된다.
그 다음, 도 4j에 도시된 바와 같이, 상기 감광막패턴(121)을 차단막으로 하여, 상기 도전층(119), 불순물 비정질실리콘층(117) 및 결정화된 비정질실리콘층 (107a)을 순차적으로 식각하여 소스전극 및 드레인전극 영역과 액티브 영역을 정의한다.
이어서, 에싱(ashing) 공정을 통해 상기 감광막패턴(121)을 일정 두께만큼 제거하여 채널영역과 대응되는 위치에 있는 상기 도전층(119) 상면을 노출시킨다.
그 다음, 도 4k에 도시된 바와 같이, 상기 에싱 처리된 감광막패턴(121)을 마스크로 상기 노출된 도전층(119)과 그 하부의 불순물 비정질실리콘층(117) 부분을 선택적으로 식각하여 소스전극(119a)과, 상기 소스전극(119a)과 소정간격만큼 이격된 드레인전극(119b)을 형성함으로써 액정표시소자용 박막트랜지스터(T)를 제조한다. 이때, 상기 채널영역에 위치하는 도전층(119) 식각시에 그 아래의 불순물 비정질실리콘층(117) 부분도 동시에 식각되어 오믹콘택층(117a)을 형성한다. 또한, 상기 채널영역에 위치하는 도전층(119) 식각시에, 상기 채널영역 상에 위치하는 식각방지층패턴(109a)은 상기 채널영역에 해당하는 결정화된 비정질실리콘층(107a)이 데미지(damage)를 입는 것을 방지해 준다.
이어서, 도 4l에 도시된 바와 같이, 상기 감광막패턴(121)을 제거한 후 상기 소스전극 및 드레인전극(119a, 119b)이 형성된 절연기판(101) 전면에 유기 절연물질그룹, 경우에 따라서는 무기 절연물질 그룹 중에서 하나를 선택 증착하여 보호층(123)을 형성한다.
그 다음, 도면에는 도시하지 않았지만, 상기 보호층(123) 상에 감광막(미도시)을 도포한다. 이때, 상기 보호층(123)의 형성물질로는, 전술한 실리콘산화막 (SiO2) 및 실리콘질화막 (SiNx)을 포함하는 무기절연 물질그룹과 경우에 따라서는 벤조사이클로부텐 (Benzocyclobutene)과, 아크릴 (Acryl)계 수지(resin)로 구성된 유기절연 물질그룹 중에서 선택된 하나를 증착 또는 도포하여 사용한다.
이어서, 포토리소그라피 공정기술을 통해 상기 감광막(미도시)을 노광 및 현상 공정을 진행하여 감광막패턴(미도시)을 형성한다.
그 다음, 도 4l에 도시된 바와 같이, 상기 감광막패턴(미도시)을 마스크로 상기 보호층(123)을 선택적으로 식각하여 상기 드레인전극(119b)을 노출시키는 콘택홀(125)을 형성한다.
이어서, 도면에는 도시하지 않았지만, 상기 감광막패턴(미도시)을 제거한 후, 상기 콘택홀(125)을 포함한 보호막(123) 상에 투명성 도전물질층(미도시)을 스퍼터링방법으로 증착한다. 이때, 상기 투명성 도전물질층(미도시)의 재질로는 ITO (Indium Tin Oxide), AZO, ZnO, IZO를 포함하는 투명 도전물질 중에서 하나 또는 2 이상을 선택하여 사용할 수 있다.
이어서, 도면에는 도시하지 않았지만, 상기 투명도전층(미도시) 상에 감광성 물질층(미도시)을 도포한 후 포토리소그라피 공정기술을 이용한 노광공정 및 현상공정을 통해 상기 감광성 물질층(미도시)을 패터닝하여 감광막패턴(미도시)을 형성한다.
그 다음, 도 4m에 도시된 바와 같이, 상기 감광막패턴(미도시)을 마스크로 하여 상기 투명도전층(미도시)을 선택적으로 식각하여 액정표시장치 용 화소전극 (127)을 형성함으로써 액정표시장치용 박막트랜지스터 어레이기판 제조를 완료한다.
한편, 상기와 같은 공정 순으로 제조되는 박막트랜지스터 제조방법은 액정표시장치(LCD; Liquid Crystal Display device), 유기전계발광소자(OLED; Organic Light Emitting Diode device)를 포함하는 표시장치(diplay device)용 박막트랜지스터 제조시에 사용 가능하다.
도 5는 본 발명에 따른 표시장치용 박막트랜지스터 제조방법에 있어서, 열전이층 상에 형성된 캡핑층에 따른 결정화 에너지와 결정화 선폭의 그래프이다.
도 5에 도시된 바와 같이, 캡핑층(113)이 있는 본 발명에 따른 열전이층 구조에서의 결정화인 경우, 최대 결정화 선폭이 약 140μm 이지만, 캡핑층(113)이 없는 일반적인 열전이층 구조에서의 결정화인 경우, 최대 결정화 선폭은 약 135 μm로 나타남을 알 수 있다. 또한, 상기 캡핑층(113)의 두께가 약 1000Å 일 때 최대 결정화 선폭이 약 130μm 로 줄어 드는 것을 알 수 있다. 이때, 상기 최대 결정화 선폭은 순수 비정질실리콘층(107)이 결정화되는 상태의 폭을 말한다.
따라서, 캡핑층(113)의 두께가 증가함에 따라 동일한 결정화 선폭을 만드는데 필요한 레이저의 광 에너지의 세기는 낮아진다.
도 5에 도시된 바와 같이, 본 발명에 따른 캡핑층이 적층된 열전이층 구조일 때 동일한 결정화 선폭 구현시에 일반적인 열전이층 구조, 즉 캡핑층이 구비되어 있지 않은 열전이층 구조보다 필요한 레이저 세기가 줄어든다.
캡핑층(113)이 적층된 열전이층 구조 적용시에 최대 결정화 선폭이 일반적인 기존의 열전이층 구조보다 약 5μm 정도 상승하게 되는데, 이는 캡핑층이 열전이층이 열팽창하는 것을 완화하여 크랙(crack) 발생을 완화시켜 주고, 버닝(burning)을 좀 더 지연시키면서 최대 결정화 선폭이 약 5μm 정도 향상시키는 역할을 한다고 볼 수 있다.
따라서, 캡핑층의 두께가 증가할수록 동일한 선폭의 비정질실리콘(a-Si:H)을 결정화하는데 필요한 에너지가 줄어드는데, 이러한 현상은 캡핑층이 열 저장소 (heat reservoir) 역할을 하여 결정화시에 열 손실을 줄여 주기 때문이다.
결론적으로, 캡핑층이 적층된 열전이층 구조는 IR 레이저광이 열전이층으로부터 직접 반사되는 것을 줄여 주고, 캡핑층을 통과하여 열전이층에 반사된 IR 레이저광을 열전이층에 재 흡수시키는 역할을 하여 결정화 효율을 향상시키며, 열전이층의 열팽창을 완화하여 최대 결정화 선폭을 향상시켜 준다.
이상에서와 같이, 본 발명에 따른 표시장치용 박막트랜지스터 제조방법은, 열전이층 상에 무기절연물질로 이루어진 캡핑층(capping layer)을 적층시킴으로써, IR 레이저 조사시에 열전이층에서 반사되는 IR광을 재반사시켜 열전이층에 재흡수되도록 함으로써 IR 레이저광의 흡수 능력을 향상시킬 수 있다.
또한, 본 발명에 따른 표시장치용 박막트랜지스터 제조방법은, IR 레이저 헤드의 데미지(damage)를 방지하기 위해 경사지게 배치된 레이저의 입사각을 캡핑층의 굴절률을 이용하여 보상할 수 있음으로써, 결정화 에너지 효율 측면에서 유리한 수직 입사와 같은 특성을 얻을 수 있게 된다.
따라서, 본 발명에 따른 표시장치용 박막트랜지스터 제조방법은, IR 레이저를 이용한 결정화 공정시에 캡핑층을 열전이층 상부에 적층시킴으로써 IR 레이저의 에너지 흡수능력을 향상시켜 결정화 에너지의 효율을 향상시킬 수 있으며, 그로 인해 박막트랜지스터 소자의 성능을 개선시킬 수 있으며, 박막트랜지스터를 사용한 표시장치의 대면적화가 가능하게 된다.
이상에서 본 발명의 바람직한 실시예에 대하여 상세하게 설명하였지만, 당해 기술 분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 수 있을 것이다.
따라서, 본 발명의 권리범위는 이에 한정되는 것이 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.
101 : 절연기판 103 : 게이트전극
105 : 게이트절연막 107 : 순수 비정질실리콘층
107a : 결정화된 비정질실리콘층 109 : 식각방지층
109a : 식각방지층패턴 111 : 열전이층(heat transition layer)
113 : 캡핑층(capping layer) 115 : IR 레이저
117 : 불순물 비정질실리콘층 117a : 오믹콘택층
119 : 도전층 119a : 소스전극
119b : 드레인전극 121 : 감광막패턴
123 : 보호층 125 : 콘택홀
127 : 화소전극

Claims (9)

  1. 절연기판 상에 게이트전극을 형성하는 단계;
    상기 게이트전극을 포함한 절연기판 전면에 게이트절연막, 순수 비정질실리콘층 및 식각방지층을 차례로 적층하는 단계;
    상기 식각방지층 상에 열전이층을 형성하는 단계;
    상기 열전이층 상에 무기절연물질로 이루어진 캡핑층을 형성하는 단계;
    상기 캡핑층 상에 IR 레이저를 이용한 스캐닝을 실시하여 상기 순수 비정질실리콘층을 결정화시키는 단계;
    상기 캡핑층과 열전이층을 식각하는 단계;
    상기 식각방지층을 선택적으로 식각하여 식각방지층패턴을 형성하는 단계;
    상기 식각방지층패턴을 포함한 절연기판 전면에 불순물이 도핑된 비정질실리콘층을 형성하는 단계;
    상기 불순물이 도핑된 비정질실리콘층 상에 도전층을 형성하는 단계; 및
    상기 도전층과 불순물이 도핑된 비정질실리콘층 및 결정화된 비정질실리콘층을 선택적으로 패터닝하여 서로 이격된 소스전극 및 드레인전극과, 오믹콘택층 및 결정화된 비정질실리콘층패턴을 형성하는 단계;를 포함하여 구성되는 표시장치용 박막트랜지스터 제조방법.
  2. 제1 항에 있어서, 상기 열전이층 재질로는 몰리브덴을 포함한 전이금속 중에서 IR 레이저 광을 흡수할 수 있는 금속을 선택하여 사용하는 표시장치용 박막트랜지스터 제조방법.
  3. 제1 항에 있어서, 상기 캡핑층 재질로는 무기절연물질 중에서 굴절률이 1.6 이상인 무기절연물질을 사용하는 표시장치용 박막트랜지스터 제조방법.
  4. 제1 항에 있어서, 상기 캡핑층 재질로는 무기절연물질 중에서 실리콘질화막 (SiNx)을 사용하는 표시장치용 박막트랜지스터 제조방법.
  5. 제4 항에 있어서, 상기 실리콘질화막(SiNx)은 100Å 내지 2000Å 두께로 형성하는 표시장치용 박막트랜지스터 제조방법.
  6. 제1 항에 있어서, 상기 캡핑층과 열전이층은 동일 챔버 내에 건식 식각공정에 의해 차례로 식각하는 표시장치용 박막트랜지스터 제조방법.
  7. 제6 항에 있어서, 상기 캡핑층과 열전이층의 건식 식각시에 캡핑층의 식각가스와 열전이층의 식각가스는 서로 다른 표시장치용 박막트랜지스터 제조방법.
  8. 제1 항에 있어서,
    상기 소스전극 및 드레인전극과, 오믹콘택층 및 결정화된 비정질실리콘층패턴을 형성하는 단계는,
    상기 도전층 상부에 감광막을 도포하고, 이를 회절마스크를 이용한 노광공정 및 현상공정을 통해 패터닝하여 감광막패턴을 형성하는 단계;
    상기 감광막패턴을 차단막으로 하여 상기 도전층, 불순물이 도핑된 비정질실리콘층 및 결정화된 비정질실리콘층을 선택적으로 패터닝하는 단계;
    에싱공정을 실시하여 감광막패턴을 선택적으로 제거하여 채널영역 상부에 위치하는 도전층을 노출시키는 단계; 및
    상기 도전층과 그 하부의 불순물이 도핑된 비정질실리콘층을 순차적으로 제거하여 서로 이격된 소스전극 및 드레인전극과, 오믹콘택층을 형성하는 단계;를 포함하여 이루어지는 표시장치용 박막트랜지스터 제조방법.
  9. 제1 항에 있어서, 상기 박막트랜지스터 제조방법은 액정표시장치, 유기전계발광소자를 포함하는 표시장치의 박막트랜지스터 제조시에 사용하는 표시장치용 박막트랜지스터 제조방법.
KR1020100045130A 2010-05-13 2010-05-13 표시장치용 박막트랜지스터 및 그 제조방법 KR101668325B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020100045130A KR101668325B1 (ko) 2010-05-13 2010-05-13 표시장치용 박막트랜지스터 및 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100045130A KR101668325B1 (ko) 2010-05-13 2010-05-13 표시장치용 박막트랜지스터 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR20110125546A KR20110125546A (ko) 2011-11-21
KR101668325B1 true KR101668325B1 (ko) 2016-10-24

Family

ID=45394977

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100045130A KR101668325B1 (ko) 2010-05-13 2010-05-13 표시장치용 박막트랜지스터 및 그 제조방법

Country Status (1)

Country Link
KR (1) KR101668325B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101809833B1 (ko) 2016-04-29 2017-12-15 고려대학교 산학협력단 투명 금속산화막/금속/투명 금속산화막 보호층을 구비한 비정질 산화물 박막 트랜지스터

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102405146B1 (ko) * 2018-02-08 2022-06-08 삼성디스플레이 주식회사 유기 발광 표시 장치 및 이의 제조 방법

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100662783B1 (ko) * 2004-04-16 2007-01-02 엘지.필립스 엘시디 주식회사 결정질 실리콘을 마스크로 적용하는 액정표시소자 제조방법
KR101051004B1 (ko) * 2004-12-01 2011-07-26 엘지디스플레이 주식회사 두 가지 타입의 박막트랜지스터를 포함하는액정표시장치용 어레이기판 및 그 제조방법
KR101513158B1 (ko) * 2008-10-31 2015-04-17 엘지디스플레이 주식회사 박막트랜지스터 및 그 제조방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101809833B1 (ko) 2016-04-29 2017-12-15 고려대학교 산학협력단 투명 금속산화막/금속/투명 금속산화막 보호층을 구비한 비정질 산화물 박막 트랜지스터

Also Published As

Publication number Publication date
KR20110125546A (ko) 2011-11-21

Similar Documents

Publication Publication Date Title
KR100659921B1 (ko) 반도체 장치 및 그의 제조 방법
KR100584715B1 (ko) 구동회로 일체형 액정표시장치용 어레이 기판의 제조 방법
KR100584716B1 (ko) 구동회로 일체형 액정표시장치용 어레이 기판의 제조 방법
US20080029767A1 (en) Display device and method of manufacturing the display device
JP5615605B2 (ja) Ｆｆｓモード液晶装置
US7344926B2 (en) Liquid crystal display device and method of manufacturing the same
JP2005244230A (ja) 異なるポリシリコングレインサイズの領域を有するポリシリコン層の形成方法、液晶ディスプレイ装置及びその製造方法
JP2011077441A (ja) 非晶質半導体膜の結晶化方法、並びに薄膜トランジスタ、半導体装置、表示装置、及びその製造方法
JP2011181596A (ja) 半導体装置及びその製造方法
JP2005506711A (ja) 低誘電率絶縁膜を使用する薄膜トランジスタ基板及びその製造方法
US8460954B2 (en) Semiconductor device, method for manufacturing same, and display device
JP5688223B2 (ja) 薄膜トランジスタ、半導体装置、及び薄膜トランジスタの製造方法
KR100566612B1 (ko) 다결정 실리콘 박막 트랜지스터 및 그 제조 방법
KR100724485B1 (ko) 액정표시장치의 박막트랜지스터 제조방법
KR101668325B1 (ko) 표시장치용 박막트랜지스터 및 그 제조방법
JP5032077B2 (ja) 表示装置及びその製造方法
JP2009290168A (ja) 薄膜トランジスタ、薄膜トランジスタアレイ基板、及びそれらの製造方法、並びに表示装置
KR100938886B1 (ko) 구동회로 일체형 액정표시장치용 어레이 기판의 제조 방법
KR100856864B1 (ko) 액정표시장치용 박막트랜지스터의 제조방법 및 그 제조방법에 따른 박막트랜지스터
KR101087750B1 (ko) 두가지 타입의 박막트랜지스터를 포함하는 액정표시장치용어레이기판 및 그 제조방법
KR100989257B1 (ko) 결정화 방법과 이를 이용한 액정 표시 장치용 어레이 기판및 제조 방법
JP5342898B2 (ja) 逆スタガ構造の薄膜トランジスタ及びその製造方法
KR100840323B1 (ko) 반사형 액정 표시 장치용 박막 트랜지스터 기판 및 그의제조 방법
KR20060104220A (ko) 액정표시장치용 어레이 기판 및 그 제조 방법
KR100956938B1 (ko) 액정표시장치 및 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant