JP2005244230A - 異なるポリシリコングレインサイズの領域を有するポリシリコン層の形成方法、液晶ディスプレイ装置及びその製造方法 - Google Patents
異なるポリシリコングレインサイズの領域を有するポリシリコン層の形成方法、液晶ディスプレイ装置及びその製造方法 Download PDFInfo
- Publication number
- JP2005244230A JP2005244230A JP2005046574A JP2005046574A JP2005244230A JP 2005244230 A JP2005244230 A JP 2005244230A JP 2005046574 A JP2005046574 A JP 2005046574A JP 2005046574 A JP2005046574 A JP 2005046574A JP 2005244230 A JP2005244230 A JP 2005244230A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- region
- polysilicon layer
- polysilicon
- liquid crystal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 229910021420 polycrystalline silicon Inorganic materials 0.000 title claims abstract description 97
- 229920005591 polysilicon Polymers 0.000 title claims abstract description 97
- 239000004973 liquid crystal related substance Substances 0.000 title claims abstract description 40
- 238000000034 method Methods 0.000 title claims abstract description 34
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 28
- 229910021417 amorphous silicon Inorganic materials 0.000 claims abstract description 49
- 239000000758 substrate Substances 0.000 claims abstract description 27
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 4
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 4
- 239000010703 silicon Substances 0.000 claims abstract description 4
- 239000010409 thin film Substances 0.000 claims description 18
- 230000001678 irradiating effect Effects 0.000 claims 4
- 150000004767 nitrides Chemical class 0.000 claims 2
- 230000003287 optical effect Effects 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 129
- 230000002093 peripheral effect Effects 0.000 description 12
- 238000005224 laser annealing Methods 0.000 description 10
- 239000010408 film Substances 0.000 description 9
- 239000011159 matrix material Substances 0.000 description 6
- 230000015572 biosynthetic process Effects 0.000 description 4
- 239000011521 glass Substances 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 229910052581 Si3N4 Inorganic materials 0.000 description 3
- 238000000137 annealing Methods 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 238000001259 photo etching Methods 0.000 description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- 230000000295 complement effect Effects 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 238000005240 physical vapour deposition Methods 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 239000002356 single layer Substances 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- BPUBBGLMJRNUCC-UHFFFAOYSA-N oxygen(2-);tantalum(5+) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ta+5].[Ta+5] BPUBBGLMJRNUCC-UHFFFAOYSA-N 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 238000012827 research and development Methods 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 229910001936 tantalum oxide Inorganic materials 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1345—Conductors connecting electrodes to cell terminals
- G02F1/13454—Drivers integrated on the active matrix substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
- H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
- H01L27/1281—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor by using structural features to control crystal growth, e.g. placement of grain filters
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78651—Silicon transistors
- H01L29/7866—Non-monocrystalline silicon transistors
- H01L29/78672—Polycrystalline or microcrystalline silicon transistor
- H01L29/78675—Polycrystalline or microcrystalline silicon transistor with normal-type structure, e.g. with top gate
Abstract
【課題】 低温ポリシリコン画素ＴＦＴの漏電性質を減少し、且つ、画素ＴＦＴの集積回路を駆動する製造コストを減少する方法を提供すること。
【解決手段】 本発明は、基板を提供し、前記基板の上に第一領域と第二領域を含むアモルファスシリコン層を形成し、その第一領域の上に光反射層を形成し、光源で前記アモルファスシリコン層を照射し、その第一領域に位置する光反射層がその第一領域に照射した光を一部反射し、その第一領域を第一ポリシリコン層に、その第二領域を第二ポリシリコン層に変換させ、前記第二ポリシリコン層のグレインサイズを前記第一ポリシリコン層のグレインサイズより大きいポリシリコン層に変換させる液晶ディスプレイ装置の製造方法である。
【選択図】 図３
Description
本発明は、液晶ディスプレイ装置とその製造方法に関し、特に、漏電を低下できる低温ポリシリコン薄膜トランジスタ（ＴＦＴ）を備える液晶ディスプレイ装置、及びその製造方法に関する。
従来のアクティブマトリクスの液晶ディスプレイは、通常、ガラス、又はクオーツ基板と、その上の複数の画素電極とスイッチング装置から構成される。各画素は、関連したゲートラインとデータラインによって定義される。各画素は、蓄積キャパシタを有し、スイッチング装置の画素電極に接続される。
薄膜トランジスタを画素スイッチング装置とする液晶ディスプレイは、低電力消耗、薄型、軽量と、低駆動電圧であることから、デスクトップ型、ノート型パソコンと、その他の装置のディスプレイ設備として用いるのに非常に適している。従って、薄膜トランジスタを有するアクティブマトリクスの液晶ディスプレイは、近年のディスプレイ装置の主流となっている。
アクティブマトリクスの液晶ディスプレイの価格が一般的に受け入れられるようにするため、画素ＴＦＴの集積回路を駆動する製造コストを減少することが液晶ディスプレイ発展の主な方向の一つである。そして、これに鑑み、低温ポリシリコンＴＦＴの液晶ディスプレイが目下、研究開発の目標となっている。
低温ポリシリコンＴＦＴの製造プロセスでは、まず、アモルファスシリコン層が基板の上に堆積され、続いて、エキシマレーザーによって前記アモルファスシリコン層にアニ−リングプロセスを行う。前記レーザーアニ−リングのプロセスでは、前記アモルファスシリコン層を結晶化させ、大きな、均一した配列のグレインのポリシリコン層を形成する。また、低温ポリシリコンＴＦＴの製造プロセスでは、駆動装置とその他の関連する回路は、前記基板の外部の周辺回路領域内に製造され、前記周辺回路領域は、画素ＴＦＴ（基板の上に位置する画素領域内）と隣接する。
アクティブマトリクスの液晶ディスプレイの場合でいえば、前記周辺回路領域内の低温ポリシリコンＴＦＴは、高キャリア移動度（ｍｏｂｉｌｉｔｙ）と導通状態の電流特性を有していなければならず、画素領域内の低温ポリシリコンＴＦＴは、低漏電の性質を有していなければならない。しかし、仮にポリシリコン層のグレインが大きい場合、前記ポリシリコン層は、低漏電特性の薄膜トランジスタを製造し難い。
米国特許第６６０２７６５号公報
米国特許第６５５５８７５号公報
米国特許第５８５１８６２号公報
アクティブマトリクスの液晶ディスプレイに上述の特性を具備させるために、従来のアクティブマトリクスの液晶ディスプレイは、ＬＤＤ（ｌｉｇｈｔｌｙ ｄｏｐｅｄ ｄｒａｉｎ）、又は、オフセット構造の方式を用いて、低温ポリシリコン画素ＴＦＴの漏電性質を減少している。しかし、これらの構造（ＬＤＤとオフセット構造）は、追加のマスク、注入プロセスとプロセス設備を用いらなければならず、更に、プロセスを複雑にし製造のコストを増加する。また、これらの構造は、周辺回路領域のＴＦＴ内のキャリア移動に制限をきたす。
上述の問題を解決するために、本発明は、液晶ディスプレイ装置の製造方法を提供する。前記方法は、以下のステップを含む。まず、基板を提供する。続いて、前記基板の上に第一領域と第二領域を含むアモルファスシリコン層を形成する。続いて、前記アモルファスシリコン層の第一領域の上に光反射層を形成する。続いて、光源で前記アモルファスシリコン層を照射し、ポリシリコン層に変換する。このステップでは、前記アモルファスシリコン層の第一領域に位置する光反射層は、前記アモルファスシリコン層の第一領域に照射した光を一部反射し、前記アモルファスシリコン層の第一領域をポリシリコン層の第一領域に、前記アモルファスシリコン層の第二領域をポリシリコン層の第二領域に変換させる。前記ポリシリコン層の第一領域は、第一のポリシリコングレインサイズを有し、前記ポリシリコン層の第二領域は、第二のポリシリコングレインサイズを有する。最後に、前記第一領域のポリシリコン層について、複数の第一の薄膜トランジスタを形成する。
本発明は、また、液晶ディスプレイ装置に関する。基板を含み、前記基板の上にパターン化したポリシリコン層が形成され、前記パターン化したポリシリコン層は、第一のポリシリコングレインサイズを有する第一領域と、第二のポリシリコングレインサイズを有する第二領域を含む。また、前記液晶ディスプレイ装置は、前記第一領域のポリシリコン層を含む複数の薄膜トランジスタを更に有する。
本発明は、更に、アモルファスシリコンを結晶化させ異なるポリシリコングレインサイズの領域を有するポリシリコン層の形成方法を提供する。この方法は、以下のステップを含む。まず、基板を提供する。続いて、前記基板の上に第一領域と第二領域を含むアモルファスシリコン層を形成する。続いて、前記アモルファスシリコン層の第一領域の上に光反射層を形成する。続いて、レーザー光で前記アモルファスシリコン層を照射し、前記アモルファスシリコン層をポリシリコン層に変換する。このステップでは、前記アモルファスシリコン層の第一領域に位置する光反射層は、前記アモルファスシリコン層の第一領域に照射した光を一部反射し、前記アモルファスシリコン層の第一領域をポリシリコン層の第一領域に、前記アモルファスシリコン層の第二領域をポリシリコン層の第二領域に変換させる。前記ポリシリコン層の第一領域は、第一のポリシリコンのグレインサイズを有し、前記ポリシリコン層の第二領域は、第二のポリシリコンのグレインサイズを有し、且つ、前記第二のポリシリコン層のグレインサイズは、前記第一のポリシリコン層のグレインサイズより大きい。
本発明の異なるポリシリコングレインサイズの領域を有するポリシリコン層の形成方法、液晶ディスプレイ装置及びその製造方法によれば、低温ポリシリコン画素ＴＦＴの漏電性質を減少させることができ、よって、画素ＴＦＴの集積回路を駆動する製造コストを減少することができる。
本発明についての目的、特徴、長所が一層明確に理解されるよう、以下に実施形態を例示し、図面を参照しつつ詳細に説明する。
図１〜５は、１シリーズの断面構造図であり、本発明で述べた液晶ディスプレイ装置の好ましい実施例のフローチャートの説明に用いられる。
図１Ａを参照すると、まず、絶縁基板１０を提供し、以下に述べる液晶ディスプレイを形成するステップを完成する。基板１０は、例えばガラスを用いることができ、画素域１２と周辺回路域１４を含む。画素ＴＦＴは、画素域１２内に形成され、その他の周辺回路は、駆動装置として機能するＴＦＴは、周辺回路域１４内に形成される。続いて、バッファ層２０を基板１０の上に形成する。バッファ層２０は、酸化ケイ素、窒化ケイ素、又は、それらが混合して構成された、単層又は、多層の誘電材料層からなることができる。この層は、化学気相堆積法、及び／又は物理気相堆積法によって形成することができる。バッファ層２０の好ましい膜厚は、０．１５μｍ〜０．３μｍの範囲の間であることができる。
図１Ｂでは、アモルファスシリコン（ａ−Ｓｉ）層３０によって構成された半導体層が、バッファ層２０の上に形成される。アモルファスシリコン層３０は、化学気相堆積法、及び／又は、物理気相堆積法によって形成することができる。アモルファスシリコン層３０の好ましい膜厚は、０．０４μｍ〜０．０６μｍの範囲の間であることができる。
続いて、図１Ｃのように、光反射層４０をアモルファスシリコン層３０の上に形成する。光反射層４０は、単層又は多層膜によって構成することができる。光反射層４０は、酸化ケイ素、酸化タンタル、窒化ケイ素、又は、多種混合によって構成され、これらの膜層の数と構成成分は、必要とする反射量と用いるレーザー光の波長により定められる。光反射層４０は、プラズマ化学気相成長法又は蒸着法によって形成することができる。光反射層４０の膜厚の範囲は、合計で０．０７μｍ〜１．５μｍの範囲の間であることができ、単一の場合の膜厚範囲は、０．１５μｍ〜１．３μｍの範囲の間であることができる。
そして、図２のように、周辺回路域１４内の一部の光反射層４０を取り除く。このステップでは、取り除かれていない光反射層４２は、画素域１２を完全に覆う。一部の光反射層４０を取り除く方法は、例えば、ウェットエッチングを合わせたフォトエッチングのステップからなることができる。
図３のように、レーザーアニーリングプロセスを用いてアモルファスシリコン層３０を結晶化し、ポリシリコン３０’を形成する。このレーザーアニーリングプロセス中では、波長が３０８ｎｍのエキシマレーザー、又は、５３２ｎｍのグリーンレーザーを用い、アモルファスシリコン層３０を照射する。上述で用いるレーザー以外に、その他の波長を有するレーザー（例えば、２４７ｎｍのレーザー）も用いることができる。このレーザーアニーリングプロセスの温度は、通常は、低温ポリシリコン（ＬＴＰＳ）の形成温度（６００℃）より低い。
上述のレーザーアニーリングプロセスによってアモルファスシリコン層３０’を形成するステップでは、画素域１２を覆っている光反射層４２は、その上に照射したレーザー光１５を一部反射する。よって、光反射層４２で覆われたアモルファスシリコン層３０がアニーリングプロセスの時のエネルギー密度を減少することができ、よって、比較的小さいポリシリコングレインサイズ（直径で約０．１μｍ小さい）を有するポリシリコン層３１を形成する。また、周辺回路域１４内の光反射層４２に覆われていないアモルファスシリコン層３０は、その上に光反射層４２がないことからレーザー光を反射することができ、よって、レーザー光１５の全てのエネルギー（アニーリングプロセス中、比較的高いエネルギー密度を有する）を吸収するため、光反射層に覆われていないアモルファスシリコン層によって変換されたポリシリコン層３２は、比較的大きいポリシリコングレインサイズ（直径約０．３μｍ〜０．４μｍ）を有する。
以上の説明からわかるように、レーザーアニーリングのプロセスでは、光反射層４０は、その上に照射した特定の波長を有するレーザー光を一部反射することで、形成されるポリシリコン層３１のポリシリコングレインサイズをコントロールしている。ここでは、光反射層４２の全体的な反射係数と厚さによって、レーザー光の反射量を調整することができる。本発明では、光反射層４２が必要とする、レーザー光が作り出す反射量は、画素域１２のポリシリコン層３１が必要とするポリシリコングレインサイズにより決められる。具体的に言えば、光反射層４２のレーザー光反射率は、１％〜９９％とすることができる。
次に、図４のように、エッチングステップで光反射層４２を取り除き、続いて、フォトエッチングプロセスでポリシリコン層３１と３２をパターン化する。このステップでは、ポリシリコン層３１と３２は、複数のアイランド５０ａ〜５０ｄとして形成される（ここでは、簡略して４つのアイランドのみ表示する）。画素域１２のアイランド５０ａと５０ｂは、比較的小さいポリシリコングレインサイズを有し、本発明の述べた液晶ディスプレイ装置の画素薄膜トランジスタは、アイランド５０ａと５０ｂによってソースとドレインとなり、画素域１２内に形成される。また、周辺回路域１４のアイランド５０ｃと５０ｄは、比較的大きいポリシリコングレインサイズを有する。液晶ディスプレイ装置の周辺駆動の薄膜トランジスタは、アイランド５０ｃと５０ｄによってソースとドレインとなり、画素域１２内に形成される。
図５は、本発明で述べた画素薄膜トランジスタ構造６０の断面図を示している。画素構造６０は、画素域１２の中に形成され、且つ、相補型トランジスタ構造によって構成される。相補型トランジスタ構造は、ポリシリコンアイランド５０ａを含むＰＭＯＳトランジスタ７０と、ポリシリコンアイランド５０ｂを含むＮＭＯＳトランジスタ８０によって構成される。ＰＭＯＳトランジスタ７０は、ポリシリコンアイランド５０ａによって形成されたソース領域７１、チャネル領域７２とドレイン領域７３を含み、ＮＭＯＳトランジスタ８０は、ポリシリコンアイランド５０ｂによって形成されたソース領域８１、チャネル領域８２とドレイン領域８３を含む。ＰＭＯＳトランジスタ７０とＮＭＯＳトランジスタ８０のゲート電極７４と８４は、それぞれ各チャネル域７２と８２の上の第一絶縁層６２の上に形成される。ＰＭＯＳトランジスタ７０のソースとドレイン接触域７５と７６と、ＮＭＯＳトランジスタ８０のソースとドレイン接触域８５と８６は、第二絶縁層６３の上に形成され、第一絶縁層６２と第二絶縁層６３を穿通し、ソース／ドレイン電極と接触する。画素電極９０は、第三絶縁層６４の上に形成され、ＮＭＯＳトランジスタのドレイン接触域８３と電気的接続することができ、適当な電圧が画素構造６０に提供された時、画素構造６０は、ＮＭＯＳトランジスタ８０とＰＭＯＳトランジスタ７０を通して画素電極９０をオン、又はオフにすることができる。
本発明で述べた反射層は、単一の材料層、又は、多層の材料層によって構成されることができる。図６は、本発明の好ましい実施例を示しており、単一の誘電体層１０１からできた反射層１１０を用いて、ベース１００の上に形成される。仮にレーザー光１５が法線状の入射角（入射角：０度）で入射した場合、反射層の反射係数（Ｒ）は、下記の方程式によって算出することができる。
ｎ１は、単一な誘電体層１０１の屈折率であり、ｎ０は、空気の屈折率（ｎ０＝１は、全ての波長の光）であり、ｎＥ＝ｎ1 ２／ｎｓで、ｎｓは、ベース１００の屈折率であり、ベースは、ガラス基板の上のアモルファスシリコン層に形成されてなることができる。
ｎ０＝１を公式（１）の中に代入すると、下記公式（２）のようにとなる。また、公式（３）のｄは、反射層の厚さで、ｙは、入射レーザーの波長である。
仮に、単一の誘電体層１０１が酸化ケイ素（屈折率１．４６）からなる場合、ｎ１＝１．４６を公式（２）に代入すると、反射係数（Ｒ）を算出することができる。また、仮に単一の誘電体層１０１が窒化ケイ素（屈折率２）からなる場合、ｎ１＝２を公式（２）に代入する。
図７は、本発明のもう一つの好ましい実施例を示しており、多層の誘電体層１０１〜１０５を用いて反射層１１０となり、ベース１００の上に形成される。仮にレーザー光１５が法線の入射角（入射角：０度）で入射する場合、反射層の反射係数（Ｒ）は、下記の方程式によって算出することができる。
多膜層反射層の反射率は、下記の公式によって算出することができる。
ｎ０は、空気の屈折率（ｎ０＝１は、全ての波長の光）であり、ｎｓは、ベース１００の屈折率であり、ベースは、ガラス基板の上のアモルファスシリコン層に形成されてなることができる。ｎＥ＝（ｎ１ｎ３ｎ５）２／［（ｎ２ｎ４）２ｎｓ］で、且つ、誘電体層１０１〜１０５の屈折率は、それぞれｎ１、ｎ２、ｎ３、ｎ４、ｎ５である。
上述の公式（２）と公式（４）からわかるように、高屈折率の誘電体層の材料は、低屈折率の材料と比べ、比較的大きい反射率を有する。
図８は、ポリシリコングレインサイズ（ｙ軸）とエキシマレーザーアニ−リング（ＥＬＡ）のエネルギー密度（ｘ軸）との関係を示している。図からわかるように、Ｅｃは、ＥＬＡのエネルギー密度が最適な点であり、即ち、レーザーアニ−リングプロセスがＥｃのエネルギー密度の時、最も大きなポリシリコングレインサイズを作ることができ、エネルギー密度がＥｃより小さい場合、比較的小さいポリシリコングレインサイズを形成する。
図９は、異なるポリシリコングレインサイズを有する薄膜トランジスタのドレインＩｄの電流とゲートＶｇ電圧の関係図を示している。ＥＤ１、ＥＤ２とＥＤ３は、異なるエネルギー密度で結晶化したポリシリコンを示しており、グレインのサイズは、ＥＤ１＜ＥＤ２＜ＥＤ３である。図９からわかるように、大きなポリシリコングレインサイズを有する薄膜トランジスタは、高い漏電を示している。
１０ 基板
１２ 画素域
１４ 周辺回路域
１５ レーザー光
２０ バッファ層
３０ アモルファスシリコン層３０
３０’ポリシリコン層
３１ 比較的小さいポリシリコングレインサイズ
３２ 比較的大きいポリシリコングレインサイズ
４０、４２ 光反射層
５０ａ、５０ｂ、５０ｃ、５０ｄ ポリシリコンアイランド
６０ 画素構造
６２ 第一絶縁層
６３ 第二絶縁層
６４ 第三絶縁層
７０ ＰＭＯＳトランジスタ
７１、８１ ソース領域
７２、８２ チャネル領域
７３、８３ ドレイン領域
７４、８４ ゲート電極
７５、８５ ソース接触域
７６、８６ ドレイン接触域
９０ 画素電極
１００ ベース
１０１、１０２、１０３、１０４、１０５ 誘電体層
１１０ 反射層
１２ 画素域
１４ 周辺回路域
１５ レーザー光
２０ バッファ層
３０ アモルファスシリコン層３０
３０’ポリシリコン層
３１ 比較的小さいポリシリコングレインサイズ
３２ 比較的大きいポリシリコングレインサイズ
４０、４２ 光反射層
５０ａ、５０ｂ、５０ｃ、５０ｄ ポリシリコンアイランド
６０ 画素構造
６２ 第一絶縁層
６３ 第二絶縁層
６４ 第三絶縁層
７０ ＰＭＯＳトランジスタ
７１、８１ ソース領域
７２、８２ チャネル領域
７３、８３ ドレイン領域
７４、８４ ゲート電極
７５、８５ ソース接触域
７６、８６ ドレイン接触域
９０ 画素電極
１００ ベース
１０１、１０２、１０３、１０４、１０５ 誘電体層
１１０ 反射層
Claims (18)
- 基板を提供するステップ、
前記基板の上に第一領域と第二領域を含んでなるアモルファスシリコン層を形成するステップ、
前記アモルファスシリコン層の前記第一領域の上に光反射層を形成するステップ、及び、
光源で前記アモルファスシリコン層を照射するステップを含み、
前記アモルファスシリコン層を照射するステップで、前記第一領域の光反射層が第一領域に照射した光を一部反射することにより、アモルファスシリコン層の第一領域を第一ポリシリコン層に、アモルファスシリコン層の前記第二領域を第二ポリシリコン層に変換させ、
前記第二ポリシリコン層のグレインサイズを前記第一ポリシリコン層のグレインサイズより大きいポリシリコン層に変換させる液晶ディスプレイ装置の製造方法。 - 光反射層は、少なくとも一つの誘電体層を含む請求項１に記載の液晶ディスプレイ装置の製造方法。
- 液晶ディスプレイ装置画素電極のスイッチング装置を含む第一の薄膜トランジスタを複数備える請求項１又は請求項２に記載の液晶ディスプレイ装置の製造方法。
- 光源は、レーザー光である請求項１〜請求項３のいずれか１項に記載の液晶ディスプレイ装置の製造方法。
- レーザー光は、エキシマレーザー、又は、グリーンレーザーを含む請求項４に記載の液晶ディスプレイ装置の製造方法。
- 光反射層は、酸化物を含む請求項１〜請求項５のいずれか１項に記載の液晶ディスプレイ装置の製造方法。
- 光反射層は、窒化物を含む請求項１〜請求項６のいずれか１項に記載の液晶ディスプレイ装置の製造方法。
- 第一の薄膜トランジスタを複数形成後、第二ポリシリコン層を用いて第二の薄膜トランジスタを複数形成するステップを更に含む請求項３〜請求項７のいずれか１項に記載の液晶ディスプレイ装置の製造方法。
- 基板にアモルファスシリコン層を形成するステップの前に、基板の上にバッファ層を形成するステップを更に含む請求項１〜請求項８のいずれか１項に記載の液晶ディスプレイ装置の製造方法。
- 基板、
前記基板の上に形成され、第一のグレインサイズを有する第一ポリシリコン層と、第二のグレインサイズを有する第二ポリシリコン層を含むパターン化したポリシリコン層、及び
前記第一ポリシリコン層を含む第一型薄膜トランジスタを複数含む液晶ディスプレイ装置。 - 第二ポリシリコン層を含む第二の薄膜トランジスタを複数含む請求項１０に記載の液晶ディスプレイ装置。
- 基板とパターン化したポリシリコン層の間に、バッファ層を更に含む請求項１０又は請求項１１に記載の液晶ディスプレイ装置。
- 基板を提供するステップ、
前記基板の上に第一領域と第二領域を含むアモルファスシリコン層を形成するステップ、
前記アモルファスシリコン層の前記第一領域の上に光反射層を形成するステップ、
光源で前記アモルファスシリコン層を照射するステップを含み、
前記アモルファスシリコン層を照射するステップで、前記第一領域の光反射層が第一領域に照射した光を一部反射することにより、アモルファスシリコン層の第一領域を第一ポリシリコン層に、アモルファスシリコン層の前記第二領域を第二ポリシリコン層に変換させ、
前記第二ポリシリコン層のグレインサイズを前記第一ポリシリコン層のグレインサイズより大きいポリシリコン層に変換させる、異なるグレインサイズの領域を有するポリシリコン層の形成方法。 - 光反射層は、少なくとも一つの誘電体層を含む請求項１に記載の異なるグレインサイズの領域を有するポリシリコン層の形成方法。
- 光源は、レーザー光である請求項１３又は請求項１４に記載の異なるグレインサイズの領域を有するポリシリコン層の形成方法。
- レーザー光は、エキシマレーザー、又は、グリーンレーザーを含む請求項１５に記載の異なるグレインサイズの領域を有するポリシリコン層の形成方法。
- 光反射層は、酸化物を含む請求項１３〜請求項１６のいずれか１項に記載の異なるグレインサイズの領域を有するポリシリコン層の形成方法。
- 光反射層は、窒化物を含む請求項１３〜請求項１７のいずれか１項に記載の異なるグレインサイズの領域を有するポリシリコン層の形成方法。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US10/788,059 US7184106B2 (en) | 2004-02-26 | 2004-02-26 | Dielectric reflector for amorphous silicon crystallization |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2005244230A true JP2005244230A (ja) | 2005-09-08 |
Family
ID=34861947
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2005046574A Pending JP2005244230A (ja) | 2004-02-26 | 2005-02-23 | 異なるポリシリコングレインサイズの領域を有するポリシリコン層の形成方法、液晶ディスプレイ装置及びその製造方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US7184106B2 (ja) |
| JP (1) | JP2005244230A (ja) |
| CN (1) | CN100351694C (ja) |
| TW (1) | TWI240909B (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100879041B1 (ko) * | 2006-09-15 | 2009-01-15 | 미쓰비시덴키 가부시키가이샤 | 표시 장치 및 그 제조 방법 |
| US8080450B2 (en) | 2007-04-18 | 2011-12-20 | Mitsubishi Electric Corporation | Method of manufacturing semiconductor thin film |
Families Citing this family (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7491559B2 (en) * | 2005-11-08 | 2009-02-17 | Au Optronics Corporation | Low-temperature polysilicon display and method for fabricating same |
| US20080042131A1 (en) * | 2006-08-15 | 2008-02-21 | Tpo Displays Corp. | System for displaying images including thin film transistor device and method for fabricating the same |
| TWI327447B (en) * | 2006-10-16 | 2010-07-11 | Chimei Innolux Corp | Method of fabricating a thin film transistor |
| KR101888089B1 (ko) * | 2011-09-29 | 2018-08-16 | 엘지디스플레이 주식회사 | 결정화방법 및 이를 이용한 박막 트랜지스터의 제조방법 |
| CN104037127A (zh) * | 2014-06-11 | 2014-09-10 | 京东方科技集团股份有限公司 | 一种多晶硅层及显示基板的制备方法、显示基板 |
| CN104600028B (zh) * | 2014-12-24 | 2017-09-01 | 深圳市华星光电技术有限公司 | 低温多晶硅tft基板的制作方法及其结构 |
| CN104599959A (zh) * | 2014-12-24 | 2015-05-06 | 深圳市华星光电技术有限公司 | 低温多晶硅tft基板的制作方法及其结构 |
| CN104779199B (zh) * | 2015-03-27 | 2019-01-22 | 深圳市华星光电技术有限公司 | 低温多晶硅tft基板结构及其制作方法 |
| CN105304500B (zh) * | 2015-10-26 | 2018-01-30 | 深圳市华星光电技术有限公司 | N型tft的制作方法 |
| CN105931965B (zh) * | 2016-04-28 | 2019-02-19 | 厦门天马微电子有限公司 | 一种半导体器件及其制造方法 |
| CN107039353B (zh) * | 2017-04-21 | 2020-12-01 | 京东方科技集团股份有限公司 | 一种阵列基板及其制备方法 |
| CN107134483A (zh) * | 2017-05-12 | 2017-09-05 | 京东方科技集团股份有限公司 | 薄膜晶体管及其制备方法、显示基板 |
| CN107275191B (zh) * | 2017-06-30 | 2019-08-27 | 京东方科技集团股份有限公司 | 一种薄膜晶体管及制备方法、阵列基板和显示面板 |
Family Cites Families (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4415383A (en) * | 1982-05-10 | 1983-11-15 | Northern Telecom Limited | Method of fabricating semiconductor devices using laser annealing |
| US5058997A (en) * | 1989-08-11 | 1991-10-22 | International Business Machines Corporation | Tft lcd with optical interference color filters |
| JPH06140321A (ja) * | 1992-10-23 | 1994-05-20 | Casio Comput Co Ltd | 半導体薄膜の結晶化方法 |
| SG46344A1 (en) * | 1992-11-16 | 1998-02-20 | Tokyo Electron Ltd | Method and apparatus for manufacturing a liquid crystal display substrate and apparatus and method for evaluating semiconductor crystals |
| JP3150840B2 (ja) | 1994-03-11 | 2001-03-26 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| KR100269312B1 (ko) * | 1997-10-14 | 2000-10-16 | 윤종용 | 실리콘막의결정화방법및이를이용한박막트랜지스터-액정표시장치(tft-lcd)의제조방법 |
| EP1069465A1 (en) * | 1998-03-31 | 2001-01-17 | Matsushita Electric Industrial Co., Ltd. | Tft array substrate for liquid crystal display and method of producing the same, and liquid crystal display and method of producing the same |
| TW445545B (en) * | 1999-03-10 | 2001-07-11 | Mitsubishi Electric Corp | Laser heat treatment method, laser heat treatment apparatus and semiconductor device |
| US6410368B1 (en) | 1999-10-26 | 2002-06-25 | Semiconductor Energy Laboratory Co., Ltd. | Method of manufacturing a semiconductor device with TFT |
| US6602765B2 (en) | 2000-06-12 | 2003-08-05 | Seiko Epson Corporation | Fabrication method of thin-film semiconductor device |
| US7078321B2 (en) * | 2000-06-19 | 2006-07-18 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method of manufacturing the same |
| JP2002006595A (ja) * | 2000-06-21 | 2002-01-09 | Hitachi Ltd | 電子写真装置 |
| US6507684B2 (en) * | 2000-06-28 | 2003-01-14 | The Charles Stark Draper Laboratory, Inc. | Optical microcavity resonator system |
| US6614054B1 (en) * | 2000-11-27 | 2003-09-02 | Lg.Philips Lcd Co., Ltd. | Polysilicon thin film transistor used in a liquid crystal display and the fabricating method |
-
2004
- 2004-02-26 US US10/788,059 patent/US7184106B2/en active Active
- 2004-12-16 TW TW093139118A patent/TWI240909B/zh active
-
2005
- 2005-01-06 CN CNB2005100041163A patent/CN100351694C/zh active Active
- 2005-02-23 JP JP2005046574A patent/JP2005244230A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100879041B1 (ko) * | 2006-09-15 | 2009-01-15 | 미쓰비시덴키 가부시키가이샤 | 표시 장치 및 그 제조 방법 |
| US8080450B2 (en) | 2007-04-18 | 2011-12-20 | Mitsubishi Electric Corporation | Method of manufacturing semiconductor thin film |
Also Published As
| Publication number | Publication date |
|---|---|
| CN1629708A (zh) | 2005-06-22 |
| TW200529163A (en) | 2005-09-01 |
| US7184106B2 (en) | 2007-02-27 |
| US20050190314A1 (en) | 2005-09-01 |
| CN100351694C (zh) | 2007-11-28 |
| TWI240909B (en) | 2005-10-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2005244230A (ja) | 異なるポリシリコングレインサイズの領域を有するポリシリコン層の形成方法、液晶ディスプレイ装置及びその製造方法 | |
| JP4376979B2 (ja) | 半導体装置の作製方法 | |
| US6677221B2 (en) | Semiconductor device and the fabricating method therefor | |
| CN102074502B (zh) | 制造阵列基板的方法 | |
| JP4377355B2 (ja) | 半導体素子の製造方法 | |
| JP2001085702A (ja) | トップゲート形ポリシリコン薄膜トランジスター製造方法 | |
| WO2010084725A1 (ja) | 半導体装置およびその製造方法ならびに表示装置 | |
| JP2008010860A (ja) | 薄膜トランジスタ及びその製造方法 | |
| US20070085090A1 (en) | Active matrix driving display device and method of manufacturing the same | |
| US10693011B2 (en) | Thin film transistor array substrate, method of manufacturing the same, and display device including thin film transistor substrate | |
| JP2010243741A (ja) | 薄膜トランジスタアレイ基板、及びその製造方法、並びに液晶表示装置 | |
| US20040051101A1 (en) | Thin film transistor device, method of manufacturing the same, and thin film transistor substrate and display having the same | |
| JP2010147368A (ja) | 表示装置、電子機器および表示装置の製造方法 | |
| TW200409364A (en) | Structure of thin film transistor array and driving circuits | |
| US20090087954A1 (en) | Method for fabricating pixel structure | |
| JP2010003874A (ja) | 薄膜トランジスタの製造方法 | |
| KR101157915B1 (ko) | 폴리실리콘 박막트랜지스터 및 이의 제조방법 및 이를사용한 폴리실리콘 박막트랜지스터기판 | |
| WO2019223195A1 (zh) | Tft阵列基板的制作方法及tft阵列基板 | |
| JP2006269665A (ja) | 薄膜トランジスタ回路とその製造方法 | |
| US9515103B2 (en) | LTPS TFT substrate structure and method of forming the same | |
| KR100840323B1 (ko) | 반사형 액정 표시 장치용 박막 트랜지스터 기판 및 그의제조 방법 | |
| JP2008153387A (ja) | 表示装置とその製造方法 | |
| JP2009224396A (ja) | 薄膜トランジスタ基板、およびその製造方法、並びに表示装置 | |
| JP2005259865A (ja) | 半導体装置、半導体装置の製造方法、電気光学装置 | |
| KR20140088635A (ko) | 어레이 기판 및 이의 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070326 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070405 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070705 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20070727 |