CN101800229B - 显示装置 - Google Patents

显示装置 Download PDF

Info

Publication number
CN101800229B
CN101800229B CN2010101257503A CN201010125750A CN101800229B CN 101800229 B CN101800229 B CN 101800229B CN 2010101257503 A CN2010101257503 A CN 2010101257503A CN 201010125750 A CN201010125750 A CN 201010125750A CN 101800229 B CN101800229 B CN 101800229B
Authority
CN
China
Prior art keywords
mentioned
film
semiconductor layer
interlayer dielectric
thin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN2010101257503A
Other languages
English (en)
Other versions
CN101800229A (zh
Inventor
丰田善章
松村三江子
若木政利
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Japan Display Inc
Panasonic Intellectual Property Corp of America
Original Assignee
Panasonic Liquid Crystal Display Co Ltd
Hitachi Displays Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Liquid Crystal Display Co Ltd, Hitachi Displays Ltd filed Critical Panasonic Liquid Crystal Display Co Ltd
Publication of CN101800229A publication Critical patent/CN101800229A/zh
Application granted granted Critical
Publication of CN101800229B publication Critical patent/CN101800229B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure

Abstract

本发明提供一种显示装置，在形成有显示部的基板上形成有多个薄膜晶体管，上述薄膜晶体管包括：栅电极；覆盖上述栅电极而形成的栅极绝缘膜；形成在上述栅极绝缘膜的上表面，且当俯视观察时在上述栅电极的形成区域内形成有开口的层间绝缘膜；隔着上述开口而配置在上述层间绝缘膜的上表面的一对高浓度半导体膜；跨上述层间绝缘膜的上述开口而形成，且当俯视观察时形成在上述栅电极的形成区域内，并且与上述一对高浓度半导体膜电连接的多晶半导体层；以及分别与上述一对高浓度半导体膜重叠且不与上述多晶半导体层重叠而形成的一对电极。能降低截止电流并且降低截止漏电流，不增加制造工时而实现电路的集成化。

Description

显示装置
技术领域
本发明涉及显示装置，尤其涉及在形成了显示部的基板上形成有多个薄膜晶体管的显示装置。 
背景技术
在显示装置的显示部呈矩阵状配置多个像素而形成，通常，这些像素利用所谓的有源矩阵方式来驱动。 
即，依次选择配置在行方向的由多个像素构成的像素组，与其选择的定时一致，通过与配置在列方向的各像素公共连接的漏极信号线来提供图像信号。在这种情况下，像素组各自的选择是利用通过公共连接的栅极信号线提供的扫描信号而使构成该像素组的各像素中形成的薄膜晶体管导通来进行的。 
另外，众所周知在这种显示装置的形成有显示部的基板上，该显示部的周边形成有用于向各漏极信号线提供图像信号的漏极驱动器和用于向各栅极信号线提供扫描信号的栅极驱动器，各驱动器具备与形成于像素内的上述薄膜晶体管并列形成的多数薄膜晶体管。 
作为这种情况下的薄膜晶体管，已知有所谓的底部栅极型的薄膜晶体管，在栅极绝缘膜的上表面形成具有开口的层间绝缘膜，覆盖该开口形成有多晶硅层(参照下述专利文献1、2)。在如此构成的薄膜晶体管的上述多晶硅层，形成在开口底面的部分作为沟道区域发挥作用，形成在上述开口的侧壁面的部分成为偏移(offset)区域，所以得到在漏极端电场缓和、使截止电流降低的效果。 
专利文献1中记载的薄膜晶体管的详细结构如下。即，在将栅电极形成于下层的栅极绝缘膜的上表面形成有层间绝缘膜，在该层间绝缘膜的、俯视观察时与上述栅电极重叠的区域的大致中央设置有开 口。在层间绝缘膜的上表面隔着上述开口形成有漏电极和源电极。该漏电极和源电极分别由依次层叠高浓度非晶硅层和金属层的层叠体构成。然后，覆盖层间绝缘膜的上述开口而形成有多晶硅层，其边部与上述漏电极和源电极各自的一部分重叠而形成。 
另外，专利文献2中记载的薄膜晶体管的详细结构如下。即，在将栅电极形成于下层的栅极绝缘膜的上表面形成有层间绝缘膜，在该层间绝缘膜的、俯视观察时与上述栅电极重叠的区域设置有开口。覆盖层间绝缘膜的上述开口并且在上述层间绝缘膜的上表面形成有具有形成为漏极区域和源极区域的部分的多晶硅层。漏极区域和源极区域通过向上述半导体层离子注入高浓度杂质而形成。源电极形成在栅极绝缘膜和层间绝缘膜之间，该源电极与上述多晶硅层的源极区域的连接是通过形成于层间绝缘膜的接触孔而进行的。 
现有技术文献： 
专利文献1：日本特开2004-193248号公报 
专利文献2：日本特开平11-186558号公报 
发明内容
但是，专利文献1中记载的薄膜晶体管的漏电极和源电极分别是与多晶硅层直接接触的结构，在该接触部发生所谓的截止漏电流增大这样的问题。 
另外，为了确保多晶硅层与高浓度非晶硅层的接触面积较大，需要在形成漏电极和源电极时增加它们的侧面蚀刻量。因此，必须将漏电极和源电极的布局宽度取得很大，这样会产生成为电路集成化的障碍的缺陷。 
专利文献2中记载的薄膜晶体管是为了形成高浓度的多晶硅层而需要注入杂质的结构，会产生制造工时增加的缺陷。 
本发明提供一种具有薄膜晶体管的显示装置，该薄膜晶体管能够实现降低截止电流并且降低截止漏电流，能够不增加制造工时而实现电路的集成化。 
本发明的结构例如为以下的结构： 
(1)本发明的显示装置是，在形成有显示部的基板上形成有多个薄膜晶体管，其特征在于， 
上述薄膜晶体管包括： 
栅电极； 
覆盖上述栅电极而形成的栅极绝缘膜； 
形成在上述栅极绝缘膜的上表面，且当俯视观察时在上述栅电极的形成区域内形成有开口的层间绝缘膜； 
隔着上述开口而配置在上述层间绝缘膜的上表面的一对高浓度半导体膜； 
跨上述层间绝缘膜的上述开口而形成，且当俯视观察时形成在上述栅电极的形成区域内，并且与上述一对高浓度半导体膜电连接的多晶半导体层；以及 
分别与上述一对高浓度半导体膜重叠且不与上述多晶半导体层重叠而形成的一对电极。 
(2)在(1)中，本发明的显示装置的特征在于， 
上述一对高浓度非晶态半导体层各自与上述多晶半导体层的电连接是通过在上述一对高浓度非晶态半导体层各自的一部分上重叠上述多晶半导体层而形成的。 
(3)在(2)中，本发明的显示装置的特征在于， 
上述一对高浓度非晶态半导体层的重叠有上述多晶半导体层的部分的膜厚比未重叠上述多晶半导体层的部分的膜厚大。 
(4)在(1)中，本发明的显示装置的特征在于， 
上述一对高浓度非晶态半导体层各自与上述多晶半导体层的电连接是通过上述一对高浓度非晶态半导体层各自的侧壁面与上述多晶半导体层的侧壁面抵接而形成的。 
(5)在(4)中，本发明的显示装置的特征在于， 
上述一对高浓度非晶态半导体层各自的膜厚比覆盖上述层间绝缘膜的上述开口而形成的上述多晶半导体层的厚度大。 
(6)在(1)中，本发明的显示装置的特征在于， 
上述薄膜晶体管的一对电极中的一方电极通过形成在上述层间绝缘膜和栅极绝缘膜上的通孔与上述栅电极电连接。 
(7)在(1)中，本发明的显示装置的特征在于， 
当俯视观察时，从上述多晶半导体层的沟道长度方向的各边露出有上述层间绝缘膜的上述开口。 
(8)本发明的显示装置是，在形成有显示部的基板上形成有多个薄膜晶体管，其特征在于， 
上述薄膜晶体管包括： 
栅电极； 
形成在上述栅电极上，且当俯视观察时在上述栅电极的形成区域内形成有开口的层间绝缘膜； 
跨上述层间绝缘膜的上述开口而形成，且当俯视观察时在上述栅电极的形成区域内依次层叠而形成的岛状的栅极绝缘膜和多晶半导体层；以及 
隔着上述开口而配置在上述层间绝缘膜的上表面的一对电极， 
其中，上述一对电极各自包括依次层叠有高浓度非晶态半导体层和金属膜的层叠体，并且上述一对电极各自的一部分与上述多晶半导体层重叠而形成。 
(9)在(8)中，本发明的显示装置的特征在于， 
上述薄膜晶体管的一对电极中的一方电极通过形成在上述层间绝缘膜上的通孔与上述栅电极电连接。 
(10)在(8)中，本发明的显示装置的特征在于， 
当俯视观察时，从依次层叠上述栅极绝缘膜和多晶半导体层的层叠体的沟道长度方向的各边露出有上述层间绝缘膜的上述开口。 
(11)本发明的显示装置是，在形成有显示部的基板上形成有多个薄膜晶体管，其特征在于， 
上述薄膜晶体管包括： 
栅电极； 
形成在上述栅电极上，且当俯视观察时在上述栅电极的形成区域内形成有开口的层间绝缘膜； 
跨上述层间绝缘膜的上述开口而形成，且当俯视观察时在上述栅电极的形成区域内依次层叠而形成的岛状的栅极绝缘膜、多晶半导体层和非晶态半导体层；以及 
隔着上述开口而配置在上述层间绝缘膜的上表面的一对电极， 
其中，上述一对电极分别由依次层叠有高浓度非晶态半导体层和金属膜的层叠体而构成，并且上述一对电极各自的一部分与上述非晶态半导体层重叠而形成。 
(12)在(11)中，本发明的显示装置的特征在于， 
上述薄膜晶体管的一对电极中的一方电极通过形成在上述层间绝缘膜上的通孔与上述栅电极电连接。 
(13)在(11)中，本发明的显示装置的特征在于， 
当俯视观察时，从依次层叠上述栅极绝缘膜、多晶半导体层和非晶态半导体层的层叠体的沟道长度方向的各边露出有上述层间绝缘膜的上述开口。 
(14)本发明的显示装置是，在形成有显示部的基板上形成有多个薄膜晶体管，其特征在于， 
上述薄膜晶体管包括： 
栅电极； 
形成在上述栅电极上，且当俯视观察时在上述栅电极的形成区域内形成有开口的层间绝缘膜； 
跨上述层间绝缘膜的上述开口而形成，且当俯视观察时在上述栅电极的形成区域内依次层叠而形成的岛状的栅极绝缘膜、多晶半导体层和无机绝缘膜；以及 
隔着上述开口而配置在上述层间绝缘膜的上表面的一对电极， 
其中，当俯视观察时，上述栅极绝缘膜和多晶半导体层从上述无机绝缘膜露出而形成， 
上述一对电极分别由依次层叠高浓度非晶态半导体层和金属膜 的层叠体构成，并且，它们的相对的端部与上述多晶半导体层重叠，且还与上述无机绝缘膜重叠。 
(15)在(14)中，本发明的显示装置的特征在于， 
上述薄膜晶体管的一对电极中的一方电极通过形成在上述层间绝缘膜上的通孔与上述栅电极电连接。 
(16)在(14)中，本发明的显示装置的特征在于， 
当俯视观察时，从依次层叠上述栅极绝缘膜、多晶半导体层和无机绝缘膜的层叠体的沟道长度方向的各边露出有上述层间绝缘膜的上述开口。 
(17)本发明的显示装置是，在形成有显示部的基板上形成有多个薄膜晶体管，其特征在于， 
上述薄膜晶体管包括： 
栅电极； 
形成在上述栅电极上，且当俯视观察时在上述栅电极的形成区域内形成有开口的层间绝缘膜； 
覆盖上述层间绝缘膜而形成的栅极绝缘膜； 
跨上述层间绝缘膜的上述开口而形成，且当俯视观察时在上述栅电极的形成区域内依次层叠而形成的岛状的半导体层和高浓度半导体层；以及 
隔着上述开口而配置在上述层间绝缘膜的上表面的一对电极， 
其中，上述一对电极各自的一部分与上述高浓度半导体层重叠而形成。 
(18)在(17)中，本发明的显示装置的特征在于， 
在上述薄膜晶体管中，上述栅极绝缘膜在上述栅电极的形成区域内被加工成岛状，上述一对电极中的一方电极通过形成在上述层间绝缘膜上的通孔与上述栅电极电连接。 
(19)在(17)中，本发明的显示装置的特征在于， 
当俯视观察时，从上述半导体层的沟道长度方向的各边露出有上述层间绝缘膜的上述开口。 
(20)在(17)中，本发明的显示装置的特征在于， 
上述一对电极中的至少一方还形成在上述开口的内侧，上述岛状的半导体层的侧面部与上述一对电极在上述层间绝缘膜的上表面相接触。 
此外，上述结构仅为一例，本发明在不超出技术思想的范围内可适当变更。而且，上述结构以外的本发明的结构例根据本申请整个说明书的记载或者附图来明确。 
根据上述显示装置，能够得到具备能够实现降低截止电流并且降低截止漏电流、能够不增加制造工时而实现电路的集成化的薄膜晶体管的显示装置。 
本发明的其他效果根据整个说明书的记载来明确。 
附图说明
图1A是表示本发明显示装置的实施例1的主要部分结构图，并示出了薄膜晶体管。 
图1B是表示本发明显示装置的实施例1的主要部分结构图，并示出了薄膜晶体管。 
图2是表示本发明显示装置的实施例1的显示部的等效电路图。 
图3是表示本发明显示装置的实施例1的像素的俯视图。 
图4是表示本发明显示装置的实施例1的自举电路的俯视图。 
图5A是表示本发明显示装置的制造方法的实施例1的工序图，与图6、图7一起示出了一连串的工序。 
图5B是表示本发明显示装置的制造方法的实施例1的工序图，与图6、图7一起示出了一连串的工序。 
图5C是表示本发明显示装置的制造方法的实施例1的工序图，与图6、图7一起示出了一连串的工序。 
图6A是表示本发明显示装置的制造方法的实施例1的工序图，与图5、图7一起示出了一连串的工序。 
图6B是表示本发明显示装置的制造方法的实施例1的工序图， 与图5、图7一起示出了一连串的工序。 
图6C是表示本发明显示装置的制造方法的实施例1的工序图，与图5、图7一起示出了一连串的工序。 
图7A是表示本发明显示装置的制造方法的实施例1的工序图，与图5、图6一起示出了一连串的工序。 
图7B是表示本发明显示装置的制造方法的实施例1的工序图，与图5、图6一起示出了一连串的工序。 
图8是表示本发明显示装置的实施例2的主要部分结构图，并示出了薄膜晶体管。 
图9A是表示本发明显示装置的制造方法的实施例2的工序图。 
图9B是表示本发明显示装置的制造方法的实施例2的工序图。 
图9C是表示本发明显示装置的制造方法的实施例2的工序图。 
图9D是表示本发明显示装置的制造方法的实施例2的工序图。 
图10是表示本发明显示装置的实施例3的主要部分结构图，并示出了薄膜晶体管。 
图11是表示本发明显示装置的实施例3的像素的俯视图。 
图12是表示本发明显示装置的实施例3的自举电路的俯视图。 
图13A是表示本发明显示装置的制造方法的实施例3的工序图。 
图13B是表示本发明显示装置的制造方法的实施例3的工序图。 
图13C是表示本发明显示装置的制造方法的实施例3的工序图。 
图13D是表示本发明显示装置的制造方法的实施例3的工序图。 
图14是表示本发明显示装置的实施例4的主要部分结构图，并示出了薄膜晶体管。 
图15是表示本发明显示装置的实施例5的主要部分结构图，并示出了薄膜晶体管。 
图16是表示具有应用了本发明的液晶显示板的液晶显示装置的一实施例的分解立体图。 
图17是表示取液晶显示板的形成有薄膜晶体管处的截面的图。 
图18是表示有机EL显示装置的显示区域的等效电路的图。 
图19是表示形成在有机EL显示装置的基板上的像素的一实施例的结构的俯视图。 
图20是表示形成在有机EL显示装置的基板上的像素的另一实施例的结构的俯视图。 
图21是表示具备应用了本发明的有机EL显示板的有机EL显示装置的一实施例的分解立体图。 
图22是表示取有机EL显示板的形成有薄膜晶体管处的截面的图。 
图23是表示本发明显示装置的实施例8的像素的俯视图。 
图24是表示本发明显示装置的实施例8的自举电路的俯视图。 
图25A是表示本发明显示装置的实施例8的薄膜晶体管的截面的图。 
图25B是表示本发明显示装置的实施例8的薄膜晶体管的截面的图。 
图25C是表示本发明显示装置的实施例8的薄膜晶体管的截面的图。 
图26A是表示本发明显示装置的实施例8的制造方法的工序图。 
图26B是表示本发明显示装置的实施例8的制造方法的工序图。 
图26C是表示本发明显示装置的实施例8的制造方法的工序图。 
图26D是表示本发明显示装置的实施例8的制造方法的工序图。 
图27A是表示本发明显示装置的实施例9的薄膜晶体管的截面的图。 
图27B是表示本发明显示装置的实施例9的薄膜晶体管的截面的图。 
图27C是表示本发明显示装置的实施例9的薄膜晶体管的截面的图。 
图28A是表示本发明显示装置的实施例9的制造方法的工序图。 
图28B是表示本发明显示装置的实施例9的制造方法的工序图。 
图28C是表示本发明显示装置的实施例9的制造方法的工序图。 
图28D是表示本发明显示装置的实施例9的制造方法的工序图。 
图29A是表示本发明显示装置的实施例10的薄膜晶体管的截面的图。 
图29B是表示本发明显示装置的实施例10的薄膜晶体管的截面的图。 
图29C是表示本发明显示装置的实施例10的薄膜晶体管的截面的图。 
标号说明
SUB1、SUB2、SUB......基板 
GT、GT’......栅电极 
GI......绝缘膜(栅极绝缘膜) 
IN......层间绝缘膜 
OP......开口 
PS......多晶半导体层 
OFS......偏移区域 
HAS......高浓度非晶态半导体层 
HPS......高浓度多晶半导体层 
DT......漏电极 
ST......源电极 
CH1、CH2......接触孔 
DDR......漏极驱动器 
GDR......栅极驱动器 
TFT、TFTp、TFTc......薄膜晶体管 
DL......漏极信号线 
GL......栅极信号线 
C L......公共信号线 
PX......像素电极 
PMK1、PMK1’、PMK2......光掩膜 
MTL......金属层 
INR......无机绝缘膜 
PNL......液晶显示板 
BLU......背光源单元 
UVS......上框 
DVS......下框 
LC......液晶 
PAS......保护膜 
OC1、OC2、OC......平坦化膜 
ORI1、ORI2......平坦化膜 
BM......黑矩阵 
FIL......滤色器 
POL1、POL2......偏振片 
PWL......功率供给线 
110a......开关元件 
111......辅助电容 
110b......电流控制元件 
112......有机EI元件 
PNL’......有机EL显示板 
具体实施方式
参照附图说明本发明的实施例。此外，在各图和各实施例中，对相同或类似的构成要素标记相同的标号，省略其说明。 
<实施例1> 
以本发明显示装置的实施例1中的液晶显示装置为例进行说明。 
(等效电路) 
图2是表示本发明的液晶显示装置的等效电路的图。图2示出了在夹着液晶相对配置的一对基板中的一方基板的液晶侧的面上形成的电路。图2是等效电路，但与实际的液晶显示装置的电路在几何学 上大致相同。 
在图2中，具有在图中x方向延伸且在y方向并列设置的栅极信号线GL和在图中y方向延伸且在x方向并列设置的漏极信号线DL。每条栅极信号线GL的例如图中左端侧与栅极驱动器GDR连接，由该栅极驱动器GDR向各栅极信号线GL提供扫描信号。每条漏极信号线DL的例如图中上端侧与漏极驱动器DDR连接，由该漏极驱动器DDR向各漏极信号线DL提供图像信号。 
被相邻的一对栅极信号线GL和相邻的一对漏极信号线DL所包围的区域成为像素区域(图中虚线框A内的区域)，该区域具有通过来自栅极信号线GL的扫描信号而导通的薄膜晶体管TFT(图中用标号TFTp来表示)、通过导通的薄膜晶体管TFTp而被提供来自漏极信号线DL的图像信号的像素电极PX、以及形成在该像素电极PX和公共信号线CL之间的电容C。公共信号线CL在相邻的栅极信号线GL之间与该栅极信号线GL平行而形成。电容C是为了使提供给像素电极PX的图像信号较长地蓄积而设置的。使像素电极PX与隔着液晶LC相对配置的另一方基板侧上形成的对置电极(未图示)之间产生电场，利用该电场使该像素区域的液晶LC分子变动。具有这种像素的液晶显示装置被称为例如纵向电场方式，但本发明也能够应用于被称为例如横向电场方式的显示装置。 
在此，栅极驱动器GDR由例如自举电路形成，该自举电路由多个薄膜晶体管TFT(图中用标号TFTc来表示)形成。该薄膜晶体管TFTc与各像素内形成的薄膜晶体管TFTp形成在同一基板上，该薄膜晶体管TFTc形成时，与上述薄膜晶体管TFTp并列形成。 
(像素的结构) 
图3是表示上述像素区域(图2中虚线框A内的区域)的结构的俯视图。另外，图1A示出了图3的IA-IA线的剖视图。 
在图3中，首先，具备基板SUB1(参照图1A)，在该基板SUB1的表面形成栅极信号线GL，在该栅极信号线GL的一部分上将由突起部构成的栅电极GT一体化形成。另外，在基板SUB1的表面靠近 栅极信号线GL并与该栅极信号线平行而形成有公共信号线CL。 
在基板SUB1的上表面，覆盖栅极信号线GL(栅电极GT)和公共信号线CL形成有绝缘膜GI(参照图1A)。该绝缘膜GI在薄膜晶体管TFTp的形成区域作为栅极绝缘膜发挥作用。 
在绝缘膜GI的上表面形成有层间绝缘膜IN(参照图1A)。该层间绝缘膜IN在上述栅极线GL和后述的漏极线DL的交叉部具有实现绝缘的功能。另外，该层间绝缘膜IN在俯视观察时，在上述栅电极GT的形成区域内形成有使绝缘膜GI的表面露出来的开口OP。该开口OP成为在其侧壁面形成了锥形的形状。 
在层间绝缘膜IN的上表面(除去开口OP的侧壁面的上表面)形成有隔着上述开口OP而配置的一对高浓度非晶态半导体层HAS。这些高浓度非晶态半导体层HAS是向非晶硅等高浓度地掺杂了例如n型的杂质后的半导体层。这些高浓度非晶态半导体层HAS分别被配置在形成后述的漏电极DT和源电极ST的一侧。漏电极DT和源电极ST根据偏压的施加状态而替换，在该说明书中，为了方便，将图中左侧所示的电极作为漏电极、右侧所示的电极作为源电极来进行说明。上述高浓度非晶态半导体层HAS作为漏电极DT和源电极ST各自与后述的多晶半导体层PS连接时的接触层而发挥作用。 
在层间绝缘膜IN上跨上述开口OP且例如覆盖上述开口OP形成由例如多晶硅构成的岛状的多晶半导体层PS，该多晶半导体层PS在其边部与上述一对高浓度非晶态半导体层HAS各自的一部分重叠而形成，从而分别与上述一对高浓度非晶态半导体层HAS电连接。这样形成的多晶半导体层PS作为薄膜晶体管TFTp的半导体层发挥作用。在这种情况下，多晶半导体层PS的形成在层间绝缘膜IN的开口OP的侧壁面的部分作为偏移区域OFS而形成，能够在漏极端实现电场缓和，获得使截止电流降低的效果。另外，在俯视观察时，上述多晶半导体层PS在上述栅电极GT的形成区域内不露出而形成。这样形成是为了用上述栅电极GT遮住来自配置在基板SUB1的背面的背光源的光，避免通过光的照射而在多晶半导体层PS上产生的漏电流。 
然后，在层间绝缘膜IN的上表面，形成有与漏极线DL连接的漏电极DT和隔着上述多晶半导体层PS与该漏电极DT相对配置的源电极ST。漏电极DT和源电极ST分别形成为与上述一对高浓度非晶态半导体层HAS各自重叠且不与上述多晶半导体层PS重叠。因此，形成能够避免在漏电极DT和源电极ST与多晶半导体层PS直接接触的接触部产生的截止漏电流增大的结构。 
如图3所示，源电极ST与公共信号线CL重叠而延伸，其端部与后述的像素电极PX电连接。在源电极ST和公共信号线CL的重叠部形成有电容C。 
在基板SUB1的上表面覆盖漏极信号线DL、漏电极DT、源电极ST而形成保护膜(未图示)，在该保护膜的上表面形成有由ITO(Indium Tin Oxide)等透明导电膜构成的像素电极PX。像素电极PX通过在保护膜上预先形成的接触孔CH1与薄膜晶体管TFTp的源电极ST连接。 
这样构成的薄膜晶体管TFTp中，覆盖形成在层间绝缘膜IN的开口OP而形成的多晶半导体层PS中的形成于上述开口QP的侧壁面的部分成为偏移区域，所以能够进行漏极端的电场缓和，能够降低截止电流。 
另外，这样构成的薄膜晶体管TFTp中，多晶半导体层PS与漏电极DT的连接、以及多晶半导体层PS与源电极ST的连接是分别通过高浓度非晶态半导体层HAS进行的，避免了多晶半导体层PS与漏电极DT及源电极ST的直接接触，所以能够使截止漏电流降低，能够实现液晶显示装置的高对比度。 
另外，这样构成的薄膜晶体管TFTp中，在栅电极GT与漏电极DT之间、栅电极GT与源电极ST之间形成有膜厚较大的层间绝缘膜，所以能够降低在栅极线GL与漏极线DL的交叉部的寄生电容。 
进而，这样构成的薄膜晶体管TFT，能够使多晶半导体层PS的俯视观察时的面积较小地构成，能够使其容易配置在栅电极GT的区域内。由此，能够利用上述栅电极GT来遮住通过基板SUB1照射的 来自背光源的光，能够避免照射到多晶半导体层PS。因此，能够实现光漏电流的降低。 
(栅极驱动器GDR的一部分结构) 
图4是表示构成上述栅极驱动器GDR的一部分的自举电路的俯视图。图4与图2所示的自举电路(等效电路)在几何学上对应而示出。图1A示出了图4的IA-IA线的剖视图，图1B示出了图4的IB-IB线的剖视图。 
在图4中，薄膜晶体管TFTc形成3个(在图中分别用标号TFTc(1)、TFTc(2)、TFTc(3)来表示)。这些薄膜晶体管TFTc(1)、TFTc(2)、TFTc(3)是在像素内的上述薄膜晶体管TFTp形成时与上述薄膜晶体管TFTp并列形成的。由此，如图1A所示，薄膜晶体管TFTc(1)、TFTc(2)、TFTc(3)都构成为底部栅极型，其多晶半导体层PS覆盖形成于预先形成的绝缘膜GI上的开口OP而形成，经由高浓度非晶态半导体层HAS分别与漏电极DT和源电极ST连接。 
在此，薄膜晶体管TFTc(1)构成为具有二极管的功能，其漏电极DT与栅电极GT进行电连接。如图1B所示，在层间绝缘膜IN及其下层的绝缘膜GI上形成接触孔CH2，从该接触孔CH2露出栅电极GT’(使薄膜晶体管TFTc的栅电极GT延伸而形成的部分的电极)的一部分。然后，覆盖上述接触孔CH2而形成漏电极DT，从而与栅电极GT’进行电连接。 
形成在栅极驱动器GDR的薄膜晶体管TFTc分别是多晶半导体层PS在俯视观察时不从栅电极GT露出而形成的结构。这是为了利用栅电极GT来遮住来自配置在基板SUB1的背面的背光源的光，避免通过光的照射而在多晶半导体层PS上产生的漏电流。 
上述的薄膜晶体管TFTc是针对在栅极驱动器GDR内形成的薄膜晶体管进行了说明。但是，这样的薄膜晶体管的结构还能够应用于在漏极驱动器DDR内形成的薄膜晶体管。总之，能够应用于构成形成在显示部的周边的电路(周边电路)的薄膜晶体管。 
这样形成的薄膜晶体管TFTc(1)是在其栅电极GT’与漏电极DT 的连接部不经由其他导电层而直接连接的结构，所以能够将接触孔CH2的直径构成得很小，实现该薄膜晶体管TFTc(1)的集成化的提高。 
(制造方法) 
图5至图7是表示本发明的显示装置中具备的薄膜晶体管的制造方法的工序图，是与图1A、B对应的图。以下，按照工序顺序进行说明。 
工序1(图5A) 
准备由例如玻璃构成的基板SUB1，在该基板SUB1的表面形成由例如铝构成的金属膜(膜厚约为150nm)，利用基于光刻技术的选择蚀刻来形成栅电极GT、GT’。 
工序2(图5B) 
在基板SUB1的表面覆盖栅电极GT、GT’而依次形成由例如氧化硅膜(膜厚约为100nm)构成的栅极绝缘膜GI、由例如氮化硅膜(膜厚约为500nm)构成的层间绝缘膜IN、以及由例如高浓度非晶硅膜(100nm)构成的高浓度非晶态半导体层HAS。栅极绝缘膜GI、层间绝缘膜IN、以及高浓度非晶态半导体层HAS是使用例如CVD(Chemical Vapor Deposition：化学气相沉积)法连续成膜的。 
工序3(图5C) 
在高浓度非晶态半导体层HAS的上表面形成光致抗蚀剂膜，使用基于所谓的半色调曝光的光刻技术，形成具有两种膜厚的光掩膜PMK1。在俯视观察时，在该光掩膜PMK1的相当于薄膜晶体管TFT的沟道区域的位置、和薄膜晶体管TFT的栅电极GT与漏电极DT连接的位置形成开口，形成为在相当于薄膜晶体管TFT的沟道区域的位置的周围膜厚较厚，在其以外的部分膜厚较薄。 
工序4(图6A) 
利用干刻蚀除去从光掩膜PMK1露出的高浓度非晶态半导体层HAS。接着，利用湿法刻蚀除去从高浓度非晶态半导体层HAS露出的层间绝缘膜IN。层间绝缘膜IN的利用上述湿法刻蚀形成的开口形 成为在其侧壁面具有锥形。在该湿法刻蚀中，该层间绝缘膜IN的下层的栅极绝缘膜GI没除去多少。这是因为构成栅极绝缘膜GI的氧化硅膜和构成层间绝缘膜IN的氮化硅膜各自的蚀刻速率不同。 
工序5(图6B) 
通过对上述光掩膜PMK1进行半灰化(half ashing)，在俯视观察时，仅使薄膜晶体管TFT的沟道区域的周围的位置的光致抗蚀剂膜残留。该残留的光致抗蚀剂膜(以下，称为光掩膜PMK1’)相当于在上述工序3中形成的光掩膜PMK1中的膜厚形成得厚的部分。接着，利用例如干刻蚀法除去从光掩膜PMK1’露出的高浓度非晶态半导体层HAS，使光掩膜PMK1’下的高浓度非晶态半导体层HAS残留。 
工序6(图6C) 
在除去上述光掩膜PMK1’之后，利用例如CVD法形成由非晶硅膜(膜厚约为50nm)构成的非晶态半导体膜。接着，通过对该非晶态半导体膜进行激光退火而使其结晶，形成由多晶硅膜构成的多晶半导体层PS。 
然后，在多晶半导体层PS的上表面形成光致抗蚀剂膜，利用光刻技术形成光掩膜PMK2。在俯视观察时，该光掩膜PMK2形成在相当于薄膜晶体管TFT的沟道区域的位置，成为一部分与形成于该位置的两侧的各高浓度非晶态半导体层HAS重叠的图案。 
接着，除去从光掩膜PMK2露出的多晶半导体层PS，使该光掩膜PMK2下的多晶半导体层PS残留。在这种情况下，多晶半导体层PS下的高浓度非晶态半导体层HAS的表面也被蚀刻少许。因此，优选的是，预先将工序2中形成的高浓度非晶态半导体层HAS的膜厚取为约50nm以上。 
工序7(图7A) 
在使光掩膜PMK2残留的状态下，在薄膜晶体管TFT的栅电极GT与源电极ST的连接部，利用干刻蚀除去从形成在层间绝缘膜IN上的孔露出的栅极绝缘膜GI。由此，形成使栅电极GT的一部分露出的接触孔CH2。 
工序8(图7B) 
除去光掩膜PMK2。然后，形成由例如铝构成的金属膜，对该金属膜进行基于光刻技术的选择蚀刻，形成漏电极DT和源电极ST。在俯视观察时，漏电极DT和源电极ST分别在薄膜晶体管TFT的沟道区域侧的端边与高浓度非晶态半导体层HAS重叠而形成，从而与多晶半导体层PS电连接。另外，漏电极DT通过接触孔CH2与薄膜晶体管TFT的栅电极GT’电连接。 
根据这样构成的薄膜晶体管TFT的制造方法，在形成成为栅电极GT和源电极ST的连接部的接触孔CH2时，兼用了将多晶半导体层PS图案化时的光掩膜，所以能够避免光刻工序的增多。 
另外，根据这样构成的薄膜晶体管TFT的制造方法，接触孔CH2中的栅电极GT和漏电极DT的电连接不经由例如透明导电膜等的其他导电膜而是直接进行连接的，所以得到能够使接触孔的俯视观察时的面积较小地构成的效果。由此，能够减小周边电路的面积，能够达到液晶显示装置的所谓的窄框化。进而，不需要增大漏电极DT和源电极ST的侧面蚀刻量，所以能够减小周边电路的面积，能够达到液晶显示装置的所谓的窄框化。 
<实施例2> 
图8是表示本发明显示装置中具备的薄膜晶体管TFT的实施例2的结构图，是与图1对应的图。 
在图8中，与图1的情况相比，不同的结构是：作为接触层发挥作用的层是高浓度多晶半导体层HPS，并且多晶半导体层PS与高浓度多晶半导体层HPS的电连接是通过多晶半导体层PS的侧壁面与高浓度多晶半导体层HPS的侧壁面相互抵接而进行的。然后，在这样的结构中，根据其制造方法的特异性，高浓度多晶半导体层HPS的膜厚构成为比跨层间绝缘膜IN的开口OP上形成的多晶半导体层PS的厚度大。 
图9表示图8所示的薄膜晶体管TFT的制造方法的实施例。以下，按照工序顺序进行说明。 
工序1(图9A) 
该工序表示在实施例1所示的制造方法中至图6B为止的工序。但是，在该实施例2中，图6B中形成的高浓度非晶态半导体层HAS的膜厚形成得较薄(膜厚约为25nm)。由此，在该工序表示的图9A中，高浓度非晶态半导体层HAS的膜厚被描绘成比图6B所示的高浓度非晶态半导体层HAS的膜厚薄。 
工序2(图9B) 
除去图9A所示的光掩膜PMK1’。接着，使用例如CVD法形成由非晶硅膜(膜厚约为50nm)构成的非晶态半导体膜AS。然后，通过对该非晶态半导体膜AS进行例如激光退火而使其结晶，形成由多晶硅膜构成的多晶半导体层PS。在这种情况下，通过增强激光功率，杂质从上述高浓度非晶态半导体层HAS向与上述高浓度非晶态半导体层HAS重叠形成的多晶半导体层PS进行扩散，形成由高浓度多晶硅膜构成的高浓度多晶半导体层HPS。 
工序3(图9C) 
利用基于光刻技术的选择蚀刻法，使如上述那样形成的多晶半导体层PS中的、形成在层间绝缘膜IN的沟内的多晶半导体层PS、和形成在该多晶半导体层PS的外侧的高浓度多晶半导体层HPS残留，并除去该高浓度多晶半导体层HPS的外侧的多晶半导体层PS。 
工序4(图9D) 
形成由例如铝构成的金属膜，对该金属膜进行基于光刻技术的选择蚀刻，从而形成漏电极DT和源电极ST。在俯视观察时，漏电极DT和源电极ST分别在薄膜晶体管TFT的沟道区域侧的端边与高浓度非晶态半导体层HAS重叠形成，从而与多晶半导体层PS电连接。另外，漏电极DT通过接触孔CH2与薄膜晶体管TFT的栅电极GT电连接。 
根据这样构成的制造方法，在非晶态半导体膜AS结晶化的上述工序2中，能够不使高浓度非晶态半导体层HAS的膜厚变厚而形成与沟道部的多晶半导体层PS接触的接触部的高浓度多晶半导体层 HPS。由此，能够降低该高浓度非晶态半导体层HAS成膜时的气体使用量，获得CVD的生产率提高的效果。 
另外，根据这样构成的薄膜晶体管TFT的制造方法，能够将多晶半导体层PS的布局图案和漏电极DT及源电极ST的布局图案重叠，能够减小薄膜晶体管TFT的面积。由此，获得像素的开口率提高或者能够减小周边电路的面积的效果。 
<实施例3> 
图10表示本发明显示装置中具备的薄膜晶体管TFT的实施例3的剖视图，是与图1对应的图。 
该情况下的像素结构在图11中与图3对应示出，自举电路的结构在图12中与图4对应示出。 
在图10中，与图1的情况相比，不同的结构是：首先，层间绝缘膜IN形成在栅电极GT、GT’的上层，在该层间绝缘膜IN上使栅电极GT、GT’各自的一部分露出而形成了开口。然后，依次层叠岛状的绝缘膜GI和多晶半导体层PS而成的层叠体是覆盖形成在上述层间绝缘膜IN的开口中的使栅电极GT露出的一侧的开口而形成的。在这种情况下，上述多晶半导体层PS在上述开口的底部构成沟道区域，在上述开口的侧壁面构成偏移区域OFS。另外，漏电极DT和源电极ST分别由依次层叠用例如高浓度非晶硅构成的高浓度非晶态半导体层HAS和用例如铝构成的金属膜MTL形成相同图案的层叠体构成。由此，图11所示的薄膜晶体管TFTp和图12所示的薄膜晶体管TFTc分别被描绘成不从漏电极DT和源电极ST露出而形成作为上述接触层的高浓度非晶态半导体层HAS。漏电极DT形成为与从上述层间绝缘膜IN的开口露出而形成的绝缘膜GI及多晶半导体层PS的一部分重叠，源电极ST形成为与从上述层间绝缘膜IN的开口露出而形成的绝缘膜GI及多晶半导体层PS的一部分重叠。由此，漏电极DT与多晶半导体层PS的电连接、以及源电极DT与多晶半导体层PS的电连接分别通过作为接触层的高浓度非晶态半导体层HAS而进行。 
另外，形成在上述层间绝缘膜IN的开口中的使栅电极GT’露出的一侧的开口构成为通孔CH2，在该通孔CH2中上述源电极ST和上述栅电极GT’电连接。 
(制造方法) 
图13A至图13D是表示图10所示的薄膜晶体管的制造方法的一实施例的工序图。以下，按照工序顺序进行说明。 
工序1(图13A) 
准备由例如玻璃构成的基板SUB1，在该基板SUB1的表面形成由例如铝构成的金属膜(膜厚约为150nm)，利用基于光刻技术的选择蚀刻形成栅电极GT、GT’。 
工序2(图13B) 
在基板SUB1的表面覆盖栅电极GT、GT’形成由例如氧化硅膜(膜厚约为500nm)构成的层间绝缘膜IN。接着，在层间绝缘膜IN上，在相当于薄膜晶体管TFT的沟道区域的部分和相当于薄膜晶体管TFT的栅电极GT’与源电极ST的连接部的部分上形成开口。后者的开口成为接触孔CH2。 
工序3(图13C) 
在层间绝缘膜IN的表面跨上述开口使用例如CVD法依次形成由氧化硅膜(100nm)构成的栅极绝缘膜GI和由非晶硅膜(100nm)构成的非晶态半导体膜AS。然后，利用例如激光退火法对非晶态半导体膜AS进行结晶化，形成多晶半导体层PS。 
然后，使用基于光刻技术的选择蚀刻法，使上述多晶半导体层PS及其下层的栅极绝缘膜GI残留在薄膜晶体管形成区域，并加工成岛状。该情况下的蚀刻最好是采用例如干刻蚀。另外，依次层叠岛状的栅极绝缘膜GI和多晶半导体层PS而成的层叠膜覆盖形成在层间绝缘膜IN上的开口，并且其边部形成到层间绝缘膜IN的上表面。 
工序4(图13D) 
形成依次层叠由高浓度非晶硅(膜厚约为25nm)构成的高浓度非晶态半导体层HAS和由例如铝(膜厚约为500nm)构成的金属膜MTL的层叠膜，对该层叠膜进行基于光刻技术的选择蚀刻，形成漏 电极DT和源电极ST。由此，漏电极DT和源电极ST都由依次层叠高浓度非晶态半导体层HAS和金属膜MTL形成相同图案的层叠膜构成。漏电极DT和源电极ST各自的一部分与多晶半导体层PS的形成在层间绝缘膜IN的上表面的部分(多晶半导体层PS的边部)重叠而形成在层间绝缘膜IN之上。另外，源电极ST通过接触孔CH2与薄膜晶体管TFT的栅电极GT电连接。 
在利用蚀刻形成漏电极DT和源电极ST时，多晶半导体层PS的表面也被蚀刻少许，所以在图13C所示的工序中，需要预先使多晶半导体层PS的膜厚形成得较厚(100nm以上)。 
根据这样构成的制造方法，层间绝缘膜IN和栅极绝缘膜G1层叠形成。在该情况下，通过对层间绝缘膜IN使用与栅极绝缘膜GI相同的氧化硅膜，能够使栅电极GT和漏电极DT的重叠部分的寄生电容降低。这是因为氧化硅膜的相对介电常数比氮化硅膜小。 
<实施例4> 
图14示出了本发明显示装置中具备的薄膜晶体管TFT的实施例4的剖视图。 
图14是与图10对应描绘的图。在图14中，与图10相比，不同的结构是：在多晶半导体层PS的表面层叠由非晶硅膜构成的非晶态半导体膜AS，漏电极DT和源电极ST的一部分重叠在该非晶态半导体膜AS上。 
如此构成的薄膜晶体管TFT形成如下的结构：仅使利用蚀刻形成漏电极DT和源电极ST时的、从该漏电极DT和源电极ST露出的半导体层的表面蚀刻在上述非晶态半导体膜AS上发生，能够避免对在其下层作为沟道层发挥作用的多晶半导体层PS进行的蚀刻损伤。 
<实施例5> 
图15示出了本发明显示装置中具备的薄膜晶体管TFT的实施例5的剖视图。 
图15是与图10对应描绘的图。在图15中，与图10相比，不同的结构是：在多晶半导体层PS的表面层叠有由例如氧化硅膜(膜厚 约为100nm)构成的无机绝缘膜INR。该无机绝缘膜INR形成为在形成漏电极DT和源电极ST的区域，从该无机绝缘膜INR充分露出绝缘膜GI和多晶半导体层PS。然后，漏电极DT和源电极ST构成为与上述多晶半导体层PS重叠并且还与该氧化硅膜重叠。 
这样构成的薄膜晶体管TFT中，上述无机绝缘膜INR具有在利用蚀刻形成漏电极DT和源电极ST时的作为该蚀刻的抑制器的功能。由此，形成能够避免对在该无机绝缘膜INR的下层作为沟道层发挥作用的多晶半导体层PS造成的蚀刻损伤的结构。 
<实施例6> 
图16是表示具有应用了本发明的液晶显示板PNL的液晶显示装置的一实施例的分解立体图。液晶显示装置是利用上框UVS和下框DVS将相互相对配置的液晶显示板PNL和背光源单元BLU模块化而构成的。 
图17示出了取液晶显示板PNL的在形成有薄膜晶体管TFTp之处的截面的剖视图。在图17中，夹着液晶LC而相对配置有基板SUB1和基板SUB2。在基板SUB1的液晶LC侧的面上，形成例如图1所示的结构的薄膜晶体管TFTp，隔着保护绝缘膜PAS和平坦化膜OC1形成有由透明电极构成的像素电极PX。进而，覆盖该像素电极PX配置有取向膜ORI1。另外，在基板SUB1的与液晶LC相反侧的面上形成有偏振片POL1。在基板SUB2的液晶LC侧的面上形成有黑矩阵(遮光膜)BM和滤色器FIL，隔着平坦化膜OC2形成有对置电极CT。进而，覆盖该对置电极CT形成有取向膜ORI2。另外，在基板SUB2的与液晶LC相反侧的面上形成有偏振片POL2。 
在图17中，薄膜晶体管TFTp表示图1所示的结构的晶体管，但也可以是其他实施例所示的薄膜晶体管TFTp。 
<实施例7> 
上述的实施例是分别以液晶显示装置为例而列举的。但是，本发明不限于液晶显示装置，也能够应用于例如有机EL显示装置。 
图18是表示有机EL显示装置的显示区域的等效电路的图。在图 18中，在图中x方向延伸的栅极信号线GL被并列设置在图中y方向上。这些栅极信号线GL在其一端侧与栅极驱动器GDR连接，并依次被提供扫描信号。另外，在图中y方向延伸的功率供给线PWL被并列设置在图中x方向上。并且，在图中y方向延伸的漏极信号线DL被并列设置在图中x方向上。这些漏极线DL在其一端侧与漏极驱动器DDR连接，并被提供图像信号。 
将图中用虚线框B包围的区域作为像素的区域，显示区域由呈矩阵状配置的多个像素的集合体构成。在像素区域中形成有开关元件110a、辅助电容111、电流控制元件110b、以及有机EL元件112。通过来自栅极信号线GL的扫描信号的供给使开关元件110a导通，在辅助电容111蓄积电荷，该电荷控制流过电流控制元件110b的电流。然后，该电流流过功率供给线PWL、有机EL元件112、电流控制元件110b，以与该电流的值对应的亮度而使有机EL元件112发光。 
图19是表示形成在基板上的上述像素的结构的俯视图。图18所示的开关元件110a、电流控制元件110b分别由薄膜晶体管形成，其结构与形成在液晶显示装置的像素(参照图3)的薄膜晶体管TFTp相同。 
另外，虽然未图示，但在形成于栅极驱动器GDR内的薄膜晶体管中，也形成与在上述各实施例中示出的薄膜晶体管TFTc相同的结构。 
在图19中，省略示出了有机EL元件112，但在与电流控制元件110b连接的电极(阳极)的表面层叠有机EL层和电极(阴极)。在这种情况下，上述各电极中的至少一方是由透明导电膜形成的。其用于使来自有机EL层的光通过上述透明导电膜而照射。 
另外，图20是表示上述像素的结构的其他实施例的图，与图19的情况相比，不同的结构是薄膜晶体管TFT，是与图11所示的薄膜晶体管TFT相同的结构。 
图21是表示应用了本发明的具有有机EL显示板PNL’的有机EL显示装置的一实施例的分解立体图。有机EL显示装置构成为利用上 框UVS和下框DVS将有机EL显示板PNL’模块化。有机EL显示板PNL’能够利用有机EL元件的发光来进行图像显示，所以不是像液晶显示装置那样具备背光源的结构。 
图22示出了取有机EL显示板的形成有薄膜晶体管TFT处的截面的剖视图。在图22中，在基板SUB的主面形成例如图1中示出的结构的薄膜晶体管TFT，经由保护绝缘膜PAS和平坦化膜OC形成有与各像素公共连接的阳极AX。在阳极AX上形成有设置了开口OP的堤绝缘膜BNK，有机EL膜ELL覆盖上述开口OP并且形成到该开口OP的周边。在有机EL膜的上表面形成阴极KX，由此，有机EL膜ELL成为夹在上述阳极AX与阴极KX之间的结构。在这样构成的基板SUB的形成有上述有机EL膜ELL面的一侧隔着间隔物SP相对配置有密封基板SSB。然后，在密封基板SSB的有机EL膜ELL侧的面上配置干燥剂DSC，防止该有机EL膜ELL因湿气而导致的特性劣化。有机EL膜ELL通过流经阳极AX和阴极KX的电流而发光，该发出的光通过例如密封基板SSB向外部照射。在该情况下，阴极KX由透明导电膜形成。 
在图22中，薄膜晶体管TFT是图1所示的结构，但也可以是其他实施例所示的薄膜晶体管TFT。 
<实施例8> 
图23是表示本发明的例如液晶显示装置的实施例8的结构图，是示出了该液晶显示装置的像素的结构的图。图23与例如实施例3的图11对应描绘。 
在图23中，与图11相比，不同的结构在于：在薄膜晶体管TFTp的形成区域中形成于层间绝缘膜IN的开口OP。即，上述开口OP具有比跨该开口OP形成的多晶半导体层PS的宽度(与沟道宽度相同方向的宽度)大的宽度，在俯视观察时，由从上述多晶半导体层PS的两侧分别露出的图案形成。换句话说，在俯视观察时，从多晶半导体层PS的沟道长度方向的各边露出层间绝缘膜IN的上述开口OP而构成。 
同样，如图24所示，在构成栅极驱动器GDR(自举电路)的各薄膜晶体管TFTc(1)、TFTc(2)、以及TFTc(3)中，形成在层间绝缘膜IN的开口OP也如上述那样构成为从多晶半导体层PS的沟道长度方向的各边露出。 
图25A示出了图23的IIXVA-IIXVA线的剖视图和图24的IIXVA-IIXVA线的剖视图，图25B示出了图24的IIXVB-IIXVB线的剖视图，进而，图25C示出了图23的IIXVC-IIXVC线的剖视图。在此，图25C明示了如下内容：形成在层间绝缘膜IN的开口OP的宽度形成得比跨该开口OP形成的多晶半导体层OP的宽度(与沟道宽度相同方向的宽度)大。 
如此构成的薄膜晶体管TFT能够在多晶半导体层PS的沟道宽度方向的整个区域中使基于栅电极GT的沟道内的载流子的控制生提高。由此，获得能够使截止电流进一步降低的效果。 
在该图23中，绝缘膜GI形成在层间绝缘膜IN的上层。但是，也可以如例如实施例1中的图1所示那样，使其形成在层间绝缘膜IN的下层，能够获得同样的效果。 
(制造方法) 
图26示出了上述薄膜晶体管TFT的制造方法的一实施例的工序图。以下，按照工序顺序进行说明。图26的各工序图与图25对应描绘。 
工序1(图26A) 
准备由例如玻璃构成的基板SUB1，在该基板SUB1的表面形成由例如铝构成的金属膜(膜厚约为150nm)，通过基于光刻技术的选择蚀刻来形成栅电极GT、GT’。 
工序2(图26B) 
在基板SUB1的表面覆盖栅电极GT、GT’形成由例如氧化硅膜(膜厚约为500nm)构成的层间绝缘膜IN。接着，在层间绝缘膜IN上，在相当于薄膜晶体管TFT的沟道区域的部分和相当于薄膜晶体管TFT的栅电极GT’和源电极ST的连接部的部分上形成开口。 
形成在相当于薄膜晶体管TFT的沟道区域的部分的开口OP以比在后面的工序中形成的多晶半导体层PS的宽度(沟道宽度的方向的宽度)大的宽度形成。另外，相当于薄膜晶体管TFT的栅电极GT’和源电极ST的连接部的部分的开口成为接触孔CH2。 
工序3(图26C) 
在层间绝缘膜IN的表面跨上述开口使用例如CVD法依次形成由氧化硅膜(100nm)构成的栅极绝缘膜GI和由非晶硅膜(100nm)构成的非晶态半导体膜AS。然后，利用例如激光退火法对非晶态半导体膜AS进行结晶化，形成为多晶半导体层PS。 
然后，使用基于光刻技术的选择蚀刻法，使上述多晶半导体层PS残留在薄膜晶体管形成区域，并加工成岛状。该情况下的蚀刻最好是采用例如干刻蚀。 
工序4(图26D) 
使用基于光刻技术的选择蚀刻法来除去相当于薄膜晶体管TFT的栅电极GT’和源电极ST的连接部的部分的上述栅极绝缘膜，使栅电极GT’通过上述接触孔CH2露出来。 
然后，如图25所示，形成依次层叠由高浓度非晶硅(膜厚约为25nm)构成的高浓度非晶态半导体层HAS和由例如铝(膜厚约为500nm)构成的金属膜MTL的层叠膜，对该层叠膜进行基于光刻技术的选择蚀刻，从而形成漏电极DT和源电极ST。由此，漏电极DT和源电极ST都由依次层叠高浓度非晶态半导体层HAS和金属膜MTL形成相同图案的层叠膜构成。漏电极DT和源电极ST各自的一部分与多晶半导体层PS的形成在层间绝缘膜IN的上表面的部分(多晶半导体层PS的边部)重叠而形成在层间绝缘膜IN之上。另外，源电极ST通过接触孔CH2与薄膜晶体管TFT的栅电极GT电连接。在利用蚀刻形成漏电极DT和源电极ST时，多晶半导体层PS的表面也被蚀刻少许。 
上述薄膜晶体管TFT的结构例如如图1或图8所示那样，还能够应用于如下结构：多晶半导体层PS与漏电极DT及源电极ST各自的 电连接通过俯视观察时配置在他们之间的高浓度非晶态半导体层HAS来进行。另外，如图14所示，还能够应用于由多晶半导体层PS和非晶态半导体层AS的层叠体构成了半导体层的薄膜晶体管TFT。另外，如图15所示，还能够应用于在多晶半导体层PS的上表面形成了无机绝缘膜INR的结构的薄膜晶体管TFT。进而，不限于液晶显示装置的薄膜晶体管TFT，还能够应用于例如有机EL显示装置的薄膜晶体管TFT。 
<实施例9> 
图27示出了本发明显示装置中具备的薄膜晶体管TFT的实施例9的剖视图。 
图27是与图25对应描绘的图。在图27中，与图25相比，不同的结构是：由非晶态半导体膜AS形成了沟道层和仅在非晶态半导体膜AS的上部形成高浓度非晶态半导体层HAS。因此，像素的俯视图在图23中成为用非晶态半导体膜AS形成多晶半导体层PS的部分的结构。 
这样构成的薄膜晶体管TFT能够将栅极绝缘膜GI、非晶态半导体膜AS、高浓度非晶态半导体层HAS连续成膜，能够降低制造工时。另外，这样构成的薄膜晶体管TFT中，在栅电极GT与漏电极DT之间、栅电极GT与源电极ST之间形成有膜厚较大的层间绝缘膜，所以不仅能够降低栅极线GL与漏极线DL的交叉部的寄生电容，还能够使栅极绝缘膜薄至例如100nm左右，所以薄膜晶体管的性能提高，能够使薄膜晶体管高速工作。 
在本实施例中，非晶态半导体膜AS成为在其侧面部与漏电极DT及源电极ST直接接触的结构，但与漏电极DT及源电极ST的接触区域因为是非晶态半导体膜AS的膜厚(约为200nm)程度且比与高浓度非晶态半导体层HAS的接触区域(1μm以上)充分小，而且在栅电极GT与非晶态半导体膜AS之间形成层间绝缘膜(约为500nm)，非晶态半导体膜AS的侧面部与栅电极GT充分分离而形成，所以截止漏电流不会增加到使显示品质降低的程度。作为分离非晶态半导体 膜AS的侧面部与栅电极GT之间的方法，考虑从栅电极GT的形成区域使非晶态半导体膜AS露出而形成，但在该方法中，向非晶态半导体膜AS照射来自背光源的光，所以导致截止电流增加。因此，本发明具有在漏电极DT及源电极ST与非晶态半导体膜AS在非晶态半导体膜AS的侧面部接触的结构中能够降低截止漏电流和光照射时的截止电流双方这样的效果。 
(制造方法) 
图28示出了上述薄膜晶体管TFT的制造方法的一实施例的工序图。以下，按照工序顺序进行说明。图28的各工序图与图27对应描绘。 
工序1(图28A) 
准备由例如玻璃构成的基板SUB1，在该基板SUB1的表面形成由例如铝构成的金属膜(膜厚约为150nm)，通过基于光刻技术的选择蚀刻来形成栅电极GT、GT’。 
工序2(图28B) 
在基板SUB1的背面覆盖栅电极GT、GT’形成由例如氮化硅膜(膜厚约为500nm)构成的层间绝缘膜IN。接着，在层间绝缘膜IN上，在相当于薄膜晶体管TFT的沟道区域的部分和相当于薄膜晶体管TFT的栅电极GT’与源电极ST的连接部的部分上形成开口。 
在相当于薄膜晶体管TFT的沟道区域的部分形成的开口OP以比后面工序中形成的非晶态半导体膜AS的宽度(沟道宽度方向的宽度)大的宽度形成。另外，相当于薄膜晶体管TFT的栅电极GT’和源电极ST的连接部的部分的开口成为接触孔CH2。 
工序3(图28C) 
在层间绝缘膜IN的表面跨上述开口使用例如CVD法依次形成由氮化硅膜(膜厚约为100nm)构成的栅极绝缘膜GI、由非晶硅(膜厚约为200nm)构成的非晶态半导体膜AS、以及由高浓度非晶硅(膜厚约为25nm)构成的高浓度非晶态半导体层HAS。 
然后，使用基于光刻技术的选择蚀刻法，使上述非晶态半导体膜 AS和高浓度非晶态半导体层HAS残留在薄膜晶体管形成区域，并加工成岛状。这种情况下的蚀刻最好是采用例如干刻蚀，在残留了抗蚀剂的状态下最好是利用例如等离子体氧化法来使非晶态半导体膜AS的侧面部氧化。 
工序4(图28D) 
使用基于光刻技术的选择蚀刻法来除去相当于薄膜晶体管TFT的栅电极GT’和源电极ST的连接部的部分的上述栅极绝缘膜，通过上述接触孔CH2使栅电极GT’露出。 
然后，如图27所示，形成由例如铝(膜厚约为500nm)构成的金属膜MTL，对该金属膜进行基于光刻技术的选择蚀刻，从而形成漏电极DT和源电极ST。进而，将漏电极DT和源电极ST作为掩膜，蚀刻除去高浓度非晶态半导体层HAS。漏电极DT和源电极ST各自的一部分与非晶态半导体膜AS的形成在层间绝缘膜IN的上表面的部分(非晶态半导体膜AS的边部)重叠而形成在层间绝缘膜IN之上。另外，源电极ST通过接触孔CH2与薄膜晶体管TFT的栅电极GT电连接。在利用蚀刻形成高浓度非晶态半导体层HAS时，非晶态半导体膜AS的表面也被蚀刻少许。 
将上述的栅极绝缘膜GI、非晶态半导体膜AS、高浓度非晶态半导体层HAS连续依次形成的制造方法例如如图10所示那样，能够应用于栅极绝缘膜GI被加工成与非晶态半导体膜AS相同的岛状的结构。在这种情况下，如图13所示，能够用同一工序进行非晶态半导体膜AS的岛状加工和接触孔CH2的形成，能够降低制造工时。另外，上述薄膜晶体管TFT的结构还能够应用于由LSI构成了栅极驱动器和漏极驱动器的图像显示装置。在这种情况下，能够削减形成图28D所示的接触孔CH2的工序。进而，不限于液晶显示装置的薄膜晶体管TFT，还能够应用于例如有机EL显示装置的薄膜晶体管TFT。 
<实施例10> 
图29示出了本发明显示装置中具备的薄膜晶体管TFT的实施例10的剖视图。 
图29是与图27对应描绘的图。在图29中，与图27相比，不同的结构是源电极ST还形成在层间绝缘膜的开口部OP的内侧。 
在这种结构中，非晶态半导体膜AS的侧面部与源电极ST的接触部位于层间绝缘膜IN的上表面，与栅电极GT充分分离，所以不会增加截止漏电流。进而，非晶态半导体膜AS不从栅电极GT露出而形成，所以被来自背光源的光照射，也不会增加截止电流。另外，在本实施例中，能够减小漏电极DT与源电极ST之间的距离，即减小沟道长度，能够实现电路的集成化。 
在层间绝缘膜的开口部OP的内侧形成有漏电极DT的情况下，也能够得到同样的效果，但特别是在像素区域的薄膜晶体管TFTp中，最好是将与电容C连接的一方电极形成在层间绝缘膜的开口部OP的内侧。在与漏极线DL连接的电极与栅电极GT之间的电容作为漏极线DL与栅极线GL之间的寄生电容而工作，所以形成上述构造能够降低漏极线DL与栅极线GL之间的寄生电容，能够高速驱动液晶。另外，也可以漏电极DT和源电极ST双方形成在层间绝缘膜的开口部OP的内侧。在这种情况下，薄膜晶体管的性能进一步提高，所以能够实现液晶的高速驱动和电路的高集成化。 
<实施例11> 
在上述各实施例中，使用了例如玻璃作为基板。但是，不限于此，也可以使用石英玻璃或者树脂。通过将石英玻璃作为基板，提高工艺温度，能够使例如栅极绝缘膜致密化，由此，能够使薄膜晶体管的特性的可靠性提高。另外，通过将树脂作为基板，能够得到轻型且耐冲击性优良的液晶显示装置。 
<实施例12> 
在上述各实施例中，作为形成在基板的表面的基底膜，形成了氧化硅膜。但是，不限于此，也可以是氮化硅膜、或者氧化硅膜和氮化硅膜的层叠膜。通过将氮化硅膜作为基底膜的一部分或全部，能够有效地防止基板内的杂质扩散并侵入到栅极绝缘膜中。根据同样的理由，也可以用例如氧化硅膜和氮化硅膜的层叠膜来构成栅极绝缘膜。 
<实施例13> 
在上述实施例中，在使非晶硅结晶化时，通过激光退火来进行。但是，不限于此，既可以使用基于热退火的固相生长法，还可以将热退火和激光退火结合来进行。另外，也可以采用不使非晶硅结晶化而是使用反应性热CVD来将多晶硅直接制膜的方法。在这样的情况下，能够以削减结晶化工序来实现生产量的提高。作为多晶硅层，使用粒径为20nm到100nm左右的微结晶硅。另外，也可以是硅和锗的化合物，在该情况下，能够提高薄膜晶体管TFT的性能。 
<实施例14> 
在上述的实施例9和实施例10中，非晶硅膜和高浓度非晶硅膜分别可以是多晶硅膜和高浓度多晶硅膜。另外，即使在多晶硅中，也可以是粒径为20nm到100nm左右的微结晶硅。在这种情况下，不仅能够降低沟道层的电阻，还能够降低沟道层与源电极及漏电极的接触电阻，能够提高薄膜晶体管TFT的性能。 
<实施例15> 
在上述的实施例中，栅极信号线、栅电极的材料没有特别写明，但是可以使用由例如Ti、TiW、TiN、W、Cr、Mo、Ta、Nb等构成的金属或者它们的合金。 
以上使用实施例说明了本发明，但上述各实施例中说明的结构仅为一例，本发明在不超出其技术思想的范围内能够适当变更。另外，各实施例中说明的结构只要不相互矛盾就可以组合使用。 
由于本发明在不偏离其实质和范围的情况下可以有许多明显不同的具体实施例，所以应当理解为本发明不仅限于具体的设备或实施例，在不脱离本发明精神的前提下，各种修改和变形都应属于本发明的保护范围。 

Claims (16)

1.一种显示装置，在形成有显示部的基板上形成有多个薄膜晶体管，其特征在于，
上述薄膜晶体管包括：
栅电极；
覆盖上述栅电极而形成的栅极绝缘膜；
形成在上述栅极绝缘膜的上表面，且当俯视观察时在上述栅电极的形成区域内形成有开口的层间绝缘膜；
隔着上述开口而配置在上述层间绝缘膜的上表面的一对半导体膜；
跨上述层间绝缘膜的上述开口而形成，且当俯视观察时形成在上述栅电极的形成区域内，并且与上述一对半导体膜电连接的多晶半导体层；以及
分别与上述一对半导体膜重叠且不与上述多晶半导体层重叠而形成的一对电极。
2.根据权利要求1所述的显示装置，其特征在于，
上述一对半导体膜各自与上述多晶半导体层的电连接是通过在上述一对半导体膜各自的一部分上重叠上述多晶半导体层而形成的。
3.根据权利要求2所述的显示装置，其特征在于，
上述一对半导体膜的重叠有上述多晶半导体层的部分的膜厚比未重叠上述多晶半导体层的部分的膜厚大。
4.根据权利要求1所述的显示装置，其特征在于，
上述一对半导体膜各自与上述多晶半导体层的电连接是通过上述一对半导体膜各自的侧壁面与上述多晶半导体层的侧壁面抵接而形成的。
5.根据权利要求4所述的显示装置，其特征在于，
上述一对半导体膜各自的膜厚比覆盖上述层间绝缘膜的上述开口而形成的上述多晶半导体层的厚度大。
6.根据权利要求1所述的显示装置，其特征在于，
上述薄膜晶体管的一对电极中的一方电极通过形成在上述层间绝缘膜和栅极绝缘膜上的通孔与上述栅电极电连接。
7.根据权利要求1所述的显示装置，其特征在于，
当俯视观察时，从上述多晶半导体层的沟道长度方向的各边露出有上述层间绝缘膜的上述开口。
8.一种显示装置，在形成有显示部的基板上形成有多个薄膜晶体管，其特征在于，
上述薄膜晶体管包括：
栅电极；
形成在上述栅电极上，且当俯视观察时在上述栅电极的形成区域内形成有开口的层间绝缘膜；
覆盖上述层间绝缘膜而形成的栅极绝缘膜；
跨上述层间绝缘膜的上述开口而形成，且当俯视观察时在上述栅电极的形成区域内依次层叠而形成的岛状的上述栅极绝缘膜和多晶半导体层；以及
隔着上述开口而配置在上述层间绝缘膜的上表面的一对电极，
其中，上述一对电极各自包括依次层叠有非晶态半导体膜和金属膜的层叠体，并且上述一对电极各自的一部分与上述多晶半导体层重叠而形成。
9.根据权利要求8所述的显示装置，其特征在于，
在上述薄膜晶体管中，上述栅极绝缘膜在上述栅电极的形成区域内被加工成岛状，上述一对电极中的一方电极通过形成在上述层间绝缘膜上的通孔与上述栅电极电连接。
10.根据权利要求8所述的显示装置，其特征在于，
当俯视观察时，从上述多晶半导体层的沟道长度方向的各边露出有上述层间绝缘膜的上述开口。
11.根据权利要求8所述的显示装置，其特征在于，
上述多晶半导体层是多晶半导体层和非晶态半导体层的层叠体。
12.根据权利要求8所述的显示装置，其特征在于，
在上述多晶半导体层的上表面具有无机绝缘膜，上述一对电极分别被形成为：它们的相对的端部与上述多晶半导体层重叠，并且还与上述无机绝缘膜重叠。
13.一种显示装置，在形成有显示部的基板上形成有多个薄膜晶体管，其特征在于，
上述薄膜晶体管包括：
栅电极；
形成在上述栅电极上，且当俯视观察时在上述栅电极的形成区域内形成有开口的层间绝缘膜；
覆盖上述层间绝缘膜而形成的栅极绝缘膜；
跨上述层间绝缘膜的上述开口而形成，且当俯视观察时在上述栅电极的形成区域内依次层叠而形成的岛状的半导体层和非晶态半导体层；以及
隔着上述开口而配置在上述层间绝缘膜的上表面的一对电极，
其中，上述一对电极的各自的一部分与上述非晶态半导体层重叠而形成。
14.根据权利要求13所述的显示装置，其特征在于，
在上述薄膜晶体管中，上述栅极绝缘膜在上述栅电极的形成区域内被加工成岛状，上述一对电极中的一方电极通过形成在上述层间绝缘膜上的通孔与上述栅电极电连接。
15.根据权利要求13所述的显示装置，其特征在于，
当俯视观察时，从上述半导体层的沟道长度方向的各边露出有上述层间绝缘膜的上述开口。
16.根据权利要求13所述的显示装置，其特征在于，
上述一对电极中的至少一方还形成在上述开口的内侧，上述岛状的半导体层的侧面部与上述一对电极在上述层间绝缘膜的上表面相接触。
CN2010101257503A 2009-02-09 2010-02-09 显示装置 Active CN101800229B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2009-027189 2009-02-09
JP2009027189 2009-02-09
JP2009107252A JP2010206154A (ja) 2009-02-09 2009-04-27 表示装置
JP2009-107252 2009-04-27

Publications (2)

Publication Number Publication Date
CN101800229A CN101800229A (zh) 2010-08-11
CN101800229B true CN101800229B (zh) 2012-05-30

Family

ID=42154337

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2010101257503A Active CN101800229B (zh) 2009-02-09 2010-02-09 显示装置

Country Status (6)

Country Link
US (1) US8309960B2 (zh)
EP (1) EP2216816B1 (zh)
JP (1) JP2010206154A (zh)
KR (1) KR101138624B1 (zh)
CN (1) CN101800229B (zh)
TW (1) TWI418038B (zh)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011033911A1 (en) * 2009-09-16 2011-03-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US9799773B2 (en) * 2011-02-02 2017-10-24 Semiconductor Energy Laboratory Co., Ltd. Transistor and semiconductor device
KR101333404B1 (ko) 2011-03-11 2013-11-28 샤프 가부시키가이샤 박막 트랜지스터 및 그 제조 방법, 및 표시 장치
CN102651316B (zh) * 2011-05-09 2014-08-13 京东方科技集团股份有限公司 过孔的刻蚀方法、阵列基板、液晶面板及显示设备
KR101925540B1 (ko) * 2011-08-04 2019-02-28 삼성디스플레이 주식회사 박막 트랜지스터 어레이 기판, 이를 포함하는 유기 발광 표시 장치 및 그 제조 방법
WO2013095651A1 (en) 2011-12-23 2013-06-27 Intel Corporation Non-planar gate all-around device and method of fabrication thereof
WO2013111725A1 (ja) * 2012-01-26 2013-08-01 シャープ株式会社 半導体装置およびその製造方法
KR101942489B1 (ko) * 2012-10-17 2019-01-28 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이를 포함하는 유기 발광 표시 장치
KR102086422B1 (ko) * 2013-03-28 2020-03-10 삼성디스플레이 주식회사 표시패널 및 이의 제조방법
CN104765893A (zh) * 2014-01-06 2015-07-08 北京华大九天软件有限公司 一种生成截面图的方法
CN103824866A (zh) * 2014-03-03 2014-05-28 深圳市华星光电技术有限公司 一种阵列基板及其制备方法、液晶显示面板
TWI560857B (en) * 2015-02-17 2016-12-01 Innolux Corp Thin film transistor substrate and display panel comprising the same
CN105990332B (zh) * 2015-02-17 2019-11-05 群创光电股份有限公司 薄膜晶体管基板及其显示面板
EP3321393A4 (en) * 2015-08-28 2019-01-16 Nippon Steel & Sumitomo Metal Corporation SURFACE TREATED STEEL PLATE FOR FUEL TANK
JP2017102333A (ja) * 2015-12-03 2017-06-08 凸版印刷株式会社 表示装置および表示装置の製造方法
US11024656B2 (en) * 2016-06-28 2021-06-01 Sharp Kabushiki Kaisha Active matrix substrate, optical shutter substrate, display device, and method for manufacturing active matrix substrate
WO2019012630A1 (ja) * 2017-07-12 2019-01-17 堺ディスプレイプロダクト株式会社 半導体装置およびその製造方法
JP2019102674A (ja) * 2017-12-05 2019-06-24 株式会社ジャパンディスプレイ 半導体素子、半導体装置、およびこれらの作製方法
CN113937091A (zh) * 2018-02-28 2022-01-14 京瓷株式会社 显示装置、玻璃基板及玻璃基板的制造方法
CN110931426B (zh) * 2019-11-27 2022-03-08 深圳市华星光电半导体显示技术有限公司 一种显示面板的制作方法

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4736229A (en) * 1983-05-11 1988-04-05 Alphasil Incorporated Method of manufacturing flat panel backplanes, display transistors and displays made thereby
JP2653092B2 (ja) * 1988-03-25 1997-09-10 セイコーエプソン株式会社 相補型薄膜トランジスタ及びその製造方法
JPH01300567A (ja) * 1988-05-30 1989-12-05 Seikosha Co Ltd 非晶質シリコン薄膜トランジスタおよびその製造方法
JPH0251128A (ja) * 1988-08-12 1990-02-21 Seikosha Co Ltd シリコン薄膜トランジスタアレイの保持容量
US5474941A (en) * 1990-12-28 1995-12-12 Sharp Kabushiki Kaisha Method for producing an active matrix substrate
JPH0513439A (ja) * 1991-07-03 1993-01-22 Seiko Epson Corp 薄膜トランジスタの製造方法
JP3173058B2 (ja) * 1991-08-30 2001-06-04 ソニー株式会社 半導体薄膜の形成方法
JP2953201B2 (ja) * 1992-07-02 1999-09-27 日本電気株式会社 薄膜トランジスタおよびその製造方法
JPH0637283A (ja) * 1992-07-17 1994-02-10 Sony Corp 半導体記憶装置
US6265249B1 (en) * 1994-03-01 2001-07-24 Industrial Technology Research Institute Method of manufacturing thin film transistors
JP3221251B2 (ja) * 1994-09-09 2001-10-22 ソニー株式会社 非晶質シリコンの結晶化方法および薄膜トランジスタの製造方法
KR0145900B1 (ko) * 1995-02-11 1998-09-15 김광호 박막 트랜지스터 액정디스플레이 소자 및 그 제조방법
JPH08236775A (ja) * 1995-03-01 1996-09-13 Toshiba Corp 薄膜トランジスタおよびその製造方法
JP3931359B2 (ja) * 1996-07-17 2007-06-13 ソニー株式会社 半導体装置の製造方法
US5721164A (en) * 1996-11-12 1998-02-24 Industrial Technology Research Institute Method of manufacturing thin film transistors
JPH11186558A (ja) * 1997-12-24 1999-07-09 Sharp Corp 薄膜トランジスタおよびその製造方法
US6444505B1 (en) * 2000-10-04 2002-09-03 Industrial Technology Research Institute Thin film transistor (TFT) structure with planarized gate electrode
JP4369109B2 (ja) * 2001-11-14 2009-11-18 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2004165621A (ja) * 2002-09-20 2004-06-10 Seiko Epson Corp 半導体装置、電気光学装置、電子機器、半導体装置の製造方法
JP4984369B2 (ja) * 2002-12-10 2012-07-25 株式会社ジャパンディスプレイイースト 画像表示装置及びその製造方法
KR101216688B1 (ko) * 2005-05-02 2012-12-31 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이를 포함하는 액정 표시 장치
KR20070071412A (ko) * 2005-12-30 2007-07-04 삼성전자주식회사 스위칭 소자의 제조 방법 및 표시 기판
EP1981086A4 (en) * 2006-01-30 2011-06-29 Sharp Kk THIN FILM TRANSISTOR AND ACTIVE MATRIX SUBSTRATE AND DISPLAY ARRANGEMENT WITH SUCH A THIN FILM TRANSISTOR
JP4584332B2 (ja) * 2006-02-24 2010-11-17 シャープ株式会社 アクティブマトリクス基板、表示装置、テレビジョン受像機

Also Published As

Publication number Publication date
US20100200858A1 (en) 2010-08-12
TW201044594A (en) 2010-12-16
KR101138624B1 (ko) 2012-05-16
TWI418038B (zh) 2013-12-01
EP2216816B1 (en) 2017-12-27
CN101800229A (zh) 2010-08-11
EP2216816A2 (en) 2010-08-11
US8309960B2 (en) 2012-11-13
EP2216816A3 (en) 2011-09-28
JP2010206154A (ja) 2010-09-16
KR20100091123A (ko) 2010-08-18

Similar Documents

Publication Publication Date Title
CN101800229B (zh) 显示装置
US7566906B2 (en) Thin film transistor array panel and manufacturing method thereof
JP5384088B2 (ja) 表示装置
WO2010032386A1 (ja) 半導体装置
US8278661B2 (en) Thin film transistor, display device including the same, and method for manufacturing the same
US8624256B2 (en) Display device
US8415666B2 (en) Thin film transistor substrate having thin film transistors with improved etching characteristics, method of manufacturing the same, and display apparatus having the same
US7642141B2 (en) Manufacturing method for display device
US7612377B2 (en) Thin film transistor array panel with enhanced storage capacitors
KR20000075031A (ko) 탑 게이트 방식 티에프티 엘시디 및 제조방법
US8124974B2 (en) Display device
US20050024550A1 (en) Thin film transistor array panel and manufacturing method thereof
JP5475250B2 (ja) 半導体装置の製造方法及び半導体装置
US20060065894A1 (en) Thin film transistor array panel and manufacturing method thereof
US20050218407A1 (en) Array substrate, liquid crystal display device and method of manufacturing array substrate
KR20060060937A (ko) 두 가지 타입의 박막트랜지스터를 포함하는액정표시장치용 어레이기판 및 그 제조방법
US6861671B2 (en) Thin film transistor liquid crystal display and fabrication method thereof
KR20050040763A (ko) 어레이 기판 및 평면 표시 장치
US8168981B2 (en) Display substrate having stepped data line and a liquid crystal display device having the same
KR20080000247A (ko) 박막트랜지스터 어레이 기판 및 이의 제조 방법
KR102142477B1 (ko) 어레이 기판 및 이의 제조방법
KR20060040327A (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR20060039632A (ko) 박막 트랜지스터 및 박막 트랜지스터 표시판의 제조 방법
KR20050099765A (ko) 박막 트랜지스터 표시판, 이를 포함하는 평판 디스플레이표시 장치 및 그 제조 방법
KR20040106771A (ko) 박막 트랜지스터 표시판 및 그의 제조 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: IPS ALPHA SUPPORT CO., LTD.

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20111018

Address after: Chiba County, Japan

Applicant after: Hitachi Displays, Ltd.

Co-applicant after: IPS Pioneer Support Society

Address before: Chiba County, Japan

Applicant before: Hitachi Displays, Ltd.

C14 Grant of patent or utility model
GR01 Patent grant
C56 Change in the name or address of the patentee

Owner name: APAN DISPLAY EAST, INC.

Free format text: FORMER NAME: HITACHI DISPLAY CO., LTD.

Owner name: JAPAN DISPLAY, INC.

Free format text: FORMER NAME: APAN DISPLAY EAST, INC.

CP01 Change in the name or title of a patent holder

Address after: Chiba County, Japan

Patentee after: Japan Display East Inc.

Patentee after: Panasonic Liquid Crystal Display Co.,Ltd.

Address before: Chiba County, Japan

Patentee before: Hitachi Displays, Ltd.

Patentee before: Panasonic Liquid Crystal Display Co.,Ltd.

CP03 Change of name, title or address

Address after: Tokyo, Japan

Patentee after: JAPAN DISPLAY Inc.

Patentee after: Panasonic Liquid Crystal Display Co.,Ltd.

Address before: Chiba County, Japan

Patentee before: Japan Display East Inc.

Patentee before: Panasonic Liquid Crystal Display Co.,Ltd.

EE01 Entry into force of recordation of patent licensing contract

Application publication date: 20100811

Assignee: BOE TECHNOLOGY GROUP Co.,Ltd.

Assignor: JAPAN DISPLAY Inc.|Panasonic Liquid Crystal Display Co.,Ltd.

Contract record no.: 2013990000688

Denomination of invention: Image display

Granted publication date: 20120530

License type: Common License

Record date: 20131016

LICC Enforcement, change and cancellation of record of contracts on the licence for exploitation of a patent or utility model
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20231205

Address after: Tokyo, Japan

Patentee after: JAPAN DISPLAY Inc.

Patentee after: PANASONIC INTELLECTUAL PROPERTY CORPORATION OF AMERICA

Address before: Tokyo, Japan

Patentee before: JAPAN DISPLAY Inc.

Patentee before: Panasonic Liquid Crystal Display Co.,Ltd.