CN100474085C - 薄膜晶体管阵列面板 - Google Patents

薄膜晶体管阵列面板 Download PDF

Info

Publication number
CN100474085C
CN100474085C CNB200510132007XA CN200510132007A CN100474085C CN 100474085 C CN100474085 C CN 100474085C CN B200510132007X A CNB200510132007X A CN B200510132007XA CN 200510132007 A CN200510132007 A CN 200510132007A CN 100474085 C CN100474085 C CN 100474085C
Authority
CN
China
Prior art keywords
film transistor
thin
display panel
semiconductor island
transistor display
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB200510132007XA
Other languages
English (en)
Other versions
CN1794069A (zh
Inventor
金东范
李清
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN1794069A publication Critical patent/CN1794069A/zh
Application granted granted Critical
Publication of CN100474085C publication Critical patent/CN100474085C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00—Electroluminescent light sources
    • H05B33/12—Light sources with substantially two-dimensional radiating surfaces
    • H05B33/22—Light sources with substantially two-dimensional radiating surfaces characterised by the chemical or physical composition or the arrangement of auxiliary dielectric or reflective layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • H01L27/1285—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor using control of the annealing or irradiation parameters, e.g. using different scanning direction or intensity for different transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1296—Multistep manufacturing methods adapted to increase the uniformity of device parameters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H01L29/78621—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Geometry (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

本发明提供了一种薄膜晶体管阵列面板。该薄膜晶体管阵列面板包括：基板；多个半导体岛，形成在基板上，并包括多个第一、第二非本征区和多个本征区；栅绝缘层，覆盖半导体岛；多个栅极线，包括与本征区叠置的多个栅电极且形成在栅绝缘层上；多个数据线，连接到第一非本征区且形成在栅绝缘层上；多个像素电极，连接到第二非本征区，其中，多个突起形成在半导体岛的表面上，半导体岛的长度是至少两个突起之间的距离的倍数。

Description

薄膜晶体管阵列面板
技术领域
本公开涉及一种利用多晶硅作为半导体的薄膜晶体管阵列面板。
背景技术
薄膜晶体管阵列面板被用作电路基板以单独地驱动平板显示器中的每个像素。平板显示器是，例如，液晶显示器或有机发光二极管显示器，并且平板显示器具有多个像素。
液晶显示器(LCD)包括设置有场发生电极诸如像素电极和公共电极的两个面板和置于两个面板之间的液晶(LC)层。LCD通过对场发生电极施加电压从而在LC层中产生电场来显示图像，所述电场确定LC层中的LC分子的取向，从而调节入射光的偏振。
有机发光二极管显示器(OLED)是自发光显示装置，其通过激发发射性有机材料以发光来显示图像。OLED包括阳极(空穴注入极)、阴极(电子注入极)及置于阳极和阴极之间的有机发光层。当空穴和电子注入发光层时，空穴和电子复合，从而发光。
OLED的每个像素包括两个晶体管诸如驱动晶体管和开关晶体管。通过驱动TFT驱动用于发光的电流，来自开关TFT的数据信号控制通过驱动TFT驱动的电流的量。
TFT包括由非晶硅或晶体硅制成的半导体。由于非晶硅膜可在低温制造，所以非晶硅用在利用具有低熔点的玻璃的显示器中。
非晶硅膜具有低的载流子迁移率。结果，非晶硅膜不能很好地适合显示面板的高质量驱动电路的应用。然而，由于多晶硅具有突起的电场效应迁移率、高频操作和低的泄露电流，所以高质量驱动电路使用多晶硅。
使用多晶硅的TFT的电学特性受晶粒的尺寸和均匀性影响。换句话说，TFT的电场效应迁移率随晶粒的尺寸的增大和均匀性的增加而增大。结果，注意力已贯注到形成具有增大的尺寸和增加的均匀性的晶粒的多晶硅的方法中去。
准分子激光退火(ELA)和室退火是用于生产多晶硅的典型方法。近来，已提出了导出硅晶体的侧向生长的连续侧向结晶(SLS)工艺。
SLS技术利用硅晶粒相对于液体区域和固体区域的边界侧向生长的现象。在SLS工艺中，通过利用光学系统和有选择性地让激光光束穿过的掩模来控制激光光束的照射范围和能量可以使晶粒的尺寸和预定的宽度一样大。
连续侧向结晶之后，由于晶粒生长并彼此会合而导致沿晶.界在多晶硅层的表面上形成突起。突起阻碍电流流动，并导致TFT的特性劣化，从而导致诸如横向条纹和竖向条纹的缺陷。
发明内容
本发明提供了一种具有均匀的显示质量的薄膜晶体管阵列面板。
根据本发明实施例的薄膜晶体管阵列面板包括：基板；多个半导体岛，形成在基板上，并包括多个第一、第二非本征区和多个本征区；栅绝缘层，覆盖半导体岛；多个栅极线，包括与本征区叠置的多个栅电极且形成在栅绝缘层上；多个数据线，连接到第一非本征区且形成在栅绝缘层上；多个像素电极，连接到第二非本征区，其中，多个突起形成在半导体岛的表面上，半导体岛的长度是至少两个突起之间的距离的倍数。
突起可垂直于半导体岛的长度方向延伸。
突起可以以均匀的间隔分隔开。
半导体岛可通过连续侧向结晶来结晶。
形成在每个半导体岛上的突起的数目可相同。
薄膜晶体管阵列面板还可包括平行于栅极线形成的多个存储电极线。
薄膜晶体管阵列面板还可包括形成于基板和半导体导之间的阻挡层。
薄膜晶体管阵列面板还可包括形成于像素电极和栅极线、数据线之间的钝化层。
薄膜晶体管阵列面板还可包括形成于栅极线和数据线之间的中间绝缘层以及形成于钝化层和中间绝缘层之间的输出电极，输出电极将像素电极连接到第二非本征区。第二非本征区可包括多个漏区。
薄膜晶体管阵列面板还可包括形成于像素电极上的分隔体和形成于像素电极上且设置在由分隔体限定的开口中的多个发光构件。
附图说明
图1是根据本发明实施例的用于LCD的TFT阵列面板的布局图；
图2是形成于图1中示出的TFT阵列面板中的半导体岛上的突起的布局图；
图3是图1中示出的TFT阵列面板沿线III-III’和线III’-III”截取的剖视图；
图4是根据本发明实施例的在图1至图3中示出的TFT阵列面板在其第一制造步骤中的剖视图；
图5示意性示出了根据本发明实施例的在SLS工艺中穿过具有切口的掩模的激光光束的照度；
图6是根据本发明实施例的结晶掩模的示意图；
图7是示出了根据本发明实施例的用于将非晶硅结晶成多晶硅的SLS工艺的示意图；
图8A是TFT阵列面板在图4中示出的步骤的下一步骤中的布局图；
图8B是图8A中示出的TFT阵列面板沿线VIIIB-VIIIB’和线VIIIB’-VIIIB”截取的剖视图；
图8C是示出了在图8A中示出的TFT阵列面板的多个像素中的半导体岛的位置和设置在半导体岛上的突起的数目的布局图；
图9A是TFT阵列面板在图8A中示出的步骤的下一步骤中的布局图；
图9B是图9A中示出的TFT阵列面板沿线IXB-IXB’和线IXB’-IXB”截取的剖视图；
图10是TFT阵列面板在图9B中示出的步骤的下一步骤中的剖视图；
图11A是TFT阵列面板在图10中示出的步骤的下一步骤中的布局图；
图11B是图11A中示出的TFT阵列面板沿线XIB-XIB’和线XIB’-XIB”截取的剖视图；
图12A是TFT阵列面板在图11A中示出的步骤的下一步骤中的布局图；
图12B是图12A中示出的TFT阵列面板沿线XIIB-XIIB’和线XIIB’-XIIB”截取的剖视图；
图13是根据本发明实施例的用于OLED显示器的TFT阵列面板的布局图；
图14和图15是图13中示出的TFT阵列面板分别沿线XIV-XIV’和线XV-XV’截取的剖视图；
图16是示出了在图13中示出的用于OLED显示器的TFT阵列面板的多个像素中的半导体岛的位置和设置在半导体岛上的突起的数目的布局图。
具体实施方式
下面，将参照附图更加全面地描述本发明的优选实施例，附图中示出了本发明的优选实施例。然而，本发明可以以多种不同的方式实施，不应理解为限于这里提出的实施例。
图1是根据本发明实施例的用于LCD的TFT阵列面板的布局图。图2是形成于图1中示出的TFT阵列面板中的半导体岛上的突起的布局图。图3是图1中示出的TFT阵列面板沿线III-III’和线III’-III”截取的剖视图。
阻挡层111形成在如透明玻璃、石英或蓝宝石等的绝缘基板110上，阻挡层111优选地含有二氧化硅(SiO2)或硅氮化物(SiNx)。阻挡层111可具有多层结构。
多个半导体岛151形成在阻挡层111上，半导体岛151优选地含有多晶硅。每个半导体岛151在横向方向上延伸，为了与其它层连接，半导体岛的两端部比半导体岛的其它部分宽。
为了形成多个半导体岛151，通过连续侧向结晶使非晶硅层结晶。参见图2，半导体岛151具有在竖向方向上以均匀间隔形成于半导体岛151的表面上的多个突起P。半导体岛151横向方向上的长度X是两个突起P之间的距离的倍数。
突起P之间的距离以“S”表示，半导体岛151横向方向上的长度X表示为X＝S × N，这里N是整数。
每个半导体岛151包括多个含有N型或P型导电杂质的非本征区和至少一个几乎不含导电杂质的本征区，非本征区包括多个重掺杂区和多个轻掺杂区。
对于半导体岛151，本征区包括沟道区154a，非本征区包括相对于沟道区154a彼此分隔开的多个重掺杂区诸如源区153、漏区155和中间区1535。非本征区还包括多个设置在本征区154a和重掺杂区153、155、1535之间的轻掺杂区152a。重掺杂区153、155和1535的数目可改变，沟道区154a的数目可根据重掺杂区153、155和1535的数目而改变。
轻掺杂区152a与重掺杂区153、155相比具有相对小的厚度和长度，并靠近半导体岛151的表面设置。轻掺杂区152a称为“轻掺杂漏(LDD)区”，它们防止TFT的电流泄露。LDD区可由基本上不含杂质的偏置区代替。
N型杂质的示例包括磷(P)和砷(As)，P型杂质的示例包括硼(B)和镓(Ga)。
由二氧化硅(SiO2)或硅氮化物(SiNx)制成的栅绝缘层140以几百埃的厚度形成在半导体岛151和阻挡层111上。
包括多个栅极线121和多个存储电极线131的多个栅导体形成在栅绝缘层140上。
用于传输栅信号的栅极线121基本上在横向方向上延伸，并包括多个栅极124a，栅极124a突起以与半导体导151的沟道区154a叠置。每个栅极线121可包括用来与不同层或外部驱动电路接触的具有大的面积的扩展了的端部。栅极线121可直接连接到用于产生栅信号的栅驱动电路，栅驱动电路可集成在基板110上。栅极124a可扩展以与LDD区152a及152b叠置。
存储电极线131被供给预定的电压诸如公共电压，存储电极线131包括多个垂直于相邻的栅极线121突起的存储电极137。储存电极线131设置在与其相邻的两个栅极线121之间。
栅导体121及131优选地由低阻材料制成，该低阻材料包括例如含Al金属诸如Al和Al合金(例如，Al-Nd)、含Ag金属诸如Ag和Ag合金、含Cu金属诸如Cu和Cu合金、含Mo金属诸如Mo和Mo合金、Cr、Ti和/或Ta。栅导体121、131及124b可具有包括双膜的多层结构，所述双膜具有不同的物理特性。所述双膜之一优选地含有用于减小栅导体121及131中信号延迟或电压降的低阻金属，低阻金属包括例如含Al金属、含Ag金属和/或含Cu金属.。另一膜优选地含有诸如Cr、Mo、Mo合金、Ta和/或Ti的材料，这些材料具有良好的物理特性、化学特性以及与其它材料诸如氧化铟锡(ITO)和氧化铟锌(IZO)的电接触特性。所述双膜的联合示例为下Cr膜和上Al-Nd膜以及下Al膜和上Mo膜。
栅导体121及131的侧面相对于基板110的表面倾斜以提高粘着特性。
中间绝缘层160形成在栅导体121及131上。中间绝缘层160优选地由具有良好的平坦度特性的光敏有机材料、通过等离子体增强化学气相沉积(PECVD)形成的低介电绝缘材料诸如a-Si:C:O和a-Si:O:F或者无机材料诸如硅氮化物和硅氧化物形成。
中间绝缘层160具有多个分别露出源区153和漏区155的接触孔163和165。
包括多个数据线171和多个输出电极175的多个数据导体形成在中间绝缘层160上。
用于传输数据电压的数据线171基本上在纵向方向上延伸，且与栅极线121相交叉。每个数据线171包括多个通过接触孔163连接到源区153的输入电极173。每个数据线171包括用来与不同层或外部驱动电路接触的具有大的面积的扩展了的端部。数据线171可直接连接到用于产生栅信号的数据驱动电路，数据驱动电路可集成在基板110上。储存电极137设置在与其相邻的数据线171之间。
输出电极175与输入电极173分隔开并通过接触孔165连接到漏区155，且与储存电极137叠置以形成存储电容器。
数据导体171、175优选地含有难熔金属诸如Cr、Mo、Ti、Ta或这些金属的合金。数据导体171、175可具有多层结构，该多层结构优选地包括低阻膜和良好的接触膜。所述多层结构的好的示例包括Mo下膜、Al中间膜和Mo上膜，以及上面所描述的Cr下膜和Al-Nd上膜的联合及Al下膜和Mo上膜的联合。
与栅导体121、131相似，数据导体171、175具有相对于基板110的表面成锥形的侧面。
钝化层180形成在数据导体171、175以及中间绝缘层160上。钝化层180也优选地由具有良好的平坦度特性的光敏有机材料、通过PECVD形成的具有值小于大约4.0的低介电绝缘材料诸如a-Si:C:O和a-Si:O:F或者无机材料诸如硅氮化物和硅氧化物形成。
钝化层180具有多个分别露出输出电极175和数据线171的端部的接触孔185和182。钝化层180和中间绝缘层160还可具有多个露出栅极线121的端部的接触孔(未示出)。
多个像素电极190和多个辅助接触82形成在钝化层180上，像素电极190和辅助接触82优选地至少包括透明导体诸如ITO或IZO和不透明的反射导体诸如Al或Ag之一。
像素电极190通过接触孔185物理且电连接到输出电极175，以使像素电极190通过输出电极175接收来自漏区155的数据电压。
辅助接触82通过接触孔182连接到数据线171的端部。辅助接触82保护端部179并补充端部179到外部器件的粘着。
被供给数据电压的像素电极190和在上面板(未示出)上的公共电极(未示出)协作产生电场，该电场决定液晶层(未示出)中的液晶分子的取向。
在液晶显示器中，像素电极190和公共电极形成液晶电容器，该液晶电容器在TFT截止后存储所施加的电压。设置与所述液晶电容器并联的称为“存储电容器”的另一电容器来提高电压存储容量。通过将像素电极190与存储电极133以及存储电极线131叠置来实现存储电容器。根据所需的存储电容的量可省略存储电极133。
像素电极190可有选择地与栅极线121和数据线171叠置以增大开口率。
现在将参见图4至图12B以及图1至图3描述根据本发明实施例的在图1至图3中示出的TFT阵列面板的制造方法。
图4是根据本发明实施例的在图1至图3中示出的TFT阵列面板在其第一制造步骤中的剖视图。图5示意性示出了根据本发明实施例的在SLS工艺中穿过具有切口的掩模的激光光束的照度。图6是根据本发明实施例的结晶掩模的示意图。图7是示出了根据本发明实施例的用于将非晶硅结晶成多晶硅的SLS工艺的示意图。图8A是TFT阵列面板在图4中示出的步骤的下一步骤中的布局图。图8B是图8A中示出的TFT阵列面板沿线VIIIB-VIIIB’和线VIIIB’-VIIIB”截取的剖视图。图8C是示出了在图8A中示出的TFT阵列面板的多个像素中的半导体岛的位置和设置在半导体岛上的突起的数目的布局图。图9A是TFT阵列面板在图8A中示出的步骤的下一步骤中的布局图。图9B是图9A中示出的TFT阵列面板沿线IXB-IXB’和线IXB’-IXB”截取的剖视图。图10是TFT阵列面板在图9B中示出的步骤的下一步骤中的剖视图。图11A是TFT阵列面板在图10中示出的步骤的下一步骤中的布局图。图11B是图11A中示出的TFT阵列面板沿线XIB-XIB’和线XIB’-XIB”截取的剖视图。图12A是TFT阵列面板在图11A中示出的步骤的下一步骤中的布局图。图12B是图12A中示出的TFT阵列面板沿线XIIB-XIIB’和线XIIB’-XIIB”截取的剖视图。
参见图4，阻挡层111形成在绝缘基板110上，优选地由非晶硅制成的半导体层150通过CVD(化学气相沉积)沉积在阻挡层111上。
然后通过连续侧向结晶使半导体层150结晶。
将参见图5和图6详细描述连续侧向结晶工艺。
如图5和图6所示，在SLS工艺中，激光束通过具有多个以切口形式的透射区域T的掩模MP照射在半导体层150上，半导体层150由非晶硅制成并形成在绝缘基板110上。然后，在半导体层150与透射区域T相对的被激光束照射的多个局部区中的非晶硅完全熔化，以使多个液相区L形成在半导体层150的区域中。
如图6所示，掩模MP包括多个切口列T1和T2，切口列T1和T2中的每个切口在横向方向上延伸。在每列中的切口T1和T2以预定的间距排列，在相邻的两列中的切口T1和T2偏移大约半个间距。在一列中的切口T1或T2的横边的延长穿过在相邻列中的切口T2或T1。
多晶硅的晶粒沿垂直于暴露于激光束的液相区L和未暴露于激光束的固相区之间的边界表面的方向从所述边界表面生长。当晶粒在液相区L的中心相遇时，晶粒停止生长，且在晶粒停止生长的位置上形成多个突起。
参见图7，在激光束通过掩模照射(称为发射)之后，图5中示出的SLS工艺将基板在横向方向(例如，x方向)上相对于掩模MP移动列的宽度。由于切口T1和T2在x方向上延长，所以晶粒在y方向上生长切口T1和T2的宽度以使半导体层150结晶。
接着，如图8A和图8B所示，通过照相平板印刷术蚀刻半导体层150以形成多个半导体岛151。半导体岛151横向方向上的长度X是突起P之间的距离S的倍数。换句话说，X＝SN，这里N是整数。因此，所有的半导体岛151具有相同数目的突起P，如图8C所示。
在图8C中，例如，半导体岛151以矩形形状示出，十二(12)个突起P以间隔S设置在半导体岛151上。当半导体岛151的边缘与突起P叠置时，半导体岛151包括两个与半导体岛151的边缘叠置的半个突起P。因此，半导体岛151包括通过将十一(11)个突起P与两个半个突起P相加而得的十二(12)个整突起P。
如上所述，所有的半导体岛151具有相同数目的突起P以使在整个像素中薄膜晶体管的特性是一致的，从而提高显示装置的显示质量。
接着，参见图9A和图9B，栅绝缘层140通过CVD(化学气相沉积)沉积在基板110上，栅导体膜形成在栅绝缘层140上。光刻胶(PR)形成在栅导体膜上，利用光刻胶PR作为蚀刻掩模使栅导体膜图案化，以形成包括多个栅极线121和多个存储电极线131的多个栅导体，栅极线121包括栅极124a，存储电极线131包括多个储存电极133。栅导体膜相对于光刻胶PR过蚀刻。过蚀刻导致栅导体121、131的边缘位于光刻胶PR的边缘之内。
接着，通过PECVD或等离子体感光剂以大约3-40ev的低能量将高浓度的N型或P型杂质引入到半导体岛151中，以使半导体岛151设置在光刻胶PR下面的区域不被掺杂，且半导体岛151剩下的区域被重掺杂，从而形成源区153、漏区155以及中间区1535。
参见图10，去掉光刻胶PR，通过使用扫描设备或离子束设备以高能量将低浓度的N型或P型杂质注入到半导体岛151中，以使半导体岛151设置在栅导体121、131下面的区域不被掺杂，且半导体岛151剩下的区域被重掺杂，从而形成轻掺杂区152a以及沟道区154a。为了形成轻掺杂区152a，除了光刻胶还可利用具有不同蚀刻率的多层或形成在栅电极124a的侧面上隔离物。
参见图11A和图11B，中间绝缘层160被沉积，并和栅绝缘层140一起被图案化以形成露出源区153和漏区155的多个接触孔163和165。
接着，包括多个数据线171和多个漏电极175的多个数据导体形成在中间绝缘层160上。多个数据线171包括多个输入电极173。
参见图12A和图12B，钝化层180被沉积并被图案化以形成露出输出电极175和数据线171的端部179的多个接触孔185和182。
参见图1和图3，多个像素电极190和多个辅助接触182形成在钝化层180上。
上面的描述可适用于其它平板显示装置，例如OLED。
图13是根据本发明实施例的用于OLED显示器的TFT阵列面板的布局图。图14和图15是图13中示出的TFT阵列面板分别沿线XIV-XIV’和线XV-XV’截取的剖视图。图16是示出了在图13中示出的用于OLED显示器的TFT阵列面板的多个像素中的半导体岛的位置和设置在半导体岛上的突起的数目的布局图。
优选地含有硅氧化物或硅氮化物的阻挡层111形成在优选地含有透明玻璃的绝缘基板110上。阻挡层111可具有双层结构。
优选地含有多晶硅的多个半导体岛151a和151b形成在阻挡层111上。每个半导体岛151a和151b包括多个含有N型或P型导电杂质的非本征区以及至少一个几乎不含导电杂质的本征区。
对于用于开关TFT的半导体岛151a，非本征区包括以N型杂质掺杂且彼此分隔开的第一源区153a、中间区1535和第一漏区155a，本征区包括设置在非本征区153a、1535和155a之间的例如一对(第一)沟道区154a1和154a2。
对于用于驱动TFT的半导体岛151b，非本征区包括以P型杂质掺杂且彼此分隔开的第二源区153b和第二漏区155b，本征区包括设置在第二源区153b和第二漏区155b之间的沟道区154b。第二源区153b延伸以形成存储区157。
非本征区还可包括设置在沟道区154a1、154a2、154b和源、漏区153a、155a、153b、155b之间的轻掺杂区(未示出)。轻掺杂区可用基本不含杂质的抵消区(offset region)代替。
可选择地，根据驱动条件，第一半导体岛151a的非本征区153a和155a以P型杂质掺杂，而第二半导体岛151b的非本征区153b和155b以N型杂质掺杂。导电杂质包括P型杂质诸如硼(B)、镓(Ga)和N型杂质诸如磷(P)、砷(As)。
半导体岛151a和151b可由非晶硅制成。在这种情况下，存在无杂质区域，并且用于改善半导体岛151a、151b与其它金属层之间接触特性的欧姆接触可形成在半导体岛151a、151b上。
与上面描述的长度X相似，在半导体岛151a和151b的横向方向上的长度X1和X2是突起P之间的距离S的倍数。例如，在半导体岛151a和151b的横向方向上的长度X1和X2为S×12和S×10，如图16所示。
优选地含有硅氧化物或硅氮化物的栅绝缘层140形成在在半导体岛151a、151b和阻挡层111上。
包括多个栅极线121的多个栅导体形成在栅绝缘层140上。多个栅极线121包括多个第一栅电极124a对和多个第二栅电极124b。
用于传输栅信号的栅极线121基本上在横向方向上延伸，每对第一栅电极124a从栅极线121向上突起且与第一半导体岛151a交叉以使第一栅电极124a对与第一沟道区154a1、154a2对叠置。每个栅极线121可包括用来与不同层或外部驱动电路接触的具有大的面积的扩展了的端部。栅极线121可直接连接到用于产生栅信号的栅驱动电路，栅驱动电路可集成在基板110上。
第二栅电极124b与栅极线121分隔开且与第二半导体岛151b交叉以使第二栅电极124b与第二沟道区154b叠置。第二栅电极124b延伸以形成存储电极127，存储电极127与第二半导体岛151b的存储电极区157叠置以形成存储电容器。
栅导体121及124b优选地含有低阻材料，低阻材料包括例如含Al金属诸如Al和Al合金(例如，Al-Nd)、含Ag金属诸如Ag和Ag合金和/或含Cu金属诸如Cu和Cu合金。栅导体121、124b可具有包括双膜的多层结构，所述双膜具有不同的物理特性。所述双膜之一优选地含有用于减小栅导体121、124b中信号延迟或电压降的低阻金属，低阻金属包括例如含Al金属、含Ag金属和/或含Cu金属。另一膜优选地含有诸如Cr、Mo、Mo合金、Ta和/或Ti的材料，这些材料具有良好的物理特性、化学特性以及与其它材料诸如氧化铟锡(ITO)和氧化铟锌(IZO)的电接触特性。所述双膜的联合示例为下Cr膜和上Al-Nd膜以及下Al膜和上Mo膜。
栅导体121、124b的侧面相对于基板110的表面倾斜，其倾角在大约30度至大约80度的范围内。
中间绝缘层160形成在栅导体121、124b上。中间绝缘层160优选地由具有良好的平坦度特性的光敏有机材料、通过等离子体增强化学气相沉积(PECVD)形成的低介电绝缘材料诸如a-Si:C:O和a-Si:O:F或者无机材料诸如硅氮化物和硅氧化物组成。
中间绝缘层160具有露出第二栅电极124b的多个接触孔164。此外，中间绝缘层160和栅绝缘层140具有分别露出源区153a、153b和漏区155a、155b的多个接触孔163a、163b、165a、165b。
包括多个数据线171、多个驱动电压线172和多个第一漏电极175a、第二漏电极175b的多个数据导体形成在中间绝缘层160上。
用于传输数据信号的数据线171基本上在纵向方向上延伸，且与栅极线121相交叉。每个数据线171包括多个通过接触孔163a连接到第一源区153a的第一源电极173a。每个数据线171可包括用来与不同层或外部驱动电路接触的具有大的面积的扩展了的端部。数据线171可直接连接到用于产生栅信号的数据驱动电路，数据驱动电路可集成在基板110上。
用于为驱动TFT传输驱动电压的驱动电压线172基本上在纵向方向上延伸，且与栅极线121相交叉。每个电压传输线172包括多个通过接触孔163b连接到第二源区153b的第二源电极173b。驱动电压线172与存储电极127叠置，且可彼此连接。
第一漏电极175a与数据线171及驱动电压线172分隔开并通过接触孔165a连接到第一漏区155a，通过接触孔164连接到第二栅电极124b。
第二漏电极175b与数据线171及驱动电压线172分隔开并通过接触孔165b连接到第二漏区155b。
数据导体171、172、175a和175b优选地由难熔金属组成，难熔金属包括例如Cr、Mo、Ti、Ta和/或这些金属的合金。数据导体可具有多层结构，该多层结构优选地包括低阻膜和接触膜。所述多层结构的示例为包括下Cr膜和上Al(合金)膜的双层结构、下Mo(合金)膜和上Al(合金)膜的双层结构以及下Mo膜、中Al膜和上Mo膜的三层结构。
与栅导体121、124b相似，数据导体171、172、175a和175b具有倾斜的边缘轮廓，其倾角范围为大约30度到大约80度。
钝化层180形成在数据导体171、172、175a和175b上。钝化层180也优选地含有有机材料、低介电绝缘材料或无机材料。
钝化层180具有多个露出第二漏电极175b的接触孔185。钝化层180还可具有多个露出数据线171的端部和钝化层180的接触孔(未示出)。中间绝缘层160可具有多个露出栅极线121的端部的接触孔(未示出)。
多个像素电极190形成在钝化层180上。
像素电极190用作发光元件的阳极且通过接触孔185连接到第二漏电极175b。像素电极190优选地含有透明导体诸如ITO或IZO。然而，像素电极可含有不透明反射导体诸如Al、Ag、Ca、Ba和/或Mg。
多个辅助接触或连接构件(未示出)也可形成在钝化层180上以使所述多个辅助接触或连接构件连接到栅极线121和/或数据线171的露出的端部。
用于分隔OLED的像素的分隔体360形成在钝化层180和像素电极190上。分隔体360围绕像素电极190以限定将填充有机发光材料的开口。分隔体360优选地由有机或无机绝缘材料组成。例如，分隔体360优选地由含有黑树脂的光敏有机材料组成。分隔体360可起挡光构件的作用，并且可简化制造工艺。
多个发光构件370形成在像素电极190上且设置在由分隔体360限定的开口中。发光构件370优选地由发原色光诸如红、绿和蓝光的有机材料组成。红、绿和蓝发光构件370以预定的间隔排列。
公共电极270形成在发光构件370和分隔体360上。公共电极270被供给公共电压Vcom。
公共电极270优选地含有反射材料诸如Ba、Ca、Ma、Al、Ag或这些金属的合金或者优选地含有透明材料诸如ITO、IZO。
在上述OLED中，第一半导体岛151a、连接到栅极线121的第一栅电极124a、连接到数据线171的第一源电极153a、第一漏电极155a形成开关TFTQs。此外，第二半导体岛151b、连接到第一漏电极155a的第二栅电极124b、连接到电压传输线172的第二源电极153b、连接到像素电极190的第二漏电极155b形成驱动TFT Qd。此外，连接到第一漏区155a的存储区157和通过第二源电极153b连接到电压传输线172的存储电极127形成存储电容器Cst。由于栅电极124a、124b设置在半导体151a、151b上，所以在图13至图15中示出的TFT Qs、Qd称为“顶栅TFT”。
开关TFT Qs响应来自栅极线121的栅信号传输来自数据线171的数据信号。在收到数据信号时，驱动TFT Qd驱动具有一定幅度的电流，电流的幅度取决于第二控制电极124b和第二漏电极175b之间的电压差.。栅电极124b和第二源电极173b之间的电压差存储在存储电容器Cst中且在开关TFTQs截止后保持。发光二极管发射具有一定强度的光，光的强度取决于由驱动TFT Qd驱动的电流.。从发光二极管发射的发射的单原色光被三维地相加，从而显示图像。
半导体岛的长度是至少两个突起之间的距离的倍数。每个半导体具有相同数目的突起，以使薄膜晶体管的特性在整个像素中一致，从而提高显示装置的显示质量。
虽然这里已经参照附图描述了本发明的示例性实施例，但是应该理解，本发明不限于那些具体的实施例，在不脱离本发明的精神和范围的情况下，本领域普通技术人员可对其作出各种其它的变化和修改。所有这些变化和修改包括在如权利要求所限定的本发明的范围内。

Claims (18)

1、一种薄膜晶体管阵列面板，包括：
基板；
多个半导体岛，形成在所述基板上，所述多个半导体岛中的每个包括多个第一非本征区、多个第二非本征区和多个本征区；
栅绝缘层，覆盖所述半导体岛；
多个栅极线，形成在所述栅绝缘层上且包括多个与所述本征区叠置的栅电极；
多个数据线，形成在所述栅绝缘层上且连接到所述多个第一非本征区；
多个像素电极，连接到所述多个第二非本征区，
其中，多个突起形成在半导体岛的表面上且半导体岛的长度等于所述多个突起的至少两个突起之间的距离的整数倍。
2、如权利要求1所述的薄膜晶体管阵列面板，其中，所述多个突起垂直于所述半导体岛的长度方向延伸。
3、如权利要求1所述的薄膜晶体管阵列面板，其中，所述突起以均匀的间隔分隔开。
4、如权利要求1所述的薄膜晶体管阵列面板，其中，通过连续侧向结晶使所述半导体岛结晶。
5、如权利要求1所述的薄膜晶体管阵列面板，其中，形成在每个半导体岛上的所述突起的数目相同。
6、如权利要求1所述的薄膜晶体管阵列面板，还包括：
多个存储电极线，平行于所述栅极线形成。
7、如权利要求1所述的薄膜晶体管阵列面板，还包括：
阻挡层，形成在所述基板和所述半导体岛之间。
8、如权利要求1所述的薄膜晶体管阵列面板，还包括：
钝化层，形成在所述多个像素电极和所述多个栅极线、数据线之间。
9、如权利要求8所述的薄膜晶体管阵列面板，还包括：
中间绝缘层，形成在所述多个栅极线和所述多个数据线之间；
多个输出电极，形成在所述钝化层和所述中间绝缘层之间，且将所述多个像素电极连接到所述多个第二非本征区。
10、如权利要求9所述的薄膜晶体管阵列面板，其中，所述多个第二非本征区包括多个漏区。
11、如权利要求1所述的薄膜晶体管阵列面板，还包括：
多个分隔体，形成在所述多个像素电极上；
多个发光构件，形成在所述多个像素电极上且设置在由所述多个分隔体限定的开口中。
12、一种薄膜晶体管阵列面板，包括：
基板；
多个半导体岛，形成在所述基板上，所述多个半导体岛中的每个包括多个第一非本征区、多个第二非本征区和多个本征区；
多个栅极线，形成在所述基板上且包括多个与所述本征区叠置的栅电极；
多个数据线，形成在所述基板上且连接到所述多个第一非本征区；
多个像素电极，连接到所述多个第二非本征区，
其中，多个突起形成在半导体岛的表面上且半导体岛的长度等于所述多个突起的至少两个突起之间的距离的整数倍。
13、如权利要求12所述的薄膜晶体管阵列面板，其中，所述多个突起垂直于所述半导体岛的长度方向延伸。
14、如权利要求12所述的薄膜晶体管阵列面板，其中，所述突起以均匀的间隔分隔开。
15、如权利要求12所述的薄膜晶体管阵列面板，其中，通过连续侧向结晶使所述半导体岛结晶。
16、如权利要求12所述的薄膜晶体管阵列面板，其中，形成在每个半导体岛上的所述突起的数目相同。
17、如权利要求12所述的薄膜晶体管阵列面板，还包括：
阻挡层，形成在所述基板和所述半导体岛之间。
18、如权利要求12所述的薄膜晶体管阵列面板，还包括：
多个分隔体，形成在所述多个像素电极上；
多个发光构件，形成在所述多个像素电极上且设置在由所述多个分隔体限定的开口中。
CNB200510132007XA 2004-12-20 2005-12-16 薄膜晶体管阵列面板 Expired - Fee Related CN100474085C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020040109052 2004-12-20
KR1020040109052A KR20060070345A (ko) 2004-12-20 2004-12-20 박막 트랜지스터 표시판

Publications (2)

Publication Number Publication Date
CN1794069A CN1794069A (zh) 2006-06-28
CN100474085C true CN100474085C (zh) 2009-04-01

Family

ID=36594544

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB200510132007XA Expired - Fee Related CN100474085C (zh) 2004-12-20 2005-12-16 薄膜晶体管阵列面板

Country Status (5)

Country Link
US (1) US8106409B2 (zh)
JP (1) JP2006178449A (zh)
KR (1) KR20060070345A (zh)
CN (1) CN100474085C (zh)
TW (1) TW200637009A (zh)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060157711A1 (en) * 2005-01-19 2006-07-20 Samsung Electronics Co., Ltd. Thin film transistor array panel
KR20070031620A (ko) 2005-09-15 2007-03-20 삼성전자주식회사 액정 표시 장치
KR101358827B1 (ko) * 2006-07-24 2014-02-06 삼성디스플레이 주식회사 액정 표시 장치
KR101094285B1 (ko) * 2009-12-04 2011-12-19 삼성모바일디스플레이주식회사 박막트랜지스터 및 이를 포함하는 표시장치
KR101100959B1 (ko) * 2010-03-10 2011-12-29 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를 구비하는 표시 장치
KR101666661B1 (ko) * 2010-08-26 2016-10-17 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 평판 표시 장치
KR101984309B1 (ko) * 2010-12-20 2019-05-30 가부시키가이샤 재팬 디스프레이 화소 구조, 표시 장치, 및 전자 기기
US9224759B2 (en) 2010-12-20 2015-12-29 Japan Display Inc. Pixel array substrate structure, method of manufacturing pixel array substrate structure, display device, and electronic apparatus
US8830436B2 (en) * 2010-12-24 2014-09-09 Japan Display West Inc. Pixel structure, display device, and electronic apparatus
JP5725337B2 (ja) * 2011-03-24 2015-05-27 ソニー株式会社 表示装置、表示装置の製造方法および電子機器
KR102048941B1 (ko) 2013-04-12 2020-01-09 삼성디스플레이 주식회사 가요성 기판 및 그 제조 방법, 유기 발광 표시 장치

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08201846A (ja) * 1995-01-25 1996-08-09 Matsushita Electric Ind Co Ltd レーザーアニール法及び液晶表示装置
JP3317482B2 (ja) 1996-11-26 2002-08-26 シャープ株式会社 半導体装置及びその製造方法
US5981974A (en) * 1996-09-30 1999-11-09 Sharp Kabushiki Kaisha Semiconductor device and method for fabricating the same
KR100296109B1 (ko) * 1998-06-09 2001-10-26 구본준, 론 위라하디락사 박막트랜지스터제조방법
KR100319206B1 (ko) * 1998-10-20 2002-01-10 윤종용 박막트랜지스터 제조방법과 이에 의해 제조된 기판 및 박막트랜지스터
JP4398015B2 (ja) 1999-08-09 2010-01-13 シャープ株式会社 液晶表示装置及びその製造方法
JP4127466B2 (ja) 2000-07-31 2008-07-30 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6613620B2 (en) 2000-07-31 2003-09-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the same
WO2003018882A1 (en) * 2001-08-27 2003-03-06 The Trustees Of Columbia University In The City Of New York Improved polycrystalline tft uniformity through microstructure mis-alignment
KR100796794B1 (ko) 2001-10-17 2008-01-22 삼성전자주식회사 다결정 규소 박막 트랜지스터 기판 및 그 제조 방법
JP4003471B2 (ja) * 2002-02-12 2007-11-07 セイコーエプソン株式会社 電気光学装置、電子機器、および電気光学装置の製造方法
JP4583004B2 (ja) 2003-05-21 2010-11-17 株式会社 日立ディスプレイズ アクティブ・マトリクス基板の製造方法
US7358165B2 (en) * 2003-07-31 2008-04-15 Semiconductor Energy Laboratory Co., Ltd Semiconductor device and method for manufacturing semiconductor device
US20050062052A1 (en) * 2003-09-23 2005-03-24 Fu-Hsiang Yang Panel of organic electroluminescent display
KR100997971B1 (ko) * 2003-11-19 2010-12-02 삼성전자주식회사 결정화용 마스크, 이를 이용한 결정화 방법 및 이를포함하는 박막 트랜지스터 표시판의 제조 방법
KR100984359B1 (ko) * 2003-11-20 2010-09-30 삼성전자주식회사 박막 트랜지스터 표시판
KR100737535B1 (ko) * 2003-12-29 2007-07-10 비오이 하이디스 테크놀로지 주식회사 다결정실리콘막 형성방법
KR101230299B1 (ko) * 2005-01-07 2013-02-07 삼성디스플레이 주식회사 박막 트랜지스터 표시판
US20060157711A1 (en) * 2005-01-19 2006-07-20 Samsung Electronics Co., Ltd. Thin film transistor array panel

Also Published As

Publication number Publication date
CN1794069A (zh) 2006-06-28
TW200637009A (en) 2006-10-16
KR20060070345A (ko) 2006-06-23
JP2006178449A (ja) 2006-07-06
US8106409B2 (en) 2012-01-31
US20060131585A1 (en) 2006-06-22

Similar Documents

Publication Publication Date Title
CN100474085C (zh) 薄膜晶体管阵列面板
US7812895B2 (en) Thin film transistor (TFT) array panel with TFTs having varying leakage currents
US6894432B2 (en) Light emitting device and production method thereof
KR101383712B1 (ko) 유기 발광 표시 장치 및 그 제조 방법
US20060157711A1 (en) Thin film transistor array panel
CN105280137A (zh) 有机发光显示器及其制造方法
KR20060087740A (ko) 유기 발광 표시 장치용 박막 트랜지스터 표시판
CN100568447C (zh) 结晶用掩模、结晶方法及包括该结晶方法的制造薄膜晶体管阵列面板的方法
KR101094285B1 (ko) 박막트랜지스터 및 이를 포함하는 표시장치
CN102214697B (zh) 薄膜晶体管、薄膜晶体管的制造方法及显示装置
EP1970957A2 (en) Thin film transistor, an organic light emitting device including the same, and a manufacturing method thereof
KR20060084489A (ko) 박막 트랜지스터 표시판
US7622739B2 (en) Thin film transistor for flat panel display and method of fabricating the same
KR100592264B1 (ko) 박막 트랜지스터와, 이의 제조 방법과, 이를 구비한 평판표시 장치
EP1944804B1 (en) Organic light emitting device and manufacturing method thereof
KR20060084588A (ko) 박막 트랜지스터 표시판
KR20120015675A (ko) 유기전계발광표시장치
KR20060089833A (ko) 결정화용 마스크, 그를 이용하여 형성한 박막 트랜지스터표시판 및 그의 형성 방법
CN101212851A (zh) 有机发光装置及其制造方法
KR20060084490A (ko) 결정화용 마스크 및 그를 이용한 박막 트랜지스터 표시판
KR100430234B1 (ko) 유기 전계발광 표시장치의 박막 트랜지스터 형성방법
KR101209052B1 (ko) 박막 트랜지스터 및 박막 트랜지스터 표시판의 제조 방법
JP2012019117A (ja) トランジスタ構造体、トランジスタ構造体の製造方法及び発光装置
KR20070091791A (ko) 마스크, 이를 이용한 폴리 실리콘 박막의 제조 방법 및박막 트랜지스터 기판의 제조 방법
KR20060084488A (ko) 박막 트랜지스터 표시판 및 그의 제조 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: SAMSUNG DISPLAY CO., LTD.

Free format text: FORMER OWNER: SAMSUNG ELECTRONICS CO., LTD.

Effective date: 20121226

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20121226

Address after: South Korea Gyeonggi Do Yongin

Patentee after: Samsung Display Co.,Ltd.

Address before: Gyeonggi Do, South Korea

Patentee before: Samsung Electronics Co.,Ltd.

CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20090401

Termination date: 20201216

CF01 Termination of patent right due to non-payment of annual fee