JP2009267281A - 半導体装置およびその製造方法 - Google Patents

Abstract

【課題】微結晶半導体膜下部に微結晶を形成可能な半導体装置の製造方法を提供することを目的とする。
【解決手段】本発明に係る半導体装置は、（ａ）ガラス基板１０上にゲート電極２０を形成する工程と、（ｂ）ガラス基板１０上およびゲート電極２０上にゲート絶縁膜３０を形成する工程と、（ｃ）ゲート絶縁膜３０上に非晶質シリコン膜４０を成膜する工程とを備える。そして、（ｄ）非晶質シリコン膜４０にパルスレーザ光５０を照射し、当該非晶質シリコン膜４０を結晶化した微結晶シリコン膜４１を形成する工程と、（ｅ）ゲート電極２０上側の微結晶半導体膜４１以外の微結晶半導体膜４１を除去する工程とを備える。そして、（ｆ）工程（ｅ）の後、ゲート電極２０上側の微結晶半導体膜４１と電気的に接続するソース電極７１，ドレイン電極７２を形成する工程を備える。
【選択図】図１

Description

本発明は、半導体装置に関し、特に、微結晶半導体薄膜を用いた半導体装置およびその製造方法に関する発明である。

従来の一般的な薄型パネルの一つである液晶表示装置（ＬＣＤ：Liquid Crystal Display）は、低消費電力や小型軽量といったメリットを生かしてパーソナルコンピュータのモニタや、携帯情報端末機器のモニタなどに広く用いられている。また、近年では、ＴＶ用途としても広く用いられ、従来のブラウン管にとって代わろうとしている。さらに、ＥＬ（Electro-Luminescence）素子のような発光体を画素表示部に用いた電界発光型ＥＬ表示装置も、次世代の薄型パネル用デバイスとして用いられるようになってきている。この電界発光型ＥＬ表示装置では、ＬＣＤにはない特徴（自発光型、広視野角、高コントラスト、高速応答等）があり、ＬＣＤで問題となる視野角、コントラストの制限や、動画への高速応答の困難性といった問題点をクリアしている。

これら表示装置には薄膜トランジスタ（以下、ＴＦＴ（Thin Film Transistor）と記すこともある）が用いられており、そのＴＦＴの構造としては、半導体膜を用いたＭＯＳ構造が多用される。ＴＦＴには、逆スタガ型（ボトムゲート型）や、トップゲート型といった構造があり、ＴＦＴの半導体膜には、非晶質半導体膜や、多結晶半導体膜が用いられる。特許文献１には、非晶質半導体膜を用いたＴＦＴが記載されている。この特許文献１には、その非晶質半導体膜の上にゲート絶縁膜、ゲート電極が形成されたトップゲート型ＴＦＴが示されている。

非晶質半導体膜、多結晶半導体膜のうち、小型の表示パネルにおいては、表示領域の開口率を上げる、解像度を上げる、ゲートドライバなどの周辺駆動回路もＴＦＴで作成する必要があるという点で、多結晶半導体膜を使用することが多い。多結晶半導体膜の作成方法としては、特許文献２に記載のトップゲート型ＴＦＴのように、下地膜として形成された酸化珪素膜等の上層に非晶質半導体膜を形成した後、レーザ光を照射することにより、非晶質半導体膜を多結晶化し、ゲート絶縁膜、ゲート電極を形成する方法が知られている。

非晶質半導体膜にレーザ光を照射して形成される多結晶半導体膜では、約０．２〜１．０μｍ程度のランダムな大きさを有する結晶が配列した構造をとり、チャネル内に存在する結晶粒のサイズや数により、トランジスタ特性が左右される。そのため、多結晶半導体膜を用いたＴＦＴを複数形成した場合、ランダムな結晶粒サイズが、トランジスタ特性のばらつきの要因となる。このようなばらつきを有するトランジスタを、画素内や周辺駆動回路に使用した場合、各画素に書き込む電圧や電流にばらつきが発生し、これが表示ムラとなって視認され、表示特性が低下する。

そこで、結晶粒サイズがランダムとなる多結晶半導体膜に代わって、結晶粒サイズが均一であり、トランジスタ特性ばらつきを低減可能な微結晶半導体膜を使用する研究がなされ、近年、実用されるようになってきている。微結晶半導体膜を用いてＴＦＴを作成した場合には、チャネル内に存在する結晶粒のサイズや数を均一にすることが可能となる。そのため、ドレイン電流（オン電流）は、多結晶シリコンなどの多結晶半導体膜を使用したＴＦＴより小さくなるものの、トランジスタ特性のばらつきを低減することができると考えられる。

微結晶半導体膜の作成方法としては、特許文献３に記載の発明のように、プラズマＣＶＤ（Chemical Vapor Deposition）法により堆積する方法が知られている。ＣＶＤ法により微結晶半導体膜を作成した後、微結晶半導体膜上に、例えば、酸化珪素等からなるゲート絶縁膜を形成し、ゲート電極を形成する。その後、ゲート絶縁膜を介して微結晶半導体膜に不純物、例えば、リンやボロンを導入することにより、ソースドレイン領域を形成する。それから、ゲート電極とゲート絶縁膜とを覆うように層間絶縁膜を形成した後、ソースドレイン領域に到達し、層間絶縁膜とゲート絶縁膜とを開口してなるコンタクト孔を形成する。ソースドレイン領域上および層間絶縁膜上に金属膜を形成し、パターニングして、ソースドレイン電極を形成することによりトップゲート型ＴＦＴを形成する。その後、ドレイン電極に、画素電極や自発光素子を接続するように形成する。

しかしながら、上述のようなトップゲート型ＴＦＴは、ボトムゲート型ＴＦＴより製造工程が多く、製造コストが高いという欠点がある。そこで、微結晶半導体膜を使用したボトムゲート型ＴＦＴが開発されている。特許文献４には、微結晶半導体膜を有するボトムゲート型ＴＦＴを製造する方法が記載されている。具体的には、基板上にゲート電極を形成した後、例えば、窒化珪素からなるゲート絶縁膜の上に、微結晶半導体膜をＣＶＤ法により形成する。そして、微結晶半導体膜、ｎ型非晶質半導体膜、ソースドレイン電極をパターニングすることでＴＦＴを形成する。この微結晶ボトムゲート型ＴＦＴは、従来のボトムゲート型ＴＦＴのうち、非晶質半導体膜を微結晶半導体膜に置き換えただけの構造である。そのため、微結晶ボトムゲート型ＴＦＴの製造工程は、非晶質ボトムゲート型ＴＦＴの製造工程とほぼ同じであり、非晶質ボトムゲート型ＴＦＴの既存の製造工場を改造無しに使用できる利点がある。

特開２００５−２５９３７１号公報 特開２００３−１７５０５号公報 特開平８−９７４３６号公報 特開２００１−２１７４２４号公報

しかしながら、プラズマＣＶＤ法により形成した従来の微結晶半導体膜では、微結晶半導体膜上部では、微結晶、もしくは、微結晶と非晶質との混在状態であるが、微結晶半導体膜下部では、微結晶ではなく、非晶質しか存在しない。そのため、従来の微結晶ボトムゲート型ＴＦＴでは、ゲート絶縁膜近傍においてチャネルが形成される微結晶半導体膜下部に微結晶が存在しないため、トランジスタ特性が向上せず、ゲートドライバなどの周辺駆動回路が正常に動作しないという問題があった。

本発明は、上記のような問題点を解決するためになされたものであり、微結晶半導体膜下部に微結晶を形成可能な半導体装置の製造方法を提供することを目的とする。

本発明に係る半導体装置の製造方法は、（ａ）基板上にゲート電極を形成する工程と、（ｂ）前記基板上および前記ゲート電極上にゲート絶縁膜を形成する工程と、（ｃ）前記ゲート絶縁膜上に非晶質半導体膜を成膜する工程とを備える。そして、（ｄ）前記非晶質半導体膜にパルスレーザ光を照射し、当該非晶質半導体膜を結晶化した微結晶半導体膜を形成する工程と、（ｅ）前記ゲート電極上側の前記微結晶半導体膜以外の前記微結晶半導体膜を除去する工程とを備える。そして、（ｆ）前記工程（ｅ）の後、前記ゲート電極上側の前記微結晶半導体膜と電気的に接続する第１，第２の電極を形成する工程を備える。

本発明の半導体装置の製造方法によれば、非晶質半導体膜にＹＡＧレーザ光の第２高調波のパルスレーザ光を照射することにより、非晶質半導体膜を結晶化し、微結晶半導体膜を形成する。これにより、微結晶半導体膜下部に微結晶を形成することができるため、半導体装置のトランジスタ特性を向上させるとともに、ばらつきを小さくすることができる。

＜実施の形態１＞
本実施の形態に係る半導体装置は、例えば、基板上に形成される薄膜トランジスタ（以下、ＴＦＴと記すこともある）であるものとする。図１は、本実施の形態に係るＴＦＴの構成を示す断面図であり、図２〜図８は、本実施の形態に係るＴＦＴの製造方法を示す工程別の断面図である。図１に示すように、ＴＦＴは、ガラス基板１０と、ゲート電極２０と、ゲート絶縁膜３０と、微結晶シリコン膜４１と、アモルファスシリコン（以下、ａ−Ｓｉと記すこともある）膜６０と、ソース電極７１と、ドレイン電極７２と、絶縁膜８０と、層間絶縁膜９０と、画素ドレインコンタクト導電部１１０とを備える。

ゲート電極２０は、基板であるガラス基板１０上に形成される。ゲート絶縁膜３０は、ゲート電極２０上およびガラス基板１０上に形成される。微結晶半導体膜である微結晶シリコン膜４１は、ゲート電極２０上側のゲート絶縁膜３０上にのみ形成される。この微結晶シリコン膜４１下部は、結晶化されており、微結晶シリコン膜４１の微結晶粒径は、２０ｎｍ以上３００ｎｍ以下である。第１，第２の電極であるソース電極７１，ドレイン電極７２は、微結晶シリコン膜４１と電気的に接続され、ゲート電極２０を挟んで形成される。このようなボトムゲート型ＴＦＴでは、ゲート絶縁膜３０近傍においてチャネルが形成される微結晶シリコン膜４１下部に微結晶が存在するため、トランジスタ特性のばらつきが小さくなる。

以下、図２〜図８を用いて、本実施の形態に係るＴＦＴの製造方法について説明する。まず、図２に示すように、最初の工程として、光透過性を有する絶縁性の基板上に、スパッタ法を用いて、後にゲート電極２０となる第１の金属膜を形成する。光透過性を有する絶縁性の基板には、例えば、ガラス基板、石英基板が該当し、本実施の形態では、無アルカリガラスからなるガラス基板１０であるものとする。第１の金属膜の材質には、Ａｌ，Ｍｏ，Ｃｒが適しており、本実施の形態では、膜厚２００ｎｍのＡｌ膜を成膜して、第１の金属膜を形成する。図２に示すように、１回目の写真製版工程およびウェットエッチング工程により、第１の金属膜を所定の形状にパターニングしてゲート電極２０を形成する。こうして、本実施の形態では、基板であるガラス基板１０にゲート電極２０を形成する。なお、ゲート電極２０の端面は、テーパ形状とすることが望ましく、本実施の形態では、ガラス基板１０とのテーパ形状の角度を４５°とする。

次に、ガラス基板１０上およびゲート電極２０上にゲート絶縁膜３０を形成する。本実施の形態に係るゲート絶縁膜は、プラズマＣＶＤ法により、窒化シリコン（ＳｉＮ）膜を膜厚４００ｎｍで成膜して形成される。なお、このゲート絶縁膜３０は、ＳｉＮ膜に限るものではなく、酸化シリコン（ＳｉＯ₂）膜でもよいし、ＳｉＮ膜と、ＳｉＯ₂膜との積層構造、例えば、２層構造からなる膜であってもよい。ゲート絶縁膜３０の膜厚は、上記の膜厚に限るものではないが、仮に２００ｎｍ以下にした場合には、後工程のレーザ光照射の際に、非晶質シリコン膜を溶融するのに大きなパワーが必要になる。その結果、レーザ光照射時の電力が増大する、もしくは、大きなパワー密度を得るためにレーザ光の照射面積を減らすとスループットが低下するなどの問題点が生じる。そのため、ゲート絶縁膜３０の膜厚は、２００ｎｍ以上であることが好ましい。

その後、本実施の形態では、ゲート絶縁膜３０上に、例えば、プラズマＣＶＤ法により、非晶質半導体膜である非晶質シリコン膜４０を成膜する。非晶質シリコン膜４０の膜厚は、本実施の形態では、６０〜１５０ｎｍであるものとする。この膜厚は、６０〜８０ｎｍがより好ましく、本実施の形態では、非晶質シリコン膜４０の膜厚は７０ｎｍであるものとする。プラズマＣＶＤ法で成膜した非晶質シリコン膜４０の膜中には、水素が多量に含有されているため、この水素を低減するための処理として、成膜後に高温中でアニールしておくことが好ましい。本実施の形態では、窒素雰囲気の低真空状態で保持したチャンバ内を４００℃に加熱し、上述の工程により非晶質シリコン膜４０を成膜したガラス基板１０を４５分間保持する。このような処理を行っておくことにより、後工程において、非晶質シリコン膜４０にレーザ光を照射しても、その温度上昇に伴う水素の急激な脱離を防ぐことができ、その結果、非晶質シリコン膜４０の表面の荒れを抑制することが可能となる。

次に、非晶質シリコン膜４０表面に形成された自然酸化膜を、例えば、フッ酸などでエッチング除去した後、非晶質シリコン膜４０に対して不活性ガス、例えば、窒素ガスを吹き付けて、非晶質シリコン膜４０の表面から酸素を排除する。それから、図３に示すように、非晶質シリコン膜４０にパルスレーザ光５０を照射する。本実施の形態に係るパルスレーザ光５０は、所定の光学系を通してビーム形状が線状に変換された後に、非晶質シリコン膜４０に照射される。そして、非晶質シリコン膜４０に対して一回の走査を行う。これにより、非晶質シリコン膜４０は溶融し、図４に示すように、非晶質シリコン膜４０下部を結晶化した微結晶シリコン膜４１が形成される。こうして、非晶質シリコン膜４０にパルスレーザ光５０を照射し、当該非晶質シリコン膜４０下部を結晶化した微結晶シリコン膜４１を形成する。

なお、一般に、非晶質シリコン膜４０に照射するレーザ光の波長が短くなると、非晶質シリコン膜４０への侵入長が短くなる。例えば、波長３０８ｎｍのエキシマレーザ光を非晶質シリコン膜４０に照射した場合、侵入長（光強度が１／ｅ（ｅ：自然対数）になる深さ）は１ｎｍである。このように、非晶質シリコン膜４０に照射するレーザ光のパワー密度が低いと、非晶質シリコン膜４０の表面しか溶融されない。そのため、パルスレーザ光５０にエキシマレーザ光を用いると、非晶質シリコン膜４０下部には、微結晶が形成されるが、同箇所には非晶質も残存することになる。その結果、非晶質シリコン膜４０下部に微結晶を形成可能なパワー密度のマージンは、非常に狭いものとなり、事実上、量産化できない。

そこで、本実施の形態に係るパルスレーザ光５０は、ＹＡＧレーザ光の第２高調波（ＹＡＧ−２ω：発振波長５３２ｎｍ）であるものとする。本実施の形態では、パルスレーザ光５０のビーム形状は、例えば、ほぼ４０μｍ×１００ｎｍの線状ビーム形状とし、その照射エネルギーを、例えば、２００ｍＪ／ｃｍ²、走査の送りピッチを、例えば、２μｍとする。

ここで、パルスレーザ光５０がＹＡＧ−２ωである場合に、微結晶シリコン膜４１が形成される原理について説明する。波長５３２ｎｍのレーザ光の非晶質シリコン膜４０への侵入長は、約１μｍ、つまり、約１０００ｎｍである。上述したように、非晶質シリコン膜４０の膜厚は６０〜１５０ｎｍであるため、上述のパルスレーザ光５０は、非晶質シリコン膜４０の下部、つまり、ゲート絶縁膜３０との境界にも透過して到達する。そして、境界に到達したパルスレーザ光５０は、ゲート電極２０で反射された後、再度、非晶質シリコン膜４０に照射される。

このため、ゲート電極２０によって反射するＹＡＧ−２ωは、ゲート電極２０によって反射しないエキシマレーザよりも、ゲート電極２０上側の非晶質シリコン膜４０下部を容易に溶融する。上述したように、本実施の形態では、パルスレーザ光５０がＹＡＧ−２ωであるため、大きなパワー密度のマージンを持って、ゲート電極２０上側に微結晶のみが存在する微結晶シリコン膜４１を形成することができる。また、ゲート電極２０上側の非晶質シリコン膜４０は、それ以外の非晶質シリコン膜４０よりも低いパワー密度のパルスレーザ光５０で溶融することができる。なお、ゲート電極２０上側の非晶質シリコン膜４０は、後工程で除去されるため、全て微結晶シリコン膜４１を形成する必要はない。

さらに、以上のようなＹＡＧ−２ωのパルスレーザ光５０を使用して、微結晶シリコン膜４１を作成した場合に、以下のような重要な課題があることを発明者は見出した。ゲート電極２０（ボトムゲート）の上側に形成した非晶質シリコン膜４０に、パルスレーザ光５０を照射すると、図４に示すように、ゲート電極２０の端部において、微結晶シリコン膜４１の膜厚が一定でなくなる。つまり、ゲート電極２０端部上側の微結晶シリコン膜４１ａの膜厚は薄くなり、ゲート電極２０周囲上側の微結晶シリコン膜４１ｂの膜厚は厚くなる。これら膜厚が異なる微結晶シリコン膜４１ａ，４１ｂを残したまま製造工程を進めると、これらの段差によって、後述する配線の断線や、パターン欠陥の原因になり、製品の歩留を落とすことになる。発明者は、この微結晶シリコン膜４１ａ，４１ｂによる歩留低下という課題を解決するために、以下のような製造方法の発明をした。

まず、図５に示すように、微結晶シリコン膜４１，４１ａ，４１ｂ上に、オーミックコンタクトのためのｎ＋型のａ−Ｓｉ膜６０（以下、ｎ＋ａ−Ｓｉ膜６０、と記すこともある）を、例えば、プラズマＣＶＤ法により厚さ５０ｎｍで堆積する。図示しないが、微結晶シリコン膜４１，４１ａ，４１ｂと、ｎ＋ａ−Ｓｉ膜６０との間に、電気的活性不純物が含まれていないイントリンシックａ−Ｓｉ（以下、ａ−Ｓｉ（ｉ）と記すこともある）膜を、例えば、プラズマＣＶＤ法により厚さ３０〜１５０ｎｍで堆積してもよい。このａ−Ｓｉ（ｉ）膜を設けると、ＴＦＴのリーク電流（ＯＦＦ電流）を抑えることができる。適宜、ａ−Ｓｉ（ｉ）膜の有無、および、その膜厚は、製品に要求される仕様に応じて決定すればよい。

次に、２回目の写真製版工程を行い、その後、エッチング工程を行う。エッチング工程では、例えば、フッ素系ガスを用いて、図６に示すように、ｎ＋ａ−Ｓｉ膜６０と、微結晶シリコン膜４１，４１ａ，４１ｂとをエッチングし、ｎ＋ａ−Ｓｉ膜６０と微結晶シリコン膜４１とをパターニングする。本実施の形態では、ゲート電極２０上側の微結晶シリコン膜４１以外の微結晶シリコン膜４１を除去する。仮に、ゲート電極２０上側の微結晶シリコン膜４１以外の微結晶シリコン膜４１内に、非晶質シリコン膜４０が存在する場合には、その非晶質シリコン膜４０も同時に除去する。これにより、膜厚が変化している微結晶シリコン膜４１ａ，４１ｂを全て除去することができるため、後工程において、配線に断線が発生するのを防ぐことができる。

図７に示すように、ゲート絶縁膜３０上、および、ｎ＋ａ−Ｓｉ膜６０上に、第２の金属膜７０を成膜する。第２の金属膜７０は、例えば、Ｍｏに２．５〜２０重量％のＮｂを添加したＭｏＮｂ合金を、スパッタリング法により、２００ｎｍの膜厚で成膜して形成する。そして、図８に示すように、３回目の写真製版工程により、ソース電極７１，ドレイン電極７２を形成する。ソース電極７１，ドレイン電極７２は、例えば、リン酸と硝酸と酢酸とを含む溶液を用いて第２の金属膜７０をエッチングし、パターニングして形成する。こうして、本実施の形態では、ゲート電極２０上側の微結晶シリコン膜４１と電気的に接続する第１，第２の電極であるソース電極７１，ドレイン電極７２を形成する。上述の工程において、膜厚が変化している微結晶シリコン膜４１ａ，４１ｂは全て除去されるので、ゲート電極２０上のソース電極７１，ドレイン電極７２に断線が発生するのを防ぐことができる。

ソース電極７１，ドレイン電極７２を形成した後、図１に示すように、絶縁膜８０を形成し、その後、感光性有機樹脂膜からなる層間絶縁膜９０を塗布形成する。本実施の形態では、絶縁膜８０を、例えば、ＳｉＮを３００ｎｍの膜厚で成膜したのちに、スピンコートを用いて、感光性有機樹脂膜を３．２〜３．９μｍの膜厚で塗布することにより、層間絶縁膜９０を形成する。そして、４回目の写真製版工程により、層間絶縁膜９０に、ドレイン電極７２の表面まで貫通するコンタクトホール１００、ゲート電極２０の表面まで貫通する図示しないコンタクトホール、ソース電極７１の表面まで貫通する図示しないコンタクトホールを形成する。

次に、コンタクトホール内、および、層間絶縁膜９０上に、例えば、ＩＴＯ（Indium Tin Oxide）からなる透明導電性膜を成膜する。この透明導電性膜は、例えば、Ｉｎ₂ＳＯ₃（酸化インジウム）と、ＳｎＯ₂（酸化スズ）とをそれぞれ重量比で９：１で混合したＩＴＯターゲットに、ＡｒガスにＨ₂Ｏガスを導入したスパッタリング法により、膜厚を１００ｎｍにして形成される。透明導電性膜を形成後、５回目の写真製版工程でレジストのパターニングを行った後、例えば、シュウ酸を含有する溶液を用いて、透明導電性膜のエッチング工程を行い、当該膜をパターニングする。

これにより、図示しない画素電極と、画素ドレインコンタクト導電部１１０と、図示しないゲート端子パッドと、図示しないソース端子パッドとを形成する。画素ドレインコンタクト導電部１１０は、図示されていないが、コンタクトホール１００を介してドレイン電極７２に接続される。図示しないゲート端子パッドは、上述のコンタクトホールを介してゲート端子部に接続される。図示しないソース端子パッドは、上述のコンタクトホールを介して端子部に接続される。

以上の工程により、本実施の形態に係るＴＦＴを形成することができる。これらＴＦＴが形成された液晶表示用ＴＦＴアレイ基板に、液晶を配向させるための配向制御膜、カラー表示を行うためのカラーフィルタ、ブラックマトリックスを形成する。そして、対向基板に、対向電極、配向制御膜を形成し、上述のＴＦＴアレイ基板と対向基板とを貼り合わせる。それから、当該ＴＦＴアレイ基板と対向基板との間に液晶を注入することにより、液晶表示装置を形成することができる。

以上のような本実施の形態に係るＴＦＴ、および、その製造方法によれば、パルスレーザ光５０を照射することにより、非晶質シリコン膜４０を溶融し、結晶化させて微結晶シリコン膜４１を形成する。これにより、微結晶シリコン膜４１下部に微結晶を形成することができるため、トランジスタ特性を向上させるとともに、その特性のばらつきが小さいＴＦＴを得ることができる。また、ＴＦＴの構造として、ボトムゲート構造を採用しているため、低コストのＴＦＴを得ることができる。また、微結晶シリコン膜４１を、ゲート電極２０上側のゲート絶縁膜３０上にのみ形成したため、ソース電極７１、ドレイン電極７２における断線が発生するのを抑えることができ、その結果、高歩留で耐久性のあるＴＦＴを得ることができる。

また、本実施の形態では、パルスレーザ光５０は、ＹＡＧ−２ωであるため、パワー密度を小さくしても、非晶質シリコン膜４０、特に、ゲート電極２０上側の非晶質シリコン膜４０を上部から下部に亘って溶融させることができる。これにより、非常に大きなパワー密度のマージンを持って、ゲート電極２０上側に、微結晶のみが上部から下部に亘って存在する微結晶シリコン膜４１を形成することができる。

＜実施の形態２＞
図９は、本実施の形態に係るＴＦＴを示す平面図である。以下の実施の形態に係るＴＦＴの構造、製造工程のうち、新たに説明しないものについては、実施の形態１と同じであるものとする。図９に係るＴＦＴは、絶縁性のガラス基板１０上に形成されたゲート配線２１と、微結晶シリコン膜４１と、ソース電極７１と、ドレイン電極７２と、ソース配線７３と、透明導電成膜からなる画素ドレインコンタクト導電部１１０とを備える。ソース電極７１は、ソース配線７３と接続し、ドレイン電極７２は、コンタクトホール１００を介して、画素ドレインコンタクト導電部１１０と接続している。ゲート配線２１、および、補助容量電極２２は、実施の形態１で説明したゲート電極２０の工程と同じ工程で形成される。この図には示されないが、ｎ＋ａ−Ｓｉ膜６０の下には、微結晶シリコン膜４１が形成されている。

図９の一点鎖線Ａ−Ａ’の断面図は、図１の断面図と同じであるため、図１を用いてこの部分の構造を説明する。実施の形態１の製造工程により、ゲート電極２０に相当するゲート配線２１上に、ゲート絶縁膜３０を介して微結晶シリコン膜４１が形成される。その微結晶シリコン膜４１上には、ｎ＋ａ−Ｓｉ膜６０が形成される。微結晶シリコン膜４１は、上下に亘って微結晶が存在し、非晶質は存在しない。本実施の形態では、上述の結晶化工程において結晶化される微結晶シリコン膜４１の結晶粒径は、２０ｎｍ以上３００ｎｍ以下である。また、微結晶シリコン膜４１の膜厚は、例えば、７０ｎｍとなるように形成する。ｎ＋ａ−Ｓｉ膜６０の膜厚は、例えば、５０ｎｍとなるように形成する。ｎ＋ａ−Ｓｉ膜６０上、および、ゲート絶縁膜３０上には、ソース電極７１、ドレイン電極７２が形成される。ゲート絶縁膜３０上に、ソース電極７１と接続するソース配線７３が形成される。ソース配線７３と、その下側に設けられたゲート配線２１、および、補助容量電極２２とが交差する部分には、微結晶シリコン膜４１は形成されていない。ソース電極７１上、ドレイン電極７２上、ソース配線７３上には、絶縁膜８０と、感光性有機樹脂膜からなる層間絶縁膜９０が設けられる。

図９に示すように、微結晶シリコン膜４１、および、ｎ＋ａ−Ｓｉ膜６０は、ゲート配線２１上側にのみ形成する。絶縁膜８０、および、層間絶縁膜９０には、その一部を除去したコンタクトホールが形成されている。画素ドレインコンタクト導電部１１０は、平面視において、ドレイン電極７２のコンタクトホール１００が形成された領域から、補助容量電極２２と重なる領域に亘って設けられる。

以上のような本実施の形態に係るＴＦＴ、および、その製造方法によれば、実施の形態１と同様の効果を得ることができる。また、本実施の形態では、上述の結晶化工程において結晶化される微結晶シリコン膜４１の結晶粒径は、２０ｎｍ以上３００ｎｍ以下にした。そのため、トランジスタ特性のばらつきをさらに小さくすることができる。

＜実施の形態３＞
実施の形態１では、非晶質シリコン膜４０を結晶化するパルスレーザ光５０の照射エネルギー、つまり、パワー密度は、２００ｍＪ／ｃｍ²であった。しかし、パルスレーザ光５０の照射エネルギーはこれに限ったものではない。非晶質シリコン膜４０の結晶化工程において、パルスレーザ光５０のパワー密度は、１８８ｍＪ／ｃｍ²以上２１６ｍＪ／ｃｍ²以下であればよい。その理由について、以下説明する。本実施の形態では、上述のパルスレーザ光５０のパワー密度を、２３３、２１６、２０２、１８８ｍＪ／ｃｍ²に変えて微結晶シリコン膜４１を形成した。図１０〜図１３は、それぞれの微結晶シリコン膜４１の結晶状態を、走査型電子顕微鏡（ＳＥＭ）により観察したときの図である。ここで、図１０〜図１３では、ＳＥＭの倍率を揃えている。ＳＥＭ観察前には、微結晶シリコン膜４１にセコエッチ法を行った。セコエッチ法は、重クロム酸カリウム（Ｋ₂Ｃｒ₂Ｏ₇）の水溶液とフッ酸の混合液にサンプルを浸潤して、結晶粒界を選択的にエッチングすることにより、結晶粒界を顕在化させる方法である。そして、セコエッチ法を行った微結晶シリコン膜４１をＳＥＭで観察し、結晶粒の大きさを判定した。

パワー密度が２３３ｍＪ／ｃｍ²でパルスレーザ光５０を照射したとき微結晶シリコン膜４１（図１０）の結晶粒サイズは、最大で５００ｎｍとなっており、サイズのばらつきが大きい。これに対し、パワー密度が２１６ｍＪ／ｃｍ²（図１１）、２０２ｍＪ／ｃｍ²（図１２）、１８８ｍＪ／ｃｍ²（図１３）でパルスレーザ光５０を照射したときの微結晶シリコン膜４１の結晶粒サイズは、いずれも、２０ｎｍ以上３００ｎｍ以下の範囲に収まった。なお、パワー密度が１８８ｍＪ／ｃｍ²未満の場合、微結晶シリコン膜４１は、膜全体が溶融せず、溶融しても、結晶粒サイズは、図１０〜図１３と同じＳＥＭの倍率では、判別が不可能なサイズ（１０ｎｍ以下）であった。

以上のような本実施の形態に係るＴＦＴ、および、その製造方法によれば、実施の形態１と同様の効果を得ることができる。また、パルスレーザ光５０のパワー密度は、１８８ｍＪ／ｃｍ²以上２１６ｍＪ／ｃｍ²以下にすることにより、微結晶シリコン膜４１の結晶粒径を、容易に、２０ｎｍ以上３００ｎｍ以下にすることができる。そのため、トランジスタ特性のばらつきの小さいＴＦＴを容易に量産することが可能となる。

実施の形態１に係るＴＦＴの構造を示す断面図である。 実施の形態１に係るＴＦＴの製造工程を示す断面図である。 実施の形態１に係るＴＦＴの製造工程を示す断面図である。 実施の形態１に係るＴＦＴの製造工程を示す断面図である。 実施の形態１に係るＴＦＴの製造工程を示す断面図である。 実施の形態１に係るＴＦＴの製造工程を示す断面図である。 実施の形態１に係るＴＦＴの製造工程を示す断面図である。 実施の形態１に係るＴＦＴの製造工程を示す断面図である。 実施の形態２に係るＴＦＴの構造を示す平面図である。 実施の形態３に係るＴＦＴの製造工程による微結晶シリコン膜の結晶を示す図である。 実施の形態３に係るＴＦＴの製造工程による微結晶シリコン膜の結晶を示す図である。 実施の形態３に係るＴＦＴの製造工程による微結晶シリコン膜の結晶を示す図である。 実施の形態３に係るＴＦＴの製造工程による微結晶シリコン膜の結晶を示す図である。

符号の説明

１０ ガラス基板、２０ ゲート電極、２１ ゲート配線、２２ 補助容量電極、３０ ゲート絶縁膜、４０ 非晶質シリコン膜、４１，４１ａ，４１ｂ 微結晶シリコン膜、５０ パルスレーザ光、６０ ａ−Ｓｉ膜、７０ 金属膜、７１ ソース電極、７２ ドレイン電極、７３ ソース配線、８０ 絶縁膜、９０ 層間絶縁膜、１００ コンタクトホール、１１０ 画素ドレインコンタクト導電部。

Claims (5)

1. （ａ）基板上にゲート電極を形成する工程と、
   （ｂ）前記基板上および前記ゲート電極上にゲート絶縁膜を形成する工程と、
   （ｃ）前記ゲート絶縁膜上に非晶質半導体膜を成膜する工程と、
   （ｄ）前記非晶質半導体膜にパルスレーザ光を照射し、当該非晶質半導体膜を結晶化した微結晶半導体膜を形成する工程と、
   （ｅ）前記ゲート電極上側の前記微結晶半導体膜以外の前記微結晶半導体膜を除去する工程と、
   （ｆ）前記工程（ｅ）の後、前記ゲート電極上側の前記微結晶半導体膜と電気的に接続する第１，第２の電極を形成する工程とを備える、
   半導体装置の製造方法。
2. 前記工程（ｄ）における前記パルスレーザ光は、ＹＡＧレーザ光の第２高調波である、
   請求項１に記載の半導体装置の製造方法。
3. 前記工程（ｄ）における前記パルスレーザ光のパワー密度は、１８８ｍＪ／ｃｍ²以上２１６ｍＪ／ｃｍ²以下である、
   請求項１または請求項２に記載の半導体装置の製造方法。
4. 前記工程（ｄ）で結晶化される前記微結晶半導体膜の結晶粒径は、２０ｎｍ以上３００ｎｍ以下である、
   請求項１乃至請求項３のいずれかに記載の半導体装置の製造方法。
5. 基板上に形成されたゲート電極と、
   前記ゲート電極上および前記基板上に形成されたゲート絶縁膜と、
   前記ゲート電極上側の前記ゲート絶縁膜上にのみ形成された微結晶半導体膜と、
   前記微結晶半導体膜と電気的に接続された第１，第２の電極とを備え、
   前記微結晶半導体膜下部は、結晶化されており、
   前記微結晶半導体膜の結晶粒径は、２０ｎｍ以上３００ｎｍ以下である、
   半導体装置。