KR101343501B1 - 폴리실리콘막 형성방법, 이를 이용한 박막 트랜지스터의형성방법 및 유기전계 발광소자 형성방법 - Google Patents
폴리실리콘막 형성방법, 이를 이용한 박막 트랜지스터의형성방법 및 유기전계 발광소자 형성방법 Download PDFInfo
- Publication number
- KR101343501B1 KR101343501B1 KR1020070102158A KR20070102158A KR101343501B1 KR 101343501 B1 KR101343501 B1 KR 101343501B1 KR 1020070102158 A KR1020070102158 A KR 1020070102158A KR 20070102158 A KR20070102158 A KR 20070102158A KR 101343501 B1 KR101343501 B1 KR 101343501B1
- Authority
- KR
- South Korea
- Prior art keywords
- film
- forming
- thin film
- amorphous silicon
- crystallization
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 117
- 229910021420 polycrystalline silicon Inorganic materials 0.000 title claims abstract description 94
- 229920005591 polysilicon Polymers 0.000 title claims abstract description 80
- 239000010408 film Substances 0.000 claims abstract description 152
- 239000010409 thin film Substances 0.000 claims abstract description 117
- 229910021417 amorphous silicon Inorganic materials 0.000 claims abstract description 69
- 239000000758 substrate Substances 0.000 claims abstract description 59
- 238000002425 crystallisation Methods 0.000 claims abstract description 49
- 230000008025 crystallization Effects 0.000 claims abstract description 45
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 11
- 239000010703 silicon Substances 0.000 claims abstract description 11
- 238000000059 patterning Methods 0.000 claims abstract description 10
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 7
- 239000010410 layer Substances 0.000 claims description 67
- 229910052751 metal Inorganic materials 0.000 claims description 19
- 239000002184 metal Substances 0.000 claims description 19
- 238000007715 excimer laser crystallization Methods 0.000 claims description 18
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 7
- 238000005499 laser crystallization Methods 0.000 claims description 7
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 6
- 238000005516 engineering process Methods 0.000 claims description 6
- 239000012044 organic layer Substances 0.000 claims description 6
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 6
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 6
- 239000004973 liquid crystal related substance Substances 0.000 description 10
- 238000004519 manufacturing process Methods 0.000 description 9
- 238000000206 photolithography Methods 0.000 description 7
- 230000007547 defect Effects 0.000 description 6
- 239000011521 glass Substances 0.000 description 5
- 238000010438 heat treatment Methods 0.000 description 5
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 5
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 5
- 229910004298 SiO 2 Inorganic materials 0.000 description 4
- 230000005669 field effect Effects 0.000 description 4
- 239000011159 matrix material Substances 0.000 description 4
- -1 silicon ions Chemical class 0.000 description 4
- 239000012535 impurity Substances 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 238000002161 passivation Methods 0.000 description 3
- 239000007790 solid phase Substances 0.000 description 3
- 238000000137 annealing Methods 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- 239000011229 interlayer Substances 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 239000004925 Acrylic resin Substances 0.000 description 1
- 229920000178 Acrylic resin Polymers 0.000 description 1
- 206010034972 Photosensitivity reaction Diseases 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 229910052791 calcium Inorganic materials 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000006356 dehydrogenation reaction Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000005525 hole transport Effects 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 229910052749 magnesium Inorganic materials 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 230000036211 photosensitivity Effects 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 238000001771 vacuum deposition Methods 0.000 description 1
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
- H01L29/6675—Amorphous silicon or polysilicon transistors
- H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02524—Group 14 semiconducting materials
- H01L21/02532—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02656—Special treatments
- H01L21/02664—Aftertreatments
- H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
- H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Ceramic Engineering (AREA)
- Recrystallisation Techniques (AREA)
- Thin Film Transistor (AREA)
Abstract
본 발명은 폴리실리콘막 형성방법, 이를 이용한 박막 트랜지스터의 형성방법 및 유기전계 발광소자 형성방법에 관해 개시한다. 개시된 본 발명의 유기전계 발광소자 형성방법은 기판 상에 제 1비정질 실리콘막을 형성하는 단계와, 제 1비정질 실리콘막을 제 1결정화하는 단계와, 제 1결정화된 실리콘막을 패터닝하여 활성층을 형성하는 단계와, 활성층을 가진 기판 상에 게이트 절연막 및 제 2비정질 실리콘막을 차례로 형성하는 단계와, 제 2비정질 실리콘막을 제 2결정화하되, 상기 제 2결정화 공정을 진행하는 동안 발생되는 열이 상기 활성층에 전달되도록 하는 단계와, 제 2결정화가 완료된 기판 위에 게이트 전극을 형성하는 단계와, 게이트 전극을 가진 기판 상에 소오스전극 및 드레인전극을 형성하는 단계와, 드레인전극과 연결되는 제 1전극을 형성하는 단계와, 제 1전극 상에 적어도 유기발광층을 포함하는 유기막을 형성하는 단계와, 유기막 상에 제 2전극을 형성하는 단계를 포함한다.
Description
본 발명은 폴리실리콘막 형성방법, 이를 이용한 박막 트랜지스터의 형성방법 및 유기전계 발광소자 형성방법의 형성방법에 관한 것으로, 보다 상세하게는 결정화기술을 적용한 폴리실리콘막 형성방법, 이를 이용한 박막 트랜지스터의 형성방법 및 유기 전계 발광소자 형성방법의 형성방법에 관한 것이다.
최근 정보 디스플레이에 관한 관심이 고조되고 휴대가 가능한 정보매체를 이용하려는 요구가 높아지면서 기존의 표시장치인 브라운관(Cathode Ray Tube; CRT)을 대체하는 경량 박막형 평판표시장치(Flat Panel Display; FPD)에 대한 연구 및 상업화가 중점적으로 이루어지고 있다.
특히, 이러한 평판표시장치 중 액정표시장치(Liquid Crystal Display; LCD)는 액정의 광학적 이방성을 이용하여 이미지를 표현하는 장치로서, 해상도와 컬러표시 및 화질 등에서 우수하여 노트북이나 데스크탑 모니터 등에 활발하게 적용되 고 있다.
상기 액정표시장치에 주로 사용되는 구동 방식인 능동 매트릭스(Active Matrix; AM) 방식은 비정질 실리콘(amorphous silicon) 박막 트랜지스터(Thin Film Transistor; TFT)를 스위칭소자로 사용하여 화소부의 액정을 구동하는 방식이다.
비정질 실리콘 박막 트랜지스터 기술은 1979년 영국의 LeComber 등에 의하여 개념이 확립되어 1986년에 3인치(inch) 액정 휴대용 텔레비전으로써 실용화되었고 최근에는 50인치 이상의 대면적 박막 트랜지스터 액정표시장치가 개발되었다.
그러나, 상기 비정질 실리콘 박막 트랜지스터는 캐리어(carrier)인 전자의 전계효과 이동도(field effect mobility)(<1cm2/ Vsec)로는 1MHz 이상의 고속 동작을 요구하는 CMOS(Complementary Metal Oxide Semiconductor) 등과 같은 주변회로에 이용하는데는 한계가 있다.
이에 따라 전계효과 이동도가 상기 비정질 실리콘 박막 트랜지스터에 비해 큰 다결정 실리콘(polycrystalline silicon) 박막 트랜지스터를 이용하여 유리 등의 기판 위에 화소부와 구동회로부를 동시에 집적하는 연구가 활발히 진행되고 있다.
이러한 다결정 실리콘 박막 트랜지스터 기술은 1982년에 액정 컬러 텔레비전이 개발된 이후로 캠코더 등의 소형 모듈에 적용하고 있으며, 비정질 실리콘 박막 트랜지스터에 비해 낮은 감광도와 높은 전계효과 이동도를 실현할 수 있으므로 화소 어레이(pixel array)와 구동회로를 동일 기판에 직접 제작할 수 있다는 장점이 있다. 이러한 집적화에 의해 종래 필요하였던 구동 집적회로(driver Integrated Circuit; driver IC)와 화소 어레이를 연결하는 추가 공정이 불필요하여 생산성 및 신뢰성이 크게 향상될 수 있으며, 전술한 바와 같이 상기 다결정 실리콘 박막의 우수한 특성으로 인해 더 작고 뛰어난 성능의 박막 트랜지스터의 제작이 가능하다는 장점이 있다.
상술한 다결정 실리콘 박막 트랜지스터의 장점에도 불구하고 제작시에 고가의 석영(quartz) 기판을 이용한 고온공정이 요구되므로 응용분야가 소면적 고해상도 액정표시장치에 국한되어 있고, 저렴한 유리기판을 이용한 저온공정인 비정질 실리콘 박막트랜지스터에 비해 대면적 액정표시장치의 적용에 한계로 작용하고 있다.
상기와 같은 다결정 실리콘 박막 트랜지스터는 활성층으로 다결정 실리콘 박막을 필요로 한데, 상기 다결정 실리콘 박막을 제작하는 방법으로는 크게 다결정 실리콘 박막을 기판 위에 직접 증착(as-deposition)하여 형성하는 방법과 기판 위에 비정질 실리콘 박막을 증착한 뒤 열처리하여 결정화하는 방법이 있다. 특히, 저가의 유리기판을 사용하기 위해서는 저온 공정이 요구되며 구동회로부의 소자에 이용하기 위해서는 박막 트랜지스터의 전계효과 이동도를 향상시킬 수 있는 방법이 요구된다. 이러한 저온 공정이 수반되는 다결정 실리콘 박막을 제작하기 위해 일반적으로 고상결정화(Solid Phase Crystallization; SPC)방법이 사용되고 있으며, 이러한 고상 결정화 방법은 비교적 간단한 공정으로도 균일한 다결정 실리콘 박막을 얻을 수 있는 장점이 있다.
도 1은 종래기술에 따른 제 1실시예로서, SPC방법을 이용하여 폴리실리콘 박 막 트랜지스터 형성방법을 설명하기 위한 플로우 챠트이다. 도 1을 참고로 하여 SPC방법을 이용한 폴리실리콘 박막 트랜지스터 형성방법을 설명하기로 한다.
도 1에 도시된 바와 같이, 먼저 기판 위에 버퍼층을 형성한다. 이어, 상기 버퍼층 위에 활성층 형성을 위한 비정질 실리콘층을 형성한다. (S10 참조)
그 다음, 상기 비정질 실리콘층에 SPC결정화를 실시한다. (S11 참조) 상기 SPC결정화 공정은 막질 내에 실리콘 이온을 주입하면서 600℃이하의 온도에서 적어도 수십 시간 어닐링하는 공정을 포함한다. 이때, 상기 SPC결정화된 실리콘층에서 최종 그레인의 크기는 이온주입된 실리콘 이온의 도우즈(dose), 가열온도, 가열시간 등에 따라 좌우된다.
이 후, SPC 결정화된 다결정 실리콘막을 패터닝하여 박막 트랜지스터의 채널로 사용되는 활성층을 형성한다.(S12 참조)
이어, 상기 활성층을 가진 기판 위에 게이트 절연막을 형성한다.(S13 참조)
그 다음, 상기 게이트 절연막 위에 게이트전극용 금속막을 형성한다.(S14 참조) 이 후, 상기 금속막을 포토리쏘그라피 공정에 의해 식각하여 게이트 전극을 형성한다.( S15참조)
그 다음, 도시되어 있지는 않지만, 게이트 전극을 가진 기판 위에 소오스전극 및 드레인전극을 형성하여 폴리실리콘 박막 트랜지스터 제조를 완료한다.
상술한 SPC 방법으로 얻어진 다결정 실리콘막은 보통 수 ㎛ 수준의 비교적 큰 그레인들을 가지는 이점이 있는 반면에, 그레인 내에 결함(defect)이 많은 단점이 있다. 이러한 결함들은 그레인 바운더리(grain boundary) 다음으로 TFT의 성능 에 좋지 않은 영향을 미치는 것으로 알려져 있다.
이외에도, 다결정 실리콘 박막 트랜지스터를 제작하기 위하여 여러 가지 결정화방법이 연구되고 있는데, 현재 엑시머 레이저(Excimer Laser; EL)를 이용한 결정화 방법이 대두되고 있다.
도 2는 종래기술에 따른 제 2실시예로서, 엑시머 레이저 방법을 이용하여 폴리실리콘 박막 트랜지스터를 형성하는 방법을 설명하기 위한 플로우 챠트이다. 도 2를 참고로 하여 엑시머 레이저 방법을 이용한 폴리실리콘 박막 트랜지스터 형성방법에 대해 설명하기로 한다.
도 2에 도시된 바와 같이, 먼저 기판 위에 버퍼층을 형성한다. 이어, 상기 버퍼층 위에 활성층 형성을 위한 비정질 실리콘막을 증착한다. (S20 참조) 그 다음, 상기 비정질 실리콘막을 탈수소화한다. (S21 참조)
이 후, 탈수소화 공정이 완료된 비정질 실리콘막에 엑시머 레이저 결정화 공정을 진행한다.(S22) 이어, 상기 결정화된 실리콘막을 리쏘그라피 공정에 의해 식각하여 박막 트랜지스터의 채널로 사용되는 활성층을 형성한다.(S23)
그 다음, 상기 활성층을 가진 기판 위에 게이트 절연막을 형성한다.(S24 참조) 이 후, 상기 게이트 절연막 위에 게이트전극용 금속막을 형성한다.(S25 참조)
이어, 포토리쏘그라피 공정에 의해 상기 금속막을 식각하여 게이트 전극을 형성한다.( S26 참조)
그 다음, 도시되어 있지는 않지만, 게이트 전극을 가진 기판 위에 소오스전극 및 드레인전극을 형성하여 폴리실리콘 박막 트랜지스터 제조를 완료한다.
상술한 엑시머 레이저 결정화의 경우는 고상결정화방법에 의해 결정화된 다결정 실리콘 박막에서 보여지는 결정 결함이 거의 존재하지 않아서 매우 우수한 전기적 특성을 얻을 수 있다는 장점이 있다. 그러나, 공정창(process window)이 좁아 재연성과 균일성(uniformity)이 떨어진다는 문제점을 가지고 있다.
본 발명은 상기 문제점을 해결하고자, SPC결정화 기술과 엑시머 레이저 결정화 기술의 장점만을 취합함으로써, 전기적 특성이 우수하고 균일성이 향상된 폴리실리콘막 형성방법, 이를 이용한 박막 트랜지스터의 형성방법 및 유기전계 발광소자 형성방법을 제공하려는 것이다.
상기 목적을 달성하고자, 본 발명에 따른 폴리실리콘막 형성방법은 기판 상에 제 1비정질 실리콘 박막을 형성하는 단계와, 제 1비정질 실리콘 박막을 제 1결정화하여 폴리실리콘 박막을 형성하는 단계와, 제 1폴리실리콘 박막을 패터닝하여 제 1폴리실리콘 박막 패턴을 형성하는 단계와, 폴리실리콘 박막 패턴을 가진 기판 상에 절연막 및 제 2비정질 실리콘막을 차례로 형성하는 단계와, 제 2비정질 실리콘막을 제 2결정화하여 제 2폴리실리콘 박막을 형성하되, 상기 제 2결정화가 진행하는 동안 상기 제 2비정질 실리콘막이 용융되면서 발생되는 열이 상기 제 1폴리실리콘 박막 패턴에 전달되도록 하는 단계를 포함한다.
본 발명의 박막 트랜지스터 형성방법은 기판 상에 제 1비정질 실리콘막을 형성하는 단계와, 제 1비정질 실리콘막을 제 1결정화하여 제 1폴리실리콘 박막을 형성하는 단계와, 제 1폴리 실리콘막을 패터닝하여 활성층을 형성하는 단계와, 활성층을 가진 기판 상에 게이트 절연막 및 제 2비정질 실리콘막을 차례로 형성하는 단계와, 제 2비정질 실리콘 박막을 제 2결정화하여 제 2폴리실리콘 박막을 형성하되 제 2결정화 공정을 진행하는 동안 발생되는 열이 상기 활성층에 전달되도록 하는 단계와, 제 2결정화가 완료된 기판 위에 게이트 전극을 형성하는 단계와, 게이트 전극을 가진 기판 상에 소오스전극 및 드레인전극을 형성하는 단계를 포함한다.
본 발명의 유기전계 발광소자 형성방법은 기판 상에 제 1비정질 실리콘막을 형성하는 단계와, 제 1비정질 실리콘막을 제 1결정화하는 단계와, 제 1결정화된 실리콘막을 패터닝하여 활성층을 형성하는 단계와, 활성층을 가진 기판 상에 게이트 절연막 및 제 2비정질 실리콘막을 차례로 형성하는 단계와, 제 2비정질 실리콘막을 제 2결정화하되, 상기 제 2결정화 공정을 진행하는 동안 발생되는 열이 상기 활성층에 전달되도록 하는 단계와, 제 2결정화가 완료된 기판 위에 게이트 전극을 형성하는 단계와, 게이트 전극을 가진 기판 상에 소오스전극 및 드레인전극을 형성하는 단계와, 드레인전극과 연결되는 제 1전극을 형성하는 단계와, 제 1전극 상에 적어도 유기발광층을 포함하는 유기막을 형성하는 단계와, 유기막 상에 제 2전극을 형성하는 단계를 포함한다.
본 발명에 따르면, SPC결정화와 엑시머 레이저 결정화의 장점만을 취합함으로써, 균일도 및 결정성이 향상된 양질의 폴리 실리콘막을 얻을 수 있다.
또한, 본 발명은 상기 양질의 폴리실리콘막을 폴리실리콘 박막 트랜지스터 및 능동 매트릭스 유기전계 발광표시장치에 적용함으로써, 박막 트랜지스터의 소자 균일도와 신뢰성을 동시에 만족시킬 수 있는 이점이 있다.
이하, 첨부된 도면을 참고로 하여 본 발명의 실시예들에 대해 설명하기로 한다.
도 3은 본 발명에 따른 폴리실리콘막 형성방법을 설명하기 위한 플로우 챠트이다. 도 3을 참고로 하여 본 발명에 따른 폴리실리콘막 형성방법을 설명한다.
도 3에 도시된 바와 같이, 먼저 기판 위에 버퍼층을 형성한다. 이어, 상기 버퍼층 위에 활성층 형성을 위한 제 1비정질 실리콘층을 증착한다. (S30 참조)
그 다음, 상기 제1 비정질 실리콘층에 SPC결정화를 실시한다. (S31 참조) 상기 SPC결정화 공정은 막질 내에 실리콘 이온을 주입하면서 600℃이하의 온도에서 적어도 수십 시간 어닐링하는 공정을 포함한다. 이때, 상기 SPC결정화된 실리콘층에서 최종 그레인의 크기는 이온주입된 실리콘 이온의 도우즈(dose), 가열온도, 가열시간 등에 따라 좌우된다.
이 후, SPC 결정화된 제 1폴리 실리콘막을 패터닝하여 제 1폴리 실리콘막 패턴을 형성한다. 이때, 상기 제 1폴리 실리콘막 패턴은 박막 트랜지스터의 채널로 사용되는 활성층일 수 있다. (S32 참조)
이어, 상기 제 1폴리 실리콘막 패턴을 가진 기판 위에 게이트 절연막을 형성한다.(S33 참조) 그 다음, 상기 게이트 절연막 위에 제 2비정질 실리콘막을 형성한다. (S34 참조)
그 다음, 상기 제 2비정질 실리콘막에 엑시머 레이저 결정화를 실시한다.(S35) 이때, 상기 엑시머 레이저 결정화에 의해 상기 제 2비정질 실리콘막은 용융되면서 결정화되어 제 2폴리 실리콘막으로 변환된다. 상기 제 2비정질 실리콘막이 용융되면서 발생되는 열 (즉, 열적 에너지(Thermal energy))이 상기 게이트 절연막을 통과하여 상기 제 1폴리 실리콘막 패턴을 가열시켜 상기 SPC 결정화를 통해 형성된 상기 제 1폴리 실리콘막 패턴 내의 결함들(defect)을 제거함으로써 상기 제 1폴리 실리콘막 패턴이 결정화된다.
이 후, 상기 결정화된 제 1폴리 실리콘막 패턴을 가진 기판 위에 게이트전극용 금속막을 형성한다.(S36 참조)
이 후, 상기 금속막을 포토리쏘그라피 공정에 의해 식각하여 게이트 전극을 형성한다.( S37참조) 이때, 상기 제 2폴리 실리콘막은 상기 금속막을 형성하기 전에 제거되거나, 금속막 식각 공정 시 함께 식각될 수 있다.
도 4a 내지 도 4d는 본 발명에 따른 폴리실리콘막 형성방법을 설명하기 위한 공정별 단면도이다. 도 4a 내지 도 4d를 참고로 하여 본 발명에 따른 폴리실리콘막 형성방법을 설명한다.
도 4a에 도시된 바와 같이, 기판(101) 상에 비정질 실리콘 박막(105)을 증착한다. 이때, 상기 기판(101)은 유리 기판일 수 있다. 또한, 상기 비정질 실리콘 박막(105)은 PECVD(Plasma Enhanced Cehmical Vapor Deposition) 또는 LPCVD(Low Pressure Chemical Vapor Deposition)방법으로 형성할 수 있다. 여기서, 상기 기판(101)과 상기 비정질 실리콘 박막(105) 사이에는 완충막(103)이 개재될 수도 있다. 상기 완충막(103)은 실리콘 산화막(SiO2) 또는 실리콘 질화막(SiNx)으로 형성한다.
이어, 도 4b에 도시된 바와 같이, 상기 비정질 실리콘 박막을 SPC결정화(151)한다. 그 결과, 상기 SPC결정화에 의해 상기 비정질 실리콘 박막은 폴리실리콘 박막(105')으로 변환된다.
그 다음, 도 4c에 도시된 바와 같이, 포토리쏘그라피 공정에 의해 상기 폴리 실리콘 박막을 패터닝하여 폴리실리콘 박막 패턴(105'P)을 형성한다. 이때, 상기 폴리실리콘 박막 패턴(105'P)은 수 ㎛ 수준의 비교적 큰 그레인들을 가지는 이점이 있으나, SPC결정화 특성 상 상기 그레인 내에 결함(defect)이 많이 존재하게 된다. 이 후, 상기 폴리 실리콘막 패턴(105'P)을 가진 기판 위에 절연막(107) 및 제 2비정질 실리콘 박막(109)을 차례로 형성한다. 이때, 상기 절연막(107)은 실리콘 산화막(SiO2) 또는 실리콘 질화막(SiNx)일 수 있다. 또한, 상기 절연막(107)은 이후의 결정화 공정에서 발생되는 열을 폴리 실리콘 박막 패턴에 원활하게 전달되도록 위해서는 적정 두께를 가져야 한다. 본 발명에서는 상기 절연막(107)은 500∼2000Å두께를 갖는 것이 바람직하다.
계속하여, 도 4d에 도시된 바와 같이, 상기 제 2비정질 실리콘막을 엑시머 레이저 결정화(153)한다. 그 결과, 상기 엑시머 레이저 결정화(153)가 진행되는 동안 발생되는 열에 의해 제 2비정질 실리콘 박막은 용융 상태가 되며, 상기 용융되면서 발생된 열은 절연막(107)을 통해 하부의 폴리 실리콘 박막 패턴에 전달된다. 이때, 상기 폴리 실리콘 박막 패턴은 상기 전달된 열에 의해 재결정화가 이루어지면서 결정성이 향상된다. 한편, 도 4d에서 미설명된 도면부호 105'P1은 결정성이 향상된 폴리 실리콘 박막 패턴에 해당된다.
이로써, 본 발명에 따른 SPC결정화 및 엑시머 레이저 결정화에 의한 균일도 및 결정성이 향상된 양질의 폴리실리콘 박막 패턴 제조가 완성된다.
즉, 상기한 바와 같이, 본 발명에서는 SPC 결정화 및 엑시머 레이저 결정화의 장점을 취합함으로써, 균일도 및 결정성이 향상된 양질의 폴리실리콘으로 이루 어진 활성층 제조가 가능하다.
한편, 이와 같은 비정질 실리콘 박막에 SPC결정화 및 엑시머 레이저 결정화를 진행하여 폴리실리콘 박막을 형성하는 방법은 폴리실리콘 박막 트랜지스터 및 능동 매트릭스 유기전계 발광표시장치를 제조하는 데 있어 매우 유용하게 이용될 수 있다.
이하에서는 이와같은 폴리실리콘막 형성방법을 이용하여 박막 트랜지스터 및 유기전계발광표시자치를 형성하는 과정에 대하여 간략하게 설명해 보기로 한다.
알려진 바와 같이, 능동 매트릭스 유기전계 발광표시장치의 박막 트랜지스터 어레이 기판을 제조하는 공정 중에는 박막 트랜지스터를 제조하는 공정이 포함되어 있으므로, 여기서는 편의상 액정표시장치의 박막 트랜지스터 어레이 기판을 제조하는 공정을 기준으로 통합하여 설명하기로 한다.
도 5a 내지 도 5h는 본 발명에 따른 폴리실리콘막 형성방법을 이용하여 박막 트랜지스터의 형성방법을 설명하기 위한 공정단면도이다. 또한, 도 6a 내지 도 6b 는 도 5a 내지 도 5h를 통해 제조된 박막 트랜지스터를 이용하여 유기전계발광표시장치의 형성방법을 설명하기 위한 공정단면도이다.
도 5a에 도시된 바와 같이, 기판(101) 상에 완충막(203)을 형성한다. 이때, 상기 기판(201)은 유리 기판일 수 있다. 또한, 상기 완충막(203)은 상기 기판(201)에서 유출되는 불순물로부터 후속 공정에서 형성되는 박막 트랜지스터를 보호하기 위한 것으로서, 실리콘 산화막(SiO2) 또는 실리콘 질화막(SiNx)으로 형성한다. 이어, 상기 완충막(203) 상에 제 1비정질 실리콘 박막(205)을 증착한다. 이때, 상기 비정질 실리콘 박막(205)은 PECVD(Plasma Enhanced Cehmical Vapor Deposition) 또는 LPCVD(Low Pressure Chemical Vapor Deposition)방법으로 형성할 수 있다.
그 다음, 도 5b에 도시된 바와 같이, 상기 제 1비정질 실리콘 박막을 SPC결정화(251)한다. 그 결과, 상기 제 1비정질 실리콘 박막은 상기 SPC결정화를 통해 제 1폴리실리콘 박막(205')으로 변환된다.
이 후, 도 5c에 도시된 바와 같이, 포토리쏘그라피 공정에 의해 상기 제 1폴리실리콘 박막을 패터닝하여 박막 트랜지스터의 채널로 사용되는 활성층(205'P)을 형성한다. 이때, 상기 활성층(205'P)은 수 ㎛ 수준의 비교적 큰 그레인들을 가지는 이점이 있으나, SPC결정화 특성 상 상기 그레인 내에 결함(defect)이 많이 존재하게 된다.
계속하여, 상기 활성층(205'P)을 가진 기판 위에 게이트 절연막(207) 및 제 2비정질 실리콘 박막(109)을 차례로 형성한다. 이때, 상기 게이트 절연막(207)은 실리콘 산화막(SiO2) 또는 실리콘 질화막(SiNx)일 수 있다. 또한, 상기 게이트 절연막(207)은 이후의 결정화 공정에서 발생되는 열이 게이트 절연막(207)을 통해 활성층(205'P)에 원활하게 전달되도록 적정 두께를 가져야 한다. 따라서, 본 발명에서는 상기 게이트 절연막는 500∼2000Å두께를 갖는 것이 바람직하다.
이어, 도 5d에 도시된 바와 같이, 상기 제 2비정질 실리콘막을 엑시머 레이저 결정화(153)한다. 그 결과, 상기 레이저 결정화(153)가 진행되는 동안 발생되는 열에 의해 제 2비정질 실리콘 박막은 용융되며, 상기 용융된 열은 게이트 절연막(207)을 통해 활성층에 전달된다. 그 결과, 상기 활성층은 상기 전달된 열에 의 해 재결정화가 이루어지면서 결정성이 향상된다.
한편, 도 5d에서 미설명된 도면부호 205'P1은 결정성이 향상된 활성층에 해당되고, 미설명된 209'는 제 2폴리실리콘 박막에 해당된다.
그 다음, 도 5e에 도시된 바와 같이, 상기 제 2폴리실리콘 박막(209') 상에 제 1금속막(211)을 형성한다.
이 후, 도 5f에 도시된 바와 같이, 포토리쏘그라피 공정에 의해 상기 제 2폴리실리콘 박막 및 제 1금속막을 식각하여 이중 적층 구조의 게이트 전극(213)을 형성한다. 이어, 상기 게이트 전극(213)을 마스크로 하여 불순물을 주입하여 상기 활성층(205'P1)에 불순물이 주입된 소오스영역(205'P1S)에 및 드레인영역(205'P1D)을 형성한다. 이때, 도 5f에서 미설명된 도면부호 205'P1C는 박막 트랜지스터의 채널영역에 해당된다.
그런 다음, 도 5g에 도시된 바와 같이, 상기 게이트 전극(213)을 가진 기판 위에 층간절연막(215)을 형성한다. 이어, 포토리쏘그라피 공정에 의해 상기 층간절연막 및 게이트 절연막을 식각하여 상기 활성층(205'P1)의 일부위를 노출하는 각각의 제 1 및 제 2콘택홀(H1)(H2)을 형성한다.
이 후, 도 5h에 도시된 바와 같이, 상기 제 1 및 제 2콘택홀(H1)(H2)을 가진 기판 위에 제 2금속막을 형성한다. 이어, 상기 제 2금속막을 패터닝하여 소오스전극(217S) 및 드레인전극(217D)을 형성한다. 이때, 상기 소오스전극(217S) 및 드레인전극(217D)은 제 1 및 제 2콘택홀(H1)(H2)을 통해 상기 활성층(205'P1) 내의 소오스영역(205'P1S)에 및 드레인영역(205'P1D)에 각각 연결된다.
이로써, 활성층(205'P1), 게이트 전극(213), 소오스전극(217S) 및 드레인전극(217D)을 포함하는 박막 트랜지스터를 완성한다.
이하에서는 상술한 바와 같이 제조된 폴리실리콘 박막 트랜지스터를 이용하여 유기전계발광표시장치의 형성방법을 설명하기로 한다.
도 6a에 도시된 바와 같이, 도 5h에서 제조된 박막 트랜지스터 상부에 보호막(221)을 형성한다. 이때, 상기 보호막(221)은 실리콘 산화막 또는 실리콘 질화막을 PECVD 또는 LPCVD방법으로 형성한다. 이어, 상기 보호막을 패터닝하여 상기 드레인전극(217D)을 노출하는 제3콘택홀(H3)을 형성한다.
그 다음, 상기 보호막(221) 위에 투명도전막을 스퍼터링 또는 진공증착법으로 증착한다. 이 후, 상기 투명도전막을 패터닝하여 상기 제3콘택홀(H3)을 통해 상기 드레인전극(217D)과 연결되는 제 1전극(223)을 형성한다. 이때, 상기 투명도전막은 ITO(Indium Tin Oxide) 또는 IZO(Indium Zinc Oxide)로 형성한다. 또한, 상기 제 1전극(223)은 일함수가 높은(4.5eV 이상) 애노드 전극일 수 있다.
이 후, 도 6b에 도시된 바와 같이, 상기 제 1전극(227)을 가진 기판 상에 개구부를 구비하며 화소영역을 정의하는 뱅크(225)를 형성한다. 이때, 상기 뱅크(225)는 아크릴계 수지 또는 폴리이미드를 스핀코팅하여 형성한다. 이어, 상기 제 1전극(223)을 덮도록 선택적으로 유기발광층(Emitting Lalyer)을 포함하는 유기막(227)을 형성한다. 이때, 상기 유기발광층으로는 저분자 물질 또는 고분자 물질 모두 가능하다. 또한, 상기 유기막(227)은 유기발광층 외에 정공과 전자의 주입을 원활하여 하여 소자의 특성을 개선하기 위한 정공주입층, 정공수송층, 전자수송층 및 전자주입층 중 1층 이상을 더 포함할 수 있다.
그 다음, 상기 유기막(227)을 가진 기판 위에 제 2전극(230)을 형성한다. 이때, 상기 제 2전극(230)은 Mg, Ca, Al, Ag 및 이들의 합금으로 이루어진 군에서 선택된 하나의 물질로서 두께운 두께를 갖는 반사전극으로 형성된다. 여기서, 상기 제 1전극(223), 유기막(227) 및 제 2전극(230)은 유기전계발광소자로 형성된다.
이로써, 본 발명에 따른 폴리실리콘 박막 트랜지스터를 이용한 유기전계발광표시장치를 완성한다.
도 1은 종래기술에 따른 제 1실시예로서, SPC 결정화에 따른 박막 트랜지스터 형성방법을 설명하기 위한 플로우 챠트.
도 2는 종래기술에 따른 제 2실시예로서, 엑시머 레이저 결정화에 따른 박막 트랜지스터 형성방법을 설명하기 위한 플로우 챠트.
도 3은 본 발명에 따른 박막 트랜지스터 형성방법을 설명하기 위한 플로우 챠트.
도 4a 내지 도 4d는 본 발명에 따른 박막 트랜지스터 형성방법을 설명하기 위한 공정별 단면도.
도 5a 내지 도 5h는 본 발명에 따른 폴리실리콘막 형성방법을 이용하여 박막 트랜지스터의 형성방법을 설명하기 위한 공정단면도.
도 6a 내지 도 6b는 도 5a 내지 도 5h를 통해 제조된 박막 트랜지스터를 이용하여 유기전계발광표시장치의 형성방법을 설명하기 위한 공정단면도.
Claims (24)
- 기판 상에 제 1비정질 실리콘 박막을 형성하는 단계와,상기 제 1비정질 실리콘 박막을 제 1결정화하여 폴리실리콘 박막을 형성하는 단계와,상기 제 1 폴리실리콘 박막을 패터닝하여 제 1 폴리실리콘 박막 패턴을 형성하는 단계와,상기 제 1 폴리실리콘 박막 패턴을 가진 기판상에 절연막 및 제 2비정질 실리콘막을 차례로 형성하는 단계와,상기 제 2비정질 실리콘막을 레이저 결정화에 의해 제 2결정화하여 제 2폴리실리콘 박막을 형성하되, 상기 레이저 결정화에 의해 상기 제 2비정질 실리콘막의 제 2결정화가 진행하는 동안 발생되는 열에 의해 상기 제 2비정질 실리콘막이 용융 상태가 되며, 상기 용용되면서 발생된 열이 상기 절연막을 통과하여 상기 제 1폴리실리콘 박막 패턴에 전달되도록 하여 상기 제 1 폴리실리콘 박막 패턴을 재결정화시키는 단계를 포함하는 폴리실리콘막 형성방법.
- 제 1항에 있어서, 상기 제 1결정화 단계는 SPC결정화 기술을 이용하는 것을 특징으로 하는 폴리실리콘막 형성방법.
- 제 1항에 있어서, 상기 절연막은 실리콘 질화막 및 실리콘 산화막 중 어느 하나인 것을 특징으로 하는 폴리실리콘막 형성방법.
- 제 1항에 있어서, 상기 절연막은 500∼2000Å두께로 형성하는 것을 특징으로 하는 폴리실리콘막 형성방법.
- 제 1항에 있어서, 상기 제 2결정화 단계는 엑시머 레이저 결정화 기술을 이용하는 것을 특징으로 하는 폴리실리콘막 형성방법.
- 제 5항에 있어서, 상기 엑시머 레이저 결정화 기술은 1000℃ 온도에서 진행하는 것을 특징으로 하는 폴리실리콘막 형성방법.
- 제 1항에 있어서, 상기 기판과 상기 제 1비정질 실리콘막 사이에 완충막을 형성하는 단계를 더 포함하는 폴리실리콘막 형성방법.
- 제 1항에 있어서, 상기 제 1폴리실리콘 박막 패턴은 박막 트랜지스터의 활성층인 것을 특징으로 하는 폴리실리콘막 형성방법.
- 제 8항에 있어서, 상기 제 2결정화하는 단계를 진행한 다음,상기 제 2폴리실리콘 박막을 가진 기판 상에 금속막을 형성하는 단계와,상기 금속막을 패터닝하여 게이트전극을 형성하는 단계를 더 포함하는 폴리실리콘막 형성방법.
- 제 9항에 있어서, 상기 금속막을 형성하기 이전에,상기 제 2폴리실리콘 박막을 제거하는 단계를 더 포함하는 폴리실리콘막 형성방법.
- 기판 상에 제 1비정질 실리콘막을 형성하는 단계와,상기 제 1비정질 실리콘막을 제 1결정화하여 제 1폴리실리콘 박막을 형성하는 단계와,상기 제 1폴리 실리콘막을 패터닝하여 활성층을 형성하는 단계와,상기 활성층을 가진 기판 상에 게이트 절연막 및 제 2비정질 실리콘막을 차례로 형성하는 단계와,상기 제 2비정질 실리콘막을 레이저 결정화에 의해 제 2결정화하여 제 2폴리실리콘 박막을 형성하되, 상기 레이저 결정화에 의해 상기 제 2비정질 실리콘막의 제 2결정화가 진행하는 동안 발생되는 열에 의해 상기 제 2비정질 실리콘막이 용융 상태가 되며, 상기 용용되면서 발생된 열이 상기 게이트 절연막을 통과하여 상기 활성층에 전달되도록 하여 상기 활성층을 재결정화시키는 단계와,상기 제 2결정화가 완료된 기판 위에 게이트 전극을 형성하는 단계와,상기 게이트 전극을 가진 기판 상에 소오스전극 및 드레인전극을 형성하는 단계를 포함한 박막 트랜지스터 형성방법.
- 제 11항에 있어서, 상기 제 1결정화 단계는 SPC결정화 기술을 이용하는 것을 특징으로 하는 박막 트랜지스터 형성방법.
- 제 11항에 있어서, 상기 게이트 절연막은 500∼2000Å두께로 형성하는 것을 특징으로 하는 박막 트랜지스터 형성방법.
- 제 11항에 있어서, 상기 제 2결정화 단계는 엑시머 레이저 결정화 기술을 이용하는 것을 특징으로 하는 박막 트랜지스터 형성방법.
- 제 14항에 있어서, 상기 엑시머 레이저 결정화 기술은 1000℃ 온도에서 진행하는 것을 특징으로 하는 박막 트랜지스터 형성방법.
- 제 11항에 있어서, 상기 게이트전극 형성 단계 이전에, 상기 제 2폴리실리콘 박막을 제거하는 단계를 더 포함하는 박막 트랜지스터 형성방법.
- 제 11항에 있어서, 상기 게이트 전극을 형성하는 단계는,상기 제 2결정화가 완료된 기판 위에 금속막을 형성하는 단계와,상기 금속막 및 제 2폴리실리콘 박막을 패터닝하는 단계를 더 포함하는 박막 트랜지스터 형성방법.
- 기판 상에 제 1비정질 실리콘막을 형성하는 단계와,상기 제 1비정질 실리콘막을 제 1결정화하는 단계와,상기 제 1결정화된 실리콘막을 패터닝하여 활성층을 형성하는 단계와,상기 활성층을 가진 기판 상에 게이트 절연막 및 제 2비정질 실리콘막을 차례로 형성하는 단계와,상기 제 2비정질 실리콘막을 레이저 결정화에 의해 제 2결정화하되, 상기 레이저 결정화에 의해 상기 제 2비정질 실리콘막의 제 2결정화가 진행하는 동안 발생되는 열에 의해 상기 제 2비정질 실리콘막이 용융 상태가 되며, 상기 용용되면서 발생된 열이 상기 게이트 절연막을 통해 상기 활성층에 전달되도록 하여 상기 활성층을 재결정화시키는 단계와,상기 제 2결정화가 완료된 기판 위에 게이트 전극을 형성하는 단계와,상기 게이트 전극을 가진 기판상에 소오스전극 및 드레인전극을 형성하는 단계와,상기 드레인전극과 연결되는 제 1전극을 형성하는 단계와,상기 제 1전극 상에 적어도 유기발광층을 포함하는 유기막을 형성하는 단계와,상기 유기막 상에 제 2전극을 형성하는 단계를 포함한 유기전계 발광소자 형성방법.
- 제 18항에 있어서, 상기 제 1결정화 단계는 SPC결정화 기술을 이용하는 것을 특징으로 하는 유기전계 발광소자 형성방법.
- 제 18항에 있어서, 상기 게이트 절연막은 500∼2000Å 두께로 형성하는 것을 특징으로 하는 유기전계 발광소자 형성방법.
- 제 18항에 있어서, 상기 제 2결정화 단계는 엑시머 레이저 결정화 기술을 이 용하는 것을 특징으로 하는 유기전계 발광소자 형성방법.
- 제 21항에 있어서, 상기 엑시머 레이저 결정화 기술은 1000℃ 온도에서 진행하는 것을 특징으로 하는 유기전계 발광소자 형성방법.
- 제 18항에 있어서, 상기 게이트전극 형성 단계 이전에, 상기 제 2폴리실리콘 박막을 제거하는 단계를 더 포함하는 유기전계 발광소자 형성방법.
- 제 18항에 있어서, 상기 게이트 전극을 형성하는 단계는,상기 제 2결정화가 완료된 기판 위에 금속막을 형성하는 단계와,상기 금속막 및 제 2폴리실리콘 박막을 패터닝하는 단계를 더 포함하는 유기전계 발광소자 형성방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020070102158A KR101343501B1 (ko) | 2007-10-10 | 2007-10-10 | 폴리실리콘막 형성방법, 이를 이용한 박막 트랜지스터의형성방법 및 유기전계 발광소자 형성방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020070102158A KR101343501B1 (ko) | 2007-10-10 | 2007-10-10 | 폴리실리콘막 형성방법, 이를 이용한 박막 트랜지스터의형성방법 및 유기전계 발광소자 형성방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20090036872A KR20090036872A (ko) | 2009-04-15 |
| KR101343501B1 true KR101343501B1 (ko) | 2013-12-19 |
Family
ID=40761715
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020070102158A KR101343501B1 (ko) | 2007-10-10 | 2007-10-10 | 폴리실리콘막 형성방법, 이를 이용한 박막 트랜지스터의형성방법 및 유기전계 발광소자 형성방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR101343501B1 (ko) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101860859B1 (ko) | 2011-06-13 | 2018-05-25 | 삼성디스플레이 주식회사 | 박막트랜지스터의 제조 방법, 상기 방법에 의해 제조된 박막트랜지스터, 유기발광표시장치의 제조방법, 및 상기 방법에 의해 제조된 유기발광표시장치 |
-
2007
- 2007-10-10 KR KR1020070102158A patent/KR101343501B1/ko active IP Right Grant
Also Published As
| Publication number | Publication date |
|---|---|
| KR20090036872A (ko) | 2009-04-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7098473B2 (en) | Thin film transistor, and organic EL display thereof | |
| TWI446530B (zh) | 顯示裝置及製造其之方法 | |
| KR101263726B1 (ko) | 폴리실리콘을 이용한 박막트랜지스터를 포함하는 어레이 기판 및 이의 제조방법 | |
| WO2019140733A1 (zh) | 柔性amoled基板及其制作方法 | |
| US20070015069A1 (en) | Crystallization mask, crystallization method, and method of manufacturing thin film transistor including crystallized semiconductor | |
| US8592832B2 (en) | Organic light emission diode display device and method of fabricating the same | |
| KR20090126452A (ko) | 유기 발광 표시 장치 및 그 제조 방법 | |
| US7172952B2 (en) | Polysilicon crystallizing method, method of fabricating thin film transistor using the same, and method of fabricating liquid crystal display thereof | |
| JP2006060060A (ja) | 半導体素子を備えた表示装置及びその製造方法並びにその半導体素子を備えた表示装置を搭載した電子機器 | |
| US7471350B2 (en) | Array substrate for liquid crystal display and fabrication method thereof | |
| JP5309387B2 (ja) | 半導体層とこの半導体層を用いた半導体装置および表示装置 | |
| US20130149819A1 (en) | Thin film transistors, method of fabricating the same, and organic light-emitting diode device using the same | |
| KR102532306B1 (ko) | 디스플레이 장치와, 이의 제조 방법 | |
| US7414691B2 (en) | Liquid crystal display device with prevention of defective disconnection of drain/pixel electrodes by forming two conductive layers on top of entire pixel electrode and then removing a portion of both therefrom | |
| US20050105037A1 (en) | Flat panel display and method for fabricating the same | |
| US9887213B2 (en) | Method for manufacturing thin film transistor and related active layer for thin film transistor, thin film transistor, array substrate, and display apparatus | |
| US8535994B2 (en) | Thin-film transistor array device manufacturing method | |
| KR20080000299A (ko) | 폴리실리콘 박막트랜지스터 액정표시장치 및 그 제조방법 | |
| KR101343501B1 (ko) | 폴리실리콘막 형성방법, 이를 이용한 박막 트랜지스터의형성방법 및 유기전계 발광소자 형성방법 | |
| WO2023065455A1 (zh) | 阵列基板及其制作方法和显示装置 | |
| JP3889066B2 (ja) | 半導体装置の作製方法 | |
| KR101588448B1 (ko) | 폴리실리콘을 이용한 박막트랜지스터를 포함하는 어레이 기판 및 이의 제조방법 | |
| KR101048998B1 (ko) | 액정표시소자 및 그 제조방법 | |
| KR101225372B1 (ko) | 박막트랜지스터 및 그 제조방법과 그 박막트랜지스터를포함하는 평판 표시 장치 | |
| JP4749994B2 (ja) | 薄膜トランジスタ及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20161118 Year of fee payment: 4 |
|
| FPAY | Annual fee payment |
Payment date: 20171116 Year of fee payment: 5 |
|
| FPAY | Annual fee payment |
Payment date: 20181114 Year of fee payment: 6 |
|
| FPAY | Annual fee payment |
Payment date: 20191113 Year of fee payment: 7 |