JP5416881B2 - 半導体装置の作製方法 - Google Patents

半導体装置の作製方法 Download PDF

Info

Publication number
JP5416881B2
JP5416881B2 JP2006283219A JP2006283219A JP5416881B2 JP 5416881 B2 JP5416881 B2 JP 5416881B2 JP 2006283219 A JP2006283219 A JP 2006283219A JP 2006283219 A JP2006283219 A JP 2006283219A JP 5416881 B2 JP5416881 B2 JP 5416881B2
Authority
JP
Japan
Prior art keywords
wiring
film
layer
forming
tantalum nitride
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006283219A
Other languages
English (en)
Other versions
JP2007142382A (ja
JP2007142382A5 (ja
Inventor
真之 坂倉
英人 大沼
秀明 桑原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2006283219A priority Critical patent/JP5416881B2/ja
Publication of JP2007142382A publication Critical patent/JP2007142382A/ja
Publication of JP2007142382A5 publication Critical patent/JP2007142382A5/ja
Application granted granted Critical
Publication of JP5416881B2 publication Critical patent/JP5416881B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Preparing Plates And Mask In Photomechanical Process (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Thin Film Transistor (AREA)

Description

本発明は半導体素子で構成された回路を有する半導体装置およびそれらの作製方法に関する。また、液晶表示パネルに代表される電気光学装置や有機発光素子を有する発光表示装置を部品として搭載した電子機器に関する。なお、本明細書中において半導体装置とは、半導体特性を利用することで機能しうる装置全般を指し、電気光学装置、半導体回路および電子機器は全て半導体装置である。
従来より、アクティブマトリックス型の液晶表示装置やイメージセンサー等の回路をガラス基板上に形成する場合において、薄膜トランジスタ(TFTともいう)を集積化して利用する構成が広く知られている。この場合、基板上の配線は、通常、1層目の下層配線を形成し、その後、層間絶縁物を形成した後、2層目の上層配線を形成する方法が一般的であり、必要に応じては、さらに3層目、4層目の配線を形成することもある。
また、回折格子パターン或いは半透膜からなる光強度低減機能を有する補助パターンを設置したフォトマスク(以下、露光マスクともいう)或いはレチクルをゲート電極形成用フォトリソグラフィ工程に適用したTFT作製工程が知られている(例えば、特許文献1参照)。
特開2002−151523号公報
半導体素子を有した半導体装置の問題点として、下層配線と、その上にある上層配線の交差する部分(乗り越え部)における上層配線の断線(段切れ、ともいう)がある。これは、下層配線上のエッジが急峻でその上に形成される層間絶縁膜が十分に被覆されていないためである。
このような段切れを防止するには、上層配線の厚みを増すことが必要である。例えば、下層配線であるゲート配線の2倍程度の厚さにすることが望まれる。しかし、このことは、集積回路の凹凸がさらに増加することを意味し、その上にさらに配線を重ねることが必要な場合には、上層配線の厚みによる断線も考慮しなければならない。また、液晶表示装置のように集積回路の凹凸が好まれない回路を形成する場合には、上層配線の厚みを増すことによる対処は実質的に不可能である。
集積回路においては、段切れが1か所でも存在すると、全体が不良となってしまうため、段切れをいかに減らすかが重要な課題である。本発明は、工程数を増やすことなく、このような段切れ不良を減らす方法を提供し、よって集積回路の歩留りを上げることを課題とする。
また、本発明は、動作性能および信頼性の高い回路を備えた半導体装置を提供することを課題とする。そして、半導体装置の信頼性を向上させることにより、それを備える電子機器の信頼性を向上させることを課題とする。
本発明は、配線の乗り越え部分において、回折格子パターン或いは半透膜からなる光強度低減機能を有する補助パターンを設置したフォトマスクまたはレチクルを配線形成用のフォトリソグラフィ工程に適用する。そして、2層構造の下層配線となる導電膜を形成し、下層配線が下層配線1層目と、1層目の幅より狭い2層目の幅を有するようにレジストパターンを形成し、急峻な段差を緩和することを目的とした下層配線を形成する。なお、本明細書中では、基板側から下側に位置する配線を下層配線とし、下層配線上に層間絶縁膜を介して形成された配線を上層配線と呼ぶ。
本明細書で開示する発明の構成の一つは、絶縁表面上に有する第1の配線と、第1の配線上に有し、且つ、同一方向に延びている第2の配線と、第2の配線上に第2の配線を覆うように有する絶縁膜と、絶縁膜上に、第1の配線及び第2の配線と交差する第3の配線とを有し、第2の配線と第3の配線との交差部及び交差部近傍において、第1の配線の幅は第2の配線の幅よりも広いことを特徴としている。
本明細書で開示する発明の構成の一つは、絶縁表面上に有する第1の配線と、第1の配線上に有し、且つ、同一方向に延びている第2の配線と、第1の配線および第2の配線と電気的に接続され、且つ、第2の配線上に有する第1の配線及び第2の配線と交差する第3の配線と、第1の配線、第2の配線及び第3の配線とを覆うような絶縁膜とを有し、第2の配線と第3の配線との交差部及び交差部近傍において、第1の配線の幅は、第2の配線の幅よりも広いことを特徴としている。
なお、好ましくは、第2の配線と第3の配線との交差部及び交差部近傍以外では、第1の配線の上底の幅と第2の配線の下底の幅が一致または概略一致していると良い。または、第2の配線と第3の配線との交差部及び交差部近傍以外では、交差部及び交差部近傍における第1の配線の配線幅と第2の配線の配線幅の差よりも小さい配線幅を設けるとよい。つまり、交差部及び交差部近傍以外では、交差部及び交差部近傍より小さい、第1の配線の幅と第2の配線の幅の差を有するとよい。
交差部及び交差部近傍以外においては段切れの考慮をする必要がないことから、第1の配線の幅を細く設計することができる。従って、交差部及び交差部近における第1の配線の幅と、交差部及び交差部近傍以外の第1の配線の幅とを一致または概略一致させるとよい。または、交差部及び交差部近傍における第1の配線より、交差部及び交差部近傍以外の第1の配線を細くするとよい。なお、概略一致とは、絶縁表面上に垂直方向の断面において下層の上底と上層の下底とが一致している場合も含む。
第2の配線と第3の配線との交差部及び交差部近傍の領域において、第1の配線の幅は、第2の配線の幅よりも広く設けられ、その他の領域以外では、第1の配線の幅と第2の配線の幅が一致、もしくは狭い配線幅の差を有しているとよい。この構成により、交差部及び交差部近傍の領域では配線の段差を緩和して断線を防ぐことができ、配線と絶縁膜とのカバレッジを良好にすることができる。また、交差部及び交差部近傍以外の領域については配線幅を細くでき、微細化が可能となる。また、交差部以外について第1の配線の幅と第2の配線の幅を一致、もしくは狭い配線幅の差を設けることにより、配線間隔を狭めることができ、高集積化を可能とすることができる。
本明細書で開示する発明の構成の一つは、絶縁表面上に有する第1の配線と、第1の配線上に有し、且つ、同一方向に延びている第2の配線と、第2の配線を覆うように有する層間絶縁膜と、層間絶縁膜に形成された開口部を介して第1の配線および第2の配線と電気的に接続される第3の配線とを有し、開口部において、第1の配線の幅は、第2の配線の幅よりも広く形成されていることを特徴としている。
上記構成によって、開口部において、第1の配線はエッチングストッパーとなり、第1の配線、第2の配線、及び第3の配線との接合性を向上することができる。
なお、開口部は、第2の配線の端部と重なっていてもよい。端部と重なることにより、第2の配線と第3の配線との接触する表面積が増え、開口部における接合性を向上することができる。
また、第1の配線の端部は、第2の配線の端部から突出して位置し、第1の配線は第2の配線より長いことを特徴としている。これにより、第1の配線はエッチングストッパーとなり、第2の配線、及び第3の配線との接合性を向上することができる。
また、上記のいずれの構成においても、第1の配線及び第2の配線と半導体素子を同一基板上に有し、半導体素子は、半導体層、ゲート絶縁膜、及びゲート電極とを有し、ゲート電極は、第1のゲート電極と、第1のゲート電極上に接する第2のゲート電極を有し、第1のゲート電極は第1の配線と同じ材料であり、且つ、第2のゲート電極は第2の配線と同じ材料であってもよい。
また、上記のいずれの構成においても、第1の配線の側面はテーパー形状としてもよい。また、第1の配線及び第2の配線の側面はテーパー形状としてもよい。その場合、第1の配線の側面と基板面がなす角は、第2の配線の側面が基板面となす角より小さくなる。テーパー形状とすることで、さらに配線の段差を緩和して断線を防ぐことができる。また、第1の配線と第2の配線の側面を連続してテーパー形状としてもよい。その場合、少なくとも絶縁表面上に垂直方向の断面において第1の配線の上底の幅と第2の配線の幅の下底の幅とが一致する形状となる。
本明細書で開示する発明の構成の一つは、絶縁表面上に第1の導電膜を形成し、第1の導電膜上に第1の導電膜と接する第2の導電膜を形成し、第2の導電膜上に、回折格子パターン或いは半透膜からなる光強度低減機能を有する補助パターンを含むフォトマスクまたはレチクルで、膜厚を一部薄くした第1のマスクと、側部以外において膜厚が均一の第2のマスクを形成し、第1のマスク及び第2のマスクをマスクとして第1の導電膜および第2の導電膜をエッチングして第1の配線と、第1の配線より幅が狭い部分を有する第2の配線とを形成し、第1の配線及び第2の配線を覆う絶縁膜を形成し、絶縁膜上に第1の配線及び第2の配線と交差する第3の配線を形成し、第3の配線は、第1の配線において第2の配線よりも幅が広い部分と重なることを特徴としている。
本明細書で開示する発明の構成の一つは、絶縁表面上に第1の導電膜を形成し、第1の導電膜上に第1の導電膜と接する第2の導電膜を形成し、第2の導電膜上に、回折格子パターン或いは半透膜からなる光強度低減機能を有する補助パターンを含むフォトマスクまたはレチクルで、2段階以上の膜厚を有する第1のマスクと、側部以外において膜厚が均一の第2のマスクを形成し、第1のマスク及び第2のマスクをマスクとして第1の導電膜および第2の導電膜をエッチングして第1の配線と、第1の配線より幅が狭い部分を有する第2の配線とを形成し、第1の配線及び第2の配線を覆う絶縁膜を形成し、絶縁膜上に第1の配線及び第2の配線と交差する第3の配線を形成し、第3の配線は、第1の配線において第2の配線よりも幅が広い部分と重なることを特徴としている。
本明細書で開示する発明の構成の一つは、絶縁表面上に第1の導電膜を形成し、前記第1の導電膜上に前記第1の導電膜と接する第2の導電膜を形成し、第2の導電膜上に、回折格子パターン或いは半透膜からなる光強度低減機能を有する補助パターンを含むフォトマスクまたはレチクルで、膜厚を一部薄くした第1のマスクと、側部以外において膜厚が均一の第2のマスクを形成し、第1のマスク及び第2のマスクをマスクとして第1の導電膜および第2の導電膜をエッチングして第1の配線と、第1の配線より幅が狭い部分を有する第2の配線とを形成し、第1の配線および第2の配線と電気的に接続し、且つ、第1の配線及び第2の配線と交差する第3の配線を形成し、第1の配線、第2の配線及び第3の配線を覆う絶縁膜を形成し、第3の配線は、第1の配線において第2の配線よりも幅が広い部分と重なることを特徴としている。
本明細書で開示する発明の構成の一つは、絶縁表面上に第1の導電膜を形成し、第1の導電膜上に第1の導電膜と接する第2の導電膜を形成し、第2の導電膜上に、回折格子パターン或いは半透膜からなる光強度低減機能を有する補助パターンを含むフォトマスクまたはレチクルで、2段階以上の膜厚を有する第1のマスクと、側部以外において膜厚が均一の第2のマスクを形成し、第1のマスク及び第2のマスクをマスクとして第1の導電膜および第2の導電膜をエッチングして第1の配線と、第1の配線より幅が狭い部分を有する第2の配線とを形成し、第1の配線および第2の配線と電気的に接続し、且つ、第1の配線及び第2の配線と交差する第3の配線を形成し、第1の配線、第2の配線及び第3の配線を覆う絶縁膜を形成し、第3の配線は、第1の配線において第2の配線よりも幅が広い部分と重なることを特徴としている。
上記構成において、第2のマスクをマスクとしてエッチングして第1の配線の幅と第2の配線の幅とを一致または概略一致させて設けても良い。
本明細書で開示する発明の構成の一つは、絶縁表面上に第1の導電膜を形成し、前記第1の導電膜上に前記第1の導電膜と接する第2の導電膜を形成し、第2の導電膜上に、回折格子パターン或いは半透膜からなる光強度低減機能を有する補助パターンを含むフォトマスクまたはレチクルで、膜厚を一部薄くした第1のマスクと、側部以外において膜厚が均一の第2のマスクを形成し、第1のマスク及び第2のマスクをマスクとして第1の導電膜および第2の導電膜をエッチングして第1の配線と、第1の配線より幅が狭い部分を有する第2の配線とを形成し、第1の配線及び第2の配線を覆う絶縁膜を形成し、絶縁膜に少なくとも第1の配線上面及び第2の配線上面を露呈させる開口部を形成し、絶縁膜上に開口部を介して第1の配線及び第2の配線と電気的に接続する第3の配線を形成することを特徴としている。
絶縁表面上に第1の導電膜を形成し、第1の導電膜上に第1の導電膜と接する第2の導電膜を形成し、第2の導電膜上に、回折格子パターン或いは半透膜からなる光強度低減機能を有する補助パターンを含むフォトマスクまたはレチクルで、2段階以上の膜厚を有する第1のマスクと、側部以外において膜厚が均一の第2のマスクを形成し、第1のマスク及び第2のマスクをマスクとして第1の導電膜および第2の導電膜をエッチングして第1の配線と、第1の配線より幅が狭い部分を有する第2の配線とを形成し、第1の配線及び第2の配線を覆う絶縁膜を形成し、絶縁膜に少なくとも第1の配線上面及び第2の配線上面を露呈させる開口部を形成し、絶縁膜上に開口部を介して第1の配線及び第2の配線と電気的に接続する第3の配線を形成することを特徴としている。
なお、開口部は、第2の配線の端部と重なっていてもよい。端部と重なることにより、第2の配線と第3の配線との接触する表面積が増え、開口部における接合性を向上することができる。
また、開口部を形成する際に、第2の配線の端部を露呈させるように開口部を形成してもよい。なお、第1の配線の端部は、第2の配線の端部から突出して位置し、第1の配線は第2の配線より長いことを特徴としている。これにより、第1の配線はエッチングストッパーとなり、第2の配線、及び第3の配線との接合性を向上することができる。
また、上記のいずれの構成において、第1の配線及び第2の配線と半導体素子を同一基板上に形成し、半導体素子は、半導体層、ゲート絶縁膜、ゲート電極により形成され、前記ゲート電極は、第1のゲート電極と、第1のゲート電極と接する第2のゲート電極により形成され、第1のゲート電極は第1の配線と同一材料及び同一工程で形成され、第2のゲート電極は第2の配線と同一材料及び同一工程で形成されていることを特徴としている。
また、上記のいずれの構成において、第1の配線の側面及び第2の配線の側面は、回折格子パターン或いは半透膜からなる光強度低減機能を有する補助パターンを含むフォトマスクまたはレチクルを用いて、テーパー形状としても良い。
上記のいずれかの構成において、フォトマスクを用い、絶縁表面上に垂直方向の断面に於いて内角が180°以上の部位を少なくとも1箇所設けるように前記第1のマスクを形成する。
本発明は、配線の交差する部分(乗り越え部)において、下層配線を2層構造とし、下層配線の1層目は、その上に形成された2層目より配線幅が広いことを特徴としているため、急峻な段差が緩和され、その上に成膜される層間絶縁物の段差被覆性を向上することができる。よって、下層配線の交差部に層間絶縁物を介して形成された上層配線の段切れを減らすことができ、歩留まりを上げることが可能となる。また、下層配線に、テーパー部を設けることにより、さらに段差被覆性の向上を図ることができる。
また、上記下層配線の1層目の端部は2層目より広く設けているため、下層配線の1層目、およびその上に形成される2層目の端部上にコンタクトホールを形成した場合、下層配線の1層目がエッチングストッパーとして機能する。つまり、2層目にエッチングされやすい材料を用いても、1層目がエッチングストッパーになるため、不要なエッチングを防ぐことができる。また、2層目に第3の配線(コンタクト配線)と接触抵抗が高い材料を用いても、1層目に低い材料を用いれば良く、材料を適時選択することにより、用いられる材料の選択の幅を広げることができる。
さらに、下層配線の1層目と、その上に形成された2層目と両方に第3の配線が接合し、且つ、2層目の側面とも接合するため、下層配線と第3の配線との接触する全体の表面積が大きくなり、接合性の良い第3の配線を設けることがきる。
また、従来、コンタクトホール形成部において配線幅は広く設けられるが、本発明では、工程数を増やすことなく1層目の配線幅を広く設けるため、敢えて2層目の配線幅を広く設ける必要がない。コンタクトホール形成部において第1の配線の端部を第2の配線の端部から突出させ、第1の配線は第2の配線より長く設けることができる。
また、本発明は、回折格子パターン或いは半透膜からなる光強度低減機能を有する補助パターンを設置したフォトマスクまたはレチクルを用いることにより、工程数を増やすことなく、下層配線を作製することが可能となる。
本発明の実施の形態について、図面を用いて詳細に説明する。但し、本発明は以下の説明に限定されず、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。なお、以下に説明する本発明の構成において、同一部分又は同様な機能を有する部分には同一の符号を異なる図面間で共通して用い、その繰り返しの説明は省略する。
(実施の形態1)
本実施の形態は、下層配線を2層構造とする半導体装置の作製工程について示す。2層構造の下層配線と、絶縁膜を介して重なる上層配線からなる半導体装置の一構成例に関して図1を用いて説明する。
まず、絶縁表面を有する基板101を用意する。絶縁表面を有する基板101としては、透光性を有する基板、例えばガラス基板、結晶化ガラス基板、もしくはプラスチック基板を用いることができる。また、絶縁表面を有する基板101は、最表面となる層または膜が絶縁表面を有していれば、絶縁体からなる下地膜や半導体層、または導電膜を既に形成していてもよい。
次に、絶縁表面を有する基板101上に、第1の導電層102とその上に第2の導電層103の積層を形成する。第1の導電層102はタングステン(W)、クロム(Cr)、タンタル(Ta)、窒化タンタル(TaN)またはモリブデン(Mo)などの高融点金属、又は高融点金属を主成分とする合金もしくは化合物を30〜50nmの厚さで形成する。
また、第2の導電層103はタングステン(W)、クロム(Cr)、タンタル(Ta)、窒化タンタル(TaN)またはモリブデン(Mo)などの高融点金属、高融点金属を主成分とする合金もしくは化合物、又はアルミニウム(Al)等で200〜600nmの厚さに形成する。
ここでは、第1の導電層102と第2の導電層103をそれぞれ異なる配線材料として用い、後に行うエッチング工程でエッチングレートの差が生じるようにする。第1の導電層102としては窒化タンタルを用い、第2の導電層103としてはタングステン膜を用いる。
次いで、第2の導電層103上にレジスト膜403を全面に塗布した後、図1(A)に示すマスクを用いて露光を行う。ここでは、膜厚1.5μmのレジスト膜を塗布し、露光は、解像度が1.5μmの露光機を用いる。露光に用いる光は、i線(波長365nm)であり、露光エネルギーは、70〜140mJ/cmの範囲から選択する。また、i線に限定されず、i線とg線(波長436nm)とh線(波長405nm)とを混合させた光を露光に用いてもよい。
本実施の形態では、露光マスクに半透明膜からなる光強度低減機能を有する補助パターン(ハーフトーン膜)を設置したものを用いる。
図1(A)において、露光マスク400は、Crなどの金属膜からなる遮光部401a、401bと、光強度低減機能を有する補助パターンとして、半透膜(ハーフトーン膜ともいう)が設けられた部分(半透部402a、402bとも呼ぶ)とが設置されている。露光マスク400の断面図において、遮光部401aと半透部402aにおける遮光部401bと半透部402bとが重なった領域の幅をt2と示し、半透部402a、において一層の領域の幅をt1とt3と示す。つまり、半透部402aにおいて遮光部401aと重ならない領域の幅をt1、t3と示す。ここでは露光マスクの一部として半透膜を用いた例を示したが、回折格子パターンを用いてもよい。
図1(A)に示す露光マスク400を用いてレジスト膜403の露光を行うと、レジスト膜403に非露光領域403a、403bと露光領域403cが形成される。露光時には、光が遮光部401a、401bの回り込みや半透部402a、402bを通過することによって図1(A)に示す露光領域403cが形成される。
そして、現像を行うと、露光領域403cが除去されて、図1(B)に示すように、膜厚の厚い領域と、該領域より膜厚の薄い領域を両側側部に有する左右対称のレジストパターン104aと、膜厚の厚い領域からなるレジストパターン104bとが第2の導電層103上に得られる。基板に垂直な軸に対して左右対称のレジストパターン104aにおいて、膜厚の薄い領域は、露光エネルギーを調節することでレジスト膜厚を調節することができる。なお、本実施例では、左右対象のレジストパターンを形成しているが、勿論、左右非対称のレジストパターンであってもよい。
半透明膜からなる光強度低減機能を有する補助パターン(ハーフトーン膜)を設置した露光マスクにより、形成されたレジストパターンの断面(基板に対して垂直方向の断面)において内角が180°以上の部位を少なくとも1箇所有するレジストパターンを形成する。本実施の形態では、露光マスク400を用いて形成されるレジストパターン104aは、そのレジストパターンの断面(基板101に対して垂直方向の断面)において内角が180°以上の部位を2箇所有するレジストパターン104aとなる。また、レジストパターン104bは、側面または側部以外において膜厚が均一となるように形成される。
次に、レジストパターン104a、104bをマスクとして用い、ドライエッチングにより第2の導電層103及び第1の導電層102のエッチングを行う。エッチングガスには、CF、SF、Cl、Oを用いる。エッチング速度の向上にはECR(Electron Cyclotron Resonance)やICP(Inductively Coupled Plazma)などの高密度プラズマ源を用いたドライエッチング装置を用いる。なお、エッチング条件によっては、絶縁表面を有する基板101もエッチングされて、部分的に膜厚が薄くなる。そのため予め、基板101の最表面の層、または基板101上に、エッチングされてもよい絶縁膜を有しているとよい。
こうして図1(C)で示すように、基板101上に第1の配線層106a、106b、第2の配線層107a、107bからなる下層配線の配線積層パターンが形成される。エッチングによって、両側壁が露出した第1の配線層106a、106bが形成される。第1の配線層106aは、第2の配線層107aと重ならない領域が露出される。なお、第1の配線層106a、第2の配線層107aの両側壁は、テーパー形状としてもよい。また、第1の配線層106b、第2の配線層107bの両側壁もテーパー形状としてもよい。第1の配線層106aのおよび第2の配線層107aの両壁面、または第1の配線層106bのおよび第2の配線層107bの両壁面を連続してテーパー形状としてもよい。その場合、少なくとも第1の配線層106aの上底の幅と第2の配線層107aの下底の幅、または第1の配線層106bの上底の幅と第2の配線層107bの下底の幅が一致する形状となる。
次いで、レジストパターン105a、105bを除去した後、図1(D)に示すように窒化珪素を用いた絶縁膜108を形成する。絶縁膜の材料に、透光性を有する無機材料(酸化シリコン、窒化シリコン、酸化窒化シリコンなど)または、低誘電率の有機化合物材料(感光性又は非感光性の有機樹脂材料)を用いてもよいし、シロキサンを含む材料を用いて絶縁膜を形成してもよい。なお、シロキサンは、シリコン(Si)と酸素(O)との結合で骨格構造が構成される材料である。置換基として、少なくとも水素を含む有機基(例えばアルキル基、芳香族炭化水素)が用いられる。置換基として、フルオロ基を用いてもよい。または置換基として、少なくとも水素を含む有機基と、フルオロ基とを用いてもよい。なお、本実施の形態では、絶縁層を単層として用いているが、積層にしても構わない。
次いで、図1の(E)に示すように上層配線となる第3の配線層109を形成する。上層配線は単層でも、積層であってもよく、銀(Ag)、金(Au)、銅(Cu)、ニッケル(Ni)、白金(Pt)、パラジウム(Pd)、イリジウム(Ir)、ルテニウム(Rh)、タングステン(W)、アルミニウム(Al)、タンタル(Ta)、モリブデン(Mo)、カドミウム(Cd)、亜鉛(Zn)、鉄(Fe)、チタン(Ti)、シリコン(Si)、ゲルマニウム(Ge)、ジルコニウム(Zr)、バリウム(Ba)等の金属元素からなる膜、または前記元素を主成分とする合金材料からなる膜(例えば、Alと炭素(C)とNiを含む合金、Alと炭素(C)とMoを含む合金)、または前記元素からなる積層膜(例えば、MoとAlとMoとの積層膜、TiとAlとTiとの積層膜、窒化チタン(TiN)とAlとTiとの積層膜)又は金属窒化物等の化合物材料からなる膜等が挙げられる。なお、上記導電膜は、スパッタリング法などの公知の成膜方法を用いることができる。また、膜厚は、50〜500nmの厚さで形成する。
本実施の形態では、第3の配線層109が重畳される部分の第1の配線層106aは、その上に形成される第2の配線層107aの配線幅より広く設けてあり、このように広く設けることにより第3の配線層109の段切れを防ぐことができる。なお、このとき上層配線を重畳しない部分の第1の配線層106bについては、段切れを考慮することがないので第2の配線層107bと同じ配線幅とする。つまり、配線乗り越えがない場合は、配線幅を細くすることが好ましく、このように配線幅を細くすることで、微細化を図ることができる。また以上のように、本発明を用いることで、信頼性の向上と、高集積化を図ることができる。
(実施の形態2)
本実施の形態では、実施の形態1の他の構成について、図11を用いて説明する。
図11(A)に示すように、まず、絶縁表面を有する基板101を用意する。絶縁表面を有する基板101としては、透光性を有する基板、例えばガラス基板、結晶化ガラス基板、もしくはプラスチック基板を用いることができる。また、絶縁表面を有する基板101は、最表面となる層または膜が絶縁表面を有していれば、絶縁体からなる下地膜や半導体層、または導電膜を既に形成していてもよい。
次に、絶縁表面を有する基板101上に、第1の導電層102と第2の導電層103の積層を形成する。第1の導電層102はタングステン(W)、クロム(Cr)、タンタル(Ta)、窒化タンタル(TaN)またはモリブデン(Mo)などの高融点金属、又は高融点金属を主成分とする合金もしくは化合物を30〜50nmの厚さで形成する。
また、第2の導電層103はタングステン(W)、クロム(Cr)、タンタル(Ta)、窒化タンタル(TaN)またはモリブデン(Mo)などの高融点金属、又は高融点金属を主成分とする合金もしくは化合物で200〜600nmの厚さに形成する。
ここでは、第1の導電層102と第2の導電層103をそれぞれ異なる配線材料として用い、後に行うエッチング工程でエッチングレートの差が生じるようにする。第1の導電層102としては窒化タンタルを用い、第2の導電層103としてはタングステン膜を用いる。
次いで、第2の導電層103上にレジスト膜403を全面に塗布した後、図11(A)に示すマスクを用いて露光を行う。ここでは、膜厚1.5μmのレジスト膜を塗布し、露光は、解像度が1.5μmの露光機を用いる。露光に用いる光は、i線(波長365nm)であり、露光エネルギーは、70〜140mJ/cmの範囲から選択する。また、i線に限定されず、i線とg線(波長436nm)とh線(波長405nm)とを混合させた光を露光に用いてもよい。
本実施の形態では、実施の形態1と同様に、露光マスクに半透明膜からなる光強度低減機能を有する補助パターン(ハーフトーン膜)を設置したものを用いる。
図11(A)において、露光マスク400は、Crなどの金属膜からなる遮光部401a、401bと、光強度低減機能を有する補助パターンとして、半透膜が設けられた部分(半透部402a、402bとも呼ぶ)とが設置されている。露光マスク400の断面図において、遮光部401aと半透部402a、および遮光部401bと半透部402bとが重なった領域の幅をt2と示し、半透部402a、402bが一層の領域の幅をr1、r2、r3及びr4とで示している。ここでは、左右対称のレジストパターンを作製するためr1とr2、また、r3とr4は同じ幅で設けられているが、r1、r2、r3、r4はそれぞれ異なった幅で設けても良い。なお、露光マスクの一部として半透膜を用いた例を示したが、回折格子パターンを用いてもよい。
図11(A)に示す露光マスク400を用いてレジスト膜403の露光を行うと、レジスト膜403に非露光領域403a、403bと露光領域403cが形成される。露光時には、光が遮光部401a、401bの回り込みや半透部402a、402bを通過することによって図11(A)に示す露光領域403cが形成される。
そして、現像を行うと、露光領域403cが除去されて、図11(B)に示すように、膜厚の厚い領域と、該領域より膜厚の薄い領域を両側側部に有する左右対称のレジストパターン104a、104bが第2の導電層103上に得られる。基板に垂直な軸に対して左右対称のレジストパターン104aにおいて、膜厚の薄い領域は、露光エネルギーを調節することでレジスト膜厚を調節することができる。なお、本実施例では、左右対象のレジストパターンを形成しているが、勿論、左右非対称のレジストパターンであってもよい。
半透明膜からなる光強度低減機能を有する補助パターン(ハーフトーン膜)を設置した露光マスクにより、形成されたレジストパターンの断面(基板に対して垂直方向の断面)において内角が180°以上の部位を少なくとも1箇所有するレジストパターンを形成する。本実施の形態では、露光マスク400を用いて形成されるレジストパターン104aは、そのレジストパターンの断面(基板101に対して垂直方向の断面)において内角が180°以上の部位を2箇所有するレジストパターン104aとなる。
次に、レジストパターン104a、104bをマスクとして用い、ドライエッチングにより第2の導電層103及び第1の導電層102のエッチングを行う。エッチングガスには、CF、SF、Cl、Oを用いる。エッチング速度の向上にはECR(Electron Cyclotron Resonance)やICP(Inductively Coupled Plazma)などの高密度プラズマ源を用いたドライエッチング装置を用いる。なお、エッチング条件によっては、絶縁表面を有する基板101もエッチングされて、部分的に膜厚が薄くなる。そのため予め、基板101の最表面の層、または基板101上に、エッチングされてもよい絶縁膜を有しているとよい。
こうして図11(C)で示すように、基板101上に第1の配線層106a、106b、第2の配線層107a、107bからなる下層配線の配線積層パターンが形成される。エッチングによって、第1の配線層106a、106bは、両側壁が露出し、さらに第2の配線層107a、107bと重ならない領域が露出される。なお、第1の配線層106a、106bの両側壁は、テーパー形状としてもよい。また、第2の配線層107a、107bの両側壁もテーパー形状としてもよい。
次いで、レジストパターン105a、105bを除去した後、図11(D)に示すように窒化珪素を用いた絶縁膜108を形成する。絶縁膜の材料に、透光性を有する無機材料(酸化シリコン、窒化シリコン、酸化窒化シリコンなど)または、低誘電率の有機化合物材料(感光性又は非感光性の有機樹脂材料)を用いてもよいし、シロキサンを含む材料を用いて絶縁膜を形成してもよい。なお、シロキサンは、シリコン(Si)と酸素(O)との結合で骨格構造が構成される材料である。置換基として、少なくとも水素を含む有機基(例えばアルキル基、芳香族炭化水素)が用いられる。置換基として、フルオロ基を用いてもよい。または置換基として、少なくとも水素を含む有機基と、フルオロ基とを用いてもよい。なお、本実施の形態では、絶縁層を単層として用いているが、積層にしても構わない。
次いで、図11の(E)に示すように上層配線となる第3の配線層109を形成する。上層配線は単層でも、積層であってもよく、銀(Ag)、金(Au)、銅(Cu)、ニッケル(Ni)、白金(Pt)、パラジウム(Pd)、イリジウム(Ir)、ルテニウム(Rh)、タングステン(W)、アルミニウム(Al)、タンタル(Ta)、モリブデン(Mo)、カドミウム(Cd)、亜鉛(Zn)、鉄(Fe)、チタン(Ti)、シリコン(Si)、ゲルマニウム(Ge)、ジルコニウム(Zr)、バリウム(Ba)等の金属元素からなる膜、または前記元素を主成分とする合金材料からなる膜(例えば、Alと炭素(C)とNiを含む合金、Alと炭素(C)とMoを含む合金)、または前記元素からなる積層膜(例えば、MoとAlとMoとの積層膜、TiとAlとTiとの積層膜、Ti窒化チタン(TiN)とAlとTiとの積層膜)又は金属窒化物等の化合物材料からなる膜等が挙げられる。なお、上記導電膜は、スッパッタリング法などの公知の成膜方法を用いることができる。また、膜厚は、50〜500nmの厚さで形成する。
本実施の形態では、第3の配線層109か重畳される部分の第1の配線層106aは、第2の配線層107aの配線幅より広く設けてあり、第2の配線層107aと第1の配線層106aの配線幅の差は1μmとなる。また、このとき上層配線を重畳しない部分の第1の配線層106bについても、第2の配線層107bの配線幅より広く設けてあり、第2の配線層107bと第1の配線層106bの配線幅の差は0.5μmとなる。
つまり、配線乗り越えがある領域は、下層配線の1層目の配線と2層目の配線幅の差を長く設けて、上層配線となる第3の配線層109の段切れを防ぎ、配線乗り越えがない領域では、配線乗り越えがある領域の配線幅の差よりも短い配線幅の差を設けて、絶縁膜108のカバレッジを良好にすることができる。
ここで選択した配線幅は2箇所であるが、必要であれば、複数箇所で配線幅、を変えることができる。第1の配線層と第2の配線層は、回折格子パターン或いは半透膜からなる光強度低減機能を有する補助パターンを設置した露光マスクを用いることにより、複数の異なる配線幅、及び複数の異なる配線幅の差で同時に形成することが可能である。勿論、本実施の形態と、実施の形態1とを組み合わせて用いることもできる。
(実施の形態3)
本実施の形態では、実施の形態1および実施の形態2と異なる露光マスクについて、図12を用いて説明する。
本実施の形態では、図12に示す、ライン(非開口部ともいう)およびスペース(開口部ともいう)、または矩形パターンおよびスペースで形成された半透過部を備えた露光マスクを用いる。
露光マスクの上面図の具体例を図12(A)〜(C)に示す。また、露光マスクを用いたときの光強度分布の例を図12(D)に示す。図12(A)〜(C)に示す露光マスクは、遮光部P、半透過部Q、透過部Rを備えている。図12(A)に示す露光マスクの半透過部Qは、縞状(ストライプ状、スリット状)にライン303およびスペース304が繰り返し設けられ、ライン303およびスペース304が遮光部Pの端部302に平行な方向に配置されている。この半透過部において、遮光材料からなるライン303の幅がL、遮光材料間のスペース304の幅がSである。ライン幅L、スペース幅S、露光装置の解像度aおよび投影倍率1/bとの関係が、L=(a×b)×c、S=(a×b)×dの条件式を満たすような露光マスクを用いる。この際、係数cおよび係数dにおいて、c≦0.8、d≦0.7となる。
具体的には、a=1.5μm、b=1の場合、L/S=0.5μm/0.5μm、0.75μm/0.5μm、1.0μm/0.5μm、0.75μm/0.75μm等の組み合わせを用いる。
ライン303は遮光材料からなり、遮光部Pと同じ遮光材料を用いて設けることができる。ライン303は矩形状に形成されているが、これに限定されない。一定の幅を有していればよい。例えば、角が丸みを帯びた形状でもよい。
上の関係を満たす露光マスクを用いることにより、半透過部を回折した露光光の被露光面における露光量はほぼ均一化された光量となり、半透過部の露光部分のフォトレジスト層の膜厚を薄く、かつその膜厚を均一に形成することができ、精度よく所望のパターンを得ることができる。
図12(B)は別の例であり、露光マスクの半透過部Qは、縞状にライン307およびスペース308が設けられ、ライン307およびスペース308が遮光部Pの端部306に垂直な方向に配置されている。この半透過部のライン307の幅L、スペース308の幅S、露光装置の解像度aおよび投影倍率1/bの関係が図12(A)と同様の上の条件を満たす露光マスクを用いる。また、遮光部Pの端部306と半透過部Qのライン307の端部とは接していてもよいし、図示したように距離Tを空けて配置してもよい。距離Tは、露光装置の解像度aに投影倍率の逆数bを乗じた(a×b)より小さくなければならない。ラインおよびスペースの配置以外は、図12(A)と同様のもの(材料、形状等)を用いることができる。
半透過部Qのラインおよびスペースの方向は、図12(A)、図12(B)のいずれの方向を用いることもできる。また、図12(A)と図12(B)とを組み合わせて用いることもできる。また、半透過部Qのラインおよびスペースの方向は、図12(A)と図12(B)の間の方向、即ち、遮光部Pの端部に対して斜めの方向に配置することもできる。この場合もラインおよびスペースの配置以外は、図12(A)と同様のもの(材料、形状等)を用いることができる。
また、半透過部Qは、図12(A)、図12(B)に示すようにラインおよびスペースが縞状に配置されたものを用いてもよいし、他のパターンを用いてもよい。例えば、図12(C)のように遮光材料からなる矩形パターン312が、格子状または幾何学的に周期的に配置されたものを用いてもよい。図12(C)において、矩形パターン312の短辺方向の幅Lがラインの幅Lに相当する。また、当該短辺方向のスペース313の幅Sがスペースの幅Sに相当する。この矩形パターン312の幅L、スペース313の幅S、露光装置の解像度aおよび投影倍率1/bの関係が図12(A)と同様の上の条件を満たす露光マスクを用いる。矩形パターン312は遮光材料からなり、遮光部Pと同じ遮光材料を用いて設けることができる。
また、半透過部のラインおよびスペース(または矩形パターンおよびスペース)は、図12(A)〜(C)のように周期的に配置されていてもよいし、非周期的に配置されてもよい。非周期的に配置されている場合は、隣り合うラインおよびスペース(または矩形パターンおよびスペース)が上の条件を満たしていればよい。
上の条件を満たす範囲内でラインおよびスペース(または矩形パターンおよびスペース)の幅を調節することにより、実質的な露光量を変えることが可能であり、露光されたレジストの現像後の膜厚を調節することが可能である。
なお、このフォトリソグラフィ工程で使用されるレジストはネガ型レジストが適用困難である為、露光マスクのパターンは、ポジ型レジストを前提にしている。露光装置は、投影型の露光装置を用いることができる。投影倍率は、等倍の露光装置を用いることもできるし、投影倍率が1/b倍の縮又は拡大小投影型露光装置を用いることもできる。
図12(A)〜(C)に示す露光マスクに露光光を照射した場合、遮光部Pの光強度はほぼゼロであり、透過部Rの光強度はほぼ100%である。一方、半透過部の光強度は、10〜70%の範囲で調整可能となっており、その代表的光強度分布の例を図12(D)中の光強度分布314に示す。露光マスクに於ける半透過部Qの光強度の調整は、ライン幅Lおよびスペース幅S(または矩形パターンの短辺方向の幅Lおよび当該短辺方向のスペース幅S)の調整により実現することができる。
また、図12(A)〜(C)に示す露光マスクは、露光装置の解像度a、投影倍率1/bとライン幅L(または矩形パターンの短辺方向の幅L)との関係が、L<(2a/3)×bを満たすものが望ましい。
また、上の関係を満たす露光マスクは、その半透過部Qが遮光部Pの側部に配置されるもの、即ち半透過部Qが遮光部Pと透過部Rとの間に配置されるものに用いることが特に有効である。
なお、本実施の形態は、実施の形態1または実施の形態2に適用された露光マスクと置き換えて適用することができる。他の工程については実施の形態1および実施の形態2を参照することとし、説明を省略する。
(実施の形態4)
本実施の形態では、実施の形態1乃至本実施の形態3のいずれかを用いた回折格子パターン或いは半透膜からなる光強度低減機能を有する補助パターンを設置した露光マスクから形成された本発明の一構成を図面を用いて説明する。
図2(A)に、上記実施の形態の工程に従い、基板101上に下層配線となる第1の配線層106、第2の配線層107を設ける構成を示す。また、絶縁膜108を介して、上層配線となる第3の配線層109、及びコンタクト配線となる導電層110を形成した構成を示す。図10(A)には、基板101上に第1の配線層106、第2の配線層107を設け、絶縁膜を介さずに上層配線となる第3の配線層111を設ける構成を示す。
なお、図2(A)の断面図として、図2(B)に断面図A−B、図2(C)に断面図C−D、及び図2(D)に断面図E−Fを示す。図10(A)の断面図として、図10(B)に断面図A−B、図10(C)に断面図C−Dを示す。また、本実施の形態で示す図2(B)と(C)の構成は、本実施の形態1により作製された図1(E)の構成と同じ構成を示す。
図2(B)の断面図A−Bに、層間膜(絶縁膜108)を介して、上層配線となる第3の配線層109が重畳する第1の配線層106と第2の配線層107を示す。
基板101上に第1の配線層106、第2の配線層107を設ける。この際、第1の配線層106は第2の配線層107の配線幅より広く設ける。また、第2の配線層107上には絶縁膜108が設けられ、絶縁膜108上には第3の配線層109を設けられる。
次に、図2(C)に第3の配線層109が重畳しない第1の配線層106と第2の配線層107を示す。上層配線を重畳しないため、基板101上に設けられる第1の配線層106と第2の配線層107との配線幅は同じ幅で形成される。また、第2の配線層107上には絶縁膜108が設けられる。
以上の構成により、第3の配線層109が重畳される部分の第1の配線層106は、第2の配線層107の配線幅より広く設けてあり、このように下層配線の1層目を広く設けることにより上層配線となる第3の配線層109の段切れを防ぐことができる。なお、このとき第3の配線層109が重畳しない部分の第1の配線層106については、段切れを考慮することがないので第2の配線層107と同じ配線幅とする。つまり、配線乗り越えがない場合は、配線幅を細くすることが好ましく、このように配線幅を細くすることで、微細化を図ることができる。以上のように、本発明を用いることで、信頼性の向上と高集積化を図ることができる。
図2(D)に、第1の配線層106上と、第2の配線層上及び第2の配線層107の端部に接するコンタクト配線となる導電層110を示す。本実施の形態では、上記実施の形態の工程に従い回折格子パターン或いは半透膜からなる光強度低減機能を有する補助パターンを設置した露光マスクを用いて形成し、第1の配線層106の長さを第2の配線層107の長さよりも長く形成する。
次に、第1の配線層106及び第2の配線層107上に絶縁膜108を形成する。そして、第1の配線層106上と、第2の配線層107上及び第2の配線層107の端部に接するようにコンタクトホールを形成する。
コンタクトホールは図示しないレジストマスクを用いて第1の配線層106と、第2の配線層107及び第2の配線層107の端部が露出するまでエッチングを行うことで形成することができる。エッチングには、ウエットエッチング、ドライエッチングでも形成することができる。なお、条件によって1回でエッチングを行っても良いし、複数回に分けて行っても良い。また、複数回でエッチングする際は、ウエットエッチングとドライエッチングの両方を用いても良い。
次に、コンタクトホールに導電層を形成し、当該導電層を所望の形状に形成してコンタクト配線となる導電層110を形成する。
以上の工程により、コンタクト配線となる導電層110は第1の配線層106上と、第2の配線層107上及び第2の配線層107の端部と接しており、二つの配線層と接触することで、接触不良やコンタクト不良を抑えることができる。また、コンタクトホールの形成の際に、第1の配線層として金属窒化物を用いると、第1の配線層106がエッチングストッパーになるため、不要なエッチングを防ぐことができる。
図10(B)の断面図A−Bに、層間膜(絶縁膜)を介さずに上層配線となる第3の配線層111が重畳する第1の配線層106と第2の配線層107を示す。
基板101上に第1の配線層106、第2の配線層107を設ける。この際、第1の配線層106は第2の配線層107の配線幅より広く設ける。第2の配線層107上には上層配線となる第3の配線層111を設けられ、第3の配線層111上に絶縁膜112が設けられる。
次に、図10(C)に第3の配線層111が重畳しない第1の配線層106と第2の配線層107を示す。上層配線を重畳しないため、基板101上に設けられる第1の配線層106と第2の配線層107との配線幅は同じ幅で形成される。また、第2の配線層107上には絶縁膜108が設けられる。
以上の構成により、第3の配線層111が重畳される部分の第1の配線層106は、第2の配線層107の配線幅より広く設けてあり、このように下層配線の1層目を広く設けることにより上層配線となる第3の配線層111の段切れを防ぐことができる。なお、このとき第3の配線層111が重畳しない部分の第1の配線層106については、段切れを考慮することがないので第2の配線層107と同じ配線幅とする。つまり、配線乗り越えがない場合は、配線幅を細くすることが好ましく、このように配線幅を細くすることで、微細化を図ることができる。以上のように、本発明を用いることで、信頼性の向上と高集積化を図ることができる。
なお、以上の構成は、開口部および層間膜を介さずに下層配線と上層配線が電気的に接続することが可能なため、より信頼性が高く、高集積化を図ることができる。
本実施の形態は実施の形態1乃至実施の形態3と自由に組み合わせることができる。
(実施の形態5)
本実施の形態では、本発明を用いた液晶表示装置の一構成例について図面を用いて説明する。
図3(A)に画素部の一部を拡大した上面図を示す。また、図3(A)は画素電極の形成途中を示しており、左側の画素においては画素電極が形成されているが、右側の画素においては画素電極を形成していない状態を示している。なお、図3(A)の断面図として、図3(B)に断面図A−Bを示し、図3(C)に断面図C−D、図3(D)に断面図E−Fを示す。また、容量配線221が設けてあり、保持容量は、層間絶縁膜206を誘電体とし、容量配線221と、該容量配線221と重なる画素電極208とで形成されている。
本実施の形態では本発明と組み合わせて作製したトップゲート型TFTについて、図3(D)を用いて説明する。
図3(D)に示すようにTFT220は、基板201上に形成され、画素電極208はドレイン配線207bを介してTFT220の高濃度不純物領域203iと電気的に接続されている。なお、画素電極208上には、図示しない液晶層を挟んで対向電極が形成される。以下、図3(D)に示したトップゲート型TFTの作製工程を示す。
まず、基板201を用意する。基板201にはガラス基板の他に、例えば、石英基板、プラスチック基板を用いることができる。ガラス基板を用いる場合には、ガラス歪み点よりも10〜20℃程度低い温度であらかじめ熱処理しておいても良い。
次に、基板201上にプラズマCVD法やスパッタリング法等の公知の成膜方法により、酸化珪素、窒化珪素、酸化窒化珪素等の絶縁物からなる下地膜202を形成する。なお、下地膜は、単膜でもよいし、複数の膜を積層した多層膜としてもよい。下地膜202を基板201とTFT220との間に設けることによって、基板201からTFT220への不純物の拡散を防ぐことができる。
次に、下地膜202上に半導体膜203を形成する。半導体膜203は、公知の手段(スパッタ法、LPCVD法、またはプラズマCVD法等)により非晶質構造を有する半導体膜を形成し、加熱処理により結晶化された結晶性半導体膜を形成し、結晶性半導体膜上にレジスト膜を形成した後、露光および現像を行って得られた第1のレジストマスクを用いて所望の形状にパターニングして形成する。。
この半導体膜203の厚さは25〜80nm(好ましくは30〜70nm)の厚さで形成する。結晶質半導体膜の材料に限定はないが、好ましくはシリコンまたはシリコンゲルマニウム(SiGe)合金などで形成すると良い。
上記加熱処理とは、加熱炉、レーザ照射、若しくはレーザ光の代わりにランプから発する光の照射(以下、ランプアニールと表記する)、又はそれらを組み合わせて用いることができる。
また、ニッケルなどの触媒を添加した後に上記加熱処理を行う熱結晶化法により結晶性半導体膜を形成してもよい。なお、ニッケルなどの触媒を用いた熱結晶化法を用いて結晶化を行って結晶質半導体膜を得た場合は、結晶化後にニッケルなどの触媒を除去するゲッタリング処理を行うことが好ましい。
また、レーザー結晶化法で結晶質半導体膜を作製する場合には、連続発振型のレーザビーム(CWレーザビーム)やパルス発振型のレーザビーム(パルスレーザビーム)を用いることができる。ここで用いることができるレーザビームは、Arレーザ、Krレーザ、エキシマレーザなどの気体レーザ、単結晶のYAG、YVO、フォルステライト(MgSiO)、YAlO、GdVO、若しくは多結晶(セラミック)のYAG、Y、YVO、YAlO、GdVOに、ドーパントとしてNd、Yb、Cr、Ti、Ho、Er、Tm、Taのうち1種または複数種添加されているものを媒質とするレーザ、ガラスレーザ、ルビーレーザ、アレキサンドライトレーザ、Ti:サファイアレーザ、銅蒸気レーザまたは金蒸気レーザのうち一種または複数種から発振されるものを用いることができる。このようなレーザビームの基本波、及びこれらの基本波の第2高調波から第4高調波のレーザビームを照射することで、大粒径の結晶を得ることができる。例えば、Nd:YVOレーザ(基本波1064nm)の第2高調波(532nm)や第3高調波(355nm)を用いることができる。このときレーザのエネルギー密度は0.01〜100MW/cm程度(好ましくは0.1〜10MW/cm)が必要である。そして、走査速度を10〜2000cm/sec程度として照射する。
なお、単結晶のYAG、YVO、フォルステライト(MgSiO)、YAlO、GdVO、若しくは多結晶(セラミック)のYAG、Y、YVO、YAlO、GdVOに、ドーパントとしてNd、Yb、Cr、Ti、Ho、Er、Tm、Taのうち1種または複数種添加されているものを媒質とするレーザ、Arイオンレーザ、またはTi:サファイアレーザは、連続発振をさせることが可能であり、Qスイッチ動作やモード同期などを行うことによって10MHz以上の発振周波数でパルス発振をさせることも可能である。10MHz以上の発振周波数でレーザビームを発振させると、半導体膜がレーザによって溶融してから固化するまでの間に、次のパルスが半導体膜に照射される。従って、発振周波数が低いパルスレーザを用いる場合と異なり、半導体膜中において固液界面を連続的に移動させることができるため、走査方向に向かって連続的に成長した結晶粒を得ることができる。
媒質としてセラミック(多結晶)を用いると、短時間かつ低コストで自由な形状に媒質を形成することが可能である。単結晶を用いる場合、通常、直径数mm、長さ数十mmの円柱状の媒質が用いられているが、セラミックを用いる場合はさらに大きいものを作ることが可能である。
発光に直接寄与する媒質中のNd、Ybなどのドーパントの濃度は、単結晶中でも多結晶中でも大きくは変えられないため、濃度を増加させることによるレーザの出力向上にはある程度限界がある。しかしながら、セラミックの場合、単結晶と比較して媒質の大きさを著しく大きくすることができるため大幅な出力向上が実現できる。
さらに、セラミックの場合では、平行六面体形状や直方体形状の媒質を容易に形成することが可能である。このような形状の媒質を用いて、発振光を媒質の内部でジグザグに進行させると、発振光路を長くとることができる。そのため、増幅が大きくなり、大出力で発振させることが可能になる。また、このような形状の媒質から射出されるレーザビームは射出時の断面形状が四角形状であるため、丸状のビームと比較すると、線状ビームに整形するのに有利である。このように射出されたレーザビームを、光学系を用いて整形することによって、短辺の長さ1mm以下、長辺の長さ数mm〜数mの線状ビームを容易に得ることが可能となる。また、励起光を媒質に均一に照射することにより、線状ビームは長辺方向にエネルギー分布の均一なものとなる。
この線状ビームを半導体膜に照射することによって、半導体膜の全面をより均一にアニールすることが可能になる。線状ビームの両端まで均一なアニールが必要な場合は、線状ビームの両端にスリットを配置し、エネルギーの減衰部を遮光するなどの工夫が必要となる。
このようにして得られた強度が均一な線状ビームを用いて半導体膜をアニールし、この半導体膜を用いて電子機器を作製すると、その電子機器の特性は、良好かつ均一である。
次いで、必要があればTFTのしきい値を制御するために微量な不純物元素(ボロンまたはリン)のドーピングを半導体層に対して行う。ここでは、ジボラン(BH_)を質量分離しないでプラズマ励起したイオンドープ法を用いる。
次いで、第1のレジストマスクを除去した後、フッ酸を含むエッチャントで酸化膜を除去すると同時に半導体層の表面を洗浄する。そして、半導体層を覆うゲート絶縁膜204を形成する。ゲート絶縁膜204はプラズマCVD法またはスパッタ法または熱酸化法を用い、厚さを1〜200nm、好ましくは70nm〜120nmとする。ゲート絶縁膜204としては、酸化シリコン膜、窒化シリコン膜または酸化窒化シリコン膜などの絶縁膜から成る膜を形成する。ここでは、プラズマCVD法により115nmの厚さで酸化窒化シリコン膜(組成比Si=32%、O=59%、N=7%、H=2%)で形成する。
また、基板、下地膜としての絶縁層、半導体層、ゲート絶縁層、層間絶縁層などを形成した後、プラズマ処理を用いて酸化または窒化を行うことにより前記基板、下地膜としての絶縁層、半導体層、ゲート絶縁層、層間絶縁層表面を酸化または窒化してもよい。プラズマ処理を用いて半導体層や絶縁層を酸化または窒化すると、当該半導体層や絶縁層の表面が改質され、CVD法やスパッタ法により形成した絶縁膜と比較してより緻密な絶縁膜とすることができる。よって、ピンホール等の欠陥を抑制し半導体装置の特性等を向上させることが可能となる。また上記の様なプラズマ処理は、ゲート電極層、ソース電極層、ドレイン電極層、配線層などにも行うことができ、窒化又は酸化を行うことによって窒化膜、酸化膜を形成することができる。
なお、プラズマ処理により膜を酸化する場合には、酸素雰囲気下(例えば、酸素(O)と希ガス(He、Ne、Ar、Kr、Xeの少なくとも一つを含む)雰囲気下または酸素と水素(H)と希ガス雰囲気下または一酸化二窒素と希ガス雰囲気下)でプラズマ処理を行う。一方、プラズマ処理により膜を窒化する場合には、窒素雰囲気下(例えば、窒素(N)と希ガス(He、Ne、Ar、Kr、Xeの少なくとも一つを含む)雰囲気下または窒素と水素と希ガス雰囲気下またはNHと希ガス雰囲気下)でプラズマ処理を行う。希ガスとしては、例えばArを用いることができる。また、ArとKrを混合したガスを用いてもよい。そのため、プラズマ処理によって形成される絶縁膜は、プラズマ処理に用いた希ガス(He、Ne、Ar、Kr、Xeの少なくとも一つを含む)を含んでおり、Arを用いた場合には絶縁膜にArが含まれている。
また、ゲート絶縁膜204にプラズマ処理を行う場合、プラズマ処理は、上記ガスの雰囲気中において、電子密度が1×1011cm−3以上であり、プラズマの電子温度が1.5eV以下で行う。
より詳しくいうと、電子密度が1×1011cm−3以上1×1013cm−3以下で、プラズマの電子温度が0.5eV以上1.5eV以下で行う。プラズマの電子密度が高密度であり、基板上に形成された被処理物(ここでは、ゲート絶縁膜204)付近での電子温度が低いため、被処理物に対するプラズマによる損傷を防止することができる。また、プラズマの電子密度が1×1011cm−3以上と高密度であるため、プラズマ処理を用いて、被照射物を酸化または窒化することよって形成される酸化膜または窒化膜は、CVD法やスパッタ法等により形成された膜と比較して膜厚等が均一性に優れ、且つ緻密な膜を形成することができる。また、プラズマの電子温度が1.5eV以下と低いため、従来のプラズマ処理や熱酸化法と比較して低温度で酸化または窒化処理を行うことができる。たとえば、ガラス基板の歪点よりも100度以上低い温度でプラズマ処理を行っても十分に酸化または窒化処理を行うことができる。なお、プラズマを形成するための周波数としては、マイクロ波(2.45GHz)等の高周波を用いることができる。
次に、ゲート電極及びゲート配線となる第1の導電層205a及び第2の導電層205bを形成する(このとき、図3(C)では第1の容量配線221a及び第2の容量配線221bも同時に形成される)。また、積層は、第1導電層と第2導電層の2層に限定されず、3層以上としてもよい。
第1の導電層205aはタングステン(W)、クロム(Cr)、タンタル(Ta)、窒化タンタル(TaN)またはモリブデン(Mo)などの高融点金属、又は高融点金属を主成分とする合金もしくは化合物を30〜50nmの厚さで形成する。
また、第2の導電層205bはタングステン(W)、クロム(Cr)、タンタル(Ta)、窒化タンタル(TaN)またはモリブデン(Mo)などの高融点金属、又は高融点金属を主成分とする合金もしくは化合物で200〜600nmの厚さに形成する。
ここでは、第1の導電層205aと第2の導電層205bをそれぞれ異なる配線材料として用い、後に行うエッチング工程でエッチングレートの差が生じるようにする。第1の導電層205aとしては窒化タンタルを用い、第2の導電層205bとしてはタングステン膜を用いる。第1の導電層205a及び第2の導電層205bは上記実施の形態の作製工程を参照することとし、説明を省略する。
次いで、半導体膜203への一導電型不純物の添加を行う。ここでは、一導電型不純物のイオンとしてリン(またはAs)を用い、nチャネル型TFTを作製する。サイドウォールを形成することなく、導電積層パターンを用いて自己整合的にLDD領域やソース領域やドレイン領域を形成することができる。
ゲート電極の外側に位置するソース領域及びドレイン領域を形成するためのドーピング処理を行う場合、導電積層パターンをマスクとして一導電型不純物のイオンを半導体膜203に添加して高濃度不純物領域203a、203e、203iを形成すればよい。ソース領域及びドレイン領域を形成するためのドーピング条件は、加速電圧を30kV以下として行なう。高濃度不純物領域203a、203e、203iの不純物濃度は1×1019〜5×1021/cm(SIMS測定でのピーク値)とする。
また、ゲート電極とオーバーラップするLDD領域を形成するためのドーピング処理を行う場合、第2導電層と積層していない領域の第1の導電層205aを通過させて、一導電型不純物のイオンを半導体膜203に添加して低濃度不純物領域203b、203d、203f、203hを形成すればよい。このドーピング条件として、第2絶縁層や第1導電層の膜厚にもよるが、この場合には50kV以上の加速電圧を要する。低濃度不純物領域203b、203d、203f、203hの不純物領域の不純物濃度は、1×1016〜5×1018/cm(SIMS測定でのピーク値)とする。
以上のドーピング処理により、チャネル形成領域203c、203gが形成される。なお、ドーピングの順序は特に限定されず、先にソース領域及びドレイン領域を形成するためのドーピング処理を行った後、LDD領域を形成するためのドーピング処理を行ってもよい。また、LDD領域を形成するためのドーピング処理を行った後、ソース領域及びドレイン領域を形成するためのドーピング処理を行ってもよい。
また、ここではドーピング処理を2回に分けて異なる濃度の不純物領域の形成を行う例を示したが、処理条件を調節して1回のドーピング処理で異なる濃度の不純物領域の形成を行ってもよい。
また、ドーピングの前にレジストパターンを除去した例を示したが、ドーピング処理を行った後でレジストパターンを除去してもよい。レジストパターンを残したままドーピングを行うと、第2導電層の表面をレジストパターンで保護しながらドーピングを行うことができる。
なお、上記ドーピング処理の際、第2導電層と重なる位置の半導体層は、一導電型不純物のイオンは添加されない領域となり、後に形成されるTFTのチャネル形成領域として機能する部分となる。本実施の形態では、2つのチャネル形成領域を有するダブルゲート型のTFTを用いたが、この構造に限定されず、複数のチャネル形成領域を有するマルチゲート型TFTやシングルゲート型TFTとしてもよい。
また、導電積層パターン(第1の導電層205a及び第2の導電層205b)が半導体膜203と交差する部位においてゲート電極となる。また、第1導電層第1の導電層205aのうち、第2の導電層205bと重ならない領域がLov領域となる。なお、Lov領域とは、ゲート電極と重なる低濃度不純物領域を指している。TFTを有する回路の種類や用途に合わせて、必要なLov領域の長さを決定し、その長さに基づいて露光マスクやエッチング条件を設定すればよい。
ゲート絶縁膜204、第1の導電層205a及び第2の導電層205bを覆って第1の層間絶縁膜206aを形成する。第1の層間絶縁膜206aには窒化珪素を用いる。そして、半導体層に添加された不純物元素の活性化および水素化を行う。
次いで、第2の層間絶縁膜206bを形成する。透光性を有する無機材料(酸化シリコン、窒化シリコン、酸化窒化シリコンなど)または、低誘電率の有機化合物材料(感光性又は非感光性の有機樹脂材料)を用いて第2の層間絶縁膜206bを形成する。また、シロキサンを含む材料を用いて第2の層間絶縁膜を形成してもよい。なお、シロキサンは、シリコン(Si)と酸素(O)との結合で骨格構造が構成される材料である。置換基として、少なくとも水素を含む有機基(例えばアルキル基、芳香族炭化水素)が用いられる。置換基として、フルオロ基を用いてもよい。または置換基として、少なくとも水素を含む有機基と、フルオロ基とを用いてもよい。
なお、第2の層間絶縁膜206bは平坦化膜として機能する。上表面を平坦化、または滑らかな表面に形成することが好ましい。本実施の形態では、本発明の構成と組み合わせて用いることにより、さらに段切れを効果的に防ぐことが可能となる。
次に、第1の層間絶縁膜206aおよび第2の層間絶縁膜206bを介して、高濃度不純物領域203a、203iに達するコンタクトホールを形成する。コンタクトホールはレジストマスクを用いて、高濃度不純物領域203a、203iが露出するまでエッチングを行うことで形成することができ、ウエットエッチング、ドライエッチングでも形成することができる。なお、条件によって1回でエッチングを行っても良いし、複数回に分けて行っても良い。また、複数回でエッチングする際は、ウエットエッチングとドライエッチングの両方を用いても良い。
次に、コンタクトホールに導電膜を形成し、当該導電膜を所望の形状に形成してソース配線207a及びドレイン配線207bを形成する。なお、ソース配線207a及びドレイン配線207bは、配線材料としては、チタン(Ti)とアルミニウム(Al)の積層構造、モリブデン(Mo)とアルミニウム(Al)との積層構造など、アルミニウム(Al)のような低抵抗材料と、チタン(Ti)やモリブデン(Mo)などの高融点金属材料との組み合わせで形成することが好ましい。
また、ドレイン配線207bには、画素電極208が電気的に接続されている。画素電極208は、透光性を有する導電膜、又は反射性を有する導電膜がある。透光性を有する導電膜の材料としては、インジウム錫酸化物(ITO:Indium Tin Oxide)、酸化亜鉛(ZnO)、酸化インジウム酸化亜鉛(IZO:Indium Zinc Oxide)、ガリウムを添加した酸化亜鉛(GZO)、酸化珪素を含むインジウム錫酸化物(ITSO)等が挙げられる。また、反射性を有する導電膜の材料としては、アルミニウム(Al)、チタン(Ti)、銀(Ag)、タンタル(Ta)などの金属、又は該金属と化学量論的組成比以下の濃度で窒素を含む金属材料、若しくは該金属の窒化物である窒化チタン(TiN)、窒化タンタル(TaN)などが挙げられる。画素電極208の形成方法としては、スパッタリング法、蒸着法、CVD法、塗布法等を適宜用いる。
以上の工程により、基板201上にトップゲート型のTFTおよび画素電極が形成される。本実施の形態では、TFTをトップゲート型TFTとしたが、この構造に限定されるものではなく、適宜ボトムゲート型TFTを用いることが可能である。
なお、画素電極208上に、図示しない液晶層を挟んだ配向膜、対向電極、及び対向基板が形成されることで、液晶表示パネル用のTFT基板を形成することができる。また、図3(B)、図3(C)についても以上の工程を経て、同時に形成される。
以上の工程により、ゲート配線の配線幅について、工程数を増やすことなく形成することができ、配線幅を選択的に形成することにより、段切れを防ぐことができる。
以下に、画素部と駆動回路と端子部とを同一基板上に形成した液晶表示装置の例を図4に示す。図4は、カラーフィルタを用いない液晶パネルの断面図を示している。
本実施の形態ではカラーフィルタを用いない液晶パネルによって光シャッタを行い、RGBの3色のバックライト光源を高速で点滅させるフィールドシーケンシャル方式の駆動方法を用いる。フィールドシーケンシャル方式は、人間の目の時間的な分解能力の限界を利用し、連続時間的な加法混色によってカラー表示を実現するものである。
第1の基板701上には、下地膜702、及びダブルゲート型を用いた3つのTFT703を設けている。これらのTFTは、チャネル形成領域720、721と、低濃度不純物領域722〜725と、ソース領域またはドレイン領域726〜728とを活性層とし、ゲート絶縁膜705と、ゲート電極729a、729bを有するnチャネル型TFTである。また、ゲート電極は、2層となっており、テーパー形状となっている下層のゲート電極729aと、上層のゲート電極729bとで構成されている。
また、ゲート絶縁膜705とゲート電極729a、729b、(つまりはTFT703を覆うよう)に、層間絶縁膜706、平坦化絶縁膜707を構成する。
また、TFT703のドレイン配線またはソース配線となる第1の導電層730a、第2の導電層730bは、2層構造としている。配線材料としては、銀(Ag)、アルミニウム(Al)、金(Au)、銅(Cu)及びそれらの合金などを用いる。ここでは、基板側からアルミニウム、チタンの積層配線を用いる。TFTのドレイン配線またはソース配線となる第1の導電層730a及び第2の導電層730bは、層間絶縁膜のカバレッジを考慮して、テーパー形状とすることが好ましい。
画素電極708は、インジウム錫酸化物(ITO)、ITOに酸化珪素が2〜10重量%含まれたターゲットを用いてスパッタリング法で得られる酸化珪素を含むインジウム錫酸化物(ITSO)、酸化珪素を含み酸化インジウムに2〜20atomic%の酸化亜鉛(ZnO)を混合した酸化インジウム酸化亜鉛(IZO)、酸化珪素を含むATO(アンチモン・チン・オキサイド)などの透明導電膜を用いることができる。
また、画素電極708は、第2の導電層730bの端部、詳しくは、第1の導電層730a上と、第2の導電層730b上及び第2の導電層730bの側面と接するように形成される。そのため、二つの配線層と接触して形成され、接触不良を抑えることができる。また、コンタクトホールの形成の際に、第1の導電層730aがエッチングストッパーなるため、不要なエッチングを防ぐことができる。
また、柱状スペーサ714は樹脂であり、基板間隔を一定に保つ役目を果たしている。従って、柱状スペーサ714は、等間隔で配置されている。また、高速応答させるため、基板間隔は2μm以下にすることが好ましく、柱状スペーサ714の高さを適宜調節する。また、2インチ角以下の小さい画面サイズの場合には、柱状スペーサは特に設けなくともよく、シール材に含ませるフィラーなどのギャップ材のみで基板間隔を調節してもよい。
また、柱状スペーサ714及び画素電極708を覆う配向膜710も設ける。対向基板となる第2の基板716にも配向膜712を設け、シール材(図示しない)で第1の基板701と第2の基板716を貼り合わせている。
また、第1の基板701と第2の基板716との間の間隔には、液晶材料711を充填する。液晶材料711は、シール材を閉パターンとして気泡が入らないように減圧下で液晶の滴下を行い、両方の基板を貼り合わせる方法を用いてもよいし、開口部を有するシールパターンを設け、TFT基板を貼りあわせた後に毛細管現象を用いて液晶を注入するディップ式(汲み上げ式)を用いてもよい。
本実施の形態の液晶パネルは、いわゆるπセル構造を有しており、OCB(Optically Compensated Bend)モードという表示モードを用いる。πセル構造とは、液晶分子のプレチルト角がアクティブマトリクス基板と対向基板との基板間の中心面に対して面対称の関係で配向された構造である。πセル構造の配向状態は、基板間に電圧が印加されていない時はスプレイ配向となり、電圧を印加するとベンド配向に移行する。さらに電圧を印加するとベンド配向の液晶分子が両基板が基板と垂直に配向し、光が透過する状態となる。なお、OCBモードにすると、従来のTNモードより約10倍速い高速応答性を実現できる。
また、液晶パネルは一対の光学フィルム(偏光板、位相差板など)731、732の間に挟む。加えて、OCBモードによる表示においては、リタデーションの視角依存性を3次元的に補償するため、2軸性位相差板を用いることが好ましい。
なお、図4に示す液晶パネルのバックライトとしてRGBの3色のLED735として用いる。LED735の光は導光板734によって導出される。フィールドシーケンシャル駆動方法においては、LED点灯期間TR期間、TG期間およびTB期間に、それぞれR、G、BのLEDが順に点灯する。赤のLEDの点灯期間(TR)には、赤に対応したビデオ信号(R1)が液晶パネルに供給され、液晶パネルに赤の画像1画面分が書き込まれる。また、緑のLEDの点灯期間(TG)には、緑に対応したビデオデータ(G1)が液晶パネルに供給され、液晶パネルに緑の画像1画面分が書き込まれる。また、青のLEDの点灯期間(TB)には、青に対応したビデオデータ(B1)が液晶表示装置に供給され、液晶表示装置に青の画像1画面分が書き込まれる。これらの3回の画像の書き込みにより、1フレームが形成される。
本実施の形態では、本発明と組み合わせることにより、配線幅についても工程数を増やすことなく形成される。また、配線幅を選択的に形成することにより、段切れを防ぎ、且つ、第1の導電層730a及び第2の導電層730bと、画素電極708との接触不良を抑えることができる。従って、本発明は動作性能および信頼性の高い液晶表示装置を作製することができる。
なお、本実施の形態は、実施の形態1乃至実施の形態4と自由に組み合わせることができる。
(実施の形態6)
本実施の形態では、本発明を用いて形成された表示用パネルの一構成例について説明する。
図5(A)は、逆スタガ型TFT(第1TFT6700、第2TFT6701、第3TFT6702)を用いて作製されるEL表示装置用パネルにおける画素の上面図を示している。また、図5(B)は、上面図に対応する回路図を示したものである。EL表示用パネルの画素部には、画素毎にEL素子6707とその発光を制御する駆動用の第1TFT6700、第1TFT6700のオンオフ(スイッチング)を制御する第2TFT6701、EL素子に流れ込む電流を制御する駆動用の第3TFT6702が設けられている。
第1TFT6700は、第3TFT6702を介して、EL素子6707の下部に設けられた画素電極に接続され、EL素子6707の発光を制御する働きをする。第2TFT6701は、第1TFT6700の動作を制御するものであり、第2TFT6701のゲート電極を兼ねる走査線6705と、信号線6703との信号に応じて第1TFT6700のオンオフを制御することができる。第1TFT6700のゲート電極は第2TFT6701と接続し、ゲートのオンオフに応じて、電源線6704からの電力を画素電極側に供給するものである。なお、流れる電流量に応じて発光輝度が変化するEL素子の動作に対応するために、固定電源線6706に接続された電流制御用の第3TFTを設け、EL素子6707に一定の電流を供給する働きをする。
EL素子6707は、一重項励起状態から基底状態に戻る際の発光(蛍光)、又は三重項励起状態から基底状態に戻る際の発光(リン光)、或いは一重項励起状態から基底状態に戻る際の発光(蛍光)、及び三重項励起状態から基底状態に戻る際の発光(リン光)をする有機化合物を含む層(以下、「EL層」という。)が一対の電極(陽極と陰極に挟まれた構造を有している。
EL層を形成する有機化合物は、低分子有機発光物質、中分子有機発光物質(昇華性を有さず、かつ、分子数が20以下または連鎖する分子の長さが10μm以下の有機発光物質)、高分子有機発光物質を用いることができる。このEL層は、単層で形成しても良いし、複数の機能の異なる層を積層させて形成しても良い。複数の層を積層させる場合には、正孔注入層、正孔輸送層、発光層、電子注入層、電子輸送層、正孔又は電子ブロック層などを適宜組み合わせればよい。なお、正孔注入層と正孔輸送層とは、電極より正孔の注入が可能で、正孔の移動度が高い材料からなり、この二つの機能をまとめて一つの層(正孔注入輸送層)としてもよい。また、電子注入輸送層についても同様である。
図6は、図5(A)におけるA−B、C−Dに対応する断面図であり、図7はE−Fに対応する断面図である。第1TFT6700、第2TFT6701、第3TFT6702などが形成された一方の基板900と、封止基板906との間に発光素子908が形成されているアクティブマトリクス型のEL表示用パネルを示している。図6(B)と図7の断面図は、第1TFT6700を共通に含んでいる。第1TFT6700は、第2TFT6701介して画素電極909に接続されている。また、画素電極909(陽極)上には、絶縁物911(土手、隔壁、バンクなどと呼ばれる。)が設けられる。さらにその上に発光層903、対向電極904が設けられることによって、発光素子908が形成されている。発光素子908の上には、パッシベーション膜905が形成され、封止基板906とシール材によって封止される。パッシベーション膜905と封止基板906の間には、絶縁物912が充填されている。
絶縁物911、912としては窒化珪素、酸化珪素、窒化酸化珪素、窒化アルミニウム、酸化窒化アルミニウム、窒化酸化アルミニウム、酸化アルミニウム、ダイアモンドライクカーボン(DLC)、窒素含有炭素膜(CN)から選ばれた一種、または複数種からなる膜を用いることができる。
他の絶縁性材料としては、ポリイミド、アクリル、ベンゾシクロブテン、ポリアミドから選ばれた一種、または複数種の材料を含む膜を用いればよい。また、シリコン(Si)と酸素(O)との結合で骨格構造が構成され、置換基に少なくとも水素を含む有機基(例えばアルキル基、芳香族炭化水素)を有する材料、(代表的にはシロキサン系ポリマー)を用いてもよい。なお、置換基としてフロオロ基を用いてもよい。または、置換基として、少なくとも水素を含む有機基と、フルオロ基とを用いてもよい。なお、封止基板906側から光を取り出す場合(トップエミッション型)は、絶縁物912は透光性を有する材料を用いる必要がある。
なお、図5乃至図7では一画素しか図示していないが、R(赤)、G(緑)、B(青)の各色に対応したEL素子を備えた画素を組み合わせて多色表示を可能としてもよい。また、それぞれの発光は、全て一重項励起状態から基底状態に戻る際の発光(蛍光)であっても、全て三重項励起状態から基底状態に戻る際の発光(リン光)でもよいし、一色が蛍光(又はリン光)、残りの2色がリン光(又は蛍光)というように組み合わせでもよい。Rのみにリン光を用いて、G、Bに蛍光を用いてもよい。例えば、正孔注入層として20nm厚の銅フタロシアニン(CuPc)膜を設け、その上に発光層として70nm厚のトリス−8−キノリノラトアルミニウム錯体(Alq)膜を設けた積層構造としている。Alqにキナクリドン、ペリレンもしくはDCM1といった蛍光色素を添加することで発光色を制御することができる。
パッシベーション膜905としては、窒化シリコン、酸化シリコン、酸化窒化シリコン、窒化アルミニウム、酸化窒化アルミニウム、または酸化アルミニウム、ダイアモンドライクカーボン、窒素含有炭素などその他の絶縁物質を用いて形成することができる。また、シリコン(Si)と酸素(O)との結合で骨格構造が構成され、置換基に少なくとも水素を含む有機基(例えばアルキル基、芳香族炭化水素)を有する材料(代表的にはシロキサン系ポリマー)を用いてもよい。なお、置換基としてフロオロ基を用いてもよい。または置換基として、少なくとも水素を含む有機基と、フルオロ基とを用いてもよい。
本発明は、光が発光表示用パネル両面から射出する両面射出型の発光表示用パネルでも、片面射出型の発光表示用パネルにも適用することができる。対向電極904側のみから光を射出する場合(トップエミッション型)、画素電極909は陽極に相当し反射性を有する導電膜であり、反射性を有する導電膜としては、陽極として機能させるために白金(Pt)や金(Au)といった仕事関数の高い導電膜を用いる。また、これらの金属は、高価であるため、アルミニウム膜やタングステン膜といった適当な導電膜上に積層し、少なくとも最表面に白金もしくは金が露出するような画素電極としても良い。また、対向電極904は膜厚の薄い(好ましくは10〜50nm)導電膜であり、陰極として機能させるために仕事関数の小さい周期表の1族もしくは2族に属する元素を含む材料(例えば、Al、Mg、Ag、Li、Ca、又はこれらの合金MgAg、MgAgAl、MgIn、LiAl、LiFAl、CaF、又はCaなど)を用いる。さらに、対向電極904に積層して酸化物導電膜(代表的にはITO膜)を設ける。この場合、発光素子から発した光は、画素電極909で反射され、対向電極904を透過して、封止基板906側から射出される。
画素電極909側のみから光を射出する場合(ボトムエミッション型)、陽極に相当する画素電極909には透明導電膜を用いる。透明導電膜としては、酸化インジウムと酸化スズとの化合物、酸化インジウムと酸化亜鉛との化合物、酸化亜鉛、酸化スズまたは酸化インジウムを用いることができる。また、対向電極904はAl、Mg、Ag、Li、Ca、またはこれらの合金MgAg、MgIn、AlLiからなる導電膜(膜厚50〜200nm)を用いることが好ましい。この場合、発光素子908から発した光は、画素電極909を透過して基板900側から射出される。
画素電極909側、対向電極904側両方から光が射出する両面射出型の場合、陽極に相当する画素電極909には透明導電膜を用いる。透明導電膜としては、ITO膜、ITSO膜、IZO膜、ZnO膜等を用いることができる。また、対向電極904は光が透過するように膜厚の薄い(好ましくは10〜50nm)導電膜であり、陰極として機能させるために仕事関数の小さい周期表の1族もしくは2族に属する元素を含む材料(例えば、Al、Mg、Ag、Li、Ca、又はこれらの合金MgAg、MgAgAl、MgIn、LiAl、LiFAl、CaF、又はCaなど)を用いる。さらに、対向電極904に積層して透明な酸化物導電膜(代表的にはITO膜、ITSO膜)を設ける。この場合、発光素子908から射出した光は基板900側、封止基板906側両方から射出される。
以上に示したEL表示用パネルは、本発明を用いてTFTを作製できるので、工程数が削減され、製造コストの低減を図ることができる。特に、第1TFT6700と第2TFT6701を接続するコンタクトホール6709を形成する際に、積極的に本発明を用いることにより、さらなる工程の削減、及び信頼性の向上を図ることができる。なお本実施の形態では、逆スタガ型TFTで液晶表示用パネルを構成する一例を示したが、トップゲート型あるいは順スタガ型TFTを用いても同様に実施することができる。
次に、上記ボトムゲート型構造である逆スタガ型TFTの作製方法について説明する。
図6及び図7に示すように、基板900上に第1の導電層921と第2の導電層922の積層を形成する。なお、基板900上に下地絶縁膜を形成してもよい。下地絶縁膜として酸化シリコン膜、窒化シリコン膜または窒素を含む酸化シリコン膜等の絶縁膜を用いることが好ましい。基板900は、無アルカリガラス基板の他、本作製工程の処理温度に耐えうる耐熱性を有するプラスチック基板等を用いることができる。また、反射型の液晶表示装置とする場合、単結晶シリコンなどの半導体基板、ステンレスなどの金属基板、またはセラミック基板の表面に絶縁層を設けた基板を適用しても良い。
第1の導電層921はタングステン(W)、クロム(Cr)、タンタル(Ta)、窒化タンタル(TaN)またはモリブデン(Mo)などの高融点金属、又は高融点金属を主成分とする合金もしくは化合物を30〜50nmの厚さで形成する。
また、第2の導電層922はタングステン(W)、クロム(Cr)、タンタル(Ta)、窒化タンタル(TaN)またはモリブデン(Mo)などの高融点金属、又は高融点金属を主成分とする合金もしくは化合物で200〜600nmの厚さに形成する。
ここでは、2層、即ち、第1の導電層921と第2の導電層922をそれぞれ異なる配線材料として用い、後に行うエッチング工程でエッチングレートの差が生じるようにする。第1の導電層921としては窒化タンタルを用い、第2の導電層922としてはタングステン膜を用いる。
次いで、第2の導電層922上にレジスト膜を全面に塗布した後、上記実施の形態で示した工程と同じく、露光マスクを用いて露光を行う。本実施の形態では上記実施の形態の作製工程を参照することとし、説明を省略する。
こうして基板101上に第1の導電層921、第2の導電層922からなるゲート電極及びゲート配線が形成される。本実施の形態では回折格子パターン或いは半透膜からなる光強度低減機能を有する補助パターンを設置した露光マスクを用いて形成することにより、工程数をふやすことなく第1の導電層921及び第2の導電層922からなる2層のゲート電極及びゲート配線を形成することができる。
次に、第1の導電層921及び第2の導電層922上にゲート絶縁膜となる第1の絶縁膜923を形成する。ゲート絶縁膜となる第1の絶縁膜923はプラズマCVD法またはスパッタリング法などの薄膜形成法を用い、窒化シリコン、酸化シリコン、その他の珪素を含む絶縁膜の単層又は積層構造で形成する。また、ゲート絶縁膜を第2の導電層922に接する側から、窒化珪素膜(窒化酸化珪素膜)、酸化珪素膜、及び窒化珪素膜(窒化酸化珪素膜)の積層構造とすることが好ましい。この構造では、ゲート電極が、窒化珪素膜と接しているため、酸化による劣化を防止することができる。
次いで、第1の絶縁膜923上に半導体膜を形成する。半導体膜は、非晶質半導体、微結晶半導体及び結晶性半導体から選ばれたいずれかの状態を有する膜を用いる。いずれも、シリコン、シリコン・ゲルマニウム(SiGe)等を主成分とし、膜厚は、好ましくは10〜100nm、更に好ましくは20〜60nmとする。
結晶性半導体膜は、非晶質半導体膜を又は微結晶半導体を、加熱又はレーザ照射により結晶化して形成することができる。また、直接、結晶性半導体膜を形成してもよい。
更には、非晶質半導体膜上に、チタン(Ti)、ニッケル(Ni)、タングステン(W)、モリブデン(Mo)、コバルト(Co)、ジルコニウム(Zr)、タンタル(Ta)、バナジウム(V)、ニオブ(Nb)、クロム(Cr)、白金(Pt)、パラジウム(Pd)等の金属触媒を添加し加熱して結晶性半導体膜を形成しても良い。但し、該手法により結晶性半導体膜を形成する場合、後の工程により金属触媒を除去することが好ましい。この除去方法としては、結晶質半導体膜の一部に不純物(代表的には、アルゴン、リン、希ガス)を添加し、加熱して該不純物が添加された領域に触媒元素を移動させる手法、結晶性半導体膜表面に上記不純物を有する半導体膜を形成し加熱して、不純物を有する半導体膜に触媒元素を移動させる手法等がある。
ここでは、第1の半導体領域924となる半導体膜を、量産工程に適した非晶質半導体膜を用いて形成する。非晶質半導体膜を用いることにより、従来ある既存の製造ラインを使用して作製することができ、設備コストを抑えることができる。
次に、第1の半導体領域924となる半導体膜上に第2の絶縁膜926となる絶縁膜を形成した後、第2の絶縁膜926となる絶縁膜上に図示しないマスクを形成する。ここで、絶縁膜としては、酸化珪素(SiOx)、窒化珪素(SiNx)、酸化窒化珪素(SiOxNy)(x>y)、窒化酸化珪素(SiNxOy)(x>y)等のいずれかの単層で形成された絶縁膜を用いる。また、該絶縁膜を適宜組み合わせて積層構造としてもよい。また、マスクは液滴吐出法または、レーザビーム直接描画装置等を用いて形成すればよい。
次に、マスクを用いて絶縁膜をエッチングして、第2の絶縁膜926を形成する。第2の絶縁膜926はチャネル保護層として機能する。
次に第1の半導体領域924となる半導体膜及び第2の絶縁膜926上に第2の半導体領域925となる半導体膜を形成する。第2の半導体領域925となる半導体膜は、導電性を有する非晶質半導体又は微結晶半導体を用いる。nチャネル型のTFTを形成する場合には、15属の元素、代表的にはリンまたはヒ素を添加する。また、pチャネルTFTを形成する場合には、13属の元素、代表的にはボロンを添加する。第2の半導体膜は、珪素を含む気体にボロン、リン、ヒ素のような13属又は15属の元素を有する気体を加えたプラズマCVD法で成膜する。
次に、第2の半導体領域925となる半導体膜表面に形成された酸化膜を除去した後、第2の半導体領域925となる半導体膜の一部にレーザ光を照射する。ここでは、レーザビーム直接描画装置から射出されるレーザ光を用いる。この結果、図示しない絶縁層を形成する。ここでは、半導体膜の一部が、レーザ光のエネルギーにより酸化され、絶縁層としては酸化珪素膜が形成される。また、半導体膜は、完全溶融せず、非晶質半導体又は微結晶半導体のままである。
次に、絶縁層をマスクとして、第2の半導体領域925となる半導体膜をエッチングする。さらに、絶縁層を用いて第1の半導体領域924となる半導体膜をエッチングし第1の半導体領域924を形成し、絶縁層を除去する。
次に、第2の半導体領域925となる半導体膜上にソース電極及びドレイン電極として機能する第3の導電層927(画素電極909も含む)を、導電性材料を用いて形成する。第3の導電層927は銀(Ag)、アルミニウム(Al)、金(Au)、銅(Cu)及びそれらの合金などの材料を適宜用い、形成方法はスパッタリング法等の公知の方法を用いればよい。ここでは、数nmの銀粒子が分散された溶液Agペーストを選択的に吐出し、焼成して第3の導電層927となる導電層を形成する。
次に、第3の導電層927となる導電層上に図示しない感光性材料を吐出又は塗布したのち、乾燥させる。感光性材料は、紫外光から赤外光に感光する材料、ネガ型感光性材料又はポジ型感光性材料を用いる。
感光性材料としては、エポキシ樹脂、フェノール樹脂、ノボラック樹脂、アクリル樹脂、メラミン樹脂、ウレタン樹脂等の感光性を示す樹脂材料を用いる。また、ベンゾシクロブテン、パリレン、ポリイミドなどの感光性を示す有機材料等を用いることができる。また、代表的なポジ型感光性材料として、ノボラック樹脂と感光剤であるナフトキノンジアジド化合物を有する感光性材料が挙げられ、代表的なネガ型感光性材料として、ベース樹脂、ジフェニルシランジオール及び酸発生剤などを有する感光性材料が挙げられる。本実施の形態では、ネガ型感光性材料を用いる。
次に、感光性材料にレーザビーム直接描画装置を用いてレーザ光を照射し露光した後、現像し、図示しないマスクを形成する。
次に、マスクを用いて、第3の導電層となる導電層をエッチングしてソース電極及びドレイン電極として機能する第3の導電層927および画素電極909を形成する。また、マスクを用いて第2の半導体領域925となる半導体膜をエッチングしてソース領域及びドレイン領域として機能する第2の半導体領域925を形成する。この工程により、第2の絶縁膜926が露出される。
なお、本実施の形態ではチャネル保護型TFTを形成したが、チャネルエッチ型としてもよい。その場合は、第3の導電層927をマスクとして、第2の半導体領域925となる半導体膜の露出部をエッチングし、分断してソース領域及びドレイン領域として機能する第2の半導体領域925を形成する。この工程において、第1の半導体領域924の一部がエッチングされる。
次に、第3の導電層927及び第2の半導体領域925上に、パッシベーション膜928を成膜することが好ましい。パッシベーション膜928は、プラズマCVD法又はスパッタリング法などの薄膜形成法を用い、窒化珪素、酸化珪素、窒化酸化珪素、酸化窒化珪素、酸化窒化アルミニウム、または酸化アルミニウム、ダイアモンドライクカーボン(DLC)、窒素含有炭素(CN)、その他の絶縁性材料を用いて形成することができる。
以上の工程により、チャネル保護型TFTを作製することができる。また、本発明と組み合わせて形成することで、信頼性が高く、且つ高集積化された半導体装置を作製することが可能である。
なお、本実施の形態は、実施の形態1乃至実施の形態4と自由に組み合わせることができる。
(実施の形態7)
本実施の形態は、実施の形態5の液晶表示装置、又は実施の形態6の発光装置に用いられる表示用パネルをモジュール化した状態を、図8を参照して説明する。
図8で示すモジュールは、画素部501の周辺に駆動回路が形成されたドライバICをCOG(Chip On Glass)方式で実装している。勿論、ドライバICは、TAB(Tape Automated Bonding)方式で実装してもよい。
基板510は対向基板503とシール材502によって固着されている。画素部501は、実施の形態5で示すように液晶を表示媒体として利用したものであってもよいし、実施の形態6で示すようにEL素子を表示媒体として利用するものであってもよい。ドライバIC505a、505b及びドライバIC507a、507b、507cは、単結晶の半導体又は多結晶の半導体を用いて形成した集積回路を利用することができる。ドライバIC505a、505b及びドライバIC507a、507b、507cには、FPC506a、506bまたはFPC504a、504b、504cを介して信号や電源が供給される。
以上の様に、本発明を実施する本実施の形態は、実施の形態1乃至実施の形態6のいずれか一の作製方法または構成を用いることができる。
(実施の形態8)
実施の形態7のモジュールを用いた電子機器の一例として、図9に示すテレビ受像器、携帯書籍(電子書籍)、携帯電話を完成させることができる。
図9(A)のテレビ受像器は、筐体2001に液晶又はEL素子を利用した表示用モジュール2002が組みこまれ、受信機2005により一般のテレビ放送の受信をはじめ、モデム2004を介して有線又は無線による通信ネットワークに接続することにより一方向(送信者から受信者)又は双方向(送信者と受信者間、又は受信者間同士)の情報通信をすることもできる。テレビ受像器の操作は、筐体に組みこまれたスイッチ又は別体のリモコン装置2006により行うことが可能であり、このリモコン装置2006にも出力する情報を表示する表示部2007が設けられていても良い。
また、テレビ受像器にも、主画面2003の他にサブ画面2008を第2の表示用モジュールで形成し、チャネルや音量などを表示する構成が付加されていても良い。この構成において、主画面2003を視野角の優れたEL表示用モジュールで形成し、サブ画面を低消費電力で表示可能な液晶表示用モジュールで形成しても良い。また、低消費電力化を優先させるためには、主画面2003を液晶表示用モジュールで形成し、サブ画面をEL表示用モジュールで形成し、サブ画面は点滅可能とする構成としても良い。
図9(B)は携帯書籍(電子書籍)であり、本体2101、表示部2102、2103、記憶媒体2104、操作スイッチ2105、アンテナ2106等を含む。
図9(C)は携帯電話であり、2201は表示用パネル、2202は操作用パネルである。表示用パネル2201と操作用パネル2202とは接続部2203において接続されている。接続部2203における、表示用パネル2201の表示部2204が設けられている面と操作用パネル2202の操作キー2206が設けられている面との角度θは、任意に変えることができる。さらに、音声出力部2205、操作キー2206、電源スイッチ2207、音声入力部2208、アンテナ2209を有している。
いずれにしても、本発明により工程数を増やすことなく、信頼性の高いテレビ受像器、携帯書籍、携帯電話を歩留まりよく製造することができる。
上記実施の形態では、ディスプレイへの応用を中心に説明したが、勿論、本発明を他の分野へ適用することも可能である。例えば、LSIのプロセスにおいて、配線の乗り越え部やコンタクト配線形成の際に、本発明を用いることにより、工程数を増やすことなく信頼性の高いLSIを製造することができる。
以上の様に、本発明を実施する、即ち実施の形態1乃至本実施の形態7のいずれか一の作製方法または構成を用いて、様々な電子機器を完成させることができる。
本発明の構成、即ち本発明は、配線の交差する部分(乗り越え部)において、下層配線を2層構造とし、下層配線の第1層は、その上に形成される第2層より配線幅が広いことを特徴としているため、急峻な段差が緩和され、その上に成膜される層間絶縁物の段差被覆性を向上することができる。
配線の段切れやコンタクト配線の接触不良を防ぐ効果有する本発明は、実施の形態でも挙げたように、トップゲート型TFT、逆スタガ型TFT等、種々のタイプの半導体素子の作製方法に適用できる。また、該半導体素子を用いたアクティブマトリクス型基板の作製や、該基板を用いた液晶表示装置、EL表示装置等のディスプレイ、さらにはLSIの分野においても応用することができ、その応用範囲は多岐に渡る。
本発明に係わる配線層の作製工程を示す断面図。 本発明に係わる配線層を示す上面図と断面図。 本発明に係わる半導体装置を示す上面図と断面図。 本発明に係わる半導体装置を示す断面図。 本発明に係わる半導体装置を示す上面図と等価回路を示す図。 本発明に係わる半導体装置を示す断面図。 本発明に係わる半導体装置を示す断面図。 モジュールの一例を示す図。 電子機器の一例を示す図。 本発明に係わる配線層を示す上面図と断面図。 本発明に係わる配線層の作製工程を示す断面図。 本発明に係わる露光マスクの構成を示す上面図。

Claims (9)

  1. 酸化シリコン膜、窒化シリコン膜または酸化窒化シリコン膜からなる絶縁表面上に窒化タンタル膜を形成し、
    前記窒化タンタル膜上に前記窒化タンタル膜と接するタングステン膜を形成し、
    前記タングステン膜上に、回折格子パターンもしくは半透膜からなる光強度低減機能を有する補助パターンを含むフォトマスクまたはレチクルで、膜厚を一部薄くした第1のレジストパターンと膜厚を変えない第2のレジストパターンと、を形成し、
    前記第1のレジストパターンを用いて前記窒化タンタル膜および前記タングステン膜をエッチングして第1の配線と、前記第1の配線上の前記第1の配線より幅が狭い部分を有する第2の配線と、を形成し、
    前記第2のレジストパターンを用いて前記窒化タンタル膜および前記タングステン膜をエッチングして第4の配線と、前記第4の配線上の前記第4の配線と幅が等しい第5の配線と、を形成し、
    前記第1の配線前記第2の配線、前記第4の配線、前記第5の配線を覆う絶縁膜を形成し、
    前記絶縁膜は、前記第1の配線、前記第2の配線、前記第4の配線、前記第5の配線による凹凸を反映し、
    前記絶縁膜上に前記第1の配線及び前記第2の配線と交差する第3の配線を形成し、
    前記第3の配線は、前記第1の配線において前記第2の配線よりも幅が広い部分と重なり、かつ前記第4の配線及び前記第5の配線と重ならないことを特徴とする半導体装置の作製方法。
  2. 酸化シリコン膜、窒化シリコン膜または酸化窒化シリコン膜からなる絶縁表面上に窒化タンタル膜を形成し、
    前記窒化タンタル膜上に前記窒化タンタル膜と接するタングステン膜を形成し、
    前記タングステン膜上に、回折格子パターンもしくは半透膜からなる光強度低減機能を有する補助パターンを含むフォトマスクまたはレチクルで、2段階以上の膜厚を有する第1のレジストパターンと、膜厚を変えない第2のレジストパターンと、を形成し、
    前記第1のレジストパターンを用いて前記窒化タンタル膜および前記タングステン膜をエッチングして第1の配線と、前記第1の配線上の前記第1の配線より幅が狭い部分を有する第2の配線と、を形成し、
    前記第2のレジストパターンを用いて前記窒化タンタル膜および前記タングステン膜をエッチングして第4の配線と、前記第4の配線上の前記第4の配線と幅が等しい第5の配線と、を形成し、
    前記第1の配線前記第2の配線、前記第4の配線、前記第5の配線を覆う絶縁膜を形成し、
    前記絶縁膜は、前記第1の配線、前記第2の配線、前記第4の配線、前記第5の配線による凹凸を反映し、
    前記絶縁膜上に前記第1の配線及び前記第2の配線と交差する第3の配線を形成し、
    前記第3の配線は、前記第1の配線において前記第2の配線よりも幅が広い部分と重なり、かつ前記第4の配線及び前記第5の配線と重ならないことを特徴とする半導体装置の作製方法。
  3. 酸化シリコン膜、窒化シリコン膜または酸化窒化シリコン膜からなる絶縁表面上に窒化タンタル膜を形成し、
    前記窒化タンタル膜上に前記窒化タンタル膜と接するタングステン膜を形成し、
    前記タングステン膜上に、回折格子パターンもしくは半透膜からなる光強度低減機能を有する補助パターンを含むフォトマスクまたはレチクルで、膜厚を一部薄くした第1のレジストパターンと、膜厚を変えない第2のレジストパターンと、を形成し、
    前記第1のレジストパターンを用いて前記窒化タンタル膜および前記タングステン膜をエッチングして第1の配線と、前記第1の配線上の前記第1の配線より幅が狭い部分を有する第2の配線と、を形成し、
    前記第2のレジストパターンを用いて前記窒化タンタル膜および前記タングステン膜をエッチングして第4の配線と、前記第4の配線上の前記第4の配線と幅が等しい第5の配線と、を形成し、
    前記第1の配線前記第2の配線、前記第4の配線、前記第5の配線を覆う絶縁膜を形成し、
    前記絶縁膜は、前記第1の配線、前記第2の配線、前記第4の配線、前記第5の配線による凹凸を反映し、
    前記絶縁膜に少なくとも前記第1の配線上面及び前記第2の配線上面を露呈させる開口部を形成し、
    前記絶縁膜上に前記開口部を介して前記第1の配線及び前記第2の配線と電気的に接続し、かつ前記第4の配線及び前記第5の配線と重ならない第3の配線を形成することを特徴とする半導体装置の作製方法。
  4. 酸化シリコン膜、窒化シリコン膜または酸化窒化シリコン膜からなる絶縁表面上に窒化タンタル膜を形成し、
    前記窒化タンタル上に前記窒化タンタル膜と接するタングステン膜を形成し、
    前記タングステン膜上に、回折格子パターンもしくは半透膜からなる光強度低減機能を有する補助パターンを含むフォトマスクまたはレチクルで、2段階以上の膜厚を有する第1のレジストパターンと、膜厚を変えない第2のレジストパターンと、を形成し、
    前記第1のレジストパターンを用いて前記窒化タンタル膜および前記タングステン膜をエッチングして第1の配線と、前記第1の配線上の前記第1の配線より幅が狭い部分を有する第2の配線と、を形成し、
    前記第1のレジストパターンを用いて前記窒化タンタル膜および前記タングステン膜をエッチングして第4の配線と、前記第4の配線上の前記第4の配線と幅が等しい第5の配線と、を形成し、
    前記第1の配線前記第2の配線、前記第4の配線、前記第5の配線を覆う絶縁膜を形成し、
    前記絶縁膜は、前記第1の配線、前記第2の配線、前記第4の配線、前記第5の配線による凹凸を反映し、
    前記絶縁膜に少なくとも前記第1の配線上面及び前記第2の配線上面を露呈させる開口部を形成し、
    前記絶縁膜上に前記開口部を介して前記第1の配線及び前記第2の配線と電気的に接続し、かつ前記第4の配線及び前記第5の配線と重ならない第3の配線を形成することを特徴とする半導体装置の作製方法。
  5. 請求項3または請求項4において、
    前記開口部は、第2の配線の端部と重なっていることを特徴とする半導体装置の作製方法。
  6. 請求項3乃至請求項5のいずれか一項において、
    前記第1の配線の端部は、前記第2の配線の端部から突出し、前記第1の配線は前記第2の配線より長いことを特徴とする半導体装置の作製方法。
  7. 請求項3乃至請求項6のいずれか一項において、
    半導体層、ゲート絶縁膜、及びゲート電極を有する半導体素子と、前記第1の配線と、前記第2の配線と、を同一基板上に形成し、
    前記ゲート電極は、第1のゲート電極と、該第1のゲート電極と接する第2のゲート電極により形成され、
    前記第1のゲート電極は前記第1の配線と同一材料及び同一工程で形成され、
    前記第2のゲート電極は前記第2の配線と同一材料及び同一工程で形成されていることを特徴とする半導体装置の作製方法。
  8. 請求項3乃至請求項7のいずれか一項において、
    前記第1の配線の側面及び前記第2の配線の側面を、テーパー形状とすることを特徴とする半導体装置の作製方法。
  9. 請求項3乃至請求項8のいずれか一項において、
    前記レジストパターンは、垂直方向の断面に於いて内角が180°以上の部位を少なくとも1箇所設けることを特徴とする半導体装置の作製方法。
JP2006283219A 2005-10-18 2006-10-18 半導体装置の作製方法 Expired - Fee Related JP5416881B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006283219A JP5416881B2 (ja) 2005-10-18 2006-10-18 半導体装置の作製方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2005303674 2005-10-18
JP2005303674 2005-10-18
JP2006283219A JP5416881B2 (ja) 2005-10-18 2006-10-18 半導体装置の作製方法

Publications (3)

Publication Number Publication Date
JP2007142382A JP2007142382A (ja) 2007-06-07
JP2007142382A5 JP2007142382A5 (ja) 2009-11-12
JP5416881B2 true JP5416881B2 (ja) 2014-02-12

Family

ID=38204831

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006283219A Expired - Fee Related JP5416881B2 (ja) 2005-10-18 2006-10-18 半導体装置の作製方法

Country Status (1)

Country Link
JP (1) JP5416881B2 (ja)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101382728B (zh) * 2007-09-07 2010-07-28 北京京东方光电科技有限公司 灰阶掩膜版结构
CN101387825B (zh) * 2007-09-10 2011-04-06 北京京东方光电科技有限公司 补偿型灰阶掩膜版结构
JP2009086385A (ja) * 2007-09-29 2009-04-23 Hoya Corp フォトマスク及びフォトマスクの製造方法、並びにパターン転写方法
JP5377940B2 (ja) 2007-12-03 2013-12-25 株式会社半導体エネルギー研究所 半導体装置
US9041202B2 (en) 2008-05-16 2015-05-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method of the same
JP2010056541A (ja) * 2008-07-31 2010-03-11 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
CN103985718B (zh) 2008-09-19 2019-03-22 株式会社半导体能源研究所 显示装置
KR101041139B1 (ko) * 2008-11-04 2011-06-13 삼성모바일디스플레이주식회사 박막트랜지스터, 그의 제조방법 및 그를 포함하는 유기전계발광표시장치
TWI746064B (zh) 2009-08-07 2021-11-11 日商半導體能源研究所股份有限公司 半導體裝置和其製造方法
KR101428697B1 (ko) * 2013-07-11 2014-08-11 숭실대학교산학협력단 박막패턴 어레이 및 그 제조방법

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02156624A (ja) * 1988-12-09 1990-06-15 Mitsubishi Electric Corp 半導体装置の製造方法
JPH03104190A (ja) * 1989-09-18 1991-05-01 Toshiba Corp 多層配線板およびその製造方法
JP2001185616A (ja) * 1999-12-24 2001-07-06 Seiko Epson Corp 半導体装置及びその製造方法
JP2001201756A (ja) * 2000-01-19 2001-07-27 Sakae Tanaka 液晶表示装置の製造方法と製造装置
JP2001242483A (ja) * 2000-02-25 2001-09-07 Hitachi Ltd 液晶表示装置及びその配線構造
JP4954401B2 (ja) * 2000-08-11 2012-06-13 株式会社半導体エネルギー研究所 半導体装置の製造方法
JP4401641B2 (ja) * 2001-11-07 2010-01-20 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2003223119A (ja) * 2002-01-30 2003-08-08 Toshiba Corp 表示装置およびその製造方法
JP5046565B2 (ja) * 2005-06-10 2012-10-10 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP5137342B2 (ja) * 2005-06-30 2013-02-06 株式会社半導体エネルギー研究所 半導体装置の作製方法

Also Published As

Publication number Publication date
JP2007142382A (ja) 2007-06-07

Similar Documents

Publication Publication Date Title
US9991290B2 (en) Semiconductor device and manufacturing method thereof
JP5416881B2 (ja) 半導体装置の作製方法
KR101256446B1 (ko) 반도체 장치 및 그 제조 방법
KR101258474B1 (ko) 반도체장치 및 그 제조 방법
KR101252018B1 (ko) 반도체 장치 및 그 제조방법
JP4127565B2 (ja) 半導体装置の作製方法
JP2022177075A (ja) 半導体装置
JP5427753B2 (ja) 半導体装置の作製方法
US7576485B2 (en) Image display device with narrow frame
JP5110821B2 (ja) 半導体装置の作製方法
KR20070019609A (ko) 노광 마스크 및 그것을 이용한 반도체 장치 제조 방법
JP2003152086A (ja) 半導体装置
JP2004212557A (ja) 表示装置とその作製方法
JP5221082B2 (ja) Tft基板
JP5292453B2 (ja) 半導体装置の作製方法
KR100915160B1 (ko) 반도체 박막, 박막 트랜지스터, 그것들의 제조 방법 및반도체 박막의 제조 장치
JP5177962B2 (ja) 半導体装置
JP2005322935A (ja) 半導体装置およびその作製方法
JP2009210681A (ja) 表示装置及びその製造方法
JP2020074442A (ja) 半導体装置
JP2009224396A (ja) 薄膜トランジスタ基板、およびその製造方法、並びに表示装置
JP2009059779A (ja) 薄膜トランジスタ、その製造方法、及び表示装置
KR20070045457A (ko) 영상 표시 장치 및 그 제조 방법

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090924

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090924

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120621

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120626

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120730

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130319

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130403

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20131112

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20131118

R150 Certificate of patent or registration of utility model

Ref document number: 5416881

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees