以下、本発明の実施の形態について図面を参照して詳細に説明する。なお、本発明は以下に示す実施の形態に限定されるものでなく、その要旨を逸脱しない範囲で各種の変形を許容するものである。
(実施の形態1)
本実施の形態は、TFTのゲート電極をイオンドーピング時のマスクとして用い、チャネル形成領域の片側のみに低濃度不純物領域を自己整合的に形成するための工程について示す。
まず、絶縁表面を有する基板101上に第1絶縁膜(下地絶縁膜)102を形成する。絶縁表面を有する基板101としては、透光性を有する基板、例えばガラス基板、結晶化ガラス基板、もしくはプラスチック基板を用いることができる。後に形成される薄膜トランジスタをトップエミッション型(上方射出型)の発光表示装置に適用する場合、或いは反射型の液晶表示装置に適用する場合にはセラミックス基板、半導体基板、金属基板等も用いることができる。
第1絶縁膜102としては、酸化シリコン膜、窒化シリコン膜または酸化窒化シリコン膜(SiOxNy)等の絶縁膜を用いる。次いで、第1絶縁膜102上に半導体層103を形成する。
半導体層103は、公知の手段(スパッタ法、LPCVD法、またはプラズマCVD法等)により非晶質構造を有する半導体膜を形成し、加熱処理により結晶化された結晶性半導体膜を形成し、結晶性半導体膜上にレジスト膜を形成した後、露光および現像を行って得られた第1のレジストマスクを用いて所望の形状にパターニングして形成する。
この半導体層103の厚さは25〜80nm(好ましくは30〜70nm)の厚さで形成する。結晶質半導体膜の材料に限定はないが、好ましくはシリコンまたはシリコンゲルマニウム(SiGe)合金などで形成すると良い。
上記加熱処理とは、加熱炉、レーザ照射、若しくはレーザ光の代わりにランプから発する光の照射(以下、ランプアニールと表記する)、又はそれらを組み合わせて用いることができる。
また、ニッケルなどの触媒を添加した後に上記加熱処理を行う熱結晶化法により結晶性半導体膜を形成してもよい。なお、ニッケルなどの触媒を用いた熱結晶化法を用いて結晶化を行って結晶質半導体膜を得た場合は、結晶化後にニッケルなどの触媒を除去するゲッタリング処理を行うことが好ましい。
また、レーザー結晶化法で結晶質半導体膜を作製する場合には、連続発振型のレーザビーム(CWレーザビーム)やパルス発振型のレーザビーム(パルスレーザビーム)を用いることができる。ここで用いることができるレーザビームは、Arレーザ、Krレーザ、エキシマレーザなどの気体レーザ、単結晶のYAG、YVO4、フォルステライト(Mg2SiO4)、YAlO3、GdVO4、若しくは多結晶(セラミック)のYAG、Y2O3、YVO4、YAlO3、GdVO4に、ドーパントとしてNd、Yb、Cr、Ti、Ho、Er、Tm、Taのうち1種または複数種添加されているものを媒質とするレーザ、ガラスレーザ、ルビーレーザ、アレキサンドライトレーザ、Ti:サファイアレーザ、銅蒸気レーザまたは金蒸気レーザのうち一種または複数種から発振されるものを用いることができる。このようなレーザビームの基本波、及びこれらの基本波の第2高調波から第4高調波のレーザビームを照射することで、大粒径の結晶を得ることができる。例えば、Nd:YVO4レーザ(基本波1064nm)の第2高調波(532nm)や第3高調波(355nm)を用いることができる。このときレーザのエネルギー密度は0.01〜100MW/cm2程度(好ましくは0.1〜10MW/cm2)が必要である。そして、走査速度を10〜2000cm/sec程度として照射する。
なお、単結晶のYAG、YVO4、フォルステライト(Mg2SiO4)、YAlO3、GdVO4、若しくは多結晶(セラミック)のYAG、Y2O3、YVO4、YAlO3、GdVO4に、ドーパントとしてNd、Yb、Cr、Ti、Ho、Er、Tm、Taのうち1種または複数種添加されているものを媒質とするレーザ、Arイオンレーザ、またはTi:サファイアレーザは、連続発振をさせることが可能であり、Qスイッチ動作やモード同期などを行うことによって10MHz以上の発振周波数でパルス発振をさせることも可能である。10MHz以上の発振周波数でレーザビームを発振させると、半導体膜がレーザによって溶融してから固化するまでの間に、次のパルスが半導体膜に照射される。従って、発振周波数が低いパルスレーザを用いる場合と異なり、半導体膜中において固液界面を連続的に移動させることができるため、走査方向に向かって連続的に成長した結晶粒を得ることができる。
媒質としてセラミック(多結晶)を用いると、短時間かつ低コストで自由な形状に媒質を形成することが可能である。単結晶を用いる場合、通常、直径数mm、長さ数十mmの円柱状の媒質が用いられているが、セラミックを用いる場合はさらに大きいものを作ることが可能である。
発光に直接寄与する媒質中のNd、Ybなどのドーパントの濃度は、単結晶中でも多結晶中でも大きくは変えられないため、濃度を増加させることによるレーザの出力向上にはある程度限界がある。しかしながら、セラミックの場合、単結晶と比較して媒質の大きさを著しく大きくすることができるため大幅な出力向上が期待できる。
さらに、セラミックの場合では、平行六面体形状や直方体形状の媒質を容易に形成することが可能である。このような形状の媒質を用いて、発振光を媒質の内部でジグザグに進行させると、発振光路を長くとることができる。そのため、増幅が大きくなり、大出力で発振させることが可能になる。また、このような形状の媒質から射出されるレーザビームは射出時の断面形状が四角形状であるため、丸状のビームと比較すると、線状ビームに整形するのに有利である。このように射出されたレーザビームを、光学系を用いて整形することによって、短辺の長さ1mm以下、長辺の長さ数mm〜数mの線状ビームを容易に得ることが可能となる。また、励起光を媒質に均一に照射することにより、線状ビームは長辺方向にエネルギー分布の均一なものとなる。
この線状ビームを半導体膜に照射することによって、半導体膜の全面をより均一にアニールすることが可能になる。線状ビームの両端まで均一なアニールが必要な場合は、その両端にスリットを配置し、エネルギーの減衰部を遮光するなどの工夫が必要となる。
このようにして得られた強度が均一な線状ビームを用いて半導体膜をアニールし、この半導体膜を用いて電子機器を作製すると、その電子機器の特性は、良好かつ均一である。
次いで、必要があればTFTのしきい値を制御するために微量な不純物元素(ボロンまたはリン)のドーピングを半導体層に対して行う。ここでは、ジボラン(B2H6)を質量分離しないでプラズマ励起したイオンドープ法を用いる。
次いで、第1のレジストマスクを除去した後、フッ酸を含むエッチャントで酸化膜を除去すると同時に半導体層の表面を洗浄する。そして、半導体層を覆う第2絶縁膜(ゲート絶縁膜)104を形成する。第2絶縁膜104はプラズマCVD法またはスパッタ法または熱酸化法を用い、厚さを1〜200nm、好ましくは70nm〜120nmとする。第2絶縁膜104としては、酸化シリコン膜、窒化シリコン膜または酸化窒化シリコン膜などの絶縁膜から成る膜を形成する。ここでは、プラズマCVD法により115nmの厚さで酸化窒化シリコン膜(組成比Si=32%、O=59%、N=7%、H=2%)で形成する。
また、基板、下地膜としての絶縁層、半導体層、ゲート絶縁層、層間絶縁層などを形成した後、プラズマ処理を用いて酸化または窒化を行うことにより前記基板、下地膜としての絶縁層、半導体層、ゲート絶縁層、層間絶縁層表面を酸化または窒化してもよい。プラズマ処理を用いて半導体層や絶縁層を酸化または窒化すると、当該半導体層や絶縁層の表面が改質され、CVD法やスパッタ法により形成した絶縁膜と比較してより緻密な絶縁膜とすることができる。よって、ピンホール等の欠陥を抑制し半導体装置の特性等を向上させることが可能となる。また上記の様なプラズマ処理は、ゲート電極層、ソース電極層、ドレイン電極層、配線層などにも行うことができ、窒化又は酸化を行うことによって窒化膜、酸化膜を形成することができる。
なお、プラズマ処理により膜を酸化する場合には、酸素雰囲気下(例えば、酸素(O2)と希ガス(He、Ne、Ar、Kr、Xeの少なくとも一つを含む)雰囲気下または酸素と水素(H2)と希ガス雰囲気下または一酸化二窒素と希ガス雰囲気下)でプラズマ処理を行う。一方、プラズマ処理により膜を窒化する場合には、窒素雰囲気下(例えば、窒素(N2)と希ガス(He、Ne、Ar、Kr、Xeの少なくとも一つを含む)雰囲気下または窒素と水素と希ガス雰囲気下またはNH3と希ガス雰囲気下)でプラズマ処理を行う。希ガスとしては、例えばArを用いることができる。また、ArとKrを混合したガスを用いてもよい。そのため、プラズマ処理によって形成される絶縁膜は、プラズマ処理に用いた希ガス(He、Ne、Ar、Kr、Xeの少なくとも一つを含む)を含んでおり、Arを用いた場合には絶縁膜にArが含まれている。
また、第2絶縁膜104にプラズマ処理を行う場合、プラズマ処理は、上記ガスの雰囲気中において、電子密度が1×1011cm−3以上であり、プラズマの電子温度が1.5eV以下で行う。より詳しくいうと、電子密度が1×1011cm−3以上1×1013cm−3以下で、プラズマの電子温度が0.5eV以上1.5eV以下で行う。プラズマの電子密度が高密度であり、基板上に形成された被処理物(ここでは、ゲート絶縁層として機能する第2絶縁膜104)付近での電子温度が低いため、被処理物に対するプラズマによる損傷を防止することができる。また、プラズマの電子密度が1×1011cm−3以上と高密度であるため、プラズマ処理を用いて、被照射物を酸化または窒化することよって形成される酸化物または窒化膜は、CVD法やスパッタ法等により形成された膜と比較して膜厚等が均一性に優れ、且つ緻密な膜を形成することができる。また、プラズマの電子温度が1.5eV以下と低いため、従来のプラズマ処理や熱酸化法と比較して低温度で酸化または窒化処理を行うことができる。たとえば、ガラス基板の歪点よりも100度以上低い温度でプラズマ処理を行っても十分に酸化または窒化処理を行うことができる。なお、プラズマを形成するための周波数としては、マイクロ波(2.45GHz)等の高周波を用いることができる。なお、以下に特に断らない場合は、プラズマ処理として上記条件を用いて行うものとする。
次いで、第1導電層105aと第2導電層106aの積層を形成する。また、積層は、第1導電層と第2導電層の2層に限定されず、3層以上としてもよい。
第1導電層はタングステン(W)、クロム(Cr)、タンタル(Ta)、窒化タンタル(TaN)またはモリブデン(Mo)などの高融点金属、又は高融点金属を主成分とする合金もしくは化合物を20〜50nmの厚さで形成する。また、第2導電層はタングステン(W)、クロム(Cr)、タンタル(Ta)、窒化タンタル(TaN)またはモリブデン(Mo)などの高融点金属、又は高融点金属を主成分とする合金もしくは化合物で200〜600nmの厚さに形成する。
ここでは、2層、即ち、第1導電層と第2導電層をそれぞれ異なる導電材料として用い、後に行うエッチング工程でエッチングレートの差が生じるようにする。第1導電層としてはTaNを用い、第2導電層としてはタングステン膜を用いる。
次いで、第2導電層106a上にレジスト膜を全面に塗布した後、図1(A)に示すマスクを用いて露光を行う。ここでは、膜厚1.5μmのレジスト膜を塗布し、露光は、解像度が1.5μmの露光機を用いる。露光に用いる光は、i線(波長365nm)であり、露光エネルギーは、20〜140mJ/cm2の範囲から選択する。また、i線に限定されず、i線とg線(波長436nm)とh線(波長405nm)とを混合させた光を露光に用いてもよい。
図1(A)において、露光マスクは、Crなどの金属膜からなる遮光部401と、光強度低減機能を有する補助パターンとして、半透膜が設けられた部分(半透部とも呼ぶ)402とが基板400に設置されている。露光マスクの断面図において、遮光部401の幅はt1と示し、半透膜のみが設けられた部分402の幅はt2と示している。ここでは露光マスクの一部として半透膜を用いた例を示したが、回折格子パターンを用いてもよい。
図1(A)に示す露光マスクを用いてレジスト膜の露光を行うと、非露光領域403aと露光領域403bが形成される。露光時には、光が遮光部401の回り込みや半透膜を通過することによって図1(A)に示す露光領域403bが形成される。
そして、現像を行うと、露光領域403bが除去されて、図1(B)に示すように、膜厚の厚い領域と、該領域より膜厚の薄い領域を片側側部に有する左右非対称のレジストパターン107aが第2導電層106a上に得られる。左右非対称のレジストパターン107aにおいて、膜厚の薄い領域は、露光エネルギーを調節することでレジスト膜厚を調節することができる。
次に、ドライエッチングにより第2導電層106a及び第1導電層105aのエッチングを行う。エッチングガスには、CF4、SF6、Cl2、O2を用いる。エッチング速度の向上にはECR(Electron Cyclotron Resonance)やICP(Inductively Coupled Plazma)などの高密度プラズマ源を用いたドライエッチング装置を用いる。なお、エッチング条件によっては、第2絶縁膜104もエッチングされて、部分的に膜厚が薄くなる。
こうして図1(C)で示すように、第2絶縁膜104上に第1導電層105b、第2導電層106bからなる導電積層パターンが形成される。エッチングによって、第1導電層105bは、両側壁が露出し、さらに第2の導電層106bと重ならない領域が露出される。なお、第1導電層105bの両側壁は、テーパー形状としてもよい。また、第2導電層106bの両側壁もテーパー形状としてもよい。
次いで、レジストパターン107bを除去した後、半導体層103への一導電型不純物の添加を行う。ここでは、一導電型不純物のイオンとしてリン(またはAs)を用い、nチャネル型TFTを作製する。サイドウォールを形成することなく、導電積層パターンを用いて自己整合的にLDD領域やソース領域やドレイン領域を形成することができる。
ゲート電極の外側に位置するソース領域及びドレイン領域を形成するためのドーピング処理を行う場合、導電積層パターンをマスクとして一導電型不純物のイオンを半導体層103に添加して高濃度の一導電型不純物領域110、111を形成すればよい。高濃度の一導電型不純物領域110、111の不純物濃度は1×1019〜5×1021/cm3(SIMS測定でのピーク値)とする。
また、ゲート電極とオーバーラップするLDD領域を形成するためのドーピング処理を行う場合、第2導電層と積層していない領域の第1導電層105bを通過させて、一導電型不純物のイオンを半導体層103に添加して低濃度の一導電型不純物領域109を形成すればよい。このドーピング条件として、第2導電層や第1導電層の膜厚にもよるが、この場合には50kV以上の加速電圧を要する。低濃度の一導電型不純物領域109の不純物領域の不純物濃度は、LDD領域を前提とすると1×1016〜5×1018/cm3(SIMS測定でのピーク値)とする。
なお、ドーピングの順序は特に限定されず、先にソース領域及びドレイン領域を形成するためのドーピング処理を行った後、LDD領域を形成するためのドーピング処理を行ってもよい。また、LDD領域を形成するためのドーピング処理を行った後、ソース領域及びドレイン領域を形成するためのドーピング処理を行ってもよい。
また、ここではドーピング処理を2回に分けて異なる濃度の不純物領域の形成を行う例を示したが、処理条件を調節して1回のドーピング処理で異なる濃度の不純物領域の形成を行ってもよい。
また、ドーピングの前にレジストパターンを除去した例を示したが、ドーピング処理を行った後でレジストパターンを除去してもよい。レジストパターンを残したままドーピングを行うと、第2導電層の表面をレジストパターンで保護しながらドーピングを行うことができる。
なお、上記ドーピング処理の際、第2導電層と重なる位置の半導体層は、一導電型不純物のイオンは添加されない領域となり、後に形成されるTFTのチャネル形成領域として機能する部分となる。
また、導電積層パターン(第1導電層105b及び第2導電層106b)が半導体層103と交差する部位においてゲート電極となる。また、第1導電層105bのうち、第2の導電層106bと重ならない領域がLov領域の長さとなる。なお、Lov領域とは、ゲート電極と重なる低濃度不純物領域を指している。TFTを有する回路の種類や用途に合わせて、必要なLov領域の長さを決定し、その長さに基づいて露光マスクやエッチング条件を設定すればよい。
その後、窒化珪素を用いる第3絶縁膜112を形成する。そして、半導体層に添加された不純物元素の活性化および水素化を行う。
次いで、透光性を有する無機材料(酸化シリコン、窒化シリコン、酸化窒化シリコンなど)または、低誘電率の有機化合物材料(感光性又は非感光性の有機樹脂材料)を用いて第4絶縁膜113を形成する。また、シロキサンを含む材料を用いて第4絶縁膜を形成してもよい。なお、シロキサンは、シリコン(Si)と酸素(O)との結合で骨格構造が構成される材料である。置換基として、少なくとも水素を含む有機基(例えばアルキル基、芳香族炭化水素)が用いられる。置換基として、フルオロ基を用いてもよい。または置換基として、少なくとも水素を含む有機基と、フルオロ基とを用いてもよい。
次いで、第3のフォトマスクを用いてレジストからなるマスクを形成し、層間絶縁膜として機能する第3絶縁膜112、及び第4絶縁膜113、及びゲート絶縁膜として機能する第2絶縁膜104を選択的にエッチングしてコンタクトホールを形成する。そして、レジストからなるマスクを除去する。
次いで、第4絶縁膜113上にスパッタ法で金属積層膜を成膜した後、第4のフォトマスクを用いてレジストからなるマスクを形成し、選択的に金属積層膜をエッチングして、半導体層に接するソース電極114またはドレイン電極115を形成する。
なお、TFTのソース電極114またはドレイン電極115と同時に接続電極(複数のTFT間を電気的に接続する電極)や端子電極(外部電源と接続するための電極)も第4絶縁膜113上に形成することができる。そして、レジストからなるマスクを除去する。なお、金属積層膜は、膜厚100nmのTi膜と、膜厚350nmのSiを微量に含むAl膜と、膜厚100nmのTi膜との3層積層とする。金属積層膜は、同じメタルスパッタ装置内で連続して形成することが好ましい。
以上の工程で、図1(D)に示したチャネル形成領域の片側のみに低濃度不純物領域を有するトップゲート型TFTが完成する。また、図1(D)にチャネル長Lを示す。
以上のように、本実施形態は、回折格子パターン或いは半透膜からなる光強度低減機能を有する補助パターンを設置したフォトマスクを用いて露光することによって、左右非対称な形状を有するレジストパターン107aを形成し、そのレジストパターンを利用して、左右非対称な形状を有するゲート電極を得ている。
従って、レジストパターン107aの膜厚の薄い部分の長さを調節することによって、自己整合的にLov領域の長さを調節することができる。
例えば、バッファ回路に用いるnチャネル型TFTを形成する場合において、チャネル長Lを10μm、Lov領域の長さを1〜1.5μmとすることができる。この場合、ゲート電極幅、即ち導電積層パターンの幅(チャネル長方向の幅)は、11μm〜11.5μmとなる。
本実施の形態では、nチャネル型TFTを用いて説明したが、n型不純物元素に代えてp型不純物元素を用いることによってpチャネル型TFTを形成することができる。
また、同一基板上にnチャネル型TFTとpチャネル型TFTとを形成することができ、これらのTFTを相補的に組み合わせることによってCMOS回路を構成することもできる。CMOS回路とは、少なくとも一つのnチャネル型TFTと一つのpチャネル型TFTとを有する回路(インバータ回路、NAND回路、AND回路、NOR回路、OR回路、シフトレジスタ回路、サンプリング回路、D/Aコンバータ回路、A/Dコンバータ回路、ラッチ回路、バッファ回路など)を指している。加えて、これらのCMOS回路を組み合わせることによってSRAMやDRAMなどのメモリ素子やその他の素子を基板上に構成することができる。また、さまざまな素子や回路を集積してCPUを基板上に構成することも可能である。
また、露光マスクを変更するだけで、工程数を増やすことなく、同一基板上に上記構造(チャネル形成領域の片側のみにLov領域を有する構造)のトップゲート型TFTと、チャネル形成領域の両側にLov領域を有する構造であるトップゲート型TFTを形成することもできる。
また、本実施の形態では、シングルゲート構造のトップゲート型TFTを用いて説明したが、チャネル形成領域を複数有するマルチゲート構造であるトップゲート型TFTも形成することができる。また、露光マスクを変更するだけで、工程数を増やすことなく、同一基板上にシングルゲート構造のトップゲート型TFTと、マルチゲート構造であるトップゲート型TFTを形成することもできる。
従って、工程数を増やすことなく、同一基板上に最適な構造のトランジスタを割り当てて様々な回路を構成することができる。
(実施の形態2)
本実施の形態では、実施の形態1で用いた回折格子パターン或いは半透膜からなる光強度低減機能を有する補助パターンを設置した露光マスクについて図2を用いて説明する。
なお、図1(A)では露光マスクの断面図を示しており、同様に、図2においても遮光部の幅はt1と示し、補助パターンが設けられた部分の幅はt2と示している。
補助パターンの具体例として、図2(A)と図2(B)に、露光装置の解像限界以下のラインおよびスペースから成るスリット部を有する回折格子パターンを備えた露光マスクの上面図の一部を示す。前記スリット部のスリットの方向は、スリット部203の様に主パターン(遮光部202)の方向と平行でも、スリット部207の様に主パターン(遮光部206)の方向と垂直でも構わない。尚、このフォトリソグラフィ工程で使用されるレジストはネガ型レジストが適用困難である為、当該ゲート電極形成用フォトマスクまたはレチクルのパターン構成は、ポジ型レジストを前提にしている。
前記ゲート電極形成用フォトマスクまたはレチクル201、205に露光光を照射した場合、遮光部202、206の光強度はほぼゼロであり、透光部204、208の光強度はほぼ100%である。一方、露光装置の解像限界以下のラインおよびスペースから成る回折格子パターンのスリット部203、207で構成される光強度低減機能を有する補助パターンの光強度は、10〜70%の範囲で調整可能となっており、その代表的光強度分布の例を図2(C)中の光強度分布209に示す。回折格子パターンに於ける前記スリット部203、207の光強度の調整は、スリット部203、207のピッチ及びスリット幅の調整により実現している。
また、補助パターンの具体例として、図2(D)に、露光光の光強度を低減する機能を有する半透膜からなる半透部を備えた露光マスクの上面図の一部を示す。半透膜としては、MoSiNの他に、MoSi、MoSiO、MoSiON、CrSiなどを用いることができる。半透部を備えた露光マスクを用いた露光法は、ハーフトーン露光法とも呼ばれる。
ゲート電極形成用フォトマスクまたはレチクル210に於けるゲート電極形成用マスクパターンの主パターンの領域が遮光部211で、光強度低減機能を有する補助パターンの領域が半透膜から成る半透光部212で、その外側の領域が透光部213である。
また、前記ゲート電極形成用フォトマスクまたはレチクル210に露光した場合、遮光部211の光強度はほぼゼロ、透光部213の光強度はほぼ100%であり、半透膜から成る半透光部212で構成される補助パターン領域の光強度は、10〜70%の範囲で調整可能となっており、その代表的光強度分布の例を図2(E)中の光強度分布214に示す。
また、本実施の形態は実施の形態1と自由に組み合わせることができる。
(実施の形態3)
実施の形態1に示す導電積層パターンの形成は、特に限定されないが、ここでは、エッチング条件を途中で何度か変更して導電積層パターンの形成を行う例を図3に示す。
まず、実施の形態1と同様にして、第2導電層306a上にレジストパターン307aを形成する。図3(A)は、図1(B)に相当する。
なお、図3(A)において基板301上に第1絶縁膜(下地絶縁膜)302、半導体層303、第2絶縁膜(ゲート絶縁膜)304が形成され、その上に第1導電層305a、第2導電層306aが形成されている。
次いで、図3(B)に示すように、レジストパターン307aをマスクとして用いて、第1のエッチング条件でエッチングを行い、第2導電層の一部を除去して第2導電層306bを形成する。なお、この段階での第2導電層306bは全面に形成されている。
次いで、図3(C)に示すように、第2のエッチング条件で、レジストパターンのトリミングを行い、レジストパターン307bを形成する。なお、第1のエッチングでレジストパターンがエッチングされてレジストパターン307bとほぼ同じ形状が得られる場合には、トリミングは特に行わなくともよい。また、トリミングを行わなくてもよいように、塗布で形成するレジスト膜厚を最初から薄くしてもよい。ここで言うトリミングとは、レジストパターンをエッチングしてレジストパターン寸法を加工することを指している。
次いで、図3(D)に示すように、レジストパターン307bをマスクとして用いて第3のエッチング条件で、第2導電層の一部を除去して第1導電層の一部を露呈させる。この段階での第2導電層306cの断面形状は、L字形状となっている。
次いで、図3(E)に示すように、第2導電層306cをマスクとして用いて第4のエッチング条件で、第1導電層の一部を除去して第2絶縁膜304の一部を露呈させる。この段階で、第1導電層305bは、第2導電層306cと同じ幅を有している。この第4のエッチング条件まで第2絶縁膜は、第1導電層に覆われて保護されている。
次いで、図3(F)に示すように、第5のエッチング条件で異方性エッチングを行って第2導電層306dを形成する。この異方性エッチングにおいて、第1導電層と第2導電層のエッチングレートの差が大きいことが重要であり、第1導電層と第2導電層には異なる導電材料を用いることが好ましい。また、第5のエッチング条件を調整することによって、この異方性エッチングで第2絶縁膜が部分的に薄くならないようにすることもできる。
こうして、エッチング条件を細かく変えて導電積層パターンの形成を行うことによって、導電積層パターンの形状のバラツキを抑えることができる。
以降の工程は、実施の形態1と同一であるのでここでは詳細な説明を省略する。
また、本実施の形態は実施の形態1または実施の形態2と自由に組み合わせることができる。
(実施の形態4)
また、ここでは、露光マスクを変更するだけで、工程数を増やすことなく、同一基板上に上記構造(チャネル形成領域の片側のみにLov領域を有する構造)のトップゲート型TFTと、チャネル形成領域の両側にLov領域を有する構造であるトップゲート型TFTを形成する例を図4に示す。
図4(A)において、基板500及び絶縁層508上に半導体層502、及び半導体層503が形成されている。半導体層502、及び半導体層503を覆うようにゲート絶縁層504、第1の導電膜505、及び第2の導電膜506が形成され、形状の異なるレジストパターン529、レジストパターン539、及びレジストパターン549が形成されている。これらのレジストパターンは、実施の形態1や実施の形態2に示す露光マスクを用いて形成することができる。
レジストパターン529は両側になだらかな段差を有する形状であり、レジストパターン539は凸部が中央よりずれた位置にある形状であり、レジストパターン549は段差も凹凸もない形状(図9において左右対称の形状)である。
レジストパターン529、レジストパターン539、及びレジストパターン549を用いてエッチング処理によるパターニングを行い、第1のゲート電極層521、第2のゲート電極層522、第1のゲート電極層531、第2のゲート電極層532、第1の配線層541、及び第2の配線層542を形成する。これらの電極層の形成の際、ゲート絶縁層504も少しエッチングされてゲート絶縁層507が形成される。ゲート絶縁層504も少しエッチングすることで、導電膜のエッチング残渣をなくし、さらに後の工程で半導体層に達するコンタクトホールを形成する際、コンタクトホールを形成する箇所のゲート絶縁層の膜厚を薄くできるため、エッチング時間を短縮できる。
第2のゲート電極層522、及び第2のゲート電極層532をマスクとして、半導体層502、及び半導体層503に一導電型を有する不純物元素を添加し、低濃度不純物領域524a、低濃度不純物領域524b、低濃度不純物領域534a、及び低濃度不純物領域534bを形成する(図4(B)参照。)。
さらに、第1のゲート電極層521、第2のゲート電極層522、第1のゲート電極層531、第2のゲート電極層532をマスクとして、半導体層502、半導体層503に一導電型を有する不純物元素を添加し、高濃度不純物領域525a、高濃度不純物領域525b、低濃度不純物領域526a、低濃度不純物領域526b、高濃度不純物領域535a、高濃度不純物領域535b、低濃度不純物領域536を形成する。
また、レジストパターン523、レジストパターン533、レジストパターン543を除去する。
こうして、同一基板上に、第1のTFT部530と、第2のTFT部520と、配線部540とを形成することができる。第1のTFT部530には、チャネル形成領域の片側のみに低濃度不純物領域536を有するTFTが形成される。また、第2のTFT部520には、チャネル形成領域の両側に低濃度不純物領域526a、526bを有するTFTが作製される(図4(C)参照。)。また、配線部540には、端面の位置が一致している積層、即ち、第1の配線層541と第2の配線層542の積層が得られる。
加えて、同じレジストパターンを利用して、第1のTFT部530と同じ構造を形成して、同一基板上に容量とTFTとを形成することができる。ゲート絶縁層504を誘電体とし、低濃度不純物領域536と、第1のゲート電極層531及び第2のゲート電極層532とを一対の電極とする容量を形成することもできる。
また、本実施の形態は実施の形態1、実施の形態2、または実施の形態3と自由に組み合わせることができる。
(実施の形態5)
本実施の形態では、アクティブマトリクス型の発光装置の構造について、図5、及び図6を用いて作製方法とともに、以下に説明する。
まず、絶縁表面を有する基板610上に下地絶縁膜を形成する。基板610側を表示面として発光を取り出す場合、基板610としては、光透過性を有するガラス基板や石英基板を用いればよい。また、処理温度に耐えうる耐熱性を有する光透過性のプラスチック基板を用いてもよい。また、基板610側とは逆の面を表示面として発光を取り出す場合、前述の基板の他にシリコン基板、金属基板またはステンレス基板の表面に絶縁膜を形成したものを用いても良い。ここでは基板610としてガラス基板を用いる。なお、ガラス基板の屈折率は1.55前後である。
下地絶縁膜611としては、酸化シリコン膜、窒化シリコン膜または酸化窒化シリコン膜などの絶縁膜から成る下地膜を形成する。ここでは下地膜として単層構造を用いた例を示すが、前記絶縁膜を2層以上積層させた構造を用いても良い。なお、基板の凹凸や、基板からの不純物拡散が問題にならないのであれば、特に下地絶縁膜を形成しなくてもよい。
次いで、下地絶縁膜上に半導体層を形成する。半導体層は、非晶質構造を有する半導体膜を公知の手段(スパッタ法、LPCVD法、またはプラズマCVD法等)により成膜した後、公知の結晶化処理(レーザー結晶化法、熱結晶化法、またはニッケルなどの触媒を用いた熱結晶化法等)を行って得られた結晶質半導体膜を第1のフォトマスクを用いて所望の形状にパターニングして、半導体層を形成する。なお、プラズマCVD法を用いれば、下地絶縁膜と、非晶質構造を有する半導体膜とを大気に触れることなく連続的に積層することができる。この半導体膜の厚さは25〜80nm(好ましくは30〜70nm)の厚さで形成する。結晶質半導体膜の材料に限定はないが、好ましくはシリコンまたはシリコンゲルマニウム(SiGe)合金などで形成すると良い。
ここでは、非晶質構造を有する半導体膜を結晶化させる技術として、特開平8−78329号公報記載の技術を用いて結晶化させる。同公報記載の技術は、非晶質シリコン膜(アモルファスシリコン膜とも呼ばれる)に対して結晶化を助長する金属元素を選択的に添加し、加熱処理を行うことで添加領域を起点として広がる結晶構造を有する半導体膜を形成するものである。
以下に結晶質半導体膜の形成方法の一例を詳細に説明する。
まず、非晶質構造を有す半導体膜の表面に、結晶化を促進する触媒作用のある金属元素(ここでは、ニッケル)を重量換算で1〜100ppm含む酢酸ニッケル溶液をスピナーで塗布してニッケル含有層を形成する。塗布によるニッケル含有層の形成方法以外の他の手段として、スパッタ法、蒸着法、またはプラズマ処理により極薄い膜を形成する手段を用いてもよい。また、ここでは、全面に塗布する例を示したが、マスクを形成して選択的にニッケル含有層を形成してもよい。
次いで、加熱処理を行い、結晶化を行う。この場合、結晶化は半導体の結晶化を助長する金属元素が接した半導体膜の部分でシリサイドが形成され、それを核として結晶化が進行する。こうして、結晶構造を有す半導体膜が形成される。なお、結晶化後での半導体膜に含まれる酸素濃度は、5×1018/cm3以下とすることが望ましい。ここでは、脱水素化のための熱処理(450℃、1時間)の後、結晶化のための熱処理(550℃〜650℃で4〜24時間)を行う。また、強光の照射により結晶化を行う場合は、赤外光、可視光、または紫外光のいずれか一またはそれらの組み合わせを用いることが可能である。なお、必要であれば、強光を照射する前に非晶質構造を有する半導体膜に含有する水素を放出させる熱処理を行ってもよい。また、熱処理と強光の照射とを同時に行って結晶化を行ってもよい。生産性を考慮すると、結晶化は強光の照射により結晶化を行うことが望ましい。
このようにして得られる結晶質半導体膜には、金属元素(ここではニッケル)が残存している。それは膜中において一様に分布していないにしろ、平均的な濃度とすれば、1×1019/cm3を越える濃度で残存している。勿論、このような状態でもTFTをはじめ各種半導体素子を形成することが可能であるが、以降に示すゲッタリング方法で当該元素を除去する。
ここで、レーザ光の照射を行う前に結晶化工程で形成される自然酸化膜を除去する。この自然酸化膜にはニッケルが高濃度に含まれているため、除去することが好ましい。
次いで、結晶化率(膜の全体積における結晶成分の割合)を高め、結晶粒内に残される欠陥を補修するために、結晶質半導体膜に対してレーザ光を照射する。レーザ光を照射した場合、半導体膜に歪みやリッジが形成され、表面に薄い表面酸化膜(図示しない)が形成される。このレーザ光としてはパルス発振であるレーザ光源から射出される波長400nm以下のエキシマレーザ光や、YAGレーザの第2高調波、第3高調波を用いればよい。また、レーザ光としては連続発振が可能な固体レーザを用い、基本波の第2高調波〜第4高調波を用いてもよい。代表的には、Nd:YVO4レーザ(基本波1064nm)の第2高調波(532nm)や第3高調波(355nm)を適用すればよい。
次いで、結晶質半導体膜の歪みを低減するための第1の熱処理(半導体膜が瞬間的に400〜1000℃程度にまで加熱される熱処理)を窒素雰囲気にて行い、平坦な半導体膜を得る。瞬間的に加熱する熱処理としては、強光を照射する熱処理、または加熱されたガス中に基板を投入し、数分放置した後に基板を取りだす熱処理によって加熱を行えばよい。また、この熱処理の条件によっては、歪みを低減すると同時に結晶粒内に残される欠陥を補修する、即ち結晶性の改善を行うことができる。また、この熱処理により、歪みを低減してニッケルが後のゲッタリング工程でゲッタリングされやすくなる。なお、この熱処理における温度が結晶化での温度よりも低い場合、シリコン膜が固相状態のまま、膜中にニッケルが移動することになる。
次いで、結晶質半導体膜上方に希ガス元素を含む半導体膜を形成する。希ガス元素を含む半導体膜を形成する前にエッチングストッパーとなる酸化膜(バリア層と呼ばれる)を1〜10nmの膜厚で形成してもよい。バリア層は、半導体膜の歪みを低減するための熱処理で同時に形成してもよい。
希ガス元素を含む半導体膜は、プラズマCVD法、またはスパッタ法にて形成し、膜厚10nm〜300nmのゲッタリングサイトを形成する。希ガス元素としてはヘリウム(He)、ネオン(Ne)、アルゴン(Ar)、クリプトン(Kr)、キセノン(Xe)から選ばれた一種または複数種を用いる。中でも安価なガスであるアルゴン(Ar)が好ましい。
ここではPCVD法を用い、原料ガスとしてモノシランとアルゴンを用い、比率(モノシラン:アルゴン)を0.1:99.9〜1:9、好ましくは、1:99〜5:95に制御して成膜する。また、成膜時のRFパワー密度は、0.0017W/cm2〜0.48W/cm2とすることが望ましい。RFパワー密度は、高ければ高いほどゲッタリング効果が得られる膜質となり、加えて成膜速度が向上するため好ましい。また、成膜時の圧力は、1.333Pa(0.01Torr)〜133.322Pa(1Torr)とすることが望ましい。圧力は、高ければ高いほど成膜速度が向上するため好ましい。また、成膜温度は300℃〜500℃とすることが望ましい。こうして、膜中にアルゴンを1×1018/cm3〜1×1022/cm3、好ましくは、1×1020/cm3〜1×1021/cm3の濃度で含む半導体膜をプラズマCVD法で成膜することができる。上記半導体膜の成膜条件を上記範囲内で調節することで、成膜の際、バリア層に与えるダメージを低減することができ、半導体膜の膜厚のバラツキ発生や半導体膜に穴が形成されるという不良の発生を防ぐことができる。
膜中に不活性気体である希ガス元素イオンを含有させる意味は二つある。一つはダングリングボンドを形成することであり、他の一つは半導体膜に歪みを与えることである。半導体膜に歪みを与えるにはアルゴン(Ar)、クリプトン(Kr)、キセノン(Xe)などシリコンより原子半径の大きな元素を用いた時に顕著に得られる。また、膜中に希ガス元素を含有させることにより、格子歪だけでなく、不対結合手も形成させてゲッタリング作用に寄与する。
次いで、加熱処理を行い、結晶質半導体膜中における金属元素(ニッケル)の濃度を低減、あるいは除去するゲッタリングを行う。ゲッタリングを行う加熱処理としては、強光を照射する処理、炉を用いた熱処理、または加熱されたガスに基板を投入し、数分放置した後取りだすことによって加熱を行えばよい。ここでは、ゲッタリングを行うための第2の熱処理(半導体膜が瞬間的に400〜1000℃程度にまで加熱される熱処理)を窒素雰囲気にて行う。
この第2の熱処理により、金属元素が希ガス元素を含む半導体膜に移動し、バリア層で覆われた結晶質半導体膜に含まれる金属元素の除去、または金属元素の濃度の低減が行われる。結晶質半導体膜に含まれる金属元素は、基板面と垂直な方向、且つ、希ガス元素を含む半導体膜に向かって移動する。
金属元素がゲッタリングの際に移動する距離は、結晶質半導体膜の厚さ程度の距離であればよく、比較的短時間でゲッタリングを完遂することができる。ここでは、ニッケルが結晶質半導体膜に偏析しないよう希ガス元素を含む半導体膜に移動させ、結晶質半導体膜に含まれるニッケルがほとんど存在しない、即ち膜中のニッケル濃度が1×1018/cm3以下、望ましくは1×1017/cm3以下になるように十分ゲッタリングする。なお、希ガス元素を含む半導体膜だけでなくバリア層もゲッタリングサイトとして機能する。
次いで、バリア層をエッチングストッパーとして、希ガス元素を含む半導体膜のみを選択的に除去する。希ガス元素を含む半導体膜のみを選択的にエッチングする方法としては、ClF3によるプラズマを用いないドライエッチング、或いはヒドラジンや、テトラメチルアンモニウムハイドロオキサイド(化学式 (CH3)4NOH)(略称TMAH)を含む水溶液などアルカリ溶液によるウエットエッチングで行うことができる。なお、ここでのエッチングで結晶質半導体膜にピンホールが形成されるのを防止するため、オーバーエッチング時間を少なめにする。
次いで、フッ酸を含むエッチャントによりバリア層を除去する。
また、結晶質半導体膜の歪みを低減するための第1の熱処理が終わった後、Fなどの不純物を除去するため、フラッシュ物質を使用してフラッシングする処理を行ってもよい。例えば、PCVD装置を用いて、モノシランをフラッシュ物質として用い、ガス流量8〜10SLMをチャンバーに5〜20分間、好ましくは10分〜15分間導入し続けることで基板表面のフラッシングする処理(シランフラッシュとも呼ぶ)を行う。なお、1SLMは1000sccm、即ち、0.06m3/hである。また、PCVD装置を用いれば、フラッシングする処理と希ガス元素を含む半導体膜の形成を連続的に行えるため、好ましい。
以上の工程で、良好な結晶質半導体膜を得ることができる。
結晶質半導体膜を第1のフォトマスクを用いて所望の形状にパターニングした後、レジストマスクを除去する。次いで、必要があればTFTのしきい値を制御するために、微量な不純物元素(ボロンまたはリン)のドーピングを半導体層に対して行う。ここでは、ジボラン(B2H6)を質量分離しないでプラズマ励起したイオンドープ法を用いる。
次いで、フッ酸を含むエッチャントで半導体層表面の酸化膜を除去すると同時に半導体層の表面を洗浄する。
そして、半導体層を覆う絶縁膜を形成する。絶縁膜はプラズマCVD法またはスパッタ法を用い、厚さを1〜200nmとする。好ましくは10nm〜50nmと薄くしてシリコンを含む絶縁膜の単層または積層構造で形成した後にマイクロ波によるプラズマを用いた表面窒化処理を行う。絶縁膜は、後に形成されるTFTのゲート絶縁膜として機能する。
次いで、絶縁膜上に膜厚20〜100nmの第1の導電膜と、膜厚100〜400nmの第2の導電膜とを積層形成する。本実施の形態では、絶縁膜613上に膜厚50nmの窒化タンタル膜、膜厚370nmのタングステン膜を順次積層し、実施の形態1に示したパターニングを行って各ゲート電極及び各配線を形成する。本実施の形態では、回折格子パターン或いは半透膜からなる光強度低減機能を有する補助パターンを設置したフォトマスクまたはレチクルを用いて、各ゲート電極及び各配線を形成する。
なお、ここでは導電膜をTaN膜とW膜との積層としたが、特に限定されず、Ta、W、Ti、Mo、Al、Cuから選ばれた元素、または前記元素を主成分とする合金材料若しくは化合物材料の積層で形成してもよい。また、リン等の不純物元素をドーピングした多結晶シリコン膜に代表される半導体膜を用いてもよい。また、2層構造に限定されず、例えば、膜厚50nmのタングステン膜、膜厚500nmのアルミニウムとシリコンの合金(Al−Si)膜、膜厚30nmの窒化チタン膜を順次積層した3層構造としてもよい。
上記第1の導電膜及び第2の導電膜のエッチング(第1のエッチング処理および第2のエッチング処理)にはICP(Inductively Coupled Plasma:誘導結合型プラズマ)エッチング法を用いると良い。ICPエッチング法を用い、エッチング条件(コイル型の電極に印加される電力量、基板側の電極に印加される電力量、基板側の電極温度等)を適宜調節することによって所望の形状に膜をエッチングすることができる。
次いで、n型を付与する不純物元素を半導体層に添加するため、ゲート電極をマスクとして全面にドーピングする第1のドーピング処理を行う。第1のドーピング処理はイオンドープ法、もしくはイオン注入法で行えば良い。イオンドープ法の条件はドーズ量を1.5×1013atoms/cm2とし、加速電圧を50〜100kVとして行う。n型を付与する不純物元素として、典型的にはリン(P)または砒素(As)を用いる。
次いで、レジストからなるマスクを形成した後、半導体にn型を付与する不純物元素を高濃度にドープするための第2のドーピング工程を行う。マスクは、画素部のpチャネル型TFTを形成する半導体層のチャネル形成領域及びその周辺の領域と、画素部のnチャネル型TFTの一部と、駆動回路部のpチャネル型TFTを形成する半導体層のチャネル形成領域及びその周辺の領域と、を保護するために設ける。
第2のドーピング工程におけるイオンドープ法の条件はドーズ量を1×1013〜5×1015/cm2とし、加速電圧を60〜100kVとして行う。
次いで、マスクを除去した後、新たにレジストからなるマスクを形成し、半導体にp型を付与する不純物元素(代表的にはボロン)を高濃度にドープするための第3のドーピング工程を行う。マスクは、画素部のnチャネル型TFTを形成する半導体層のチャネル形成領域及びその周辺の領域と、駆動回路部のnチャネル型TFTを形成する半導体層のチャネル形成領域及びその周辺の領域と、を保護するために設ける。
この後、レジストマスクを除去する。以上までの工程でそれぞれの半導体層にn型またはp型の導電型を有する不純物領域が形成される。
次いで、スパッタ法、LPCVD法、またはプラズマCVD法等を用いて、水素を含む絶縁膜を成膜した後、半導体層に添加された不純物元素の活性化および水素化を行う。水素を含む絶縁膜は、PCVD法により得られる窒化酸化珪素膜(SiNO膜)を用いる。ここでは、水素を含む絶縁膜の膜厚は、50nm〜200nmとする。加えて、結晶化を助長する金属元素、代表的にはニッケルを用いて半導体膜を結晶化させている場合、活性化と同時にチャネル形成領域におけるニッケルの低減を行うゲッタリングをも行うことができる。なお、水素を含む絶縁膜は、層間絶縁膜の1層目であり、酸化珪素を含んでいる。
次いで、スパッタ法、LPCVD法、またはプラズマCVD法等を用いて層間絶縁膜の2層目となる無機絶縁膜を形成する。無機絶縁膜としては、酸化シリコン膜、窒化シリコン膜または酸化窒化シリコン膜などの絶縁膜の単層または積層を用いる。ここでは無機絶縁膜の膜厚は600nm〜800nmとする。
次いで、フォトマスクを用いてレジストからなるマスクを形成し、絶縁膜を選択的にエッチングしてコンタクトホールを形成する。そして、レジストからなるマスクを除去する。
次いで、スパッタ法により金属膜を積層した後、フォトマスクを用いてレジストからなるマスクを形成し、選択的に金属積層膜をエッチングして、TFTのソース電極またはドレイン電極として機能する電極を形成する。なお、金属積層膜は、同じメタルスパッタ装置内で連続して形成する。そして、レジストからなるマスクを除去する。
以上の工程で、同一基板上にポリシリコン膜を活性層とするトップゲート型のTFT636、637、638、639が作製できる。
なお、画素部に配置されるTFT638は、一つのTFTに複数のチャネル形成領域を有するnチャネル型TFTである。TFT638は、ダブルゲート型のTFTである。また、画素部には、後に形成される発光素子と電気的に接続するTFT639が設けられる。ここでは、オフ電流低減のため、TFT639として、ダブルゲート型のpチャネル型TFTを示したが、特に限定されず、シングルゲート型のTFTとしてもよい。
また、駆動回路部に配置されるTFT636は、ゲート電極と重なる低濃度不純物領域(Lov領域とも呼ぶ)をドレイン側のみに備えたnチャネル型TFTである。また、TFT637は、ゲート電極と重なる低濃度不純物領域(Lov領域)をソース側とドレイン側の両方に備えたpチャネル型TFTである。いずれもシングルゲート構造のTFTである。駆動回路部においては、TFT636とTFT637を相補的に接続することでCMOS回路を構成し、様々な種類の回路を実現することができる。また、必要であれば、マルチゲート構造のTFTとすることができる。
次いで、第1の電極623、即ち、有機発光素子の陽極(或いは陰極)を形成する。第1の電極623として、仕事関数の大きい材料、例えば、Ni、W、Cr、Pt、Zn、Sn、InまたはMoから選ばれた元素、または前記元素を主成分とする合金材料、例えばTiN、TiSiXNY、WSiX、WNX、WSiXNY、NbNを用いて、単層膜またはそれらの積層膜を総膜厚100nm〜800nmの範囲で用いればよい。
具体的には第1の電極623として、透光性を有する導電性材料からなる透明導電膜を用いればよく、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物などを用いることができる。勿論、インジウム錫酸化物(ITO)、インジウム亜鉛酸化物(IZO)、酸化ケイ素を添加したインジウム錫酸化物(ITSO)なども用いることができる。
また、各透光性を有する導電性材料の、組成比例を述べる。酸化タングステンを含むインジウム酸化物の組成比は、酸化タングステン1.0wt%、インジウム酸化物99.0wt%とすればよい。酸化タングステンを含むインジウム亜鉛酸化物の組成比は、酸化タングステン1.0wt%、酸化亜鉛0.5wt%、インジウム酸化物98.5wt%とすればよい。酸化チタンを含むインジウム酸化物は、酸化チタン1.0wt%〜5.0wt%、インジウム酸化物99.0wt%〜95.0wt%とすればよい。インジウム錫酸化物(ITO)の組成比は、酸化錫10.0wt%、インジウム酸化物90.0wt%とすればよい。インジウム亜鉛酸化物(IZO)の組成比は、酸化亜鉛10.7wt%、インジウム酸化物89.3wt%とすればよい。酸化チタンを含むインジウム錫酸化物の組成比は、酸化チタン5.0wt%、酸化錫10.0wt%、インジウム酸化物85.0wt%とすればよい。上記組成比は例であり、適宜その組成比の割合は設定すればよい。
次いで、塗布法により得られる絶縁膜(例えば、有機樹脂膜)をパターニングして、第1の電極623の端部を覆う絶縁物629(バンク、隔壁、障壁、土手などと呼ばれる)を形成する。なお、絶縁物629の形成は、マスクを用いるパターニングに限定されず、感光性材料を用いて露光と現像のみで形成してもよい。
次いで、有機化合物を含む層624を、蒸着法または塗布法を用いて形成する。
有機化合物を含む層624は、積層であり、有機化合物を含む層624の一層としてバッファ層を用いてもよい。バッファ層は、有機化合物と無機化合物とを含む複合材料であり、前記無機化合物は、前記有機化合物に対して電子受容性を示す。前記無機化合物は、酸化チタン、酸化ジルコニウム、酸化ハフニウム、酸化バナジウム、酸化ニオブ、酸化タンタル、酸化クロム、酸化モリブデン、酸化タングステン、酸化マンガン、および酸化レニウムからなる群より選ばれるいずれか一または複数である。バッファ層は、ホール輸送性を有する有機化合物と、無機化合物とを含む複合材料である。
例えば、第1の電極623と第2の電極の間には有機化合物を含む積層(バッファ層と有機化合物層の積層)を設けることが好ましい。バッファ層は、金属酸化物(酸化モリブデン、酸化タングステン、酸化レニウムなど)と有機化合物(ホール輸送性を有する材料(例えば4,4’−ビス[N−(3−メチルフェニル)−N−フェニルアミノ]ビフェニル(略称:TPD)、4,4’−ビス[N−(1−ナフチル)−N−フェニルアミノ]ビフェニル(略称:α−NPD)、4,4’−ビス{N−[4−(N,N−ジ−m−トリルアミノ)フェニル]−N−フェニルアミノ}ビフェニル(略称:DNTPD)など))とを含む複合層である。また、有機化合物層は、例えば、トリス(8−キノリノラト)アルミニウム(略称:Alq3)や、トリス(4−メチル−8−キノリノラト)アルミニウム(略称:Almq3)や、α−NPDなどを用いることができる。また、有機化合物層は、ドーパント材料を含ませてもよく、例えば、N,N’−ジメチルキナクリドン(略称:DMQd)や、クマリン6や、ルブレンなどを用いることができる。第1の電極と第2の電極の間に設けられる有機化合物を含む積層は、抵抗加熱法などの蒸着法によって形成すればよい。
バッファ層の膜厚を調節することによって、第1の電極と有機化合物層との距離を制御し、発光効率を高めることができる。バッファ層の膜厚を調節することによって、各発光素子からの発光色がきれいに表示された優れた映像を表示でき、低消費電力化された発光装置を実現することができる。
次いで、第2の電極625、即ち、有機発光素子の陰極(或いは陽極)を形成する。第2の電極625としては、MgAg、MgIn、AlLiなどの合金、または透明導電膜(ITOなど)を用いる。
次いで、蒸着法またはスパッタ法により保護層626を形成する。保護層626は、第2の電極625を保護する。保護層626を通過させて発光素子の発光を取り出す場合、透明な材料とすることが好ましい。なお、必要でなければ保護層626は設けなくともよい。
次いで、封止基板633をシール材628で貼り合わせて発光素子を封止する。即ち、発光表示装置は、表示領域の外周をシール材で囲み、一対の基板で封止される。TFTの層間絶縁膜は、基板全面に設けられているため、シール材のパターンが層間絶縁膜の外周縁よりも内側に描画された場合、シール材のパターンの外側に位置する層間絶縁膜の一部から水分や不純物が浸入する恐れがある。従って、TFTの層間絶縁膜として用いる絶縁膜の外周は、シール材のパターンの内側、好ましくは、シール材パターンと重なるようにして絶縁膜の端部をシール材が覆うようにする。なお、シール材628で囲まれた領域には充填材627を充填する。或いは、シール材628で囲まれた領域には乾燥した不活性ガスを充填する。
最後にFPC632を異方性導電膜631により公知の方法で端子電極と貼りつける。この段階での断面図を図5に示す。なお、端子電極は、第1の電極623と同じ工程で得られる透明導電膜を最上層に用いることが好ましく、ゲート配線と同時に形成された端子電極上に形成する。
また、図6は、画素部の上面図を示しており、図6中の鎖線E−Fで切断した断面が、図5における画素部のpチャネル型TFT639の断面構造に対応している。また、図6中の鎖線M−Lで切断した断面が、図5における画素部のnチャネル型TFT638の断面構造に対応している。なお、図6中の680で示した実線は、絶縁物629の周縁を示している。ただし、図6においては、第2導電層のみを図示しており、第1導電層は図示していない。
以上の工程によって、画素部と駆動回路と端子部とを同一基板上に形成することができる。
本実施の形態において、オフ電流低減のために画素部のTFTをダブルゲート構造とし、駆動回路のnチャネル型TFTに本実施の形態1のTFTを用いている。
また、発光装置において、発光装置の発光表示面は、一面または両面であってもよい。第1の電極623と第2の電極625とを透明導電膜で形成した場合、発光素子の光は、基板610及び封止基板633を通過して両側に取り出される。この場合、封止基板633や充填材627は透明な材料を用いることが好ましい。
また、第2の電極625を金属膜で形成し、第1の電極623を透明導電膜で形成した場合、発光素子の光は、基板610のみを通過して一方に取り出される構造、即ちボトムエミッション型となる。この場合、封止基板633や充填材627は透明な材料を用いなくともよい。
また、第1の電極623を金属膜で形成し、第2の電極625を透明導電膜で形成した場合、発光素子の光は、封止基板633のみを通過して一方に取り出される構造、即ちトップエミッション型となる。この場合、基板610は透明な材料を用いなくともよい。
また、第1の電極623及び第2の電極625は仕事関数を考慮して材料を選択する必要がある。但し第1の電極及び第2の電極は、画素構成によりいずれも陽極、又は陰極となりうる。駆動用TFTの極性がpチャネル型である場合、第1の電極を陽極、第2の電極を陰極とするとよい。また、駆動用TFTの極性がNチャネル型である場合、第1の電極を陰極、第2の電極を陽極とすると好ましい。
また、フルカラー表示する場合、本実施の形態の画素部における等価回路図を図7に示す。図7中のTFT638が図5のスイッチングTFT638に対応しており、TFT639が電流制御用TFT639に対応している。赤色を表示する画素は、電流制御用TFT639のドレイン領域に赤色を発光するOLED703Rが接続され、ソース領域にはアノード側電源線(R)706Rが設けられている。また、OLED703Rには、カソード側電源線700が設けられている。また、緑色を表示する画素は、電流制御用TFTのドレイン領域に緑色を発光するOLED703Gが接続され、ソース領域にはアノード側電源線(G)706Gが設けられている。また、青色を表示する画素は、電流制御用TFTのドレイン領域に青色を発光するOLED703Bが接続され、ソース領域にはアノード側電源線(B)706Bが設けられている。それぞれ色の異なる画素にはEL材料に応じて異なる電圧をそれぞれ印加する。
また、発光装置において、画面表示の駆動方法は特に限定されず、例えば、点順次駆動方法や線順次駆動方法や面順次駆動方法などを用いればよい。代表的には、線順次駆動方法とし、時分割階調駆動方法や面積階調駆動方法を適宜用いればよい。また、発光装置のソース線に入力する映像信号は、アナログ信号であってもよいし、デジタル信号であってもよく、適宜、映像信号に合わせて駆動回路などを設計すればよい。
さらに、ビデオ信号がデジタルの発光装置において、画素に入力されるビデオ信号が定電圧(CV)のものと、定電流(CC)のものとがある。ビデオ信号が定電圧のもの(CV)には、発光素子に印加される信号の電圧が一定のもの(CVCV)と、発光素子に印加される信号の電流が一定のもの(CVCC)とがある。また、ビデオ信号が定電流のもの(CC)には、発光素子に印加される信号の電圧が一定のもの(CCCV)と、発光素子に印加される信号の電流が一定のもの(CCCC)とがある。
また、発光装置において、静電破壊防止のための保護回路(保護ダイオードなど)を設けてもよい。
また、ここでは表示装置としてアクティブマトリクス型の発光装置の例を示したが、アクティブマトリクス型の液晶表示装置にも適用できる。
また、本実施の形態は実施の形態1、実施の形態2、実施の形態3、または実施の形態4と自由に組み合わせることができる。
(実施の形態6)
本実施の形態では、実施の形態5と結晶質半導体膜の形成方法が一部異なる例を示す。また、マルチゲート構造のTFTの作製を例に用いて図8に説明する。
まず、実施の形態5と同様に絶縁表面を有する基板上に下地絶縁膜、非晶質構造を有する半導体膜を形成する。
次いで、実施の形態5と同様に非晶質構造を有す半導体膜の表面に、結晶化を促進する触媒作用のある金属元素(ここでは、ニッケル)を重量換算で1〜100ppm含む酢酸ニッケル溶液をスピナーで塗布してニッケル含有層を形成する。
次いで、実施の形態5と同様に加熱処理を行い、結晶化を行う。ここでは、脱水素化のための熱処理(450℃、1時間)の後、結晶化のための熱処理(550℃〜650℃で4〜24時間)を行って結晶質半導体膜を得る。
次いで、実施の形態5と同様に、結晶化率を高め、結晶粒内に残される欠陥を補修するために、結晶質半導体膜に対してレーザ光を照射する。
次いで、フォトマスクを用いて結晶質半導体膜のパターニングを行う。ここでは、島状の半導体層801を形成するとともに、その島状の半導体層に開口803を数カ所形成する。
次いで、結晶質半導体膜の歪みを低減するための第1の熱処理(半導体膜が瞬間的に400〜1000℃程度にまで加熱される熱処理)を窒素雰囲気にて行い、平坦な半導体膜を得る。なお、この第1の熱処理は結晶質半導体膜のパターニング工程の前に行ってもよい。
次いで、Fなどの不純物を除去するため、フラッシュ物質を使用してフラッシングする処理を行った後、結晶質半導体膜上方に希ガス元素を含む半導体膜802の形成を行う。ここでは、20個のチャンバーを内蔵しているPCVD装置を用いて、モノシランガスをフラッシュ物質として用い、ガス流量8〜10SLMをチャンバーに5〜20分間導入し続けることで基板表面のフラッシングする処理を行った後、連続的に希ガス元素を含む半導体膜の形成を行う。なお、10SLMのガス流量とした場合、1チャンバー当たりの流量は、0.5SLM、即ち1.2×10−7m3/hである。
次いで、ゲッタリングを行うための第2の熱処理(半導体膜が瞬間的に400〜1000℃程度にまで加熱される熱処理)を窒素雰囲気にて行う。この第2の熱処理により、金属元素が希ガス元素を含む半導体膜に移動し、バリア層で覆われた結晶質半導体膜に含まれる金属元素の除去、または金属元素の濃度の低減が行われる。
また、ゲッタリングを行う前に結晶質半導体膜はパターニングされており、結晶質半導体膜からなる島状の半導体層801の端面も希ガス元素を含む半導体膜802に覆われている。従って、図8(A)に示すように、結晶質半導体膜に含まれる金属元素は、希ガス元素を含む半導体膜802に向かって移動、即ち基板面と垂直な方向に移動するだけでなく、端面付近においては基板面と平行な方向に金属元素が移動する。図8(A)に示す矢印は、第2の熱処理によって金属元素が移動する方向を模式的に表したものである。また、図8(B)は上面図であり、鎖線A−Bで切断した断面が図8(A)に相当する。
また、結晶質半導体膜からなる島状の半導体層801のパターン内部に開口803を有しているため、開口803付近においても基板面と平行な方向に金属元素が移動する。図8(B)では結晶質半導体膜のパターンが、3箇所の開口を有している例を示したが、開口の個数は特に限定されず、2箇所、1箇所、または4箇所以上でもよい。
結晶質半導体膜からなる島状の半導体層801のパターン内部に開口803を設けることによって、島状の半導体層801における金属元素を効率的に除去することができる。
次いで、希ガス元素を含む半導体膜のみを選択的に除去する。
次いで、フッ酸を含むエッチャントで半導体層表面の酸化膜を除去すると同時に半導体層の表面を洗浄する。
そして、半導体層を覆う絶縁膜806を形成する。絶縁膜806は、後に形成されるTFTのゲート絶縁膜として機能する。
次いで、絶縁膜806上に膜厚20〜100nmの第1の導電膜と、膜厚100〜400nmの第2の導電膜とを積層形成する。本実施の形態では、絶縁膜上に膜厚50nmの窒化タンタル膜、膜厚370nmのタングステン膜を順次積層し、実施の形態1に示したパターニングを行って各ゲート電極及び各配線を形成する。本実施の形態では、回折格子パターン或いは半透膜からなる光強度低減機能を有する補助パターンを設置したフォトマスクまたはレチクルを用いて、各ゲート電極及び各配線を形成する。
以降の工程は、実施の形態1または実施の形態5に従って、半導体層に不純物元素を添加する処理、添加した不純物元素の活性化処理、層間絶縁膜808の形成、ソース配線809またはドレイン配線810の形成を行って図8(C)、図8(D)、図8(E)に示すマルチゲート構造のTFTを作製する。ここでは2つのチャネル形成領域を有するTFTを示したが、3つ以上のチャネル形成領域を有するTFTとしてもよい。
なお、図8(E)は上面図であり、鎖線C−Dで切断した断面が図8(C)に相当し、鎖線G―Hで切断した断面が図8(D)に相当する。
図8(C)に示すTFTは、ソース側の高濃度不純物領域807aとドレイン側の高濃度不純物領域807cの間に2つのチャネル形成領域を有するTFTであり、2つのチャネル形成領域の間には一つの低濃度不純物領域800aを有している。また、ドレイン側のチャネル形成領域と高濃度不純物領域807cの間にもう一つの低濃度不純物領域800bを有している。低濃度不純物領域800aと低濃度不純物領域800bは分離されている。また、低濃度不純物領域800a、800bは第1導電層804と重なっている。また、2つのチャネル形成領域は、第2導電層805と重なっている。
また、2つのチャネル形成領域の間の高濃度不純物領域807bには開口803が形成されているため、図8(C)では分離されて示される。高濃度不純物領域807bにおいて開口のない部分では、図8(D)に示すように繋がっており、このマルチゲート構造のTFTは、開口803があっても駆動動作上問題がない。
本実施の形態において、ドレイン側のみに低濃度不純物領域800a、800bを設けることができるため、本実施の形態に示すTFTを有する回路全体の信頼性が向上する。また、ソース側とドレイン側の両方に低濃度不純物領域を形成する場合に比べて、本実施の形態に示すTFTは、回路全体の占有面積を縮小することができる。また、ソース側とドレイン側の両方にゲート電極と重なる低濃度不純物領域を形成する場合に比べて、本実施の形態に示すTFTは、寄生容量を小さくすることができる。
また、ソース側とドレイン側の両方に低濃度不純物領域を形成する場合に比べて、本実施の形態に示すTFTは、寄生抵抗を小さくすることができる。ソース側とドレイン側の両方に低濃度不純物領域を形成するTFTである場合は、ソース側の抵抗が付加されるため、寄生抵抗が大きくなる。
また、本実施の形態は実施の形態1、実施の形態2、実施の形態3、実施の形態4、または実施の形態5と自由に組み合わせることができる。
(実施の形態7)
ここでは、図9を用いて、発光表示パネルにFPCや、駆動用の駆動ICを実装する例について説明する。
図9(A)に示す図は、FPC1209を4カ所の端子部1208に貼り付けた発光装置の上面図の一例を示している。基板1210上には発光素子及びTFTを含む画素部1202と、TFTを含むゲート側駆動回路1203と、TFTを含むソース側駆動回路1201とが形成されている。TFTの活性層が結晶構造を有する半導体膜で構成されており、同一基板上にこれらの回路を形成している。従って、システムオンパネル化を実現したEL表示パネルを作製することができる。
なお、基板1210はコンタクト部以外において保護膜で覆われており、保護膜上に光触媒機能を有する物質を含む下地層が設けられている。
また、画素部を挟むように2カ所に設けられた接続領域1207は、発光素子の第2の電極を下層の配線とコンタクトさせるために設けている。なお、発光素子の第1の電極は画素部に設けられたTFTと電気的に接続している。
また、封止基板1204は、画素部および駆動回路を囲むシール材1205、およびシール材に囲まれた充填材料によって基板1210と固定されている。また、透明な乾燥剤を含む充填材料を充填する構成としてもよい。また、画素部と重ならない領域に乾燥剤を配置してもよい。
また、図9(A)に示した構造は、XGAクラスの比較的大きなサイズ(例えば対角4.3インチ)の発光装置で好適な例を示したが、図9(B)は、狭額縁化させた小型サイズ(例えば対角1.5インチ)で好適なCOG方式を採用した例である。
図9(B)において、基板1310上に駆動IC1301が実装され、駆動ICの先に配置された端子部1308にFPC1309を実装している。実装される駆動IC1301は、生産性を向上させる観点から、一辺が300mmから1000mm以上の矩形状の基板上に複数個作り込むとよい。つまり、基板上に駆動回路部と入出力端子を一つのユニットとする回路パターンを複数個形成し、最後に分割して駆動ICを個別に取り出せばよい。駆動ICの長辺の長さは、画素部の一辺の長さや画素ピッチを考慮して、長辺が15〜80mm、短辺が1〜6mmの矩形状に形成してもよいし、画素領域の一辺、又は画素部の一辺と各駆動回路の一辺とを足した長さに形成してもよい。
駆動ICのICチップに対する外形寸法の優位性は長辺の長さにあり、長辺が15〜80mmで形成された駆動ICを用いると、画素部に対応して実装するのに必要な数がICチップを用いる場合よりも少なくて済み、製造上の歩留まりを向上させることができる。また、ガラス基板上に駆動ICを形成すると、母体として用いる基板の形状に限定されないので生産性を損なうことがない。これは、円形のシリコンウエハからICチップを取り出す場合と比較すると、大きな優位点である。
また、TAB方式を採用してもよく、その場合は、複数のテープを貼り付けて、該テープに駆動ICを実装すればよい。COG方式の場合と同様に、単数のテープに単数の駆動ICを実装してもよく、この場合には、強度の問題から、駆動ICを固定するための金属片等を一緒に貼り付けるとよい。
また、画素部1302と駆動IC1301の間に設けられた接続領域1307は、発光素子の第2の電極を下層の配線とコンタクトさせるために設けている。なお、発光素子の第1の電極は画素部に設けられたTFTと電気的に接続している。
また、封止基板1304は、画素部1302を囲むシール材1305、およびシール材に囲まれた充填材料によって基板1310と固定されている。
また、画素部のTFTの活性層として非晶質半導体膜を用いる場合には、駆動回路を同一基板上に形成することは困難であるため、大きなサイズであっても図9(B)の構成となる。
また、ここでは表示装置としてアクティブマトリクス型の発光装置の例を示したが、アクティブマトリクス型の液晶表示装置にも適用できることはいうまでもない。アクティブマトリクス型の液晶表示装置においては、マトリクス状に配置された画素電極を駆動することによって、画面上に表示パターンが形成される。詳しくは選択された画素電極と該画素電極に対応する対向電極との間に電圧が印加されることによって、素子基板に設けられた画素電極と対向基板に設けられた対向電極との間に配置された液晶層の光学変調が行われ、この光学変調が表示パターンとして観察者に認識される。対向基板と素子基板は、等間隔で配置され、液晶材料が充填されている。液晶材料は、シール材を閉パターンとして気泡が入らないように減圧下で液晶の滴下を行い、両方の基板を貼り合わせる方法を用いてもよいし、開口部を有するシールパターンを設け、TFT基板を貼りあわせた後に毛細管現象を用いて液晶を注入するディップ式(汲み上げ式)を用いてもよい。
また、カラーフィルタを用いずに、光シャッタを行い、RGBの3色のバックライト光源を高速で点滅させるフィールドシーケンシャル方式の駆動方法を用いた液晶表示装置にも本発明は、適用できる。
以上の様に、本発明を実施する、即ち実施の形態1乃至6のいずれか一の作製方法または構成を用いて、様々な電子機器を完成させることができる。
(実施の形態8)
本発明の半導体装置、及び電子機器として、ビデオカメラ、デジタルカメラ、ゴーグル型ディスプレイ(ヘッドマウントディスプレイ)、ナビゲーションシステム、音響再生装置(カーオーディオ、オーディオコンポ等)、ノート型パーソナルコンピュータ、ゲーム機器、携帯情報端末(モバイルコンピュータ、携帯電話、携帯型ゲーム機又は電子書籍等)、記録媒体を備えた画像再生装置(具体的にはDigital Versatile Disc(DVD)等の記録媒体を再生し、その画像を表示しうるディスプレイを備えた装置)などが挙げられる。それら電子機器の具体例を図10および図11に示す。
図10(A)はデジタルカメラであり、本体2101、表示部2102、撮像部、操作キー2104、シャッター2106等を含む。なお、図10(A)は表示部2102側からの図であり、撮像部は示していない。本発明により、高精細な表示部を有し、且つ、信頼性の高いデジタルカメラが実現できる。
図10(B)はノート型パーソナルコンピュータであり、本体2201、筐体2202、表示部2203、キーボード2204、外部接続ポート2205、ポインティングマウス2206等を含む。本発明により、高精細な表示部を有し、且つ、信頼性の高いノート型パーソナルコンピュータを実現することができる。
図10(C)は記録媒体を備えた携帯型の画像再生装置(具体的にはDVD再生装置)であり、本体2401、筐体2402、表示部A2403、表示部B2404、記録媒体(DVD等)読込部2405、操作キー2406、スピーカー部2407等を含む。表示部A2403は主として画像情報を表示し、表示部B2404は主として文字情報を表示する。なお、記録媒体を備えた画像再生装置には家庭用ゲーム機器なども含まれる。本発明により、高精細な表示部を有し、且つ、信頼性の高い画像再生装置を実現することができる。
また、図10(D)は表示装置であり、筐体1901、支持台1902、表示部1903、スピーカ1904、ビデオ入力端子1905などを含む。この表示装置は、上述した実施の形態で示した作製方法により形成した薄膜トランジスタをその表示部1903および駆動回路に用いることにより作製される。なお、表示装置には液晶表示装置、発光装置などがあり、具体的にはコンピュータ用、テレビ受信用、広告表示用などの全ての情報表示用表示装置が含まれる。本発明により、高精細な表示部を有し、且つ、信頼性の高い表示装置、特に22インチ〜50インチの大画面を有する大型の表示装置を実現することができる。
また、本発明のTFTを有する薄膜集積回路に加えてアンテナなどを形成することによって、非接触型薄膜集積回路装置(無線ICタグ、RFID(無線認証、Radio Frequency Identification)とも呼ばれる)として用いることもできる。また、ICタグを様々な電子機器に貼り付けることにより、電子機器の流通経路などを明確にすることができる。
また、図10(E)はパスポート1941に無線ICタグ1942を付けている状態を示している。また、パスポート1941に無線ICタグを埋め込んでもよい。同様にして、運転免許証、クレジットカード、紙幣、硬貨、証券、商品券、チケット、トラベラーズチェック(T/C)、健康保険証、住民票、戸籍謄本などに無線ICタグを付けたり埋め込むことができる。この場合、本物であることを示す情報のみを無線ICタグに入力しておき、不正に情報を読み取ったり書き込んだりできないようにアクセス権を設定する。これは、上述した他の実施の形態で示したメモリを用いることにより実現できる。このようにタグとして利用することによって、偽造されたものと区別することが可能になる。このほかに、無線ICタグをメモリとして用いることも可能である。また、無線ICタグを包装用容器類、記録媒体、身の回り品、食品類、衣類、生活用品類、電子機器等に設けることにより、検品システム等のシステムの効率化を図ることができる。
また、図11で示す携帯電話機は、操作スイッチ類904、マイクロフォン905などが備えられた本体(A)901と、表示パネル(A)908、表示パネル(B)909、スピーカ906などが備えられた本体(B)902とが、蝶番910で開閉可能に連結されている。表示パネル(A)908と表示パネル(B)909は、回路基板907と共に本体(B)902の筐体903の中に収納される。表示パネル(A)908及び表示パネル(B)909の画素部は筐体903に形成された開口窓から視認できるように配置される。
表示パネル(A)908と表示パネル(B)909は、その携帯電話機900の機能に応じて画素数などの仕様を適宜設定することができる。例えば、表示パネル(A)908を主画面とし、表示パネル(B)909を副画面として組み合わせることができる。
本発明により、高精細な表示部を有し、且つ、信頼性の高い携帯情報端末を実現することができる。
本実施の形態に係る携帯電話機は、その機能や用途に応じてさまざまな態様に変容し得る。例えば、蝶番910の部位に撮像素子を組み込んで、カメラ付きの携帯電話機としても良い。また、操作スイッチ類904、表示パネル(A)908、表示パネル(B)909を一つの筐体内に納めた構成としても、上記した作用効果を奏することができる。また、表示部を複数個そなえた情報表示端末に本実施の形態の構成を適用しても、同様な効果を得ることができる。
以上の様に、本発明を実施する、即ち実施の形態1乃至7のいずれか一の作製方法または構成を用いて、様々な電子機器を完成させることができる。