JP2007142382A5 - - Google Patents

Download PDF

Info

Publication number
JP2007142382A5
JP2007142382A5 JP2006283219A JP2006283219A JP2007142382A5 JP 2007142382 A5 JP2007142382 A5 JP 2007142382A5 JP 2006283219 A JP2006283219 A JP 2006283219A JP 2006283219 A JP2006283219 A JP 2006283219A JP 2007142382 A5 JP2007142382 A5 JP 2007142382A5
Authority
JP
Japan
Prior art keywords
wiring
conductive film
forming
film
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2006283219A
Other languages
English (en)
Other versions
JP2007142382A (ja
JP5416881B2 (ja
Filing date
Publication date
Application filed filed Critical
Priority to JP2006283219A priority Critical patent/JP5416881B2/ja
Priority claimed from JP2006283219A external-priority patent/JP5416881B2/ja
Publication of JP2007142382A publication Critical patent/JP2007142382A/ja
Publication of JP2007142382A5 publication Critical patent/JP2007142382A5/ja
Application granted granted Critical
Publication of JP5416881B2 publication Critical patent/JP5416881B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Claims (10)

  1. 絶縁表面上に第1の導電膜を形成し、
    前記第1の導電膜上に前記第1の導電膜と接する第2の導電膜を形成し、
    前記第2の導電膜上に、回折格子パターンもしくは半透膜からなる光強度低減機能を有する補助パターンを含むフォトマスクまたはレチクルで、膜厚を一部薄くしたレジストパターンを形成し、
    前記レジストパターンを用いて前記第1の導電膜および前記第2の導電膜をエッチングして第1の配線と、前記第1の配線上の前記第1の配線より幅が狭い部分を有する第2の配線とを形成し、
    前記第1の配線及び前記第2の配線を覆う絶縁膜を形成し、
    前記絶縁膜上に前記第1の配線及び前記第2の配線と交差する第3の配線を形成し、
    前記第3の配線は、前記第1の配線において前記第2の配線よりも幅が広い部分と重なることを特徴とする半導体装置の作製方法。
  2. 絶縁表面上に第1の導電膜を形成し、
    前記第1の導電膜上に前記第1の導電膜と接する第2の導電膜を形成し、
    前記第2の導電膜上に、回折格子パターンもしくは半透膜からなる光強度低減機能を有する補助パターンを含むフォトマスクまたはレチクルで、2段階以上の膜厚を有するレジストパターンを形成し、
    前記レジストパターンを用いて前記第1の導電膜および前記第2の導電膜をエッチングして第1の配線と、前記第1の配線上の前記第1の配線より幅が狭い部分を有する第2の配線とを形成し、
    前記第1の配線及び前記第2の配線を覆う絶縁膜を形成し、
    前記絶縁膜上に前記第1の配線及び前記第2の配線と交差する第3の配線を形成し、
    前記第3の配線は、前記第1の配線において前記第2の配線よりも幅が広い部分と重なることを特徴とする半導体装置の作製方法。
  3. 請求項1または請求項2において、
    前記エッチングにより前記第1の配線の上底の幅と前記第2の配線の下底の幅とを一致させることを特徴とする半導体装置の作製方法。
  4. 絶縁表面上に第1の導電膜を形成し、
    前記第1の導電膜上に前記第1の導電膜と接する第2の導電膜を形成し、
    前記第2の導電膜上に、回折格子パターンもしくは半透膜からなる光強度低減機能を有する補助パターンを含むフォトマスクまたはレチクルで、膜厚を一部薄くしたレジストパターンを形成し、
    前記レジストパターンを用いて前記第1の導電膜および前記第2の導電膜をエッチングして第1の配線と、前記第1の配線上の前記第1の配線より幅が狭い部分を有する第2の配線とを形成し、
    前記第1の配線及び前記第2の配線を覆う絶縁膜を形成し、
    前記絶縁膜に少なくとも前記第1の配線上面及び前記第2の配線上面を露呈させる開口部を形成し、
    前記絶縁膜上に前記開口部を介して前記第1の配線及び前記第2の配線と電気的に接続する第3の配線を形成することを特徴とする半導体装置の作製方法。
  5. 絶縁表面上に第1の導電膜を形成し、
    前記第1の導電膜上に前記第1の導電膜と接する第2の導電膜を形成し、
    前記第2の導電膜上に、回折格子パターンもしくは半透膜からなる光強度低減機能を有する補助パターンを含むフォトマスクまたはレチクルで、2段階以上の膜厚を有するレジストパターンを形成し、
    前記レジストパターンを用いて前記第1の導電膜および前記第2の導電膜をエッチングして第1の配線と、前記第1の配線上の前記第1の配線より幅が狭い部分を有する第2の配線とを形成し、
    前記第1の配線及び前記第2の配線を覆う絶縁膜を形成し、
    前記絶縁膜に少なくとも前記第1の配線上面及び前記第2の配線上面を露呈させる開口部を形成し、
    前記絶縁膜上に前記開口部を介して前記第1の配線及び前記第2の配線と電気的に接続する第3の配線を形成することを特徴とする半導体装置の作製方法。
  6. 請求項4または請求項5において、
    前記開口部は、第2の配線の端部と重なっていることを特徴とする半導体装置の作製方法。
  7. 請求項4乃至請求項6のいずれか一項において、
    前記第1の配線の端部は、前記第2の配線の端部から突出し、前記第1の配線は前記第2の配線より長いことを特徴とする半導体装置の作製方法。
  8. 請求項4乃至請求項7のいずれか一項において、
    半導体層、ゲート絶縁膜、及びゲート電極を有する半導体素子と、前記第1の配線と、前記第2の配線とを同一基板上に形成し、
    前記ゲート電極は、第1のゲート電極と、該第1のゲート電極と接する第2のゲート電極により形成され、
    前記第1のゲート電極は前記第1の配線と同一材料及び同一工程で形成され、
    前記第2のゲート電極は前記第2の配線と同一材料及び同一工程で形成されていることを特徴とする半導体装置の作製方法。
  9. 請求項4乃至請求項8のいずれか一項において、
    前記第1の配線の側面及び前記第2の配線の側面を、テーパー形状とすることを特徴とする半導体装置の作製方法。
  10. 請求項4乃至請求項9のいずれか一項において、
    前記レジストパターンは、垂直方向の断面に於いて内角が180°以上の部位を少なくとも1箇所設けることを特徴とする半導体装置の作製方法。
JP2006283219A 2005-10-18 2006-10-18 半導体装置の作製方法 Expired - Fee Related JP5416881B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006283219A JP5416881B2 (ja) 2005-10-18 2006-10-18 半導体装置の作製方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2005303674 2005-10-18
JP2005303674 2005-10-18
JP2006283219A JP5416881B2 (ja) 2005-10-18 2006-10-18 半導体装置の作製方法

Publications (3)

Publication Number Publication Date
JP2007142382A JP2007142382A (ja) 2007-06-07
JP2007142382A5 true JP2007142382A5 (ja) 2009-11-12
JP5416881B2 JP5416881B2 (ja) 2014-02-12

Family

ID=38204831

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006283219A Expired - Fee Related JP5416881B2 (ja) 2005-10-18 2006-10-18 半導体装置の作製方法

Country Status (1)

Country Link
JP (1) JP5416881B2 (ja)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101382728B (zh) * 2007-09-07 2010-07-28 北京京东方光电科技有限公司 灰阶掩膜版结构
CN101387825B (zh) * 2007-09-10 2011-04-06 北京京东方光电科技有限公司 补偿型灰阶掩膜版结构
JP2009086385A (ja) * 2007-09-29 2009-04-23 Hoya Corp フォトマスク及びフォトマスクの製造方法、並びにパターン転写方法
JP5377940B2 (ja) * 2007-12-03 2013-12-25 株式会社半導体エネルギー研究所 半導体装置
US9041202B2 (en) 2008-05-16 2015-05-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method of the same
US8945981B2 (en) * 2008-07-31 2015-02-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
KR102094683B1 (ko) 2008-09-19 2020-03-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시장치
KR101041139B1 (ko) * 2008-11-04 2011-06-13 삼성모바일디스플레이주식회사 박막트랜지스터, 그의 제조방법 및 그를 포함하는 유기전계발광표시장치
TWI700810B (zh) 2009-08-07 2020-08-01 日商半導體能源研究所股份有限公司 半導體裝置和其製造方法
KR101428697B1 (ko) 2013-07-11 2014-08-11 숭실대학교산학협력단 박막패턴 어레이 및 그 제조방법

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02156624A (ja) * 1988-12-09 1990-06-15 Mitsubishi Electric Corp 半導体装置の製造方法
JPH03104190A (ja) * 1989-09-18 1991-05-01 Toshiba Corp 多層配線板およびその製造方法
JP2001185616A (ja) * 1999-12-24 2001-07-06 Seiko Epson Corp 半導体装置及びその製造方法
JP2001201756A (ja) * 2000-01-19 2001-07-27 Sakae Tanaka 液晶表示装置の製造方法と製造装置
JP2001242483A (ja) * 2000-02-25 2001-09-07 Hitachi Ltd 液晶表示装置及びその配線構造
JP4954401B2 (ja) * 2000-08-11 2012-06-13 株式会社半導体エネルギー研究所 半導体装置の製造方法
JP4401641B2 (ja) * 2001-11-07 2010-01-20 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2003223119A (ja) * 2002-01-30 2003-08-08 Toshiba Corp 表示装置およびその製造方法
JP5046565B2 (ja) * 2005-06-10 2012-10-10 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP5137342B2 (ja) * 2005-06-30 2013-02-06 株式会社半導体エネルギー研究所 半導体装置の作製方法

Similar Documents

Publication Publication Date Title
JP2007142382A5 (ja)
WO2016183899A1 (zh) 无边框显示装置及其制作方法
JP2007133371A5 (ja)
JP2009505424A5 (ja)
JP2009158940A5 (ja)
JP2010166038A5 (ja)
GB2433836B (en) Method for fabricating thin film transistor substrate
TW200732800A (en) Semiconductor device and manufacturing method thereof
JP2006516824A5 (ja)
JP2006352087A5 (ja)
JP2008270759A5 (ja)
JP2007150275A5 (ja)
JP2012033896A5 (ja)
JP2006140497A (ja) Tft−lcdのアレイ基板及びその製造方法
JP2008502144A5 (ja)
WO2007068714A3 (en) Method of making a contact in a semiconductor device
JP2007034285A5 (ja)
JP2007534178A5 (ja)
JP2009246348A5 (ja)
TW200703524A (en) Method for fabricating conductive line
JP2015025955A5 (ja)
JP2008066680A5 (ja)
TWI460771B (zh) 觸控面板及其形成方法與顯示系統
JP2007095791A5 (ja)
JP2008544550A5 (ja)