JP2007534178A5 - - Google Patents

Download PDF

Info

Publication number
JP2007534178A5
JP2007534178A5 JP2007509628A JP2007509628A JP2007534178A5 JP 2007534178 A5 JP2007534178 A5 JP 2007534178A5 JP 2007509628 A JP2007509628 A JP 2007509628A JP 2007509628 A JP2007509628 A JP 2007509628A JP 2007534178 A5 JP2007534178 A5 JP 2007534178A5
Authority
JP
Japan
Prior art keywords
dielectric layer
conductor
forming
spacer
dielectric
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2007509628A
Other languages
English (en)
Other versions
JP2007534178A (ja
JP5305651B2 (ja
Filing date
Publication date
Priority claimed from US10/709,204 external-priority patent/US20050239284A1/en
Application filed filed Critical
Publication of JP2007534178A publication Critical patent/JP2007534178A/ja
Publication of JP2007534178A5 publication Critical patent/JP2007534178A5/ja
Application granted granted Critical
Publication of JP5305651B2 publication Critical patent/JP5305651B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Claims (12)

  1. 集積回路の配線構造を製作する方法であって、
    誘電材料層内に、各々が側壁と底部とを有する複数のフィーチャを形成するステップと、
    前記側壁にスペーサを形成するステップと、
    前記スペーサによって前記側壁から分離された導体を前記フィーチャ内に形成するステップと、
    前記スペーサを除去することによって、前記導体が空隙によって前記側壁から分離されるように前記側壁のところに前記空隙を形成するステップとを含む方法。
  2. 前記スペーサを形成する前記ステップは、
    各フィーチャの側壁および底部上にスペーサ材料の層を付着させるステップと、
    方向性エッチング・プロセスを使用して前記底部から前記スペーサ材料を除去するステップとを含む請求項1に記載の方法。
  3. 前記導体を形成する前記ステップは、前記各スペーサの上部表面部を露出させるステップをさらに含み、
    前記スペーサを除去する前記ステップは、前記上面部をエッチング剤に晒すステップを含む請求項1に記載の方法。
  4. 前記フィーチャは、リソグラフィ寸法を特徴とするリソグラフィ・プロセスを用いて形成され、前記スペーサは前記リソグラフィ寸法未満の水平方向の寸法で形成される請求項1に記載の方法。
  5. フィーチャの形成によって下層の誘電体層内の導電スタッドが露出され、前記フィーチャ内の導体の形成によって前記スタッドへの電気的接続が行われる請求項1に記載の方法。
  6. 前記スペーサは、各導体がその上部が底部よりも広くなるように、前記フィーチャの底部近傍が前記フィーチャの上部近傍よりも大きい水平方向の寸法で形成される請求項1に記載の方法。
  7. 前記誘電材料層と前記導体との上に被さる第2の誘電体層を形成するステップをさらに含み、前記第2の誘電体層は、前記誘電材料層の誘電率よりも低い誘電率を有する請求項1に記載の方法。
  8. 集積回路の配線構造であって、
    第1の誘電体層と、
    前記第1の誘電体層上に配置され、第2の誘電体層の一部と空隙とによって互いに水平方向に分離された複数の導体であって、各導体が前記第2の誘電体層から前記導体を分離する前記導体に隣接した空隙を有する複数の導体と、
    前記導体の上に被さる第3の誘電体層とを含み、
    前記各導体は、底部において上部よりも広い断面を有する前記各空隙に従ってその上部が底部よりも広い断面を有する配線構造。
  9. 前記第1の誘電体層および前記第3の誘電体層はそれぞれ前記第2の誘電体層の誘電率よりも低い誘電率を有する請求項8に記載の配線構造。
  10. 前記第1の誘電体層内にあり、前記導体のうちの1つの導体と接触する導電スタッドをさらに含む請求項8に記載の配線構造。
  11. 前記第2の誘電体層が二酸化シリコンである請求項9に記載の配線構造。
  12. 前記各導体の断面が、前記第1の誘電体層と接触する底部と前記第3の誘電体層と接触する上部と、前記空隙のみと接触する側面とを有する請求項9に記載の配線構造。
JP2007509628A 2004-04-21 2005-04-21 回路の配線構造および集積回路の配線構造の製作方法 Expired - Fee Related JP5305651B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US10/709,204 US20050239284A1 (en) 2004-04-21 2004-04-21 Wiring structure for integrated circuit with reduced intralevel capacitance
US10/709,204 2004-04-21
PCT/US2005/013601 WO2005104212A2 (en) 2004-04-21 2005-04-21 Wiring structure for integrated circuit with reduced intralevel capacitance

Publications (3)

Publication Number Publication Date
JP2007534178A JP2007534178A (ja) 2007-11-22
JP2007534178A5 true JP2007534178A5 (ja) 2008-05-08
JP5305651B2 JP5305651B2 (ja) 2013-10-02

Family

ID=35137032

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007509628A Expired - Fee Related JP5305651B2 (ja) 2004-04-21 2005-04-21 回路の配線構造および集積回路の配線構造の製作方法

Country Status (9)

Country Link
US (2) US20050239284A1 (ja)
EP (1) EP1743366B1 (ja)
JP (1) JP5305651B2 (ja)
KR (1) KR20070008599A (ja)
CN (1) CN1943023B (ja)
AT (1) ATE504079T1 (ja)
DE (1) DE602005027195D1 (ja)
TW (1) TW200539281A (ja)
WO (1) WO2005104212A2 (ja)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101471324B (zh) * 2007-12-26 2010-07-07 和舰科技(苏州)有限公司 一种超低k互连结构及其制造方法
US8497203B2 (en) 2010-08-13 2013-07-30 International Business Machines Corporation Semiconductor structures and methods of manufacture
US8492270B2 (en) 2010-09-20 2013-07-23 International Business Machines Corporation Structure for nano-scale metallization and method for fabricating same
US8957519B2 (en) 2010-10-22 2015-02-17 International Business Machines Corporation Structure and metallization process for advanced technology nodes
US8735279B2 (en) 2011-01-25 2014-05-27 International Business Machines Corporation Air-dielectric for subtractive etch line and via metallization
CN103094183B (zh) * 2011-10-29 2015-07-29 中芯国际集成电路制造(上海)有限公司 半导体器件的制造方法
CN103117244B (zh) * 2011-11-16 2015-04-01 中芯国际集成电路制造(上海)有限公司 Ic内连线和层间介质层之间的空气间隔形成方法
CN102931127A (zh) * 2012-10-10 2013-02-13 哈尔滨工程大学 一种抗辐射加固浅槽隔离结构形成方法
US9431294B2 (en) * 2014-10-28 2016-08-30 GlobalFoundries, Inc. Methods of producing integrated circuits with an air gap
US10770539B2 (en) * 2018-09-25 2020-09-08 Nxp B.V. Fingered capacitor with low-K and ultra-low-K dielectric layers
US11094632B2 (en) * 2019-09-27 2021-08-17 Nanya Technology Corporation Semiconductor device with air gap and method for preparing the same

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5372969A (en) * 1991-12-31 1994-12-13 Texas Instruments Incorporated Low-RC multi-level interconnect technology for high-performance integrated circuits
US5739579A (en) * 1992-06-29 1998-04-14 Intel Corporation Method for forming interconnections for semiconductor fabrication and semiconductor device having such interconnections
US5783481A (en) * 1996-06-05 1998-07-21 Advanced Micro Devices, Inc. Semiconductor interlevel dielectric having a polymide for producing air gaps
US5792706A (en) * 1996-06-05 1998-08-11 Advanced Micro Devices, Inc. Interlevel dielectric with air gaps to reduce permitivity
US5880026A (en) * 1996-12-23 1999-03-09 Texas Instruments Incorporated Method for air gap formation by plasma treatment of aluminum interconnects
JP2962272B2 (ja) * 1997-04-18 1999-10-12 日本電気株式会社 半導体装置の製造方法
US6242336B1 (en) * 1997-11-06 2001-06-05 Matsushita Electronics Corporation Semiconductor device having multilevel interconnection structure and method for fabricating the same
US6211561B1 (en) * 1998-11-16 2001-04-03 Conexant Systems, Inc. Interconnect structure and method employing air gaps between metal lines and between metal layers
JP4134405B2 (ja) * 1998-11-20 2008-08-20 沖電気工業株式会社 半導体素子の製造方法及び半導体素子
TW411570B (en) * 1999-02-02 2000-11-11 Nanya Technology Corp Manufacturing method of self-aligned contact
US6177329B1 (en) * 1999-04-15 2001-01-23 Kurt Pang Integrated circuit structures having gas pockets and method for forming integrated circuit structures having gas pockets
US6342722B1 (en) * 1999-08-05 2002-01-29 International Business Machines Corporation Integrated circuit having air gaps between dielectric and conducting lines
GB0001179D0 (en) * 2000-01-19 2000-03-08 Trikon Holdings Ltd Methods & apparatus for forming a film on a substrate
TW444342B (en) * 2000-02-17 2001-07-01 United Microelectronics Corp Manufacturing method of metal interconnect having inner gap spacer
TW465039B (en) * 2000-11-06 2001-11-21 United Microelectronics Corp Void-type metal interconnect and method for making the same
US6380106B1 (en) * 2000-11-27 2002-04-30 Chartered Semiconductor Manufacturing Inc. Method for fabricating an air gap metallization scheme that reduces inter-metal capacitance of interconnect structures
US6936533B2 (en) * 2000-12-08 2005-08-30 Samsung Electronics, Co., Ltd. Method of fabricating semiconductor devices having low dielectric interlayer insulation layer
US6448177B1 (en) * 2001-03-27 2002-09-10 Intle Corporation Method of making a semiconductor device having a dual damascene interconnect spaced from a support structure
KR100460771B1 (ko) * 2001-06-30 2004-12-09 주식회사 하이닉스반도체 듀얼다마신 공정에 의한 다층 배선의 형성 방법
JP2003163266A (ja) * 2001-11-28 2003-06-06 Sony Corp 半導体装置の製造方法および半導体装置
US6806534B2 (en) * 2003-01-14 2004-10-19 International Business Machines Corporation Damascene method for improved MOS transistor

Similar Documents

Publication Publication Date Title
CN108962825B (zh) 半导体元件及其制作方法
JP2002203919A5 (ja)
TWI397973B (zh) 具反向源極/汲極金屬接點的場效電晶體及其製造方法
JP2008527710A5 (ja)
US20130059443A1 (en) Reduction of etch microloading for through silicon vias
JP2005535119A5 (ja)
KR20160019048A (ko) 전계 효과 트렌지스터 및 그 전계 효과 트랜지스터를 포함하는 반도체 장치
JP2011222938A5 (ja)
JP2007523481A5 (ja)
JP2002334973A5 (ja)
JP2007534178A5 (ja)
US20120282751A1 (en) Methods of fabricating semiconductor devices including fine patterns
JP2005525000A5 (ja)
JP2007142382A5 (ja)
JP2008502144A5 (ja)
JP2005101552A5 (ja)
JP5305651B2 (ja) 回路の配線構造および集積回路の配線構造の製作方法
CN101211890B (zh) 半导体器件的金属线及其制造方法
US20150262871A1 (en) Semiconductor structure and method for manufacturing the same
JP2003258107A5 (ja)
KR940001358A (ko) 반도체장치 제조방법
JPH11274434A (ja) 半導体装置及びその製造方法
US20060249775A1 (en) Semiconductor device with contact and method of fabricating the same
JP2007311785A5 (ja)
US11955483B2 (en) Semiconductor device and fabrication method thereof