CN103094183B - 半导体器件的制造方法 - Google Patents

Abstract

本发明提供一种半导体器件的制造方法，通过在半导体衬底上形成阻挡层和至少一个牺牲结构并覆盖牺牲罩层；刻蚀形成牺牲侧墙并去除所述牺牲结构；形成介质层和金属互连线后去除所述牺牲侧墙，从而在介质层中形成气腔间隙。所述牺牲结构的宽度可以控制在小范围内，则形成的气腔间隙之间的距离尺寸缩小到小范围内，同时可以提高体积中气腔间隙的数量，从而达到半导体器件尺寸不断缩小的要求，进一步减小介电常数，提高半导体器件的性能。

Description

半导体器件的制造方法

技术领域

本发明涉及一种半导体器件的制造方法，尤其涉及一种能够改进具有气腔间隙的半导体器件的制造方法。

背景技术

随着集成电路技术的进步，半导体器件的集成度越来越高，限制半导体器件的速度的主要因素已不再是晶体管延迟，而是与导电材料(例如金属)互连相关联的电阻-电容(RC)延迟。认识到这一点之后，为了减小导电材料互连的电容从而减小RC延迟，业界技术人员已进行了大量工作用于研发新的材料和制造工艺。例如，将作为导电材料互连层中的电介质材料，选择采用具有低介电常数的电介质材料。

在所有材料中，介电常数最低的当属空气，因此，技术人员开始关注在导电材料之间做出气腔间隙(Air Gap)，以进一步减小介电常数，以减小导电材料之间的电容的方法。形成具有气腔间隙的半导体器件主要有以下两种方法：首先，可以利用化学气相沉积(CVD)的选择性沉积的特性，在金属互连层中的金属互连线之间形成气腔间隙，其次，在构造有一个或更多个金属互连线的金属互连层中，在特定工艺的操作期间去除预先形成的牺牲层，以形成气腔间隙。

对于上述第二种制造方法，随着特征尺寸不断缩小，金属互连线以及金属互连层之间的尺寸越来越小，因此，预先形成牺牲层的尺寸以及牺牲层之间的距离的控制成为影响气腔间隙性能的关键因素。

发明内容

本发明的目的是提供一种能够在特征尺寸非常小的半导体器件中形成较佳的气体间隙(Air Gap)的制造方法。

为解决上述技术问题，本发明提供一种半导体器件的制造方法，包括：提供半导体衬底，在所述半导体衬底上形成阻挡层和至少一个牺牲结构；在所述阻挡层和牺牲结构上覆盖牺牲罩层；刻蚀所述牺牲罩层，保留位于所述牺牲结构侧壁的牺牲罩层，形成牺牲侧墙；去除所述牺牲结构；沉积介质层和硬掩膜层；形成多个布线沟槽，所述布线沟槽穿通所述硬掩膜层、介质层以及阻挡层，并与所述牺牲侧墙位置错开；在所述布线沟槽中填充金属互连线；进行化学机械研磨工艺，直至暴露所述介质层和牺牲侧墙；去除所述牺牲侧墙。

进一步的，在刻蚀所述牺牲罩层的步骤中，还保留部分位于所述牺牲结构上的牺牲罩层；在去除所述牺牲结构的步骤中，同时去除位于所述牺牲结构上的牺牲罩层。

进一步的，所述牺牲结构的材料为氧化硅、氮化硅、氮氧化硅或非晶态碳中的一种或其组合，所述牺牲罩层的材料为氧化硅、氮化硅、氮氧化硅或非晶态碳中的一种或其组合。

进一步的，所述牺牲结构的材料为氮化硅，所述牺牲罩层的材料为氧化硅。

进一步的，在刻蚀所述牺牲罩层的步骤中，采用干法刻蚀。

进一步的，在去除牺牲侧墙的步骤中，采用湿法刻蚀去除。

进一步的，所述介质层的材料为低介电常数材料。

进一步的，所述介质层的厚度大于所述牺牲侧墙的高度。

进一步的，所述牺牲结构的厚度大于20nm，所述牺牲结构宽度范围为5～15nm。

相比于现有技术，本发明通过形成所述牺牲结构，并利用牺牲结构形成牺牲侧墙，所述牺牲结构的宽度可以控制在小范围内，则形成的气腔间隙之间的距离尺寸缩小到小范围内，同时可以提高单位体积中气腔间隙的数量，从而达到半导体器件尺寸不断缩小的要求，进一步减小介电常数，提高半导体器件的性能。此外，通过优化牺牲结构自身的尺寸的分布位置，可以控制气腔间隙的形成数量和分布位置，进一步优化半导体器件的性能。

附图说明

图1为本发明一实施例中半导体器件的制造方法的流程示意图。

图2到图10为本发明一实施例中半导体器件制造过程中的剖面示意图。

具体实施方式

为使本发明的内容更加清楚易懂，以下结合说明书附图，对本发明的内容作进一步说明。当然本发明并不局限于该具体实施例，本领域内的技术人员所熟知的一般替换也涵盖在本发明的保护范围内。

其次，本发明利用示意图进行了详细的表述，在详述本发明实例时，为了便于说明，示意图不依照一般比例局部放大，不应以此作为对本发明的限定。

图1为本发明一实施例中半导体器件的制造方法的流程示意图，包括以下步骤：

步骤S01：提供半导体衬底，在所述半导体衬底上形成阻挡层和牺牲结构；

步骤S02：在所述阻挡层和牺牲结构上覆盖牺牲罩层；

步骤S03：刻蚀所述牺牲罩层，保留位于所述牺牲结构两侧的牺牲罩层，形成牺牲侧墙；

步骤S04：去除所述牺牲结构；

步骤S05：沉积介质层和硬掩膜层；

步骤S06：形成多个布线沟槽，所述布线沟槽穿通所述硬掩膜层、介质层以及阻挡层，并与所述牺牲侧墙位置错开；

步骤S07：在所述布线沟槽中填充金属互连线；

步骤S08：进行化学机械研磨工艺，直至暴露所述介质层和牺牲侧墙；

步骤S09：去除所述牺牲侧墙。

图2到图10发明一实施例中半导体器件制造过程中的剖面示意图，结合图1，以下详细说明本发明所述半导体器件的制造过程。

如图2所示，在所述步骤S01中，提供的所述半导体衬底100可以为单晶硅、多晶硅或者锗硅化合物等半导体材料，所述半导体衬底100中可以已经形成有有源电路，包括有各种隔离元件以及各种掺杂区等用以形成半导体器件的必要结构，也可以包括在有源电路以上已经形成的层间互连层。上述结构根据实际半导体器件制作工艺过程的确定为本领域技术人员所熟知技术内容，在此不再赘述。

在所述半导体衬底100上形成阻挡层102，所述阻挡层102用于阻挡后续形成的金属互连线与半导体衬底100上的电路结构或前一层金属互连线之间的不必要连接，所述阻挡层102的材料可以为氧化硅或氮化硅，可以采用化学气相沉积法或物理气相沉积法形成。

接着，在所述阻挡层102上形成牺牲薄膜，所述牺牲薄膜(图中未标示)的材料可以为氧化硅、氮化硅、氮氧化硅或非晶态碳中的一种或其组合，利用光刻工艺和刻蚀工艺图案化牺牲薄膜，形成牺牲结构103。所述牺牲结构103的厚度大于20nm，所述牺牲结构103的宽度范围为5～15nm，亦可以根据光刻工艺坐到更小的宽度，以及通过优化控制牺牲结构103的分布，确定后续形成的气腔间隙的位置，从而保证后续形成的介质层以及气腔间隙厚度达到最佳阻隔的工艺要求，并且能够缩短的牺牲侧墙之间的距离，进一步降低介质层整体的介电常数，达到半导体器件尺寸缩小的要求。在较佳的实施例中，所述牺牲结构103为氮化硅，采用化学气相沉积法形成。

继续如图2所示，在步骤S02中，在所述阻挡层102和牺牲结构103上覆盖牺牲罩层104a；所述牺牲罩层104a的材料可以为氧化硅、氮化硅、氮氧化硅或非晶态碳中的一种或其组合，可以采用化学气相沉积法或物理气相沉积法形成，在较佳的实施例中，所述牺牲罩层104a为氧化硅，采用化学气相沉积法形成。

在所述步骤S03中，刻蚀所述牺牲罩层104a，保留位于所述牺牲结构103侧壁的牺牲罩层104a，形成如图3所示的牺牲侧墙104；在一实施例中，还可以保留部分位于所述牺牲结构103上的牺牲罩层104a；而在后续去除所述牺牲结构103的步骤中，再一并去除位于所述牺牲结构103上的牺牲罩层104，所述方法能够减少刻蚀时间，并能够使保留的牺牲侧墙104的厚度更大，有利于后续形成的气腔间隙的空间更大，从而能够更好的降低介质层的介电性，提高介质层的阻隔能力。可以采用干法刻蚀所述牺牲罩层，利用干法刻蚀各项异性的刻蚀性质，在刻蚀结束后剩余位于所述图案化牺牲结构103侧壁的牺牲罩层，形成牺牲侧墙104，该牺牲侧墙104所在的位置为后续形成气腔间隙处。

在所述步骤S04中，去除所述牺牲结构103，形成如图4所示结构；去除步骤的一个实施例为，首先在所述牺牲结构103以外的位置形成图案化的光刻胶(图中未标示)，利用干法刻蚀去除所述牺牲结构103；去除步骤的另一个较佳的实施例中，所述牺牲结构103的材料为氮化硅，所述牺牲侧墙104的材料为氧化硅，所述牺牲结构103与所述牺牲侧墙104的材料不同，则可以利用氮化层与氧化层不同的刻蚀比，避免进行前述的光刻工艺的步骤，提高刻蚀效率。

步骤S05：沉积介质层106和硬掩膜层108，所述硬掩膜层108后续化学机械研磨过程中，有利于更好地控制研磨速率，提高研磨质量。形成如5所示结构；所述介质层106的材料为低介电常数材料，例如SiLK材料、硅基高分子材料或多孔硅材料等。在较佳的实施例中，所述介质层106的厚度大于牺牲侧墙104的高度，以能够完全覆盖所述牺牲侧墙104，当然，所述介质层106的厚度等于或略小于牺牲侧墙104的高度也可以实现空腔间隙的形成，也在本发明的思想范围内。

步骤S06：如图6所示，形成多个布线沟槽106，在所述硬掩膜层108的表面涂覆光刻胶(图中未标示)，并对光刻胶进行曝光和显影，形成图案化的光刻胶，再以光刻胶为掩膜，依次刻蚀所述硬掩膜层108、介质层106和阻挡层102，从而形成布线沟槽110，所述布线沟槽110与所述牺牲侧墙104位置相错开。在其他实施例中，可以包括多个所述布线沟槽110，所述牺牲侧墙104也具有多个或多组，分布于所述布线沟槽110的两侧，从而增加低介质的阻隔能力，

步骤S07：如图7所示，在所述布线沟槽110中填充金属互连线114；形成金属互连线114的步骤包括，在所述布线沟槽114中沉积扩散阻挡层(图中未标示)；以及在所述扩散阻挡层上电镀形成金属互连线114。所述扩散阻挡层能够防止金属材料扩散进入介质层106中降低阻隔能力。

在步骤S08中，进行化学机械研磨工艺，直至暴露所述介质层106和牺牲侧墙104，形成如图8所示结构；暴露的牺牲侧墙104顶面的宽度范围在1～5nm为佳，有助于后续刻蚀去除该牺牲侧墙104时，刻蚀物质能够进入介质层106中与牺牲侧墙104发生反应，从而有效去除牺牲侧墙104。

在步骤S09中，湿法刻蚀去除牺牲侧墙104，形成如图9所示的气腔间隙112。在较佳的实施例中，所述牺牲侧墙104的材料为氧化硅，利用氢氟酸和氨气去除所述牺牲侧墙104，选择氧化硅作为牺牲侧墙104的材质，并利用氢氟酸和氨气去除所述牺牲侧墙104，能够减小湿法刻蚀过程中对金属互连线的损伤。

如图10所示，在上述工艺步骤之后，还包括沉积形成新一层阻挡层116的过程，新一层阻挡层116为后续金属互连层的形成准备。

相比于现有技术，本发明通过形成所述牺牲结构103，并利用牺牲结构103形成牺牲侧墙104，所述牺牲结构103的宽度可以控制在小范围内，则形成的气腔间隙112之间的距离尺寸缩小到小范围内，同时提高了体积中气腔间隙112的数量，从而达到半导体器件尺寸不断缩小的要求，并进一步减小介电常数，提高半导体器件的性能。此外，通过优化牺牲结构103自身的尺寸的分布位置，可以控制气腔间隙112的形成数量和分布位置，进一步优化半导体器件的性能。

虽然本发明已以较佳实施例揭露如上，然其并非用以限定本发明，任何所属技术领域中具有通常知识者，在不脱离本发明的精神和范围内，当可作些许的更动与润饰，因此本发明的保护范围当视权利要求书所界定者为准。

Claims (9)

1.一种半导体器件的制造方法，包括：

提供半导体衬底，在所述半导体衬底上形成阻挡层和至少一个牺牲结构；

在所述阻挡层和牺牲结构上覆盖牺牲罩层；

刻蚀所述牺牲罩层，保留位于所述牺牲结构侧壁的牺牲罩层，形成牺牲侧墙；

去除所述牺牲结构；

沉积介质层和硬掩膜层；

形成多个布线沟槽，所述布线沟槽穿通所述硬掩膜层、介质层以及阻挡层，并与所述牺牲侧墙位置错开；

在所述布线沟槽中填充金属互连线；

进行化学机械研磨工艺，直至暴露所述介质层和牺牲侧墙；

去除所述牺牲侧墙。

2.如权利要求1所述的半导体器件的制造方法，其特征在于，在刻蚀所述牺牲罩层的步骤中，还保留部分位于所述牺牲结构上的牺牲罩层；在去除所述牺牲结构的步骤中，同时去除位于所述牺牲结构上的牺牲罩层。

3.如权利要求1所述的半导体器件的制造方法，其特征在于，所述牺牲结构的材料为氧化硅、氮化硅、氮氧化硅或非晶态碳中的一种或其组合，所述牺牲罩层的材料为氧化硅、氮化硅、氮氧化硅或非晶态碳中的一种或其组合。

4.如权利要求3所述的半导体器件的制造方法，其特征在于，所述牺牲结构的材料为氮化硅，所述牺牲罩层的材料为氧化硅。

5.如权利要求1所述的半导体器件的制造方法，其特征在于，在刻蚀所述牺牲罩层的步骤中，采用干法刻蚀工艺。

6.如权利要求1所述的半导体器件的制造方法，其特征在于，在去除牺牲侧墙的步骤中，采用湿法刻蚀去除。

7.如权利要求1所述的半导体器件的制造方法，其特征在于，所述介质层的材料为低介电常数材料。

8.如权利要求1所述的半导体器件的制造方法，其特征在于，所述介质层的厚度大于所述牺牲侧墙的高度。

9.如权利要求1所述的半导体器件的制造方法，其特征在于，所述牺牲结构的厚度大于20nm，所述牺牲结构宽度范围为5～15nm。