JP2004071832A - 半導体膜およびその形成方法、並びにその半導体膜を用いた半導体装置、ディスプレイ装置 - Google Patents

半導体膜およびその形成方法、並びにその半導体膜を用いた半導体装置、ディスプレイ装置 Download PDF

Info

Publication number
JP2004071832A
JP2004071832A JP2002229061A JP2002229061A JP2004071832A JP 2004071832 A JP2004071832 A JP 2004071832A JP 2002229061 A JP2002229061 A JP 2002229061A JP 2002229061 A JP2002229061 A JP 2002229061A JP 2004071832 A JP2004071832 A JP 2004071832A
Authority
JP
Japan
Prior art keywords
crystal
region
semiconductor
film
semiconductor film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2002229061A
Other languages
English (en)
Inventor
Toshiaki Miyajima
宮嶋 利明
Yoshinobu Nakamura
中村 好伸
Toshihiro Kaneko
金子 俊博
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2002229061A priority Critical patent/JP2004071832A/ja
Publication of JP2004071832A publication Critical patent/JP2004071832A/ja
Withdrawn legal-status Critical Current

Links

Images

Landscapes

  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

【課題】膜面に平行な結晶面が{100}面に揃った結晶性の半導体膜を形成する。
【解決手段】特定のエネルギー密度を有するエネルギーをシリコン膜に付与することにより、膜面に平行に略{100}面が優先的に配向した結晶シリコンが発生し、この結晶シリコンを種結晶として、続いて、結晶シリコンが発生したシリコン膜の領域に触媒物質を導入し、横方向に結晶成長させることにより、半導体膜の全体が膜面に平行に略{100}面に優先的に配向した結晶性のシリコン膜を得ることができる。
【選択図】 図1

Description

【0001】
【発明の属する技術分野】
本発明は、半導体膜及びその形成方法及びその形成方法を用いて製造された半導体装置並びにその半導体装置を用いたディスプレイ装置に関し、特に、非晶質絶縁膜上または非晶質絶縁基板上に形成された非晶質または多結晶等の半導体膜にエネルギーを加えて、結晶方位が制御された結晶性の半導体膜を得る結晶性半導体膜及びその形成方法及びその形成方法を用いて形成された半導体膜を用いた優れた性能を発揮することができる液晶ドライバー、半導体メモリー、半導体論理回路等の半導体装置、並びに、これらの半導体装置を用いたディスプレイ装置に関する。
【0002】
【従来の技術】
従来から、基板に形成された非単結晶絶縁膜上または非単結晶絶縁基板上に非晶質または多結晶等の半導体膜を形成し、この半導体膜にエネルギーを加えることにより結晶化させる方法が知られている。この方法を用いて、結晶方位が制御された結晶性の半導体膜を得るためには、非晶質等の半導体膜中に不規則な核が発生することを抑制し、結晶方位が制御された結晶核を種結晶として結晶成長させることが重要である。
【0003】
特開2000−150377号公報(以下、従来例1と称する)には、図11に示すように、絶縁基板上に形成された非晶質半導体膜1を、一部にくびれ部1aを有する島状にパターニングした後、パルスレーザービーム2を島状の非晶質半導体膜1のくびれ部1a側から順次照射しながら走査して、くびれ部1aにて発生した結晶核を種結晶として、島状の非晶質半導体膜1の全体を多結晶あるいは単結晶の結晶性半導体膜に結晶化する方法が開示されている。
【0004】
米国特許第4,576,676号(以下、従来例2と称する)には、図12に示すように、基板10上に形成された多結晶シリコン膜11の薄膜化された領域に、ゾーンメルティング法の加熱部を走査する方向に対して直交する方向が小さく形成されたくびれ部11aを形成し、薄膜化されたシリコン膜11を一定方向に加熱して溶融することにより結晶化する方法が開示されている。この従来例2では、溶融による結晶化方向に対して結晶方位を選択する結晶方位フィルター12の後に、溶融方向に対して直交する方向の長さ寸法が小さく形成されたくびれ部11aを通過させることにより、単一の結晶粒のみが選択される。
【0005】
また、特開平10−41234号公報(以下、従来例3と称する)には、シリコン層上に紫外線パルスレーザービームを照射しながら走査し、レーザービームの照射位置を順次ずらしていくことにより、シリコン層をレーザービームの照射位置から順次結晶化する方法が開示されている。図13(a)〜(c)には、従来例3の結晶性シリコン薄膜の形成方法を工程毎に説明する断面図を示している。この従来例3の方法では、まず、図13(a)に示すように、石英からなる基板20上にSiN膜21を成膜した後、SiN膜21上にSiOからなる基体22を成膜し、次いで、基体22上に非晶質のシリコン層23を成膜する。次に、図13(b)に示すように、基体22上に形成された非晶質のシリコン層23に紫外線ビームをパルス状として照射する。この紫外線ビームの照射時には、矢印Aに示す方向に基板を移動させる。1回の紫外線ビームの照射では、図中Sで示される領域が照射され、次の照射時には、基板20が所定距離移動することにより、図中Tで表される距離だけずれて紫外線が照射される。そして、この基板20の移動により次回の紫外線照射で照射されない領域で、すでに結晶化が進められた領域の結晶シリコンを種結晶として非晶質シリコンの結晶化が進む。このような紫外線ビームの照射を基板20の全面に対して行うことにより、図13(c)に示すように、非晶質シリコン層23の全体が結晶化されて結晶性シリコン層24となる。この操作により結晶化された結晶性シリコン層24には、複数の結晶粒25が含まれ、各結晶粒25の間には、それぞれ結晶粒界26が存在する。基板20上の結晶性シリコン層24は、各結晶粒24の中央部分で低く、各結晶粒界25の部分で高くなっている。この従来例3の結晶化方法を用いると、結晶化されるシリコン層の結晶方位が選択的に略〈100〉になる結晶性シリコン層が得られる。
【0006】
また、特開平6−244103号公報(以下、従来例4と称する)には、結晶化を助長する触媒物質を用いた結晶化方法が開示されている。図14(a)及び(b)は、この結晶化方法を説明する断面図である。この結晶化方法では、基板30上にSiO膜31を形成した後、このSiO膜31上に非晶質シリコン膜32を形成し、この非晶質シリコン膜32上に、結晶化を助長する触媒物質を導入して、触媒物質膜33を形成する。非晶質シリコン膜32の結晶化を助長する触媒物質としては、Ni、Fe、Co、Pt元素またはこれらの組み合わせが用いられる。触媒物質膜33は、非晶質シリコン膜32上の全面にわたって形成してもよく、あるいは、非晶質シリコン膜32上に部分的に形成してもよい。図14(a)は、非晶質シリコン膜32上の全体に触媒物質膜33を形成した場合、図14(b)は、非晶質シリコン膜32上に部分的に触媒物質膜33を形成した場合をそれぞれ示している。そして、非晶質シリコン膜32上に触媒物質膜33を形成した後、非晶質シリコン膜32が形成された基板30をアニールすることにより、触媒物質膜33の触媒物質に基づく結晶化が進む。図14(a)のように、非晶質シリコン膜32上の全体に触媒物質膜33を形成した場合、アニールにより非晶質シリコン膜32の膜厚方向に沿う垂直方向に結晶が成長する。また、図14(b)のように、非晶質シリコン膜32に部分的に触媒物質膜33を形成した場合、アニールにより、まず、触媒物質膜33の下部の非晶質シリコン膜32が結晶化され、この部分の結晶化に引き続いて、他の部分に結晶化が進むので、触媒物質膜33の下部以外の部分の非晶質シリコン膜32は、基板面に沿う横方向に結晶が成長する。
【0007】
【発明が解決しようとする課題】
しかし、上記の従来例1の結晶化方法では、くびれ部1aで発生した結晶核を種結晶として島状の半導体膜1の全体が単結晶化されるが、基板上には、必要な半導体装置の数に応じて複数の島状の半導体膜のパターンを形成するのが通常であり、従来例1の方法では、各島状の半導体膜1のそれぞれのくびれ部1aで発生する結晶核の膜面に平行な結晶面を揃えるように制御することはできず、発生する結晶核の膜面に平行な結晶面が各島状の半導体膜1のくびれ部1a毎にランダムになるため、この結晶核を種結晶として形成される各島状の半導体膜の膜面に平行な結晶面も各島毎にそれぞれ異なるものとなる。
【0008】
上記の従来例2では、ゾーンメルティング法を用いており、基板温度が過度に上昇する。このため、ガラス基板等の軟化点が低い安価な基板を用いることができない。
【0009】
上記の従来例3では、結晶化されたシリコン層24における結晶粒の基体22の表面に対する結晶方位は、選択的に略〈100〉方位になる。しかしながら、シリコン薄膜の面内の結晶方位は制御されないため、面内方位が異なる1μm以下の多数の微小な結晶粒が基板面の全体にわたって敷き詰められた状態になる。
【0010】
上記の従来例4では、触媒物質に基づいて結晶化することにより得られた結晶粒は、膜面に平行に{110}面が優先的に配向する傾向がある。しかしながら、図14(a)に示すように、触媒物質膜33を非晶質シリコン膜32上の全体に形成した場合には、結晶核の発生が、非晶質シリコン膜32と触媒物質膜33との界面の全体にわたるため、膜面に平行な結晶面は略{110}面であるが膜面内の結晶方位はそれぞれ異なる多数のμmオーダーの微小な結晶粒で敷き詰められた状態になり、結晶方位が揃った大きな結晶粒からなる領域、あるいは単一の結晶粒からなる単結晶領域を得ることは容易ではない。
【0011】
一方、従来例4の方法において、図14(b)に示すように、触媒物質膜33を非晶質シリコン膜32上に部分的に形成した場合には、触媒物質膜33の下部の非晶質シリコン膜32に発生した結晶核に基づいて、触媒物質膜33下でない領域に向かって基板面に対して横方向に結晶成長が進む。触媒物質膜33下部の半導体膜32の領域では、膜面に平行な結晶面は、略{110}面に揃っている。しかしながら、この場合も、触媒物質膜33の下部では、膜面に平行な結晶面は略{110}面であるが膜面内の結晶方位がそれぞれ異なる結晶核が多数発生し、このような結晶方位がそれぞれ異なる結晶核に基づいて、横方向に結晶成長が進むため、図14(a)に示すように触媒物質膜33を形成した場合に比較すると、より横方向に長い結晶粒からなる結晶領域が得られるが、各結晶粒の幅はμmオーダーであり、この場合でも結晶方位が揃った大きな結晶粒からなる領域、あるいは単一の結晶粒からなる単結晶領域を得ることは容易ではない。
【0012】
上記に説明したように、従来例1〜4の結晶化方法では、いずれの場合においても、膜面に平行な結晶面及び膜面内の結晶方位がともに揃っており、且つ、微小な結晶粒によって敷き詰められた状態ではない、大きな結晶粒からなる、あるいは、単一の結晶粒からなる結晶性のシリコン膜を得ることはできない。
【0013】
このような結晶方位の揃っていない微小な結晶粒によって敷き詰められた状態の結晶性半導体膜を用いて液晶ドライバー、半導体メモリー、半導体論理回路等の半導体装置(例えば、トランジスタ)を作製した場合、キャリアの移動度が小さい、閾値電圧が大きい等の問題が生じ、さらに、液晶ドライバー等に多数形成された各半導体装置のキャリアの移動度、閾値電圧のバラツキが各半導体装置間で大きくなるという問題もある。
【0014】
さらに、膜面に平行な結晶面が{110}面である結晶性半導体膜を用いてMOSトランジスタを作製した場合、膜面に平行な結晶面が{100}面である結晶性半導体膜を用いてMOSトランジスタを作製した場合に比較して、ゲートSiO膜との界面準位密度が大きく、トランジスタ特性が良好でないという問題もある。
【0015】
本発明は、上記問題を解決するためになされたものであり、膜面に平行な結晶面が{100}面で揃っており、微結晶の状態ではない、大きな結晶粒、あるいは単結晶により形成された結晶性の半導体膜及びこのような半導体膜をガラス等のシリコンの溶融温度より低い温度で軟化する軟化点が低い基板上に形成する半導体膜の形成方法、及びその形成方法を用いて製造された半導体装置並びにその半導体装置を用いたディスプレイ装置を提供することを目的とする。
【0016】
【課題を解決するための手段】
上記課題を解決するため、本発明の半導体膜は、膜面に平行な結晶面が略{100}面で揃っている結晶粒により形成されていることを特徴とするものである。
【0017】
上記本発明の半導体膜において、単一の結晶粒により全体が形成されていることが好ましい。
【0018】
上記本発明の半導体膜において、前記半導体膜は、シリコン材料であることが好ましい。
【0019】
また、本発明の半導体装置は、上記本発明の半導体膜を用いたものである。
【0020】
また、本発明のディスプレイ装置は、上記本発明の半導体装置を備えたものである。
【0021】
また、本発明の半導体膜の形成方法は、基板上に形成された半導体膜に、該半導体膜を溶融するエネルギーを付与し、溶融後の結晶化により結晶化させて結晶性の半導体膜とする結晶化工程を包含する半導体膜の形成方法であって、該結晶化工程は、該結晶化を行う前の半導体膜の所定の領域に、特定のエネルギー密度のエネルギーを付与して、膜面に平行に略{100}面が優先的に配向した結晶面の結晶半導体を形成する結晶半導体形成工程と、該結晶半導体が形成された半導体膜の領域に該半導体膜の結晶化を助長する触媒物質を導入し、該触媒物質の該半導体膜中の拡散により、該結晶半導体を種結晶として横方向に結晶成長させる結晶成長工程とを包含することを特徴とするものである。
【0022】
上記本発明の半導体膜の形成方法において、前記結晶半導体を種結晶とする結晶成長は、固相成長により行われることが好ましい。
【0023】
上記本発明の半導体膜の形成方法において、前記結晶半導体形成工程における特定のエネルギー密度のエネルギーは、パルス状エネルギービームによって付与されることが好ましい。
【0024】
上記本発明の半導体膜の形成方法において、前記結晶半導体形成工程におけるエネルギーのエネルギー密度は、380mJ/cm近傍であることが好ましい。
【0025】
上記本発明の半導体膜の形成方法において、前記結晶化工程により結晶化される結晶性の半導体膜は、膜面に平行な結晶面が略{100}面であることが好ましい。
【0026】
上記本発明の半導体膜の形成方法において、前記結晶化工程を行う前に、前記基板上に形成された半導体膜に発生する結晶半導体から横成長される複数の結晶粒から一つの結晶粒を選択するための選択領域を有するように前記半導体膜をパターニングする選択領域形成工程をさらに包含することが好ましい。
【0027】
上記本発明の半導体膜の形成方法において、前記選択領域形成工程により形成される選択領域は、前記結晶半導体形成工程での結晶半導体を形成する種結晶形成領域を含む第一領域と、前記結晶成長工程の後に半導体装置として用いられる第二領域とを連結するように配置され、前記結晶半導体の横成長の方向に直交する方向が狭小になった連結領域であることが好ましい。
【0028】
この場合、前記連結領域は、前記横方向の成長方向に直交する幅方向が0.1μm以上、10μm以下であることが好ましく、また、前記横方向の成長方向に沿う方向が0.5μm以上、100μm以下であることが好ましい。
【0029】
上記本発明の半導体膜の形成方法において、前記選択領域形成工程により形成される選択領域は、前記結晶半導体形成工程での結晶半導体を形成する種結晶形成領域を含む第一領域と、前記結晶成長工程の後に半導体装置として用いられる第二領域とを連結するように配置され、前記結晶半導体の横成長の方向に直交する方向が狭小になった連結領域であり、該種結晶形成領域は、該連結領域が延びる方向に一致しないように該第一領域に配置されていることが好ましい。
【0030】
この場合、前記連結領域は、前記横方向の成長方向に直交する幅方向が0.1μm以上、20μm以下であることが好ましく、また、前記横方向の成長方向に沿う方向が0.5μm以上、100μm以下であることが好ましい。
【0031】
上記本発明の半導体膜の形成方法において、前記選択領域形成工程により形成される選択領域は、前記結晶半導体形成工程での結晶半導体を形成する種結晶形成領域を含む第一領域と、前記結晶成長工程の後に半導体装置として用いられる第二領域とが、前記結晶半導体の横方向の成長方向に沿って一部において接している連結領域であることが好ましい。
【0032】
この場合、前記連結領域は、前記横方向の成長方向に沿う方向の長さが、20μm以下であることが好ましい。
【0033】
上記本発明の半導体膜の形成方法において、前記触媒物質は、Ni、Fe、Co、Ni、Cu、Ge、Pd、Auから選択される金属単体、または、これら金属を含む化合物、または、該金属単体及び該金属化合物から選択された複数の組み合わせであることが好ましい。
【0034】
上記本発明の半導体膜の形成方法において、前記結晶半導体形成工程におけるエネルギーのエネルギー密度は、前記半導体膜の膜厚の全体が溶融するエネルギー密度に達しない範囲に設定されることが好ましい。
【0035】
上記本発明の半導体膜の形成方法において、前記結晶化工程を行った後、結晶化された半導体膜に対して、該半導体膜の膜厚の全体が溶融するエネルギー密度に達しない範囲に設定されたエネルギーを付与する工程をさらに包含することが好ましい。
【0036】
上記本発明の半導体膜の形成方法において、前記半導体膜はシリコン材料により形成されることが好ましい。
【0037】
また、本発明の半導体装置は、上記本発明の半導体膜の形成方法により形成されたものである。
【0038】
また、本発明のディスプレイ装置は、上記本発明の半導体装置を備えたものである。
【0039】
【発明の実施の形態】
以下、本発明について詳細に説明する。
【0040】
本発明は、非晶質半導体膜に対して、特定のエネルギー密度範囲のパルス状エネルギービームを照射すると、その膜面に平行に特定の結晶面が優先的に配向した結晶が形成されることに着目してなされたものである。
【0041】
図10は、ガラス基板上に形成された50nmの厚さを有する非晶質シリコン膜に対して、種々のエネルギー密度のパルス状のエキシマレーザー光を照射して、結晶化された結晶性シリコン膜の面内の結晶方位をX線対称反復回折を用いて評価したグラフである。
【0042】
図10に示すグラフにおいて、縦軸の規格化強度は、結晶性シリコン膜に対してX線を照射したときの回折強度を無配向のSiパウダーに対してX線を照射したときの回折強度で除算することによって求めており、規格化強度が大きい程、その面の配向が強いことを意味している。また、立法晶のSi結晶のX線回折では、{100}面及び{200}面の回折は消滅則のために観測されないため、{100}面の配向は、{400}の回折ピークとして観察される。
【0043】
図10に示すグラフを参照すると、380mJ/cm近傍のレーザーエネルギー密度のレーザー光を非晶質シリコン膜に照射すると、膜面に平行に{100}面が配向した結晶性シリコンが優先的に得られることが明らかになっている。非晶質シリコン膜に照射されるレーザー光のエネルギー密度が低過ぎる場合には、半導体膜の溶融が不足し、逆にエネルギー密度が高過ぎる場合には、半導体膜が下層に達する界面まで溶融し、いずれの場合にも膜面に平行に{100}面が優先的に配向した膜が得られないということが考えられる。
【0044】
上記のように、非晶質シリコン膜の所定の領域に対して、特定のエネルギー密度範囲のレーザー光を照射すれば、膜面に平行に{100}面が優先的に配向した結晶性シリコンが得られる。このようにして膜面に平行に{100}面が優先配向した結晶性シリコンを形成した後、この結晶シリコンを種結晶として、基板上のシリコン膜に対して横方向に結晶成長させることにより、膜面に平行な結晶面が略{100}面に制御された結晶半導体膜を得ることができる。
【0045】
膜面に平行に{100}面が優先配向した結晶シリコンが発生した領域を種結晶形成領域とし、この種結晶形成領域中の種結晶である結晶シリコンを横方向に、通常の結晶化温度よりも低い温度で結晶成長させるために、この種結晶形成領域に結晶成長を助長する触媒物質を導入する。触媒物質を導入した後、基板を加熱すると、触媒物質が導入された種結晶形成領域から周辺の領域へ触媒物質が拡散し、この触媒物質の拡散に伴って、基板面の横方向に順次結晶成長が進む。この触媒物資を用いた結晶化では、加熱温度が通常の結晶化に要する温度よりも低くなるので、軟化点温度が低いガラス基板等を基板として用いることが可能となる。
【0046】
また、このような半導体膜の形成方法において、膜面に平行に{100}面が優先的に配向した種結晶を形成するための半導体膜の領域と、トランジスタ等の半導体装置を形成するための領域との間に、種結晶から成長する複数の結晶粒のうち一つだけを選択するための選択領域を設け、この選択領域にて選択された一つの結晶粒に基づいて半導体装置となる領域が結晶化するようにすれば、膜面に平行な結晶面が略{100}面であることに加えて、さらに、結晶粒界のない単結晶からなる結晶性の半導体膜を得ることができる。
【0047】
具体的には、上記複数の結晶粒のうちの一つを選択するための選択領域として、結晶粒の成長方向に沿う方向に直交する方向の寸法が狭小になったくびれ状の連結領域を形成する。このような連結領域を形成すれば、種結晶から成長した複数の結晶粒は、結晶の成長方向に直交する方向に狭小になったくびれ状の連結領域を通過する際に、一つの結晶粒が選択される。
【0048】
また、上記複数の結晶粒のうちの一つを選択するための選択領域として、膜面に平行に{100}面が優先的に配向した種結晶を形成するための半導体膜の領域と、トランジスタ等の半導体装置を形成するための領域との間を連結する連結領域を設けると共に、種結晶が形成された領域から連結領域を経て半導体装置を形成するための領域に結晶が成長する結晶成長方向が屈曲するように、種結晶が形成される領域及び連結領域を配置するようにしてもよい。
【0049】
また、上記複数の結晶粒のうち一つを選択するための選択領域としては、種結晶を形成するための領域と、半導体装置を形成するための領域とが、一部分において互いに接するように配置されて、この接する部分を両領域を連結する連結領域とするようにしてもよい。このような連結領域が設けられていれば、種結晶から成長する複数の結晶粒のうち一つだけが連結領域を通過して、一つの結晶粒が選択される。
【0050】
以上説明したようにして得られる膜面に平行な結晶面が略{100}面に制御された結晶性半導体膜、あるいは、膜面に平行な結晶面が略{100}面に制御され、且つ、結晶粒界のない単結晶により形成された結晶性半導体膜を用いて半導体装置を製造すれば、その装置特性の向上を図ることができる。例えば、半導体装置としてトランジスタを製造すると、キャリア移動度を大きくすることができ、また、閾値電圧を小さくすることが可能である。さらに、同一基板上に複数のトランジスタを製造した場合に、各トランジスタ間の特性のバラツキを小さくすることが可能である。
【0051】
以下、本発明の半導体膜の形成方法の具体的な形態について、図面に基づいて説明する。
【0052】
(実施の形態1)
図1は、本実施の形態1の半導体膜の形成方法を説明するための斜視図である。なお、以下の説明では、シリコン膜を半導体膜の例として説明する。
【0053】
本実施の形態1の半導体膜の形成方法では、まず、TEOS(テトラエトキシシラン)ガス及びOガスを用いたプラズマCVD(化学気相成長)法によって、ガラス基板等の絶縁基板41上の全面にわたってSiO膜42を200nmの膜厚に均一に形成し、続いて、Siガス及びHガスを用いたプラズマCVD法によって、SiO膜42上の全面にわたって非晶質シリコン膜43を50nmの膜厚に形成し、さらに、TEOSガス及びOガスを用いたプラズマCVD法によって、SiO膜44を100nmの膜厚に形成する。次に、CFガス及びCHFガスを用いたRIE(反応性イオンエッチング)法によって、SiO膜44の一部に開口部44aを形成し、非晶質シリコン膜43を開口部44aの部分で外部に露出させる。
【0054】
次に、SiO膜44に形成された開口部44aの部分の非晶質シリコン膜43の領域を種結晶形成領域45として、380mJ/cmのエネルギー密度を有するパルス状のエキシマレーザー光を照射する。このパルス状のエキシマレーザー光の照射により、種結晶形成領域45に、略{100}面が膜面に平行に優先配向した結晶シリコンが発生する。
【0055】
次に、スパッタリング法を用いて基板41上にNiを1nmの厚さに蒸着する。蒸着されたNiは、SiO膜44に形成された開口部44aの部分では、非晶質シリコン膜43上に蒸着され、他の部分では、SiO膜44上に蒸着される。続いて、Niが表面に蒸着された基板を加熱炉に搬入して560℃になるように均一に加熱する。この加熱により、SiO膜44に形成された開口部44aにより非晶質シリコン膜43上に蒸着されたNiが、非晶質シリコン膜43中を横方向に拡散する。このようなNiの横方向の拡散により、SiO膜44の開口部44aに対応して形成された非晶質シリコン膜43の種結晶形成領域45に発生している、膜面に平行に略{100}面が優先的に配向した結晶シリコンが横方向に結晶成長する。この結晶成長により非晶質シリコン膜43の全体が、膜面に平行な結晶面が略{100}面に揃った結晶性のシリコン膜となる。SiO膜44上に蒸着されたNiは、SiO膜44中での拡散速度が遅いため、SiOを通過して非晶質シリコン膜43に達するまでに、種結晶形成領域45から横方向の結晶成長が終了するので、SiO膜44上に蒸着されたNiは、非晶質シリコン膜43の結晶化に関与しない。
【0056】
この結晶化は、SiO膜44に形成された開口部44aに対応して形成された非晶質シリコン膜43の種結晶形成領域45に蒸着したNiの触媒的な作用に基づいているので、通常の加熱による結晶化に用いられる加熱温度よりも低い温度で結晶化が進められる。このため、非晶質シリコン膜43における種結晶形成領域45以外の領域で種結晶以外の他の結晶核が発生することが抑制される。種結晶形成領域45から横方向に成長する結晶粒は、種結晶形成領域45に発生した、膜面に平行な結晶面が略{100}面である結晶シリコンの結晶方位を引き継いで成長するので、非晶質シリコン膜43の全体が膜面に平行な結晶面が略{100}面に揃った結晶性のシリコン膜となる。したがって、本実施の形態1の半導体膜の形成方法により形成された結晶性のシリコン膜を用いれば、特性に優れた半導体装置を形成することができる。
【0057】
(実施の形態2)
図2は、本実施の形態2の半導体膜の形成方法を説明する斜視図である。なお、以下の説明では、シリコン膜を半導体膜の例として説明する。
【0058】
本実施の形態2の半導体膜の形成方法では、まず、実施の形態1の半導体膜の形成方法と同様にして、ガラス基板等の絶縁基板51上に200nmの膜厚のSiO膜52及び50nmの膜厚の非晶質シリコン膜53を順次形成する。本実施の形態2の半導体膜の形成方法では、続いて、CFガス及びOガスを用いたRIE法を用いて、非晶質シリコン膜53をエッチングし、図2に示すように、絶縁基板51の長手方向に対して直交する幅方向の寸法が一定になっている主領域56及び第二領域57と、この第一領域56及び第二領域57の間に、幅方向の寸法が狭小になっているくびれ状の連結領域58とを有するようにパターニングする。尚、絶縁基板51の長手方向に対して直交する幅方向の寸法は、必ずしも一定である必要はない。
【0059】
本実施の形態2では、連結領域58の寸法として、長手方向の寸法Lが10μm、幅方向の寸法Wが2μmの長さとした。続いて、実施の形態1と同様にして、SiO膜54を100nmの膜厚に形成し、このSiO膜54に、CFガス及びCHFガスを用いたRIE法によって、SiO膜54における下層の非晶質シリコン膜53の第一領域56に対応する一部に開口部54aを形成し、非晶質シリコン膜53を開口部の部分で外部に露出させる。
【0060】
次に、SiO膜54に形成された開口部54aの部分の非晶質シリコン膜53の領域を種結晶形成領域55として、380mJ/cmのエネルギー密度を有するパルス状のエキシマレーザー光を照射する。このパルス状のエキシマレーザー光の照射により、種結晶形成領域55に、略{100}面が膜面に優先配向した結晶シリコンが発生する。
【0061】
次に、スパッタリング法を用いて基板上にNiを1nmの厚さに蒸着する。蒸着されたNiは、SiO膜54に形成された開口部54aの部分では、非晶質シリコン膜53上に蒸着され、他の部分では、SiO膜54上に蒸着される。続いて、Niが表面に蒸着された基板を加熱炉に搬入して560℃になるように均一に加熱する。この加熱により、SiO膜54に形成された開口部54aにより非晶質シリコン膜53上に蒸着されたNiが、非晶質シリコン膜53中を横方向に拡散する。このようなNiの横方向の拡散により、SiO膜54の開口部54aに対応して形成された非晶質シリコン膜53の種結晶形成領域55に発生している膜面に平行に略{100}面が優先的に配向した結晶シリコンが横方向に結晶成長する。この結晶成長により非晶質シリコン膜53の全体が、膜面に平行な結晶面が略{100}面に揃った結晶性のシリコン膜となる。SiO膜54上に蒸着されたNiは、SiO膜54中での拡散速度が遅いため、SiOを通過して非晶質シリコン膜53に達するまでに、種結晶形成領域55から横方向の結晶成長が終了するので、SiO膜54上に蒸着されたNiは、非晶質シリコン膜53の結晶化に関与しない。
【0062】
この結晶化は、SiO膜54に形成された開口部54aに対応して形成された非晶質シリコン膜53の種結晶形成領域55に蒸着したNiの触媒的な作用に基づいているので、通常の加熱による結晶化に用いられる加熱温度よりも低い温度で結晶化が進められる。このため、非晶質シリコン膜53における種結晶形成領域55以外の領域で種結晶以外の他の結晶核が発生することが抑制される。種結晶形成領域55から横方向に成長する結晶粒は、種結晶形成領域55に発生した膜面に平行な結晶面が略{100}面である結晶シリコンの結晶方位を引き継いで成長するので、非晶質シリコン膜53の全体が膜面に平行な結晶面が略{100}面に揃った結晶性のシリコン膜となる。
【0063】
さらに、本実施の形態2では、非晶質シリコン膜53の第一領域56における種結晶形成領域55の結晶シリコンを種結晶とする結晶化が、第一領域56から連結領域58を通過する際に、図3に示すように、種結晶形成領域55にて発生した結晶シリコンに基づいて成長する複数の結晶粒のうちから一つが選択されて、第二領域57では、選択された一つの結晶粒に基づいて結晶化が進む。この結果、第二領域57は、単結晶により形成された単結晶領域となる。
【0064】
くびれ状の連結領域58は、上記のように結晶成長が第一領域56から連結領域58を通過する際に、第一領域56に形成された複数の結晶粒のうちから一つを選択するために用いられるので連結領域58の幅方向及び長手方向の寸法を適切に設定することは重要であり、具体的には、くびれ状の連結領域58の幅方向の寸法が0.1μmより狭い場合、長さ方向の寸法が100μm以上である場合には、第一領域56で成長した結晶粒が連結領域58を通過して第二領域57で種結晶の結晶方位を引き継いで成長することができなくなる。
【0065】
一方、連結領域58の幅方向の寸法が10μmより長く、あるいは、長さ方向の寸法が0.5μm以下である場合には、連結領域58での結晶粒の選択効果が低下し、種結晶形成領域55にて形成された種結晶から成長された複数の結晶粒が連結領域58を通過して第二領域57まで成長し、第二領域57を単一の結晶粒に基づいた単結晶領域とすることができなくなるおそれがある。
【0066】
以上のように形成された本実施の形態2の結晶性のシリコン膜は、連結領域58を経た第二領域57において、膜面に平行な結晶面が略{100}に揃っており、さらに、結晶粒界のない単結晶により形成されるので、この領域の結晶性シリコン膜を用いれば、特性に優れた半導体装置を形成することができる。
【0067】
(実施の形態3)
図4(a)〜(c)は、それぞれ、本実施の形態3の半導体膜の形成方法を説明する斜視図である。なお、以下の説明では、シリコン膜を半導体膜の例として説明する。
【0068】
本実施の形態3の半導体膜の形成方法では、まず、実施の形態1の半導体膜の形成方法と同様にして、ガラス基板等の絶縁基板61上に200nmの膜厚のSiO膜62及び50nmの膜厚の非晶質シリコン膜63を順次形成する。本実施の形態3の半導体膜の形成方法では、続いて、実施の形態2の半導体膜の形成方法と同様に、CFガス及びOガスを用いたRIE法によって、非晶質シリコン膜63をエッチングする。本実施の形態3では、略{100}面が膜面に平行に優先配向した種結晶となる結晶シリコンが形成される第一領域66と、結晶化の後に半導体装置として使用される第二領域67とを有し、第一領域66及び第二領域67の間に配置される連結領域68によって第一領域66及び第二領域67を連結するようにパターニングする。第一領域66は、絶縁基板61の長手方向及び長手方向に直交する幅方向にそれぞれ所定の寸法を有する矩形状に形成し、第二領域67は、絶縁基板61の長手方向に対して直交する幅方向の寸法が一定になるように長手方向に沿って長い矩形状に形成する。尚、第一領域66は、絶縁基板61の長手方向及び長手方向に直交する幅方向の寸法が必ずしも一定である必要はなく、矩形状である必要もない。また、第二領域67は、絶縁基板61の長手方向に対して直交する幅方向の寸法が必ずしも一定である必要はなく、矩形状である必要もない。第一領域66及び第二領域67を連結する連結領域68は、長手方向に直交する幅方向の寸法が狭小に形成する。本実施の形態3では、連結領域68を、絶縁基板61の長手方向に直交する幅方向の寸法Wが2μm、長手方向の長さ寸法Lが10μmの大きさになるように形成した。
【0069】
連結領域68に対する第一領域66及び第二領域67のそれぞれの位置関係は任意でよく、図4(a)〜(c)では、連結領域68に対する第一領域66及び第二領域67の位置関係の例をそれぞれ示しており、図4(a)では、第一領域66及び第二領域67は、絶縁基板61の幅方向において同一側の各端部で連結領域68に連結しており、図4(b)では、第一領域66及び第二領域67は、絶縁基板61の幅方向の異なる側の各端部で連結領域68に連結している。図4(c)では、第一領域66は、一端部において連結領域68に連結しており、第二領域67は、幅方向中間部で連結領域68に連結している。
【0070】
次に、実施の形態1の半導体膜の形成方法と同様にして、TEOSガス及びOガスを用いたプラズマCVD法によって、SiO膜64を100nmの膜厚に形成する。次いで、CFガス及びCHFガスを用いたRIE法によって、SiO膜64における下層の非晶質シリコン膜63の第一領域66に対応する一部に開口部64aを形成し、非晶質シリコン膜63をこの開口部64aの部分で外部に露出させる。この開口部64aは、第一領域66と第二領域67とを連結する連結領域68が延びる方向上と一致しないように形成される。本実施の形態3では、第一領域66における連結領域68と連結した側に近い端部と反対側の端部に開口部64aを形成した。
【0071】
次に、SiO膜64に形成された開口部64aの部分の非晶質シリコン膜63の領域を種結晶形成領域65として、380mJ/cmのエネルギー密度を有するパルス状のエキシマレーザー光を照射する。このパルス状のエキシマレーザー光の照射により、種結晶形成領域65に、略{100}面が膜面に平行に優先配向した結晶シリコンが発生する。
【0072】
次に、スパッタリング法を用いて基板上にNiを1nmの厚さに蒸着する。蒸着されたNiは、SiO膜64に形成された開口部64aの部分では、非晶質シリコン膜63上に蒸着され、他の部分では、SiO膜64上に蒸着される。続いて、Niが表面に蒸着された基板を加熱炉に搬入して560℃になるように均一に加熱する。この加熱により、SiO膜64に形成された開口部64aにより非晶質シリコン膜63上に蒸着されたNiが、非晶質シリコン膜63中を横方向に拡散する。このようなNiの横方向の拡散により、SiO膜64の開口部64aに対応して形成された非晶質シリコン膜63の種結晶形成領域65に発生している膜面に平行に略{100}面が優先的に配向した結晶シリコンが横方向に結晶成長する。この結晶成長により非晶質シリコン膜63の全体が、膜面に平行な結晶面が略{100}面に揃った結晶性のシリコン膜となる。SiO膜64上に蒸着されたNiは、SiO膜64中での拡散速度が遅いため、SiO膜64を通過して非晶質シリコン膜63に達するまでに、種結晶形成領域65から横方向の結晶成長が終了するので、SiO膜64上に蒸着されたNiは、非晶質シリコン膜63の結晶化に関与しない。
【0073】
この結晶化は、SiO膜64に形成された開口部64aに対応して形成された非晶質シリコン膜63の種結晶形成領域65に蒸着したNiの触媒的な作用に基づいているので、通常の加熱による結晶化に用いられる加熱温度よりも低い温度で結晶化が進む。このため、非晶質シリコン膜63における種結晶形成領域65以外の領域で種結晶以外の他の結晶核が発生することが抑制される。種結晶形成領域65から横方向に成長する結晶粒は、種結晶形成領域65に発生した、膜面に平行な結晶面が略{100}面である結晶シリコンの結晶方位を引き継いで成長するので、非晶質シリコン膜63の全体が膜面に平行な結晶面が略{100}面に揃った結晶性のシリコン膜となる。
【0074】
さらに、本実施の形態3では、連結領域66が延びる方向に一致しないようにSiO膜64に開口部64aを設けている。これにより、この開口部64aの位置に対応して形成される非晶質シリコン膜63の種結晶形成領域65から成長される複数の結晶粒のうち、結晶の成長方向を屈曲して連結領域68を通過し得る結晶粒が選択されて、第二領域67内に成長する。この結果、連結領域68を経て第二領域67に成長される結晶粒は単一となり、第二領域67は単結晶により形成される単結晶領域となる。本実施の形態3では、図5(a)〜(c)に示すように、第一領域66の種結晶形成領域65に発生した複数の結晶粒は、他の結晶粒が隣接して存在しているため、その結晶成長方向は、絶縁基板61の幅方向に同一方向に沿う方向に成長し、各結晶粒は、第一領域内66において、幅方向の端部に達するまで成長される。第一領域66内に成長した各結晶粒のうち、連結領域68に最も近い位置に形成された結晶粒のみが連結領域68内に成長することができ、結果として、この位置の結晶粒が連結領域68内に結晶成長する結晶粒として選択される。本実施の形態3では、連結領域68に最も近い位置に形成された結晶粒のみが成長される結晶粒として選択されるので、結晶成長方向に直交する方向の寸法が狭小になったくびれ状の連結部で結晶粒を選択する実施の形態2よりも、単一の結晶粒を選択することを確実に行うことができる。
【0075】
連結領域68は、上記のように結晶成長が第一領域66から連結領域68を通過する際に、第一領域66に形成された複数の結晶粒のうちから一つを選択するために用いられるので連結領域68の幅方向及び長手方向の寸法を適切に設定することが重要であり、具体的には、連結領域68の幅方向の寸法が0.1μmより狭い場合、あるいは、長さ方向の寸法が100μm以上である場合には、第一領域66にて形成された種結晶から成長した結晶粒が連結領域68を通過して第二領域67で種結晶の結晶方位を引き継いで成長することができなくなる。
【0076】
一方、連結領域68の幅方向の寸法が20μmより長く、あるいは、長さ方向の寸法が0.5μm以下である場合には、連結領域68での結晶粒の選択効果が低下し、種結晶形成領域65にて形成された種結晶から成長された複数の結晶粒が連結領域68を通過して第二領域67まで成長し、第二領域67を単一の結晶粒に基づいた単結晶領域とすることができなくなるおそれがある。
【0077】
以上のように形成された本実施の形態3の結晶性のシリコン膜は、連結領域68を経た第二領域67において、膜面に平行な結晶面が略{100}に揃っており、さらに、単一の結晶粒により形成された単結晶領域となっている。したがって、本実施の形態3の半導体膜の形成方法により形成された結晶性の半導体膜を用いれば、より一層特性に優れた半導体装置を形成することができる。
【0078】
(実施の形態4)
図6は、本実施の形態4の半導体膜の形成方法を説明する斜視図である。なお、以下の説明では、シリコン膜を半導体膜の例として説明する。
【0079】
本実施の形態4の半導体膜の形成方法では、まず、実施の形態1の半導体膜の形成方法と同様にして、ガラス基板等の絶縁基板71上に200nmの膜厚のSiO膜72及び50nmの膜厚の非晶質シリコン膜73を順次形成する。本実施の形態4の半導体膜の形成方法では、続いて、実施の形態2の半導体膜の形成方法と同様にして、CFガス及びOガスを用いたRIE法を用いて、非晶質シリコン膜73をエッチングする。本実施の形態4では、略{100}面が膜面に平行に優先配向した種結晶となる結晶シリコンを形成するための第一領域76と、結晶化の後に半導体装置として使用される第二領域77とが形成され、この第一領域76及び第二領域77が、一部分において互いに接している連結領域78が形成されるようにパターニングする。第一領域76は、絶縁基板71の長手方向及びこの長手方向に直交する幅方向にそれぞれ所定の寸法を有する矩形状に形成し、第二領域77は、絶縁基板71の長手方向に対して直交する幅方向の寸法が一定になるように長手方向に沿って長い矩形状に形成する。尚、第一領域76、第二領域77ともに、絶縁基板71の長手方向及びこの長手方向に直交する幅方向の寸法が一定である必要もなく、矩形状である必要もない。第一領域76及び第二領域77が接することにより形成される連結領域78は、絶縁基板71の長手方向に沿って所定の長さにわたって接するように形成される。本実施の形態4では、接触する長さDを2μmとした。
【0080】
次に、実施の形態1の半導体膜の形成方法と同様にして、TEOSガス及びOガスを用いたプラズマCVD法によって、SiO膜74を100nmの膜厚に形成し、次いで、CFガス及びCHFガスを用いたRIE法によって、SiO膜74の一部に開口部74aを形成し、非晶質シリコン膜73を開口部74aの部分で外部に露出させる。
【0081】
次に、SiO膜74に形成された開口部74aの部分の非晶質シリコン膜73の領域を種結晶形成領域75として、380mJ/cmのエネルギー密度を有するパルス状のエキシマレーザー光を照射する。このパルス状のエキシマレーザー光の照射により、種結晶形成領域75に、略{100}面が膜面に優先配向した結晶シリコンが発生する。
【0082】
次に、スパッタリング法を用いて基板上にNiを1nmの厚さに蒸着する。蒸着されたNiは、SiO膜74に形成された開口部74aの部分では、非晶質シリコン膜73上に蒸着され、他の部分では、SiO膜74上に蒸着される。続いて、Niが表面に蒸着された基板を加熱炉に搬入して560℃になるように均一に加熱する。この加熱により、SiO膜74に形成された開口部74aにより非晶質シリコン膜73上に蒸着されたNiが、非晶質シリコン膜73中を横方向に拡散する。このようなNiの横方向の拡散により、SiO膜74の開口部74aに対応して形成された非晶質シリコン膜73の種結晶形成領域75に発生している膜面に平行に略{100}面が優先的に配向した結晶シリコンが横方向に結晶成長する。この結晶成長により非晶質シリコン膜73の全体が、膜面に平行な結晶面が略{100}面に揃った結晶性のシリコン膜となる。SiO膜74上に蒸着されたNiは、SiO膜74中での拡散速度が遅いため、SiOを通過して非晶質シリコン膜73に達するまでに、種結晶形成領域75から横方向の結晶成長が終了するので、SiO膜74上に蒸着されたNiは、非晶質シリコン膜73の結晶化に関与しない。
【0083】
この結晶化は、SiO膜74に形成された開口部74aに対応して形成された非晶質シリコン膜73の種結晶形成領域75に蒸着したNiの触媒的な作用に基づいているので、通常の加熱による結晶化に用いられる加熱温度よりも低い温度で結晶化が進む。このため、非晶質シリコン膜73における種結晶形成領域75以外の領域で種結晶以外の他の結晶核が発生することが抑制される。種結晶形成領域75から横方向に成長する結晶粒は、種結晶形成領域75に発生した膜面に平行な結晶面が略{100}面である結晶シリコンの結晶方位を引き継いで成長するので、非晶質シリコン膜73の全体が膜面に平行な結晶面が略{100}面に揃った結晶性のシリコン膜となる。
【0084】
さらに、本実施の形態4の半導体膜の形成方法では、触媒物質の拡散により進められる結晶化が、第一領域76及び第二領域77を連結する連結領域78を通過する際に、図7に示すように、種結晶形成領域75にて発生した結晶シリコンに基づいて成長する複数の結晶粒のうち、連結領域78に最も近い結晶粒が選択されて、第二領域77では、選択された一つの結晶粒に基づいて結晶化が進む。この結果、第二領域77では、単結晶により形成された単結晶領域となる。本実施の形態4では、第一領域76にて成長する複数の結晶粒のうち、連結領域78に最も近傍する結晶粒が選択されるので、結晶の成長方向に直交する方向の寸法が狭小になったくびれ状の連結領域で結晶粒を選択する実施の形態2よりも、単一の結晶粒を選択することを確実に行うことができる。
【0085】
連結領域は、上記のように結晶成長が第一領域76から連結領域78を通過する際に、第一領域76に形成された複数の結晶粒のうちから一つを選択するために用いられるので連結領域78の幅方向及び長手方向の寸法を適切に設定することが重要であり、具体的には、連結領域78の長さ寸法が20μm以上である場合には、連結領域78での結晶粒の選択効果が低下し、種結晶形成領域75にて形成された種結晶から成長された複数の結晶粒が連結領域78を通過して第二領域77まで成長し、第二領域77を単一の結晶粒に基づいた単結晶領域とすることができなくなるおそれがある。
【0086】
以上説明したように、本実施の形態4の半導体膜の形成方法により形成された結晶性の半導体膜を用いれば、より一層、特性に優れた半導体装置を形成することができる。
【0087】
(実施の形態5)
本実施の形態4の半導体膜の形成方法では、上述の実施の形態1〜4の半導体膜の形成方法を用いて結晶性のシリコン膜を形成した後、この結晶性のシリコン膜に対して、シリコン膜が下層の下地膜までは溶融せず、結晶性のシリコン膜が下地膜との界面近傍に残存するような範囲のエネルギー密度のパルス状のエネルギービームを照射し、結晶性のシリコン膜を溶融化した後に再度結晶化させることにより、結晶性シリコン膜の結晶性をさらに改善するものである。
【0088】
具体的には、上述の実施形態1〜4のいずれかの半導体膜の形成方法を用いて形成した結晶性のシリコン膜に対して、400mJ/cmのエネルギー密度を有するパルス状のエキシマレーザー光を照射し、結晶性のシリコン膜の溶融後の再結晶化を進める。
【0089】
本実施の形態5の半導体膜の形成方法は、パルス状のエキシマレーザー光を照射し、再結晶化させることにより、結晶性の改善を実現することができる。このことは、透過電子顕微鏡を用いて、パルスレーザー光を照射する前後で結晶性のシリコン膜の結晶性を比較した場合に、パルスレーザー光の照射後に結晶欠陥が減少したことにより確認している。また、パルスレーザー効を照射する前後の結晶性のシリコン膜に対してX線回折測定を行った場合に、回折ピークの半減値がレーザ光の照射後で狭くなっていることによっても確認している。
【0090】
(実施の形態6)
図8は、本実施の形態6の半導体装置の製造方法を示す断面図である。
【0091】
本実施の形態6では、上述した実施の形態1〜5のいずれかにおいて説明した結晶性の半導体膜によって薄膜トランジスタ等の半導体装置を製造する方法について説明する。本実施の形態6の製造方法により製造された半導体装置は、液晶ドライバー、半導体メモリー、半導体論理回路等に用いることが可能である。
【0092】
以下、具体的に図8を参照しながら説明する。
【0093】
まず、SiO膜82を200nmの膜厚に形成したガラス基板等の絶縁基板81上に、上述した実施の形態1〜5のいずれかに記載の半導体膜の形成方法により、結晶性のシリコン膜83を45nmの膜厚に形成し、続いて、この結晶性のシリコン膜83をCFガス及びOガスを用いたRIE法によって、所定形状を有する島状にパターニングする。その後、この結晶性のシリコン膜83が形成された基板面の全体にわたって、通常の薄膜トランジスタの形成工程と同様に、TEOSガスとOガスとを用いたプラズマCVD法によって、ゲートSiO膜84を形成する。
【0094】
次に、スパッタリング法によって、ゲートSiO膜84が形成された基板面の全体にわたって、WSi層を成膜した後、CFガスとOガスとを用いたRIE法によって、結晶性のシリコン膜83上の一部にWSi層が残るようにパターニングして、WSi2多結晶Siゲート電極85を形成する。
【0095】
次に、薄膜トランジスタのソース・ドレイン領域を形成するために、結晶性のシリコン膜83に不純物を導入する。本実施の形態6の場合、上記のWSi多結晶Siゲート電極85が不純物を導入する際のマスクとなっており、WSi多結晶Siゲート電極85が設けられた以外の結晶性のシリコン膜83に不純物が導入される。導入される不純物は、n型のトランジスタを形成する場合には、リン(P)であり、p型のトランジスタを形成する場合には、ホウ素(B)である。
【0096】
次に、TEOSガスとOガスとを用いたプラズマCVD法によって、基板面の全面にわたって、SiO膜86を形成した後、CFガスとCHFガスとを用いたRIE法によって、結晶性のシリコン膜83のソース・ドレイン領域とされる部分にコンタクトホールを形成する。
【0097】
次に、スパッタリング法を用いて基板面の全面にAlを積層した後、BClガスとClガスとを用いたRIE法によって、SiO膜に形成されたコンタクトホールを介して結晶性のシリコン膜83に電気的に接続されるAl配線87とする。
【0098】
次に、SiHガスとNHガス及びNガスとを用いたプラズマCVD法によって、基板面の全体にわたって、SiN保護膜88を形成し、最後にSiN保護膜88の一部をCFガスとCHFガスとを用いたエッチングによって、Al配線87の一部に導通可能なようにスルーホールを形成して窓開けし、半導体トランジスタ、抵抗、キャパシタ等の半導体素子からなる液晶ドライバー、半導体メモリ、半導体論理回路等の半導体装置が完成される。
【0099】
(実施の形態7)
図9は、実施の形態6の半導体装置を用いたディスプレイ装置の製造方法を示す断面図である。
【0100】
本実施の形態7では、上記の実施の形態6と同様の方法で作製された半導体装置を用いて液晶ディスプレイ装置等のディスプレイ装置を製造する方法を説明する。
【0101】
以下、本実施の形態7について、図9(a)及び(b)を参照して説明する。
【0102】
まず、上記の実施の形態6の製造方法によりガラス基板等の絶縁基板81上に半導体装置を製造する。なお、この絶縁基板81上に形成される半導体装置のAl配線87までの各構成については、実施の形態6と同一の構成であり、同一の参照符号を付し、詳しい説明は省略する。
【0103】
実施の形態6の形成方法と同様にして、Al配線87まで形成した半導体装置上に、TEOSガスとOガスとを用いたプラズマCVD法によって、SiO膜91を形成する。SiO膜91の一部をCFガスとCHFガスとを用いたRIE法により、Al配線87の一方側の部分に導通可能なようにスルーホールを形成する。
【0104】
次に、SiO膜が形成された基板面の全体にわたってITO膜を形成し、続いて、HClとFeClガスとを用いたエッチングによりパターニングして、SiO膜に形成されたスルーホールを介して半導体装置のAl配線87に導通する画素電極92を形成する。
【0105】
次に、SiHガスと、NHガス及びNガスとを用いたプラズマCVD法によって、基板面の全体にわたってSiN保護膜93を形成する。さらに、このSiN保護膜93上に、配向膜となるポリイミド膜94をオフセット印刷法を用いて形成し、ラビング処理を行う。
【0106】
一方、図9(b)に示すように、別のガラス基板等の絶縁基板101上にR(赤)、G(緑)、B(青)の各感光性樹脂膜を付したフィルムを熱圧着により転写した後、フォトリソグラフィ工程によるパターニングを行い、さらに、R、G、Bの各感光性樹脂が転写された部分間に、遮光性を有するブラックマトリクス部を形成して、カラーフィルター102を作製する。
【0107】
このカラーフィルター102上には、スパッタリング法によってITO膜を基板面の全面にわたって形成し、対向電極103とする。さらに、この対向電極103上に、配向膜であるポリイミド膜104をオフセット印刷法によって形成し、ラビング処理を行う。
【0108】
以上のように形成された図9(b)に示すカラーフィルター102等が形成された絶縁基板101と、図9(a)に示す薄膜トランジスタ等の半導体装置が形成された絶縁基板81とを、ラビング処理を施した面同士が互いに対向するように配置して、シール樹脂によって貼り合わせる。この際、2枚の絶縁基板間のスペースが一定になるように、絶縁基板間に真球状のシリカを散布する。そして、両基板間に表示媒体となる液晶を封入した後、両絶縁基板の両外側に偏光板等を貼り付け、さらに、その周辺にドライバーIC等を実装して液晶ディスプレイが完成される。
【0109】
(適用範囲)
上記実施の形態1〜7では、半導体膜としてシリコン膜を例として用いたが、SiGe膜、GaAs膜、GaP膜、InP膜等にも適用することが可能である。
【0110】
また、上記の実施の形態1〜5では、スパッタリング法を用いた蒸着により、Niを導入したが、真空蒸着等の他の蒸着法を用いてもよく、さらに、蒸着法の他に、Niを含む溶液を散布する方法、イオン注入、CVD等の方法を用いてもよい。
【0111】
また、上記の実施の形態1〜5では、結晶化を助長する触媒物質として、Niを用いたが、Fe、Co、Ni、Cu、Ge、Pd、Auの金属単体または、これら金属を含む化合物を用いてもよく、さらに、ここで挙げた金属単体及び金属を含む化合物の複数を組み合わせて用いても、同様にシリコン膜の結晶化を助長することができる。
【0112】
また、非晶質シリコン膜中に種結晶を形成するために、パルス状のエキシマレーザー光を用いたが、他のパルス状のレーザー光、パルス状の荷電粒子等の他の方法を用いてもよい。
【0113】
【発明の効果】
以上説明したように、本発明の半導体膜の形成方法では、特定のエネルギー密度のエネルギーを非晶質半導体膜に付与することにより、膜面に平行に略{100}面が優先配向した結晶半導体が発生し、この結晶半導体が形成された半導体膜の領域に触媒物質を導入し、膜面に平行に略{100}面が優先配向した結晶半導体を種結晶として横方向に結晶成長させることにより、半導体膜の全体を膜面に平行に略{100}面が優先配向した結晶性の半導体膜とする。この横方向の結晶成長は、触媒物質の触媒的作用により通常の加熱による結晶化より低い温度で結晶化させることができるので、ガラス基板等の軟化点が低い基板を用いても問題を基板を損なうことなく非晶質半導体膜を結晶化することができる。
【0114】
さらに、本発明の半導体膜の形成方法では、横方向に成長される複数の結晶粒から一つの結晶粒を選択するための選択領域を有するように、基板上に形成された半導体膜をパターニングすることにより、後の工程で半導体装置となる半導体膜の領域が単一の結晶粒に基づいた単結晶の領域とすることができる。
【0115】
以上のように、膜面に平行な結晶面が略{100}に揃った結晶性の半導体膜を用いた半導体装置を製造すると、キャリアの移動度を大きくし、閾値電圧を小さくする等半導体装置の特性を向上することができ、同一基板内に同時に形成される半導体膜の特性を均一にすることができるので、同一基板上の複数の半導体装置間のキャリアの移動度、閾値電圧のバラツキを低減することができる。
【図面の簡単な説明】
【図1】実施の形態1の半導体膜の形成方法を説明する斜視図である。
【図2】実施の形態2の半導体膜の形成方法を説明する斜視図である。
【図3】実施の形態2の半導体膜の形成方法を用いた場合に、結晶粒が成長する様子を概略的に示す模式図である。
【図4】(a)〜(c)は、それぞれ、実施の形態3の半導体膜の形成方法を説明する斜視図である。
【図5】(a)〜(c)は、それぞれ、実施の形態3の半導体膜の形成方法を用いた場合に、結晶粒が成長する様子を概略的に示す模式図である。
【図6】実施の形態4の半導体膜の形成方法を説明する斜視図である。
【図7】実施の形態4の半導体膜の形成方法を用いた場合に、結晶粒が成長する様子を概略的に示す模式図である。
【図8】実施の形態6の半導体装置の製造方法を示す断面図である。
【図9】(a)及び(b)は、それぞれ、実施の形態7のディスプレイ装置の製造方法を示す断面図である。
【図10】非晶質シリコン膜に照射されるエキシマレーザー光のエネルギー密度と、結晶化される結晶性シリコン膜の結晶方位との関係を示すグラフである。
【図11】従来例1の半導体膜の形成方法を説明する概略図である。
【図12】従来例2の半導体膜の形成方法を説明する斜視図である。
【図13】(a)〜(c)は、それぞれ、従来例3の半導体膜の形成方法を説明するための断面図である。
【図14】(a)及び(b)は、それぞれ、従来例4の半導体膜の形成方法を説明する断面図である。
【符号の説明】
41 絶縁基板
42 SiO
43 非晶質シリコン膜
44 SiO
45 種結晶形成領域
51 絶縁基板
52 SiO
53 非晶質シリコン膜
54 SiO
55 種結晶形成領域
56 第一領域
57 第二領域
58 連結領域
61 絶縁基板
62 SiO
63 非晶質シリコン膜
64 SiO
65 種結晶形成領域
66 第一領域
67 第二領域
68 連結領域
71 絶縁基板
72 SiO
73 非晶質シリコン膜
74 SiO
75 種結晶形成領域
76 第一領域
77 第二領域
78 連結領域
81 絶縁基板
82 SiO
83 結晶性シリコン膜
84 ゲートSiO
85 WSi多結晶Siゲート電極
86 SiO
87 Al配線
88 SiN保護膜
91 SiO
92 画素電極
93 SiN保護膜
94 ポリイミド膜
101 絶縁基板
102 カラーフィルター
103 対向電極
104 ポリイミド膜

Claims (25)

  1. 膜面に平行な結晶面が略{100}面で揃っている結晶粒により形成されていることを特徴とする半導体膜。
  2. 単一の結晶粒により全体が形成されている、請求項1に記載の半導体膜。
  3. 前記半導体膜は、シリコン材料である、請求項1または2に記載の半導体膜。
  4. 請求項1〜3のいずれかに記載の半導体膜を用いた半導体装置。
  5. 請求項4に記載の半導体装置を備えたディスプレイ装置。
  6. 基板上に形成された半導体膜に、該半導体膜を溶融するエネルギーを付与し、溶融後の結晶化により結晶化させて結晶性の半導体膜とする結晶化工程を包含する半導体膜の形成方法であって、
    該結晶化工程は、該結晶化を行う前の半導体膜の所定の領域に、特定のエネルギー密度のエネルギーを付与して、膜面に平行に略{100}面が優先的に配向した結晶面の結晶半導体を形成する結晶半導体形成工程と、
    該結晶半導体が形成された半導体膜の領域に該半導体膜の結晶化を助長する触媒物質を導入し、該触媒物質の該半導体膜中の拡散により、該結晶半導体を種結晶として横方向に結晶成長させる結晶成長工程と
    を包含することを特徴とする半導体膜の形成方法。
  7. 前記結晶半導体を種結晶とする結晶成長は、固相成長により行われる、請求項6に記載の半導体膜の形成方法。
  8. 前記結晶半導体形成工程における特定のエネルギー密度のエネルギーは、パルス状エネルギービームによって付与される、請求項6または7に記載の半導体膜の形成方法。
  9. 前記結晶半導体形成工程におけるエネルギーのエネルギー密度は、380mJ/cm近傍である、請求項6〜8のいずれかに記載の半導体膜の形成方法。
  10. 前記結晶化工程により結晶化される結晶性の半導体膜は、膜面に平行な結晶面が略{100}面である、請求項6〜9のいずれかに記載の半導体膜の形成方法。
  11. 前記結晶化工程を行う前に、前記基板上に形成された半導体膜に発生する結晶半導体から横成長される複数の結晶粒から一つの結晶粒を選択するための選択領域を有するように前記半導体膜をパターニングする選択領域形成工程をさらに包含する、請求項6〜10のいずれかに記載の半導体膜の形成方法。
  12. 前記選択領域形成工程により形成される選択領域は、前記結晶半導体形成工程での結晶半導体を形成する種結晶形成領域を含む第一領域と、前記結晶成長工程の後に半導体装置として用いられる第二領域とを連結するように配置され、前記結晶半導体の横成長の方向に直交する方向が狭小になった連結領域である、請求項11に記載の半導体膜の形成方法。
  13. 前記選択領域形成工程により形成される選択領域は、前記結晶半導体形成工程での結晶半導体を形成する種結晶形成領域を含む第一領域と、前記結晶成長工程の後に半導体装置として用いられる第二領域とを連結するように配置され、前記結晶半導体の横成長の方向に直交する方向が狭小になった連結領域であり、
    該種結晶形成領域は、該連結領域が延びる方向に一致しないように該第一領域に配置されている、請求項11に記載の半導体膜の形成方法。
  14. 前記選択領域形成工程により形成される選択領域は、前記結晶半導体形成工程での結晶半導体を形成する種結晶形成領域を含む第一領域と、前記結晶成長工程の後に半導体装置として用いられる第二領域とが、前記結晶半導体の横方向の成長方向に沿って一部において接している連結領域である、請求項11に記載の半導体膜の形成方法。
  15. 前記触媒物質は、Ni、Fe、Co、Ni、Cu、Ge、Pd、Auから選択される金属単体、または、これら金属を含む化合物、または、該金属単体及び該金属化合物から選択された複数の組み合わせである、請求項6〜14のいずれかに記載の半導体膜の形成方法。
  16. 前記連結領域は、前記横方向の成長方向に直交する幅方向が0.1μm以上、10μm以下である、請求項12に記載の半導体膜の形成方法。
  17. 前記連結領域は、前記横方向の成長方向に沿う方向が0.5μm以上、100μm以下である、請求項12に記載の半導体膜の形成方法。
  18. 前記連結領域は、前記横方向の成長方向に直交する幅方向が0.1μm以上、20μm以下である、請求項13に記載の半導体膜の形成方法。
  19. 前記連結領域は、前記横方向の成長方向に沿う方向が0.5μm以上、100μm以下である、請求項13に記載の半導体膜の形成方法。
  20. 前記連結領域は、前記横方向の成長方向に沿う方向の長さが、20μm以下である、請求項14に記載の半導体膜の形成方法。
  21. 前記結晶半導体形成工程におけるエネルギーのエネルギー密度は、前記半導体膜の膜厚の全体が溶融するエネルギー密度に達しない範囲に設定される、請求項6〜20のいずれかに記載の半導体膜の形成方法。
  22. 前記結晶化工程を行った後、結晶化された半導体膜に対して、該半導体膜の膜厚の全体が溶融するエネルギー密度に達しない範囲に設定されたエネルギーを付与する工程をさらに包含する、請求項6〜21のいずれかに記載の半導体膜の形成方法。
  23. 前記半導体膜はシリコン材料により形成される、請求項6〜22のいずれかに記載の半導体膜の形成方法。
  24. 請求項6〜23のいずれかに記載の半導体膜の形成方法により形成された半導体膜を用いた半導体装置。
  25. 請求項24に記載の半導体装置を備えたディスプレイ装置。
JP2002229061A 2002-08-06 2002-08-06 半導体膜およびその形成方法、並びにその半導体膜を用いた半導体装置、ディスプレイ装置 Withdrawn JP2004071832A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002229061A JP2004071832A (ja) 2002-08-06 2002-08-06 半導体膜およびその形成方法、並びにその半導体膜を用いた半導体装置、ディスプレイ装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002229061A JP2004071832A (ja) 2002-08-06 2002-08-06 半導体膜およびその形成方法、並びにその半導体膜を用いた半導体装置、ディスプレイ装置

Publications (1)

Publication Number Publication Date
JP2004071832A true JP2004071832A (ja) 2004-03-04

Family

ID=32015590

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002229061A Withdrawn JP2004071832A (ja) 2002-08-06 2002-08-06 半導体膜およびその形成方法、並びにその半導体膜を用いた半導体装置、ディスプレイ装置

Country Status (1)

Country Link
JP (1) JP2004071832A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012015877A2 (en) * 2010-07-28 2012-02-02 Massachusetts Institute Of Technology Confined lateral growth of crystalline material

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012015877A2 (en) * 2010-07-28 2012-02-02 Massachusetts Institute Of Technology Confined lateral growth of crystalline material
WO2012015877A3 (en) * 2010-07-28 2012-08-09 Massachusetts Institute Of Technology Confined lateral growth of crystalline material

Similar Documents

Publication Publication Date Title
TW303526B (ja)
KR100426210B1 (ko) 실리콘 박막 결정화 방법
JP2004087535A (ja) 結晶質半導体材料の製造方法および半導体装置の製造方法
JP2000036465A (ja) 遷移金属連続送達法から製造される単結晶薄膜トランジスタ
JP4291539B2 (ja) 半導体装置およびその製造方法
US6531348B2 (en) Method for crystallizing amorphous silicon and fabricating thin film transistor using crystallized silicon
KR20000062534A (ko) 다결정 실리콘 막의 형성 방법
KR20010039906A (ko) 반도체 장치 및 그의 제조 방법
US6812072B2 (en) Method for crystallizing amorphous film and method for fabricating LCD by using the same
JPH10289876A (ja) レーザ結晶化方法及びそれを用いた半導体装置並びに応用機器
JP2004179195A (ja) 半導体薄膜、半導体薄膜の形成方法、半導体装置およびディスプレイ装置。
JP4165305B2 (ja) 結晶質半導体材料の製造方法および半導体装置の製造方法
JP2004071832A (ja) 半導体膜およびその形成方法、並びにその半導体膜を用いた半導体装置、ディスプレイ装置
US7443457B2 (en) Liquid crystal display device having polycrystalline silicon thin film transistor and method of fabricating the same
JP4618957B2 (ja) 結晶性シリコン膜の形成方法、半導体装置、ディスプレイ装置
US6828655B2 (en) Semiconductor film with low crystal defect and semiconductor device and display apparatus using the semiconductor film
JP2002118061A (ja) 結晶性半導体膜の形成方法および半導体装置並びにディスプレイ装置
JP4428685B2 (ja) 半導体膜の形成方法
JP5004838B2 (ja) 半導体膜の形成方法、並びに、その半導体膜を用いた半導体装置、ディスプレイ装置。
JP2002075862A (ja) 結晶性半導体膜の形成方法および半導体装置並びにディスプレイ装置
JP2005045036A (ja) 結晶性膜の製造方法、結晶性膜、半導体薄膜、半導体装置および表示装置
JP2004140175A (ja) 結晶質半導体膜の製造方法およびそれを用いた半導体素子の製造方法
JP2003100631A (ja) 半導体作製方法および半導体装置
JP2005210019A (ja) 結晶質半導体膜の製造方法および結晶質半導体膜
JP2007251007A (ja) 結晶質半導体膜およびその製造方法

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20051101