KR100322655B1 - 반도체장치와결정규소반도체의제작방법 - Google Patents

반도체장치와결정규소반도체의제작방법 Download PDF

Info

Publication number
KR100322655B1
KR100322655B1 KR1019950051130A KR19950051130A KR100322655B1 KR 100322655 B1 KR100322655 B1 KR 100322655B1 KR 1019950051130 A KR1019950051130 A KR 1019950051130A KR 19950051130 A KR19950051130 A KR 19950051130A KR 100322655 B1 KR100322655 B1 KR 100322655B1
Authority
KR
South Korea
Prior art keywords
film
amorphous semiconductor
silicon
semiconductor film
silicon oxide
Prior art date
Application number
KR1019950051130A
Other languages
English (en)
Other versions
KR960023273A (ko
Inventor
순페이 야마자끼
미쯔노리 사카마
야쓰히코 다케무라
Original Assignee
순페이 야마자끼
가부시키가이샤 한도오따이 에네루기 켄큐쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 순페이 야마자끼, 가부시키가이샤 한도오따이 에네루기 켄큐쇼 filed Critical 순페이 야마자끼
Publication of KR960023273A publication Critical patent/KR960023273A/ko
Application granted granted Critical
Publication of KR100322655B1 publication Critical patent/KR100322655B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H01L21/02686—Pulsed laser beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02422—Non-crystalline insulating materials, e.g. glass, polymers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02672—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using crystallisation enhancing elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • H01L27/1277—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor using a crystallisation promoting species, e.g. local introduction of Ni catalyst
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H01L29/78621—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H01L29/78675—Polycrystalline or microcrystalline silicon transistor with normal-type structure, e.g. with top gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Optics & Photonics (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Recrystallisation Techniques (AREA)
  • Thin Film Transistor (AREA)

Abstract

박막트랜지스터등과 같은 반도체 소자의 적합한 특성을 나타내는 결정성 실리콘 막을 제공하도록 플라즈마 CVD법, 열 CVD법과 같은 CVD법에 의해 유리기판상에 산화실리콘막을 증착시키고, 그 산화실리콘막을 대기와 접촉시킴이 없이 그 산화실리콘막상에 연속적으로 비정질실리콘막을 증착시킨다. 상기 비정질실리콘막을 니켈과 같은 촉매성분을 참가하여 500 내지 600℃에서 어니일링시키는 것에 의해 결정화시킨다. 그 실리콘막상에 레이저비임을 조사하여 결정특성을 개선시킨다. 결정성 실리콘막내에서 촉매성분은 실리콘막아래의 산화실리콘으로 확산되고, 이에 따라 실리콘막내의 촉매성분의 농도가 저하된다. 이러한 결정성 실리콘막을 사용하여, 개선된 특성(특히 작은 오프전류)을 갖는 박막트랜지스터와 같은 반도체소자가 얻어질 수 있다.

Description

반도체장치와 결정 규소 반도체막의 제작방법
본 발명은 결정성을 가지는 규소를 주성분으로 하는 반도체를 제조하는 방법에 관한 것으로, 더 구체적으로는, 박막트랜지스터와 같은 반도체 소자에 사용되는 결정성 규소 반도체막을 제조하는 방법에 관한 것이다.
박막 반도체를 사용한 박막트랜지스터(이하, TFT라 한다)가 알려져 있다. TFT는 기판상에 형성된 박막 반도체를 사용하여 구성된다. TFT는 각종 집적회로에 사용되는데, 특히 액정표시장치와 같은 전기광학장치중에서도 액티브 맥트릭스형 액정표시장치의 각 화소의 스위칭 소자 또는 주변회로부에 형성된 구동소자로서 사용된다.
TFT에 이용되는 박막 반도체로서는 비정질 규소막을 사용하는 것이 간편하 지만, 그의 전기적 특성이 불량하다는 문제가 있다. TFT의 특성을 향상시키기 위해서는, 결정성을 가지는 규소 박막을 사용하는 것이 바람직하다. 결정성을 가지는 규소막을 얻기 위해서는, 먼저 비정질 규소막을 형성하고, 그 후에 가열에 의해 또는 레이저광과 같은 높은 에너지를 가지는 전자파를 조사(照射)하는 것에 의해 결정화시킨다.
그러나, 가열에 의한 결정화의 경우는, 600℃ 이상의 가열온도에서 10시간 이상 가열하는 것이 필요하고, 따라서, 기판으로서 유리기판을 사용하는 것이 곤란하다는 문제가 있다. 예를 들어, 액티브형 액정표시장치에 일반적으로 사용되는 코닝 7059 유리는 유리변형점이 593℃이기 때문에, 기판의 대면적화를 고려한 경우, 600℃ 이상에서의 가열은 문제가 있다. 또한, 이렇게 하여 얻어진 결정성 규소막의 특성은 후술하는 레이저광 조사에 의해 얻어진 막의 것보다 열등하다.
상기한 문제를 해결하기 위해서는, 일본국 공개특허공고 평6-2441O3호, 6-244104호, 6-244105호, 6-244205호, 6-296O23호 공보에 개시되어 있는 바와 같이, 비정질 규소의 결정화를 촉진시키는 촉매작용을 갖는 원소를 사용하면 좋다. 즉, 비정질 규소막에 니켈, 팔라듐, 납 등의 원소를 미량으로 부착시킨 후 가열하는 것에 의해, 600℃ 이하, 전형적으로는, 550℃에서 4시간 정도의 처리시간에 결정화를 행할 수 있다는 것이 밝혀졌다.
그러나, 이와 같은 방법에 의해 상기와 같은 저온에서 상기와 같은 단기간 에 얻어진 규소막에는 촉매원소가 잔존한다는 문제가 있고, 이러한 규소막을 사용하여 얻어진 TFT의 특성도 좋지 않다. 특히, TFT에서는, 게이트에 역(逆)바이어스 전압(N채널형 TFT에서는 부(負)의 전압, P채널형 TFT에서는 정(正)의 전압)을 인가한 때의 드레인 전류(오프 전류 또는 누설 전류)의 절대값과 그의 편차가 큰 것이 최대의 문제이었다.
오프 전류가 크다고 하는 것은, 특히 그 규소막이 액티브 매트릭스형 액정 표시장치의 화소전극의 스위칭 트랜지스터에 사용되는 경우 큰 문제가 된다. 화소 전극에 배치된 박막트랜지스터의 오프 전류가 크면, 화소전극이 소정의 시간동안 전하를 보유할 수 없게 되어, 화면의 깜박거림이나 표시가 흐리게 되는 현상이 유발된다.
본 발명은 이러한 현상을 감안하여 된 것으로, 규소의 결정화를 촉진시키는 촉매원소를 사용하여 규소막을 결정화시키는 공정을 채택하여 TFT의 오프 전류와 그의 편차를 감소시킬 수 있는 결정 규소 반도체막의 제작방법, 특히 저온에서 처리될 수 있고 대량생산에 적합한 결정 규소 반도체막의 제작방법을 제공하는 것을 목적으로 하는 것이다.
상기 목적을 달성하기 위해, 본 발명은 이하의 공정을 사용하여 결정성을 갖는 규소막을 얻는다.
먼저, 절연표면상에 각종 기상성장법(CVD법), 예를 들어, 플라즈마 CVD법 또는 열 CVD법에 의해 산화규소막을 퇴적한다, 본 공정에서의 성막온도는 450℃ 이하, 바람직하게는, 300∼350℃로 한다. 예를 들어, 테트라에톡시실란(TEOS)과 산소, 또는 모노실란(SiH4)과 일산화이질소(N2O)를 사용한 플라즈마 CVD법이나 또는 모노실란과 산소를 사용한 열 CVD법에 의해 퇴적을 행하면 좋다.
이와 같이 하여 퇴적한 산화규소막상에 각종 CVD법에 의해 비정질 규소막을 퇴적한다. 예를 들어, 모노실란을 원료로 하여 플라즈마 CVD법에 의해 비정질 규소막을 얻는데 있어서는, 성막온도는 295∼305℃가 바람직하다. 그러나, 상기 산화규소막을 대기와 접촉시킴 없이 비정질 규소막을 성막할 필요가 있다. 즉, 산화규소막과 비정질 규소막의 성막은 연속적으로 행해질 필요가 있다. 이 목적을 위해서는, 공지의 멀티체임버 시스템의 성막장치(클러스터 툴(cluster tool))를 사용하는 것이 바람직하다.
그후, 상기 비정질 규소막상에 그의 결정화를 촉진하는 촉매원소 단체(單) 또는 상기 촉매원소를 함유하는 화합물을 층, 막 또는 클러스터 형상으로 형성한다. 이하에서는, 이 촉매원소 단체 또는 그 촉매원소를 함유하는 화합물의 층을촉매층이라 칭한다. 촉매층의 형성방법에 관해서는 후술한다.
또한, 본 발명자들은 촉매원소로서 니켈을 사용한 경우에 가장 현저한 효과가 얻어지는 것을 알았다. 사용가능한 다른 촉매원소로서는, Pt, Cu, Ag, Au, In, Sn, Pd, P, As, Sb를 들 수 있다.
그후, 상기 비정질 규소막에 가열처리를 행하여, 비정질 규소막의 일부 또는 전체를 결정화시킨다. 이 결정화 과정중에, 촉매층이 비정질 규소막의 전면을 덮고 있지 않은 경우에는, 촉매층이 덮고 있는 영역이 결정화될 뿐만 아니라, 그 영역으로부터 주변영역으로 결정화가 진행한다.
결정화 공정에서, 촉매원소가 도입되어 있는 비정질 규소막의 결정화가 진 행하도록 비정질 규소막을 400℃ 이상의 온도로 가열한다. 일반적인 유리기판에서는, 가열온도를 400∼750℃로 한다. 그러나, 유리기판의 종류에 따라 내열온도가 다르기 때문에, 가열온도의 상한을 유리의 변형점으로 하면 된다. 예를 들어, 코닝 7059 유리의 경우, 유리의 변형점이 593℃이고, 코닝 1737 유리의 경우는, 66 7℃이다.
특히, 유리기판의 내열성과 생산성의 관점에서, 상기 가열온도를 대략 550℃로 결정하는 것이 적합하다.
가열온도가 높을수록, 규소막의 결정성이 더욱 개선된다는 것이 밝혀졌다. 따라서, 주로 규소막의 결정성이 요망되는 경우 기판이 견딜 수 있는 한에서 가능한 한 높은 온도로 규소막을 가열한다. 이 경우, 대략 1000℃의 온도에 견딜 수 있는 석영기판을 사용하는 것이 바람직하다. 예를 들어, 석영기판은 대략 800∼1000℃의 온도로 가열될 수 있다.
가열공정후, 레이저광 또는 그것과 동등한 강광(强光)을 조사하는 것에 의 해 결정화를 더욱 촉진시킬 수도 있다. 이 공정을 추가함으로써, 앞의 공정에서 결정화되지 않은 부분이, 앞의 공정에서 결정화된 부분을 핵으로 하여 결정화될 수 있다.
본 발명에 의한 결정화가 종래의 레이저광 조사에 의한 결정화와 근본적으 로 다른 점은, 종래의 방법에서는 전혀 결정이 없는 상태로부터 비정질 규소막이 용융된 후 결정화되기 때문에 결정성을 결정하는 조건이 매우 엄격하게 된다는데 있다. 즉, 결정핵이 존재하지 않는 경우에는, 결정화 공정에 있어서는 냉각속도가 결정성을 결정하는 주 요인이 되지만, 냉각속도는 레이저광의 에너지밀도와 분위기의 온도에 따라 크게 다르기 때문에, 필연적으로 레이저 에너지밀도의 최적 범위가 좁게 된다. 만일 에너지가 너무 높으면, 용융 상태로부터의 냉각속도가 너무 크게되어, 비정질 상태로 되어 버린다. 또한, 에너지가 너무 낮으면, 막 전체를 용융시킬 수 없고, 비정질 부분이 잔존하게 된다.
한편, 결정핵이 존재하는 경우에는, 결정화가 용이하고, 냉각속도에 대한 의존성이 무시된다. 또한, 막의 대부분이 결정화되어 있기 때문에, 레이저광의 에너지밀도가 낮더라도 적절한 특성이 보증된다. 이렇게 하여, 결정성이 매우 향상된 결정 규소막을 안정되게 얻는 것이 가능하다.
레이저광 조사 대신에, 비간섭성의 강광, 특히 적외광을 단시간 조사하는 방법을 채용하여도 좋다. 적외광은 유리에는 잘 흡수되지 알고, 규소 박막에 잘흡수되기 때문에, 유리기판상에 형성된 규소 박막을 선택적으로 가열할 수 있어 바람직하다. 이러한 적외광을 단시간만 조사하는 방법이 급속 열어닐(RTA) 또는 급속 열처리(RTP)법이라 불린다.
촉매층 형성방법으로서는, 촉매원소 단체 또는 그의 화합물의 스퍼터링과 같은 진공장치를 사용한 퇴적방법 및 촉매원소를 함유하는 용액을 대기중에서 비정질 규소막의 표면에 도포하는 퇴적방법이 있다. 특히, 후자의 경우에는, 큰 설비투자 없이도 재현성 좋게 퇴적을 행할 수 있다. 이하에서는, 후자의 방법에 대하여 상세히 설명한다.
후자의 방법을 채용하는 경우에는, 용액으로서 수용액, 유기용매용액 등을 사용할 수 있다. 본 명세서에서 "촉매 함유"라는 것은, 촉매가 화합물로서 포함되는 것과 단순히 분산되어 포함되는 것 모두를 의미한다.
촉매원소를 함유하는 용매로서는, 극성 용매인 물, 알코올, 산, 암모니아로부터 선택되는 것이 사용될 수 있다. 이 경우에는, 용액을 규소막에 직접 도포하면 용액이 반발되기 때문에, 비정질 규소막의 표면에 얇은 산화막을 형성하여 놓으면 좋다. 산화막 형성방법으로서는, 열산화, 과산화수소 등의 산화제에 의한 산화, 적외광 조사에 의한 산화 등이 사용될 수 있다.
산화막을 형성하는 대신에, 촉매원소를 함유하는 용액에 계면활성제를 첨가하는 것도 유용하다. 이것은 피(被)도포면에 대한 밀착성을 높이고 흡착성을 제어하기 위한 것이다. 계면활성제는 피도포면상에 미리 도포시킬 수도 있다. 계면활성제로서는, 기본적으로 소수기(疎水基)로서 약 10∼20개의 탄소원자를 포함하는탄화수소 체인을 가지는 것이 사용될 수 있다.
계면활성제로서는, 예를 들어, 불화수소산, 불화암모늄 용액 및 물로 이루 어진 혼합액에, 지방산과 카르복실산의 염, 지방산의 염, 카르복실산, 지방산 아민, 지방족 알코올로 이루어진 계면활성제의 군으로부터 선택된 적어도 1종류의 재료가 함유된 것이 사용될 수 있다. 지방산은 CnH2n+1COOH (n은 5∼11의 정수(整數)이다)로 표시될 수 있고, 지방산의 염은 CnH2n+1CONH3R (n은 5∼11의 정수, R은 수소원자, 또는 탄소수 5∼10의 알킬기를 나타낸다)로 표시될 수 있다. 또한, 지방산 아민은 일반식 CmH2m+1NH2(m은 7∼14의 정수이다)로 표시될 수 있고, 지방족 알코올은 일반식 CnH2n+1OH (n은 6∼12의 정수이다)로 표시될 수 있다.
계면활성제의 구체적인 예로서는, 아래 표 1∼표 3에 나타낸 것이 사용될 수 있다. 아래에 나타내는 계면활성제는 비정질 규소막의 표면에 부착될 때 금속원소를 분산시키는 작용을 한다.
표 1
C7F15COOCN4
퍼플루오로알킬 술폰산 암모늄 A
퍼플루오로알킬 술폰산 암모늄 B
퍼플루오로알킬 베타인
RfCH2CH2O(CH2CH2O)XH
퍼플루오로알킬 카르복실산
C8F17COOH
퍼플루오로알킬 폴리옥시에틸렌 에탄올
불소화알킬 에스터
퍼플루오로알킬 EO 첨가물 A
퍼플루오로칼릴 EO 첨가물 B
퍼플루오로알킬 카르복실산 암모늄 A
퍼플루오로알킬 카르복실산 암모늄 B
퍼플루오로알킬 카르복실산 암모늄 C
표 2
알킬 디페닐에테르디술폰산염
옥타데실아민 아세테이트
코코넛 아민 아세테이트
디알킬 술포호박산 암모늄
디메틸알킬(코코넛) 베타인
스테아릴아민 아세테이트
소프트 알킬벤젠술폰산 암모늄
디데실벤젠술폰산 암모늄
디데실트리메틸 암모늄 클로라이드
트리 n-옥틸아민
폴리에틸렌 글리콜 모노스테아레이트
폴리옥시에틸렌 알킬 에테르
폴리옥시에틸렌 알킬페닐 에테르
폴리옥시에틸렌 알킬페닐 에테르 설페이트 암모늄
폴리옥시에틸렌 올레인산 에스터
폴리옥시에틸렌 고급 알코올
폴리옥시에틸렌 노닐페닐 에테르
폴리옥시에틸렌 라놀린 알코을 에테르
폴리옥시에틸렌 라놀린산 에스터
폴리옥시에틸렌 라놀린 지방산 에스터
폴리카르복실산 암모늄
모노글리세린 에스터
라우릴 트리에탄올 설페이트 아민
라놀린 알코올
표 3
촉매로서 니켈을 사용하고 그 니켈을 극성 용매에 함유시킨 경우에는, 니켈은 니켈화합물로서 도입된다. 이 니켈화합물로서는, 대표적으로는 취화니켈, 초산니켈, 수산니켈, 탄산니켈, 염화니켈, 옥화니켈, 질산니켈, 황산니켈, 개미산니켈, 니켈 아세틸아세토네이토, 4-사이클로헥실 낙산니켈, 산화니켈, 수산화니켈로부터 선택된 것이 사용된다.
또한, 촉매원소로서 니켈 단체를 사용하는 경우에는, 산에 니켈을 용해시켜 용액으로 할 필요가 있다.
또한, 촉매원소를 함유하는 용매로서, 무극성 용매인 벤젠, 톨루엔, 크실 렌, 사염화탄소, 클로로폼 및 에테르로부터 선택된 것을 사용할 수도 있다. 이 경우, 니켈은 니켈화합물로서 도입된다. 그 니켈화합물로서는, 대표적으로는 니켈 아세틸아세토네이토 및 2-에틸헥산산 니켈로부터 선택된 것이 사용될 수 있다.
이상 설명한 것은 촉매원소인 니켈이 완전히 용해되어 있는 용액을 사용하 는 예이지만, 니켈이 완전히 용해되지 않아도, 니켈 단체 또는 니켈화합물로 된 분말이 분산매(分散媒)중에 균일하게 분산되어 있는 에멀젼이 사용될 수도 있다. 또는, 산화막 형성용 용액이 사용될 수도 있다. 이러한 용액으로서는, 일본국 도쿄 오카 고교 가부시키가이샤의 OCD(Ohka Diffusion Source)를 사용할 수 있다. 이 OCD 용액을 사용하는데 있어서는, 이 용액을 피처리면상에 도포하고, 200℃ 정도의 온도에서 베이킹(baking)하는 것으로 산화규소막을 간단히 형성할 수 있다. 또한, 불순물을 첨가하는 것도 자유이기 때문에, 이 용액은 본 발명에 이용될 수 있다.
상기한 사항들은 촉매원소로서 니켈 이외의 재료를 사용한 경우에도 동일하게 적용될 수 있다.
용액에 함유되는 촉매원소의 양은 그 용액의 종류에도 의존하지만, 개략적 인 경향으로서는 용액에 대한 니켈의 양으로서 0.1∼200 ppm, 바람직하게는, 1∼50 ppm(중량환산)으로 하는 것이 바람직하다. 이것은, 결정화 종료후에 있어서의 막중의 니켈농도나 내(耐)약품성(예를 들어, 내(耐)불산성)을 감안하여 결정되는 값이다.
촉매원소를 사용하여 결정화시킨 규소막을 사용하여 만들어진 TFT의 오프 전류가 큰 것은 결정화에 사용된 촉매원소가 결정내에 과잉으로 존재하는 것에 기인하고, 또한 오프 전류의 편차가 큰 것은 촉매원소의 편석에 기인하는 것으로 판명되었다. 따라서, 결정화 공정후에 촉매원소를 규소 결정으로부터 외부로 축출시키면 오프 전류가 감소될 수 있고, 촉매원소의 농도가 낮게 되면 편석도 회피될 수 있다.
원래, 촉매원소는 규소 결정중에서 안정되게 존재할 수 없어, 자연적으로 배제된다. 그러나, 현실적으로는, 규소막의 상하에 강한 블록킹(blocking)층(배리어)이 형성되기 때문에, 촉매원소는 내부에 있게 되고 결정입계에서 편석된다.
본 발명의 특징들중의 하나는 하지(下地)의 산화규소막과 비정질 규소막을 연속적으로 성막한다는 것이다. 즉, 하지의 산화규소막과 비정질 규소막 사이에는, 대기중의 수분, 이산화탄소 등에 의해 이물질 층이 형성되지 않는다. 또한, 본 발명에서는, 하지의 산화규소막과 비정질 규소막이 450℃ 이하의 저온에서 퇴적되기 때문에, 산화규소막이 매우 부드럽고, 비정질 규소막으로부터 배제된 촉매원소가 산화규소막내에 신속하게 포함되게 된다.
역으로, 하지막이 강한 블록킹 작용을 갖는 질화규소로 만들어지면, 촉매원소가 막에 거의 흡수되지 않는다. 또한, 산화규소막의 경우에도, 450℃를 초과하는 온도에서 처리된 막에서는, 산화규소가 응고되어, 촉매원소의 흡수가 방해받는다.
결정화의 초기에 있어서는, 산화규소와 규소의 계면은 매우 불명확한 상태 (화학량론적 조성에 의해 구성된 이종(異種)물질 사이의 계면이 인식되지 않는 상태)에 있게 된다. 그러나, 결정화가 진행됨에 따라 계면이 명확하게 된다. 촉매원소는 결정화의 선단에 많이 존재하고, 결정화의 진행에 따라 이동하기 때문에, 최종적으로 모든 규소막이 결정화된 상태에서는 많은 촉매원소가 산화규소막내에 흡수된다.
초기에 부드러웠던 산화규소막도 어닐공정에 의해 충분히 고화되고, 산화규소막내에 흡수된 촉매원소가 다시 결정 규소막내로 역류하는 일은 거의 없다. 또한, 트랩 준위 등도 충분히 감소될 수 있다. 따라서, 그 후의 소자형성에 있어서, 신뢰성에 전혀 문제가 없다.
실시예 1
제 1A 도∼제 1F 도에 본 실시예를 나타낸다. 먼저, 기판(코닝 7059 유 리)(101)상에 하지막(下地膜)으로서 두께 1000∼5000 Å, 예를 들어, 2000 Å의 산화규소막(102)을 형성하였다. 이 산화규소막(102)의 형성방법으로서는, TEOS와 산소를 원료가스로 하는 플라즈마 CVD법을 이용하였다. 성막시의 기판온도는 250℃로 하였다. TEOS에 1∼50%, 대표적으로는, 20%의 트리클로로에틸렌(TCE)을 혼합하였다. TCE에 의해 하지의 산화규소막(102)에 염소가 도입되어, 규소막에 함유된 촉매원소를 뽑아내는 효과가 증진되었다.
이어서, 모노실란을 원료로 하는 플라즈마 CVD법에 의해 비정질 규소막 (103)을 100∼1500 Å, 예를 들어, 800 Å의 두께로 형성하였다. 이 비정질 규소 막(103)의 성막온도는 300℃로 하였다. 산화규소막(102)과 비정질 규소막(103)의 성막은 2개의 성막실을 가진 클러스터 툴(cluster tool)에서 연속적으로 행해졌으며, 산화규소막(102)의 표면을 대기에 접촉시키지 않았다.
그 후, 마스크가 되는 산화규소막(104)을 플라즈마 CVD법에 의해 500∼3000 Å, 예를 들어, 1000 Å의 두께로 형성하였다. 이 산화규소막(104)도 하지의 산화규소막(102)과 동일한 조건하에서 상기한 클러스터 툴에 의해 성막하였다.
그리고, 산화규소막(104)에 공지의 포토리소그래피법에 의해 패턴을 형성하고, 그 패턴에 구멍을 뚫어 비정질 규소막(103)을 선택적으로 노출시켰다.
또한, 비정질 규소막(103)을 과산화수소의 수용액에 방치함으로써, 그 비정질 규소막(103)의 노출부분상에 매우 얇은 산화규소막(도시되지 않음)을 10∼100 Å의 두께로 성막하였다. 이 산화규소막은 매우 얇기 때문에 정확한 막두께는 알수 없다. 이러한 산화규소막의 다른 형성방법으로서는, 산소분위기중에서의 자외광 조사에 의한 산화반응을 이용할 수도 있다. 이 경우의 조건으로서는, 산소분위기중에서 자외광을 1∼15분간 조사하면 좋다. 또한, 열산화법이 사용될 수도 있다.
이 산화규소막은, 니켈을 함유하는 초산염 용액을 도포하는 후의 공정에서비정질 규소막(103)의 전체 표면에 걸쳐 초산염 용액을 확산시키기 위해, 즉, 습윤성을 개선시기 위해 도포되었다. 초산염 용액을 비정질 규소막(103)의 표면에 직접 도포한 경우에는, 비정질 규소가 초산염 용액을 반발시켜, 비정질 규소막(103)의 표면 전체에 니켈을 도입할 수 없어, 균일한 결정화가 행해질 수 없다. 본 공정에서 그러한 얇은 산화규소막을 형성하는 목적은 비정질 규소막(103)의 발수성을 완화시키기 위한 것이다.
다음에, 니켈이 첨가된 초산염 용액을 조정하였다. 니켈의 농도는 100 ppm으로 하였다. 그 다음, 이 초산염 용액을 표면 전체에 2 ml 적하(滴下)한 후, 그 상태를 5분간 유지시켰다. 그리고, 스피너(spinner)를 사용하여 스핀 건조(2000 rpm, 60초)를 행하였다.
상기 용액의 도포후, 그 상태를 1∼10분간 유지시켰다. 그 유지시간에 의해서도, 최종적으로 비정질 규소막(103)내에 함유되는 니켈의 농도를 제어할 수 있지만, 가장 큰 제어인자는 용액의 농도이다.
이 니켈용액 도포공정을 1회∼수 회 행함으로써, 스핀 건조후의 비정질 규 소막(103)의 노출된 표면상에 평균 두께가 수 Å∼수 백 인 Å인 니켈함유층(촉매층)(105)을 형성할 수 있었다. 이 경우, 상기 층의 니켈은 그 후의 가열공정에서 비정질 규소막(103)으로 확산하여, 결정화를 촉진시키는 촉매로서 작용한다. 또한, 이 촉매층(105)은 완전한 막으로 되어 있을 필요는 없다.(제 1A 도)
그 다음, 가열로에서, 질소분위기중에서 500∼580℃, 1∼12시간(본 실시예 의 경우에는, 550℃, 8시간)의 가열처리를 행하였다. 그 결과, 산화규소막(104)의개방부로부터 결정화가 진행하여, 결정화된 규소영역(106, 107)을 얻을 수 있었다. 다른 영역(108, 109)은 비정질 규소 상태로 잔존하였다.(제 1B 도)
이것을 상면으로부터 본 모양을 제 2A 도에 나타내었다. 이 도면으로부터 명백한 바와 같이, 결정화된 규소영역이 개방부로부터 타원형으로 확장되었다.
그 후, 산화규소막(104)을 제거하는 동시에, 규소막을 패터닝 및 에칭하여, 섬형상 규소막영역(110, 111)을 형성하였다. 규소막의 에칭은 수직방향으로 이방성을 가지는 반응성 이온 에칭(RIE)법에 의해 행하였다. 이것은 TFT의 활성층이 된다. 그 후, 산소분위기중에서 550℃로 열처리함으로써, 섬형상 규소막영역(110, 111)의 표면상에 매우 얇은(100 Å까지의) 산화규소막(112)을 형성하였다.
그 후, KrF 엑시머 레이저(파장: 248 nm, 펄스폭: 30 nsec)를 질소분위기 또는 대기중에서 200∼400 mJ/cm2, 예를 들어, 300 mJ/cm2의 에너지밀도로 수 쇼트 (shot) 조사하여, 섬형상 규소막영역(110, 111)의 결정성을 더욱 향상시켰다. KrF 엑시머 레이저 외에, XeCl 레이저(파장: 308 nm), ArF 레이저(파장: 193 nm), XeF 레이저(파장: 353 nm) 등의 엑시머 레이저를 사용할 수도 있다. 또한, RTA법을 사용할 수도 있다.(제 1C도)
그 후, 스퍼터링법 또는 플라즈마 CVD법에 의해 게이트 절연막으로서 두께 1000 Å의 산화규소막(113)을 형성하였다. 스퍼터링법을 사용하는 경우에는, 타겟으로써 산화규소가 사용되었고, 스퍼터링시의 기판온도는 200∼400℃, 예를 들어, 350℃이었고, 스퍼터링 분위기는 산소와 아르곤으로 이루어지고, 아르곤/산소의 비가 0∼0.5, 예를 들어, 0.1 이하이었다.(제 1D 도)
이어서, 감압 CVD법에 의해 두께 3000∼8OOO Å, 예를 들어, 6000 Å의 규 소막(0.1∼2%의 인을 함유)을 성막하였다. 또한, 산화규소막(113)의 성막공정과 규소막의 성막공정을 연속적으로 행하는 것이 바람직하다. 그 다음, 규소막을 패터닝하고, 게이트 전극(114∼116)을 형성하였다. 이 상태를 위에서 본 모양을 제 2B 도에 나타내었다. 제 2B 도에서 점선으로 나타내어진 타원은 제 2A 도의 영역 (106, 107)에 대응한다.
다음에, 게이트 전극(114∼116)을 마스크로 하여 이온 도핑법에 의해 활성 층에 불순물(인 및 붕소)을 주입하였다. 도핑 가스로서는 포스핀(PH3)과 디보란 (B2H6)을 사용하였다. 전자(前者)의 경우에는, 가속전압을 60∼90 kV, 예를 들어, 80 kV, 후자의 경우에는, 가속전압을 40∼80 kV, 예를 들어, 65 kV로 하였다. 도 즈량은 1 ×1014-8 ×1015cm-2, 예를 들어, 인의 경우는 1 ×1015cm-2, 붕소의 경우는 2 ×1015cm-2으로 하였다. 도핑시, 도핑이 불필요한 영역을 포토레지스트로 덮음으로써, 각각의 원소를 선택적으로 도정하였다. 그 결과, N형 불순물영역(118, 119)과 P형 불순물영역(117)이 형성되었다.
그 후, 550∼600℃에서 어닐을 행하여, 이온이 주입된 불순물영역(117∼ 119)을 활성화시켰다. 그 결과, P형을 부여하는 불순물(붕소)이 도핑된 불순물영 역(117)과 N형을 부여하는 불순물(인)이 도핑된 불순물영역(118, 119)이 활성화되었다.(제 1E도)
이어서, 플라즈마 CVD법에 의해 층간절연물(120)로서 두께 6000 Å의 산화규소막을 형성하였다. 그리고, 층간절연물(120)에 콘택트 홀을 형성하고(콘택트 홀을 뚫는 위치가 제 2C 도에 나타내어져 있다), 이 콘택트 홀내에, 금속재료, 예를 들어, 알루미늄막에 의해 TFT의 전극·배선(121∼125)을 형성하였다. 최종적으로, 1기압의 수소분위기에서 350℃, 30분의 어닐을 행하였다. 이러한 수소 어닐 대신에, 제 1C 도 또는 제 1D 도의 공정에서 수소 이온을 10∼100 keV로 가속하여 활성층중에 주입한 후에 어닐을 행하여도 좋다.(제 1F 도)
이상과 같이 하여, TFT를 가지는 회로를 형성할 수 있었다. 본 실시예에서는, 이것이 TFT의 기본 특성을 측정하기 위한 필요 최소한의 회로이지만, 제 2B 도의 좌측의 섬형상 영역(110)에 형성된 N채널형 TFT와 P채널형 TFT와의 싱보형 회로를 주로 논리회로로 사용하고, 우측의 섬형상 영역(111)에 형성된 TFT를 액티브 매트릭스 회로의 스위칭 트랜지스터로 사용하면, 액티브 매트릭스 회로와 그것을 구동시키기 위한 논리회로를 동일 기판상에 가지는 집적회로(소위 모놀리식형 액티브 매트릭스 회로)를 형성할 수 있다.
실시예 2
제 3A 도∼제 3F 도에 본 실시예를 나타낸다. 먼저, 모노실란과 일산화이 질소를 원료가스로 하는 플라즈마 CVD법에 의해, 유리기판(코닝 1737 유리)(201)상에 하지막으로서 산화규소막(202)을 1000∼5000 Å, 예를 들어, 2000 Å의 두께로 성막하였다. 성막시의 기판온도는 350℃로 하였다. 이어서, 모노실란을 원료로하는 플라즈마 CVD법에 의해 비정질 규소막(203)을 1000 Å의 두께로 형성하였다. 이 비정질 규소막(203)의 성막온도는 250℃이었다. 산화규소막(202)과 비정질 규소막(203)은 2개의 성막실을 갖는 클러스터 툴을 사용하여 연속적으로 성막되었다.
다음에, 비정질 규소막(203)의 표면에 과산화수소 수용액에 의해 아주 얇은 산화규소막을 형성하였다. 실시예 l에서와 같이 1∼30 ppm, 예를 들어, 10 ppm의 니켈을 함유한 초산염 용액을 기판상에 5 ml(10 cm2의 기판의 경우) 적하하고, 스피너에 의해 50 rpm으로 10초간 스핀 코팅을 행하여, 기판의 전체 표면에 걸쳐 균일한 수막(水膜)을 형성하였다. 이 상태에서 5분간 유지시킨 후, 스피너를 사용하여 2000 rpm으로 60초간 스핀 건조를 행하였다. 이 유지공정은 스피너를 0∼150 rpm 으로 회전시킴으로써 행해질 수 있었다. 이렇게 하여, 니켈을 함유하는 촉매층 (204)을 형성하였다.(제 3A도)
그 후, 질소분위기에서 550℃, 4시간의 어닐을 행하여, 비정질 규소막(203)을 결정화시켰다. 이 경우, 니켈이 비정질 규소막(203)으로부터 하지의 산화규소 막(202)으로 이동하였으며, 위로부터 아래로 결정화가 진행하였다. 이렇게 하여, 결정 규소막(205)을 얻었는데, 이것에는 수 μm 정도의 크기를 갖는 비정질 부분이 관찰되었다.(제 3B 도)
상기 어닐에 의한 결정화 공정후, XeCl 레이저(파장: 308 nm)를 조사하여, 규소막(205)의 결정성을 더욱 향상시켰다. 이 레이저광 조사공정에서는, 기판 (201) 또는 레이저광이 조사될 표면을 가열하면, 균일성이 더욱 증대되고, 필요한레이저 에너지밀도를 저감시킬 수 있었다. 이때의 가열온도는 200∼450℃ 정도가 비람직하였다. 이 공정에 의해 규소막(205)내의 비정질 부분을 완전히 결정화시킬 수 있어, 결정성을 높일 수 있었다. 이렇게 하여, 결정 규소막(206)을 얻었다.(제 3C 도)
또한, 이 공정은 급속 열어닐(RTA)에 의해 행해질 수도 있었다. 구체적으 로는, 0.6∼4 μm, 여기서는, 0.8∼1.4 μm의 파장 피크를 갖는 적외광을 30∼180 초간 조사하였다. 분위기에 0.1∼10%의 HCl을 혼입하여도 좋다.
적외광의 광원으로서는 할로겐 램프를 사용하였다. 적외광의 강도는 모니 터의 단결정 규소 웨이퍼상의 온도가 900∼1200℃의 범위내에 있도록 조정되었다. 구체적으로는, 규소 웨이퍼에 묻혀 있는 열전쌍의 온도를 모니터하고, 이것을 적외광의 광원으로 피드백하였다. 본 실시예에서는, 승온속도는 초당 50∼200℃로 일정하였고, 강온속도는 자연냉각에서 초당 20∼100℃이었다. 적외광 조사는 기판을 실온으로 유지한 상태에서 행할 수 있으나, 효과의 증대를 위해서는 기판을 200∼ 450℃, 예를 들어, 400℃로 미리 가열한 상태에서 행할 수도 있다.
다음에, 결정 규소막(206)을 에칭하여, 섬형상 규소막영역(207, 208)을 형 성하였다. 결정 규소막(206)의 에칭은 수직방향으로 이방성을 갖는 반응성 이온 에칭(RIE)법에 의해 행하였다.
그 후, 모노실란과 일산화이질소를 원료로 하는 플라즈마 CVD법에 의해 두 께 1000 Å의 산화규소막(209)을 게이트 절연막으로서 형성하였다. 성막시의 기판온도는 200∼400℃, 예를 들어, 350℃이었고, 이 공정후, 질소 또는 일산화이질소중에서 550∼650℃로 어닐을 행하였다.(제 3D 도)
이어서, 스퍼터링법에 의해 두께 3000∼8000 Å, 예를 들어, 4000 Å의 알 루미늄막(0.1∼2%의 스칸듐을 함유)을 성막하였다. 그리고, 이 알루미늄막을 에칭하여 게이트 전극(210∼212)을 형성하였다. 이 게이트 전극에 전해용액중에서 전류를 흐르게 함으로써 양극산화를 행하여, 게이트 전극(210∼212)의 상면 및 측면에 두께 1000∼3000 Å, 여기서는, 2000 Å의 산화알루미늄막을 형성하였다. 상기 양극산화는 1∼5%의 주석산을 함유하는 에틸렌 글리콜 용액중에서 행해졌다. 또한, 이 산화알루미늄막은 후의 이온 도핑공정에서 오프셋 게이트영역을 형성하는 두께가 되기 때문에, 오프셋 게이트영역의 길이를 상기한 양극산화공정에서 결정할 수 있다.(일본국 공개특허공고 평5-114724호, 5-267667호, 6-29l3l5호 공보 참조)
다음에, 게이트 전극부(게이트 전극(210∼212)과 그 주위의 산화물층)를 마스크로 하여 이온 도핑법에 의해 활성층 영역에 자기정합적으로 P 또는 N 도전형을 부여하는 불순물을 첨가하였다. 도핑 가스로서는, 포스핀(PH3)과 디보란(B2H6)을 사용하였다. 전자의 경우에는, 가속전압을 80 kV, 도즈량을 5 ×1014cm-2으로 하고, 후자의 경우에는, 가속전압을 65 kV, 도즈량을 1 ×1015cm-2으로 하였다. 도핑시, 도핑이 불필요한 영역을 포토레지스트로 덮음으로써, 각각의 원소를 선택적으로 도핑하였다. 그 결과, N형 불순물영역(214, 215)과 P형 불순물영역(213)이 형성되었다.
그 후, 레이저광 조사에 의해 어닐을 행하여, 이온이 주입된 불순물영역을활성화시켰다. 레이저광으로서는, KrF 엑시머 레이저(파장: 248 nm, 펄스폭: 20 nsec)를 사용하였으나, 다른 레이저를 사용하는 것도 가능하다. 레이저광의 조사조건으로서, 에너지밀도가 200∼400 mJ/cm2, 예를 들어, 250 mJ/cm2이고, 1개소당 2∼10 쇼트, 예를 들어, 2 쇼트로 하였다. 레이저광 조사시에 기판을 200∼450℃ 정도로 가열하면, 저항의 균일성이 향상되었다. 이렇게 하여, 불순물영역(213∼ 215)이 활성화되었다. 레이저 어닐 대신에, RTA법에 의해 불순물의 활성화를 행할수도 있다.(제 3E 도)
이어서, 플라즈마 CVD법에 의해 충간절연물(216)로서 두께 6000 Å의 산화 규소막을 형성하였다. 그리고, 층간절연물(216)에 콘택트 홀을 형성하고, 금속재료, 예를 들어, 크롬막에 의해 TFT의 전극·배선(217∼221)을 형성하였다.(제 3F도)
실시예 3
제 4A도∼제 4F 도에 본 실시예를 나타낸다. 먼저, 모노실란과 산소를 원 료가스로 하는 열 CVD법에 의해 석영기판(301)상에 하지막으로서 두께 2000 Å의 산화규소막(302)을 형성하였다. 성막온도는 420℃로 하였다. 이어서, 플라즈마 CVD법에 의해 비정질 규소막(303)을 500 Å의 두께로 성막하였다. 하지의 산화규소막(302)과 비정질 규소막(303)의 성막은 2개의 성막실을 가진 멀티체임버 성막장치를 사용하여 연속적으로 행하였다.
또한, 실시예 2에서와 같이, 스핀 코팅법에 의해 두께 20∼50 Å의 초산니켈층(304)을 형성하였다. 그러나, 본 실시예에서는, 초산니켈 수용액에 계면활성 제(고급 알코올계 비이온 계면활성제)를 1 체적% 첨가하였다. 따라서, 실시예 2와는 달리, 비정질 규소막(303)의 표면에 산화규소막을 형성할 필요가 없었다.(제 4A 도)
그 후, 질소분위기에서 550℃, 4시간의 어닐을 행하여, 비정질 규소막(303)을 결정화시켰다. 이 결정화는 니켈과 비정질 규소막(303)이 접촉한 영역을 출발점으로 하여, 실시예 2에서와 같이 횡방향으로 진행하였다. 이렇게 하여, 결정 규소막(305)이 얻어졌다. 본 실시예에서는, 계면활성제의 효과에 의해 실시예 2의 경우보다도 비정질 영역의 잔존이 매우 적었다. 어닐이 종료된 후, KrF 엑시머 레이저의 조사에 의해 결정 규소막(305)의 결정성을 더욱 개선시켰다.(제 4B 도)
다음에, 결정 규소막(305)을 에칭하여 섬형상의 활성층영역(306, 307)을 형성하였다. 결정 규소막(305)의 에칭은 수직방향으로 이방성을 가지는 RIE법에 의해 행해졌다.
그 후, 10%의 수증기를 함유하는 1기압, 650∼850℃, 대표적으로는, 750℃ 의 산소분위기중에 3∼5시간 방치함으로써, 활성층영역(306, 307)의 표면을 200∼ 800 Å, 대표적으로는, 500 Å의 두께로 산화시켜 산화규소막(308, 309)을 형성하였다. 이 산화규소막(308, 309)의 형성에는, 막두께 제어성의 면에서 발열성 산화법(수소:산소 = 1.8∼1.0(체적비))이 효과적이었다. 그때 얻어진 산화규소막(308, 309)의 두께는 400∼1600 Å, 본 실시예에서는, 1000 Å이었다, 산하규소막(308, 309)을 형성한 후, 1기압의 일산화이질소 분위기에서 800℃, 1시간의 어닐을 행하여, 산화규소막(308, 309)중의 수소를 제거하였다.(제 4C 도)
이어서, 스퍼터링법에 의해 두께 3000∼8000 Å, 예를 들어, 5000 Å의 알 루미늄막(0.1∼2%의 스칸듐을 함유)을 성막하였다. 그리고, 이 알루미늄막을 패터닝하여 게이트 전극(310∼312)을 형성하였다. 그 다음, 실시예 2에서와 같이 게이트 전극에 전해용액중에서 전류를 흐르게 함으로써 양극산화를 행하여, 게이트 전극(310∼312)의 상면 및 측면에 두께 1000∼3000 Å, 여기서는, 2000 Å의 산화알루미늄막을 형성하였다.
다음에, 게이트 전극부, 즉, 게이트 전극(310∼312)과 그 주위의 산화물층 을 마스크로 하며 이온 도핑법에 의해 활성층 영역(소스/드레인, 채널을 구성한다)에 자기정합적으로 P 또는 N 도전형을 부여하는 불순물을 주입하였다. 도핑 가스로서는, 포스핀(PH3)과 디보란(B2H6)을 사용하였다. 전자의 경우에는, 가속전압을 80 kV, 도즈량을 5 ×1014cm-2으로 하고, 후자의 경우에는 가속전압을 65 kV, 도즈량을 1 ×1015cm-2으로 하였다. 그 결과, N형 불순물영역(314, 315)과 P형 불순물영역 (313)이 형성되었다.
그 후, 레이저광 조사에 의해 어닐을 행하여, 이온이 주입된 불순물영역을 활성화시켰다. 레이저광으로서는, KrF 엑시머 레이저(파장: 248 nm, 펄스폭: 20 nsec)를 사용하였다.
다음에, 플라즈마 CVD법에 의해 산화규소막(316)을 형성하였다. 이 산화규소막(316)은 게이트 전극의 측면에의 피복성이 우수해야 하는 것이 중요하다. 산화규소막(316)의 두께는 0.5∼1 μm, 예를 들어, 0.7 μm이었다.(제 4D 도)
그리고, 산화규소막(316)을 건식 에칭법 등에 의해 이방성 에칭하였다. 즉, 수직방향으로만 선택적으로 에칭하였다. 그 결과, 소스/드레인을 구성하는 영역(313∼315)의 표면이 노출되고, 각각의 게이트 전극(310∼312)(주위의 양극산화물층 포함)의 측면에 대략 삼각형 형태의 절연물(317, 318, 319)이 남았다.
대략 삼각형 형태의 절연물(317∼319)의 칫수, 특히, 그의 폭은 앞서 성막 된 산화규소막(316)의 두께와, 에칭조건과, 게이트 전극(310∼312)(주위의 양극산화물층을 포함)의 높이에 의해 결정된다. 또한, 얻어진 절연물(317∼319)의 형상은 삼각형에 한정되는 것은 아니고, 스텝 커버리지 및 산화규소막(3l6)의 두께에 따라 변경될 수 있다. 예를 들어, 막두께가 작을 때는 그 형상이 사각형으로 된다.
그 다음, 스퍼터링법에 의해 두께 50∼500 Å의 티탄막(320)을 형성하였다. 티탄 대신에, 몰리브덴, 텅스텐, 백금, 팔라듐 등을 사용할 수도 있다.(제 4E 도)
상기 막형성 후, 200∼650℃, 바람직하게는, 400∼500℃로 어닐을 행하여, 상기 티탄막(320)을 소스/드레인을 구성하는 불순물영역(313∼315)의 규소와 반응시켜, 소스/드레인영역에 규화물층(321, 322, 323)을 형성하였다.
그 후, 반응하지 않은 티탄막(주로 절연물(317∼319) 또는 양극산화물상에 퇴적된 것)을 과산화수소 수용액과 암모니아 수용액에서 에칭하였다. 그리고, 열 CVD법에 의해 전체 표면에 층간절연물(324)로서 산화규소막을 6000 Å의 두께로 형성하였다. 그 다음, TFT의 소스/드레인에 콘택트 홀을 형성하고, 티탄과 알루미늄의 다층막을 형성하고, 이것을 에칭하여, 배선·전극(325∼329)을 형성하였다. 티탄층과 알루미늄층의 두께는 각각 800 Å, 5000 Å이었다. 최종적으로, 1기압의 수소분위기에서 350℃, 30분의 어닐을 행하여, TFT 회로를 완성하였다.(제 4F 도)
본 발명에 따르면, 우수한 결정성을 갖는 규소막을 안정되게 얻을 수 있다. 본 발명에 의해 얻어진 결정성 규소막은 실시예들에 나타낸 바와 같이 TFT를 제작하는데 매우 적합하고, 따라서, 본 발명은 산업상 매우 유익하다.
제 1A 도∼제 1F 도는 본 발명의 실시예 1의 제작공정을 나타내는 단면도.
제 2A 도∼제 2C 도는 본 발명의 실시예 1의 제작공정을 나타내는 평면도.
제 3A 도∼제 3F 도는 본 발명의 실시예 2의 제작공정을 나타내는 단면도.
제 4A 도∼제 4F 도는 본 발명의 실시예 3의 제작공정을 니타내는 단면도.
* 도면의 주요부분에 대한 부호의 설명
101: 기판 102: 산화규소막(하지막)
103: 비정질 규소막 104: 산화규소막(마스크)
105: 촉매층 106, 107: 결정화된 영역
108, 109: 결정화되지 않은 영역 110, 111: 섬형상 규소막영역
112: 산화규소막 113: 게이트 절연막
114∼116: 게이트 전극 117: P형 불순물영역
118, 119: N형 불순물영역 120: 층간절연물
121∼125: 전극 ·배선

Claims (29)

  1. CVD법에 의해 절연표면 위에 산화규소로 된 절연막을 형성하는 공정,
    CVD법에 의해, 상기 절연막을 대기에 노출시킴이 없이 상기 절연막 상에 규소를 포함하는 비정질 반도체막을 퇴적하는 공정,
    상기 비정질 반도체막에 접하도록, 규소의 결정화를 촉진시킬 수 있는 재료를 도입하는 공정, 및
    상기 비정질 반도체막의 적어도 일부를 결정화시키는 공정을 포함하고,
    상기 절연막의 형성이 원료가스로서 테트라에톡시 실란과 산소를 사용한 CVD법에 의해 행해지고, 상기 테트라에톡시 실란에 트리클로로에틸렌이 혼합되는 것을 특징으로 하는 반도체장치 제작방법.
  2. 제1항에 있어서, 상기 재료가, Ni, Pd, Pt, Cu, Ag, Au, In, Sn, P, As, Sb로 이루어진 군으로부터 선택된 적어도 하나인 것을 특징으로 하는 반도체장치 제작방법.
  3. 제 1 항에 있어서, 상기 비정질 반도체막의 퇴적이, 원료가스로서 모노실란을 사용한 플라즈마 CVD법에 의해 행해지는 것을 특징으로 하는 반도체장치 제작방법.
  4. 제 1 항에 있어서, 상기 비정질 반도체막의 퇴적이 450℃ 이하의 온도에서 행해지는 것을 특징으로 하는 반도체장치 제작방법.
  5. 제 1 항에 있어서, 상기 절연막이 1000∼5000 Å의 두께로 형성되는 것을 특징으로 하는 반도체장치 제작방법.
  6. 제 1 항에 있어서, 상기 절연막이 450℃ 이하의 온도에서 형성되는 것을 특징으로 하는 반도체장치 제작방법.
  7. 제 1 항에 있어서, 상기 절연막과 상기 비정질 반도체막이 멀티체임버 성막장치를 사용하여 연속적으로 형성되는 것을 특징으로 하는 반도체장치 제작방법.
  8. 제 1 항에 있어서, 상기 절연막이 플라즈마 CVD법 또는 열 CVD법에 의해 형성되는 것을 특징으로 하는 반도체장치 제작방법.
  9. 화학적 기상성장법(CVD법)에 의해 450℃ 이하의 온도에서 절연표면 위에 산화규소막을 형성하는 공정,
    CVD법에 의해, 상기 산화규소막을 대기에 노출시킴이 없이 상기 산화규소막 상에, 규소를 포함하는 비정질 반도체막을 퇴적하는 공정,
    상기 비정질 반도체막에 접하도록, 규소의 결정화를 촉진시킬 수 있는 재료를 도입하는 공정, 및
    규소의 결정화를 촉진시킬 수 있는 상기 재료를 도입한 후 가열에 의해 상기 비정질 반도체막을 결정화시키는 공정을 포함하고,
    상기 산화규소막의 형성이 원료가스로서 테트라에톡시 실란과 산소를 사용한 플라즈마 CVD법에 의해 행해지고, 상기 테트라에톡시 실란에 트리클로로에틸렌이 혼합되는 것을 특징으로 하는 결정 규소 반도체장치 제작방법.
  10. CVD법에 의해 석영기판 위에 산화규소로 된 절연막을 형성하는 공정,
    CVD법에 의해, 상기 절연막을 대기에 노출시킴이 없이 상기 절연막 상에, 규소를 포함하는 비정질 반도체막을 퇴적하는 공정,
    상기 비정질 반도체막에 접하도록, 상기 비정질 반도체막의 결정화를 촉진시킬 수 있는 재료를 도입하는 공정,
    상기 비정질 반도체막의 적어도 일부를 결정화시키는 공정,
    상기 반도체막을 패터닝하여, 활성층을 형성하는 적어도 하나의 섬형상 반도체 영역을 형성하는 공정,
    상기 섬형상 반도체영역의 결정성을 개선시키기 위해 상기 섬형상 반도체영역에 광을 조사하는 공정,
    상기 섬형상 반도체영역 위에 게이트 절연막을 형성하는 공정,
    광을 조사하는 상기 공정 후에 또는 게이트 절연막을 형성하는 상기 공정 후에 상기 섬형상 반도체영역에 수소 이온을 도입하는 공정, 및
    상기 게이트 절연막 상에 게이트 전극을 형성하는 공정을 포함하고,
    상기 활성층 내의 상기 재료가 감소 또는 제거되도록, 상기 재료가 상기 활성층으로부터 상기 절연막으로 추출되는 것을 특징으로 하는 박막트랜지스터 제작방법,
  11. 제 10 항에 있어서, 상기 재료가, Ni, Pd, Pt, Cu, Ag, Au, In, Sn, P, As, Sb 로 이루어진 군으로부터 선택된 적어도 하나인 것을 특징으로 하는 박막트랜지스터 제작방법.
  12. 제 10 항에 있어서, 상기 비정질 반도체막이 450℃ 이하의 온도에서 퇴적되는 것을 특징으로 하는 박막트랜지스터 제작방법.
  13. 제 10 항에 있어서, 상기 절연막이 450℃ 이하의 온도에서 형성되는 것을 특징으로 하는 박막트랜지스터 제작방법.
  14. 제 10 항에 있어서, 상기 절연막과 상기 비정질 반도체막이 멀티체임버 성막장치를 사용하여 연속적으로 형성되는 것을 특징으로 하는 박막트랜지스터 제작방법.
  15. 제 10 항에 있어서, 상기 절연막이 플라즈마 CVD법 또는 열 CVD법에 의해 형성 되는 것을 특징으로 하는 박막트랜지스터 제작방법.
  16. 제 10 항에 있어서, 상기 절연막이 모노실란과 일산화이질소를 원료로 하여 형성되는 것을 특징으로 하는 박막트랜지스터 제작방법.
  17. 제 10 항에 있어서, 상기 절연막이 테트라에톡시실란과 산소를 원료로 하여 형성되는 것을 특징으로 하는 박막트랜지스터 제작방법.
  18. 제 10 항에 있어서, 결정화된 반도체막의 결정성을 개선시키기 위해 그 반도체막에 광을 조사하는 공정을 더 포함하는 것을 특징으로 하는 박막트랜지스터 제작방법.
  19. CVD법에 의해 절연표면 상에 제1 산화막을 형성하는 공정,
    CVD법에 의해, 상기 제1 산화막을 대기에 노출시킴이 없이 상기 제1 산화막 상에, 규소를 포함하는 비정질 반도체막을 퇴적하는 공정,
    상기 비정질 반도제막의 표면을 산화시켜, 그 표면에 제2 산화막을 형성하는 공정,
    상기 비정질 반도체막의 결정화를 촉진시킬 수 있는 재료를 함유하는 용액을 상기 비정질 반도체막의 적어도 일부에 접촉시켜 배치하는 공정, 및
    상기 비정질 반도체막을 가열하여 상기 비정질 반도체막의 일부 또는 전부를결정화시키는 공정을 포함하고,
    상기 재료가 상기 반도체막으로부터 상기 제1 산화막으로 추출되는 것을 특징으로 하는 반도체장치 제작방법.
  20. 제 19 항에 있어서, 제1 산화막이 450℃ 이하의 온도에서 형성되는 것을 특징으로 하는 반도체장치 제작방법.
  21. 제 1 항 또는 제 19 항에 있어서, 상기 비정질 반도체막이 750℃ 이하의 온도에서 결정화되는 것을 특징으로 하는 반도체장치 제작방법.
  22. 제 10 항에 있어서, 상기 비정질 반도체막이 1000℃ 이하의 온도에서 결정화되는 것을 특징으로 하는 박막트랜지스터 제작방법.
  23. 제 18 항에 있어서, 상기 광이 XeCl 레이저 또는 KrF 레이저에 의해 조사되는 것을 특징으로 하는 박막트랜지스터 제작방법.
  24. 제 18 항에 있어서, 광을 조사하는 상기 공정이 급속 열어닐(RTA)에 의해 행해지는 것을 특징으로 하는 박막트랜지스터 제작방법.
  25. 제 1 항에 있어서, 상기 절연막이 염소를 함유하는 것을 특징으로 하는 반도체장치 제작방법.
  26. 제 9 항에 있어서, 상기 산화규소막이 염소를 함유하는 것을 특징으로 하는 결정 규소 반도체장치 제작방법.
  27. 제 10 항에 있어서, 상기 절연막이 염소를 함유하는 것을 특징으로 하는 박막트랜지스터 제작방법 .
  28. 제 19 항에 있어서, 상기 제1 산화막이 염소를 함유하는 것을 특징으로 하는 반도체장치 제작방법.
  29. 화학적 기상성장법(CVD법)에 이해 450℃ 이하의 온도에서 절연표면 위에 산화규소막을 형성하는 공정,
    CVD법에 의해, 상기 산화규소막을 대기에 노출시킴이 없이 상기 산화규소막 상에, 규소를 포함하는 비정질 반도체막을 퇴적하는 공정,
    상기 비정질 반도체막에 접하도록, 규소의 결정화를 촉진시킬 수 있는 재료를 도입하는 공정, 및
    규소의 결정화를 촉진시킬 수 있는 상기 재료를 도입한 후 가열에 의해 상기 비정질 반도체막을 결정화시키는 공정을 포함하고,
    상기 산화규소막의 형성이 원료가스로서 테트라에톡시 실란과 산소를 사용한플라즈마 CVD법에 의해 행해지고, 상기 테트라에톡시 실란에 트리클로로에틸렌이 혼합되는 것을 특징으로 하는 결정 규소 반도체막 제작방법.
KR1019950051130A 1994-12-16 1995-12-16 반도체장치와결정규소반도체의제작방법 KR100322655B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP94-333877 1994-12-16
JP33387794 1994-12-16

Publications (2)

Publication Number Publication Date
KR960023273A KR960023273A (ko) 1996-07-18
KR100322655B1 true KR100322655B1 (ko) 2002-06-20

Family

ID=18270957

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950051130A KR100322655B1 (ko) 1994-12-16 1995-12-16 반도체장치와결정규소반도체의제작방법

Country Status (4)

Country Link
US (1) US6337229B1 (ko)
KR (1) KR100322655B1 (ko)
CN (1) CN1097298C (ko)
TW (1) TW297950B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6541323B2 (en) 2000-10-06 2003-04-01 Lg. Philips Lcd Co., Ltd. Method for fabricating polysilicon thin film transistor

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3729955B2 (ja) * 1996-01-19 2005-12-21 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3645379B2 (ja) * 1996-01-19 2005-05-11 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3645380B2 (ja) 1996-01-19 2005-05-11 株式会社半導体エネルギー研究所 半導体装置の作製方法、情報端末、ヘッドマウントディスプレイ、ナビゲーションシステム、携帯電話、ビデオカメラ、投射型表示装置
US7056381B1 (en) * 1996-01-26 2006-06-06 Semiconductor Energy Laboratory Co., Ltd. Fabrication method of semiconductor device
JP3516424B2 (ja) * 1996-03-10 2004-04-05 株式会社半導体エネルギー研究所 薄膜半導体装置
JPH10135137A (ja) * 1996-10-31 1998-05-22 Semiconductor Energy Lab Co Ltd 結晶性半導体作製方法
JP4401448B2 (ja) * 1997-02-24 2010-01-20 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2000058839A (ja) 1998-08-05 2000-02-25 Semiconductor Energy Lab Co Ltd 半導体素子からなる半導体回路を備えた半導体装置およびその作製方法
US6656779B1 (en) * 1998-10-06 2003-12-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor apparatus having semiconductor circuits made of semiconductor devices, and method of manufacture thereof
JP3715848B2 (ja) 1999-09-22 2005-11-16 シャープ株式会社 半導体装置の製造方法
US6830994B2 (en) * 2001-03-09 2004-12-14 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device having a crystallized semiconductor film
US6855584B2 (en) * 2001-03-29 2005-02-15 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device
US6809023B2 (en) * 2001-04-06 2004-10-26 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device having uniform crystal grains in a crystalline semiconductor film
JP4854866B2 (ja) * 2001-04-27 2012-01-18 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2003273016A (ja) * 2002-01-11 2003-09-26 Sharp Corp 半導体膜およびその形成方法、並びに、その半導体膜を用いた半導体装置、ディスプレイ装置。
US7276402B2 (en) * 2003-12-25 2007-10-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US7507617B2 (en) * 2003-12-25 2009-03-24 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
TWI277214B (en) * 2004-12-10 2007-03-21 Innolux Display Corp The method for manufacturing thin film transister
JP2011077322A (ja) * 2009-09-30 2011-04-14 Tokyo Electron Ltd 結晶性珪素膜の成膜方法およびプラズマｃｖｄ装置
KR101176900B1 (ko) * 2010-09-06 2012-08-30 주식회사 유진테크 반도체 소자의 제조 방법
US10898618B2 (en) * 2014-09-08 2021-01-26 The Texas A&M University System Amorphous silicon oxide, amorphous silicon oxynitride, and amorphous silicon nitride thin films and uses thereof
CN114447144A (zh) * 2021-12-27 2022-05-06 张家港博佑光电科技有限公司 一种perc+se电池碱抛前后保护工艺

Family Cites Families (48)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3783049A (en) * 1971-03-31 1974-01-01 Trw Inc Method of platinum diffusion
US4343081A (en) * 1979-06-22 1982-08-10 L'etat Francais Represente Par Le Secretaire D'etat Aux Postes Et Telecommunications Et A La Telediffusion (Centre National D'etudes Des Telecommunications) Process for making semi-conductor devices
US4379020A (en) * 1980-06-16 1983-04-05 Massachusetts Institute Of Technology Polycrystalline semiconductor processing
US4335161A (en) * 1980-11-03 1982-06-15 Xerox Corporation Thin film transistors, thin film transistor arrays, and a process for preparing the same
JPS58102560A (ja) * 1981-12-14 1983-06-18 Fujitsu Ltd 薄膜トランジスタの製造方法
US5365079A (en) * 1982-04-30 1994-11-15 Seiko Epson Corporation Thin film transistor and display device including same
JPH0682839B2 (ja) * 1984-08-21 1994-10-19 セイコー電子工業株式会社 表示用パネルの製造方法
JPH0760807B2 (ja) 1990-03-29 1995-06-28 株式会社ジーティシー 半導体薄膜の製造方法
EP0457596B1 (en) * 1990-05-17 1995-12-06 Sharp Kabushiki Kaisha Process for fabricating a thin film transistor
EP0459763B1 (en) * 1990-05-29 1997-05-02 Semiconductor Energy Laboratory Co., Ltd. Thin-film transistors
US5147826A (en) 1990-08-06 1992-09-15 The Pennsylvania Research Corporation Low temperature crystallization and pattering of amorphous silicon films
JPH05152311A (ja) * 1991-12-02 1993-06-18 Matsushita Electric Ind Co Ltd 半導体装置の製造方法及び半導体製造装置
TW226478B (en) 1992-12-04 1994-07-11 Semiconductor Energy Res Co Ltd Semiconductor device and method for manufacturing the same
US5604360A (en) 1992-12-04 1997-02-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including a plurality of thin film transistors at least some of which have a crystalline silicon film crystal-grown substantially in parallel to the surface of a substrate for the transistor
JPH06296023A (ja) 1993-02-10 1994-10-21 Semiconductor Energy Lab Co Ltd 薄膜状半導体装置およびその作製方法
EP0612102B1 (en) 1993-02-15 2001-09-26 Semiconductor Energy Laboratory Co., Ltd. Process for the fabrication of a crystallised semiconductor layer
JPH06244103A (ja) * 1993-02-15 1994-09-02 Semiconductor Energy Lab Co Ltd 半導体の製造方法
KR0143873B1 (ko) 1993-02-19 1998-08-17 순페이 야마자끼 절연막 및 반도체장치 및 반도체 장치 제조방법
US5275851A (en) 1993-03-03 1994-01-04 The Penn State Research Foundation Low temperature crystallization and patterning of amorphous silicon films on electrically insulating substrates
US5624851A (en) 1993-03-12 1997-04-29 Semiconductor Energy Laboratory Co., Ltd. Process of fabricating a semiconductor device in which one portion of an amorphous silicon film is thermally crystallized and another portion is laser crystallized
TW241377B (ko) 1993-03-12 1995-02-21 Semiconductor Energy Res Co Ltd
TW278219B (ko) 1993-03-12 1996-06-11 Handotai Energy Kenkyusho Kk
CN1095204C (zh) 1993-03-12 2002-11-27 株式会社半导体能源研究所 半导体器件和晶体管
JP3193803B2 (ja) * 1993-03-12 2001-07-30 株式会社半導体エネルギー研究所 半導体素子の作製方法
US5501989A (en) 1993-03-22 1996-03-26 Semiconductor Energy Laboratory Co., Ltd. Method of making semiconductor device/circuit having at least partially crystallized semiconductor layer
US5481121A (en) 1993-05-26 1996-01-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having improved crystal orientation
US5488000A (en) 1993-06-22 1996-01-30 Semiconductor Energy Laboratory Co., Ltd. Method of fabricating a thin film transistor using a nickel silicide layer to promote crystallization of the amorphous silicon layer
US5529937A (en) * 1993-07-27 1996-06-25 Semiconductor Energy Laboratory Co., Ltd. Process for fabricating thin film transistor
US5663077A (en) 1993-07-27 1997-09-02 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a thin film transistor in which the gate insulator comprises two oxide films
US5492843A (en) 1993-07-31 1996-02-20 Semiconductor Energy Laboratory Co., Ltd. Method of fabricating semiconductor device and method of processing substrate
JP2975973B2 (ja) 1993-08-10 1999-11-10 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
JP2762215B2 (ja) 1993-08-12 1998-06-04 株式会社半導体エネルギー研究所 薄膜トランジスタおよび半導体装置の作製方法
JP2814049B2 (ja) 1993-08-27 1998-10-22 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
TW264575B (ko) 1993-10-29 1995-12-01 Handotai Energy Kenkyusho Kk
JP3562590B2 (ja) * 1993-12-01 2004-09-08 株式会社半導体エネルギー研究所 半導体装置作製方法
US5612250A (en) 1993-12-01 1997-03-18 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a semiconductor device using a catalyst
US5654203A (en) 1993-12-02 1997-08-05 Semiconductor Energy Laboratory, Co., Ltd. Method for manufacturing a thin film transistor using catalyst elements to promote crystallization
JP2860869B2 (ja) 1993-12-02 1999-02-24 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
KR100319332B1 (ko) 1993-12-22 2002-04-22 야마자끼 순페이 반도체장치및전자광학장치
TW279275B (ko) * 1993-12-27 1996-06-21 Sharp Kk
JP3378078B2 (ja) 1994-02-23 2003-02-17 株式会社半導体エネルギー研究所 半導体装置の作製方法
JPH07335906A (ja) 1994-06-14 1995-12-22 Semiconductor Energy Lab Co Ltd 薄膜状半導体装置およびその作製方法
JP3072000B2 (ja) 1994-06-23 2000-07-31 株式会社半導体エネルギー研究所 半導体装置の作製方法
US5712191A (en) 1994-09-16 1998-01-27 Semiconductor Energy Laboratory Co., Ltd. Method for producing semiconductor device
JP3942651B2 (ja) 1994-10-07 2007-07-11 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3486240B2 (ja) 1994-10-20 2004-01-13 株式会社半導体エネルギー研究所 半導体装置
US5756364A (en) 1994-11-29 1998-05-26 Semiconductor Energy Laboratory Co., Ltd. Laser processing method of semiconductor device using a catalyst
TW448584B (en) 1995-03-27 2001-08-01 Semiconductor Energy Lab Semiconductor device and a method of manufacturing the same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6541323B2 (en) 2000-10-06 2003-04-01 Lg. Philips Lcd Co., Ltd. Method for fabricating polysilicon thin film transistor

Also Published As

Publication number Publication date
CN1097298C (zh) 2002-12-25
TW297950B (ko) 1997-02-11
US6337229B1 (en) 2002-01-08
KR960023273A (ko) 1996-07-18
CN1131342A (zh) 1996-09-18

Similar Documents

Publication Publication Date Title
KR100322655B1 (ko) 반도체장치와결정규소반도체의제작방법
JP3378078B2 (ja) 半導体装置の作製方法
US7749819B2 (en) Method for manufacturing semiconductor device
KR0168693B1 (ko) 반도체 제작방법 및 반도체장치 제작방법
US5858823A (en) Semiconductor circuit for electro-optical device and method of manufacturing the same
JP3621151B2 (ja) 半導体装置の作製方法
KR100376372B1 (ko) 반도체장치 및 그의 제작방법
US5851860A (en) Semiconductor device and method for producing the same
KR0169508B1 (ko) 반도체 제조 공정
US6465284B2 (en) Semiconductor device and method for manufacturing the same
JP2860869B2 (ja) 半導体装置およびその作製方法
JP3713232B2 (ja) 結晶質シリコン活性層を含む薄膜トランジスタの製造方法
KR100297318B1 (ko) 반도체장치제작방법
US6337259B1 (en) Method for fabricating semiconductor device with high quality crystalline silicon film
KR100279106B1 (ko) 반도체 장치의 제작방법
US6348367B1 (en) Method for manufacturing a semiconductor device
JPH088439A (ja) 半導体装置およびその作製方法
US7186601B2 (en) Method of fabricating a semiconductor device utilizing a catalyst material solution
KR0180573B1 (ko) 반도체 장치 및 그 제작방법
JP4162727B2 (ja) 半導体装置の作製方法
JP3338267B2 (ja) 半導体装置の作製方法
JP3662479B2 (ja) 半導体装置の作製方法
US7141461B2 (en) Method for manufacturing a semiconductor device
KR100326529B1 (ko) 반도체장치 제작방법
JP4145963B2 (ja) 半導体装置作製方法

Legal Events

Date Code Title Description
A201 Request for examination
AMND Amendment
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
J201 Request for trial against refusal decision
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20111221

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee