CN1916740A - 薄膜晶体管与画素结构的制造方法 - Google Patents
薄膜晶体管与画素结构的制造方法 Download PDFInfo
- Publication number
- CN1916740A CN1916740A CN 200510091675 CN200510091675A CN1916740A CN 1916740 A CN1916740 A CN 1916740A CN 200510091675 CN200510091675 CN 200510091675 CN 200510091675 A CN200510091675 A CN 200510091675A CN 1916740 A CN1916740 A CN 1916740A
- Authority
- CN
- China
- Prior art keywords
- layer
- polysilicon
- drain
- source
- film transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 55
- 239000010409 thin film Substances 0.000 title claims description 59
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 140
- 229920005591 polysilicon Polymers 0.000 claims abstract description 136
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 77
- 239000004020 conductor Substances 0.000 claims abstract description 29
- 238000009413 insulation Methods 0.000 claims abstract description 25
- 238000004519 manufacturing process Methods 0.000 claims description 52
- 239000000758 substrate Substances 0.000 claims description 52
- 238000005468 ion implantation Methods 0.000 claims description 33
- 230000015572 biosynthetic process Effects 0.000 claims description 17
- 238000000059 patterning Methods 0.000 claims description 13
- 230000001681 protective effect Effects 0.000 claims description 13
- 230000005540 biological transmission Effects 0.000 claims description 10
- 230000005577 local transmission Effects 0.000 claims description 10
- 239000002019 doping agent Substances 0.000 claims description 9
- 238000005530 etching Methods 0.000 abstract description 3
- 239000000463 material Substances 0.000 description 10
- 229910045601 alloy Inorganic materials 0.000 description 9
- 239000000956 alloy Substances 0.000 description 9
- 229910021417 amorphous silicon Inorganic materials 0.000 description 9
- 150000002500 ions Chemical class 0.000 description 8
- 239000010408 film Substances 0.000 description 7
- 238000005516 engineering process Methods 0.000 description 6
- -1 phosphonium ion Chemical class 0.000 description 5
- 239000007943 implant Substances 0.000 description 4
- 238000002513 implantation Methods 0.000 description 4
- 229910052581 Si3N4 Inorganic materials 0.000 description 3
- 239000011521 glass Substances 0.000 description 3
- 239000011159 matrix material Substances 0.000 description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 3
- 229910052796 boron Inorganic materials 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 239000000356 contaminant Substances 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000011810 insulating material Substances 0.000 description 2
- 150000001455 metallic ions Chemical class 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 238000000137 annealing Methods 0.000 description 1
- 239000004568 cement Substances 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000005224 laser annealing Methods 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- NHDHVHZZCFYRSB-UHFFFAOYSA-N pyriproxyfen Chemical compound C=1C=CC=NC=1OC(C)COC(C=C1)=CC=C1OC1=CC=CC=C1 NHDHVHZZCFYRSB-UHFFFAOYSA-N 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
Images
Landscapes
- Thin Film Transistor (AREA)
Abstract
一种薄膜晶体管的制造方法，包含：先在一基板上形成一多晶硅层，且于多晶硅层上形成一光阻层，其中光阻层具有一图案以暴露出部分该多晶硅层，且该图案具有不同厚度。以光阻层为一蚀刻罩幕，而图案化多晶硅层，以定义出一多晶硅岛状物。之后移除光阻层的部分厚度，以暴露出局部的多晶硅岛状物。接着对局部暴露出的多晶硅岛状物进行一离子植入步骤，以形成一源极/漏极。移除剩余的光阻层之后，在基板与多晶硅岛状物上分别形成一闸绝缘层、一栅极、一图案化介电层与一导体层，以完成薄膜晶体管的制作。
Description
【技术领域】
本发明是有关于一种薄膜晶体管与画素结构的制造方法，且特别是有关于一种用于制作低温多晶硅的薄膜晶体管与画素结构的制造方法。
【背景技术】
近年来，随着光电技术与半导体制造技术的发展，使得视讯或影像装置的体积日渐趋于轻薄，进而带动平面显示器(FlatPanel Display)的蓬勃发展。传统使用阴极射线管(Cathode RayTube，CRT)的显示器虽然仍有其优点，但是由于其体积庞大而占空间，且显示时仍会有辐射线射出伤眼等问题。因此，配合光电技术与半导体制造技术所发展的平面显示器(Flat Panel Display，FPD)，例如为液晶显示器(Liquid Crystal Display，LCD)等，其具有外型薄、重量轻、低操作电压、省电、全彩化以及低辐射线等优点，故将成为二十一世纪显示器的主流。
液晶显示器依其驱动方式可分为主动矩阵式、被动矩阵式液晶显示器。就主动矩阵式液晶显示器而言，通常是以薄膜晶体管(Thin Film Transistor，TFT)来作为驱动开关。而薄膜晶体管又可依其通道层的材质分为非晶硅(amorphous silicon，简称a-Si)薄膜晶体管以及多晶硅(poly-silicon)薄膜晶体管。
早期的多晶硅薄膜晶体管的制造方法由于温度高达摄氏1000度，因此基板材质的选择受到大幅的限制。不过，近来由于雷射技术的发展，制程温度可降至摄氏600度以下，而利用此种制程所形成的多晶硅薄膜晶体管即称为低温多晶硅薄膜晶体管。
相较于非晶硅薄膜晶体管，低温多晶硅薄膜晶体管具有许多优点，例如为高开口率、高解析度与高显示画质以及可将驱动电路整合于玻璃基板上等。但是，相较于制作非晶硅薄膜晶体管的五道光罩制程，由于低温多晶硅薄膜晶体管的制程技术复杂度高，且所需的光罩制程步骤较多(就互补式薄膜晶体管的制程而言，需要八道或九道光罩)，故将耗费大量的制造成本。由此可知，要如何缩减制作低温多晶硅薄膜晶体管所需的光罩制程，乃是目前业界的当务的急。
【发明内容】
本发明的目的就是在提供一种薄膜晶体管的制造方法，适用于制造低温多晶硅的薄膜晶体管，以减少制作此薄膜晶体管所需的光罩数目。
本发明的再一目的是提供一种画素结构制造方法，适用于制造低温多晶硅的画素结构，以减少制作此画素结构所需的光罩数目。
本发明提出一种薄膜晶体管的制造方法，包括如下步骤：
(1)在一基板上形成一多晶硅层；
(2)于该多晶硅层上形成一光阻层，其中该光阻层具有一图案以暴露出部分该多晶硅层，且该图案具有不同厚度；
(3)以该光阻层为一蚀刻罩幕，图案化该多晶硅层，以定义出一多晶硅岛状物；
(4)移除该光阻层部分厚度，以暴露出局部的该多晶硅岛状物；
(5)对局部暴露出的该多晶硅岛状物进行一第一离子植入步骤，以形成一源极/漏极，而该源极/漏极之间即是一通道区；
(6)移除剩余的该光阻层；
(7)在该基板及该多晶硅岛状物上形成一闸绝缘层；
(8)在该闸绝缘层上形成一栅极；
(9)在该栅极上形成一图案化介电层，其中该图案化介电层暴露出部分的该源极/漏极；以及
(10)在该图案化介电层上形成一导体层，而该导体层是与该源极/漏极电性连接，以完成薄膜晶体管的制作。
依照本发明的较佳实施例所述的薄膜晶体管的制造方法，其中在形成栅极之后以及在形成图案化介电层之前的步骤，更包括以栅极为罩幕，进行一浅掺杂离子植入的步骤，以于源极/漏极与通道区之间形成一浅掺杂漏极。
依照本发明的较佳实施例所述的薄膜晶体管的制造方法，其中在形成多晶硅层之后与形成光阻层之前的步骤，更包括进行一第二离子植入步骤，以于多晶硅层内植入离子。
依照本发明的较佳实施例所述的薄膜晶体管的制造方法，其中在基板上形成多晶硅层之前，更包括在基板上形成一缓冲层。
依照本发明的较佳实施例所述的薄膜晶体管的制造方法，其中形成此光阻层的步骤包括使用具有一不透光区域、一局部透光区域与一完全透光区域的一光罩来进行一微影制程。
本发明另提出一种薄膜晶体管的制造方法，包括下列步骤：
(1)在一基板上形成一多晶硅层；
(2)在该多晶硅层上形成一光阻层，其中该光阻层具有一第一部分与一第二部分以暴露出部分该多晶硅层，且该第一部分具有一图案，而该图案具有不同厚度；
(3)以该光阻层为一蚀刻罩幕，图案化该多晶硅层，以分别定义出一第一多晶硅岛状物与一第二多晶硅岛状物；
(4)移除该光阻层部分厚度，以暴露出局部的该第一多晶硅岛状物；
(5)对局部暴露出的该第一多晶硅岛状物进行一第一离子植入步骤，以形成一第一源极/漏极，而该第一源极/漏极之间即是一第一通道区；
(6)移除剩余的该光阻层；
(7)在该基板上形成一闸绝缘层，并覆盖住该第一多晶硅岛状物与该第二多晶硅岛状物：
(8)在该第一多晶硅岛状物上方的该闸绝缘层上形成一第一栅极，并且在该第二多晶硅岛状物上方的该闸绝缘层上形成一第二栅极；
(9)以该第一栅极为罩幕，进行一浅掺杂离子植入步骤，以于该第一源极/漏极与该第一通道区之间形成一浅掺杂漏极；
(10)进行一第二离子植入步骤，以于该第二栅极两侧下方的该第二多晶硅岛状物内形成一第二源极/漏极，而该第二源极/漏极之间即是一第二通道区；
(11)在该基板上形成一图案化介电层，其中该图案化介电层是暴露出部分的该第一源极/漏极与部分的该第二源极/漏极；以及
(12)在该图案化介电层上形成一导体层，其中该导体层是分别与该第一源极/漏极与该第二源极/漏极电性连接，以完成薄膜晶体管的制作。
依照本发明的较佳实施例所述的薄膜晶体管的制造方法，其中在形成多晶硅层之后与形成光阻层之前的步骤，更包括进行一第三离子植入的步骤，以于第一多晶硅层内植入离子。
依照本发明的较佳实施例所述的薄膜晶体管的制造方法，其中在基板上形成多晶硅层之前，更包括在基板上形成一缓冲层。
依照本发明的较佳实施例所述的薄膜晶体管的制造方法，其中形成光阻层的步骤包括使用具有一不透光区域、一局部透光区域与一完全透光区域的一光罩来进行一微影制程。
本发明另提出一种画素结构的制造方法，包含下列步骤：(1)在一基板上形成一多晶硅层；
(2)在该多晶硅层上形成一光阻层，其中该光阻层具有一第一部分与一第二部分以暴露出部分该多晶硅层，且该第一部分具有一图案，而该图案具有不同厚度；
(3)以该光阻层为一蚀刻罩幕，图案化该多晶硅层，以分别定义出至少一第一多晶硅岛状物与一第二多晶硅岛状物；
(4)移除该光阻层部分厚度，以暴露出局部的该第一多晶硅岛状物；
(5)对局部暴露出的该第一多晶硅岛状物进行一第一离子植入步骤，以形成一第一源极/漏极，而该第一源极/漏极之间即是一第一通道区；
(6)移除剩余的该光阻层；
(7)在该基板上形成一闸绝缘层，并覆盖住该第一多晶硅岛状物与该第二多晶硅岛状物；
(8)在该第一多晶硅岛状物上方的该闸绝缘层上形成一第一栅极，并且在该第二多晶硅岛状物上方的该闸绝缘层上形成一第二栅极；
(9)以该第一栅极为罩幕，进行一浅掺杂离子植入步骤，以于该第一源极/漏极与该第一通道区之间形成一浅掺杂漏极；
(10)进行一第二离子植入步骤，以于该第二栅极两侧下方的该第二多晶硅岛状物内形成一第二源极/漏极，而该第二源极/漏极之间即是一第二通道区；
(11)在该基板上形成一图案化介电层，其中该图案化介电层是暴露出部分的该第一源极/漏极与部分的该第二源极/漏极；
(12)在该图案化介电层上形成一导体层，其中该导体层是分别与该第一源极/漏极与该第二源极/漏极电性连接；
(13)在该基板上形成一保护层，其中该保护层是暴露出部分的该导体层；以及
(14)在该保护层上形成一透明导电层，以与暴露的该导体层电性连接。
依照本发明的较佳实施例所述的画素结构的制造方法，其中在形成多晶硅层之后与形成光阻层之前，更包括进行一第三离子植入步骤，以于多晶硅层内植入离子。
依照本发明的较佳实施例所述的画素结构的制造方法，其中在基板上形成多晶硅层之前，更包括在基板上形成一缓冲层。
依照本发明的较佳实施例所述的画素结构的制造方法，其中形成光阻层的步骤包括使用具有一不透光区域、一局部透光区域与一完全透光区域的一光罩来进行一微影制程。
在本发明的薄膜晶体管与画素结构的制造方法中，仅需使用一道光罩即可定义出多晶硅岛状物并完成源极/漏极的植入。因此相较于传统于定义多晶硅岛状物以及形成源极/漏极的步骤需要两道光罩制程来说，本发明将可减少制作薄膜晶体管与画素结构所需的光罩数目，以减少制作薄膜晶体管与画素结构的制造成本。
为让本发明的上述和其他目的、特征和优点能更明显易懂，下文特举较佳实施例，并配合所附图式，作详细说明如下。
【附图说明】
图1A至图1I绘示为本发明第一实施例的薄膜晶体管的制造流程的剖面示意图。
图2绘示为本发明第一实施例的另一种薄膜晶体管的制造方法的剖面示意图。
图3A至图3J绘示为本发明第二实施例的一种薄膜晶体管的制造流程的剖面示意图。
图3K与图3L绘示为使用图3J的薄膜晶体管制造画素结构的流程剖面示意图。
【具体实施方式】
【第一实施例】
图1A至图1I绘示为本发明第一实施例的一种薄膜晶体管的制造流程的剖面示意图。请参照图1A，第一实施例的薄膜晶体管200的制程包括下列步骤。首先，在一基板210上形成一多晶硅层230，其中基板210例如为玻璃(glass)、塑胶(plastic)或是其他适用的材质。
举例而言，形成多晶硅层230的制程例如包含下列步骤。首先，先形成一非晶硅层(未绘示)于基板210上，其中形成此非晶硅层的方式例如为化学气相沉积(chemical vapor deposition，CVD)制程。接着，对于此非晶硅层进行一雷射退火(laserannealing)制程，以使非晶硅层转变成多晶硅层230。在一较佳实施例中，于形成多晶硅层230之前，更包括先在基板210上形成一缓冲层220，其材质例如是氧化硅或是氮化硅。缓冲层220可避免基板210内的金属离子或杂质扩散至多晶硅层230中。
请参照图1B，然后，于此多晶硅层230上形成一光阻层240，其中光阻层240具有一中间部分242与一侧边部分244，而中间部分242的厚度T1是高于侧边部分244的厚度T2。在一较佳实施例中，形成此光阻层240的步骤例如是业界俗称的半色调(half tone)技术，其包括：先形成一光阻层(未绘示)于多晶硅层230上，接着，使用光罩100来对光阻层240进行微影制程，其中此光罩100具有一不透光区域110、一局部透光区域120与一完全透光区域130，故此光阻层240的暴光程度将随着光罩100的不透光区域110、局部透光区域120与完全透光区域130而随的不同，因而形成具有中间部分242与侧边部分244的光阻层240。
在一较佳实施例中，于形成多晶硅层230之后与形成光阻层240之前的步骤，更包括进行一离子植入步骤10b(如图1A所示)，其中离子植入步骤10b即是所谓的通道掺杂制程，其是用以调整此多晶硅层230的电性。
请参照图1C，之后，以此光阻层240为一蚀刻罩幕，对于此多晶硅层230进行蚀刻(etching)制程，以图案化多晶硅层230，而定义出一多晶硅岛状物230a。
请参照图1D，然后，移除光阻层240的部分厚度，而留下光阻层240的中间部分242并移除其侧边部分244，以暴露出局部的多晶硅岛状物230a。请参照图1E，再者，进行一离子植入步骤10a，以于暴露的多晶硅岛状物230a中分别形成一源极/漏极232，其中在源极/漏极232之间即是一通道区234。此离子植入步骤10a例如是植入n型或p型掺杂物，其中n型掺杂物例如是磷离子，而p型掺杂物例如是硼离子。
请参照图1F，接着，移除剩余的光阻层(即其中间部分242)。之后，在基板210上形成一闸绝缘层250，并覆盖住此多晶硅岛状物230a。请参照图1G，然后，在闸绝缘层250上形成一栅极260。形成栅极260的方式例如先在闸绝缘层250上以溅镀(sputtering)制程或其他适合的沉积制程形成一栅极材料层(未绘示)，接着，再对此栅极材料层进行微影制程与蚀刻制程，以形成栅极260。
请参照图1H，接着，在基板210上形成一图案化介电层270，其中图案化介电层270的材质例如是氧化硅、氮化硅或其他绝缘材料。图案化介电层270会覆盖住栅极260，且具有开口231，其是暴露出部分的源极/漏极232。而形成此图案化介电层270的方式例如是先在基板110上形成一介电层(未绘示)，而此介电层的材质例如是氧化硅、氮化硅或其他绝缘材料。接着，对于此介电层进行微影制程与蚀刻制程，以形成图案化介电层270。
请参照图1I，之后，在基板210上形成一导体层280，而此导体层280是与源极/漏极232电性连接，以完成薄膜晶体管200的制作。至于形成此导体层280的方式例如先以溅镀制程或其他沉积制程在图案化介电层270上形成一源极/漏极导体材料层(未绘示)，接着，再对此源极/漏极导体材料层进行微影制程与蚀刻制程，以形成导体层280。
图2绘示为本发明第一实施例的另一种薄膜晶体管的制造方法。请参照图2，此实施例与上述的实施例的步骤(图1A至图1I的步骤)相似，不同的处仅在于当在进行图1G的步骤即定义栅极时，所定义出的栅极260a的侧壁与源极/漏极232的轮廓没有对齐，因此在形成栅极260a之后，更包括以栅极260a为罩幕，进行一浅掺杂离子植入的步骤10c，以于源极/漏极232与通道区234之间形成一浅掺杂漏极236，其是用以改善热载子效应(hotcarrier effect)。
在本发明中，由于在多晶硅层230上所形成的光阻层具有中间部分242与侧边部分244(其具有不同的厚度T1、T2)，故可先以此光阻层240为一蚀刻罩幕，而定义出至少一多晶硅岛状物230a，之后再移除光阻层240的部分厚度，而移除其侧边部分244并留下中间部分242。然后利用留下来的中间部分242作为罩幕进行一离子植入步骤10a，以于被暴露的多晶硅岛状物中230a中形成一源极/漏极232。因此，定义多晶硅岛状物230a与形成源极/漏极232仅需使用一道光罩，因而能减少制作薄膜晶体管200所需的光罩数目，进而减少制作薄膜晶体管200的制造成本。
【第二实施例】
图3A至图3J绘示为本发明第二实施例的一种薄膜晶体管的制造流程的剖面示意图。请参照图3A，首先，在一基板310上形成一多晶硅层330。为了避免基板310内的金属离子或杂质扩散至多晶硅层330中，在形成多晶硅层330之前更可以先在基板310上形成一缓冲层320。然后，请参照图3B，于此多晶硅层330上形成一光阻层340，其中光阻层340具有一第一与第二部分342、344，且光阻层340的第一部分342具有一中间部分342a与一侧边部分342b，而且中间部分342a的厚度T3与光阻层340的第二部分344的厚度T4会高于侧边部分342b的厚度T5。在一较佳实施例中，形成此光阻层340的步骤例如是采用如上述第一实施例的方法，亦即业界俗称的半色调(half tone)技术，来达成，也就是采用具有一不透光区域110a’、110b’、一局部透光区域120’与一完全透光区域130’的光罩100’来进行微影制程。
在一较佳实施例中，在形成多晶硅层330之后与形成光阻层340之前的步骤，更包括进行一离子植入步骤20d(如图3A所示)，其中离子植入步骤20d就是通道掺杂制程。
之后，请参照图3C，以此光阻层340作为一蚀刻罩幕，而图案化多晶硅层330，以定义出多晶硅岛状物330a、330b。
然后，请参照图3D，移除光阻层340的部分厚度，使得中间部分342a与第二部分344留下，而移除其侧边部分342b，以暴露出局部的多晶硅岛状物330a。
请参照图3E，进行一离子植入步骤20a，以于被暴露的多晶硅岛状物330a中形成一源极/漏极332，其中在源极/漏极332之间即是一通道区334。至于此离子植入步骤20a例如是植入n型掺杂物，其中n型掺杂物例如是磷离子。
请参照图3F，接着，移除光阻层340的第二部分344与中间部分342a。之后，在基板310上形成一闸绝缘层350，并覆盖住多晶硅岛状物330a、330b。请参照图3G，然后，在多晶硅岛状物330a、330b上方的闸绝缘层350上分别形成栅极360a、360b。接着，以栅极360a为罩幕，进行一浅掺杂离子植入步骤20b，以于源极/漏极332与通道区334之间形成一浅掺杂漏极336。至于此浅掺杂离子植入步骤20b例如是植入n型掺杂物，其中n型掺杂物例如是磷离子。
请继续参照图3H，之后，在基板310上形成一图案化光阻层340’，其暴露出栅极360b以及位于多晶硅岛状物330b的上方的闸绝缘层350。然后，进行一离子植入步骤20c，以于栅极360b两侧下方的多晶硅岛状物330b内形成一源极/漏极332b，而源极/漏极332b之间即是一通道区334b。至于此离子植入步骤20c例如是植入p型掺杂物，其中p型掺杂物例如是硼离子。之后，移除此图案化光阻层340’。
请参照图3I，接着，在基板310上形成一图案化介电层370，其暴露出部分的源极/漏极332、332b。请参照图3J，之后，在图案化介电层370上形成一导体层380，而此导体层380是与源极/漏极332、332b电性连接，以完成薄膜晶体管300的制作。
在本发明中，由于在多晶硅层330上所形成的光阻层340可以作为定义多晶硅岛状物330a、330b的蚀刻罩幕，在移除此光阻层340的部分厚度之后，又可在作为源极/漏极332的植入罩幕，因此本发明的方法可减少制作薄膜晶体管300所需的光罩数目，进而减少制作薄膜晶体管300的制造成本。
本发明也提供了一种画素结构的制造方法。此方法是首先进行图3A到图3J的步骤，以形成薄膜晶体管300之后。接着，请参照图3K，在基板310上形成一图案化保护层390，其中图案化保护层390是暴露出部分的导体层380。至于形成此图案化保护层390的方式例如是先在基板310上形成一保护层(未绘示)。接着，对于此保护层进行微影制程与蚀刻制程，以形成图案化保护层390。
之后，请参照图3L，在基板310上形成一透明导电层395，且透明导电层395会与暴露出的导体层380电性连接，以完成画素结构400的制作。
综上所述，相较于习知的薄膜晶体管与画素结构制造方法，本发明仅需使用一道光罩即可定义出多晶硅岛状物并完成源极/漏极的植入。因此，本发明的薄膜晶体管与画素结构制造方法将可以减少制作薄膜晶体管与画素结构时所需的光罩数目，进而减少制作薄膜晶体管与画素结构的制造成本。
虽然本发明已以较佳实施例揭露如上，然其并非用以限定本发明，任何熟习此技艺者，所作的些许更动与润饰，仍应属于本发明的保护范围。
【主要元件符号说明】
10a、10b、10c：离子植入步骤
20a、20b、20c、20d：离子植入步骤
100、100’：光罩
110、110a’、110b’：不透光区域
120、120’：局部透光区域
130、130’：完全透光区域
200：薄膜晶体管
210：基板
220：缓冲层
230：多晶硅层
230a：多晶硅岛状物
231：开口
232：源极/漏极
234：通道区
236：浅掺杂漏极
240：光阻层
242：中间部分
244：侧边部分
250：闸绝缘层
260、260a：栅极
270：图案化介电层
280：导体层
300：薄膜晶体管
310：基板
320：缓冲层
330：多晶硅层
330a、330b：多晶硅岛状物
332、332b：源极/漏极
334、334b：通道区
336：浅掺杂漏极
340、340’：光阻层
342、344：第一、第二部分
342a：中间部分
342b：侧边部分
350：闸绝缘层
360a、360b：栅极
370：图案化介电层
380：导体层
390：图案化保护层
395：透明导电层
400：画素结构
T1、T2、T3、T4、T5：厚度
Claims (13)
1.一种薄膜晶体管的制造方法，其特征在于：包括如下步骤：
(1)在一基板上形成一多晶硅层；
(2)于该多晶硅层上形成一光阻层，其中该光阻层具有一图案以暴露出部分该多晶硅层，且该图案具有不同厚度；
(3)以该光阻层为一蚀刻罩幕，图案化该多晶硅层，以定义出一多晶硅岛状物；
(4)移除该光阻层部分厚度，以暴露出局部的该多晶硅岛状物；
(5)对局部暴露出的该多晶硅岛状物进行一第一离子植入步骤，以形成一源极/漏极，而该源极/漏极之间即是一通道区；
(6)移除剩余的该光阻层；
(7)在该基板及该多晶硅岛状物上形成一闸绝缘层；
(8)在该闸绝缘层上形成一栅极；
(9)在该栅极上形成一图案化介电层，其中该图案化介电层暴露出部分的该源极/漏极；以及
(10)在该图案化介电层上形成一导体层，而该导体层是与该源极/漏极电性连接。
2.如权利要求1所述的薄膜晶体管的制造方法，其特征在于：在形成该栅极之后与在形成该图案化介电层之前，更包括：
以该栅极为罩幕进行一浅掺杂离子植入步骤，以于该源极/漏极与该通道区之间形成一浅掺杂漏极。
3.如权利要求1所述的薄膜晶体管的制造方法，其特征在于：在形成该多晶硅层之后与形成该光阻层之前，更包括：
进行一第二离子植入步骤，以于该多晶硅层内植入离子。
4.如权利要求1所述的薄膜晶体管的制造方法，其特征在于：在该基板上形成该多晶硅层之前，更包括在该基板上形成一缓冲层。
5.如权利要求1所述的薄膜晶体管的制造方法，其特征在于：形成该光阻层的步骤包括使用具有一不透光区域、一局部透光区域与一完全透光区域的一光罩来进行一微影制程。
6.一种薄膜晶体管的制造方法，其特征在于：包括如下步骤：
(1)在一基板上形成一多晶硅层；
(2)在该多晶硅层上形成一光阻层，其中该光阻层具有一第一部分与一第二部分以暴露出部分该多晶硅层，且该第一部分具有一图案，而该图案具有不同厚度；
(3)以该光阻层为一蚀刻罩幕，图案化该多晶硅层，以分别定义出一第一多晶硅岛状物与一第二多晶硅岛状物；
(4)移除该光阻层部分厚度，以暴露出局部的该第一多晶硅岛状物；
(5)对局部暴露出的该第一多晶硅岛状物进行一第一离子植入步骤，以形成一第一源极/漏极，而该第一源极/漏极之间即是一第一通道区；
(6)移除剩余的该光阻层；
(7)在该基板上形成一闸绝缘层，并覆盖住该第一多晶硅岛状物与该第二多晶硅岛状物；
(8)在该第一多晶硅岛状物上方的该闸绝缘层上形成一第一栅极，并且在该第二多晶硅岛状物上方的该闸绝缘层上形成一第二栅极；
(9)以该第一栅极为罩幕，进行一浅掺杂离子植入步骤，以于该第一源极/漏极与该第一通道区之间形成一浅掺杂漏极；
(10)进行一第二离子植入步骤，以于该第二栅极两侧下方的该第二多晶硅岛状物内形成一第二源极/漏极，而该第二源极/漏极之间即是一第二通道区；
(11)在该基板上形成一图案化介电层，其中该图案化介电层是暴露出部分的该第一源极/漏极与部分的该第二源极/漏极；以及
(12)在该图案化介电层上形成一导体层，其中该导体层是分别与该第一源极/漏极与该第二源极/漏极电性连接。
7.如权利要求6所述的薄膜晶体管的制造方法，其特征在于：在形成该多晶硅层之后与形成该光阻层之前，更包括：
进行一第三离子植入步骤，以于该多晶硅层内植入离子。
8.如权利要求6所述的薄膜晶体管的制造方法，其特征在于：在该基板上形成该多晶硅层之前，更包括在该基板上形成一缓冲层。
9.如权利要求6所述的薄膜晶体管的制造方法，其特征在于：形成该光阻层的步骤包括使用具有一不透光区域、一局部透光区域与一完全透光区域的一光罩来进行一微影制程。
10.一种画素结构的制造方法，其特征在于：包括如下步骤：
(1)在一基板上形成一多晶硅层；
(2)在该多晶硅层上形成一光阻层，其中该光阻层具有一第一部分与一第二部分以暴露出部分该多晶硅层，且该第一部分具有一图案，而该图案具有不同厚度；
(3)以该光阻层为一蚀刻罩幕，图案化该多晶硅层，以分别定义出至少一第一多晶硅岛状物与一第二多晶硅岛状物；
(4)移除该光阻层部分厚度，以暴露出局部的该第一多晶硅岛状物；
(5)对局部暴露出的该第一多晶硅岛状物进行一第一离子植入步骤，以形成一第一源极/漏极，而该第一源极/漏极之间即是一第一通道区；
(6)移除剩余的该光阻层；
(7)在该基板上形成一闸绝缘层，并覆盖住该第一多晶硅岛状物与该第二多晶硅岛状物；
(8)在该第一多晶硅岛状物上方的该闸绝缘层上形成一第一栅极，并且在该第二多晶硅岛状物上方的该闸绝缘层上形成一第二栅极；
(9)以该第一栅极为罩幕，进行一浅掺杂离子植入步骤，以于该第一源极/漏极与该第一通道区之间形成一浅掺杂漏极；
(10)进行一第二离子植入步骤，以于该第二栅极两侧下方的该第二多晶硅岛状物内形成一第二源极/漏极，而该第二源极/漏极之间即是一第二通道区；
(11)在该基板上形成一图案化介电层，其中该图案化介电层是暴露出部分的该第一源极/漏极与部分的该第二源极/漏极；
(12)在该图案化介电层上形成一导体层，其中该导体层是分别与该第一源极/漏极与该第二源极/漏极电性连接；
(13)在该基板上形成一保护层，其中该保护层是暴露出部分的该导体层；以及
(14)在该保护层上形成一透明导电层，以与暴露的该导体层电性连接。
11.如权利要求10所述的薄膜晶体管的制造方法，其特征在于：在形成该多晶硅层之后与形成该光阻层之前，更包括：
进行一第三离子植入步骤，以于该多晶硅层内植入离子。
12.如权利要求10所述的薄膜晶体管的制造方法，其特征在于：在该基板上形成该多晶硅层之前，更包括在该基板上形成一缓冲层。
13.如权利要求10所述的薄膜晶体管的制造方法，其特征在于：形成该光阻层的步骤包括使用具有一不透光区域、一局部透光区域与一完全透光区域的一光罩来进行一微影制程。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNB2005100916752A CN100390646C (zh) | 2005-08-15 | 2005-08-15 | 薄膜晶体管与画素结构的制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNB2005100916752A CN100390646C (zh) | 2005-08-15 | 2005-08-15 | 薄膜晶体管与画素结构的制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1916740A true CN1916740A (zh) | 2007-02-21 |
| CN100390646C CN100390646C (zh) | 2008-05-28 |
Family
ID=37737756
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB2005100916752A Expired - Fee Related CN100390646C (zh) | 2005-08-15 | 2005-08-15 | 薄膜晶体管与画素结构的制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN100390646C (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101740524B (zh) * | 2008-11-21 | 2013-10-30 | 群创光电股份有限公司 | 薄膜晶体管阵列基板的制造方法 |
| CN105990449A (zh) * | 2014-12-10 | 2016-10-05 | 中华映管股份有限公司 | 薄膜晶体管以及其制作方法 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03235335A (ja) * | 1990-02-13 | 1991-10-21 | Fujitsu Ltd | 電界効果型トランジスタの製造方法 |
| US6670224B2 (en) * | 2002-01-03 | 2003-12-30 | Industrial Technology Research Institute | Method for manufacturing thin film transistors |
| CN1291465C (zh) * | 2002-09-19 | 2006-12-20 | 友达光电股份有限公司 | 形成轻掺杂漏极的方法 |
| CN1265427C (zh) * | 2003-01-15 | 2006-07-19 | 友达光电股份有限公司 | 一种低温多晶硅薄膜晶体管的制造方法 |
| TWI222227B (en) * | 2003-05-15 | 2004-10-11 | Au Optronics Corp | Method for forming LDD of semiconductor devices |
-
2005
- 2005-08-15 CN CNB2005100916752A patent/CN100390646C/zh not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101740524B (zh) * | 2008-11-21 | 2013-10-30 | 群创光电股份有限公司 | 薄膜晶体管阵列基板的制造方法 |
| CN105990449A (zh) * | 2014-12-10 | 2016-10-05 | 中华映管股份有限公司 | 薄膜晶体管以及其制作方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN100390646C (zh) | 2008-05-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN1173388C (zh) | 具有薄膜晶体管的半导体器件 | |
| CN1244162C (zh) | 沟道蚀刻薄膜晶体管 | |
| CN1722366A (zh) | 半导体器件的制造方法 | |
| JP4109266B2 (ja) | 低温ポリシリコン薄膜トランジスタ及びその製造方法 | |
| CN100342551C (zh) | 半导体装置和制造半导体装置的方法 | |
| CN1229677C (zh) | 半透射型显示器件的制造方法和半透射型显示器件 | |
| CN1462481A (zh) | 薄膜晶体管及有源矩阵型显示装置及其制造方法 | |
| CN1540731A (zh) | 半导体元件、半导体器件以及其制作方法 | |
| CN1151085A (zh) | 半导体器件及其制造方法 | |
| CN1956225A (zh) | 薄膜晶体管及其制造方法、具有薄膜晶体管的液晶显示面板及电发光显示面板 | |
| CN1738056A (zh) | 晶体管及其制造方法 | |
| CN1808709A (zh) | 薄膜晶体管阵列面板及其制造方法 | |
| CN1457103A (zh) | 薄膜晶体管及其制造方法 | |
| CN1992237A (zh) | 薄膜晶体管基板的制造方法 | |
| CN1683979A (zh) | 液晶显示装置的阵列基板及其制造方法 | |
| CN1714431A (zh) | 用于液晶显示装置的薄膜晶体管基板及其制造方法 | |
| CN1655056A (zh) | 光学掩模及利用该掩模的薄膜晶体管阵列面板的制造方法 | |
| CN1612358A (zh) | 薄膜晶体管及其制作方法 | |
| CN1637474A (zh) | 液晶显示器件及其制造方法 | |
| CN1251331C (zh) | 半导体器件 | |
| CN1916740A (zh) | 薄膜晶体管与画素结构的制造方法 | |
| CN1828850A (zh) | 薄膜晶体管及其制造方法 | |
| CN1748318A (zh) | 薄膜晶体管基片 | |
| CN1725510A (zh) | 低温多晶硅薄膜晶体管及其制造方法 | |
| CN1790164A (zh) | 薄膜晶体管及其制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| ASS | Succession or assignment of patent right |
Owner name: YOUDA PHOTOELECTRIC CO., LTD. Free format text: FORMER OWNER: GUANGHUI ELECTRONIC CO., LTD. Effective date: 20080229 |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| TA01 | Transfer of patent application right |
Effective date of registration: 20080229 Address after: Hsinchu, Taiwan, China Applicant after: AU OPTRONICS Corp. Address before: China Taiwan Taoyuan County Applicant before: QUANTA DISPLAY INCORPORATION |
|
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20080528 |